JP2015035550A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2015035550A JP2015035550A JP2013166656A JP2013166656A JP2015035550A JP 2015035550 A JP2015035550 A JP 2015035550A JP 2013166656 A JP2013166656 A JP 2013166656A JP 2013166656 A JP2013166656 A JP 2013166656A JP 2015035550 A JP2015035550 A JP 2015035550A
- Authority
- JP
- Japan
- Prior art keywords
- adjustment layer
- substrate
- inp
- layer
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】赤外域において量子効率または感度が高い半導体素子等を提供する。【解決手段】基板と、基板の上に位置する、複数対の多重量子井戸構造と、基板と多重量子井戸構造との間に位置する結晶調整層とを備え、結晶調整層が、基板に接する第1調整層と、該第1調整層と前記多重量子井戸構造との間に位置する第2調整層とを含み、第1調整層の第1導電型のドーパント濃度が、第2調整層の第1導電型のドーパント濃度より高い。【選択図】 図1
Description
本発明は、半導体素子およびその製造方法に関し、より具体的には、近赤外〜赤外域に対応するバンドギャップエネルギを有する半導体素子およびその製造方法に関するものである。
InP等のIII−V族化合物半導体は、バンドギャップエネルギが近赤外〜赤外域に対応することから、通信用、生体検査用、夜間撮像用などの受光素子の研究開発が行われている。近赤外〜赤外域の波長域は、生体や環境に関連する物質の吸収スペクトルが位置するので、上記InP等を用いた受光素子の長波長域への受光感度の拡大が重要なテーマとなっている。たとえば、より長波長域の感度を高めるため、InP基板上にInGaAs/GaAsSbのタイプ2の多重量子井戸構造(MQW:Multiple Quantum Well)の受光層を備える、メサ型単画素のフォトダイオードの提案がなされている(非特許文献1)。この受光素子は、InP基板にInGaAsバッファを積層し、その上にInGaAs/GaAsSbのタイプ2の多重量子井戸構造を積層している。このメサ型単画素のフォトダイオードのカットオフ波長は2.39μmであり、波長1.7μmから2.7μmまでの感度特性が示されている。
一方、撮像装置などでは複数の画素(受光部)を配列した受光素子が用いられる。選択拡散によって不純物を導入することで画素を形成したプレーナ型受光素子において、上記のInGaAs/GaAsSbのタイプ2の多重量子井戸構造を用い、多重量子井戸構造が不純物によって劣化しないように、半導体積層構造に工夫を凝らした受光素子が提案されている(特許文献1、2)。この積層構造を用いることで、近赤外〜赤外域に感度をもつアレイ化された画素をもつ受光素子を得ることができる。
またInP基板上に、InGaAs/GaAsSbのタイプ2のMQWを活性層として形成し、発光波長2.14μmのLEDおよびレーザーダイオードの提案がなされている(非特許文献2)。このタイプ2のMQWは、有機金属気相成長(MOVPE:Metal-Organic Vapor Phase Epitaxy)法によって、温度530℃で成長している。InGaAsおよびGaAsSbの原料についても、それぞれの有機金属ガスが開示されている。
R.Sidhu, et.al. "ALong-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells, IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717
M.Peter,et.al. "Light-emitting diodes and laser diodes based on a Ga1-xInxAs/GaAs1-ySbytype II superlattice on InP substrate" Appl. Phys. Lett., Vol.74,No.14 (5 April 1999), pp.1951-1953
赤外域の光はエネルギーが低く、環境温度の影響を強く受けるので、受光素子の場合には特に暗電流を低く抑えなければならない。このため結晶性を高めて暗電流を抑えることが重要であるとの認識がなされている。しかし感度もしくは量子効率を高めることもそれに劣らず重要である。上記の受光素子も含めて、従来の半導体素子では、暗電流の抑制に大きな注意を払うものの、感度もしくは量子効率の最大化については十分な注意が払われていない。
本発明は、赤外域において感度もしくは量子効率を向上することができる、半導体素子およびその製造方法を提供することを目的とする。
本発明の半導体素子は、III−V族半導体の基板と、基板の上に位置する、複数対の多重量子井戸構造(MQW:Multi-Quantum Well)と、基板と多重量子井戸構造との間に位置する結晶調整層とを備え、結晶調整層が、基板に接する第1調整層と、該第1調整層と前記多重量子井戸構造との間に位置する第2調整層とを含み、第1調整層の第1導電型のドーパント濃度が、第2調整層の第1導電型のドーパント濃度より高い。
本発明の半導体素子等によれば、近赤外〜赤外域において量子効率を向上することができる。
<本願発明の実施の形態例の列記>
最初に本願発明の実施の形態例を、1.半導体素子、2.エピタキシャルウエハ、3.半導体素子もしくはエピタキシャルウエハの製造方法、についての実施の形態例を列記して説明する。
1.半導体素子:
(1)第1調整層および第2調整層:
本発明の半導体素子は、III−V族半導体の基板と、基板の上に位置する、複数対の多重量子井戸構造と、基板と多重量子井戸構造との間に位置する結晶調整層とを備え、結晶調整層が、基板に接する第1調整層と、該第1調整層と多重量子井戸構造との間に位置する第2調整層とを含み、第1調整層の第1導電型のドーパント濃度が、第2調整層の第1導電型のドーパント濃度より高い。
最初に本願発明の実施の形態例を、1.半導体素子、2.エピタキシャルウエハ、3.半導体素子もしくはエピタキシャルウエハの製造方法、についての実施の形態例を列記して説明する。
1.半導体素子:
(1)第1調整層および第2調整層:
本発明の半導体素子は、III−V族半導体の基板と、基板の上に位置する、複数対の多重量子井戸構造と、基板と多重量子井戸構造との間に位置する結晶調整層とを備え、結晶調整層が、基板に接する第1調整層と、該第1調整層と多重量子井戸構造との間に位置する第2調整層とを含み、第1調整層の第1導電型のドーパント濃度が、第2調整層の第1導電型のドーパント濃度より高い。
(作用):高濃度のドーパントを含む第1調整層によって、エピタキシャル層の成長前に大気に露出されることで付着した不純物(基板エピ界面の不純物)の悪影響を抑制することができる。基板の表面は、エピタキシャル層の成長の前にウエットエッチングなど微粒子などの付着物や加工層が除去される。しかし、ウエットエッチング−乾燥工程等を経て、成長室に搬入されるとき、大気中に曝露されることは避けられない。このため、基板の表面には酸素(酸化物)や炭素が高濃度に残留するのが普通である。このようなエピ基板界面では、二次イオン質量分析等により、酸素濃度が1E17cm−3以上、炭素濃度が1E17cm−3以上のうち、少なくとも一つを満たすことが知られている。上記の第1導電型ドーパント濃度が高い第1調整層は、基板とエピ基板界面を形成することになる。酸化物など付着物が付着した基板表面に、第1導電型ドーパントを高濃度に含む第1調整層を成長させることで、付着物の悪影響を抑制することができる。付着物は、多重量子井戸の結晶性を低下させ、かつ多重量子井戸の各層の界面の平坦性を劣化させる。どのようなメカニズムによって、半導体素子の量子効率が向上するか不明であるが、多重量子井戸の界面が平坦化されることが効いている可能性が高い。一方、第1調整層による悪影響の抑制によって、受光素子を形成した場合に暗電流が抑制されることは、結晶性の向上から予測される。このため、感度が向上し、さらに暗電流も抑制される。
(2)第1調整層および第2調整層のドーパント濃度:
第1調整層の第1導電型のドーパント濃度を、第2調整層の第1導電型のドーパント濃度の5倍以上としてもよい。これによって、第1調整層のエピ基板界面の付着物の悪影響の抑制の作用を強化することができる。第1導電型ドーパントの濃度の具体例としては、たとえば、第1調整層の第1導電型のドーパント濃度が、7E17cm−3以上8E18cm−3以下であり、第2調整層の第1導電型のドーパント濃度が、7E16cm−3以上8E17cm−3以下とする例をあげることができる。また、第1導電型ドーパントであれば、第1調整層と第2調整層にドープするドーパントの材料は、同じでもよいし、異なってもよい。
第1調整層の第1導電型のドーパント濃度を、第2調整層の第1導電型のドーパント濃度の5倍以上としてもよい。これによって、第1調整層のエピ基板界面の付着物の悪影響の抑制の作用を強化することができる。第1導電型ドーパントの濃度の具体例としては、たとえば、第1調整層の第1導電型のドーパント濃度が、7E17cm−3以上8E18cm−3以下であり、第2調整層の第1導電型のドーパント濃度が、7E16cm−3以上8E17cm−3以下とする例をあげることができる。また、第1導電型ドーパントであれば、第1調整層と第2調整層にドープするドーパントの材料は、同じでもよいし、異なってもよい。
(3)第1調整層および第2調整層の厚み:
第1調整層の厚みを第2調整層の厚みの1/5以下としてもよい。具体的には、第1調整層の厚みを10nm以上60nm以下、第2調整層の厚みを150nm以上たとえば300nmとする例を示すことができる。ドーパントを高濃度に含む第1調整層の厚みを上記のように薄くすることで、基板裏面入射の受光素子を構成した場合でも、対象とする光の波長より格段に薄くなり、フリーキャリアによる光の吸収を避けることができる。この結果、量子効率もしくは感度を高めることができる。
第1調整層の厚みを第2調整層の厚みの1/5以下としてもよい。具体的には、第1調整層の厚みを10nm以上60nm以下、第2調整層の厚みを150nm以上たとえば300nmとする例を示すことができる。ドーパントを高濃度に含む第1調整層の厚みを上記のように薄くすることで、基板裏面入射の受光素子を構成した場合でも、対象とする光の波長より格段に薄くなり、フリーキャリアによる光の吸収を避けることができる。この結果、量子効率もしくは感度を高めることができる。
(4)第1導電側電極の位置と基板:
第1導電側電極を備え、第1導電側電極が調整層にオーミック接触しているようにしてもよい。これによって、読み出し回路(ROIC:readout IC)との接合が容易になり、基板の種類の選択肢を増やすことができる。
基板は、導電性のドーパントを含ませてもよいし、導電性のドーパントを含ませなくて他の目的に合わせた不純物をドープすることができる。導電性のドーパントを含ませない場合の作用の一つとして、たとえば厚みが対象光の波長を超える基板に第1導電型ドーパントを所定レベル以上含有させてフリーキャリアを増大させなくてよくなる。このため基板裏面入射の受光素子において、光が基板内のフリーキャリアによって吸収されるのを避けることができ、フリーキャリアを含有する基板に比べて量子効率もしくは感度が大幅に向上する。第1導電側の電極は、第1調整層または第2調整層に接触させることができるが、オーミック接触させるうえでドーパント濃度が高い第1調整層に接触させることが好ましい。とくに基板がInPの場合、半絶縁性となる不純物Feをドープすることで、近赤外域の光の透過率が増大する。
第1導電側電極を備え、第1導電側電極が調整層にオーミック接触しているようにしてもよい。これによって、読み出し回路(ROIC:readout IC)との接合が容易になり、基板の種類の選択肢を増やすことができる。
基板は、導電性のドーパントを含ませてもよいし、導電性のドーパントを含ませなくて他の目的に合わせた不純物をドープすることができる。導電性のドーパントを含ませない場合の作用の一つとして、たとえば厚みが対象光の波長を超える基板に第1導電型ドーパントを所定レベル以上含有させてフリーキャリアを増大させなくてよくなる。このため基板裏面入射の受光素子において、光が基板内のフリーキャリアによって吸収されるのを避けることができ、フリーキャリアを含有する基板に比べて量子効率もしくは感度が大幅に向上する。第1導電側の電極は、第1調整層または第2調整層に接触させることができるが、オーミック接触させるうえでドーパント濃度が高い第1調整層に接触させることが好ましい。とくに基板がInPの場合、半絶縁性となる不純物Feをドープすることで、近赤外域の光の透過率が増大する。
(5)具体的な多重量子井戸:
基板が、InP、GaSb、およびGaAs、のいずれかであり、多重量子井戸構造が(InGaAs/GaAsSb)または(InAs/GaSb)とすることができる。これによって、近赤外域または中赤外域に対応するバンドギャップを持つタイプ2の多重量子井戸を備えた半導体素子を得ることができる。なお、InGaAsは、InxGa1−xAs(0.38≦x≦1)であり、GaAsSbは、GaAs1−ySby(0.36≦y≦1)である。基板の種類は、上記のほかに、GaP基板、InAs基板、InSb基板、AlSb基板、AlAs基板などを用いることができる。
基板が、InP、GaSb、およびGaAs、のいずれかであり、多重量子井戸構造が(InGaAs/GaAsSb)または(InAs/GaSb)とすることができる。これによって、近赤外域または中赤外域に対応するバンドギャップを持つタイプ2の多重量子井戸を備えた半導体素子を得ることができる。なお、InGaAsは、InxGa1−xAs(0.38≦x≦1)であり、GaAsSbは、GaAs1−ySby(0.36≦y≦1)である。基板の種類は、上記のほかに、GaP基板、InAs基板、InSb基板、AlSb基板、AlAs基板などを用いることができる。
(6)具体的な結晶調整層:
InP基板に対して、第1調整層と第2調整層とは、つぎのような材料で構成される。第1調整層/第2調整層が、InP/InP、InP/InGaAs、InGaAs/InP、およびInGaAs/InGaAs,のうちのいずれかとすることができる。これによって、技術蓄積のある材料を用いて、これまで経験したことのない調整層を含めて多様な調整を得ることができる。とくにInP基板とInGaAs/GaAsSbの多重量子井戸の場合、第1調整層/第2調整層をInP/InGaAsとすることが、接触相手の材料が共通することになるので、好ましい。しかし、第1調整層/第2調整層の材料は、これに限定されるものではない。
InP基板に対して、第1調整層と第2調整層とは、つぎのような材料で構成される。第1調整層/第2調整層が、InP/InP、InP/InGaAs、InGaAs/InP、およびInGaAs/InGaAs,のうちのいずれかとすることができる。これによって、技術蓄積のある材料を用いて、これまで経験したことのない調整層を含めて多様な調整を得ることができる。とくにInP基板とInGaAs/GaAsSbの多重量子井戸の場合、第1調整層/第2調整層をInP/InGaAsとすることが、接触相手の材料が共通することになるので、好ましい。しかし、第1調整層/第2調整層の材料は、これに限定されるものではない。
(7)受光素子および光学センサ装置:
上記の半導体素子は、多重量子井戸構造を受光層として受光素子に形成されてもよい。これによって、赤外域に十分高い感度をもつ受光素子を得ることができる。この半導体素子(受光素子)と、読み出し回路とを組み合わせて、撮像装置などの光学センサ装置を得ることができる。また、半導体素子を、近赤外〜赤外域の光を発光するレーザー、発光ダイード(LED:Light Emitting Diode)としてもよい。これによって各種の発光装置を形成してもよい。
上記の半導体素子は、多重量子井戸構造を受光層として受光素子に形成されてもよい。これによって、赤外域に十分高い感度をもつ受光素子を得ることができる。この半導体素子(受光素子)と、読み出し回路とを組み合わせて、撮像装置などの光学センサ装置を得ることができる。また、半導体素子を、近赤外〜赤外域の光を発光するレーザー、発光ダイード(LED:Light Emitting Diode)としてもよい。これによって各種の発光装置を形成してもよい。
2.エピタキシャルウエハ:
本発明のエピタキシャルウエハは、III−V族半導体の基板および該基板上の半導体積層構造を有する、上記のいずれかの受光素子におけるエピタキシャルウエハとする。
本発明のエピタキシャルウエハは、III−V族半導体の基板および該基板上の半導体積層構造を有する、上記のいずれかの受光素子におけるエピタキシャルウエハとする。
3.半導体素子もしくはエピタキシャルウエハの製造方法:
(1)第1調整層および第2調整層:
本発明の半導体素子の製造方法は、有機金属気相成長法(MOVPE)によって半導体素子を製造する方法である。この製造方法は、III−V族半導体の基板上に接して、結晶調整層を成長する工程と、結晶調整層に接して、複数対のタイプ2の多重量子井戸構造を成長する工程と、多重量子井戸構造から見て基板の側に位置する第1導電側電極を形成する工程とを備え、結晶調整層の成長工程では、該結晶調整層を基板に接する第1調整層と該第1調整層に接する第2調整層とで構成し、第1調整層の第1導電型のドーパント濃度を、第2調整層の第1導電型のドーパント濃度より高くする。これによって、上記のように、量子効率が十分高い半導体素子を有機金属気相成長法によって能率よく製造することが可能となる。
(1)第1調整層および第2調整層:
本発明の半導体素子の製造方法は、有機金属気相成長法(MOVPE)によって半導体素子を製造する方法である。この製造方法は、III−V族半導体の基板上に接して、結晶調整層を成長する工程と、結晶調整層に接して、複数対のタイプ2の多重量子井戸構造を成長する工程と、多重量子井戸構造から見て基板の側に位置する第1導電側電極を形成する工程とを備え、結晶調整層の成長工程では、該結晶調整層を基板に接する第1調整層と該第1調整層に接する第2調整層とで構成し、第1調整層の第1導電型のドーパント濃度を、第2調整層の第1導電型のドーパント濃度より高くする。これによって、上記のように、量子効率が十分高い半導体素子を有機金属気相成長法によって能率よく製造することが可能となる。
(2)第1調整層への第1導電側電極(グランド電極)の配置:
第1導電側電極は、基板ではなく結晶調整層2に配置する場合、高濃度に第1導電型ドーパントを含む第1調整層に接触させることがオーミック接触を得るうえで好適である。しかし、第1調整層の厚みは、第2調整層よりも非常に薄くすることが多い。この問題の対処法として、第1調整層と第2調整層の材料を異なるものとし、第1導電側電極の形成工程では、第2調整層をエッチングして第1調整層をエッチングしない選択性のあるエッチャントを用いるのがよい。該エッチャントにより該第2調整層を除去し、その後、該第1調整層に接触するように第1導電側電極を形成する。
第1導電側電極は、基板ではなく結晶調整層2に配置する場合、高濃度に第1導電型ドーパントを含む第1調整層に接触させることがオーミック接触を得るうえで好適である。しかし、第1調整層の厚みは、第2調整層よりも非常に薄くすることが多い。この問題の対処法として、第1調整層と第2調整層の材料を異なるものとし、第1導電側電極の形成工程では、第2調整層をエッチングして第1調整層をエッチングしない選択性のあるエッチャントを用いるのがよい。該エッチャントにより該第2調整層を除去し、その後、該第1調整層に接触するように第1導電側電極を形成する。
具体的には、上記の第1調整層/第2調整層が、InP/InGaAs、またはInGaAs/InP、の場合、つぎのエッチャントを用いることができる。
(i)塩酸35%水溶液のエッチャント:InPをエッチングしてInGaAsはエッチストップ層として機能する。したがって第1調整層/第2調整層がInGaAs/InP、の場合、塩酸35%水溶液を用いることで、確実に第1調整層InGaAsの表面を露出でき、第1導電側電極をInGaAs第1調整層にオーミック接触させることができる。
(ii)リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャント:InGaAsをエッチングしてInPはエッチストップ層として機能する。第1調整層/第2調整層がInP/InGaAs、の場合、リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャントを用いる。これによって、確実に第1調整層InPの表面を露出でき、第1導電側電極をInP第1調整層にオーミック接触させることができる。
(i)塩酸35%水溶液のエッチャント:InPをエッチングしてInGaAsはエッチストップ層として機能する。したがって第1調整層/第2調整層がInGaAs/InP、の場合、塩酸35%水溶液を用いることで、確実に第1調整層InGaAsの表面を露出でき、第1導電側電極をInGaAs第1調整層にオーミック接触させることができる。
(ii)リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャント:InGaAsをエッチングしてInPはエッチストップ層として機能する。第1調整層/第2調整層がInP/InGaAs、の場合、リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャントを用いる。これによって、確実に第1調整層InPの表面を露出でき、第1導電側電極をInP第1調整層にオーミック接触させることができる。
(3)有機金属気相成長法:
有機金属気相成長法は、基板のサイズに制約を受けにくく、能率よく結晶性の良好な半導体素子を形成するのに適している。本実施の形態における半導体素子もしくはそのためのエピタキシャルウエハは、どのような成長方法で成長してもよいが、上記の点で有機金属気相成長法で成長するのがよい。有機金属気相成長法は、リン原料に無機材料のホスフィン(PH3)を用い、As(砒素)の原料にアルシン(AsH3)を用いる。全有機金属気相成長法は、有機金属気相成長法のうちで、すべての成膜材料に有機金属ガスを用いる方法である。有機金属気相成長法との相違は、本実施の形態の場合、リンを含むIII−V族半導体層の成長の原料にあらわれる。全有機金属気相成長法と、有機金属気相成長法との相違は、このリン原料にターシャリーブチルホスフィン(TBP)を用いるか、または無機材料のホスフィン(PH3)を用いるかに端的にあらわれる。
有機金属気相成長法は、基板のサイズに制約を受けにくく、能率よく結晶性の良好な半導体素子を形成するのに適している。本実施の形態における半導体素子もしくはそのためのエピタキシャルウエハは、どのような成長方法で成長してもよいが、上記の点で有機金属気相成長法で成長するのがよい。有機金属気相成長法は、リン原料に無機材料のホスフィン(PH3)を用い、As(砒素)の原料にアルシン(AsH3)を用いる。全有機金属気相成長法は、有機金属気相成長法のうちで、すべての成膜材料に有機金属ガスを用いる方法である。有機金属気相成長法との相違は、本実施の形態の場合、リンを含むIII−V族半導体層の成長の原料にあらわれる。全有機金属気相成長法と、有機金属気相成長法との相違は、このリン原料にターシャリーブチルホスフィン(TBP)を用いるか、または無機材料のホスフィン(PH3)を用いるかに端的にあらわれる。
(4)Pを含む層:
Pを含む層は、もちろん、有機金属気相成長法によって成長することができる。すなわち市販の有機金属気相成長法の成長装置を用い、市販の原料ガスを用いて、たとえばInP調整層等を成長することはできる。ただ、全有機金属気相成長法によれば、リンの原料にTBP(ターシャリブチルホスフィン)を用いるため、無機原料のホスフィン(PH3)に比べて低温で分解するため低温成膜が可能になる。InP基板の表面の酸素等の不純物の埋め込み、凹凸を穏やかに平坦化するのは、この低温成膜が有効である。
Pを含む層は、もちろん、有機金属気相成長法によって成長することができる。すなわち市販の有機金属気相成長法の成長装置を用い、市販の原料ガスを用いて、たとえばInP調整層等を成長することはできる。ただ、全有機金属気相成長法によれば、リンの原料にTBP(ターシャリブチルホスフィン)を用いるため、無機原料のホスフィン(PH3)に比べて低温で分解するため低温成膜が可能になる。InP基板の表面の酸素等の不純物の埋め込み、凹凸を穏やかに平坦化するのは、この低温成膜が有効である。
(5)タイプ2(InGaAs/GaAsSb)多重量子井戸構造:
また、InP基板を用いた受光素子の場合、タイプ2の(InGaAs/GaAsSb)多重量子井戸構造などを含む半導体積層構造の最上層の窓層にInP層を用いる場合が多い。この場合、たとえばInP窓層を、TBPを用いて低温で成長できるので、下層に位置する受光層中のGaAsSbの熱によるダメージの発生を誘起することなく良好な結晶性の受光層を得ることができる。
また、InP基板を用いた受光素子の場合、タイプ2の(InGaAs/GaAsSb)多重量子井戸構造などを含む半導体積層構造の最上層の窓層にInP層を用いる場合が多い。この場合、たとえばInP窓層を、TBPを用いて低温で成長できるので、下層に位置する受光層中のGaAsSbの熱によるダメージの発生を誘起することなく良好な結晶性の受光層を得ることができる。
[本願発明の実施の形態の詳細]
次に、本願発明の実施形態のエピタキシャルウエハ等の具体例を、図面を参照しながら説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図されている。
図1は、本発明の実施の形態の詳細例における受光素子(プレーナ型フォトダイオード)50の断面図である。受光素子50は、図2に示すエピタキシャルウエハに形成されている。InP基板1と第1調整層2aとの界面がエピ基板界面18である。
(InP基板1/結晶調整層2(第1調整層2a/第2調整層2b)/タイプ2の(InGaAs/GaAsSb)多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
次に、本願発明の実施形態のエピタキシャルウエハ等の具体例を、図面を参照しながら説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図されている。
図1は、本発明の実施の形態の詳細例における受光素子(プレーナ型フォトダイオード)50の断面図である。受光素子50は、図2に示すエピタキシャルウエハに形成されている。InP基板1と第1調整層2aとの界面がエピ基板界面18である。
(InP基板1/結晶調整層2(第1調整層2a/第2調整層2b)/タイプ2の(InGaAs/GaAsSb)多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
結晶調整層2は、図3の部分拡大図に示すように、InP第1調整層2a/InGaAs第2調整層2b、の複合層から形成されている。InP第1調整層2aには、高濃度たとえば1E18cm−3のシリコン(Si)が含まれ、厚み30nm(0.03μm)である。また、InGaAs第2調整層2bには、それより低濃度たとえば1E17cm−3のSiが含まれ、厚み300nm(0.3μm)である。InP第1調整層2aにはグランド電極12がオーミック接触している。InP第1調整層2aの厚みは、InGaAs第2調整層2bの厚みの1/5以下であり、本実施の形態の場合1/10である。本実施の形態におけるポイントは、結晶調整層2の材料のドーパント濃度および厚みにある。受光素子50の画素Pは、たとえば30μmピッチで縦横に配列されて、近赤外〜赤外域の光の画像を提供する。
画素Pの主要部は、p型領域6によって形成されている。このp型領域は、選択拡散マスクパターン36の開口部のInP窓層5の表面からp型不純物の亜鉛(Zn)を選択拡散することで形成される。隣の画素Pとは、選択拡散されていない領域によって隔てられて独立性が確保されている。各画素Pのp型領域6の先端にはpn接合15もしくはpi接合(グランド電極側も含めて広範囲にみればpin接合)が形成されている。受光層3は、不純物を添加せずイントリンシック(intrinsic:真性)にするために不純物は添加しないで、pin接合とすることを意図するが、不可避的に不純物(たとえばn型不純物)が低濃度で含有される。このため、pin型フォトダイオードといいながらp型領域の先端には実際はpn接合が形成されている。ここでは、pin接合およびpn接合を含めて、pn接合15と呼ぶ。
プレーナ方式にしたがって、受光層/窓層など積層体に窓層から不純物を選択拡散する場合、受光層がタイプ2多重量子井戸構造の場合、その多重量子井戸構造の結晶性が不純物に対して脆弱であるという問題がある。比較的低い濃度の不純物に対しても結晶性が劣化して暗電流が大きく増大する。このため、pn接合15を形成するとき、窓層5から導入する不純物の範囲はInP窓層5内の上部にするか、または拡散濃度分布調整層4内にとどめるかして、多重量子井戸3内の濃度を厳格に低く制御しなければならない。
この問題を解決するために、上記の拡散濃度分布調整層4が、タイプ2多重量子井戸構造の受光層3と、InP窓層5との間に配置される。選択拡散された不純物のキャリア濃度は、窓層内では画素電極とオーミック接触する必要があり高濃度で分布し、この拡散濃度分布調整層4内においてステップ状に急低下させる必要がある。ステップ状に急低下させて、拡散濃度分布調整層4内における反対導電型キャリアのバックグランド濃度に交差させるか、またはタイプ2多重量子井戸構造内の上部で多重量子井戸内の反対導電型キャリアのバックグランド濃度に交差させる。この反対導電型キャリアのバックグランド濃度との交差点(面)が、pn接合15を構成する。このような構成によって、タイプ2多重量子井戸構造の受光層3内の不純物濃度分布は厳格に制御され、感度が高く暗電流が抑制された近赤外〜赤外域の受光素子を得ることができる。拡散濃度分布調整層4に用いられるInGaAsは、窓層5を形成するInPに比べて、Znの拡散速度が遅いので、当該InGaAs拡散濃度分布調整層4に、Zn濃度分布の急峻に低下する部分を形成しやすい。
受光素子50を製造するとき、上記のIII−V族半導体を積層してエピタキシャルウエハを形成した後、そのエピタキシャルウエハのInP窓層5に選択拡散マスクパターン36を配置して、Znを選択拡散してp型領域6、すなわちpn接合15を形成する。画素電極11およびグランド電極12も、エピタキシャルウエハの状態において形成する。受光素子(チップ)50ごとにパッケージする段階になって、エピタキシャルウエハは、各受光素子(チップ)50ごとに個片化される。基板裏面入射に対して光の反射を防止して量子効率もしくは感度を向上させるために、反射防止膜(AR:Anti-Reflection)35が基板裏面に配置される。
図4は、受光素子50が、光が入射するのを待っている、受光待機の状態を示す図である。pn接合15に対して、画素電極11および共通のグランド電極12によって逆バイアス電圧を印加すると、画素Pごとに空乏層Sが受光層3に張り出して受光待機状態となる。ある画素Pの空乏層Sに光が入射され受光されると電子・正孔ペアが生成し、正孔は画素電極11にドリフトし、電子はグランド電極12へとドリフトする。画素電極11に蓄積された電荷を一定の時間ピッチで読み出し、画素にわたって受光信号の強度分布を作成することで画像を得ることができる。この場合、pn接合15に対する逆バイアス電圧は、グランド電極12/InP第1調整層2aと、画素電極11とにより、加えられる。グランド電極12とInP第1調整層2aとはオーミック接触していることが必要であり、したがってInP第1調整層2aは、n型不純物を高濃度に含むことになる。しかし、InP基板1は、導電性である必要はなく、それぞれの役割に応じて最適な不純物を含むことができるし、またノンドープであってもよい。
たとえば、InP基板1については、図5に示すように、近赤外〜赤外域の光の透過率を高くするために、半絶縁性もしくは高抵抗の鉄(Fe)ドープInP基板とするのがよい。図5には、合わせて硫黄(S)ドープInP基板の近赤外〜赤外域の透過率を示すが、表面粗研磨の影響が強く表れていて、波長域2μm〜3μmでの低い透過率は、誇張されている。しかし、波長3μm以上で透過率が低下しているのは、粗研磨というよりもドーパント(不純物)の影響であるとおもわれる。透過率の向上は、感度向上に直結する。
図1に示す受光素子の構造と異なり、InP基板の裏面にグランド電極12をオーミック接触させてもよい。この構造においては、pn接合15に対して、グランド電極12/InP基板1と、画素電極11とによって逆バイアス電圧を印加することになる。グランド電極12とInP基板とはオーミック接触しなければならないので、InP基板1はn型ドーパントを高濃度に含む必要がある。この結果、フリーキャリア濃度が高くなり、入射光の吸収が増大するおそれがある。この点、図1に示す受光素子の場合、InP基板1にFeドープの半絶縁性基板を用いることができるので、基板の材料面から感度を向上させることができる。
上記の半導体素子もしくはエピタキシャルウエハは、上述のように、通常の有機金属気相成長(MOVPE)法により製造することができる。すなわち市販のMOVPE成長装置を用いて、そこで常用されている原料ガスを用いて上記の半導体素子等を製造することができる。望ましくは、全有機金属気相成長法を用いることでより一層結晶性に優れたものを製造することができる。全有機金属気相成長法は、上記のように、すべての成膜材料に有機金属ガスを用いる方法である。全有機金属気相成長法と、MOVPE法との相違は、リン原料にターシャリーブチルホスフィン(TBP)を用いるか、または無機材料のホスフィン(PH3)を用いるかに端的にあらわれる。
まずウエットエッチング等により、表層の残留応力を除去しかつ所定の平坦化を実現したFeドープn型InP基板1を準備し、基板テーブルに配置して、結晶調整層2を成長する。結晶調整層2は、第1調整層2aとしてInPを厚み3nm以上60nm以下の範囲、たとえば30nm程度で成長する。原料ガスは、InにはTMIn(トリメチルインジウム)もしくがTEIn(トリエチルインジウム)を用いる。またPの原料にはホスフィン(PH3)またはTBP(ターシャリーブチルホスフィン)を用いる。これら有機金属ガス原料は、分子量が大きいために不安定であり、成膜温度(成長温度)を525℃以下の低温、たとえば450℃〜495℃の範囲の低温にしても容易に分解してInP基板1表面にInP第1調整層2aをエピタキシャル成長する。
このInP第1調整層2aを成長するとき、n型不純物、たとえばSiを1E18cm−3程度の高濃度にドープする。Siのドーピングにはテトラエチルシラン(TeESi)、テトラメチルシラン(TeMSi)などを用いるのがよい。上記のようにInP基板1の表面は基板エピ界面18を構成し、酸素、炭素が高濃度に残留している。このようなInP基板1表面に高濃度にSiを含むInP第1調整層2aをエピタキシャル成長することで、酸素(酸化物)などの付着物の悪影響を抑制することができる。付着物は、多重量子井戸の結晶性を低下させ、かつ多重量子井戸の各層の界面の平坦性を劣化させる。高濃度にドーパントを含む第1調整層2aが、どのような機構で半導体素子の量子効率が向上する機構は不明であるが、多重量子井戸3の界面が平坦化されることが効いている可能性が高い。さらに、第1調整層2aの材料は、InP基板1と同じInP層である。このInP第1調整層2aを低温成長することにより、基板の表面のミクロな凹凸を活性化させずに、またウエットエッチング後の大気との接触に起因する酸素等の不純物を活性化させずに、InP第1調整層2aにより埋め込むことができる。また、高濃度のn型ドーパントSiが、エピ基板界面の付着物との局所的な接触部に濃縮することで融通性を高めて、全体的に第1調整層の結晶性を高める作用を発揮することも考えられる。
次いでInGaAs第2調整層2bを厚み150nm以上たとえば300nm程度となるように成長する。Ga(ガリウム)の原料としては、TEGa(トリエチルガリウム)でもよいし、TMGa(トリメチルガリウム)でもよい。Inの原料としては、上記したTMInまたはTEInを用いる。As(砒素)の原料としては、アルシン(AsH3)でもよいし、TBAs(ターシャリーブチルアルシン)でもよいし、TMAs(トリメチル砒素)でもよい。n型不純物をドープする場合は、InP第1調整層2aと同じ不純物を用いてn型キャリア濃度を3E17cm−3程度とするのがよい。これにより受光層3を構成するタイプ2の(InGaAs/GaAsSb)多重量子井戸のペアの一方と同じ材料のInGaAs第2調整層2bをエピタキシャル成長することができる。このInGaAs第2調整層2bは、多重量子井戸構造の一方のペアと材料が共通するので下地層として機能して、多重量子井戸構造において良好な結晶性を実現することができる。
結晶調整層2のInGaAs第2調整層2bの成長に続いて、タイプ2の(InGaAs/GaAsSb)多重量子井戸構造の受光層3、InGaAs拡散濃度分布調整層4およびInP窓層5を、有機金属気相成長法によって一貫して同じ成長室で成長する。この結果、図1,2等に示す界面16,17は再成長界面にならず、酸素および炭素の高濃度の残留はない。すなわち多重量子井戸構造の窓層3と拡散濃度分布調整層4との界面16、および拡散濃度分布調整層4とInP窓層5との界面に大気中の酸素等の不純物が付着することはない。この結果、暗電流の増大を避けることが可能になる。このとき、成長温度または基板温度は、温度400℃以上かつ525℃以下の範囲に維持するのがよい。この温度範囲より高い成長温度にすると、受光層3中のGaAsSbが熱のダメージを受けて相分離を生じるからである。400℃未満の成長温度とすると、全有機金属気相成長法の原料ガスが十分に分解せず、炭素がエピタキシャル層に取り込まれる。原料ガスにおいて金属と結合している炭化水素の炭素である。炭素がエピタキシャル層に混入すると、意図しないp型領域が形成され、半導体素子にまで仕上げた状態で、性能劣化を生じる。たとえば受光素子の状態で、暗電流が多く、実用レベルの製品にならない。
エピタキシャルウエハ10を製造した後、上記の選択拡散によるZnの導入を行って、隣の画素とは選択拡散されていない領域で隔てられた画素Pを形成する。このあと、画素電極11となるp側電極および各画素に共通のグランド電極12となるn側電極を形成する。グランド電極12の形成では、エピタキシャルウエハ10の所定の辺縁部において多重量子井戸3をエッチングによって除去して結晶調整層2を露出させる。このあと開口部がグランド電極12の平面的な位置となるレジストマスクパターンを形成し、上記の、リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャントで、InGaAs第2調整層2bをエッチングで除去する。すなわち、InGaAsをエッチングしてInPはエッチストップ層として機能させる。このように、第1調整層/第2調整層がInP/InGaAs、の場合、リン酸(85%):過酸化水素水(30%):水=1:1:4、のエッチャントを用いる。これによって、確実に第1調整層InPの表面を露出でき、第1導電(n)側電極をInP第1調整層にオーミック接触させることが容易になる。n側電極12にはAuGeNiなど用い、p側の画素電極にはAuZnなどを用いることができる。
本発明の作用を検証するために、図1に示す受光素子50の構造にならって試験体を3体製造した。試験体A1、試験体B1,B2である。共通する受光素子の部分は、つぎのとおりである。
<エピタキシャルウエハの材料>:(Feドープ半絶縁性InP基板1/InP第1調整層2a/InGaAs第2調整層2b/タイプ2の(InGaAs/GaAsSb)多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5):
<InP第1調整層2a/InGaAs第2調整層2bの厚み>:30nm/300nm
試験体相互で異なる部分は次の点である。
(試験体A1):InP第1調整層2aのSi濃度1E18cm−3/InGaAs第2調整層2bのSi濃度1E17cm−3
(試験体B1):InP第1調整層2aのSi濃度1E17cm−3/InGaAs第2調整層2bのSi濃度1E17cm−3
(試験体B2):InP第1調整層2aのSi濃度1E18cm−3/InGaAs第2調整層2bのSi濃度1E18cm−3
試験体A1は本発明例であり、試験体B1およびB2は比較例である。各試験体の受光素子について、p側電極(画素電極)とn側電極(グランド電極)との間の抵抗値を測定した。またInP基板の裏面側から、波長2.2μm(単色光)を入射して受光感度を測定した。結果を表1に示す。
<エピタキシャルウエハの材料>:(Feドープ半絶縁性InP基板1/InP第1調整層2a/InGaAs第2調整層2b/タイプ2の(InGaAs/GaAsSb)多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5):
<InP第1調整層2a/InGaAs第2調整層2bの厚み>:30nm/300nm
試験体相互で異なる部分は次の点である。
(試験体A1):InP第1調整層2aのSi濃度1E18cm−3/InGaAs第2調整層2bのSi濃度1E17cm−3
(試験体B1):InP第1調整層2aのSi濃度1E17cm−3/InGaAs第2調整層2bのSi濃度1E17cm−3
(試験体B2):InP第1調整層2aのSi濃度1E18cm−3/InGaAs第2調整層2bのSi濃度1E18cm−3
試験体A1は本発明例であり、試験体B1およびB2は比較例である。各試験体の受光素子について、p側電極(画素電極)とn側電極(グランド電極)との間の抵抗値を測定した。またInP基板の裏面側から、波長2.2μm(単色光)を入射して受光感度を測定した。結果を表1に示す。
表1によれば、試験体A1は、感度が1.5A/Wと十分高く、かつ電気抵抗値も4.9E−9Ωと小さかった。これに対して、試験体B1はドーパント濃度が低いことを反映して電気抵抗値が大きく、かつ感度もいまひとつであった。また試験体B2は、厚みの大きい第2調整層においてドーパント濃度が高いことを反映してフリーキャリア濃度が高くなったためと思われるが、フリーキャリアによる吸収が生じて感度低下が著しい。表1によれば、本発明例の試験体A1が、感度および電気抵抗の点で総合的に優れていることが分かる。
本発明の半導体素子、たとえば受光素子によれば、受光層と基板との間の結晶調整層もしくはバッファ層を複合化して基板側の調整層のドーパント濃度をその上の調整層のドーパント濃度より高くすることで、近赤外〜赤外域において感度が向上することができようになった。
1 InP基板、2 結晶調整層、2a 第1調整層、2b 第2調整層、3 タイプ2多重量子井戸構造の受光層、4 InGaAs拡散濃度分布調整層、5 InP窓層、6 p型領域、10 エピタキシャルウエハ、11 p側電極(画素電極)、12 グランド電極(n側電極)、15 pn接合、16,17 エピタキシャル層の界面、18 エピ基板界面、35 AR(反射防止)膜、36 選択拡散マスクパターン、50 受光素子(受光素子アレイ)、P 画素、S 空乏層。
Claims (11)
- III−V族半導体の基板と、
前記基板の上に位置する、複数対の多重量子井戸構造(MQW:Multi-Quantum Well)と、
前記基板と前記多重量子井戸構造との間に位置する結晶調整層とを備え、
前記結晶調整層が、前記基板に接する第1調整層と、該第1調整層と前記多重量子井戸構造との間に位置する第2調整層とを含み、前記第1調整層の第1導電型のドーパント濃度が、前記第2調整層の第1導電型のドーパント濃度より高い、半導体素子。 - 前記第1調整層の第1導電型のドーパント濃度が、前記第2調整層の第1導電型のドーパント濃度の5倍以上である、請求項1に記載の半導体素子。
- 前記第1調整層の厚みが前記第2調整層の厚みの1/5以下である、請求項1または2に記載の半導体素子。
- さらに第1導電側電極を備え、前記第1導電側電極が前記調整層にオーミック接触している、請求項1〜3のいずれか1項に記載の半導体素子。
- 前記基板が導電性のドーパントを含まない、請求項4に記載の半導体素子。
- 前記基板が、InP、GaSb、およびGaAs、のいずれかであり、前記多重量子井戸構造が(InGaAs/GaAsSb)または(InAs/GaSb)である、請求項1〜5のいずれか1項に記載の半導体素子。
- 前記基板がInPであり、前記第1調整層/第2調整層が、InP/InP、InP/InGaAs、InGaAs/InP、およびInGaAs/InGaAs,のうちのいずれかである、請求項1〜6のいずれか1項に記載の半導体素子。
- 前記多重量子井戸構造が受光層であり、受光素子とされている、請求項1〜7のいずれか1項に記載の半導体素子。
- 請求項8に記載の半導体素子と、読み出し回路とを備える、光学センサ装置。
- 有機金属気相成長法(MOVPE:Metal Organic Vapor Phase Epitaxy)によって半導体素子を製造する方法であって、
III−V族半導体の基板上に接して、結晶調整層を成長する工程と、
前記結晶調整層に接して、複数対のタイプ2の多重量子井戸構造を成長する工程とを備え、
前記結晶調整層の成長工程では、該結晶調整層を前記基板に接する第1調整層と、該第1調整層に接する第2調整層とで構成し、前記第1調整層の第1導電型のドーパント濃度を、前記第2調整層の第1導電型のドーパント濃度より高くする、半導体素子の製造方法。 - 前記半導体素子は第1導電側電極を備え、前記結晶調整層の成長工程では前記第1調整層と第2調整層とを異なる材料で構成し、前記第1導電側電極の形成工程では、前記第2調整層をエッチングして前記第1調整層をエッチングしない選択性のあるエッチャントを用い、該エッチャントにより該第2調整層を除去し、その後、該第1調整層に接触するように前記第1導電側電極を形成する、請求項10に記載の半導体素子の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166656A JP2015035550A (ja) | 2013-08-09 | 2013-08-09 | 半導体素子およびその製造方法 |
CN201480022894.2A CN105144410A (zh) | 2013-04-23 | 2014-04-16 | 半导体器件及其制造方法 |
US14/784,817 US9680040B2 (en) | 2013-04-23 | 2014-04-16 | Semiconductor device and method for manufacturing the same |
PCT/JP2014/060775 WO2014175128A1 (ja) | 2013-04-23 | 2014-04-16 | 半導体素子およびその製造方法 |
TW103114266A TW201501279A (zh) | 2013-04-23 | 2014-04-18 | 半導體元件及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013166656A JP2015035550A (ja) | 2013-08-09 | 2013-08-09 | 半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015035550A true JP2015035550A (ja) | 2015-02-19 |
Family
ID=52543866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013166656A Pending JP2015035550A (ja) | 2013-04-23 | 2013-08-09 | 半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015035550A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163003A (ja) * | 2015-03-05 | 2016-09-05 | 住友電気工業株式会社 | 半導体積層体および半導体装置 |
CN113632248A (zh) * | 2019-03-28 | 2021-11-09 | 优志旺电机株式会社 | 红外led元件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206499A (ja) * | 2008-02-01 | 2009-09-10 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
-
2013
- 2013-08-09 JP JP2013166656A patent/JP2015035550A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206499A (ja) * | 2008-02-01 | 2009-09-10 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
Non-Patent Citations (1)
Title |
---|
CHEN, BAILE, ET AL.: "SWIR/MWIR InP-Based p-i-n Photodiodes With InGaAs/GaAsSb Type-II Quantum Wells", IEEE JOURNAL OF QUANTUM ELECTRONICS, vol. 47, no. 9, JPN6014021036, September 2011 (2011-09-01), pages 1244 - 1250, XP011373603, ISSN: 0003494397, DOI: 10.1109/JQE.2011.2160450 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163003A (ja) * | 2015-03-05 | 2016-09-05 | 住友電気工業株式会社 | 半導体積層体および半導体装置 |
CN113632248A (zh) * | 2019-03-28 | 2021-11-09 | 优志旺电机株式会社 | 红外led元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014175128A1 (ja) | 半導体素子およびその製造方法 | |
US11417793B2 (en) | Method of manufacturing semiconductor optical device and semiconductor optical device | |
TWI552371B (zh) | A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer | |
WO2015059988A1 (ja) | エピタキシャルウエハおよびその製造方法 | |
US9608148B2 (en) | Semiconductor element and method for producing the same | |
JP2014127499A (ja) | 受光デバイス、その製造法、およびセンシング装置 | |
US20220367749A1 (en) | Semiconductor optical device and method of producing the same | |
KR20120092928A (ko) | 반도체 소자 및 그 제조방법 | |
JP4702474B2 (ja) | Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法 | |
JP6454981B2 (ja) | 半導体積層体および受光素子 | |
JP2015035550A (ja) | 半導体素子およびその製造方法 | |
US9698287B2 (en) | Epitaxial wafer, method for producing the same, semiconductor element, and optical sensor device | |
WO2016139970A1 (ja) | 半導体積層体および半導体装置 | |
JP2015015306A (ja) | 半導体素子およびその製造方法 | |
US20230155061A1 (en) | Semiconductor light-emitting element and method of producing the same | |
US20220406967A1 (en) | Light-emitting element and method of producing the same | |
JP4941525B2 (ja) | 半導体素子の製造方法 | |
JP7413599B1 (ja) | Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法 | |
JP5983716B2 (ja) | Iii−v族化合物半導体受光素子 | |
JP5659864B2 (ja) | Iii−v族化合物半導体受光素子 | |
JP2014216382A (ja) | エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170807 |