JP2015015306A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2015015306A JP2015015306A JP2013140001A JP2013140001A JP2015015306A JP 2015015306 A JP2015015306 A JP 2015015306A JP 2013140001 A JP2013140001 A JP 2013140001A JP 2013140001 A JP2013140001 A JP 2013140001A JP 2015015306 A JP2015015306 A JP 2015015306A
- Authority
- JP
- Japan
- Prior art keywords
- adjustment layer
- substrate
- layer
- quantum well
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】基板1と、基板1の上に位置し、a層とb層とを1対として複数対の多重量子井戸構造3と、基板1と多重量子井戸構造3との間に位置する結晶調整層2とを備え、結晶調整層2が、基板1と同じ材料で構成され基板1に接する第1調整層2aと、多重量子井戸構造のa層またはb層と同じ材料で構成され、多重量子井戸構造に接する第2調整層2bとを含む。
【選択図】図1
Description
この近赤外〜赤外域の波長域は、生体や環境に関連する物質の吸収スペクトルが位置するので、上記InP等を用いた受光素子の長波長域への受光感度の拡大が重要なテーマとなっている。たとえば、より長波長域の感度を高めるため、InP基板上にInGaAs/GaAsSbのタイプ2の多重量子井戸構造(MQW:Multiple Quantum Well)の受光層を備える、メサ型単画素のフォトダイオードの提案がなされている(非特許文献1)。この受光素子は、InP基板にInGaAsバッファを積層し、その上にInGaAs/GaAsSbのタイプ2の多重量子井戸構造を積層している。このメサ型単画素のフォトダイオードのカットオフ波長は2.39μmであり、波長1.7μmから2.7μmまでの感度特性が示されている。
最初に本願発明の実施の形態例を、1.半導体素子、2.エピタキシャルウエハ、3.半導体素子もしくはエピタキシャルウエハの製造方法、についての実施の形態例を列記して説明する。
1.半導体素子:
本発明の半導体素子は、III−V族半導体の基板と、基板の上に位置し、a層とb層とを1対とした複数対の多重量子井戸構造(MQW)と、基板と多重量子井戸構造との間に位置する結晶調整層とを備え、結晶調整層が、基板と同じ材料で構成され該基板に接する第1調整層と、多重量子井戸構造のa層またはb層と同じ材料で構成された第2調整層とを含む。これによれば、結晶調整層のうち第1調整層は基板と同じ材料であり、基板の表面に付着している酸素等の不純物が高濃度に分布するのを埋めて酸素等の影響をなくし、かつ表面の凹凸を埋めて平坦にすることができる。受光層のa層またはb層と同じ材料の第2調整層を第1調整層上にエピタキシャル成長させることで受光層の結晶性を高める良好な下地層となる。これら結晶調整層の作用により、受光素子の感度を向上させることができる。
結晶調整層の第1調整層と基板との界面にはいわゆるエピ基板界面が形成される。このエピ基板界面によって、第1調整層が基板表面に成長されていることで、第1調整層が基板と異なり、基板の上に成長された層であることを識別することができる。ここで、エピ基板界面とは、たとえば半導体基板を切り出してエッチング等で表面を清浄、平坦にしたあと、一度、大気中に出して、再びエッチング等で調整したあと、基板に接して結晶層を成長させたときの結晶層と基板との界面をいう。通常、酸素、炭素が不純物として高濃度に混入する。エピ基板界面は、酸素濃度が1E17cm−3以上、炭素濃度が1E17cm−3以上、と高いことで識別することができる。通常の半導体層中の酸素濃度等は5E16cm−3以下である。
第1調整層の厚みが前記第2調整層の厚みの1/5以下とするのがよい。基板は近赤外〜赤外域の光を吸収する材料が多いので、第1調整層を薄く形成することは理にかなっている。また受光層のa層またはb層と同じ材料の第2調整層を厚めにエピタキシャル成長させることで受光層の結晶性を高める良好な下地層となる。第1調整層と第2調整層の厚み範囲の関係は、さらに望ましくは第1調整層の厚みを前記第2調整層の厚みの1/10以下、さらには1/20以下とするのがよい。その上で、第1調整層の厚みが3nm以上30nm以下であり、第2調整層の厚みが50nm以上であってもよい。これによって、近赤外〜赤外域に吸収がかかる基板が多いので、同じ材料からなる第1調整層による吸収を抑えることができる。
(i)基板が第1導電型のドーパントを含み、結晶調整層が該基板のドーパントと異なるドーパントを含み、画素が第2導電型領域を含むようにしてもよい。
(a1)基板の裏面に裏面電極(グランド電極)を配置する場合、画素を第2導電型として基板には第1導電型のドーパントがドープされる。pin接合もしくはpn接合に逆バイアス電圧を印加するために、結晶調整層は、第1導電型のドーパントがドープされたほうが電圧電源を小さくすることができる。しかし、結晶調整層をノンドープとしてi型にしてもよい。結晶調整層を第1導電型にする場合、通常、結晶調整層のドーパントは基板のドーパントと異なるものとする。その理由は、基板成長時の好適な第1導電型ドーパントと、たとえばMOVPE法で成長するときに好適な第1導電型ドーパントとは相違するからである。たとえば、基板は第1調整層に比べて数百倍の厚みを有するが、ドーパントの種類によっては近赤外〜赤外域に吸収が大きくかかる種類がある。このようなドーパントを基板に含有させることは避けることが望ましいが、厚みが数百分の一の第1調整層はそれほど大きな感度減少要因にならない。また、結晶調整層にドープする場合、第1調整層と第2調整層のドーパントは同じでもよいし、異なってもよい。
(a2)基板の裏面にグランド電極を配置しないで、結晶調整層の第2調整層にグランド電極を配置する場合、基板は第1導電型のドーパントを含んでもよいし、導電性を示さなくてもよい。基板は第1導電型のドーパントを含むことで近赤外〜赤外域の透過率が向上する場合があるからである。たとえばGaSb基板の場合、n型不純物であるテルル(Te)をドープすることで近赤外〜赤外域の透過率が、意図的にドープしないで結果的にp型を示すGaSb基板よりも、向上する。
基板が、InP基板、GaSb基板、およびGaAs基板、のいずれかであり、受光層がタイプ2の多重量子井戸構造であり、対(a/b)が(InGaAs/GaAsSb)または(InAs/GaSb)とすることができる。これによって、近赤外〜赤外域用の受光素子の感度を向上させることができる。なお、InGaAsは、InxGa1−xAs(0.38≦x≦1)であり、GaAsSbは、GaAs1−ySby(0.36≦y≦1)である。基板の種類は、上記のほかに、GaP基板、InAs基板、InSb基板、AlSb基板、AlAs基板などを用いることができる。
(i)半導体素子を、近赤外〜赤外域を受光対象に含む受光素子としてもよい。これによって近赤外〜赤外域に高感度を有する受光素子を得ることができる。またこの受光素子を用いて光学センサー装置を得てもよい。
(ii)半導体素子を、近赤外〜赤外域の光を発光するレーザー、発光ダイード(LED:Light Emitting Diode)としてもよい。これによって各種の発光装置を形成してもよい。
本発明のエピタキシャルウエハは、III−V族半導体の基板および該基板上の半導体積層構造を有する、上記のいずれかの受光素子におけるエピタキシャルウエハとする。
上記の半導体素子もしくはエピタキシャルウエハは、市販の有機金属気相成長装置を用いて、そこで常用されている原料ガスを用いて上記の半導体素子等を製造することができる。望ましくは、全有機金属気相成長法を用いることでより一層結晶性に優れたものを製造することができる。
(1)MOVPE法:
MOVPE法は、基板のサイズに制約を受けにくく、能率よく結晶性の良好な半導体素子を形成するのに適している。本実施の形態における半導体素子もしくはそのためのエピタキシャルウエハは、どのような成長方法で成長してもよいが、上記の点でMOVPE法で成長するのがよい。MOVPE法は、リン原料に無機材料のホスフィン(PH3)を用い、As(砒素)の原料としては、アルシン(AsH3)を用いる。全有機金属気相成長法は、MOVPE法のうちで、すべての成膜材料に有機金属ガスを用いる方法である。
Pを含む薄膜は、もちろん、MOVPE法によって成長することができる。すなわち市販のMOVPE成長装置を用い、市販の原料ガスを用いて、たとえばInP窓層やInPバッファ層を成長することはできる。ただ、全有機金属気相成長法によれば、リンの原料にTBPを用いるため、低温成膜が可能になる。InP基板の表面の酸素等の不純物の埋め込み、凹凸を穏やかに平坦化するのは、この低温成膜が有効である。
また、InP基板を用いた受光素子の場合、タイプ2の(InGaAs/GaAsSb)多重量子井戸構造などを含む半導体積層構造の最上層の窓層にInP層を用いる場合が多い。この場合、たとえばInP窓層を、MOVPE法により、燐の原料にホスフィン(PH3)を用いて成長することができる。より望ましくは、全有機金属気相成長法により、TBPを用いて低温で成長できるので、下層に位置する受光層中のGaAsSbの熱によるダメージの発生を誘起することなく良好な結晶性の受光層を得ることができる。
<本願発明の実施の形態の詳細>
図1は、本発明の実施の形態の詳細例における受光素子(プレーナ型フォトダイオード)50の断面図である。受光素子50は、次のエピタキシャルウエハに形成されている。
(InP基板1/結晶調整層2/タイプ2の(InGaAs/GaAsSb)多重量子井戸構造(MQW)の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
図4は、図1もしくは図2に示す受光素子の変形例を示す図である。本変形例では、InP基板の裏面にグランド電極12をオーミック接触する。この構造においては、pn接合15に対して、グランド電極12および画素電極11によって逆バイアス電圧を印加するには、InP基板1−結晶調整層2の第1調整層2aおよび第2調整層2bは、直列で配置される。InP基板が第1導電性を示すことは必須であるが、結晶調整層2は第1導電性であってもよいし、i型であってもよい。結晶調整層2が第1導電型の場合、pn接合15に至る間の電圧降下が小さいので電圧電源を小さくできる利点がある。裏面電極が配置される場合、InP基板1は、硫黄(S)ドープしたものがよい。近赤外域に限定すれば、Feドープに比べてそれほど大きな透過率の低下は生じない。
400℃未満の成長温度とすると、有機MOVPEの原料ガスが十分に分解せず、炭素がエピタキシャル層に取り込まれる。原料ガスにおいて金属と結合している炭化水素の炭素である。炭素がエピタキシャル層に混入すると、意図しないp型領域が形成され、半導体素子にまで仕上げた状態で、性能劣化を生じる。たとえば受光素子の状態で、暗電流が多く、実用レベルの製品にならない。
原料ガスは、流量の制御は、流量制御器(MFC)によって制御された上で、石英管への流入を電磁バルブの開閉によってオンオフされる。そして、石英管からは、真空ポンプによって強制的に排気される。原料ガスの流れに停滞が生じる部分はなく、円滑に自動的に行われる。よって、量子井戸のペアを形成するときの組成の切り替えは、迅速に行われる。
(本発明例A1:第1調整層/第2調整層=InP/InGaAs):
(1)積層構造:InP基板/InP第1調整層/InGaAs第2調整層/タイプ2(InGaAs(5nm)/GaAsSb(5nm))受光層2μm/InGaAs拡散濃度分布調整層1μm/InP窓層0.75μm
(2)結晶調整層の構成:n型InP第1調整層(膜厚10nm:キャリア濃度3E17cm−3)/n型InGaAs第2調整層(膜厚150nm:キャリア濃度3E17cm−3)
(比較例C1:第1調整層/第2調整層=InP/InP):
(1)積層構造:InP基板/InP第1調整層/InP第2調整層/タイプ2(InGaAs(5nm)/GaAsSb(5nm))受光層2μm/InGaAs拡散濃度分布調整層1μm/InP窓層0.75μm
(2)結晶調整層の構成:n型InP第1調整層(膜厚10nm:キャリア濃度3E17cm−3)/n型InP第2調整層(膜厚150nm:キャリア濃度3E17cm−3)
(参考例(非特許文献1)R1:第1調整層/第2調整層=InGaAs/InGaAs)
(1)積層構造:InP基板/InGaAs第1調整層/InGaAs第2調整層/タイプ2(InGaAs(5nm)/GaAsSb(5nm))受光層1.5μm/InGaAs拡散濃度分布調整層45nm/InGaAs窓層0.5μm
(2)結晶調整層の構成:n型InGaAs第1調整層(膜厚500nm:キャリア濃度 高)/i型InGaAs第2調整層(膜厚50nm:キャリア濃度 希薄)
Claims (9)
- III−V族半導体の基板と、
前記基板の上に位置し、a層とb層とを1対とした複数対の多重量子井戸構造(MQW:Multi-Quantum Well)と、
前記基板と前記多重量子井戸構造との間に位置する結晶調整層とを備え、
前記結晶調整層が、前記基板と同じ材料で構成され該基板に接する第1調整層と、前記多重量子井戸構造のa層またはb層と同じ材料で構成された第2調整層とを含む、半導体素子。 - 前記第1調整層の厚みが前記第2調整層の厚みの1/5以下である、請求項1に記載の半導体素子。
- 前記第1調整層の厚みが3nm以上30nm以下であり、前記第2調整層の厚みが50nm以上である、請求項1または2に記載の半導体素子。
- 前記基板が高抵抗性のドーパントを含み、前記結晶調整層は、少なくとも前記第2調整層が第1導電型のドーパントを含む、請求項1〜3のいずれか1項に記載の半導体素子。
- 前記基板が第1導電型のドーパントを含み、前記結晶調整層が該基板のドーパントと異なるドーパントを含む、請求項1〜3のいずれか1項に記載の半導体素子。
- 前記基板が、InP、GaSb、およびGaAs、のいずれかであり、前記多重量子井戸構造がタイプ2の多重量子井戸構造であり、対(a/b)が(InGaAs/GaAsSb)または(InAs/GaSb)である、請求項1〜5のいずれか1項に記載の半導体素子。
- 前記基板がInPであり、前記多重量子井戸構造がタイプ2の(InGaAs/GaAsSb)多重量子井戸構造であり、前記結晶調整層において、前記第1調整層がInPであり前記第2調整層がInGaAsである、請求項1〜6のいずれか1項に記載の半導体素子。
- 前記半導体素子は、近赤外〜赤外域を受光対象に含む受光素子である、請求項1に記載の半導体素子。
- 有機金属気相成長法(MOVPE:Metal Organic Vapor Phase Epitaxy)によって半導体素子を製造する方法であって、
III−V族半導体の基板上に接して、結晶調整層を成長する工程と、
前記結晶調整層に接して、a層とb層とを1対として複数対のタイプ2の多重量子井戸構造を成長する工程とを備え、
前記結晶調整層を第1調整層と第2調整層とで構成し、前記第1調整層を前記基板と同じ材料で該基板に接して成長し、また前記第2調整層を前記a層またはb層と同じ材料で前記第1調整層上に前記多重量子井戸構造の下面に接するように成長し、前記第1調整層の膜厚を前記第2調整層の膜厚の1/5以下とする、半導体素子の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140001A JP2015015306A (ja) | 2013-07-03 | 2013-07-03 | 半導体素子およびその製造方法 |
CN201480022894.2A CN105144410A (zh) | 2013-04-23 | 2014-04-16 | 半导体器件及其制造方法 |
PCT/JP2014/060775 WO2014175128A1 (ja) | 2013-04-23 | 2014-04-16 | 半導体素子およびその製造方法 |
US14/784,817 US9680040B2 (en) | 2013-04-23 | 2014-04-16 | Semiconductor device and method for manufacturing the same |
TW103114266A TW201501279A (zh) | 2013-04-23 | 2014-04-18 | 半導體元件及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140001A JP2015015306A (ja) | 2013-07-03 | 2013-07-03 | 半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015015306A true JP2015015306A (ja) | 2015-01-22 |
Family
ID=52436855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013140001A Pending JP2015015306A (ja) | 2013-04-23 | 2013-07-03 | 半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015015306A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163003A (ja) * | 2015-03-05 | 2016-09-05 | 住友電気工業株式会社 | 半導体積層体および半導体装置 |
JP2019029624A (ja) * | 2017-08-03 | 2019-02-21 | 住友電気工業株式会社 | 受光素子 |
US11201256B2 (en) | 2020-02-03 | 2021-12-14 | Samsung Electronics Co., Ltd. | Infrared detecting device and infrared detecting system including the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206499A (ja) * | 2008-02-01 | 2009-09-10 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
WO2011016309A1 (ja) * | 2009-08-01 | 2011-02-10 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
WO2011027624A1 (ja) * | 2009-09-07 | 2011-03-10 | 住友電気工業株式会社 | Iii-v族化合物半導体受光素子、iii-v族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ |
JP2011060792A (ja) * | 2009-09-04 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
-
2013
- 2013-07-03 JP JP2013140001A patent/JP2015015306A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206499A (ja) * | 2008-02-01 | 2009-09-10 | Sumitomo Electric Ind Ltd | 受光素子、受光素子アレイおよびそれらの製造方法 |
WO2011016309A1 (ja) * | 2009-08-01 | 2011-02-10 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
JP2011060792A (ja) * | 2009-09-04 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体素子の製造方法 |
WO2011027624A1 (ja) * | 2009-09-07 | 2011-03-10 | 住友電気工業株式会社 | Iii-v族化合物半導体受光素子、iii-v族化合物半導体受光素子を作製する方法、受光素子、及び、エピタキシャルウェハ |
Non-Patent Citations (1)
Title |
---|
CHEN, BAILE, ET AL.: "SWIR/MWIR InP-Based p-i-n Photodiodes With InGaAs/GaAsSb Type-II Quantum Wells", IEEE JOURNAL OF QUANTUM ELECTRONICS, vol. 47, no. 9, JPN6014021036, September 2011 (2011-09-01), pages 1244 - 1250, XP011373603, ISSN: 0003380272, DOI: 10.1109/JQE.2011.2160450 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163003A (ja) * | 2015-03-05 | 2016-09-05 | 住友電気工業株式会社 | 半導体積層体および半導体装置 |
JP2019029624A (ja) * | 2017-08-03 | 2019-02-21 | 住友電気工業株式会社 | 受光素子 |
US11201256B2 (en) | 2020-02-03 | 2021-12-14 | Samsung Electronics Co., Ltd. | Infrared detecting device and infrared detecting system including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014175128A1 (ja) | 半導体素子およびその製造方法 | |
JP4771185B2 (ja) | 受光素子、受光素子アレイおよびそれらの製造方法 | |
TWI552371B (zh) | A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer | |
JP5748176B2 (ja) | 受光素子、エピタキシャルウエハおよびその製造方法 | |
JP2011101032A5 (ja) | ||
JP5892476B2 (ja) | エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法 | |
WO2015059988A1 (ja) | エピタキシャルウエハおよびその製造方法 | |
JP5218476B2 (ja) | 半導体素子、光学センサ装置および半導体素子の製造方法 | |
US9608148B2 (en) | Semiconductor element and method for producing the same | |
JP5736922B2 (ja) | 受光素子およびその製造方法 | |
WO2010073768A1 (ja) | 受光素子、受光素子アレイおよびそれらの製造方法 | |
JP2015015306A (ja) | 半導体素子およびその製造方法 | |
JP6137732B2 (ja) | エピタキシャルウエハおよびその製造方法 | |
WO2012046603A1 (ja) | 受光素子、光学センサ装置および受光素子の製造方法 | |
US9698287B2 (en) | Epitaxial wafer, method for producing the same, semiconductor element, and optical sensor device | |
JP2012080010A (ja) | エピタキシャルウエハ、半導体素子、およびこれらの製造方法 | |
JP4941525B2 (ja) | 半導体素子の製造方法 | |
JP2015035550A (ja) | 半導体素子およびその製造方法 | |
JP6036906B2 (ja) | 受光素子およびその製造方法 | |
JP5983716B2 (ja) | Iii−v族化合物半導体受光素子 | |
JP5794288B2 (ja) | 受光素子アレイ及びエピタキシャルウェハ | |
JP5659864B2 (ja) | Iii−v族化合物半導体受光素子 | |
JP2014216382A (ja) | エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170731 |