JP4771185B2 - 受光素子、受光素子アレイおよびそれらの製造方法 - Google Patents

受光素子、受光素子アレイおよびそれらの製造方法 Download PDF

Info

Publication number
JP4771185B2
JP4771185B2 JP2010288297A JP2010288297A JP4771185B2 JP 4771185 B2 JP4771185 B2 JP 4771185B2 JP 2010288297 A JP2010288297 A JP 2010288297A JP 2010288297 A JP2010288297 A JP 2010288297A JP 4771185 B2 JP4771185 B2 JP 4771185B2
Authority
JP
Japan
Prior art keywords
layer
light receiving
concentration distribution
receiving element
diffusion concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010288297A
Other languages
English (en)
Other versions
JP2011101032A (ja
JP2011101032A5 (ja
Inventor
康博 猪口
広平 三浦
博史 稲田
陽一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010288297A priority Critical patent/JP4771185B2/ja
Publication of JP2011101032A publication Critical patent/JP2011101032A/ja
Publication of JP2011101032A5 publication Critical patent/JP2011101032A5/ja
Application granted granted Critical
Publication of JP4771185B2 publication Critical patent/JP4771185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02549Antimonides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、受光素子、受光素子アレイおよびそれらの製造方法に関し、より具体的には、光通信用、撮像装置、センサー等に用いることができる、近赤外域に受光感度を有する受光素子、受光素子アレイおよびそれらの製造方法に関するものである。
InP基板を用いたIII−V族化合物半導体は、バンドギャップエネルギが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、多くの研究が進行している。この中で特に注力されているのは、InP基板上に、バンドギャップエネルギがより小さいIII−V族化合物半導体結晶層、およびこれら結晶層に複数個が配列されて受光単位となる受光素子を、いかに結晶性のよい状態で形成するかという研究である。
たとえば、III族中の、Gaの比率を下げてInの比率を上げてバンドギャップをより狭くした(格子定数をより大きくした)In0.82Ga0.18Asを受光層に用いることで受光感度域の長波長化をはかった受光素子の試作結果が発表された(非特許文献1)。In比率を上記のように高くするとInGaAsの格子定数は大きくなり、InP基板との格子不整合が拡大するという問題を、上記の受光素子では、InP基板と、高In比率InGaAs受光層との間に、(As/P)比率を受光層に向けて段階的に増やしたInAsPグレーディッド層を12〜20層設けることで、解決しようとした。格子不整合の拡大は、格子欠陥密度の増大を伴い、必然的に暗電流の増大を招くが、上記のグレーディッドバッファ層を介在させることによって、暗電流は20μA〜35μAになる。しかし、この電流値は、InGaAs受光層を備える光通信用のフォトダイオードの暗電流より3桁も高い値である。また、多数のグレーディッド層をエピタキシャル成長させることは容易ではなく、かつ製造コストも増大する。
また、InGaAsにおいて、V族元素にさらにNを加えてGaInNAsとして、Nによるバンドギャップ狭小化作用を用いた4元系III−V族化合物半導体の提案がなされている(特許文献1)。しかし、GaInNAsの結晶成長は技術的に大変難しい。とくに波長3μmまで受光感度を持ち、InP基板と格子整合するためには窒素を10%(V族元素内の原子%)程度まで増やす必要があるが、窒素を10%程度にして良好な結晶性を得ることは非常に困難である。しかも受光素子として高感度を実現するためには、上記窒素を高濃度に含むGaInNAs層の厚みを2μm以上にする必要があるが、このような厚みの上記窒素含有結晶層を結晶性よく成長することはさらに困難である。
また、InGaAs−GaAsSbのタイプ2型量子井戸構造を用い、p型またはn型のエピタキシャル層によるpn接合の形成によってカットオフ波長2.39μmのフォトダイオードの作製結果の報告がなされた(非特許文献2)。同文献において、上記カットオフ波長よりさらに長波長化するには、歪み補償が必要であるとして、InGaAs−GaAsSbの歪み補償量子井戸構造による、カットオフ波長2μm〜5μmのフォトディテクタの提案がなされた。
ところで、受光素子は複数個が二次元または一次元に配列されて、撮像装置等に用いられるが、個々の受光素子間の分離を確実にしないと、暗電流、クロストーク等を生じて鮮明な画像を得ることができない。フォトダイオードはpn接合を必ず備えるが、上記のフォトダイオードでは、p型半導体層またはn型半導体層上への相手方の極性の半導体層をエピタキシャル成長することで、このpn接合が形成される。この場合、面状に広く形成されたpn接合を個々の受光素子のpn接合に分けるために、個々の受光素子に区分けする溝を設ける。このような溝は、素子分離溝と呼ばれ、面状のpn接合を形成した後、メサエッチングにより形成される。InP基板を用いた近赤外域用フォトダイオードの素子分離溝の形成には、InPおよびInGaAsについて選択性のあるエッチング液を用いることで、各層の境界でウェットエッチングを停止させることができる(特許文献2)。
上記のウェットエッチング法では、しかしながら、区分けされる各受光素子の形状を高精度に制御することが困難である。たとえば、各受光素子において縦断面に台形状にテーパがついたり、積層体の側面に半導体層に応じて出入り(凹凸)が生じたり、隣り合う受光素子の間にエッチング液が順次入り込まず、完全な溝が形成されず、途中で止まるものなどができる。このような素子分離溝の不完全性を根絶することは、非常に困難である。また、ドライエッチング法を用いた場合には、エッチング時のダメージ発生が起こり、安定して暗電流の低いフォトダイオードを製造することが困難であり、歩留りが低下し、製造コストを上昇させる。
上記の受光素子の複数個の配列構造の形成、すなわちアレイ化についていえば、上記各引用文献に提案された受光素子は、非特許文献1を除いてそのpn接合は、p型層およびn型層のエピタキシャル層間に形成されており、受光素子の一次元または二次元配列は、素子分離溝によって行うことになる。したがって、上記した素子分離溝の形成に伴う問題が伴うことになる。
T.Murakami, H.Takahashi, M.Nakayama, Y.Miura, K.Takemoto, D.Hara,"InxGa1-xAs/InAsyP1-y detector for near infrared(1-2.6μm)", Conference Proceedings of Indium Phosphide and Related Materials 1995, May, Sapporo, pp.528-531 R.Sidhu,"A Long-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells, IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717 特開平9−219563号公報 特開2001−144278号公報
近赤外域の長波長側に受光感度を有する受光素子および受光素子アレイは、上記のように候補はいくつかあるが、結晶性の低さ、高い暗電流、製造の困難性等に阻まれ、実用上克服すべき困難な課題が多く、開発途上にある。このような状況下、本発明は、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子、当該受光素子が配列された受光素子アレイ、およびそれらの製造方法を提供することを目的とする。
本発明の受光素子は、III−V族化合物半導体基板上に形成され、pn接合を受光層に含むIII−V族化合物半導体積層構造の受光素子である。この受光素子では、受光層がIII−V族化合物半導体の多重量子井戸構造を有し、III−V族化合物半導体基板 と反対側の前記受光層の面に接して、III−V族化合物半導体の拡散濃度分布調整層を 備え、該拡散濃度分布調整層のバンドギャップエネルギが、III−V族化合物半導体基 板のバンドギャップエネルギより小さく、pn接合は、不純物元素を受光層内に届くよう 選択拡散して形成したものであり、拡散濃度分布調整層内で選択拡散された不純物元素 の濃度が受光層側に向かって5×10 16 /cm 以下にまで低下していることを特徴とする。
上記の構成によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を5×1016cm−3以下に低くすることにより多重量子井戸構造を破壊されず、すなわち結晶性を損なわずに、形成することができる。そして、受光素子のpn接合形成のための不純物が選択拡散され、すなわち周縁部から内側に平面的に周囲限定されて、個々の受光素子に分離されるように導入される。このため、各受光素子を高精度で形成しやすく、素子分離溝を設ける必要がないので、暗電流の低い受光素子を形成することができる。なお、上記のpn接合は、次のように、広く解釈されるべきである。受光層内において、不純物元素が選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入された不純物領域と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合またはni接合などであってもよく、さらに、これらpi接合またはni接合におけるp濃度またはn濃度が非常に低い場合も含むものである。
上記のIII−V族化合物半導体積層構造はIII−V族化合物半導体基板上に形成されたものであり、基板と反対側の受光層の面に接して、III−V族化合物半導体の拡散濃度分布調整層を備え、その拡散濃度分布調整層のバンドギャップエネルギを、前記III−V族化合物半導体基板のバンドギャップエネルギより小さくする。これによって、拡散濃度分布調整層の受光層側の厚み範囲の不純物濃度を低くしても、バンドギャップエネルギが小さいために電気抵抗がIII−V族化合物半導体基板のバンドギャップエネルギをもつ材料を用いた場合よりも大きくならないようにできる。
ここで、基板のバンドギャップエネルギより小さいバンドギャップエネルギの拡散濃度分布調整層のより具体的な特性およびその特性とした理由は、次のとおりである。
(1)III−V族化合物半導体により近赤外域用の受光層を形成したとき、その受光層のバンドギャップエネルギより大きいバンドギャップエネルギを窓層に用いる場合があり、その場合、格子整合性等も考慮して、半導体基板と同じ材料が用いられることが多い。近赤外域のカットオフ波長に対応するバンドギャップエネルギは、0.7〜0.8eVである。拡散濃度分布調整層のバンドギャップエネルギは、窓層のバンドギャップエネルギより小さく、受光層のバンドギャップエネルギより大きいことを前提としている。受光層のバンドギャップエネルギと重なり、または近接しすぎる場合には、エピタキシャル層表面を入射面とする構造を採用したとき、受光層の受光対象とする光を吸収し、受光層の受光感度を低下させるからである。
(2)窓層に通常用いられる大きなバンドギャップエネルギの材料よりも小さいバンドギャップエネルギの材料を用いることにより、不純物濃度を低くしても電気抵抗増大の程度、または電気伝導度の低下の程度を小さくすることができる。この結果、上記のように電圧印加状態において応答速度の低下を抑制できる。
上記の拡散濃度分布調整層内において、不純物元素の濃度を、前記受光層側に向かって 5×10 16 /cm 以下にまで低下するようにする。また受光層と接する面と反対の面側においては1×1018/c 上とすることができる。
これによって、表面トップ側に位置する電極の界面抵抗を抑えながら、またはオーミック接触を可能にしながら、かつ多重量子井戸構造の良好な結晶性を確保することができる。拡散濃度分布調整層内の部分における低い不純物濃度に起因する電気抵抗の増大または電気伝導度の低下の問題は、上記のように、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギにより軽減することができる。
拡散濃度分布調整層と受光層との界面に、選択拡散された不純物元素のパイルアップを 生させることができる。
不純物元素のパイルアップによる高濃度分布は受光層内で急峻に低下しながら少し裾を 引く。このため、受光層内の反対伝導型キャリア濃度が、ノンドープとしながら比較的高 い場合、pn接合を確実に受光層内に形成して、しかも受光層の上面近くに配置すること ができる。この結果、その受光層内において深さ全体にわたって空乏層を形成することが でき、受光感度を高めることができる。なお、パイルアップについては、拡散濃度分布調 整層内にはほとんど入らず、また受光層内で急峻に低下するため受光層内への影響は小さ い。このためパイルアップした不純物の濃度については、本発明の趣旨から、上記の拡散 濃度分布調整層内における不純物元素の濃度の限定(5×10 16 /cm 以下)は、当 然、適用されない。しかし、適用したとしてもパイルアップのピーク値は5×10 16 cm 以下であるのが普通であり、上記の濃度の限定(5×10 16 /cm 以下)を満 たしている。
上記の多重量子井戸構造をタイプ2の量子井戸構造とすることができる。これにより、近赤外域の長波長側に受光感度を持つ受光素子を、適切な2つのIII−V族化合物半導体材料を選ぶことによって、実現することが容易化される可能性が出る。
III−V族化合物半導体積層構造はInP基板上に形成しており、受光層をInGaAs/GaAsSb多重量子井戸構造、またはGaInNAs/GaAsSb多重量子井戸構造とし、不純物元素を亜鉛(Zn)とすることができる。これにより、これまで蓄積した材料および技術を用いて、容易に、結晶性に優れ、暗電流の低い受光素子を得ることができる。
上記の拡散濃度分布調整層をInGaAsで形成することができる。これにより、電気抵抗の不純物濃度依存性が小さく、不純物濃度が低くても電気抵抗はそれほど高くならない材料で、拡散濃度分布調整層を形成することができる。このため量子井戸構造を有する受光層内に、高い不純物濃度の領域を形成しないようにするために、拡散濃度分布調整層内で、拡散導入側の上側で高い濃度の不純物を、受光層側の下側で低い濃度としながら、その下側での電気抵抗を高めないようにできる。この結果、応答性を低下させずに、結晶性の良好な量子井戸構造の受光素子を得ることができる。なお、InGaAsのバンドギャップエネルギは0.75eVである。
上記の拡散濃度分布調整層上にInP窓層を備え、当該拡散濃度分布調整層とInP窓層との境界部に、Sbのパイルアップ(集積)がないようにできる。これによって、表面が平坦な拡散濃度分布調整層および窓層を得て、暗電流の増大を防止することができる。また、受光層を形成するInGaAs/GaAsSb等の多重量子井戸構造からのSbの脱漏を防止して、結晶性の良好な受光層を得ることができる。さらに、Sb富化層に起因する予期せぬトラブルを排除することができる。
拡散濃度分布調整層上にInP窓層を備え、当該拡散濃度分布調整層およびInP窓層において、Sb濃度を1×1018/cm以下とすることができる。すなわち、拡散濃度分布調整層およびInP窓層のどこも、Sb濃度1×1018/cmを超える箇所をないようにできる。これによって暗電流の増大の防止など、上記Sbのパイルアップ(集積)がない場合と同様の作用を得ることができる。
拡散濃度分布調整層の上にInP窓層を備え、該拡散濃度分布調整層とInP窓層との境界部に、酸素(O)、炭素(C)、水素(H)、珪素(Si)のうちの少なくとも1つがパイルアップ(集積)された異成分パイルアップ層(集積層)を有することができる。これによって、たとえばMBE成膜法で拡散濃度分布調整層を成膜した後、MBEの成膜室から大気に取り出して、低温域でのInP層の成膜に適した成膜法の成膜室へと移動させることができる。InP層の成膜は、一般的にMBE法では難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。
上記の構成により、受光層の良好な結晶性を確保しながら、InP窓層を得ることができる。上記の異成分は、大気に暴露された結果、表面に付着する大気中の成分である。また、InPによる窓層の形成は、内部の半導体積層構造の結晶性を損なわないことから、エピタキシャル層を入射面側とする構造を採用した場合、受光層より入射側での近赤外光の吸収などを防止しながら、暗電流の抑制にも有効に作用する。また、InPの結晶表面にパッシベーション膜を形成する技術は、他の結晶表面に形成する場合、たとえばInGaAsの表面にパッシベーション膜を形成する技術よりも蓄積があり、技術的に確立されており、表面での電流リークを容易に抑制することができる。
本発明の受光素子アレイは、上記のいずれかの受光素子が、半導体積層構造を共通にし、かつ不純物元素が受光素子ごとに受光層内に選択拡散されて形成されており、一次元または二次元配列されていることを特徴とする。
上記の構成によれば、受光素子が個々の不純物拡散領域で形成されるため、素子分離溝を設ける必要がない。このため、高精度で形成しやすく、暗電流を低くできる受光素子アレイを形成することができる。
本発明の受光素子の製造方法は、III−V族化合物半導体の積層構造を有し、該積層構造内の受光層にpn接合を有する受光素子の製造方法である。この方法は、InP基板上に受光層を多重量子井戸構造で形成する工程と、受光層の上に、該受光層内の不純物濃度を低く調整するために、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギを有する拡散濃度分布調整層を形成する工程と、前記拡散濃度分布調整層を通して該受光層内に不純物元素を選択拡散し、該拡散濃度分布調整層内において選択拡散さ れた不純物元素の濃度を受光層側に向かって5×10 16 /cm 以下にまで低下させる工程とを備えることを特徴とする。
上記の受光素子の製造方法によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を低くすることにより破壊されず、すなわち結晶性を損なわずに、形成することができる。受光素子のpn接合形成のための不純物が選択拡散され、すなわち周縁部から内側に平面的に周囲限定されて、周囲から分離されるように導入される。このため、受光素子を高精度で形成しやすいので、暗電流の低い受光素子を形成することができる。また、拡散濃度分布調整層を通して不純物を選択拡散するので、多重量子井戸構造内の不純物濃度を容易に低く調整することができる。拡散濃度分布調整層は、InP相当のバンドギャップエネルギより小さくしたので、受光層側の厚み範囲に低い不純物濃度範囲が生じても、電圧印加状態における応答速度を低下させないようにできる。
InP基板上に受光層を、少なくとも1つの層にSbを含む多重量子井戸構造で形成した後、拡散濃度分布調整層を形成する前に、積層構造を300℃以下まで冷却することができる。これによって、多重量子井戸構造中のSbが、成膜中の表面へと順次移動する状態を打ち切り、Sbの表面パイルアップに起因する、拡散濃度分布調整層の表面の粗面化を防ぐことができる。この結果、粗面に起因する暗電流増大を防止することができる。上記の積層構造を冷却する温度は、好ましくは200℃以下、より好ましくは100℃とするのがよい。
InP基板上に受光層を形成した後、拡散濃度分布調整層を形成する前に、前記積層構造を、前記受光層を形成した成膜室から、当該成膜室につながった待機室に移動して、300℃以下まで冷却することができる。これによって、Sbの表面富化を防止した上で、拡散濃度分布調整層と受光層との境界部に大気からの不純物付着層を形成することなく、結晶性に優れたエピタキシャル積層体を得ることができる。上記の積層構造を冷却する温度は、好ましくは200℃以下、より好ましくは100℃とするのがよい。
InP基板上に受光層を形成した後、冷却する前に、受光層の成膜温度より10℃から50℃高い範囲の温度に、10分間以上30分間以下の時間保持し、その後、冷却ないし移動して冷却することができる。これによって、サーファクタント効果で受光層の表面に集積しているSbを熱脱離させて除去することができる。10分間未満の保持では熱処理の効果が不十分であり、また30分間を超えると熱ダメージを受けて結晶表面が劣化する。
InP基板上に受光層および拡散濃度分布調整層を、分子線エピタキシャル成長(MBE)法により550℃以下で成膜し、その後、該拡散濃度分布調整層上に、InP窓層を、全有機金属気相エピタキシ(全有機MOVPE)法により550℃以下で成膜することができる。ここで全有機MOVPE法とは、InPの燐原料に有機燐原料TBP(ターシャリーブチルホスフィン)を用い、III族原料もV族原料も共に有機原料を用いるMOVPE法をさす。通常のMOVPE法では、燐原料にPH(ホスフィン)を用いる方法も含まれるが、PHの熱分解温度は高く、550℃以下でのInPの低温成長は困難である。
上記の製造方法による効果は次の2点である。
(1)MBE法は数百ペアの多重量子井戸構造を、複数のるつぼと成膜基板との間に位置するシャッタの交互の開閉により、急峻な組成変化の界面としながら、簡単に得ることができる。このため、多重量子井戸構造の形成に特に適した成膜法である。しかし、MBE法で高純度のInPを成膜することは難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。全有機MOVPE法においても、InPのようにリンを含む層の形成においては、PやP化合物が成膜室の内壁に付着して堆積してゆく。PまたはP化合物は空気中の酸素と反応して発火するものもある。MBE法による成膜では、原料を補充するにも成膜室を大気開放する必要があり、また些細なメンテナンスを行うにも大気開放が必要となる。そのため、成膜室内壁に付着した燐が大気中の水分を吸い(上記(1)の原因)、または酸素と反応して発火する確率が高くなる。これに対して全有機MOVPE(通常のMOVPEでも同様)では、成膜室が大気に開放されることは滅多にない。成膜室を閉じた状態で外部から原料を流すので、当然ながら、原料補充で成膜室が大気にさらされることはない。このため、上記燐に関連する、吸湿の問題および発火のトラブルも起こりにくくなる。さらに全有機MOVPE法に特有のことであるが、TBPが熱分解してできた燐または燐化合物は、大気に触れても非常に燃えにくいことが分かっている。
(2)さらに、全有機MOVPE法では、InPの成膜原料に、TBP(ターシャリーブチルホスフィン)、TMI(トリメチルインジウム)などの有機化合物のみを用いるので、熱分解しやすく、成膜温度を550℃以下、とくに500℃以下にすることができる。このため、InP窓層のみを全有機MOVPE法で成膜することで、結晶性の良好な、多重量子井戸層(受光層)/拡散濃度分布調整層を維持しながら、InP窓層を形成することができる。
上記のMBE法によりInP基板上に受光層および拡散濃度分布調整層を成膜した後、積層構造を大気にさらし、次いで、MOVPEの成膜室に装入して、InP窓層を成膜することができる。これによって、真空搬送装置などを用意することなく、簡単に、MBE成膜装置から、中間製品の基板を外気に取り出して、MOVPE成膜装置に装入することができる。
本発明の受光素子アレイの製造方法では、受光素子が複数配列された受光素子アレイを製造するために、III−V族化合物半導体の積層構造を共通にして、複数の受光素子に上記のいずれかひとつの受光素子の製造方法を適用する。そして、不純物の選択拡散工程では、拡散濃度分布調整層を通して該受光層内に、複数の受光素子が分離されるように、受光素子ごとに不純物元素を選択拡散し、各受光素子の拡散濃度分布調整層内において選 択拡散された不純物元素の濃度を受光層側に向かって5×10 16 /cm 以下にまで低 下させることを特徴とする。
上記の受光素子アレイの製造方法によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を低くすることにより破壊されず、すなわち結晶性を損なわずに、形成することができる。各受光素子のpn接合形成のための不純物が選択拡散され、すなわち各受光素子の周縁部から内側に平面的に周囲限定されて、個々の受光素子に分離されるように導入される。このため、各受光素子を高精度で形成しやすく、素子分離溝を設ける必要がないので、暗電流の低い受光素子アレイを形成することができる。また、拡散濃度分布調整層を通して不純物を選択拡散するので、多重量子井戸構造内の不純物濃度を容易に低く調整することができる。拡散濃度分布調整層は、InP相当のバンドギャップエネルギより小さくしたので、受光層側の厚み範囲に低い不純物濃度範囲が生じても、電圧印加状態における応答速度を低下させないようにできる。
本発明によれば、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子および当該受光素子が配列された受光素子アレイを提供することを目的とする。
(実施の形態1−半導体積層構造およびpn接合の態様−)
図1は、本発明の実施の形態における受光素子10を示す断面図である。図1によれば、受光素子10は、InP基板1の上に次の構成のIII−V族化合物半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/バッファ層2/InGaAsまたはGaInNAsとGaAsSbとの多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
InP窓層5から多重量子井戸構造の受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。受光素子10の周縁部の内側に、平面的に周囲限定されて拡散導入されるということは、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって達せられる。
p型領域6にはAuZnによるp側電極11が、またInP基板1の裏面にはAuGeNiのn側電極12が、それぞれオーミック接触するように設けられている。この場合、InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。InP基板1の裏面には、またSiONの反射防止膜35を設け、InP基板裏面側を入射面とする裏面入射型で使う場合に、光の反射を防止する。
多重量子井戸構造の受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記のp側電極11およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015cm−3程度またはそれ以下である。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。すなわち図2に示す位置となる。
拡散濃度分布調整層4内では、InP窓層5の表面5aから選択拡散されたp型不純物の濃度が、InP窓層側における高濃度領域から受光層側にかけて急峻に低下している。このため、受光層3内では、Zn濃度は5×1016cm−3以下の不純物濃度を容易に実現することができる。図2では、受光層3内のZn濃度は、より低い1×1016cm−3程度以下が実現されている。
本発明が対象とする受光素子10は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
(実施の形態におけるポイント)
本実施の形態における特徴は、次の要素で構成される点にある。
1.多重量子井戸構造は、選択拡散で不純物を高濃度に導入した場合、その構造が破壊されるため、選択拡散による不純物導入を低く抑える必要がある。通常、上記の拡散導入するp型不純物の濃度を5×1016/cm以下とする必要がある。
2.上記の低いp型不純物の濃度を、実生産上、再現性よく安定して得るために、InGaAsによる拡散濃度分布調整層4を、受光層3の上に設ける。この拡散濃度分布調整層4において、受光層側の厚み範囲が、上記のような低い不純物濃度になると、その低い不純物濃度の範囲の電気伝導性は低下し、または電気抵抗は増大する。拡散濃度分布調整層4における低不純物濃度範囲の電気伝導性が低下すると、応答性が低下して、たとえば良好な動画を得ることができない。しかしながら、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギの材料、具体的には1.34eV未満のバンドギャップエネルギを持つIII−V族化合物半導体材料によって拡散濃度分布調整層を形成した場合には、不純物濃度が低くても、絶対零度で使用するわけではないので、電気伝導性は非常に大幅には低下しない。上記拡散濃度分布調整層の要件を満たすIII−V族化合物半導体材料として、たとえばInGaAsなどを挙げることができる。
受光層の不純物濃度を5×1016/cm以下とする理由をさらに詳しく説明する。p型不純物(Zn)の選択拡散の深さが深くなるなどして受光層3内におけるZn濃度が1×1017cm−3を超えると、超えた高濃度部分では量子井戸層を構成するInGaAsとGaAsSbの原子が相互に入り乱れ超格子構造が破壊される。破壊された部分の結晶品質は低下し、暗電流が増加するなど素子特性を劣化させる。ここで、Zn濃度は通常はSIMS分析法(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)で測定するが、1017cm−3台あるいは1016cm−3台の濃度の分析は難しく、比較的大きな測定誤差が発生する。上記の詳細説明は、Zn濃度について倍または半分の精度での議論であるが、それはこの測定精度のあらさからきている。したがって、たとえば5×1016/cmと、6×1016/cmとの相違を議論するのは、測定精度上、難しく、またそれほど大きな意味がない。
拡散濃度分布調整層4にバンドギャップエネルギの狭い材料を用いると、不純物濃度が低くても電気抵抗の増加を抑制することができる。逆バイアス電圧印加等に対する応答速度は、容量および電気抵抗によるCR時定数で決まると考えられるので、電気抵抗Rの増大を、上記のように抑制することにより応答速度を短くすることができる。
3.本実施の形態では、多重量子井戸構造をタイプ2とする。タイプ1の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプ2の量子井戸構造では、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
4.上述のように、SiN選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。
図3は、上記の受光素子10を、共通のInP基板1を含むエピタキシャルウエハに複数個配列した受光素子アレイ50を示す断面図である。受光素子10が複数個、素子分離溝なしに配列されている点に特徴を持つ。上述の4.で述べたように、各受光素子の内側にp型領域6が限定され、隣接する受光素子とは、確実に区分けされている。受光層3が多重量子井戸構造で形成されており、受光層3の上に拡散濃度分布調整層4が配置されて、受光層3内のp型不純物濃度が5×1016cm−3以下にされている点などは、図1の受光素子10と同じである。
次に、図1に示す受光素子10の製造方法について説明する。n型InP基板1上に、バッファ層2を成膜する。バッファ層2は、2μm厚みのInPもしくはInAlAsとするか、または0.15μm厚みのInGaAsとするのがよい。次いで、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を形成する。単位量子井戸構造を形成するGaInNAs層またはGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は300である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層4として、厚み1μmのInGaAs層をエピタキシャル成長し、次いで、最後に厚み1μmのInP窓層5をエピタキシャル成長する。上記の受光層3および拡散濃度分布調整層4は、ともにMBE(Molecular
Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InP窓層5は、MBE法でエピタキシャル成長してもよいし、拡散濃度調整層4を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
InPバッファ層2もしくはInAlAsバッファ層2、またはInGaAsバッファ層2は、ノンドープでもよいし、Siなどn型ドーパントを1×1017cm−3程度ドーピングしてもよい。GaInNAs/GaAsSbの多重量子井戸構造の受光層3、InGaAsの拡散濃度分布調整層4、およびInP窓層5は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015cm−3程度)ドーピングしてもよい。また、バッファ層上にn側電極を形成するためにバッファ層2に、n型ドーパントを1×1018cm−3程度ドープしてもよい。その際InP基板1は、Feドープの半絶縁性InP基板であってもよい。
上述のInP基板1を含む積層構造(エピタキシャルウエハ)を用いて、光デバイスを製造する。InP窓層5の表面5aに形成したSiN選択拡散マスクパターン36を用いて、その開口部からZnを選択拡散して(GaInNAs/GaAsSb)多重量子井戸構造の受光層3内に届くようにp型領域6を形成する。p型領域6のフロント先端部がpn接合15を形成する。このとき、Zn濃度が1×1018cm−3程度以上の高濃度領域は、InGaAs拡散濃度分布調整層4内に限定される。すなわち、上記高濃度不純物分布は、InP窓層5の表面5aから深さ方向に、InGaAs拡散濃度分布調整層4内にまで連続し、さらに拡散濃度分布調整層4内のより深い位置で5×1016cm−3以下に低下する。そして、pn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。
受光素子10の一次元または二次元配列、すなわち図3に示す受光素子アレイは、素子分離用のメサエッチングをすることなくZnの選択拡散(受光素子10の周縁部の内側になるように平面的に周囲限定した拡散)によって、隣り合う受光素子10どうし分離する。すなわち、Zn選択拡散領域6が1つの受光素子10の主要部となり、1つの画素を形成するが、Znが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
不純物の選択拡散によってpn接合15を形成する場合、拡散が深さ方向だけでなく横方向(深さ直交方向)にも進行するので、素子間隔を一定以上、狭くすることができない懸念が、上記特許文献2に表明されている。しかしながら、実際にZnの選択拡散を行ってみると、最表面にInP窓層5があり、その下にInGaAs拡散濃度分布調整層4が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Znの選択拡散において、Znはマスクパターンの開口径よりも横方向に広がるが、その程度は小さく、図1、図3などに模式的に示すように、マスクパターン開口部よりも少し広がるだけである。
図4は、本発明とは異なる参考例1における受光素子110を示す断面図である。参考例1の受光素子110では、次の積層構造を有する。
(InP基板101/InPもしくはInAlAs、またはInGaAsバッファ層102/(GaInNAs/GaAsSb)多重量子井戸構造の受光層103/InP窓層105)
本発明の実施の形態における積層構造と比較して、拡散濃度分布調整層がないことが相違点である。すなわち、InP窓層105の直下に、多重量子井戸構造の受光層103が配置されている。
拡散濃度分布調整層がないと、図5に示すように、たとえばZn濃度分布は多重量子井戸構造の受光層103まで高い濃度となる。すなわち、多重量子井戸構造内において、5×1016cm−3を超えて1×1018cm−3の高い不純物濃度領域が形成される。多重量子井戸構造に高濃度不純物が導入されると、その構造が破壊され、暗電流が大きく増大する。逆に、このような高濃度不純物領域が、多重量子井戸構造内に形成されないようにするために、拡散濃度分布調整層を設けて選択拡散を行うのである。
しかしながら、Znの選択拡散において、次のような考え方が成立する余地がある。
(1)拡散導入時間を短時間に限定して、高濃度領域が多重量子井戸構造103内にかからないようにする。
(2)InP窓層105の厚みを厚くして、拡散濃度分布調整層の役割をInP窓層105に分担させる。
図6は、上記の(1)および(2)の場合を検討するための参考例2における受光素子110を示す断面図である。参考例2の受光素子110では、参考例1の受光素子とほぼ同じ積層構造を有するが、InP窓層105の厚みは、参考例1よりも厚くしており、上記(2)の場合に対応するが、(1)の場合も検討することは可能である。図6の積層構造において、多重量子井戸構造103内にZnの高濃度領域を形成しないように選択拡散を行った結果、得られたのが図7に示すZn濃度分布である。図7に示すZn濃度分布の場合、InP窓層105内において、Zn濃度は、高濃度から低濃度へと急峻に低下し、受光層側のInP窓層105内において、1×1016cm−3程度の低濃度不純物領域が形成される。
InP窓層105内において、1×1016cm−3程度の低濃度不純物領域が形成されると、その領域では、繰り返し説明してきたように電気抵抗が高くなり、応答速度が低下する。このため、窓層を形成するほどバンドギャップエネルギが大きい材料に、具体的にはその典型材料であるInP窓層105に、拡散濃度分布調整層の役割を果たさせることはできない。このことは、上記(1)および(2)の場合について同じである。よって、拡散濃度調整層には、バンドギャップエネルギがInP相当以下、具体的には1.34eV未満を満たす材料を用いるのがよい。すなわち、低濃度不純物領域でも、電気伝導度の低下が比較的小さく、電気抵抗の増加が比較的小さいInGaAsのような材料を用いる必要がある。
(実施の形態2−Sbの表面集積の防止−)
Sbは、シリコン等の半導体材料中でサーファクタント(surfactant)効果を示す元素として知られている。サーファクタント効果を示す元素は、理由は未解明のところがあるが、半導体材料の表面に集積する傾向が強い。
実施の形態1に示す受光素子10は、(InGaAs/GaAsSb)または(GaInNAs/GaAsSb)の多重量子井戸構造の受光層3を備えており、Sbが含まれる。このため、何も対策をとらなければ、Sbは、受光層3に続く拡散濃度分布調整層4の成膜中、成長途中の当該拡散濃度分布調整層の表面に、順次、集積してゆき、成膜終了後の表面にも集積する。このときの問題は、結晶表面が粗くなり、表面が粗い箇所ではリーク電流が増え、その結果、暗電流が増大する点にある。さらに、Sbが集積したInGaAs拡散濃度分布調整層4を形成後に、その上に、たとえばInP窓層5を形成すると、拡散濃度分布調整層4内のSbが、InP窓層5と拡散濃度分布調整4との界面に吸引されて、Sb富化層が形成される。
図8は、本発明の実施の形態2における、InGaAs(N)/GaAsSbの多重量子井戸構造の受光層3およびInGaAs拡散濃度分布調整層4を形成する方法を示す図である。上記のように多重量子井戸構造の受光層3は、組成界面を急峻に変化させることができるMBE法により成膜するのがよく、その成膜温度Tgは450℃〜550℃の範囲内で行う。同一温度に維持したまま、受光層3上にInGaAs拡散濃度分布調整層4を形成すると、上述のように、Sbが受光層3から移動して拡散濃度分布調整層4上に集積(パイルアップ)してゆく。本実施の形態の受光素子の製造方法では、受光層3を形成後に、一旦、300℃以下に、好ましくは200℃以下、さらに好ましくは100℃以下に冷却する。これによって、Sbは表面集積するために内部から拡散してゆく拡散速度を保持できなくなり、厚さを増してゆく拡散濃度分布調整層4によって蓋をされる。これに対して、受光層3での成膜温度を維持したまま連続してInGaAs拡散濃度分布調整層4を成膜すると、Sbは、受光層3から湧き出るように、順次、成長表面に集積してゆく。しかし、受光層3の形成後、一旦、たとえば100℃に冷却すると、Sbは、GaAsSbの結晶構造内に落ち着き、原子間力がSbを安定位置に維持し、かつ受光層3の上層部分およびInGaAs拡散濃度分布調整層4が蓋の作用を奏する、と考えられる。
図9は、Sb濃度分布を示す模式図であり、詳細な実測データは、実施例2において示される。図8に示す本実施の形態の製造方法によるSb濃度分布(図9の(a))では、拡散濃度分布調整層4およびInP窓層5において、Sb濃度は1×1018/cm以下に保たれる。これに対して、受光層の成膜温度を維持したまま拡散濃度分布調整層4を形成すると、当該拡散濃度分布調整層4のSb濃度は1×1018/cm程度と高くなる(図9の(b))。拡散濃度分布調整層4内での高いSb濃度分布が形成されてしまうと、これを一旦外気にさらして冷却しても、全有機MOVPE法でInP窓層5を成膜した場合、InP窓層5/InGaAs拡散濃度分布調整層4の界面に、Sb集積層(パイルアップ層)が生成する(図9の(c))。このSb集積層は、InGaAs拡散濃度分布調整層4から移動していったSbによって形成される。さらに、GaAsSbを含む多重量子井戸構造3からもSbは移動しているように見える。
上記のとおり、図8の方法を適用することで、受光層3から拡散濃度分布調整層4へと、受光層での成膜温度を維持したまま連続して成膜した場合に比べて、拡散濃度分布調整層4内のSb濃度を下げることができる。そして、InP窓層5を形成するとき、InP窓層5/InGaAs拡散濃度分布調整層4の境界にSb集積層が生成することもない。受光層3から拡散濃度分布調整層4へとSbが移動すると、Sbの抜け穴があくためと思われるが、表面は粗くなり、結晶品質が劣化する。これによってリーク電流が増大し、暗電流の増大が生じる。図8の方法によれば、結晶表面が粗くなることは防止され、暗電流の増大も防止される。また、Sbの脱漏防止により、受光層3におけるSbの組成ずれを抑制することができる。
図10は、図8の方法の変形例であり、本発明の実施の形態の一例を示す図である。図10に示す方法では、GaAsSbを含む多重量子井戸構造3を形成後に、冷却する前に、加熱して、成膜温度Tgより10℃から50℃高い範囲の温度に10分間〜30分間保持する。この加熱は、多重量子井戸構造の表面に集積したSbを熱脱離させて除去することを意図している。この加熱の後、300℃以下、たとえば100℃以下に冷却して、Sbを受光層のあるべきGaAsSb結晶構造内に落ち着かせる。図10に示す方法によっても、図9に示す(a)のSb濃度分布を得ることができる。
(実施の形態3−ハイブリッド成長法(InP窓層の成膜)−)
タイプ2のInGaAs(N)/GaAsSb多重量子井戸構造の受光層3において、受光効率を高めるためには、InGaAs(N)とGaAsSbとのペア数を100以上とする必要がある。仮にMOVPE法により、この多重量子井戸構造を形成する場合、原料ガスを切り替えながら上記のペアを形成してゆくが、原料ガスが成膜室に残留するので、層界面で組成が急峻に変化するペアを得ることができない。一方、MBE法では、上述のようにシャッタの切り替えにより界面で組成が急峻に変化するペアを積層することができる。このため多重量子井戸構造の受光層3の形成は、MBE法によって行うのがよい。
一方、InP窓層5をMBE法で成長する場合、次の問題を生じる。
(P1)MBE法で高純度のInPを成膜することは難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。
(P2)InPのようにリンを含む層の形成においては、上述のように、PやP化合物が成膜室の内壁に付着して堆積してゆく。PまたはP化合物は空気中の酸素と反応して発火するものもある。MBE法による成膜では原料を補充するにも成膜室を大気開放する必要があり、また些細なメンテナンスを行うにも大気開放が必要となる。そのため、成膜室内壁に付着した燐が、上述のように水分を吸うだけでなく、酸素と反応して発火するトラブルを発生する確率が高くなる。
全有機MOVPE法は、上記の問題(P1)および(P2)を共に回避することができる。InP窓層5を全有機MOVPE法で成長する利点は、次のとおりである。
(1)全有機MOVPE(通常のMOVPEでも同様)では、成膜室61が大気に開放されることは滅多にない。当然ながら、原料補充で成膜室61が大気にさらされることはない。このため、上記燐に関連する吸湿の問題および発火等の問題を生じにくい。さらに全有機MOVPE法に特有のことであるが、TBPが熱分解してできた燐または燐化合物は、大気に触れても非常に燃えにくいことが分かっている。
(2)全有機MOVPE法では、InPの成膜原料に、TBP(ターシャリーブチルホスフィン)、およびTMI(トリメチルインジウム)の有機化合物のみを用いる。このため、熱分解しやすく、成膜温度を550℃以下、とくに500℃以下にすることができる。燐原料としての無機物のPHは、熱分解温度を目的とする低温度にできない。InP窓層5を全有機MOVPE法で成膜することで、結晶性の良好な、多重量子井戸層(受光層)/拡散濃度分布調整層を維持しながら、InP窓層5を形成することができる。InP窓層5を形成するために、基板を、600℃以上に加熱すると、InGaAs(N)/GaAsSb多重量子井戸構造の結晶性が劣化する、という問題がある。全有機MOVPE法でInP窓層5を形成するとき、上記のように、原料は有機化合物のみを用いるため、原料は、低い温度、たとえば500℃以下で熱分解し、その熱分解温度でInP層を成長させることができる。低い温度でInP窓層5を成長させるという点において、全有機MOVPE法は他の方法に卓越している。
図11は、本発明の実施の形態3における受光素子の製造方法を説明するための図である。図11において、(InP基板1/InGaAsもしくはInAlAsまたはInPバッファ層2/InGaAs(N)/GaAsSb多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4)で構成される積層体は、MBE法により成長する。成膜温度Tgは450℃〜550℃であるが、受光層3を形成した後、InGaAs拡散濃度分布調整層4を形成する前に、一旦300℃以下、好ましくは100℃以下に冷却するのがよい(実施の形態2)。拡散濃度分布調整層4を、実施の形態2の方法によりMBE装置で成膜したあと、ウエハまたは中間製品の基板(積層体)をMBE装置から取り出し、MOVPE装置に装入する。このとき、拡散濃度分布調整層4の表面4aは、外気に暴露される。次いで、全有機MOVPE装置内で、基板温度550℃以下、より好ましくは500℃以下にして、InP窓層5を成膜する。MBE法での成膜の後、全有機MOVPE法によりInP層を成膜する、ということで、図11に示す成膜法を、本説明ではハイブリッド成長法と呼ぶ。
図12は、全有機MOVPE法でInP層5を形成する場合の装置の概要を示す図である。全有機MOVPE法における成膜室61は、上述のとおり、石英管またはステンレススティール管の成膜室61である。ウエハまたは中間製品の基板60は基板ホルダー62に取り付けられる。ヒーター63により、基板ホルダー62ごと基板60を加熱して、成膜温度または基板温度を550℃以下、好ましくは500℃以下に保ち、結晶性の良好なInP窓層5を成長させる。全有機MOVPE法では、InP成長のための原料は、MFC(Mass Flow Controller)で流量を制御された水素を搬送ガスとする、In原料のTMIおよびP原料のTBPである。PHは、分解温度が高いので用いない。
TMIは固体のままで原料とするが、昇華圧を一定に保つために恒温槽67で恒温に維持される。これらの原料は有機化合物であり、成膜室61に搬送されて基板60上で基板温度に触れて分解し、基板60上にInPを成長させる。
図12に示す全有機MOVPE装置について重要な点をまとめると次の2点である。
(1)燐または燐化合物69が成膜室61の内壁に付着するが、成膜室61を開放することは滅多にない。このため、燐または燐化合物による吸湿の問題および酸素との反応(発火)の問題が生じにくい。
(2)InPの原料は、In(III族)もP(V族)も共に有機化合物であり、基板60の温度を550℃以下、とくに500℃以下にして、InP層5を成長することができる。本実施の形態のハイブリッド成長法によれば、MBE法により、界面で組成が急峻に変化する多重量子井戸構造の受光層3を得て、次いで全有機MOVPE法により、その多重量子井戸構造の受光層3の良好な結晶性を維持する温度域で、成膜室内壁に付着した燐等による問題を避けながら、良好な結晶性のInP窓層5を得ることができる。
(実施例1−画素ピッチおよびZn拡散濃度分布の検証−)
本発明の受光素子アレイの素子間隔または画素ピッチをどの程度まで小さくできるか、図3に示す受光素子アレイを用いた実施例によって検証した。受光素子間隔または画素ピッチは、図13に示すように、SiN選択拡散マスクパターン36の非開口部の幅である。Znの選択拡散の後に、p側電極11はAuZnにより、またn側電極12はAuGeNiにより、それぞれ形成した。図3の場合、InP基板1にFeドープの半絶縁性基板を用いているので、高濃度不純物のバッファ層2にn側電極12を設けているが、図1に示すようにn型InP基板を用いる場合には、基板裏面にn側電極12を設けてもよいし、または基板表面側に基板と隣接するn型半導体層(たとえばバッファ層2)にn側電極を設けてもよい。本実施例では、図3の受光素子アレイのp側電極11とn側電極12との間に5Vの逆バイアス電圧を印加して、暗電流を測定した。InP窓層5の厚みは0.6μmと1.6μmの2種類について、また素子間隔は3μm〜20μmの範囲にわたって7種類の素子間隔について、それぞれ受光素子アレイを製造して、暗電流を測定した。拡散濃度分布調整層4の厚みは1μmとした。
結果を図14に示す。図14によれば、InP窓層5の厚みが0.6μmと薄い場合、素子間隔または画素ピッチを5μmまで小さくしても、暗電流は1×10−10A(アンペア)とすることができる。InP窓層5の厚みが1.6μmの場合には、上述したように、横方向へのZnの拡散が広がり、素子間隔7μmを超えないと、1×10−10Aとすることができない。しかし、本実施例によって、InP窓層5の厚みを0.6μmと薄くし、かつ拡散濃度分布調整層4を配置することによって、素子間隔5μmとすることができることを確認した。
拡散濃度分布調整層4の作用については、Znの深さ方向濃度分布をSIMS分析によって検証した。図15に、Znの深さ方向濃度分布を示す。図15によれば、InGaAs拡散濃度分布調整層4と受光層3との界面において、Znのパイルアップのピーク値は5×1016cm-3以下に抑制されている。このため、受光層3のn型キャリア濃度のバックグラウンドと、Zn濃度との交差位置(図中○印)に形成されるpn接合において、Zn濃度は確実に低くすることができ、結晶性等の劣化を防止することができる。そして、この拡散濃度分布調整層4の配置によって、受光層の多重量子井戸構造にその本来の作用を奏させることが可能になる。
(実施例2−Sbの表面集積防止の検証−)
本発明の実施の形態2で説明した図8に示す方法の効果について、実施例により検証を行った。試験体は、本発明例A1、比較例B1である。
(本発明例A1):SドープInP基板1の上に、MBE法でSiドープInGaAsバッファ層2(n型キャリア濃度1×1017/cm、厚さ0.1μm)を成膜し、続いて、(ノンドープInGaAs/ノンドープGaAsSb)をペアとする多重量子井戸構造を、基板温度480℃で積層した。それぞれの厚さは5nmであり、ペア厚み10nmとした。ペア数は250とした。格子定数については、InGaAsも、またGaAsSbも、InPに対して−0.3%〜+0.3%の範囲内で格子整合している。多重量子井戸構造の受光層3を形成した後、結晶成長を中断して、ウエハを冷却して、MBE成長室とゲートバルブを介して連続する待機室に入れた。ここで室温まで冷却された。その後、ウエハをMBE成長室に戻して、ノンドープInGaAs拡散濃度分布調整層4(厚み1μm)を成膜した。その後、MBE装置からウエハを取り出して、全有機MOVPE装置に装入し、全有機MOVPE法によりInP窓層5を成膜した。
(比較例B1):本発明例A1と同じ構成の多重量子井戸構造(ノンドープInGaAs/ノンドープGaAsSb:ペア厚み10nm、250ペア)の受光層を形成した。そのまま、基板温度480℃を維持したまま連続して、厚み1μmのノンドープInGaAs拡散濃度分布調整層4を成膜した。この段階で、一度、Sb濃度分布を測定した。次いで、全有機MOVPE装置に装入して、InP窓層5を成膜した。
評価は、SIMS分析により、厚み方向にSb濃度を測定することで行った。
本発明例A1の測定結果を図16に、また比較例B1の測定結果を図17に示す。比較例B1では、InP窓層を積層しない状態では、InGaAs拡散濃度分布調整層4において、5×1017/cmを超え、1×1018/cmに届く高いSb濃度を示す。また、MOVPE法によりInP窓層5を形成した後では、InP窓層5とInGaAs拡散濃度分布調整層4との境界に、ピーク値が1×1019/cmに届くSb富化層が出現した。このSb富化層は、InGaAs拡散濃度分布調整層4から誘引されて集積した結果、生成したものである。多重量子井戸構造3からも誘引されているようにも見える。そして、比較例B1でとくに強調すべきは、InP窓層5の結晶表面が粗くなったことである。走査型電子顕微鏡等によって調査したところ、InGaAs拡散濃度分布調整層4の表面に無数の穴が生じており、この穴はSbが抜けた箇所とおもわれる。Sbが抜けて穴があいた箇所では電流のリークが生じ、暗電流が増大する。
これに比して、図16に示すように、本発明例A1では、InGaAs拡散濃度分布調整層4でもInP窓層5でも、Sb濃度は1×1017/cm程度であり、Sbの表面集積は防止されている。InP窓層5の表面は平滑で、粗くなっていなかった。本実施の形態2に示した方法によれば、Sbの表面集積またはSbの抜け、に起因する暗電流の増大を避けることができる。
(実施例3−ハイブリッド成長法−)
ハイブリッド成長法によって、多重量子井戸構造3が良好な結晶性を保ち、かつ良好な結晶のInP窓層5を得ること、ならびに拡散濃度分布調整層4の表面4aに外気に起因する異成分集積層が形成されること、を検証した。用いた試験体は、つぎの本発明例A2,A3である。
(本発明例A2):Sドープ(001)InP基板1に、MBE法により、図11の最上図に示すエピタキシャル積層体を形成した。エピタキシャル積層体は、InP基板1、バッファ層2、受光層3および拡散濃度分布調整層4からなる。バッファ層2にはSiドープInGa1−xAsを用いた。膜厚は0.15μmとし、成長時にSiを供給して、キャリア濃度5×1016/cmのn導電型とした。In組成x=0.531とした。受光層3として、InGa1−xAs/GaAs1−ySbをペアとするタイプ2量子井戸構造とした。InGa1−xAsおよびGaAs1−ySbの厚みをそれぞれ5nm、ペア厚みを10nmとして、ペア数は250とした。多重量子井戸のInGa1−xAsのIn組成xを0.531とし、GaAs1−ySbのSb組成yを0.487とした。この多重量子井戸構造の受光層3の上に、さらに膜厚1μmのノンドープInGa1−zAs拡散濃度分布調整層4を成長した。In組成zは0.531とした。MBE法により、拡散濃度分布調整層4まで成長した後、一旦、中間製品の基板60をMBE装置から外気に取り出し、MOVPE装置に装入した。MOVPE装置において、SiドープInP窓層5を成長した。原料は、TMIとTBPを用い、キャリアガスには水素を用いた。基板温度Tgは480℃とした。InP窓層5の膜厚は0.8μmで、Siドーピング密度は3×1015/cmとした。
(比較例B2):本発明例A2と同じ構造のエピタキシャル積層体を作製した。ただし、InP窓層5をMOVPE法で成膜するとき、原料にはPHとTMIを用いた。MOVPE成膜における基板温度は620℃とした。ホスフィンの分解温度は、TBPのそれより高く、その点が、本発明例A2と比較例B2との違いである。
評価は、比較例B2について、SIMS分析により不純物の深さ方向分布を測定した。また、多重量子井戸構造の受光層3については、これまでの加熱実験の実績から、MOVPE成膜における基板温度により判断が可能である。すなわち620℃で成膜の結果、InP窓層5の表面5aは粗く、また、受光層等について良好な結晶性を維持することが難しい。
本発明例A2では、P原料にTBPを用いることで、480℃という低い温度でInPの成膜が可能であることを示した。この結果、ハイブリッド成長法によって、燐化合物の成膜室内壁への付着などの問題を克服しながら、InGaAs(N)/GaAsSbのタイプ2の量子井戸構造の品質劣化の防止が可能なことを確認することができた。
このハイブリッド成長法においては、当該成長法に特徴的な痕跡を積層体内に残す。InP窓層5とInGaAs拡散濃度分布調整層4との界面において、ピーク値4×10 /cmの酸素O(図18)、ピーク値2.8×1016/cmの炭素C(図19)、ピーク値2.7×1017/cmの珪素Si(図20)の富化層が検出された。これは、InGaAs拡散濃度分布調整層4をMBE装置で成長後に、外気に取り出した際に、結晶表面に不純物が付着したことによる。ハイブリッド成長法が用いられたことを特定する一つの特徴といえる。
(他の実施の形態について)
上記の実施の形態では、拡散濃度分布調整層を備えた受光素子または受光素子アレイについて説明したが、最も広くは、受光素子は拡散濃度分布調整層を備えなくても、多重量子井戸構造内の不純物濃度が5×1016cm−3以下であり、当該不純物が選択拡散で導入されていればよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明によれば、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子、当該受光素子が配列された受光素子アレイを得ることができる。
本発明の実施の形態1における受光素子を示す断面図である。 図1の受光素子におけるZn濃度分布を示す図である。 本発明の実施の形態1における受光素子アレイを示す断面図である。 本発明と異なる参考例1の受光素子の断面図である。 図4の受光素子におけるZn濃度分布を示す図である。 本発明と異なる参考例2の受光素子の断面図である。 図6の受光素子におけるZn濃度分布を示す図である。 本発明の実施の形態2における受光素子アレイのエピタキシャル積層体の作製方法を説明するための図である。 Sbの深さ方向の濃度分布を説明するための模式図である。 本発明の実施の形態の一例であり、図8の製造方法の変形例を示す図である。 本発明の実施の形態3における受光素子アレイのエピタキシャル積層体の作製方法(ハイブリッド成長法)を説明するための図である。 InP窓層をMOVPE法で成膜する装置の概要を示す図である。 実施例1に用いた受光素子アレイの部分断面図である。 実施例1において測定した暗電流と素子間隔との関係を示す図である。 実施例1におけるZnの深さ方向濃度分布を示す図である。 実施例2における本発明例A1のSbの深さ方向の濃度分布を示す図である。 実施例2における比較例B1のSbの深さ方向の濃度分布を示す図である。 実施例3における本発明例A3の酸素の深さ方向の濃度分布を示す図である。 実施例3における本発明例A3の炭素の深さ方向の濃度分布を示す図である。 実施例3における本発明例A3の珪素の深さ方向の濃度分布を示す図である。
1 InP基板、2 バッファ層、3 多重量子井戸構造の受光層、4 拡散濃度分布調整層、5 InP窓層、5a 窓層の表面、6 p型領域、10 受光素子、11 p側電極、12 n側電極、15 pn接合、35 反射防止膜、36 選択拡散マスクパターン、60 中間製品の基板(ウエハ)、61 成膜室、62 基板ホルダー、63 ヒーター、67 恒温槽、69 付着した燐または燐化合物。

Claims (17)

  1. III−V族化合物半導体基板上に形成され、pn接合を受光層に含むIII−V族化合物半導体積層構造の受光素子であって、
    前記受光層がIII−V族化合物半導体の多重量子井戸構造を有し、
    前記III−V族化合物半導体基板と反対側の前記受光層の面に接して、III−V族 化合物半導体の拡散濃度分布調整層を備え、該拡散濃度分布調整層のバンドギャップエネ ルギが、前記III−V族化合物半導体基板のバンドギャップエネルギより小さく、
    前記pn接合は、不純物元素を受光層内に届くように選択拡散して形成したものであり、
    前記拡散濃度分布調整層内で前記選択拡散された不純物元素の濃度が前記受光層側に向 かって5×10 16 /cm 以下にまで低下していることを特徴とする、受光素子。
  2. 前記拡散濃度分布調整層内において、前記不純物元素の濃度が、前記受光層と接する面 と反対の面側において1×10 18 /cm 以上であることを特徴とする、請求項に記載の受光素子。
  3. 前記拡散濃度分布調整層と前記受光層との界面に、前記選択拡散された不純物元素のパ イルアップが生じていることを特徴とする、請求項1または2に記載の受光素子。
  4. 前記多重量子井戸構造がタイプ2の量子井戸構造であることを特徴とする、請求項1〜3のいずれかひとつに記載の受光素子。
  5. 前記III−V族化合物半導体積層構造はInP基板上に形成されており、前記受光層がInGaAs/GaAsSb多重量子井戸構造、またはGaInNAs/GaAsSb多重量子井戸構造であり、不純物元素がZnであることを特徴とする、請求項4に記載の受光素子。
  6. 前記拡散濃度分布調整層がInGaAsから形成されていることを特徴とする、請求項2〜5のいずれかひとつに記載の受光素子。
  7. 前記拡散濃度分布調整層上にInP窓層を備え、当該拡散濃度分布調整層とInP窓層との境界部に、Sbのパイルアップがないことを特徴とする、請求項5または6に記載の受光素子。
  8. 前記拡散濃度分布調整層上にInP窓層を備え、当該拡散濃度分布調整層およびInP窓層において、Sb濃度が1×1018/cm以下であることを特徴とする、請求項5〜7のいずれかひとつに記載の受光素子。
  9. 前記拡散濃度分布調整層の上にInP窓層を備え、該拡散濃度分布調整層とInP窓層との境界部に、酸素(O)、炭素(C)、水素(H)、珪素(Si)のうちの少なくとも1つがパイルアップされた異成分パイルアップ層があることを特徴とする、請求項〜8のいずれかひとつに記載の受光素子。
  10. 請求項1〜9のいずれかひとつに記載の受光素子が、前記半導体積層構造を共通にし、かつ前記不純物元素が受光素子ごとに前記受光層内に選択拡散されて形成されており、一次元または二次元配列されていることを特徴とする、受光素子アレイ。
  11. III−V族化合物半導体の積層構造を有し、該積層構造内の受光層にpn接合を有する受光素子の製造方法であって、
    InP基板上に前記受光層を多重量子井戸構造で形成する工程と、
    前記受光層の上に、該受光層内の不純物濃度を低く調整するために、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギを有する拡散濃度分布調整層を形成する工程と、
    前記拡散濃度分布調整層を通して該受光層内に不純物元素を選択拡散し、該拡散濃度分 布調整層内において前記選択拡散された不純物元素の濃度を前記受光層側に向かって5× 10 16 /cm 以下にまで低下させる工程とを備えることを特徴とする、受光素子の製造方法。
  12. 前記InP基板上に前記受光層を、少なくとも1つの層にSbを含む多重量子井戸構造で形成した後、前記拡散濃度分布調整層を形成する前に、前記積層構造を300℃以下まで冷却することを特徴とする、請求項11に記載の受光素子の製造方法。
  13. 前記InP基板上に前記受光層を形成した後、前記拡散濃度分布調整層を形成する前に、前記積層構造を、前記受光層を形成した成膜室から、当該成膜室につながった待機室に移動して、300℃以下まで冷却することを特徴とする、請求項11または12に記載の受光素子の製造方法。
  14. 前記InP基板上に前記受光層を形成した後、前記冷却する前に、受光層の成膜温度より10℃から50℃高い範囲の温度に、10分間以上30分間以下の時間保持し、その後、前記冷却ないし移動して冷却することを特徴とする、請求項12または13に記載の受光素子の製造方法。
  15. 前記InP基板上に前記受光層および拡散濃度分布調整層を、分子線エピタキシャル成長(MBE)法により550℃以下で成膜し、その後、該拡散濃度分布調整層上に、InP窓層を、全有機金属気相エピタキシ(全有機MOVPE)法により550℃以下で成膜することを特徴とする、請求項11〜14のいずれかひとつに記載の受光素子の製造方法。
  16. 前記MBE法により前記InP基板上に前記受光層および前記拡散濃度分布調整層を成膜した後、前記積層構造を大気にさらし、次いで、MOVPEの成膜室に装入して、前記InP窓層を成膜することを特徴とする、請求項15に記載の受光素子の製造方法。
  17. 前記受光素子が複数配列された受光素子アレイを製造するために、前記III−V族化合物半導体の積層構造を共通にして、前記複数の受光素子に請求項11〜16のいずれかひとつに記載の受光素子の製造方法を適用し、前記不純物の選択拡散工程では、前記拡散濃度分布調整層を通して該受光層内に、前記複数の受光素子が分離されるように、受光素子ごとに不純物元素を選択拡散し、各受光素子の前記拡散濃度分布調整層内において前記 選択拡散された不純物元素の濃度が前記受光層側に向かって5×10 16 /cm 以下に まで低下させることを特徴とする、受光素子アレイの製造方法。
JP2010288297A 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法 Active JP4771185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010288297A JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008023002 2008-02-01
JP2008023002 2008-02-01
JP2010288297A JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008334907A Division JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011125375A Division JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2011101032A JP2011101032A (ja) 2011-05-19
JP2011101032A5 JP2011101032A5 (ja) 2011-06-30
JP4771185B2 true JP4771185B2 (ja) 2011-09-14

Family

ID=41148412

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2008334907A Expired - Fee Related JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法
JP2010288297A Active JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法
JP2011125375A Pending JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法
JP2012049626A Pending JP2012114464A (ja) 2008-02-01 2012-03-06 エピタキシャルウエハおよびその製造方法
JP2014091744A Pending JP2014135523A (ja) 2008-02-01 2014-04-25 エピタキシャルウエハおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008334907A Expired - Fee Related JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2011125375A Pending JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法
JP2012049626A Pending JP2012114464A (ja) 2008-02-01 2012-03-06 エピタキシャルウエハおよびその製造方法
JP2014091744A Pending JP2014135523A (ja) 2008-02-01 2014-04-25 エピタキシャルウエハおよびその製造方法

Country Status (2)

Country Link
US (2) US8188559B2 (ja)
JP (5) JP4662188B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142596A (ja) * 2008-12-22 2010-07-01 Sumitomo Electric Ind Ltd 生体成分検出装置
US9276145B2 (en) 2014-05-08 2016-03-01 Sumitomo Electric Industries, Ltd Array-type light-receiving device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743453B2 (ja) * 2008-12-25 2011-08-10 住友電気工業株式会社 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP5691154B2 (ja) * 2009-11-04 2015-04-01 住友電気工業株式会社 受光素子アレイ及びエピタキシャルウェハ
JP2011100892A (ja) * 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法
JP5691205B2 (ja) * 2010-03-15 2015-04-01 住友電気工業株式会社 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法
JP5560818B2 (ja) 2010-03-25 2014-07-30 住友電気工業株式会社 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置
JP5593846B2 (ja) * 2010-05-31 2014-09-24 住友電気工業株式会社 受光素子、光学センサ装置および受光素子の製造方法
JP5218476B2 (ja) * 2010-06-03 2013-06-26 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2011258817A (ja) * 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法
JP2012080010A (ja) * 2010-10-05 2012-04-19 Sumitomo Electric Ind Ltd エピタキシャルウエハ、半導体素子、およびこれらの製造方法
JPWO2012046603A1 (ja) * 2010-10-06 2014-02-24 住友電気工業株式会社 受光素子、光学センサ装置および受光素子の製造方法
US9129808B2 (en) 2010-10-06 2015-09-08 Sumitomo Electric Industries, Ltd. Epitaxial wafer, photodiode, optical sensor device, and methods for producing epitaxial wafer and photodiode
CN102544043B (zh) * 2012-01-20 2014-08-13 中国科学院上海技术物理研究所 一种平面型子像元结构铟镓砷红外探测器芯片
JP5991036B2 (ja) * 2012-06-13 2016-09-14 住友電気工業株式会社 受光素子および光学装置
IL220675B (en) * 2012-06-28 2019-10-31 Elta Systems Ltd phototransistor
JP5776715B2 (ja) * 2013-03-06 2015-09-09 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
US9680040B2 (en) 2013-04-23 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
JP2015035550A (ja) * 2013-08-09 2015-02-19 住友電気工業株式会社 半導体素子およびその製造方法
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP6137732B2 (ja) * 2013-05-16 2017-05-31 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP2015008277A (ja) 2013-05-28 2015-01-15 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、受光素子、および光学センサ装置
JP2015082573A (ja) 2013-10-22 2015-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP5842894B2 (ja) * 2013-10-25 2016-01-13 住友電気工業株式会社 半導体素子
JPWO2015079763A1 (ja) * 2013-11-27 2017-03-16 住友電気工業株式会社 受光素子
JP5794288B2 (ja) * 2013-12-20 2015-10-14 住友電気工業株式会社 受光素子アレイ及びエピタキシャルウェハ
JP2015149335A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP6488855B2 (ja) * 2015-04-22 2019-03-27 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
JP6488854B2 (ja) * 2015-04-22 2019-03-27 住友電気工業株式会社 半導体積層体および受光素子
WO2016171009A1 (ja) 2015-04-22 2016-10-27 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
JP2016213251A (ja) * 2015-04-30 2016-12-15 住友電気工業株式会社 受光素子
JP6593140B2 (ja) * 2015-12-09 2019-10-23 住友電気工業株式会社 フォトダイオード
JP6613923B2 (ja) * 2016-01-27 2019-12-04 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
US10432317B2 (en) * 2017-05-10 2019-10-01 International Business Machines Corporation Photovoltaic cell as energy source and data receiver
US11081605B2 (en) * 2017-09-01 2021-08-03 Sumitomo Electric Industries, Ltd. Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
JP1608528S (ja) * 2017-09-27 2018-07-09
USD884660S1 (en) * 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
JP6909165B2 (ja) * 2018-01-15 2021-07-28 富士通株式会社 赤外線検出器、撮像素子、撮像システム、赤外線検出器の製造方法
JP7458696B2 (ja) * 2018-05-16 2024-04-01 住友電気工業株式会社 半導体積層体および受光素子
JP7147570B2 (ja) 2019-01-15 2022-10-05 住友電気工業株式会社 半導体積層体および受光素子
JP2023167864A (ja) * 2022-05-13 2023-11-24 浜松ホトニクス株式会社 半導体受光素子
JP2023178176A (ja) * 2022-06-03 2023-12-14 浜松ホトニクス株式会社 半導体受光素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708409B2 (ja) * 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
JPH01214069A (ja) * 1988-02-22 1989-08-28 Nec Corp 半絶縁性半導体層の埋め込み形成法
JPH0338887A (ja) * 1989-07-06 1991-02-19 Fujitsu Ltd 半導体受光素子
JP2806089B2 (ja) * 1991-08-06 1998-09-30 日本電気株式会社 半導体多重歪量子井戸構造
JPH0547692A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JPH05160429A (ja) * 1991-12-09 1993-06-25 Nec Corp 赤外線検知器
JPH07106621A (ja) * 1993-09-30 1995-04-21 Furukawa Electric Co Ltd:The 半導体受光素子
JPH09219563A (ja) 1996-02-09 1997-08-19 Hitachi Ltd 半導体光素子とそれを用いた応用システム
JPH09283786A (ja) * 1996-04-19 1997-10-31 Nec Corp 導波路型半導体受光素子とその製造方法
JP2001144278A (ja) 1999-11-12 2001-05-25 Nippon Sheet Glass Co Ltd 受光素子アレイ
JP5008874B2 (ja) 2005-02-23 2012-08-22 住友電気工業株式会社 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP2007201432A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
US7679059B2 (en) 2006-04-19 2010-03-16 Spectrasensors, Inc. Measuring water vapor in hydrocarbons
JP2007324572A (ja) 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法、および光計測システム
US7608825B2 (en) * 2006-12-14 2009-10-27 Sumitomo Electric Industries, Ltd. Image pickup device, vision enhancement apparatus, night-vision apparatus, navigation support apparatus, and monitoring apparatus
JP2008153311A (ja) * 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置
JP2008171885A (ja) * 2007-01-09 2008-07-24 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP2008205001A (ja) * 2007-02-16 2008-09-04 Sumitomo Electric Ind Ltd 受光素子、センサおよび撮像装置
JP5515162B2 (ja) * 2007-03-23 2014-06-11 住友電気工業株式会社 半導体ウエハの製造方法
JP2008288293A (ja) 2007-05-16 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子
JP2009010175A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP5195172B2 (ja) * 2008-08-29 2013-05-08 住友電気工業株式会社 水分検出装置、生体中水分検出装置、自然産物中水分検出装置、および製品・材料中水分検出装置
JP5233535B2 (ja) 2008-09-11 2013-07-10 住友電気工業株式会社 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
JP5233549B2 (ja) 2008-09-22 2013-07-10 住友電気工業株式会社 食品品質検査装置、食品成分検査装置、異物成分検査装置、食味検査装置および変移状態検査装置
JP5422990B2 (ja) 2008-12-22 2014-02-19 住友電気工業株式会社 生体成分検出装置
JP4743453B2 (ja) 2008-12-25 2011-08-10 住友電気工業株式会社 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142596A (ja) * 2008-12-22 2010-07-01 Sumitomo Electric Ind Ltd 生体成分検出装置
US9276145B2 (en) 2014-05-08 2016-03-01 Sumitomo Electric Industries, Ltd Array-type light-receiving device

Also Published As

Publication number Publication date
JP2011101032A (ja) 2011-05-19
JP2014135523A (ja) 2014-07-24
JP2009206499A (ja) 2009-09-10
US20120223290A1 (en) 2012-09-06
JP2011193024A (ja) 2011-09-29
US8188559B2 (en) 2012-05-29
US8729527B2 (en) 2014-05-20
JP4662188B2 (ja) 2011-03-30
US20110140082A1 (en) 2011-06-16
JP2012114464A (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4771185B2 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP2011101032A5 (ja)
JP2009206499A5 (ja)
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP5748176B2 (ja) 受光素子、エピタキシャルウエハおよびその製造方法
JP5892476B2 (ja) エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法
WO2014175128A1 (ja) 半導体素子およびその製造方法
JP5736922B2 (ja) 受光素子およびその製造方法
JP4702474B2 (ja) Iii−v族化合物半導体受光素子、及びiii−v族化合物半導体受光素子を作製する方法
JP6137732B2 (ja) エピタキシャルウエハおよびその製造方法
KR20130100883A (ko) 수광 소자, 광학 센서 장치 및 수광 소자의 제조 방법
US8822977B2 (en) Photodetector and method of manufacturing the photodetector
JP2015015306A (ja) 半導体素子およびその製造方法
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP6036906B2 (ja) 受光素子およびその製造方法
JP5983716B2 (ja) Iii−v族化合物半導体受光素子
JP5659864B2 (ja) Iii−v族化合物半導体受光素子
JP2010232298A (ja) Iii−v族化合物半導体素子の製造方法
JP2015015476A (ja) エピタキシャルウェハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4771185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250