JP4771185B2 - 受光素子、受光素子アレイおよびそれらの製造方法 - Google Patents

受光素子、受光素子アレイおよびそれらの製造方法 Download PDF

Info

Publication number
JP4771185B2
JP4771185B2 JP2010288297A JP2010288297A JP4771185B2 JP 4771185 B2 JP4771185 B2 JP 4771185B2 JP 2010288297 A JP2010288297 A JP 2010288297A JP 2010288297 A JP2010288297 A JP 2010288297A JP 4771185 B2 JP4771185 B2 JP 4771185B2
Authority
JP
Japan
Prior art keywords
layer
light receiving
concentration distribution
receiving element
diffusion concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010288297A
Other languages
English (en)
Other versions
JP2011101032A (ja
JP2011101032A5 (ja
Inventor
康博 猪口
広平 三浦
博史 稲田
陽一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010288297A priority Critical patent/JP4771185B2/ja
Publication of JP2011101032A publication Critical patent/JP2011101032A/ja
Publication of JP2011101032A5 publication Critical patent/JP2011101032A5/ja
Application granted granted Critical
Publication of JP4771185B2 publication Critical patent/JP4771185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、受光素子、受光素子アレイおよびそれらの製造方法に関し、より具体的には、光通信用、撮像装置、センサー等に用いることができる、近赤外域に受光感度を有する受光素子、受光素子アレイおよびそれらの製造方法に関するものである。
ＩｎＰ基板を用いたＩＩＩ−Ｖ族化合物半導体は、バンドギャップエネルギが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、多くの研究が進行している。この中で特に注力されているのは、ＩｎＰ基板上に、バンドギャップエネルギがより小さいＩＩＩ−Ｖ族化合物半導体結晶層、およびこれら結晶層に複数個が配列されて受光単位となる受光素子を、いかに結晶性のよい状態で形成するかという研究である。
たとえば、ＩＩＩ族中の、Ｇａの比率を下げてＩｎの比率を上げてバンドギャップをより狭くした（格子定数をより大きくした）Ｉｎ０．８２Ｇａ０．１８Ａｓを受光層に用いることで受光感度域の長波長化をはかった受光素子の試作結果が発表された（非特許文献１）。Ｉｎ比率を上記のように高くするとＩｎＧａＡｓの格子定数は大きくなり、ＩｎＰ基板との格子不整合が拡大するという問題を、上記の受光素子では、ＩｎＰ基板と、高Ｉｎ比率ＩｎＧａＡｓ受光層との間に、（Ａｓ／Ｐ）比率を受光層に向けて段階的に増やしたＩｎＡｓＰグレーディッド層を１２〜２０層設けることで、解決しようとした。格子不整合の拡大は、格子欠陥密度の増大を伴い、必然的に暗電流の増大を招くが、上記のグレーディッドバッファ層を介在させることによって、暗電流は２０μＡ〜３５μＡになる。しかし、この電流値は、ＩｎＧａＡｓ受光層を備える光通信用のフォトダイオードの暗電流より３桁も高い値である。また、多数のグレーディッド層をエピタキシャル成長させることは容易ではなく、かつ製造コストも増大する。
また、ＩｎＧａＡｓにおいて、Ｖ族元素にさらにＮを加えてＧａＩｎＮＡｓとして、Ｎによるバンドギャップ狭小化作用を用いた４元系ＩＩＩ−Ｖ族化合物半導体の提案がなされている（特許文献１）。しかし、ＧａＩｎＮＡｓの結晶成長は技術的に大変難しい。とくに波長３μｍまで受光感度を持ち、ＩｎＰ基板と格子整合するためには窒素を１０％（Ｖ族元素内の原子％）程度まで増やす必要があるが、窒素を１０％程度にして良好な結晶性を得ることは非常に困難である。しかも受光素子として高感度を実現するためには、上記窒素を高濃度に含むＧａＩｎＮＡｓ層の厚みを２μｍ以上にする必要があるが、このような厚みの上記窒素含有結晶層を結晶性よく成長することはさらに困難である。
また、ＩｎＧａＡｓ−ＧａＡｓＳｂのタイプ２型量子井戸構造を用い、ｐ型またはｎ型のエピタキシャル層によるｐｎ接合の形成によってカットオフ波長２．３９μｍのフォトダイオードの作製結果の報告がなされた（非特許文献２）。同文献において、上記カットオフ波長よりさらに長波長化するには、歪み補償が必要であるとして、ＩｎＧａＡｓ−ＧａＡｓＳｂの歪み補償量子井戸構造による、カットオフ波長２μｍ〜５μｍのフォトディテクタの提案がなされた。
ところで、受光素子は複数個が二次元または一次元に配列されて、撮像装置等に用いられるが、個々の受光素子間の分離を確実にしないと、暗電流、クロストーク等を生じて鮮明な画像を得ることができない。フォトダイオードはｐｎ接合を必ず備えるが、上記のフォトダイオードでは、ｐ型半導体層またはｎ型半導体層上への相手方の極性の半導体層をエピタキシャル成長することで、このｐｎ接合が形成される。この場合、面状に広く形成されたｐｎ接合を個々の受光素子のｐｎ接合に分けるために、個々の受光素子に区分けする溝を設ける。このような溝は、素子分離溝と呼ばれ、面状のｐｎ接合を形成した後、メサエッチングにより形成される。ＩｎＰ基板を用いた近赤外域用フォトダイオードの素子分離溝の形成には、ＩｎＰおよびＩｎＧａＡｓについて選択性のあるエッチング液を用いることで、各層の境界でウェットエッチングを停止させることができる（特許文献２）。
上記のウェットエッチング法では、しかしながら、区分けされる各受光素子の形状を高精度に制御することが困難である。たとえば、各受光素子において縦断面に台形状にテーパがついたり、積層体の側面に半導体層に応じて出入り（凹凸）が生じたり、隣り合う受光素子の間にエッチング液が順次入り込まず、完全な溝が形成されず、途中で止まるものなどができる。このような素子分離溝の不完全性を根絶することは、非常に困難である。また、ドライエッチング法を用いた場合には、エッチング時のダメージ発生が起こり、安定して暗電流の低いフォトダイオードを製造することが困難であり、歩留りが低下し、製造コストを上昇させる。
上記の受光素子の複数個の配列構造の形成、すなわちアレイ化についていえば、上記各引用文献に提案された受光素子は、非特許文献１を除いてそのｐｎ接合は、ｐ型層およびｎ型層のエピタキシャル層間に形成されており、受光素子の一次元または二次元配列は、素子分離溝によって行うことになる。したがって、上記した素子分離溝の形成に伴う問題が伴うことになる。
T.Murakami, H.Takahashi, M.Nakayama, Y.Miura, K.Takemoto, D.Hara,"InxGa1-xAs/InAsyP1-y detector for near infrared(1-2.6μm)", Conference Proceedings of Indium Phosphide and Related Materials 1995, May, Sapporo, pp.528-531 R.Sidhu,"A Long-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells, IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717 特開平９−２１９５６３号公報 特開２００１−１４４２７８号公報
近赤外域の長波長側に受光感度を有する受光素子および受光素子アレイは、上記のように候補はいくつかあるが、結晶性の低さ、高い暗電流、製造の困難性等に阻まれ、実用上克服すべき困難な課題が多く、開発途上にある。このような状況下、本発明は、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子、当該受光素子が配列された受光素子アレイ、およびそれらの製造方法を提供することを目的とする。
本発明の受光素子は、ＩＩＩ−Ｖ族化合物半導体基板上に形成され、ｐｎ接合を受光層に含むＩＩＩ−Ｖ族化合物半導体積層構造の受光素子である。この受光素子では、受光層がＩＩＩ−Ｖ族化合物半導体の多重量子井戸構造を有し、ＩＩＩ−Ｖ族化合物半導体基板 と反対側の前記受光層の面に接して、ＩＩＩ−Ｖ族化合物半導体の拡散濃度分布調整層を 備え、該拡散濃度分布調整層のバンドギャップエネルギが、ＩＩＩ−Ｖ族化合物半導体基 板のバンドギャップエネルギより小さく、ｐｎ接合は、不純物元素を受光層内に届くよう に選択拡散して形成したものであり、拡散濃度分布調整層内で選択拡散された不純物元素 の濃度が受光層側に向かって５×１０ １６ ／ｃｍ ３ 以下にまで低下していることを特徴とする。
上記の構成によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を５×１０１６ｃｍ−３以下に低くすることにより多重量子井戸構造を破壊されず、すなわち結晶性を損なわずに、形成することができる。そして、受光素子のｐｎ接合形成のための不純物が選択拡散され、すなわち周縁部から内側に平面的に周囲限定されて、個々の受光素子に分離されるように導入される。このため、各受光素子を高精度で形成しやすく、素子分離溝を設ける必要がないので、暗電流の低い受光素子を形成することができる。なお、上記のｐｎ接合は、次のように、広く解釈されるべきである。受光層内において、不純物元素が選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であり、上記拡散導入された不純物領域と当該ｉ領域との間に形成される接合をも含むものである。すなわち上記のｐｎ接合は、ｐｉ接合またはｎｉ接合などであってもよく、さらに、これらｐｉ接合またはｎｉ接合におけるｐ濃度またはｎ濃度が非常に低い場合も含むものである。
上記のＩＩＩ−Ｖ族化合物半導体積層構造はＩＩＩ−Ｖ族化合物半導体基板上に形成されたものであり、基板と反対側の受光層の面に接して、ＩＩＩ−Ｖ族化合物半導体の拡散濃度分布調整層を備え、その拡散濃度分布調整層のバンドギャップエネルギを、前記ＩＩＩ−Ｖ族化合物半導体基板のバンドギャップエネルギより小さくする。これによって、拡散濃度分布調整層の受光層側の厚み範囲の不純物濃度を低くしても、バンドギャップエネルギが小さいために電気抵抗がＩＩＩ−Ｖ族化合物半導体基板のバンドギャップエネルギをもつ材料を用いた場合よりも大きくならないようにできる。
ここで、基板のバンドギャップエネルギより小さいバンドギャップエネルギの拡散濃度分布調整層のより具体的な特性およびその特性とした理由は、次のとおりである。
（１）ＩＩＩ−Ｖ族化合物半導体により近赤外域用の受光層を形成したとき、その受光層のバンドギャップエネルギより大きいバンドギャップエネルギを窓層に用いる場合があり、その場合、格子整合性等も考慮して、半導体基板と同じ材料が用いられることが多い。近赤外域のカットオフ波長に対応するバンドギャップエネルギは、０．７〜０．８ｅＶである。拡散濃度分布調整層のバンドギャップエネルギは、窓層のバンドギャップエネルギより小さく、受光層のバンドギャップエネルギより大きいことを前提としている。受光層のバンドギャップエネルギと重なり、または近接しすぎる場合には、エピタキシャル層表面を入射面とする構造を採用したとき、受光層の受光対象とする光を吸収し、受光層の受光感度を低下させるからである。
（２）窓層に通常用いられる大きなバンドギャップエネルギの材料よりも小さいバンドギャップエネルギの材料を用いることにより、不純物濃度を低くしても電気抵抗増大の程度、または電気伝導度の低下の程度を小さくすることができる。この結果、上記のように電圧印加状態において応答速度の低下を抑制できる。
上記の拡散濃度分布調整層内において、不純物元素の濃度を、前記受光層側に向かって ５×１０ １６ ／ｃｍ ３ 以下にまで低下するようにする。また受光層と接する面と反対の面側においては１×１０１８／ｃｍ ３ 以上とすることができる。
これによって、表面トップ側に位置する電極の界面抵抗を抑えながら、またはオーミック接触を可能にしながら、かつ多重量子井戸構造の良好な結晶性を確保することができる。拡散濃度分布調整層内の部分における低い不純物濃度に起因する電気抵抗の増大または電気伝導度の低下の問題は、上記のように、ＩｎＰ相当のバンドギャップエネルギより小さいバンドギャップエネルギにより軽減することができる。
拡散濃度分布調整層と受光層との界面に、選択拡散された不純物元素のパイルアップを 生させることができる。
不純物元素のパイルアップによる高濃度分布は受光層内で急峻に低下しながら少し裾を 引く。このため、受光層内の反対伝導型キャリア濃度が、ノンドープとしながら比較的高 い場合、ｐｎ接合を確実に受光層内に形成して、しかも受光層の上面近くに配置すること ができる。この結果、その受光層内において深さ全体にわたって空乏層を形成することが でき、受光感度を高めることができる。なお、パイルアップについては、拡散濃度分布調 整層内にはほとんど入らず、また受光層内で急峻に低下するため受光層内への影響は小さ い。このためパイルアップした不純物の濃度については、本発明の趣旨から、上記の拡散 濃度分布調整層内における不純物元素の濃度の限定（５×１０ １６ ／ｃｍ ３ 以下）は、当 然、適用されない。しかし、適用したとしてもパイルアップのピーク値は５×１０ １６ ／ ｃｍ ３ 以下であるのが普通であり、上記の濃度の限定（５×１０ １６ ／ｃｍ ３ 以下）を満 たしている。
上記の多重量子井戸構造をタイプ２の量子井戸構造とすることができる。これにより、近赤外域の長波長側に受光感度を持つ受光素子を、適切な２つのＩＩＩ−Ｖ族化合物半導体材料を選ぶことによって、実現することが容易化される可能性が出る。
ＩＩＩ−Ｖ族化合物半導体積層構造はＩｎＰ基板上に形成しており、受光層をＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、またはＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造とし、不純物元素を亜鉛（Ｚｎ）とすることができる。これにより、これまで蓄積した材料および技術を用いて、容易に、結晶性に優れ、暗電流の低い受光素子を得ることができる。
上記の拡散濃度分布調整層をＩｎＧａＡｓで形成することができる。これにより、電気抵抗の不純物濃度依存性が小さく、不純物濃度が低くても電気抵抗はそれほど高くならない材料で、拡散濃度分布調整層を形成することができる。このため量子井戸構造を有する受光層内に、高い不純物濃度の領域を形成しないようにするために、拡散濃度分布調整層内で、拡散導入側の上側で高い濃度の不純物を、受光層側の下側で低い濃度としながら、その下側での電気抵抗を高めないようにできる。この結果、応答性を低下させずに、結晶性の良好な量子井戸構造の受光素子を得ることができる。なお、ＩｎＧａＡｓのバンドギャップエネルギは０．７５ｅＶである。
上記の拡散濃度分布調整層上にＩｎＰ窓層を備え、当該拡散濃度分布調整層とＩｎＰ窓層との境界部に、Ｓｂのパイルアップ（集積）がないようにできる。これによって、表面が平坦な拡散濃度分布調整層および窓層を得て、暗電流の増大を防止することができる。また、受光層を形成するＩｎＧａＡｓ／ＧａＡｓＳｂ等の多重量子井戸構造からのＳｂの脱漏を防止して、結晶性の良好な受光層を得ることができる。さらに、Ｓｂ富化層に起因する予期せぬトラブルを排除することができる。
拡散濃度分布調整層上にＩｎＰ窓層を備え、当該拡散濃度分布調整層およびＩｎＰ窓層において、Ｓｂ濃度を１×１０１８／ｃｍ３以下とすることができる。すなわち、拡散濃度分布調整層およびＩｎＰ窓層のどこも、Ｓｂ濃度１×１０１８／ｃｍ３を超える箇所をないようにできる。これによって暗電流の増大の防止など、上記Ｓｂのパイルアップ（集積）がない場合と同様の作用を得ることができる。
拡散濃度分布調整層の上にＩｎＰ窓層を備え、該拡散濃度分布調整層とＩｎＰ窓層との境界部に、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）、珪素（Ｓｉ）のうちの少なくとも１つがパイルアップ（集積）された異成分パイルアップ層（集積層）を有することができる。これによって、たとえばＭＢＥ成膜法で拡散濃度分布調整層を成膜した後、ＭＢＥの成膜室から大気に取り出して、低温域でのＩｎＰ層の成膜に適した成膜法の成膜室へと移動させることができる。ＩｎＰ層の成膜は、一般的にＭＢＥ法では難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。
上記の構成により、受光層の良好な結晶性を確保しながら、ＩｎＰ窓層を得ることができる。上記の異成分は、大気に暴露された結果、表面に付着する大気中の成分である。また、ＩｎＰによる窓層の形成は、内部の半導体積層構造の結晶性を損なわないことから、エピタキシャル層を入射面側とする構造を採用した場合、受光層より入射側での近赤外光の吸収などを防止しながら、暗電流の抑制にも有効に作用する。また、ＩｎＰの結晶表面にパッシベーション膜を形成する技術は、他の結晶表面に形成する場合、たとえばＩｎＧａＡｓの表面にパッシベーション膜を形成する技術よりも蓄積があり、技術的に確立されており、表面での電流リークを容易に抑制することができる。
本発明の受光素子アレイは、上記のいずれかの受光素子が、半導体積層構造を共通にし、かつ不純物元素が受光素子ごとに受光層内に選択拡散されて形成されており、一次元または二次元配列されていることを特徴とする。
上記の構成によれば、受光素子が個々の不純物拡散領域で形成されるため、素子分離溝を設ける必要がない。このため、高精度で形成しやすく、暗電流を低くできる受光素子アレイを形成することができる。
本発明の受光素子の製造方法は、ＩＩＩ−Ｖ族化合物半導体の積層構造を有し、該積層構造内の受光層にｐｎ接合を有する受光素子の製造方法である。この方法は、ＩｎＰ基板上に受光層を多重量子井戸構造で形成する工程と、受光層の上に、該受光層内の不純物濃度を低く調整するために、ＩｎＰ相当のバンドギャップエネルギより小さいバンドギャップエネルギを有する拡散濃度分布調整層を形成する工程と、前記拡散濃度分布調整層を通して該受光層内に不純物元素を選択拡散し、該拡散濃度分布調整層内において選択拡散さ れた不純物元素の濃度を受光層側に向かって５×１０ １６ ／ｃｍ ３ 以下にまで低下させる工程とを備えることを特徴とする。
上記の受光素子の製造方法によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を低くすることにより破壊されず、すなわち結晶性を損なわずに、形成することができる。受光素子のｐｎ接合形成のための不純物が選択拡散され、すなわち周縁部から内側に平面的に周囲限定されて、周囲から分離されるように導入される。このため、受光素子を高精度で形成しやすいので、暗電流の低い受光素子を形成することができる。また、拡散濃度分布調整層を通して不純物を選択拡散するので、多重量子井戸構造内の不純物濃度を容易に低く調整することができる。拡散濃度分布調整層は、ＩｎＰ相当のバンドギャップエネルギより小さくしたので、受光層側の厚み範囲に低い不純物濃度範囲が生じても、電圧印加状態における応答速度を低下させないようにできる。
ＩｎＰ基板上に受光層を、少なくとも１つの層にＳｂを含む多重量子井戸構造で形成した後、拡散濃度分布調整層を形成する前に、積層構造を３００℃以下まで冷却することができる。これによって、多重量子井戸構造中のＳｂが、成膜中の表面へと順次移動する状態を打ち切り、Ｓｂの表面パイルアップに起因する、拡散濃度分布調整層の表面の粗面化を防ぐことができる。この結果、粗面に起因する暗電流増大を防止することができる。上記の積層構造を冷却する温度は、好ましくは２００℃以下、より好ましくは１００℃とするのがよい。
ＩｎＰ基板上に受光層を形成した後、拡散濃度分布調整層を形成する前に、前記積層構造を、前記受光層を形成した成膜室から、当該成膜室につながった待機室に移動して、３００℃以下まで冷却することができる。これによって、Ｓｂの表面富化を防止した上で、拡散濃度分布調整層と受光層との境界部に大気からの不純物付着層を形成することなく、結晶性に優れたエピタキシャル積層体を得ることができる。上記の積層構造を冷却する温度は、好ましくは２００℃以下、より好ましくは１００℃とするのがよい。
ＩｎＰ基板上に受光層を形成した後、冷却する前に、受光層の成膜温度より１０℃から５０℃高い範囲の温度に、１０分間以上３０分間以下の時間保持し、その後、冷却ないし移動して冷却することができる。これによって、サーファクタント効果で受光層の表面に集積しているＳｂを熱脱離させて除去することができる。１０分間未満の保持では熱処理の効果が不十分であり、また３０分間を超えると熱ダメージを受けて結晶表面が劣化する。
ＩｎＰ基板上に受光層および拡散濃度分布調整層を、分子線エピタキシャル成長（ＭＢＥ）法により５５０℃以下で成膜し、その後、該拡散濃度分布調整層上に、ＩｎＰ窓層を、全有機金属気相エピタキシ（全有機ＭＯＶＰＥ）法により５５０℃以下で成膜することができる。ここで全有機ＭＯＶＰＥ法とは、ＩｎＰの燐原料に有機燐原料ＴＢＰ（ターシャリーブチルホスフィン）を用い、ＩＩＩ族原料もＶ族原料も共に有機原料を用いるＭＯＶＰＥ法をさす。通常のＭＯＶＰＥ法では、燐原料にＰＨ３（ホスフィン）を用いる方法も含まれるが、ＰＨ３の熱分解温度は高く、５５０℃以下でのＩｎＰの低温成長は困難である。
上記の製造方法による効果は次の２点である。
（１）ＭＢＥ法は数百ペアの多重量子井戸構造を、複数のるつぼと成膜基板との間に位置するシャッタの交互の開閉により、急峻な組成変化の界面としながら、簡単に得ることができる。このため、多重量子井戸構造の形成に特に適した成膜法である。しかし、ＭＢＥ法で高純度のＩｎＰを成膜することは難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。全有機ＭＯＶＰＥ法においても、ＩｎＰのようにリンを含む層の形成においては、ＰやＰ化合物が成膜室の内壁に付着して堆積してゆく。ＰまたはＰ化合物は空気中の酸素と反応して発火するものもある。ＭＢＥ法による成膜では、原料を補充するにも成膜室を大気開放する必要があり、また些細なメンテナンスを行うにも大気開放が必要となる。そのため、成膜室内壁に付着した燐が大気中の水分を吸い（上記（１）の原因）、または酸素と反応して発火する確率が高くなる。これに対して全有機ＭＯＶＰＥ（通常のＭＯＶＰＥでも同様）では、成膜室が大気に開放されることは滅多にない。成膜室を閉じた状態で外部から原料を流すので、当然ながら、原料補充で成膜室が大気にさらされることはない。このため、上記燐に関連する、吸湿の問題および発火のトラブルも起こりにくくなる。さらに全有機ＭＯＶＰＥ法に特有のことであるが、ＴＢＰが熱分解してできた燐または燐化合物は、大気に触れても非常に燃えにくいことが分かっている。
（２）さらに、全有機ＭＯＶＰＥ法では、ＩｎＰの成膜原料に、ＴＢＰ（ターシャリーブチルホスフィン）、ＴＭＩ（トリメチルインジウム）などの有機化合物のみを用いるので、熱分解しやすく、成膜温度を５５０℃以下、とくに５００℃以下にすることができる。このため、ＩｎＰ窓層のみを全有機ＭＯＶＰＥ法で成膜することで、結晶性の良好な、多重量子井戸層（受光層）／拡散濃度分布調整層を維持しながら、ＩｎＰ窓層を形成することができる。
上記のＭＢＥ法によりＩｎＰ基板上に受光層および拡散濃度分布調整層を成膜した後、積層構造を大気にさらし、次いで、ＭＯＶＰＥの成膜室に装入して、ＩｎＰ窓層を成膜することができる。これによって、真空搬送装置などを用意することなく、簡単に、ＭＢＥ成膜装置から、中間製品の基板を外気に取り出して、ＭＯＶＰＥ成膜装置に装入することができる。
本発明の受光素子アレイの製造方法では、受光素子が複数配列された受光素子アレイを製造するために、ＩＩＩ−Ｖ族化合物半導体の積層構造を共通にして、複数の受光素子に上記のいずれかひとつの受光素子の製造方法を適用する。そして、不純物の選択拡散工程では、拡散濃度分布調整層を通して該受光層内に、複数の受光素子が分離されるように、受光素子ごとに不純物元素を選択拡散し、各受光素子の拡散濃度分布調整層内において選 択拡散された不純物元素の濃度を受光層側に向かって５×１０ １６ ／ｃｍ ３ 以下にまで低 下させることを特徴とする。
上記の受光素子アレイの製造方法によって、近赤外域に対応したバンドギャップエネルギを有する多重量子井戸構造を、不純物濃度を低くすることにより破壊されず、すなわち結晶性を損なわずに、形成することができる。各受光素子のｐｎ接合形成のための不純物が選択拡散され、すなわち各受光素子の周縁部から内側に平面的に周囲限定されて、個々の受光素子に分離されるように導入される。このため、各受光素子を高精度で形成しやすく、素子分離溝を設ける必要がないので、暗電流の低い受光素子アレイを形成することができる。また、拡散濃度分布調整層を通して不純物を選択拡散するので、多重量子井戸構造内の不純物濃度を容易に低く調整することができる。拡散濃度分布調整層は、ＩｎＰ相当のバンドギャップエネルギより小さくしたので、受光層側の厚み範囲に低い不純物濃度範囲が生じても、電圧印加状態における応答速度を低下させないようにできる。
本発明によれば、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子および当該受光素子が配列された受光素子アレイを提供することを目的とする。
（実施の形態１−半導体積層構造およびｐｎ接合の態様−）
図１は、本発明の実施の形態における受光素子１０を示す断面図である。図１によれば、受光素子１０は、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族化合物半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／バッファ層２／ＩｎＧａＡｓまたはＧａＩｎＮＡｓとＧａＡｓＳｂとの多重量子井戸構造の受光層３／ＩｎＧａＡｓ拡散濃度分布調整層４／ＩｎＰ窓層５）
ＩｎＰ窓層５から多重量子井戸構造の受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン３６の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。受光素子１０の周縁部の内側に、平面的に周囲限定されて拡散導入されるということは、上記ＳｉＮ膜の選択拡散マスクパターン３６を用いて拡散することによって達せられる。
ｐ型領域６にはＡｕＺｎによるｐ側電極１１が、またＩｎＰ基板１の裏面にはＡｕＧｅＮｉのｎ側電極１２が、それぞれオーミック接触するように設けられている。この場合、ＩｎＰ基板１にはｎ型不純物がドープされ、所定レベルの導電性を確保されている。ＩｎＰ基板１の裏面には、またＳｉＯＮの反射防止膜３５を設け、ＩｎＰ基板裏面側を入射面とする裏面入射型で使う場合に、光の反射を防止する。
多重量子井戸構造の受光層３には、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記のｐ側電極１１およびｎ側電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。多重量子井戸構造の受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５ｃｍ−３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、多重量子井戸の受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。すなわち図２に示す位置となる。
拡散濃度分布調整層４内では、ＩｎＰ窓層５の表面５ａから選択拡散されたｐ型不純物の濃度が、ＩｎＰ窓層側における高濃度領域から受光層側にかけて急峻に低下している。このため、受光層３内では、Ｚｎ濃度は５×１０１６ｃｍ−３以下の不純物濃度を容易に実現することができる。図２では、受光層３内のＺｎ濃度は、より低い１×１０１６ｃｍ−３程度以下が実現されている。
本発明が対象とする受光素子１０は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
（実施の形態におけるポイント）
本実施の形態における特徴は、次の要素で構成される点にある。
１.多重量子井戸構造は、選択拡散で不純物を高濃度に導入した場合、その構造が破壊されるため、選択拡散による不純物導入を低く抑える必要がある。通常、上記の拡散導入するｐ型不純物の濃度を５×１０１６／ｃｍ３以下とする必要がある。
２.上記の低いｐ型不純物の濃度を、実生産上、再現性よく安定して得るために、ＩｎＧａＡｓによる拡散濃度分布調整層４を、受光層３の上に設ける。この拡散濃度分布調整層４において、受光層側の厚み範囲が、上記のような低い不純物濃度になると、その低い不純物濃度の範囲の電気伝導性は低下し、または電気抵抗は増大する。拡散濃度分布調整層４における低不純物濃度範囲の電気伝導性が低下すると、応答性が低下して、たとえば良好な動画を得ることができない。しかしながら、ＩｎＰ相当のバンドギャップエネルギより小さいバンドギャップエネルギの材料、具体的には１．３４ｅＶ未満のバンドギャップエネルギを持つＩＩＩ−Ｖ族化合物半導体材料によって拡散濃度分布調整層を形成した場合には、不純物濃度が低くても、絶対零度で使用するわけではないので、電気伝導性は非常に大幅には低下しない。上記拡散濃度分布調整層の要件を満たすＩＩＩ−Ｖ族化合物半導体材料として、たとえばＩｎＧａＡｓなどを挙げることができる。
受光層の不純物濃度を５×１０１６／ｃｍ３以下とする理由をさらに詳しく説明する。ｐ型不純物（Ｚｎ）の選択拡散の深さが深くなるなどして受光層３内におけるＺｎ濃度が１×１０１７ｃｍ−３を超えると、超えた高濃度部分では量子井戸層を構成するＩｎＧａＡｓとＧａＡｓＳｂの原子が相互に入り乱れ超格子構造が破壊される。破壊された部分の結晶品質は低下し、暗電流が増加するなど素子特性を劣化させる。ここで、Ｚｎ濃度は通常はＳＩＭＳ分析法（Secondary Ion Mass Spectroscopy：二次イオン質量分析法）で測定するが、１０１７ｃｍ−３台あるいは１０１６ｃｍ−３台の濃度の分析は難しく、比較的大きな測定誤差が発生する。上記の詳細説明は、Ｚｎ濃度について倍または半分の精度での議論であるが、それはこの測定精度のあらさからきている。したがって、たとえば５×１０１６／ｃｍ３と、６×１０１６／ｃｍ３との相違を議論するのは、測定精度上、難しく、またそれほど大きな意味がない。
拡散濃度分布調整層４にバンドギャップエネルギの狭い材料を用いると、不純物濃度が低くても電気抵抗の増加を抑制することができる。逆バイアス電圧印加等に対する応答速度は、容量および電気抵抗によるＣＲ時定数で決まると考えられるので、電気抵抗Ｒの増大を、上記のように抑制することにより応答速度を短くすることができる。
３.本実施の形態では、多重量子井戸構造をタイプ２とする。タイプ１の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限（カットオフ波長）が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる（直接遷移）。この場合、カットオフ波長をより長波長域まで拡大する材料は、ＩＩＩ−Ｖ族化合物半導体内で、非常に限定される。これに対して、タイプ２の量子井戸構造では、フェルミエネルギを共通にして異なる２種の半導体層が交互に積層されたとき、第１の半導体の伝導帯と、第２の半導体の価電子帯とのエネルギ差が、受光感度の波長上限（カットオフ波長）を決める。すなわち、光による電子または正孔の遷移は、第２の半導体の価電子帯と、第１の半導体の伝導帯との間で行われる（間接遷移）。このため、第２の半導体の価電子帯のエネルギを、第１の半導体の価電子帯より高くし、かつ第１の半導体の伝導帯のエネルギを、第２の半導体の伝導帯のエネルギより低くすることにより、１つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
４.上述のように、ＳｉＮ選択拡散マスクパターン３６を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してｐ型不純物を拡散導入するので、上記のｐｎ接合は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。
図３は、上記の受光素子１０を、共通のＩｎＰ基板１を含むエピタキシャルウエハに複数個配列した受光素子アレイ５０を示す断面図である。受光素子１０が複数個、素子分離溝なしに配列されている点に特徴を持つ。上述の４.で述べたように、各受光素子の内側にｐ型領域６が限定され、隣接する受光素子とは、確実に区分けされている。受光層３が多重量子井戸構造で形成されており、受光層３の上に拡散濃度分布調整層４が配置されて、受光層３内のｐ型不純物濃度が５×１０１６ｃｍ−３以下にされている点などは、図１の受光素子１０と同じである。
次に、図１に示す受光素子１０の製造方法について説明する。ｎ型ＩｎＰ基板１上に、バッファ層２を成膜する。バッファ層２は、２μｍ厚みのＩｎＰもしくはＩｎＡｌＡｓとするか、または０．１５μｍ厚みのＩｎＧａＡｓとするのがよい。次いで、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を形成する。単位量子井戸構造を形成するＧａＩｎＮＡｓ層またはＧａＡｓＳｂ層の厚みは５ｎｍであり、ペア数（単位量子井戸の繰り返し数）は３００である。次いで、受光層３の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層４として、厚み１μｍのＩｎＧａＡｓ層をエピタキシャル成長し、次いで、最後に厚み１μｍのＩｎＰ窓層５をエピタキシャル成長する。上記の受光層３および拡散濃度分布調整層４は、ともにＭＢＥ(Molecular
Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、ＩｎＰ窓層５は、ＭＢＥ法でエピタキシャル成長してもよいし、拡散濃度調整層４を成長させた後、ＭＢＥ装置から取り出して、ＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
ＩｎＰバッファ層２もしくはＩｎＡｌＡｓバッファ層２、またはＩｎＧａＡｓバッファ層２は、ノンドープでもよいし、Ｓｉなどｎ型ドーパントを１×１０１７ｃｍ−３程度ドーピングしてもよい。ＧａＩｎＮＡｓ／ＧａＡｓＳｂの多重量子井戸構造の受光層３、ＩｎＧａＡｓの拡散濃度分布調整層４、およびＩｎＰ窓層５は、ノンドープが望ましいが、Ｓｉなどｎ型ドーパントを極微量（たとえば２×１０１５ｃｍ−３程度）ドーピングしてもよい。また、バッファ層上にｎ側電極を形成するためにバッファ層２に、ｎ型ドーパントを１×１０１８ｃｍ−３程度ドープしてもよい。その際ＩｎＰ基板１は、Ｆｅドープの半絶縁性ＩｎＰ基板であってもよい。
上述のＩｎＰ基板１を含む積層構造（エピタキシャルウエハ）を用いて、光デバイスを製造する。ＩｎＰ窓層５の表面５ａに形成したＳｉＮ選択拡散マスクパターン３６を用いて、その開口部からＺｎを選択拡散して（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層３内に届くようにｐ型領域６を形成する。ｐ型領域６のフロント先端部がｐｎ接合１５を形成する。このとき、Ｚｎ濃度が１×１０１８ｃｍ−３程度以上の高濃度領域は、ＩｎＧａＡｓ拡散濃度分布調整層４内に限定される。すなわち、上記高濃度不純物分布は、ＩｎＰ窓層５の表面５ａから深さ方向に、ＩｎＧａＡｓ拡散濃度分布調整層４内にまで連続し、さらに拡散濃度分布調整層４内のより深い位置で５×１０１６ｃｍ−３以下に低下する。そして、ｐｎ接合１５の近傍におけるＺｎ濃度分布は、傾斜型接合を示すような分布になっている。
受光素子１０の一次元または二次元配列、すなわち図３に示す受光素子アレイは、素子分離用のメサエッチングをすることなくＺｎの選択拡散（受光素子１０の周縁部の内側になるように平面的に周囲限定した拡散）によって、隣り合う受光素子１０どうし分離する。すなわち、Ｚｎ選択拡散領域６が１つの受光素子１０の主要部となり、１つの画素を形成するが、Ｚｎが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
不純物の選択拡散によってｐｎ接合１５を形成する場合、拡散が深さ方向だけでなく横方向（深さ直交方向）にも進行するので、素子間隔を一定以上、狭くすることができない懸念が、上記特許文献２に表明されている。しかしながら、実際にＺｎの選択拡散を行ってみると、最表面にＩｎＰ窓層５があり、その下にＩｎＧａＡｓ拡散濃度分布調整層４が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Ｚｎの選択拡散において、Ｚｎはマスクパターンの開口径よりも横方向に広がるが、その程度は小さく、図１、図３などに模式的に示すように、マスクパターン開口部よりも少し広がるだけである。
図４は、本発明とは異なる参考例１における受光素子１１０を示す断面図である。参考例１の受光素子１１０では、次の積層構造を有する。
（ＩｎＰ基板１０１／ＩｎＰもしくはＩｎＡｌＡｓ、またはＩｎＧａＡｓバッファ層１０２／（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層１０３／ＩｎＰ窓層１０５）
本発明の実施の形態における積層構造と比較して、拡散濃度分布調整層がないことが相違点である。すなわち、ＩｎＰ窓層１０５の直下に、多重量子井戸構造の受光層１０３が配置されている。
拡散濃度分布調整層がないと、図５に示すように、たとえばＺｎ濃度分布は多重量子井戸構造の受光層１０３まで高い濃度となる。すなわち、多重量子井戸構造内において、５×１０１６ｃｍ−３を超えて１×１０１８ｃｍ−３の高い不純物濃度領域が形成される。多重量子井戸構造に高濃度不純物が導入されると、その構造が破壊され、暗電流が大きく増大する。逆に、このような高濃度不純物領域が、多重量子井戸構造内に形成されないようにするために、拡散濃度分布調整層を設けて選択拡散を行うのである。
しかしながら、Ｚｎの選択拡散において、次のような考え方が成立する余地がある。
（１）拡散導入時間を短時間に限定して、高濃度領域が多重量子井戸構造１０３内にかからないようにする。
（２）ＩｎＰ窓層１０５の厚みを厚くして、拡散濃度分布調整層の役割をＩｎＰ窓層１０５に分担させる。
図６は、上記の（１）および（２）の場合を検討するための参考例２における受光素子１１０を示す断面図である。参考例２の受光素子１１０では、参考例１の受光素子とほぼ同じ積層構造を有するが、ＩｎＰ窓層１０５の厚みは、参考例１よりも厚くしており、上記（２）の場合に対応するが、（１）の場合も検討することは可能である。図６の積層構造において、多重量子井戸構造１０３内にＺｎの高濃度領域を形成しないように選択拡散を行った結果、得られたのが図７に示すＺｎ濃度分布である。図７に示すＺｎ濃度分布の場合、ＩｎＰ窓層１０５内において、Ｚｎ濃度は、高濃度から低濃度へと急峻に低下し、受光層側のＩｎＰ窓層１０５内において、１×１０１６ｃｍ−３程度の低濃度不純物領域が形成される。
ＩｎＰ窓層１０５内において、１×１０１６ｃｍ−３程度の低濃度不純物領域が形成されると、その領域では、繰り返し説明してきたように電気抵抗が高くなり、応答速度が低下する。このため、窓層を形成するほどバンドギャップエネルギが大きい材料に、具体的にはその典型材料であるＩｎＰ窓層１０５に、拡散濃度分布調整層の役割を果たさせることはできない。このことは、上記（１）および（２）の場合について同じである。よって、拡散濃度調整層には、バンドギャップエネルギがＩｎＰ相当以下、具体的には１．３４ｅＶ未満を満たす材料を用いるのがよい。すなわち、低濃度不純物領域でも、電気伝導度の低下が比較的小さく、電気抵抗の増加が比較的小さいＩｎＧａＡｓのような材料を用いる必要がある。
（実施の形態２−Ｓｂの表面集積の防止−）
Ｓｂは、シリコン等の半導体材料中でサーファクタント（surfactant）効果を示す元素として知られている。サーファクタント効果を示す元素は、理由は未解明のところがあるが、半導体材料の表面に集積する傾向が強い。
実施の形態１に示す受光素子１０は、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を備えており、Ｓｂが含まれる。このため、何も対策をとらなければ、Ｓｂは、受光層３に続く拡散濃度分布調整層４の成膜中、成長途中の当該拡散濃度分布調整層の表面に、順次、集積してゆき、成膜終了後の表面にも集積する。このときの問題は、結晶表面が粗くなり、表面が粗い箇所ではリーク電流が増え、その結果、暗電流が増大する点にある。さらに、Ｓｂが集積したＩｎＧａＡｓ拡散濃度分布調整層４を形成後に、その上に、たとえばＩｎＰ窓層５を形成すると、拡散濃度分布調整層４内のＳｂが、ＩｎＰ窓層５と拡散濃度分布調整４との界面に吸引されて、Ｓｂ富化層が形成される。
図８は、本発明の実施の形態２における、ＩｎＧａＡｓ（Ｎ）／ＧａＡｓＳｂの多重量子井戸構造の受光層３およびＩｎＧａＡｓ拡散濃度分布調整層４を形成する方法を示す図である。上記のように多重量子井戸構造の受光層３は、組成界面を急峻に変化させることができるＭＢＥ法により成膜するのがよく、その成膜温度Ｔgは４５０℃〜５５０℃の範囲内で行う。同一温度に維持したまま、受光層３上にＩｎＧａＡｓ拡散濃度分布調整層４を形成すると、上述のように、Ｓｂが受光層３から移動して拡散濃度分布調整層４上に集積（パイルアップ）してゆく。本実施の形態の受光素子の製造方法では、受光層３を形成後に、一旦、３００℃以下に、好ましくは２００℃以下、さらに好ましくは１００℃以下に冷却する。これによって、Ｓｂは表面集積するために内部から拡散してゆく拡散速度を保持できなくなり、厚さを増してゆく拡散濃度分布調整層４によって蓋をされる。これに対して、受光層３での成膜温度を維持したまま連続してＩｎＧａＡｓ拡散濃度分布調整層４を成膜すると、Ｓｂは、受光層３から湧き出るように、順次、成長表面に集積してゆく。しかし、受光層３の形成後、一旦、たとえば１００℃に冷却すると、Ｓｂは、ＧａＡｓＳｂの結晶構造内に落ち着き、原子間力がＳｂを安定位置に維持し、かつ受光層３の上層部分およびＩｎＧａＡｓ拡散濃度分布調整層４が蓋の作用を奏する、と考えられる。
図９は、Ｓｂ濃度分布を示す模式図であり、詳細な実測データは、実施例２において示される。図８に示す本実施の形態の製造方法によるＳｂ濃度分布（図９の（ａ））では、拡散濃度分布調整層４およびＩｎＰ窓層５において、Ｓｂ濃度は１×１０１８／ｃｍ３以下に保たれる。これに対して、受光層の成膜温度を維持したまま拡散濃度分布調整層４を形成すると、当該拡散濃度分布調整層４のＳｂ濃度は１×１０１８／ｃｍ３程度と高くなる（図９の（ｂ））。拡散濃度分布調整層４内での高いＳｂ濃度分布が形成されてしまうと、これを一旦外気にさらして冷却しても、全有機ＭＯＶＰＥ法でＩｎＰ窓層５を成膜した場合、ＩｎＰ窓層５／ＩｎＧａＡｓ拡散濃度分布調整層４の界面に、Ｓｂ集積層（パイルアップ層）が生成する（図９の（ｃ））。このＳｂ集積層は、ＩｎＧａＡｓ拡散濃度分布調整層４から移動していったＳｂによって形成される。さらに、ＧａＡｓＳｂを含む多重量子井戸構造３からもＳｂは移動しているように見える。
上記のとおり、図８の方法を適用することで、受光層３から拡散濃度分布調整層４へと、受光層での成膜温度を維持したまま連続して成膜した場合に比べて、拡散濃度分布調整層４内のＳｂ濃度を下げることができる。そして、ＩｎＰ窓層５を形成するとき、ＩｎＰ窓層５／ＩｎＧａＡｓ拡散濃度分布調整層４の境界にＳｂ集積層が生成することもない。受光層３から拡散濃度分布調整層４へとＳｂが移動すると、Ｓｂの抜け穴があくためと思われるが、表面は粗くなり、結晶品質が劣化する。これによってリーク電流が増大し、暗電流の増大が生じる。図８の方法によれば、結晶表面が粗くなることは防止され、暗電流の増大も防止される。また、Ｓｂの脱漏防止により、受光層３におけるＳｂの組成ずれを抑制することができる。
図１０は、図８の方法の変形例であり、本発明の実施の形態の一例を示す図である。図１０に示す方法では、ＧａＡｓＳｂを含む多重量子井戸構造３を形成後に、冷却する前に、加熱して、成膜温度Ｔｇより１０℃から５０℃高い範囲の温度に１０分間〜３０分間保持する。この加熱は、多重量子井戸構造の表面に集積したＳｂを熱脱離させて除去することを意図している。この加熱の後、３００℃以下、たとえば１００℃以下に冷却して、Ｓｂを受光層のあるべきＧａＡｓＳｂ結晶構造内に落ち着かせる。図１０に示す方法によっても、図９に示す（ａ）のＳｂ濃度分布を得ることができる。
（実施の形態３−ハイブリッド成長法（ＩｎＰ窓層の成膜）−）
タイプ２のＩｎＧａＡｓ（Ｎ）／ＧａＡｓＳｂ多重量子井戸構造の受光層３において、受光効率を高めるためには、ＩｎＧａＡｓ（Ｎ）とＧａＡｓＳｂとのペア数を１００以上とする必要がある。仮にＭＯＶＰＥ法により、この多重量子井戸構造を形成する場合、原料ガスを切り替えながら上記のペアを形成してゆくが、原料ガスが成膜室に残留するので、層界面で組成が急峻に変化するペアを得ることができない。一方、ＭＢＥ法では、上述のようにシャッタの切り替えにより界面で組成が急峻に変化するペアを積層することができる。このため多重量子井戸構造の受光層３の形成は、ＭＢＥ法によって行うのがよい。
一方、ＩｎＰ窓層５をＭＢＥ法で成長する場合、次の問題を生じる。
（Ｐ１）ＭＢＥ法で高純度のＩｎＰを成膜することは難しい。吸湿性の高い燐が成膜室内壁に付着して、わずかの水分でも存在すると結晶の純度を低下させる不純物として作用するためである。
（Ｐ２）ＩｎＰのようにリンを含む層の形成においては、上述のように、ＰやＰ化合物が成膜室の内壁に付着して堆積してゆく。ＰまたはＰ化合物は空気中の酸素と反応して発火するものもある。ＭＢＥ法による成膜では原料を補充するにも成膜室を大気開放する必要があり、また些細なメンテナンスを行うにも大気開放が必要となる。そのため、成膜室内壁に付着した燐が、上述のように水分を吸うだけでなく、酸素と反応して発火するトラブルを発生する確率が高くなる。
全有機ＭＯＶＰＥ法は、上記の問題（Ｐ１）および（Ｐ２）を共に回避することができる。ＩｎＰ窓層５を全有機ＭＯＶＰＥ法で成長する利点は、次のとおりである。
（１）全有機ＭＯＶＰＥ（通常のＭＯＶＰＥでも同様）では、成膜室６１が大気に開放されることは滅多にない。当然ながら、原料補充で成膜室６１が大気にさらされることはない。このため、上記燐に関連する吸湿の問題および発火等の問題を生じにくい。さらに全有機ＭＯＶＰＥ法に特有のことであるが、ＴＢＰが熱分解してできた燐または燐化合物は、大気に触れても非常に燃えにくいことが分かっている。
（２）全有機ＭＯＶＰＥ法では、ＩｎＰの成膜原料に、ＴＢＰ（ターシャリーブチルホスフィン）、およびＴＭＩ（トリメチルインジウム）の有機化合物のみを用いる。このため、熱分解しやすく、成膜温度を５５０℃以下、とくに５００℃以下にすることができる。燐原料としての無機物のＰＨ３は、熱分解温度を目的とする低温度にできない。ＩｎＰ窓層５を全有機ＭＯＶＰＥ法で成膜することで、結晶性の良好な、多重量子井戸層（受光層）／拡散濃度分布調整層を維持しながら、ＩｎＰ窓層５を形成することができる。ＩｎＰ窓層５を形成するために、基板を、６００℃以上に加熱すると、ＩｎＧａＡｓ（Ｎ）／ＧａＡｓＳｂ多重量子井戸構造の結晶性が劣化する、という問題がある。全有機ＭＯＶＰＥ法でＩｎＰ窓層５を形成するとき、上記のように、原料は有機化合物のみを用いるため、原料は、低い温度、たとえば５００℃以下で熱分解し、その熱分解温度でＩｎＰ層を成長させることができる。低い温度でＩｎＰ窓層５を成長させるという点において、全有機ＭＯＶＰＥ法は他の方法に卓越している。
図１１は、本発明の実施の形態３における受光素子の製造方法を説明するための図である。図１１において、（ＩｎＰ基板１／ＩｎＧａＡｓもしくはＩｎＡｌＡｓまたはＩｎＰバッファ層２／ＩｎＧａＡｓ（Ｎ）／ＧａＡｓＳｂ多重量子井戸構造の受光層３／ＩｎＧａＡｓ拡散濃度分布調整層４）で構成される積層体は、ＭＢＥ法により成長する。成膜温度Ｔｇは４５０℃〜５５０℃であるが、受光層３を形成した後、ＩｎＧａＡｓ拡散濃度分布調整層４を形成する前に、一旦３００℃以下、好ましくは１００℃以下に冷却するのがよい（実施の形態２）。拡散濃度分布調整層４を、実施の形態２の方法によりＭＢＥ装置で成膜したあと、ウエハまたは中間製品の基板（積層体）をＭＢＥ装置から取り出し、ＭＯＶＰＥ装置に装入する。このとき、拡散濃度分布調整層４の表面４ａは、外気に暴露される。次いで、全有機ＭＯＶＰＥ装置内で、基板温度５５０℃以下、より好ましくは５００℃以下にして、ＩｎＰ窓層５を成膜する。ＭＢＥ法での成膜の後、全有機ＭＯＶＰＥ法によりＩｎＰ層を成膜する、ということで、図１１に示す成膜法を、本説明ではハイブリッド成長法と呼ぶ。
図１２は、全有機ＭＯＶＰＥ法でＩｎＰ層５を形成する場合の装置の概要を示す図である。全有機ＭＯＶＰＥ法における成膜室６１は、上述のとおり、石英管またはステンレススティール管の成膜室６１である。ウエハまたは中間製品の基板６０は基板ホルダー６２に取り付けられる。ヒーター６３により、基板ホルダー６２ごと基板６０を加熱して、成膜温度または基板温度を５５０℃以下、好ましくは５００℃以下に保ち、結晶性の良好なＩｎＰ窓層５を成長させる。全有機ＭＯＶＰＥ法では、ＩｎＰ成長のための原料は、ＭＦＣ（Mass Flow Controller）で流量を制御された水素を搬送ガスとする、Ｉｎ原料のＴＭＩおよびＰ原料のＴＢＰである。ＰＨ３は、分解温度が高いので用いない。
ＴＭＩは固体のままで原料とするが、昇華圧を一定に保つために恒温槽６７で恒温に維持される。これらの原料は有機化合物であり、成膜室６１に搬送されて基板６０上で基板温度に触れて分解し、基板６０上にＩｎＰを成長させる。
図１２に示す全有機ＭＯＶＰＥ装置について重要な点をまとめると次の２点である。
（１）燐または燐化合物６９が成膜室６１の内壁に付着するが、成膜室６１を開放することは滅多にない。このため、燐または燐化合物による吸湿の問題および酸素との反応（発火）の問題が生じにくい。
（２）ＩｎＰの原料は、Ｉｎ（ＩＩＩ族）もＰ（Ｖ族）も共に有機化合物であり、基板６０の温度を５５０℃以下、とくに５００℃以下にして、ＩｎＰ層５を成長することができる。本実施の形態のハイブリッド成長法によれば、ＭＢＥ法により、界面で組成が急峻に変化する多重量子井戸構造の受光層３を得て、次いで全有機ＭＯＶＰＥ法により、その多重量子井戸構造の受光層３の良好な結晶性を維持する温度域で、成膜室内壁に付着した燐等による問題を避けながら、良好な結晶性のＩｎＰ窓層５を得ることができる。
（実施例１−画素ピッチおよびＺｎ拡散濃度分布の検証−）
本発明の受光素子アレイの素子間隔または画素ピッチをどの程度まで小さくできるか、図３に示す受光素子アレイを用いた実施例によって検証した。受光素子間隔または画素ピッチは、図１３に示すように、ＳｉＮ選択拡散マスクパターン３６の非開口部の幅である。Ｚｎの選択拡散の後に、ｐ側電極１１はＡｕＺｎにより、またｎ側電極１２はＡｕＧｅＮｉにより、それぞれ形成した。図３の場合、ＩｎＰ基板１にＦｅドープの半絶縁性基板を用いているので、高濃度不純物のバッファ層２にｎ側電極１２を設けているが、図１に示すようにｎ型ＩｎＰ基板を用いる場合には、基板裏面にｎ側電極１２を設けてもよいし、または基板表面側に基板と隣接するｎ型半導体層（たとえばバッファ層２）にｎ側電極を設けてもよい。本実施例では、図３の受光素子アレイのｐ側電極１１とｎ側電極１２との間に５Ｖの逆バイアス電圧を印加して、暗電流を測定した。ＩｎＰ窓層５の厚みは０．６μｍと１．６μｍの２種類について、また素子間隔は３μｍ〜２０μｍの範囲にわたって７種類の素子間隔について、それぞれ受光素子アレイを製造して、暗電流を測定した。拡散濃度分布調整層４の厚みは１μｍとした。
結果を図１４に示す。図１４によれば、ＩｎＰ窓層５の厚みが０．６μｍと薄い場合、素子間隔または画素ピッチを５μｍまで小さくしても、暗電流は１×１０−１０Ａ（アンペア)とすることができる。ＩｎＰ窓層５の厚みが１．６μｍの場合には、上述したように、横方向へのＺｎの拡散が広がり、素子間隔７μｍを超えないと、１×１０−１０Ａとすることができない。しかし、本実施例によって、ＩｎＰ窓層５の厚みを０．６μｍと薄くし、かつ拡散濃度分布調整層４を配置することによって、素子間隔５μｍとすることができることを確認した。
拡散濃度分布調整層４の作用については、Ｚｎの深さ方向濃度分布をＳＩＭＳ分析によって検証した。図１５に、Ｚｎの深さ方向濃度分布を示す。図１５によれば、ＩｎＧａＡｓ拡散濃度分布調整層４と受光層３との界面において、Ｚｎのパイルアップのピーク値は５×１０16ｃｍ-3以下に抑制されている。このため、受光層３のｎ型キャリア濃度のバックグラウンドと、Ｚｎ濃度との交差位置（図中○印）に形成されるｐｎ接合において、Ｚｎ濃度は確実に低くすることができ、結晶性等の劣化を防止することができる。そして、この拡散濃度分布調整層４の配置によって、受光層の多重量子井戸構造にその本来の作用を奏させることが可能になる。
（実施例２−Ｓｂの表面集積防止の検証−）
本発明の実施の形態２で説明した図８に示す方法の効果について、実施例により検証を行った。試験体は、本発明例Ａ１、比較例Ｂ１である。
（本発明例Ａ１）：ＳドープＩｎＰ基板１の上に、ＭＢＥ法でＳｉドープＩｎＧａＡｓバッファ層２（ｎ型キャリア濃度１×１０１７／ｃｍ３、厚さ０．１μｍ）を成膜し、続いて、（ノンドープＩｎＧａＡｓ／ノンドープＧａＡｓＳｂ）をペアとする多重量子井戸構造を、基板温度４８０℃で積層した。それぞれの厚さは５ｎｍであり、ペア厚み１０ｎｍとした。ペア数は２５０とした。格子定数については、ＩｎＧａＡｓも、またＧａＡｓＳｂも、ＩｎＰに対して−０．３％〜＋０．３％の範囲内で格子整合している。多重量子井戸構造の受光層３を形成した後、結晶成長を中断して、ウエハを冷却して、ＭＢＥ成長室とゲートバルブを介して連続する待機室に入れた。ここで室温まで冷却された。その後、ウエハをＭＢＥ成長室に戻して、ノンドープＩｎＧａＡｓ拡散濃度分布調整層４（厚み１μｍ）を成膜した。その後、ＭＢＥ装置からウエハを取り出して、全有機ＭＯＶＰＥ装置に装入し、全有機ＭＯＶＰＥ法によりＩｎＰ窓層５を成膜した。
（比較例Ｂ１）：本発明例Ａ１と同じ構成の多重量子井戸構造（ノンドープＩｎＧａＡｓ／ノンドープＧａＡｓＳｂ：ペア厚み１０ｎｍ、２５０ペア）の受光層を形成した。そのまま、基板温度４８０℃を維持したまま連続して、厚み１μｍのノンドープＩｎＧａＡｓ拡散濃度分布調整層４を成膜した。この段階で、一度、Ｓｂ濃度分布を測定した。次いで、全有機ＭＯＶＰＥ装置に装入して、ＩｎＰ窓層５を成膜した。
評価は、ＳＩＭＳ分析により、厚み方向にＳｂ濃度を測定することで行った。
本発明例Ａ１の測定結果を図１６に、また比較例Ｂ１の測定結果を図１７に示す。比較例Ｂ１では、ＩｎＰ窓層を積層しない状態では、ＩｎＧａＡｓ拡散濃度分布調整層４において、５×１０１７／ｃｍ３を超え、１×１０１８／ｃｍ３に届く高いＳｂ濃度を示す。また、ＭＯＶＰＥ法によりＩｎＰ窓層５を形成した後では、ＩｎＰ窓層５とＩｎＧａＡｓ拡散濃度分布調整層４との境界に、ピーク値が１×１０１９／ｃｍ３に届くＳｂ富化層が出現した。このＳｂ富化層は、ＩｎＧａＡｓ拡散濃度分布調整層４から誘引されて集積した結果、生成したものである。多重量子井戸構造３からも誘引されているようにも見える。そして、比較例Ｂ１でとくに強調すべきは、ＩｎＰ窓層５の結晶表面が粗くなったことである。走査型電子顕微鏡等によって調査したところ、ＩｎＧａＡｓ拡散濃度分布調整層４の表面に無数の穴が生じており、この穴はＳｂが抜けた箇所とおもわれる。Ｓｂが抜けて穴があいた箇所では電流のリークが生じ、暗電流が増大する。
これに比して、図１６に示すように、本発明例Ａ１では、ＩｎＧａＡｓ拡散濃度分布調整層４でもＩｎＰ窓層５でも、Ｓｂ濃度は１×１０１７／ｃｍ３程度であり、Ｓｂの表面集積は防止されている。ＩｎＰ窓層５の表面は平滑で、粗くなっていなかった。本実施の形態２に示した方法によれば、Ｓｂの表面集積またはＳｂの抜け、に起因する暗電流の増大を避けることができる。
（実施例３−ハイブリッド成長法−）
ハイブリッド成長法によって、多重量子井戸構造３が良好な結晶性を保ち、かつ良好な結晶のＩｎＰ窓層５を得ること、ならびに拡散濃度分布調整層４の表面４ａに外気に起因する異成分集積層が形成されること、を検証した。用いた試験体は、つぎの本発明例Ａ２，Ａ３である。
（本発明例Ａ２）：Ｓドープ（００１）ＩｎＰ基板１に、ＭＢＥ法により、図１１の最上図に示すエピタキシャル積層体を形成した。エピタキシャル積層体は、ＩｎＰ基板１、バッファ層２、受光層３および拡散濃度分布調整層４からなる。バッファ層２にはＳｉドープＩｎｘＧａ１−ｘＡｓを用いた。膜厚は０．１５μｍとし、成長時にＳｉを供給して、キャリア濃度５×１０１６／ｃｍ３のｎ導電型とした。Ｉｎ組成ｘ＝０．５３１とした。受光層３として、ＩｎｘＧａ１−ｘＡｓ／ＧａＡｓ１−ｙＳｂｙをペアとするタイプ２量子井戸構造とした。ＩｎｘＧａ１−ｘＡｓおよびＧａＡｓ１−ｙＳｂｙの厚みをそれぞれ５ｎｍ、ペア厚みを１０ｎｍとして、ペア数は２５０とした。多重量子井戸のＩｎｘＧａ１−ｘＡｓのＩｎ組成ｘを０．５３１とし、ＧａＡｓ１−ｙＳｂｙのＳｂ組成ｙを０．４８７とした。この多重量子井戸構造の受光層３の上に、さらに膜厚１μｍのノンドープＩｎｚＧａ１−ｚＡｓ拡散濃度分布調整層４を成長した。Ｉｎ組成ｚは０．５３１とした。ＭＢＥ法により、拡散濃度分布調整層４まで成長した後、一旦、中間製品の基板６０をＭＢＥ装置から外気に取り出し、ＭＯＶＰＥ装置に装入した。ＭＯＶＰＥ装置において、ＳｉドープＩｎＰ窓層５を成長した。原料は、ＴＭＩとＴＢＰを用い、キャリアガスには水素を用いた。基板温度Ｔｇは４８０℃とした。ＩｎＰ窓層５の膜厚は０．８μｍで、Ｓｉドーピング密度は３×１０１５／ｃｍ３とした。
（比較例Ｂ２）：本発明例Ａ２と同じ構造のエピタキシャル積層体を作製した。ただし、ＩｎＰ窓層５をＭＯＶＰＥ法で成膜するとき、原料にはＰＨ３とＴＭＩを用いた。ＭＯＶＰＥ成膜における基板温度は６２０℃とした。ホスフィンの分解温度は、ＴＢＰのそれより高く、その点が、本発明例Ａ２と比較例Ｂ２との違いである。
評価は、比較例Ｂ２について、ＳＩＭＳ分析により不純物の深さ方向分布を測定した。また、多重量子井戸構造の受光層３については、これまでの加熱実験の実績から、ＭＯＶＰＥ成膜における基板温度により判断が可能である。すなわち６２０℃で成膜の結果、ＩｎＰ窓層５の表面５ａは粗く、また、受光層等について良好な結晶性を維持することが難しい。
本発明例Ａ２では、Ｐ原料にＴＢＰを用いることで、４８０℃という低い温度でＩｎＰの成膜が可能であることを示した。この結果、ハイブリッド成長法によって、燐化合物の成膜室内壁への付着などの問題を克服しながら、ＩｎＧａＡｓ（Ｎ）／ＧａＡｓＳｂのタイプ２の量子井戸構造の品質劣化の防止が可能なことを確認することができた。
このハイブリッド成長法においては、当該成長法に特徴的な痕跡を積層体内に残す。ＩｎＰ窓層５とＩｎＧａＡｓ拡散濃度分布調整層４との界面において、ピーク値４×１０１ ７／ｃｍ３の酸素Ｏ（図１８）、ピーク値２．８×１０１６／ｃｍ３の炭素Ｃ（図１９）、ピーク値２．７×１０１７／ｃｍ３の珪素Ｓｉ（図２０）の富化層が検出された。これは、ＩｎＧａＡｓ拡散濃度分布調整層４をＭＢＥ装置で成長後に、外気に取り出した際に、結晶表面に不純物が付着したことによる。ハイブリッド成長法が用いられたことを特定する一つの特徴といえる。
（他の実施の形態について）
上記の実施の形態では、拡散濃度分布調整層を備えた受光素子または受光素子アレイについて説明したが、最も広くは、受光素子は拡散濃度分布調整層を備えなくても、多重量子井戸構造内の不純物濃度が５×１０１６ｃｍ−３以下であり、当該不純物が選択拡散で導入されていればよい。
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
本発明によれば、近赤外域に受光感度を有し、良好な結晶性を得やすく、かつ、その一次元または二次元アレイを、高精度で形成しやすく、暗電流を低くできる受光素子、当該受光素子が配列された受光素子アレイを得ることができる。
本発明の実施の形態１における受光素子を示す断面図である。 図１の受光素子におけるＺｎ濃度分布を示す図である。 本発明の実施の形態１における受光素子アレイを示す断面図である。 本発明と異なる参考例１の受光素子の断面図である。 図４の受光素子におけるＺｎ濃度分布を示す図である。 本発明と異なる参考例２の受光素子の断面図である。 図６の受光素子におけるＺｎ濃度分布を示す図である。 本発明の実施の形態２における受光素子アレイのエピタキシャル積層体の作製方法を説明するための図である。 Ｓｂの深さ方向の濃度分布を説明するための模式図である。 本発明の実施の形態の一例であり、図８の製造方法の変形例を示す図である。 本発明の実施の形態３における受光素子アレイのエピタキシャル積層体の作製方法（ハイブリッド成長法）を説明するための図である。 ＩｎＰ窓層をＭＯＶＰＥ法で成膜する装置の概要を示す図である。 実施例１に用いた受光素子アレイの部分断面図である。 実施例１において測定した暗電流と素子間隔との関係を示す図である。 実施例１におけるＺｎの深さ方向濃度分布を示す図である。 実施例２における本発明例Ａ１のＳｂの深さ方向の濃度分布を示す図である。 実施例２における比較例Ｂ１のＳｂの深さ方向の濃度分布を示す図である。 実施例３における本発明例Ａ３の酸素の深さ方向の濃度分布を示す図である。 実施例３における本発明例Ａ３の炭素の深さ方向の濃度分布を示す図である。 実施例３における本発明例Ａ３の珪素の深さ方向の濃度分布を示す図である。
１ ＩｎＰ基板、２ バッファ層、３ 多重量子井戸構造の受光層、４ 拡散濃度分布調整層、５ ＩｎＰ窓層、５ａ 窓層の表面、６ ｐ型領域、１０ 受光素子、１１ ｐ側電極、１２ ｎ側電極、１５ ｐｎ接合、３５ 反射防止膜、３６ 選択拡散マスクパターン、６０ 中間製品の基板（ウエハ）、６１ 成膜室、６２ 基板ホルダー、６３ ヒーター、６７ 恒温槽、６９ 付着した燐または燐化合物。

Claims (17)

  1. ＩＩＩ−Ｖ族化合物半導体基板上に形成され、ｐｎ接合を受光層に含むＩＩＩ−Ｖ族化合物半導体積層構造の受光素子であって、
    前記受光層がＩＩＩ−Ｖ族化合物半導体の多重量子井戸構造を有し、
    前記ＩＩＩ−Ｖ族化合物半導体基板と反対側の前記受光層の面に接して、ＩＩＩ−Ｖ族 化合物半導体の拡散濃度分布調整層を備え、該拡散濃度分布調整層のバンドギャップエネ ルギが、前記ＩＩＩ−Ｖ族化合物半導体基板のバンドギャップエネルギより小さく、
    前記ｐｎ接合は、不純物元素を受光層内に届くように選択拡散して形成したものであり、
    前記拡散濃度分布調整層内で前記選択拡散された不純物元素の濃度が前記受光層側に向 かって５×１０ １６ ／ｃｍ ３ 以下にまで低下していることを特徴とする、受光素子。
  2. 前記拡散濃度分布調整層内において、前記不純物元素の濃度が、前記受光層と接する面 と反対の面側において１×１０ １８ ／ｃｍ ３ 以上であることを特徴とする、請求項１に記載の受光素子。
  3. 前記拡散濃度分布調整層と前記受光層との界面に、前記選択拡散された不純物元素のパ イルアップが生じていることを特徴とする、請求項１または２に記載の受光素子。
  4. 前記多重量子井戸構造がタイプ２の量子井戸構造であることを特徴とする、請求項１〜３のいずれかひとつに記載の受光素子。
  5. 前記ＩＩＩ−Ｖ族化合物半導体積層構造はＩｎＰ基板上に形成されており、前記受光層がＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、またはＧａＩｎＮＡｓ／ＧａＡｓＳｂ多重量子井戸構造であり、不純物元素がＺｎであることを特徴とする、請求項４に記載の受光素子。
  6. 前記拡散濃度分布調整層がＩｎＧａＡｓから形成されていることを特徴とする、請求項２〜５のいずれかひとつに記載の受光素子。
  7. 前記拡散濃度分布調整層上にＩｎＰ窓層を備え、当該拡散濃度分布調整層とＩｎＰ窓層との境界部に、Ｓｂのパイルアップがないことを特徴とする、請求項５または６に記載の受光素子。
  8. 前記拡散濃度分布調整層上にＩｎＰ窓層を備え、当該拡散濃度分布調整層およびＩｎＰ窓層において、Ｓｂ濃度が１×１０１８／ｃｍ３以下であることを特徴とする、請求項５〜７のいずれかひとつに記載の受光素子。
  9. 前記拡散濃度分布調整層の上にＩｎＰ窓層を備え、該拡散濃度分布調整層とＩｎＰ窓層との境界部に、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）、珪素（Ｓｉ）のうちの少なくとも１つがパイルアップされた異成分パイルアップ層があることを特徴とする、請求項１〜８のいずれかひとつに記載の受光素子。
  10. 請求項１〜９のいずれかひとつに記載の受光素子が、前記半導体積層構造を共通にし、かつ前記不純物元素が受光素子ごとに前記受光層内に選択拡散されて形成されており、一次元または二次元配列されていることを特徴とする、受光素子アレイ。
  11. ＩＩＩ−Ｖ族化合物半導体の積層構造を有し、該積層構造内の受光層にｐｎ接合を有する受光素子の製造方法であって、
    ＩｎＰ基板上に前記受光層を多重量子井戸構造で形成する工程と、
    前記受光層の上に、該受光層内の不純物濃度を低く調整するために、ＩｎＰ相当のバンドギャップエネルギより小さいバンドギャップエネルギを有する拡散濃度分布調整層を形成する工程と、
    前記拡散濃度分布調整層を通して該受光層内に不純物元素を選択拡散し、該拡散濃度分 布調整層内において前記選択拡散された不純物元素の濃度を前記受光層側に向かって５× １０ １６ ／ｃｍ ３ 以下にまで低下させる工程とを備えることを特徴とする、受光素子の製造方法。
  12. 前記ＩｎＰ基板上に前記受光層を、少なくとも１つの層にＳｂを含む多重量子井戸構造で形成した後、前記拡散濃度分布調整層を形成する前に、前記積層構造を３００℃以下まで冷却することを特徴とする、請求項１１に記載の受光素子の製造方法。
  13. 前記ＩｎＰ基板上に前記受光層を形成した後、前記拡散濃度分布調整層を形成する前に、前記積層構造を、前記受光層を形成した成膜室から、当該成膜室につながった待機室に移動して、３００℃以下まで冷却することを特徴とする、請求項１１または１２に記載の受光素子の製造方法。
  14. 前記ＩｎＰ基板上に前記受光層を形成した後、前記冷却する前に、受光層の成膜温度より１０℃から５０℃高い範囲の温度に、１０分間以上３０分間以下の時間保持し、その後、前記冷却ないし移動して冷却することを特徴とする、請求項１２または１３に記載の受光素子の製造方法。
  15. 前記ＩｎＰ基板上に前記受光層および拡散濃度分布調整層を、分子線エピタキシャル成長（ＭＢＥ）法により５５０℃以下で成膜し、その後、該拡散濃度分布調整層上に、ＩｎＰ窓層を、全有機金属気相エピタキシ（全有機ＭＯＶＰＥ）法により５５０℃以下で成膜することを特徴とする、請求項１１〜１４のいずれかひとつに記載の受光素子の製造方法。
  16. 前記ＭＢＥ法により前記ＩｎＰ基板上に前記受光層および前記拡散濃度分布調整層を成膜した後、前記積層構造を大気にさらし、次いで、ＭＯＶＰＥの成膜室に装入して、前記ＩｎＰ窓層を成膜することを特徴とする、請求項１５に記載の受光素子の製造方法。
  17. 前記受光素子が複数配列された受光素子アレイを製造するために、前記ＩＩＩ−Ｖ族化合物半導体の積層構造を共通にして、前記複数の受光素子に請求項１１〜１６のいずれかひとつに記載の受光素子の製造方法を適用し、前記不純物の選択拡散工程では、前記拡散濃度分布調整層を通して該受光層内に、前記複数の受光素子が分離されるように、受光素子ごとに不純物元素を選択拡散し、各受光素子の前記拡散濃度分布調整層内において前記 選択拡散された不純物元素の濃度が前記受光層側に向かって５×１０ １６ ／ｃｍ ３ 以下に まで低下させることを特徴とする、受光素子アレイの製造方法。
JP2010288297A 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法 Active JP4771185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010288297A JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008023002 2008-02-01
JP2008023002 2008-02-01
JP2010288297A JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008334907A Division JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011125375A Division JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2011101032A JP2011101032A (ja) 2011-05-19
JP2011101032A5 JP2011101032A5 (ja) 2011-06-30
JP4771185B2 true JP4771185B2 (ja) 2011-09-14

Family

ID=41148412

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2008334907A Expired - Fee Related JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法
JP2010288297A Active JP4771185B2 (ja) 2008-02-01 2010-12-24 受光素子、受光素子アレイおよびそれらの製造方法
JP2011125375A Pending JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法
JP2012049626A Pending JP2012114464A (ja) 2008-02-01 2012-03-06 エピタキシャルウエハおよびその製造方法
JP2014091744A Pending JP2014135523A (ja) 2008-02-01 2014-04-25 エピタキシャルウエハおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008334907A Expired - Fee Related JP4662188B2 (ja) 2008-02-01 2008-12-26 受光素子、受光素子アレイおよびそれらの製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2011125375A Pending JP2011193024A (ja) 2008-02-01 2011-06-03 受光素子、受光素子アレイおよびそれらの製造方法
JP2012049626A Pending JP2012114464A (ja) 2008-02-01 2012-03-06 エピタキシャルウエハおよびその製造方法
JP2014091744A Pending JP2014135523A (ja) 2008-02-01 2014-04-25 エピタキシャルウエハおよびその製造方法

Country Status (2)

Country Link
US (2) US8188559B2 (ja)
JP (5) JP4662188B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142596A (ja) * 2008-12-22 2010-07-01 Sumitomo Electric Ind Ltd 生体成分検出装置
US9276145B2 (en) 2014-05-08 2016-03-01 Sumitomo Electric Industries, Ltd Array-type light-receiving device

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743453B2 (ja) * 2008-12-25 2011-08-10 住友電気工業株式会社 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP5691154B2 (ja) * 2009-11-04 2015-04-01 住友電気工業株式会社 受光素子アレイ及びエピタキシャルウェハ
JP2011100892A (ja) * 2009-11-06 2011-05-19 Sumitomo Electric Ind Ltd 電子機器、複合型電子機器、検出装置、受光素子アレイ、および、これらの製造方法
JP5691205B2 (ja) * 2010-03-15 2015-04-01 住友電気工業株式会社 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法
JP5560818B2 (ja) 2010-03-25 2014-07-30 住友電気工業株式会社 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置
JP5593846B2 (ja) * 2010-05-31 2014-09-24 住友電気工業株式会社 受光素子、光学センサ装置および受光素子の製造方法
JP5218476B2 (ja) * 2010-06-03 2013-06-26 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2011258817A (ja) * 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd 受光素子、受光素子アレイ、ハイブリッド型検出装置、光学センサ装置、および受光素子アレイの製造方法
JP2012080010A (ja) * 2010-10-05 2012-04-19 Sumitomo Electric Ind Ltd エピタキシャルウエハ、半導体素子、およびこれらの製造方法
JPWO2012046603A1 (ja) * 2010-10-06 2014-02-24 住友電気工業株式会社 受光素子、光学センサ装置および受光素子の製造方法
US9129808B2 (en) 2010-10-06 2015-09-08 Sumitomo Electric Industries, Ltd. Epitaxial wafer, photodiode, optical sensor device, and methods for producing epitaxial wafer and photodiode
CN102544043B (zh) * 2012-01-20 2014-08-13 中国科学院上海技术物理研究所 一种平面型子像元结构铟镓砷红外探测器芯片
JP5991036B2 (ja) * 2012-06-13 2016-09-14 住友電気工業株式会社 受光素子および光学装置
IL220675B (en) * 2012-06-28 2019-10-31 Elta Systems Ltd phototransistor
JP5776715B2 (ja) * 2013-03-06 2015-09-09 住友電気工業株式会社 半導体素子、光学センサ装置および半導体素子の製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
US9680040B2 (en) 2013-04-23 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
JP2015035550A (ja) * 2013-08-09 2015-02-19 住友電気工業株式会社 半導体素子およびその製造方法
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP6137732B2 (ja) * 2013-05-16 2017-05-31 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP2015008277A (ja) 2013-05-28 2015-01-15 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、受光素子、および光学センサ装置
JP2015082573A (ja) 2013-10-22 2015-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP5842894B2 (ja) * 2013-10-25 2016-01-13 住友電気工業株式会社 半導体素子
JPWO2015079763A1 (ja) * 2013-11-27 2017-03-16 住友電気工業株式会社 受光素子
JP5794288B2 (ja) * 2013-12-20 2015-10-14 住友電気工業株式会社 受光素子アレイ及びエピタキシャルウェハ
JP2015149335A (ja) * 2014-02-05 2015-08-20 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP6488855B2 (ja) * 2015-04-22 2019-03-27 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
JP6488854B2 (ja) * 2015-04-22 2019-03-27 住友電気工業株式会社 半導体積層体および受光素子
WO2016171009A1 (ja) 2015-04-22 2016-10-27 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
JP2016213251A (ja) * 2015-04-30 2016-12-15 住友電気工業株式会社 受光素子
JP6593140B2 (ja) * 2015-12-09 2019-10-23 住友電気工業株式会社 フォトダイオード
JP6613923B2 (ja) * 2016-01-27 2019-12-04 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
US10432317B2 (en) * 2017-05-10 2019-10-01 International Business Machines Corporation Photovoltaic cell as energy source and data receiver
US11081605B2 (en) * 2017-09-01 2021-08-03 Sumitomo Electric Industries, Ltd. Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
JP1608528S (ja) * 2017-09-27 2018-07-09
USD884660S1 (en) * 2017-09-27 2020-05-19 Hamamatsu Photonics K.K. Light-receiving device
JP6909165B2 (ja) * 2018-01-15 2021-07-28 富士通株式会社 赤外線検出器、撮像素子、撮像システム、赤外線検出器の製造方法
JP7458696B2 (ja) * 2018-05-16 2024-04-01 住友電気工業株式会社 半導体積層体および受光素子
JP7147570B2 (ja) 2019-01-15 2022-10-05 住友電気工業株式会社 半導体積層体および受光素子
JP2023167864A (ja) * 2022-05-13 2023-11-24 浜松ホトニクス株式会社 半導体受光素子
JP2023178176A (ja) * 2022-06-03 2023-12-14 浜松ホトニクス株式会社 半導体受光素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708409B2 (ja) * 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
JPH01214069A (ja) * 1988-02-22 1989-08-28 Nec Corp 半絶縁性半導体層の埋め込み形成法
JPH0338887A (ja) * 1989-07-06 1991-02-19 Fujitsu Ltd 半導体受光素子
JP2806089B2 (ja) * 1991-08-06 1998-09-30 日本電気株式会社 半導体多重歪量子井戸構造
JPH0547692A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JPH05160429A (ja) * 1991-12-09 1993-06-25 Nec Corp 赤外線検知器
JPH07106621A (ja) * 1993-09-30 1995-04-21 Furukawa Electric Co Ltd:The 半導体受光素子
JPH09219563A (ja) 1996-02-09 1997-08-19 Hitachi Ltd 半導体光素子とそれを用いた応用システム
JPH09283786A (ja) * 1996-04-19 1997-10-31 Nec Corp 導波路型半導体受光素子とその製造方法
JP2001144278A (ja) 1999-11-12 2001-05-25 Nippon Sheet Glass Co Ltd 受光素子アレイ
JP5008874B2 (ja) 2005-02-23 2012-08-22 住友電気工業株式会社 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP2007201432A (ja) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
US7679059B2 (en) 2006-04-19 2010-03-16 Spectrasensors, Inc. Measuring water vapor in hydrocarbons
JP2007324572A (ja) 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法、および光計測システム
US7608825B2 (en) * 2006-12-14 2009-10-27 Sumitomo Electric Industries, Ltd. Image pickup device, vision enhancement apparatus, night-vision apparatus, navigation support apparatus, and monitoring apparatus
JP2008153311A (ja) * 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd 半導体受光素子、視界支援装置および生体医療装置
JP2008171885A (ja) * 2007-01-09 2008-07-24 Sumitomo Electric Ind Ltd 半導体受光素子およびその製造方法
JP2008205001A (ja) * 2007-02-16 2008-09-04 Sumitomo Electric Ind Ltd 受光素子、センサおよび撮像装置
JP5515162B2 (ja) * 2007-03-23 2014-06-11 住友電気工業株式会社 半導体ウエハの製造方法
JP2008288293A (ja) 2007-05-16 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子
JP2009010175A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP5195172B2 (ja) * 2008-08-29 2013-05-08 住友電気工業株式会社 水分検出装置、生体中水分検出装置、自然産物中水分検出装置、および製品・材料中水分検出装置
JP5233535B2 (ja) 2008-09-11 2013-07-10 住友電気工業株式会社 撮像装置、視界支援装置、暗視装置、航海支援装置および監視装置
JP5233549B2 (ja) 2008-09-22 2013-07-10 住友電気工業株式会社 食品品質検査装置、食品成分検査装置、異物成分検査装置、食味検査装置および変移状態検査装置
JP5422990B2 (ja) 2008-12-22 2014-02-19 住友電気工業株式会社 生体成分検出装置
JP4743453B2 (ja) 2008-12-25 2011-08-10 住友電気工業株式会社 気体モニタリング装置、燃焼状態モニタリング装置、経年変化モニタリング装置、および不純物濃度モニタリング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142596A (ja) * 2008-12-22 2010-07-01 Sumitomo Electric Ind Ltd 生体成分検出装置
US9276145B2 (en) 2014-05-08 2016-03-01 Sumitomo Electric Industries, Ltd Array-type light-receiving device

Also Published As

Publication number Publication date
JP2011101032A (ja) 2011-05-19
JP2014135523A (ja) 2014-07-24
JP2009206499A (ja) 2009-09-10
US20120223290A1 (en) 2012-09-06
JP2011193024A (ja) 2011-09-29
US8188559B2 (en) 2012-05-29
US8729527B2 (en) 2014-05-20
JP4662188B2 (ja) 2011-03-30
US20110140082A1 (en) 2011-06-16
JP2012114464A (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP4771185B2 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP2011101032A5 (ja)
JP2009206499A5 (ja)
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP5748176B2 (ja) 受光素子、エピタキシャルウエハおよびその製造方法
JP5892476B2 (ja) エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法
WO2014175128A1 (ja) 半導体素子およびその製造方法
JP5736922B2 (ja) 受光素子およびその製造方法
JP4702474B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP6137732B2 (ja) エピタキシャルウエハおよびその製造方法
KR20130100883A (ko) 수광 소자, 광학 센서 장치 및 수광 소자의 제조 방법
US8822977B2 (en) Photodetector and method of manufacturing the photodetector
JP2015015306A (ja) 半導体素子およびその製造方法
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP6036906B2 (ja) 受光素子およびその製造方法
JP5983716B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP2010232298A (ja) Ｉｉｉ−ｖ族化合物半導体素子の製造方法
JP2015015476A (ja) エピタキシャルウェハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4771185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250