TWI552371B - A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer - Google Patents

A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer Download PDF

Info

Publication number
TWI552371B
TWI552371B TW099124772A TW99124772A TWI552371B TW I552371 B TWI552371 B TW I552371B TW 099124772 A TW099124772 A TW 099124772A TW 99124772 A TW99124772 A TW 99124772A TW I552371 B TWI552371 B TW I552371B
Authority
TW
Taiwan
Prior art keywords
layer
light
inp
receiving
iii
Prior art date
Application number
TW099124772A
Other languages
English (en)
Other versions
TW201133908A (en
Inventor
Katsushi Akita
Takashi Ishizuka
Kei Fujii
Youichi Nagai
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009206310A external-priority patent/JP5391945B2/ja
Priority claimed from JP2009206288A external-priority patent/JP4702474B2/ja
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201133908A publication Critical patent/TW201133908A/zh
Application granted granted Critical
Publication of TWI552371B publication Critical patent/TWI552371B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

III-V族化合物半導體受光元件、製作III-V族化合物半導體受光元件之方法、受光元件及磊晶晶圓
本發明係關於一種III-V族化合物半導體受光元件、製作III-V族化合物半導體受光元件之方法、受光元件及磊晶晶圓。
於非專利文獻1中，記載有製作截止波長為2.39微米之光電二極體。受光元件包含設置於InP基板上之受光層、及p型InGaAs窗層。該受光層包含InGaAs/GaAsSb之第二型量子井構造。於平台蝕刻後，在p型InGaAs窗層上形成SiO2鈍化膜。
先前技術文獻 非專利文獻
非專利文獻1：R. Sidhu,「Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells」IEEE Photonics Technology Letters,Vol. 17,No. 12(2005),pp.2715-2717
根據發明者等人之見解，於使用InGaAs窗層時，暗電流較InP窗層有所增加。因此，於在InP基板上具有受光層之受光元件所用的磊晶膜構造中，該膜構造之最上層係使用InP窗層。於以磊晶層為入射面之表面入射型光電二極體中，InP窗層不吸收應到達受光層之近紅外線。又，如已述般，InP窗層對暗電流之抑制亦有效。
該光電二極體之磊晶積層係藉由有機金屬氣相成長法而成長。磊晶積層包含受光層。當該受光層包含InGaAs/GaAsSb第二型量子井構造之類的含有Sb作為V族構成元素之III-V化合物半導體時，於該磊晶積層之成長中，成長出含有Sb作為V族構成元素之III-V化合物半導體層後，進行InP窗層之結晶成長。然後，於磊晶積層之一部分上選擇性地形成陽極區域而形成pn接合。
於如此而製作之光電二極體之特性測定時，發明者等人遭遇了預料之外的電氣特性(暗電流增加)。根據該預料之外的特性之進一步的調查，原本表現出n型之InP窗層表現出p型導電性。若InP窗層表現出p型導電，則於選擇性地形成之陽極區域以外的區域中亦形成pn接合，因此存在以下問題：pn接合區域擴大；以及由於pn接合於表面露出而引起表面洩漏電流增大，由此導致暗電流增大。而且，發明者等人於調查其主要原因之過程中發現存在如下情況。例如發現，InP窗層之成長中未供給的銻以超過本底水準(background level)之量作為雜質而混入至InP中。根據發明者等人之研究，銻之混入係InP所特有的。
本發明係鑒於上述情況而完成者，其目的在於提供一種III-V族化合物半導體受光元件及其製作方法，該III-V族化合物半導體受光元件具有含有含Sb作為V族構成元素之III-V化合物半導體層的受光層及n型InP窗層，且可減少暗電流，又，本發明之目的在於提供一種可減少暗電流之受光元件及磊晶晶圓。
本發明之一個側面之III-V族化合物半導體受光元件具備：(a)半導體基板，其具有主面；(b)受光層，其設置於上述半導體基板之上述主面上；(c)InP層，其設置於上述受光層上，具有第1及第2部分；及(d)陽極區域，其包含自上述InP層之上述第1部分之表面朝上述受光層之方向延伸的p型半導體。上述受光層之帶隙小於InP之帶隙，上述InP層中添加有n型摻雜劑，上述InP層之上述第2部分中之多數載子為電子，上述InP層之上述第2部分中之電子濃度為1×1016 cm-3以上。
根據該III-V族化合物半導體受光元件，由於受光層之III-V族化合物半導體層之成長時所供給的銻殘留於成長爐中(即記憶效應)，故成長於受光層上之InP層中含有銻作為雜質。根據發明者等人之調查，InP層中之銻雜質生成電洞。添加至InP層中之n型摻雜劑補償該生成載子，而使InP層之第2部分中之多數載子成為電子。由於電子濃度為1×1016 cm-3以上，故InP層之第2部分表現出充分之n導電性。因此，選擇性地形成之陽極區域以外之區域成為n導電性，藉此可形成選擇性的pn接合，故減少暗電流。
本發明之一個側面之III-V族化合物半導體受光元件具備：(a)半導體基板，其具有主面；(b)受光層，其設置於上述半導體基板之上述主面上；及(c)InP層，其設置於上述受光層上。上述受光層之帶隙小於InP之帶隙，上述InP層中添加有施體，上述InP層之施體密度為1×1016 cm-3以上。
根據該III-V族化合物半導體受光元件，由於受光層之III-V族化合物半導體層之成長時所供給的銻殘留於成長爐中(即記憶效應)，故成長於受光層上之InP層中含有銻作為雜質。根據發明者等人之調查，InP層中之銻雜質生成電洞。InP層中之施體補償該生成載子，而使InP層之第2部分中之多數載子成為電子。由於施體密度為1×1016 cm-3以上，故InP層之第2部分表現出充分之n導電性。因此，選擇性地形成之陽極區域以外之區域成為n導電性，藉此可形成選擇性的pn接合，故減少暗電流。
於該III-V族化合物半導體受光元件中，上述InP層中之施體密度可為1×1019 cm-3以下。又，於該III-V族化合物半導體受光元件中，上述InP層中之施體可為矽。
於該III-V族化合物半導體受光元件中，上述受光層可具有至少含有銻作為V族元素之III-V族化合物半導體層。又，於該III-V族化合物半導體受光元件中，上述InP層可含有銻作為雜質。
於該III-V族化合物半導體受光元件中，上述InP層之上述第2部分中之電子濃度可為1×1019 cm-3以下。
根據該III-V族化合物半導體受光元件，於InP層之第2部分具有不超過1×1019 cm-3之電子濃度時，可對陽極區域賦予適當之特性。
於該III-V族化合物半導體受光元件中，上述InP層中之銻濃度可為1×1017 cm-3以上，上述InP層中之銻濃度可為1×1019 cm-3以下。
根據該III-V族化合物半導體受光元件，InP層中之混入銻濃度為上述範圍，該濃度範圍之銻雜質之一部分以提供電洞之方式作用。矽之添加具有補償該所提供之電洞載子、進而使多數載子成為電子之功能，選擇性地形成之陽極區域以外之區域成為n導電性，藉此可形成選擇性的pn接合，故可減少暗電流。
於該III-V族化合物半導體受光元件中，可進而具備設置於上述受光層與上述InP層之間的非摻雜之InGaAs層。上述InP層之上述銻濃度高於上述InGaAs層之銻濃度。
根據該III-V族化合物半導體受光元件，InGaAs層發揮調整陽極區域相對於受光層之位置的作用。另一方面，雖然該InGaAs層亦含有銻作為雜質，但InP層之銻濃度高於InGaAs層之銻濃度。因此InGaAs層可為非摻雜。
於該III-V族化合物半導體受光元件中，可進而具備包含覆蓋上述InP層之上述第2部分之表面的絕緣體之鈍化膜。
根據III-V族化合物半導體受光元件，可減少由窗層之材料引起之暗電流，並且亦可減少表面洩漏電流。
於該III-V族化合物半導體受光元件中，上述受光層可具有包含InGaAs層及GaAsSb層之多重量子井構造、以及包含GaInNAs層及GaAsSb層之多重量子井構造的至少任一種，上述受光層可含有GaAsSb層。
根據該III-V族化合物半導體受光元件，可獲得所需波長感度之受光層。
於該III-V族化合物半導體受光元件中，上述半導體基板包含導電性InP，該III-V族化合物半導體受光元件可進而具備設置於上述半導體基板之背面的陰極電極。
根據該III-V族化合物半導體受光元件，InP基板可提供良好受光感度的受光層。又，藉由選擇性形成於InP層之第1部分的包含自表面到達受光層之p型半導體的陽極區域與InP基板之陰極，可提供良好之受光特性。
本發明之其他側面係一種製作III-V族化合物半導體受光元件之方法。該方法包括：(a)於成長爐中配置基板之步驟；(b)於上述成長爐中，成長上述III-V族化合物半導體受光元件所用之半導體積層而形成磊晶基板之步驟；(c)於受光層上形成InP層後，自上述成長爐中取出上述磊晶基板之步驟；及(d)自上述成長爐中取出上述磊晶基板後，自上述InP層之表面導入p型摻雜劑，形成包含朝上述受光層之方向延伸之p型半導體的陽極區域之步驟。成長上述半導體積層之上述步驟包括：(b1)將含有銻原料及V族原料之原料氣體供給於上述成長爐，於上述基板之主面上形成具有至少含有銻作為V族構成元素之III-V族化合物半導體層的上述受光層之步驟；及(b2)停止對上述成長爐供給銻原料後，將包含n型摻雜劑、銦原料及磷原料之原料氣體供給於上述成長爐，於上述受光層上形成n型導電性之上述InP層之步驟。上述受光層之帶隙小於InP之帶隙，上述InP層含有銻作為雜質，上述InP層中之電子濃度為1×1016 cm-3以上。
根據該方法，雖然於受光層上成長InP層時未對成長爐供給銻，但由於受光層之III-V族化合物半導體層成長時所供給的銻殘留於成長爐中(即記憶效應)，故InP層中含有銻作為雜質。根據發明者等人之調查，InP層中之銻雜質生成電洞。添加至InP層中之n型摻雜劑補償該生成載子，而使InP層之第2部分中之多數載子成為電子。由於電子濃度為1×1016 cm-3以上，因此InP層之第2部分表現出充分之n導電性。
本發明之其他側面係一種製作III-V族化合物半導體受光元件之方法。該方法包括：(a)於成長爐中配置基板之步驟；(b)於上述成長爐中，成長上述III-V族化合物半導體受光元件所用之半導體積層而形成磊晶基板之步驟；(c)於受光層上形成InP層後，自上述成長爐中取出上述磊晶基板之步驟；及(d)自上述成長爐中取出上述磊晶基板後，自上述InP層之表面導入p型摻雜劑，形成包含朝上述受光層之方向延伸之p型半導體的陽極區域之步驟。成長上述半導體積層之上述步驟包括：(b1)於上述基板之主面上形成上述受光層之步驟；及(b2)將含有n型摻雜劑、銦原料及磷原料之原料氣體供給於上述成長爐，於上述受光層上形成n型導電性之上述InP層之步驟。上述受光層之帶隙小於InP之帶隙，上述InP層中之施體密度為1×1016 cm-3以上。
根據該方法，雖然於受光層上成長InP層時未對成長爐供給銻，但由於受光層之III-V族化合物半導體層成長時所供給的銻殘留於成長爐中(即記憶效應)，故InP層中含有銻作為雜質。根據發明者等人之調查，InP層中之銻雜質生成電洞。InP層中之施體補償該生成載子，而使InP層之第2部分中之多數載子成為電子。由於施體密度為1×1016 cm-3以上，因此InP層之第2部分表現出充分之n導電性。
於該方法中，上述InP層中之施體密度可為1×1019 cm-3以下。又，於該方法中，上述InP層中之施體可為矽。
該方法可包括將含有銻原料及V族原料之原料氣體供給於上述成長爐之步驟，上述受光層可具有至少含有銻作為V族元素之III-V族化合物半導體層。又，於該方法中，上述InP層可含有銻作為雜質。
於該方法中，上述InP層之上述第2部分中之電子濃度可為1×1019 cm-3以下。
根據該方法，於InP層具有不超過1×1019 cm-3之電子濃度時，可不增加用以形成陽極區域之p型摻雜劑量而對陽極區域賦予適當之特性。
於該方法中，上述InP層中之銻濃度可為1×1017 cm-3以上，上述InP層中之銻濃度可為1×1019 cm-3以下。
根據該方法，InP層中之混入銻濃度為上述範圍，該濃度範圍之銻雜質之一部分以提供電洞之方式作用。
該方法可進而包括：於成長上述InP層之前，將含有III族原料及V族原料之原料氣體供給於上述成長爐，於上述受光層上成長InGaAs層之步驟。上述InGaAs層之銻濃度低於上述InP層之上述銻濃度。
根據該方法，InGaAs層發揮調整陽極區域相對於受光層之位置的作用。另一方面，雖然該InGaAs層亦含有銻作為雜質，但InP層之銻濃度高於InGaAs層之銻濃度。因此InGaAs層為非摻雜。
於該方法中，上述受光層可具有包含InGaAs層及GaAsSb層之多重量子井構造、以及包含GaInNAs層及GaAsSb層之多重量子井構造的至少任一種，上述受光層可含有GaAsSb層。
根據該方法，可形成所需波長感度之受光層。
於該方法中，上述受光層及上述InP層之成長可藉由有機金屬氣相成長法進行。根據該方法，雖然可成長良好特性之受光層及InP層，但於InP之成長中產生銻之記憶效應。
本發明之一個側面之受光元件的特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，包含上述窗層及上述擴散濃度分佈調整層之半導體區域係包含沿著與上述受光層之接合面依序配置的第1及第2區域，上述第1區域含有特定之雜質元素且與上述第2區域鄰接，上述第1區域之導電型為p型，自上述窗層與上述擴散濃度分佈調整層之接合面於上述第2區域中朝上述窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之n型載子濃度之最大值在5×1015 cm-3以上、1×1019 cm-3以下之範圍內。
若載子濃度未達5×1015 cm-3或超過1×1019 cm-3，則於兩個受光元件作為像素而鄰接時，該鄰接像素間未形成良好之pnp接合，鄰接像素發生電流洩漏而暗電流增加。又，於擴散濃度分佈調整層與窗層之接合面(擴散濃度分佈調整層與窗層之界面)，由於電洞性缺陷之產生、或帶不連續(band discontinuity)所導致之載子的空乏化，於鄰接像素間未形成良好之pnp接合，可能鄰接像素發生電流洩漏而暗電流增加。相對於此，本發明之一個側面之受光元件使擴散濃度分佈調整層與窗層之接合面的n型載子濃度高於擴散濃度分佈調整層及窗層，藉此可減少暗電流。
於該受光元件中，上述特定區域內之n型載子濃度之最大值可大於位於上述窗層內或上述擴散濃度分佈調整層內且與上述特定區域鄰接的其他區域內之n型載子濃度之最大值。如此，僅於擴散濃度分佈調整層與窗層之接合面附近提高載子濃度，特別可減少暗電流。
本發明之一個側面之受光元件之特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，包含上述窗層及上述擴散濃度分佈調整層之半導體區域係包含沿著與上述受光層之接合面依序配置的第1及第2區域，上述第1區域僅含有特定之雜質元素且與上述第2區域鄰接，上述第1區域之導電型為p型，自上述窗層與上述擴散濃度分佈調整層之接合面朝上述窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之施體濃度之最大值在5×1015 cm-3以上、I×1019 cm-3以下之範圍內。
若載子濃度未達5×1015 cm-3或超過1×1019 cm-3，則於兩個受光元件作為像素而鄰接時，該鄰接像素間未形成良好之pnp接合，鄰接像素發生電流洩漏而暗電流增加。又，於擴散濃度分佈調整層與窗層之接合面，由於電洞性缺陷之產生、或帶不連續所致之載子的空乏化，鄰接像素間未形成良好之pnp接合，可能鄰接像素發生電流洩漏而暗電流增加。相對於此，本發明之一個側面之受光元件使擴散濃度分佈調整層與窗層之接合面的n型載子濃度高於擴散濃度分佈調整層及窗層，藉此可減少暗電流。而且，藉由添加施體雜質，可實現如上所述之載子濃度。
於該受光元件中，上述特定區域內之施體濃度之最大值可大於位於上述窗層內或上述擴散濃度分佈調整層內且與上述特定區域鄰接之其他區域內的施體濃度之最大值。如此，僅於擴散濃度分佈調整層與窗層之接合面附近提高施體濃度，特別可減少暗電流。進而，上述特定區域之厚度可為0.02 μm以上、0.2 μm以下。若特定區域之厚度小於0.02 μm，則無法補償電洞性缺陷之產生、或帶不連續所致之載子的空乏化，而無法減少暗電流。若特定區域之厚度超過0.2 μm，則由於過量之n型載子而暗電流增大。
於該受光元件中，上述施體可為Si。藉由使用Si，可容易地控制n型載子濃度或施體濃度。
於該受光元件中，上述雜質元素可為Zn。藉由摻雜Zn作為雜質元素而形成p型區域，因此可於磊晶晶圓中形成陣列狀地排列之複數個受光元件。
於該受光元件中，上述擴散濃度分佈調整層可包含InGaAs。與InP中相比，InGaAs中之Zn的擴散速度更慢，因此Zn之擴散深度之控制性提高。
於該受光元件中，上述窗層可包含InP。於InP之結晶表面形成鈍化膜之技術與於InGaAs之表面形成鈍化膜之技術相比，存在蓄積，而可容易地控制表面之暗電流洩漏。包含InP之窗層於設定成以磊晶層為入射面側之構造時，防止較受光層更靠入射側之近紅外光之吸收等，並且於暗電流之抑制方面有效地發揮作用。
於該受光元件中，上述受光層可為第二型多重量子井構造。因此，可製作對近紅外區之長波長側(波長＞2 μm)具有受光感度之受光元件。
於該受光元件中，上述多重量子井構造可包含InxGa1-xAs(0.38≦x≦0.68)與GaAs1-ySby(0.36≦y≦0.62)之對、或Ga1-tIntNuAs1-u(0.4≦t≦0.8、0<u≦0.2)與GaAs1-vSbv(0.36≦v≦0.62)之對。藉此，可於保持良好之結晶性的基礎上、能率佳地大量製造對近紅外區具有受光感度之光電二極體等。
本發明之一側面之磊晶晶圓之特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，自上述窗層與上述擴散濃度分佈調整層之接合面朝該窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之n型載子濃度之最大值在5×1015 cm-3以上、1×1019 cm-3以下之範圍內。
若載子濃度未達5×1015 cm-3或超過1×1019 cm-3，則於兩個受光元件作為像素而於磊晶晶圓內鄰接時，該鄰接像素間未形成良好之pnp接合，鄰接像素發生電流洩漏而暗電流增加。又，於擴散濃度分佈調整層與窗層之接合面，由於電洞性缺陷之產生、或帶不連續所致之載子的空乏化，於鄰接像素間未形成良好之pnp接合，可能鄰接像素發生電流洩漏而暗電流增加。相對於此，本發明之一個側面之磊晶晶圓使擴散濃度分佈調整層與窗層之接合面的n型載子濃度高於擴散濃度分佈調整層及窗層，藉此可減少暗電流。
於該磊晶晶圓中，上述窗層之上述特定區域內之n型載子濃度之最大值可大於位於上述窗層內或上述擴散濃度分佈調整層內且與上述特定區域鄰接的其他區域內之n型載子濃度之最大值。如此，僅於擴散濃度分佈調整層與窗層之接合面附近提高載子濃度，特別可減少暗電流。
本發明之一個側面之磊晶晶圓之特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，自上述窗層與上述擴散濃度分佈調整層之接合面朝該窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之施體濃度之最大值在5×1015 cm-3以上、1×1019 cm-3以下之範圍內。
若載子濃度未達5×1015 cm-3或超過1×1019 cm-3，則於兩個受光元件作為像素而於磊晶晶圓內鄰接時，該鄰接像素間未形成良好之pnp接合，鄰接像素發生電流洩漏而暗電流增加。又，於擴散濃度分佈調整層與窗層之接合面，由於電洞性缺陷之產生、或帶不連續所致之載子的空乏化，於鄰接像素間未形成良好之pnp接合，可能鄰接像素發生電流洩漏而暗電流增加。相對於此，本發明之一個側面之磊晶晶圓使擴散濃度分佈調整層與窗層之接合面的n型載子濃度高於擴散濃度分佈調整層及窗層，藉此可減少暗電流。並且，藉由添加施體雜質，可實現如上所述之載子濃度。
於該磊晶晶圓中，上述窗層之上述特定區域內之施體濃度之最大值可大於位於上述窗層內或上述擴散濃度分佈調整層內且與上述特定區域鄰接之其他區域內的施體濃度之最大值。如此，僅於擴散濃度分佈調整層與窗層之接合面附近提高施體濃度，特別可減少暗電流。
於該磊晶晶圓中，上述施體可為Si。藉由使用Si，可容易地控制n型載子濃度或施體濃度。進而，上述特定區域之厚度可為0.02 μm以上、0.2 μm以下。若特定區域之厚度小於0.02 μm，則無法補償電洞性缺陷之產生、或帶不連續所致之載子的空乏化，而無法減少暗電流。若特定區域之厚度超過0.2 μm，則由於過量的n型載子而暗電流增大。
因此，本發明可提供一種包含III-V族半導體、且暗電流得到減少之受光元件及磊晶晶圓。
本發明之各側面之上述目的及其他目的、特徵及優點將根據參照隨附圖式而進行之本發明較佳實施形態的以下詳細闡述而更容易明白。
如以上所說明，根據本發明之一個側面，可提供一種III-V族化合物半導體受光元件，其具有含有含Sb作為V族構成元素之III-V化合物半導體層的受光層以及n型InP窗層，且可減少暗電流。又，根據本發明之一個側面，可提供一種製作III-V族化合物半導體受光元件之方法。
本發明之見解可藉由參照作為例示而示出之隨附圖式並考慮以下的詳細闡述而容易地理解。繼而，一面參照隨附圖式，一面對本發明之III-V族化合物半導體受光元件、製作III-V族化合物半導體受光元件之方法、受光元件、及磊晶晶圓之實施形態進行說明。於可能之情況下，對相同部分賦予相同符號。
(第1實施形態)
圖1係表示本實施形態之III-V族化合物半導體受光元件之圖式。III-V族化合物半導體受光元件例如為光電二極體。參照圖1，示出正交座標系統S。
III-V族化合物半導體受光元件11具備半導體基板13、半導體積層15、及陽極區域17。半導體積層15係設置於半導體基板13上，且包含受光層21及InP層23。半導體積層15內之半導體層(例如受光層21及InP層23)係於半導體基板13之主面13a的法線軸Ax方向上積層。半導體基板13具有主面13a及背面13b。又，主面13a包含第1及第2區域13c、13d，第2區域13d包圍第1區域13c。受光層21係設置於半導體基板13之主面13a上，且設置於半導體基板13與InP層23之間。受光層21具有至少含有銻作為V族構成元素之III-V族化合物半導體層。III-V族化合物半導體層例如包含GaAsSb等。受光層21可包含塊狀構造、量子井構造等。III-V族化合物半導體層之帶隙Eabsp小於InP之帶隙EInP，III-V族化合物半導體層利用自半導體積層15之主面15a入射經由InP層23到達受光層21之光而生成電子‧電洞對。受光層21具有第1及第2部分21c、21d，第1及第2部分21c、21d係分別設置於第1及第2區域13c、13d上。InP層23係設置於受光層21上，且具有第1及第2部分23c、23d。第1及第2部分23c、23d係分別設置於第1及第2區域13c、13d上。第1部分21c係設置於第1部分23c與第1區域13c之間。第2部分21d係設置於第2部分23d與第2區域13d之間。陽極區域17包含自InP層23之第1部分23c之表面到達受光層21的p型半導體。陽極區域17中添加有p型摻雜劑，作為p型摻雜劑，例如可使用鋅(Zn)等。
於III-V族化合物半導體受光元件11中，InP層23含有銻作為雜質，並且於InP層23中添加有n型摻雜劑。n型摻雜劑例如可使用矽、硫等。InP層23之第2部分23d中之多數載子為電子，InP層23之第2部分23d中之電子濃度為1×1016 cm-3以上。
根據該III-V族化合物半導體受光元件11，由於受光層21之III-V族化合物半導體層成長時供給於成長爐中的銻之殘留(即記憶效應)，故成長於受光層21上之InP層23中含有於其成長中未供給之銻作為雜質。根據發明者等人之調查，InP層23中之銻雜質生成電洞。該生成載子係藉由添加至InP層23中之n型摻雜劑加以補償，結果InP層23之第2部分23d中之多數載子成為電子。由於電子濃度為1×1016 cm-3以上，因此InP層23之第2部分23d表現出充分之n導電性。
根據發明者等人之調查，InP層23中之銻濃度可為1×1017 cm-3以上，且InP層23中之銻濃度可為1×1019 cm-3以下。InP層23中之混入銻濃度為上述範圍，該濃度範圍之銻雜質的至少一部分以提供電洞之方式作用。
InP層23之第2部分23d中之電子濃度可為1×1019 cm-3以下。於該第2部分23d具有1×1019 cm-3以下之電子濃度時，可不增加用以形成陽極區域之p型摻雜劑量而使陽極區域17具有適當之電氣特性。InP層23之矽濃度例如可為1×1016 cm-3以上，且為1×1019 cm-3以下。
受光層21可具有包含InGaAs層及GaAsSb層之多重量子井構造、以及包含GaInNAs層及GaAsSb層之多重量子井構造的至少任一種，III-V族化合物半導體層可含有GaAsSb層。根據該受光元件11，可獲得所需波長感度之受光層21。
於III-V族化合物半導體受光元件11中，半導體積層15可進而具備InGaAs層25。InGaAs層25係設置於受光層21與InP層23之間。有於InGaAs層25中測定出作為雜質之銻之情形，InP層23之銻濃度高於InGaAs層25之銻濃度。InGaAs層25發揮調整陽極區域17相對於受光層21之位置的作用。另一方面，雖然該InGaAs層25亦含有銻作為雜質，但InP層23之銻濃度高於InGaAs層25之銻濃度。因此InGaAs層25可為非摻雜。又，InGaAs層25之厚度可大於InP層23之厚度。
InGaAs層25具有第1及第2部分25c、25d，第1及第2部分25c、25d係分別設置於第1及第2區域13c、13d上。陽極區域17包含第1部分25c及第1部分23c，且位於第1部分21c上。陽極區域17之底面與第1部分21c形成pn接合29a，陽極區域17之側面與第2部分25d及第2部分23d形成pn接合29b、29c。
於III-V族化合物半導體受光元件11中，半導體積層15可進而具備其他的InGaAs層27。InGaAs層27係設置於受光層21與半導體基板13之間。InGaAs層27實質上不含銻作為雜質。InGaAs層27之帶隙大於受光層21之III-V族化合物半導體層之帶隙。該InGaAs層27中添加有n型摻雜劑，作為n型摻雜劑，例如可使用矽(Si)等。InGaAs層27之矽濃度例如可為1×1016 cm-3以上，且為1×1019 cm-3以下。InGaAs層27具有第1及第2部分27c、27d，第1及第2部分27c、27d係分別設置於第1及第2區域13c、13d上。InGaAs層27與InP半導體區域形成接觸。
半導體基板13例如可包含InP。該InP表現出導電性。必要時，可於半導體基板13之主面13a上設置緩衝層，該緩衝層例如包含InP。
InP基板可提供良好之受光感度之受光層。又，藉由包含自InP層23之第1部分23c之表面到達受光層之p型半導體的陽極區域17與InP基板之陰極，可提供良好之受光特性。受光層21之可受光波長可為1.0微米以上，且為3.0微米以下。
III-V族化合物半導體受光元件11可包含與半導體積層15之主面15a形成接觸的陽極電極33。陽極電極33之邊緣33a係位於通過第1區域13c之邊界且於法線軸Ax方向上延伸的柱狀假想圖式之內側，又，pn接合29b、29c係位於沿著假想圖式之大致側面的位置。於具有通過陽極電極33之中央的軸Ax上之Z軸的座標系統S中，規定通過軸Ax之基準平面。於任意的基準平面上，陽極電極33之邊緣33a之X座標及Y座標小於第1區域13c之X座標及Y座標。
III-V族化合物半導體受光元件11可進而具備設置於半導體基板13之背面13b的陰極電極35。陰極電極35覆蓋半導體基板13之背面13b，且與背面13b形成接觸。
III-V族化合物半導體受光元件11可進而具備覆蓋InP層23之第2部分23d之表面的絕緣膜37，該絕緣膜37係作為鈍化膜而發揮功能。絕緣膜37具有開口37a，開口37a提供用以使陽極電極33與InP層23形成接觸之路徑。根據該受光元件11，可減少由窗層23之材料引起的暗電流，並且亦可減少表面洩漏電流。
絕緣膜37之開口37a之邊緣37b係位於通過第1區域13c之邊界且於法線軸Ax方向上延伸的柱狀假想圖式之內側。於上述基準平面中，陽極電極33之邊緣33a之X座標可分別位於絕緣膜37之開口37a之邊緣37b的X座標與pn接合29b、29c的X座標之間。又，陽極電極33之邊緣33a之Y座標可分別位於絕緣膜37之開口37a之邊緣37b的Y座標與pn接合29b、29c的Y座標之間。
圖2、圖3、圖4係表示製作本實施形態之III-V族化合物半導體受光元件之方法中的主要步驟的圖式。一面參照圖2~圖4，一面對製作III-V族化合物半導體受光元件之方法加以說明。於步驟S101中，於成長爐10a中配置基板41。基板41例如可為InP基板。於步驟S102中，使用成長爐10a，成長III-V族化合物半導體受光元件所用之半導體積層Epi。連續之結晶成長例如可藉由有機金屬氣相成長法進行。作為用以進行有機金屬氣相成長之鎵(Ga)原料、銦(In)原料、砷(As)原料、磷(P)原料及銻(Sb)原料，分別可使用TEGa、TMIn、TBAs、TBP、TMSb。n型之摻雜例如可使用TeESi。
首先，於步驟S102-1中，將第1原料供給於成長爐10a，於基板41之主面41a上成長第1 InGaAs層43。第1原料G1包含鎵原料、銦原料及砷原料，可含有TeESi作為n型摻雜劑。
繼而，於步驟S102-2中，如圖2(b)所示，將第2原料G2供給於成長爐10a，於基板41之主面41a上成長受光層45。受光層45包含至少含有銻作為V族元素之III-V族化合物半導體層。該III-V族化合物半導體層之帶隙小於後續步驟中作為窗層而成長之InP之帶隙。於本實施形態中，第2原料G2例如包含鎵原料、砷原料及銻原料，例如於第1 InGaAs層43之主面上成長單一之GaAsSb層。GaAsSb層例如為非摻雜，該層之多數載子為電子。
受光層45可具有包含InGaAs層及GaAsSb層之單一或多重量子井構造、以及包含GaInNAs層及GaAsSb層之單一或多重量子井構造的至少任一種。藉由該構造，可形成所需波長感度之受光層。含Sb之III-V族化合物半導體層可含有GaAsSb層。
受光層45例如可具有第二型量子井構造，此時可例示：InXGa1-XAs(0.38≦X≦0.68)與GaAs1-YSbY(0.36≦Y≦0.62)之對、或Ga1-UInUNVAs1-V(0.4≦U≦0.8、0<V≦0.2)與GaAs1-ZSbZ(0.36≦Z≦0.62)之對。
必要時，例如可於停止供給鎵原料及銻原料後將例如砷原料供給於成長爐，並且設置用以使成長中斷之步驟。
於步驟S102-3中，於停止向成長爐10a供給銻原料後，如圖3(a)所示，將第3原料G3供給於成長爐10a，於受光層45上成長第2 InGaAs層47。第3原料G3包含鎵原料、銦原料及砷原料。InGaAs層47例如為非摻雜，該層之多數載子為電子。
於步驟S102-4中，如圖3(b)所示，銻原料未被供給於成長爐10a。將第4原料G4供給於成長爐10a，於受光層45及第2 InGaAs層47上成長n型導電性之InP層49。第4原料氣體G4例如包含n型摻雜劑、銦原料及磷原料。
InP層49含有銻作為雜質，並且含有n型摻雜劑(例如矽)。InP層49之多數載子為電子，InP層49中之電子濃度為1×1016 cm-3以上。
藉由該些步驟，而製作出磊晶基板E。於基板41上形成InP層49後，於步驟S103中自成長爐10a中取出磊晶基板E。
於步驟S104中，於磊晶基板E上形成包含p型半導體之陽極區域51。於本實施形態中，藉由導入p型摻雜劑形成陽極區域51。p型摻雜劑之導入例如係利用熱擴散。自成長爐10a中取出磊晶基板E後，於磊晶基板E上形成絕緣膜53。絕緣膜53具有與陽極區域51之位置對準的開口53a，使用熱處理裝置10b於鋅環境中自InP層49之表面49a導入p型摻雜劑，形成到達受光層45之陽極區域51。藉由熱處理，自開口53a導入之Zn朝基板擴散，並且亦於橫方向上擴散。結果陽極區域51亦擴散至絕緣膜53下。藉由該步驟，製作出基板產物P。於使用熱擴散之陽極區域51之形成中，必要時，InGaAs層47之厚度能以調整陽極區域51相對於受光層45之位置的方式確定。
於S105中，於基板產物P上形成電極。例如形成與陽極區域51形成接觸之陽極電極55，並且形成與基板41之背面形成接觸之陰極電極57。
根據該方法，雖然於受光層45上成長InP層49時未對成長爐10a供給銻，但由於受光層45之含有Sb之III-V族化合物半導體層之成長時供給的銻殘留於成長爐10a中(即記憶效應)，故銻作為雜質而混入至InP層49中。根據發明者等人之調查，InP層49中之銻雜質生成電洞。InP層49中之n型添加摻雜劑補償該生成載子，使InP層49中之多數載子成為電子。由於電子濃度為1×1016 cm-3以上，因此InP層49表現出充分之n導電性。又，InP層49中之電子濃度可為1×1019 cm-3以下。此時，可不增加用以形成陽極區域51之p型摻雜劑量而對陽極區域51賦予適當之電氣特性。
根據發明者等人之估算，InP層49中之銻濃度為1×1017 cm-3以上，且銻濃度為1×1019 cm-3以下。InP層49中之混入銻濃度為上述範圍，該濃度範圍之銻雜質之一部分以提供電洞之方式作用。
另一方面，InGaAs層47含有銻作為雜質，InGaAs層47之銻濃度低於InP層49之銻濃度。雖然InGaAs層47亦含有銻作為雜質，但InP層49之銻濃度高於InGaAs層47之銻濃度。因此InGaAs層47可為非摻雜，必要時可稍許添加n型摻雜劑。
如以上所說明般，自受光層45至InP層49為止之成長係藉由有機金屬氣相成長法進行。根據該方法，雖然可成長良好特性之受光層45及InP層49，但InP之成長中無法避免銻之記憶效應。然而，根據發明者等人之研究，可藉由在InP中添加n型摻雜劑而避免由銻之記憶效應所致的p型化之問題。
圖5表示2種磊晶基板之構造。圖5(a)對於受光層使用包含InGaAs層及GaAsSb層之多重量子井構造。圖5(b)對受光層使用GaAsSb層。圖6表示藉由二次離子質譜法對圖5所示之2種磊晶基板之第2 InGaAs層、及InP窗層進行測定而得之Sb濃度。參照圖5(a)及圖6，於構造A中，InP窗層中含有1×1018 cm-3左右之銻。但是，GaAsSb受光層與InP窗層之間的第2 InGaAs層之銻量為二次離子質譜法之檢測極限以下的未達1×1016 cm-3。藉由CV測定求出構造A之InP窗層之載子濃度，結果電洞濃度為1×1016 cm-3。參照圖5(b)及圖6，於構造B中，InP窗層中含有1×1019 cm-3左右之銻。但是，GaAsSb受光層與InP窗層之間的第2 InGaAs層之銻量為二次離子質譜法之檢測極限以下的未達1×1016 cm-3。藉由CV測定求出構造B之InP窗層之載子濃度，結果電洞濃度為2×1017 cm-3。如圖5及圖6所示，雖然第2 InGaAs層中銻分佈Sb暫時變低，但是於InGaAs層成長後使InP層成長時，InP層中銻分佈Sb再次變高。
(實施例1)
製作圖7所示之構造的光電二極體。準備n型InP基板。於該InP基板上，將TMIn(三甲基銦)及TBP(第三丁基膦)供給於成長爐，於攝氏500度之基板溫度下成長n型InP緩衝層。緩衝層之厚度例如為10 nm，緩衝層之n型摻雜係使用TeESi。繼而，於n型InP緩衝層上，將TMIn(三甲基銦)及TEGa(三乙基鎵)、TBA(第三丁基胂)供給於成長爐，於攝氏500度下成長n型InGaAs層。InGaAs層之厚度例如為150 nm。製作多重量子井構造之受光層。於該實施例1中，形成(InGaAs/GaAsSb)之多重量子井構造之受光層。形成單位量子井構造之InGaAs層、GaAsSb層之厚度為5 nm，且成長50對之數量(單位量子井之重複數)。Sb原料係使用TMSb。繼而，於受光層上，作為Zn擴散導入時之擴散濃度分佈調整層，於攝氏500度下成長厚度為1 μm之InGaAs層。最後，於攝氏500度下成長厚度為1 μm之n型InP窗層。於n型InP窗層中添加有矽，如圖8所示，分別製作矽濃度不同的光電二極體A2~A7(稱為實施例A1~A7)。又，亦製作代替添加有矽之n型InP窗層、而成長含有矽且有意不添加摻雜劑之InP窗層而成的光電二極體A1。對於該實施例A1~A7，藉由二次離子質譜法測定矽濃度，藉由CV測定來測定載子類型及電子或電洞濃度。實施例A2~A7中，矽濃度為5×1015(cm-3)~5×1019(cm-3)，實施例A1中，矽濃度為二次離子質譜法之檢測極限以下的未達1×1015 cm-3。實施例A1、A2之載子類型為p型，關於電洞濃度，A1中為1×1016(cm-3)，A2中為5×1015(cm-3)。另一方面，實施例A3~A7之載子類型為n型，關於電子濃度，A3中為5×1015(cm-3)，A4中為1×1016(cm-3)，A5中為1×1017(cm-3)，A6中為1×1019(cm-3)，A7中為5×1019(cm-3)。
於實施例A1~A7之InP窗層之表面成長SiN膜後，對SiN膜進行圖案形成而形成開口部。然後，自開口部選擇擴散Zn而朝(InGaAs/GaAsSb)多重量子井構造之受光層內形成p型區域。選擇擴散Zn而形成陽極區域後，於InP窗層之表面形成包含AuZn之p側電極，並且於基板背面形成包含AuGeNi之n側電極。
於其他實施例中，形成(GaInNAs/GaAsSb)之多重量子井構造之受光層代替(InGaAs/GaAsSb)之受光層。形成單位量子井構造之GaInNAs層或GaAsSb層之厚度為5 nm，且成長50對之數量(單位量子井之重複數)。Sb原料係使用TMSb。
對所製作之光電二極體於室溫下之逆向電流電壓特性進行研究。該光電二極體之受光徑為100微米。實施例A1、A2之光電二極體於室溫下之洩漏電流係於-5V之施加電壓下為20μA。實施例A3之光電二極體於室溫下之洩漏電流係於-5V之施加電壓下為10μA。另一方面，實施例A4~A6之光電二極體於室溫下之洩漏電流係於-5V之施加電壓下為2μA。又，實施例A7之光電二極體於室溫下之洩漏電流係於-5V之施加電壓下為200μA。如此，藉由在InP窗層中摻雜矽(電子濃度為1×1016cm-3~1×1019cm-3)而控制為n型，暗電流可減小1位數左右。
(第2實施形態)
近來，對於使用InP基板之III-V系化合物半導體而言，由於其帶隙能對應於近紅外區域，因此正在進行大量的研究開發。於非專利文獻(R.Sidhu,「Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells」,IEEE Photonics Technology Letters,Vol.17,No.12(2005),pp.2715-2717)中報告有如下之光電二極體：其於InP基板上形成有InGaAs-GaAsSb之第二型量子井構造之受光層，且形成有p型或n型磊晶層之pn接合，截止波長為2.39微米。於該非專利文獻(稱為非專利文獻2)中，進而，為使截止波長進一步長波長化而需要應變補償構造，而提出有使用InGaAs-GaAsSb之應變補償量子井構造的截止波長(2微米(μm)~5微米(μm))之光電二極 體。但是，上述非專利文獻2的情況下，於InGaAs上形成電極及鈍化膜，而預料到會產生相對較大之暗電流。特別是對於在InGaAs之結晶表面形成鈍化膜之技術而言，正處於開發中途，尚未達成使暗電流減少。於該第2實施形態中，提供一種包含III-V族半導體且暗電流得到減少之受光元件及磊晶晶圓。
圖9係表示該第2實施形態之受光元件1_1之構成的圖。受光元件1_1具備：基板1_3、半導體層1_5、受光層1_7、擴散濃度分佈調整層1_9、窗層1_11、絕緣膜1_13、p型電極1_15及n型電極1_17。半導體層1_5係隔著包含n型InP的未圖示之緩衝層而設置於基板1_3上，該緩衝層與半導體層1_5之背面接觸。
受光層1_7係設置於半導體層1_5之表面，擴散濃度分佈調整層1_9係設置於受光層1_7上。擴散濃度分佈調整層1_9之背面與受光層1_7接觸。受光層1_7係設置於半導體層1_5與擴散濃度分佈調整層1_9之間(換言之，受光層1_7係設置於基板1_3與擴散濃度分佈調整層1_9之間)。受光層1_7具有複數個量子井層與複數個障壁層交替積層之多重量子井構造。
擴散濃度分佈調整層1_9係設置於受光層1_7與窗層1_11之間。於擴散濃度分佈調整層1_9上設有窗層1_11，擴散濃度分佈調整層1_9之表面與窗層1_11之背面接觸。於窗層1_11之表面設置有絕緣膜1_13，絕緣膜1_13具有開口。於窗層1_11之表面設有p型電極1_15，且與窗層1_11之表面接觸。
包含擴散濃度分佈調整層1_9及窗層1_11之半導體區域係包含第2區域1_19及第1區域1_21。第1區域1_21具有與第2區域1_19接觸之面。第1區域1_21成為雜質擴散區域1_25，雜質擴散區域1_25中含有(摻雜有)特定之雜質元素(本實施形態中為Zn)。
p型電極1_15係配置於絕緣膜1_13之開口內。p型電極1_15與窗層1_11之連接係歐姆連接。n型電極1_17係設置於基板1_3之背面，且與該背面接觸。n型電極1_17與基板1_3之連接係歐姆連接。
基板1_3包含作為III_V族半導體之InP。基板1_3摻雜有S而具有n型導電型。基板1_3上之緩衝層(未圖示)包含n型InP，且具有10 nm左右的厚度。半導體層1_5包含n型InGaAs，且具有150 nm左右的厚度。受光層1_7具有受光層1_7中所含之複數個InGaAs層與複數個GaAsSb層交替積層之第二型多重量子井構造。受光層1_7中含有例如50組(對)之InGaAs層及GaAsSb層。InGaAs層之厚度為5 nm左右，GaAsSb層之厚度亦為5 nm左右。受光層1_7之InGaAs層及GaAsSb層之具體組成係InxGa1-xAs(0.38≦x≦0.68)、及GaAs1-ySby(0.36≦y≦0.62)。再者，受光層1_7亦可為包含50組之Ga1-tIntNuAs1-u(0.4≦t≦0.8、0<u≦0.2)與GaAs1-vSbv(0.36≦v≦0.62)之構成。
擴散濃度分佈調整層1_9包含作為III-V族半導體之InGaAs，且具有1.0 μm左右之厚度。擴散濃度分佈調整層1_9未經摻雜。
窗層1_11包含作為III-V族半導體之InP，且具有0.8μm左右之厚度。窗層1_11具有大於擴散濃度分佈調整層1_9之帶隙能。窗層1_11中摻雜有作為n型摻雜劑之Si。再者，擴散濃度分佈調整層1_9中第1區域1_21所含之部分、與窗層1_11中第1區域1_21所含之部分均成為p型，窗層1_11中第2區域1_19成為n型。如此，第2區域1_19具有與第1區域1_21不同的導電型。自窗層1_11與擴散濃度分佈調整層1_9之接合面(為窗層1_11之背面或擴散濃度分佈調整層1_9之表面，窗層1_11與擴散濃度分佈調整層1_9之界面)至少朝窗層1_11內延伸之特定區域1_26內之n型載子濃度或施體(Si)濃度在5×1015 cm-3以上、1×1019 cm-3以下之範圍內。圖9記載之區域1_26僅於窗層1_11內擴散，但亦存在區域1_26不僅於窗層1_11內而且亦於擴散濃度分佈調整層1_9內擴散之情形。該區域1_26之厚度L(自窗層1_11與擴散濃度分佈調整層1_9之接合面朝窗層1_11之內側或擴散濃度分佈調整層1_9之內側的方向之區域1_26之寬度)為0.02~0.2 μm左右。若區域1_26之厚度L小於0.02 μm，則無法補償電洞性缺陷之產生、或帶不連續所致之載子的空乏化，而無法減少暗電流。若區域1_26之厚度L超過0.2 μm，則由於過量的n型載子而暗電流增大。
繼而，對受光元件1_1之製造方法進行說明。作為Ga、In、As、P、Sb之原料，分別使用TEGa、TMIn、TBAs、TBP、TMSb。n型之摻雜係使用TeESi。首先，藉由MOVPE(Metal-organic Vapor Phase Epitaxy，有機金屬氣相磊晶)法製作圖11所示之磊晶晶圓1_27。準備摻雜有S之基板1_3b。於該摻雜有S之基板1_3b上成長10 nm之包含經n型摻雜之InP的緩衝層(未圖示)，於該緩衝層上成長0.15微米之包含經n型摻雜之InGaAs的半導體層1_5b，於該半導體層1_5b上成長由InGaAs-GaAsSb之第二型多重量子井構造所構成的受光層1_7b。該多重量子井構造係自基板側交替積層5 nm之非摻雜InGaAs層、5 nm之非摻雜GaAsSb層，並將該二層構造重複50對而成之構造。將直至以上的受光層之形成為止的所有層之結晶成長溫度設為攝氏500度。於直至以上的受光層之形成為止的所有層之結晶成長中，對GaAsSb使用TEGa、TBAs及TMSb作為原料氣體，對InGaAs使用TEGa、TMIn及TBAs作為原料氣體，對InP使用TMIn及TBP作為原料氣體。
繼而，於攝氏500度下，於受光層1_7b上成長包含InGaAs之擴散濃度分佈調整層1_9b，進而於該擴散濃度分佈調整層1_9b上成長包含InP之窗層1_11。自擴散濃度分佈調整層1_9b與窗層1_11b之接合面朝擴散濃度分佈調整層1_9b內具有0.05微米之厚度的部分、與自擴散濃度分佈調整層1_9b與窗層1_11b之接合面朝窗層1_11b內具有0.05微米之厚度的部分之形成時，均以達到後述實施例A8~A11之任一種n型載子濃度之方式調整TeESi之供給量。
藉由以上操作而製作出磊晶晶圓1_27後，使用該磊晶晶圓1_27製作受光元件1_1。藉由自SiN膜之選擇擴散遮罩圖案之開口部使p型雜質之Zn選擇擴散，而形成自窗層1_11b之表面朝受光層1_7b之背面側延伸的p型區域(與受光元件1_1之雜質擴散區域1_25相對應)。分別以歐姆接觸之方式，於屬於該p型區域之窗層1_11b之表面設置包含AuZn之p型電極1_15，進而於基板1_3b之背面設置包含AuGeNi之n型電極1_17。於基板1_3b之背面側進而設置SiON膜之抗反射膜，於以磊晶晶圓1_27之表面側(窗層1_11b側)為入射面時，防止磊晶晶圓1_27之背面側(基板1_3b側)之反射，而使串擾等減少。以如上方式使用磊晶晶圓1_27製作受光元件1_1。於以磊晶晶圓1_27之背面側(基板1_3側)為入射面時，將n型電極1_17形成為環狀或框狀，於其中央部分設置SiON膜之抗反射膜，提高成為測定對象之光的進入效率。
再者，受光元件1_1之基板1_3係磊晶晶圓1_27之基板1_3b的一部分，受光元件1_1之半導體層1_5係磊晶晶圓1_27之半導體層1_5b的一部分，受光元件1_1之受光層1_7係磊晶晶圓1_27之受光層1_7b的一部分，受光元件1_1之擴散濃度分佈調整層1_9係磊晶晶圓1_27之擴散濃度分佈調整層1_9b的一部分，受光元件1_1之窗層1_11係磊晶晶圓1_27之窗層1_11b的一部分。
繼而，將受光元件1_1之實施例A8~A11、及相對於實施例A8~A11之比較例1~3各自之n型載子濃度及施體濃度分別示於圖12及圖13中。又，將比較例1~3之受光元件1_1a示於圖10(a)中。受光元件1_1a具備基板1_3a、半導體層1_5a、受光層1_7a、擴散濃度分佈調整層1_9a、窗層1_11a、p型電極1_15a、n型電極1_17a及雜質擴散區域1_25a，該等分別對應於受光元件1_1之基板1_3、半導體層1_5、受光層1_7、擴散濃度分佈調整層1_9、窗層1_11、p型電極1_15、n型電極1_17及雜質擴散區域1_25a。又，具有對應於受光元件1_1之區域1_26的區域1_26a(未圖示)。
圖12中，就實施例A8~A11及比較例1~比較例3分別示出以下的各實測值：窗層1_11或窗層1_11a內之n型載子濃度之最大值、區域1_26或區域1_26a(自窗層1_11與擴散濃度分佈調整層1_9之接合面朝窗層1_11內及擴散濃度分佈調整層1_9內分別延伸0.1 μm之區域，或自窗層1_11a與擴散濃度分佈調整層1_9a之接合面朝窗層1_11a內及擴散濃度分佈調整層1_9a內分別延伸0.1 μm之區域)內之n型載子濃度之最大值、擴散濃度分佈調整層1_9或擴散濃度分佈調整層1_9a內之n型載子濃度之最大值、及_5 V(Volts)下之暗電流(受光徑15 μmΦ換算)。再者，圖12所示之n型載子濃度係於擴散濃度分佈調整層1_9及窗層1_11中去掉雜質擴散區域1_25之區域內的值，進而，其係於擴散濃度分佈調整層1_9a及窗層1_11a中去掉雜質擴散區域1_25a之區域內的值。
進而，將實施例A8~A11、及比較例1~3之各施體濃度示於圖13中。圖13中，就實施例A8~A11及比較例1~比較例3分別示出以下的各實測值：窗層1_11或窗層1_11a內之施體濃度之最大值、區域1_26或區域1_26a(自窗層1_11與擴散濃度分佈調整層1_9之接合面朝窗層1_11內及擴散濃度分佈調整層1_9內均延伸0.1 μm之區域，或自窗層1_11a與擴散濃度分佈調整層1_9a之接合面朝窗層1_11a內及擴散濃度分佈調整層1_9a內均延伸0.1 μm之區域)內之施體濃度之最大值、擴散濃度分佈調整層1_9或擴散濃度分佈調整層1_9a內之施體濃度之最大值、及_5V(Volts)下之暗電流(受光徑15 μmΦ換算)。
以上所說明之構成之受光元件1_1(實施例A8~A11)中，擴散濃度分佈調整層1_9與窗層1_11之接合面的n型載子濃度(區域1_26內之n型載子濃度)之最大值為5×1015 cm-3以上、1×1019 cm-3以下之範圍內，且與該接合面附近(區域1_26附近)之n型載子濃度相比，相對較高，進而，擴散濃度分佈調整層1_9與窗層1_11之接合面的施體濃度(區域1_26內之施體濃度)之最大值亦為5×1015 cm-3以上、1×1019 cm-3以下之範圍內，且與該接合面附近(區域1_26附近)之施體濃度相比，相對較高。
相對於此，對於比較例1之受光元件1_1a而言，於擴散濃度分佈調整層1_9a與窗層1_11a之接合面(區域1_26a內)，n型載子濃度之最大值與該接合面附近(區域1_26a附近)之n型載子濃度為同等程度或較其更低，進而，擴散濃度分佈調整層1_9a與窗層1_11a之接合面的施體濃度(區域1_26a內之施體濃度)亦與該接合面附近(區域1_26a附近)之施體濃度為同等程度或較其更低。因此，於擴散濃度分佈調整層1_9a與窗層1_11a之接合面(區域1_26a內)中，可能由於產生空乏化或電洞性缺陷1_31(p型化)等而有暗電流增大之虞。
對於比較例2~3之受光元件1_1a而言，於擴散濃度分佈調整層1_9a與窗層1_11a之接合面(區域1_26a內)，n型載子濃度之最大值在5×1015 cm-3以上、1×1019 cm-3以下之範圍外，進而，擴散濃度分佈調整層1_9a與窗層1_11a之接合面的施體濃度(區域1_26a內之施體濃度)亦在5×1015 cm-3以上、1×1019 cm-3以下之範圍外。因此，於擴散濃度分佈調整層1_9a與窗層1_11a之接合面(區域1_26a內)，可能由於產生空乏化或電洞性缺陷1_31(p型化)等而有暗電流增大之虞。
因此，於受光元件1_1a彼此鄰接之情形時，可能暗電流自相鄰接之受光元件1_1a中一個向另一個洩漏，而對於受光元件1_1而言，於擴散濃度分佈調整層1_9與窗層1_11之接合面(區域1_26內)，n型載子濃度及施體濃度(Si)相對較高(5×1015 cm-3以上)，因此可抑制受光元件1_1a之情形般的p型化，故暗電流得到減少。因此如圖10(b)所示，對於該第2實施形態之受光元件1_1而言，由於相鄰接之兩個受光元件1之間的界面處形成pnp接合，因此於相鄰接之其中一個受光元件1_1側(橫方向)減少洩漏電流之產生。
於較佳實施形態中對本發明之原理進行圖示並進行了說明，但業者明白，本發明於不偏離上述原理之情況下可對配置及細節進行變更。本發明並不限定於本實施形態所揭示之特定構成。因此，對由專利請求範圍及其精神範圍所得的所有修正及變更請求權利。
產業上之可利用性
本發明提供一種受光元件，其包含III-V族半導體，具有含有含Sb作為V族構成元素之III-V化合物半導體層的受光層及n型InP窗層，且截止波長為2 μm以上、3 μm以下，可減少暗電流。
10a．．．成長爐
11．．．III-V族化合物半導體受光元件
13．．．半導體基板
13a．．．半導體基板主面
13b．．．半導體基板背面
13c、13d．．．半導體基板主面之區域
15．．．半導體積層
15a．．．半導體積層主面
17．．．陽極區域
21．．．受光層
21c、21d．．．受光層之部分
23．．．InP層
23c、23d．．．InP層之部分
25．．．InGaAs層
25c、25d．．．InGaAs層之部分
29a、29b、29c．．．pn接合
27．．．InGaAs層
27c、27d．．．InGaAs層之部分
33．．．陽極電極
33a、37b．．．邊緣
35．．．陰極電極
37．．．絕緣膜
37a、53a．．．開口
41．．．基板
41a．．．主面
43．．．第1 InGaAs層
45．．．受光層
47．．．第2 InGaAs層
49．．．InP層
49a．．．表面
51．．．陽極區域
53．．．絕緣膜
55．．．陽極電極
57．．．陰極電極
1_1、1_1a．．．受光元件
1_3、1_3a、1_3b．．．基板
1_5、1_5a、1_5b．．．半導體層
1_7、1_7a、1_7b．．．受光層
1_9、1_9a、1_9b．．．擴散濃度分佈調整層
1_11、1_11a、1_11b．．．窗層
1_13．．．絕緣膜
1_15a、1_15．．．p型電極
1_17、1_17a．．．n型電極
1_19．．．第2區域
1_21．．．第1區域
1_25、1_25a．．．雜質擴散區域
1_26．．．區域
1_27．．．磊晶晶圓
1_31．．．電洞性缺陷
Ax．．．法線軸
E．．．磊晶基板
G2~G4．．．原料
L．．．厚度
S．．．座標系統
S101~S105．．．步驟
X、Y．．．座標
Z．．．軸
圖1係表示本實施形態之III-V族化合物半導體受光元件之構造的圖式；
圖2(a)、圖2(b)係表示製作本實施形態之III-V族化合物半導體受光元件之方法中的主要步驟之圖式；
圖3(a)、圖3(b)係表示製作本實施形態之III-V族化合物半導體受光元件之方法中的主要步驟之圖式；
圖4(a)、圖4(b)係表示製作本實施形態之III-V族化合物半導體受光元件之方法中的主要步驟之圖式；
圖5(a)、圖5(b)係表示2種磊晶基板之構造的圖式；
圖6係表示藉由二次離子質譜法對圖5中所示之2種磊晶基板之第2 InGaAs層及InP窗層進行測定所得的Sb濃度之圖式；
圖7係表示實施例1所示之光電二極體之構造的圖式；
圖8係表示實施例1中之矽濃度、電子或電洞濃度、暗電流之關係的圖；
圖9係表示用以說明本實施形態之受光元件之構成的圖；
圖10(a)、圖10(b)係用以說明本實施形態之受光元件之效果的圖；
圖11係用以說明本實施形態之磊晶晶圓之構成的圖；
圖12係表示本實施形態之受光元件之實施例及比較例的圖；及
圖13係表示本實施形態之受光元件之實施例及比較例的圖。

Claims (40)

  1. 一種III-V族化合物半導體受光元件，其特徵在於：其具備：半導體基板，其具有主面；受光層，其設置於上述半導體基板之上述主面上；InP層，其設置於上述受光層上，具有第1及第2部分；及陽極區域，其包含自上述InP層之上述第1部分之表面朝上述受光層之方向延伸的p型半導體；並且上述受光層之帶隙小於InP之帶隙，上述InP層中添加有n型摻雜劑，上述InP層之上述第2部分中之多數載子為電子，上述InP層之上述第2部分中之電子濃度為1×1016cm-3以上。
  2. 如請求項1之III-V族化合物半導體受光元件，其中上述InP層之上述第2部分中之電子濃度為1×1019cm-3以下。
  3. 一種III-V族化合物半導體受光元件，其特徵在於：其具備：半導體基板，其具有主面；受光層，其設置於上述半導體基板之上述主面上；及InP層，其設置於上述受光層上；並且上述受光層之帶隙小於InP之帶隙，上述InP層中添加有施體，上述InP層之施體密度為1×1016cm-3以上。
  4. 如請求項3之III-V族化合物半導體受光元件，其中上述InP層中之施體密度為1×1019cm-3以下。
  5. 如請求項3或4之III-V族化合物半導體受光元件，其中上述InP層中之施體為矽。
  6. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其中上述受光層具有至少含有銻作為V族元素之III-V族化合物半導體層。
  7. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其中上述InP層含有銻作為雜質。
  8. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其中上述InP層中之銻濃度為1×1017cm-3以上，上述InP層中之銻濃度為1×1019cm-3以下。
  9. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其進而具備設置於上述受光層與上述InP層之間的非摻雜之InGaAs層，上述InP層之上述銻濃度高於上述InGaAs層之銻濃度。
  10. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其進而具備包含覆蓋上述InP層之上述第2部分之表面的絕緣體之鈍化膜。
  11. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其中上述受光層具有包含InGaAs層及GaAsSb層之多重量子井構造、以及包含GaInNAs層及GaAsSb層之多重量子井構造的至少任一種， 上述受光層含有GaAsSb層。
  12. 如請求項1至4中任一項之III-V族化合物半導體受光元件，其中上述半導體基板包含導電性InP，該III-V族化合物半導體受光元件進而具備設置於上述半導體基板之背面的陰極電極。
  13. 一種製作III-V族化合物半導體受光元件之方法，其特徵在於：其包括：於成長爐中配置基板之步驟；於上述成長爐中，成長上述III-V族化合物半導體受光元件所用之半導體積層而形成磊晶基板之步驟；於受光層上形成InP層後，自上述成長爐中取出上述磊晶基板之步驟；及自上述成長爐中取出上述磊晶基板後，自上述InP層之表面導入p型摻雜劑，形成包含朝上述受光層之方向延伸之p型半導體的陽極區域之步驟；並且成長上述半導體積層之上述步驟包括：於上述基板之主面上形成上述受光層之步驟；及將包含n型摻雜劑、銦原料及磷原料之原料氣體供給於上述成長爐，於上述受光層上形成n型導電性之上述InP層之步驟；且上述受光層之帶隙小於InP之帶隙，上述InP層中之電子濃度為1×1016cm-3以上。
  14. 如請求項13之方法，其中上述InP層中之電子濃度為1×1019cm-3以下。
  15. 一種製作III-V族化合物半導體受光元件之方法，其特徵在於：其包括：於成長爐中配置基板之步驟；於上述成長爐中，成長上述III-V族化合物半導體受光元件所用之半導體積層而形成磊晶基板之步驟；於受光層上形成InP層後，自上述成長爐中取出上述磊晶基板之步驟；及自上述成長爐中取出上述磊晶基板後，自上述InP層之表面導入p型摻雜劑，形成包含朝上述受光層之方向延伸之p型半導體的陽極區域之步驟；並且成長上述半導體積層之上述步驟包括：於上述基板之主面上形成上述受光層之步驟；及將包含n型摻雜劑、銦原料及磷原料之原料氣體供給於上述成長爐，於上述受光層上形成n型導電性之上述InP層之步驟；且上述受光層之帶隙小於InP之帶隙，上述InP層中之施體密度為1×1016cm-3以上。
  16. 如請求項15之方法，其中上述InP層中之施體密度為1×1019cm-3以下。
  17. 如請求項15或16之方法，其中上述InP層中之施體為矽。
  18. 如請求項13至16中任一項之方法，其包括將包含銻原料及V族原料之原料氣體供給於上述成長爐之步驟，上述受光層具有至少含有銻作為V族元素之III-V族化合物半導體層。
  19. 如請求項13至16中任一項之方法，其中上述InP層含有銻作為雜質。
  20. 如請求項13至16中任一項之方法，其中上述InP層中之銻濃度為1×1017cm-3以上，上述InP層中之銻濃度為1×1019cm-3以下。
  21. 如請求項13至16中任一項之方法，其進而包括：於成長上述InP層之前，將包含III族原料及V族原料之原料氣體供給於上述成長爐，於上述受光層上成長InGaAs層之步驟；上述InGaAs層之銻濃度低於上述InP層之上述銻濃度。
  22. 如請求項13至16中任一項之方法，其中上述受光層具有包含InGaAs層及GaAsSb層之多重量子井構造、以及包含GaInNAs層及GaAsSb層之多重量子井構造的至少任一種，上述受光層含有GaAsSb層。
  23. 如請求項13至16中任一項之方法，其中上述受光層及上述InP層之成長係藉由有機金屬氣相成長法進行。
  24. 一種受光元件，其特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具 有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，包含上述窗層及上述擴散濃度分佈調整層之半導體區域係包含沿著與上述受光層之接合面依序配置的第1及第2區域，上述第1區域含有特定之雜質元素且與上述第2區域鄰接，上述第1區域之導電型為p型，自上述窗層與上述擴散濃度分佈調整層之接合面於上述第2區域中朝上述窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之n型載子濃度之最大值在5×1015cm-3以上、1×1019cm-3以下之範圍內。
  25. 如請求項24之受光元件，其中上述特定區域內之n型載子濃度之最大值大於位於上述窗層內或上述擴散濃度分佈調整層內之與上述特定區域鄰接的其他區域內之n型載子濃度之最大值。
  26. 一種受光元件，其特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置， 包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，包含上述窗層及上述擴散濃度分佈調整層之半導體區域係包含沿著與上述受光層之接合面依序配置的第1及第2區域，上述第1區域含有特定之雜質元素且與上述第2區域鄰接，上述第1區域之導電型為p型，自上述窗層與上述擴散濃度分佈調整層之接合面朝上述窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之施體濃度之最大值在5×1015cm-3以上、1×1019cm-3以下之範圍內。
  27. 如請求項26之受光元件，其中上述特定區域內之施體濃度之最大值大於位於上述窗層內或上述擴散濃度分佈調整層內之與上述特定區域鄰接的其他區域內之施體濃度之最大值。
  28. 如請求項24至27中任一項之受光元件，其中上述特定區域之厚度為0.02μm以上、0.2μm以下。
  29. 如請求項26或27之受光元件，其中上述施體為Si。
  30. 如請求項24至27中任一項之受光元件，其中上述雜質元素為Zn。
  31. 如請求項24至27中任一項之受光元件，其中上述擴散濃度分佈調整層包含InGaAs。
  32. 如請求項24至27中任一項之受光元件，其中上述窗層包含InP。
  33. 如請求項24至27中任一項之受光元件，其中上述受光層為第二型多重量子井構造。
  34. 如請求項33之受光元件，其中上述多重量子井構造包含InxGa1-xAs(0.38≦x≦0.68)與GaAs1-ySby(0.36≦y≦0.62)之對、或Ga1-tIntNuAs1-u(0.4≦t≦0.8、0<u≦0.2)與GaAs1-vSbv(0.36≦v≦0.62)之對。
  35. 一種磊晶晶圓，其特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述 窗層之間，自上述窗層與上述擴散濃度分佈調整層之接合面朝該窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之n型載子濃度之最大值在5×1015cm-3以上、1×1019cm-3以下之範圍內。
  36. 如請求項35之磊晶晶圓，其中上述窗層之上述特定區域內之n型載子濃度之最大值大於位於上述窗層內或上述擴散濃度分佈調整層內之與上述特定區域鄰接的其他區域內之n型載子濃度之最大值。
  37. 一種磊晶晶圓，其特徵在於：其具備：基板，其包含III-V族半導體；受光層，其設置於上述基板上；擴散濃度分佈調整層，其與上述受光層鄰接而設置，包含III-V族半導體；及窗層，其與上述擴散濃度分佈調整層鄰接而設置，具有大於上述擴散濃度分佈調整層之帶隙能，包含III-V族半導體；並且上述受光層係設置於上述基板與上述擴散濃度分佈調整層之間，上述擴散濃度分佈調整層係設置於上述受光層與上述窗層之間，自上述窗層與上述擴散濃度分佈調整層之接合面朝該窗層內或上述擴散濃度分佈調整層內延伸的特定區域內之施體濃度之最大值在5×1015cm-3以上、1×1019cm-3以 下之範圍內。
  38. 如請求項37之磊晶晶圓，其中上述窗層之上述特定區域內之施體濃度之最大值大於位於上述窗層內或上述擴散濃度分佈調整層內之與上述特定區域鄰接的其他區域內之施體濃度之最大值。
  39. 如請求項37或38之磊晶晶圓，其中上述施體為Si。
  40. 如請求項35至38中任一項之磊晶晶圓，其中上述特定區域之厚度為0.02μm以上、0.2μm以下。
TW099124772A 2009-09-07 2010-07-27 A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer TWI552371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009206310A JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ
JP2009206288A JP4702474B2 (ja) 2009-09-07 2009-09-07 Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法

Publications (2)

Publication Number Publication Date
TW201133908A TW201133908A (en) 2011-10-01
TWI552371B true TWI552371B (zh) 2016-10-01

Family

ID=43649172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124772A TWI552371B (zh) 2009-09-07 2010-07-27 A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer

Country Status (6)

Country Link
US (3) US8866199B2 (zh)
EP (1) EP2477234B1 (zh)
KR (1) KR101308761B1 (zh)
CN (2) CN102292833B (zh)
TW (1) TWI552371B (zh)
WO (1) WO2011027624A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327892B2 (ja) * 2010-09-02 2013-10-30 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
JP5748176B2 (ja) * 2011-11-01 2015-07-15 住友電気工業株式会社 受光素子、エピタキシャルウエハおよびその製造方法
EA201201245A1 (ru) * 2012-09-14 2013-07-30 Ооо "Лед Микросенсор Нт" Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры
JP2014127499A (ja) * 2012-12-25 2014-07-07 Sumitomo Electric Ind Ltd 受光デバイス、その製造法、およびセンシング装置
US8963274B2 (en) * 2013-03-15 2015-02-24 Sensors Unlimited, Inc. Epitaxial structure for vertically integrated charge transfer gate technology in optoelectronic materials
JP2014216382A (ja) * 2013-04-23 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
WO2014175128A1 (ja) * 2013-04-23 2014-10-30 住友電気工業株式会社 半導体素子およびその製造方法
CN103337556A (zh) * 2013-06-13 2013-10-02 中国科学院上海微系统与信息技术研究所 晶格匹配体系上裁剪带隙波长提高光电探测器性能的方法
CN105720130B (zh) * 2015-07-10 2018-01-30 中国科学院物理研究所 基于量子阱带间跃迁的光电探测器
WO2018204933A1 (en) 2017-05-05 2018-11-08 Karsten Manufacturing Corporation Golf club head with adjustable resting face angle
JP6881027B2 (ja) * 2017-05-24 2021-06-02 住友電気工業株式会社 半導体受光素子、及び半導体受光素子の製造方法
JP7078049B2 (ja) * 2017-09-01 2022-05-31 住友電気工業株式会社 半導体積層体、受光素子および半導体積層体の製造方法
TWI772587B (zh) 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
US20210104638A1 (en) 2019-10-04 2021-04-08 Sensors Unlimited, Inc. Visible-swir hyper spectral photodetectors with reduced dark current
CN113363341A (zh) * 2021-06-24 2021-09-07 湖南汇思光电科技有限公司 一种PIN型InGaAsSb探测器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035530A1 (en) * 2000-04-26 2001-11-01 Takashi Udagawa Vapor phase deposition system
US20020008249A1 (en) * 2000-07-19 2002-01-24 Fujitsu Quantum Devices Limited Compound semiconductor device
US20040119129A1 (en) * 2002-12-18 2004-06-24 Giboney Kirk S Unipolar photodiode having a schottky junction contact
US20050045941A1 (en) * 2003-07-23 2005-03-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and method of fabricating the same
US20060001118A1 (en) * 2004-06-30 2006-01-05 Boisvert Joseph C Low capacitance avalanche photodiode
US20070264835A1 (en) * 2006-05-02 2007-11-15 Sumitomo Electric Industries, Ltd. Photodiode Array, Method For Manufacturing The Same, And The Optical Measurement System Thereof
TWI311817B (en) * 2005-09-12 2009-07-01 Mitsubishi Electric Corp Avalanche photodiode
US20090218594A1 (en) * 2008-02-28 2009-09-03 Mitsubishi Electric Corporation Semiconductor light receiving element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680179A (en) 1979-12-05 1981-07-01 Nec Corp Planar type hetero-junction light detector
JPS61172381A (ja) * 1984-12-22 1986-08-04 Fujitsu Ltd ＩｎＰ系化合物半導体装置
JP2708409B2 (ja) 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
US5185272A (en) * 1990-04-16 1993-02-09 Fujitsu Limited Method of producing semiconductor device having light receiving element with capacitance
JPH0547692A (ja) 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05160426A (ja) 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JP3183931B2 (ja) * 1992-01-24 2001-07-09 日本電気株式会社 半導体受光素子
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
JP2005260118A (ja) * 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
JP5008874B2 (ja) * 2005-02-23 2012-08-22 住友電気工業株式会社 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
JP5260909B2 (ja) * 2007-07-23 2013-08-14 住友電気工業株式会社 受光デバイス
JP4840451B2 (ja) 2009-01-22 2011-12-21 住友電気工業株式会社 近赤外イメージセンサ
US7968963B2 (en) * 2009-04-08 2011-06-28 Sumitomo Electric Industries, Ltd. Photodiode array and image pickup device using the same
EP2454760A2 (en) * 2009-07-17 2012-05-23 Lockheed Martin Corporation Strain-balanced extended-wavelength barrier photodetector

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035530A1 (en) * 2000-04-26 2001-11-01 Takashi Udagawa Vapor phase deposition system
US20020008249A1 (en) * 2000-07-19 2002-01-24 Fujitsu Quantum Devices Limited Compound semiconductor device
US20040119129A1 (en) * 2002-12-18 2004-06-24 Giboney Kirk S Unipolar photodiode having a schottky junction contact
US20050045941A1 (en) * 2003-07-23 2005-03-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and method of fabricating the same
US20060001118A1 (en) * 2004-06-30 2006-01-05 Boisvert Joseph C Low capacitance avalanche photodiode
TWI311817B (en) * 2005-09-12 2009-07-01 Mitsubishi Electric Corp Avalanche photodiode
US20070264835A1 (en) * 2006-05-02 2007-11-15 Sumitomo Electric Industries, Ltd. Photodiode Array, Method For Manufacturing The Same, And The Optical Measurement System Thereof
US20090218594A1 (en) * 2008-02-28 2009-09-03 Mitsubishi Electric Corporation Semiconductor light receiving element

Also Published As

Publication number Publication date
EP2477234B1 (en) 2021-06-23
CN103426966A (zh) 2013-12-04
KR20110081264A (ko) 2011-07-13
CN102292833B (zh) 2015-07-29
EP2477234A4 (en) 2018-05-09
US9159853B2 (en) 2015-10-13
KR101308761B1 (ko) 2013-09-17
US20120168720A1 (en) 2012-07-05
US20150001466A1 (en) 2015-01-01
US20140061588A1 (en) 2014-03-06
TW201133908A (en) 2011-10-01
CN102292833A (zh) 2011-12-21
EP2477234A1 (en) 2012-07-18
WO2011027624A1 (ja) 2011-03-10
US8866199B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
TWI552371B (zh) A group III-V compound semiconductor light-receiving element, a method for fabricating a III-V compound semiconductor light-receiving element, a light-receiving element, and an epitaxial wafer
US8729527B2 (en) Light-receiving element, light-receiving element array, method for manufacturing light-receiving element and method for manufacturing light-receiving element array
JP2009206499A5 (zh)
US20120196398A1 (en) Photodiode array, method for manufacturing photodiode array, epitaxial wafer, and method for manufacturing epitaxial wafer
WO2015059988A1 (ja) エピタキシャルウエハおよびその製造方法
US9608148B2 (en) Semiconductor element and method for producing the same
TW201501279A (zh) 半導體元件及其製造方法
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP4702474B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP2015015306A (ja) 半導体素子およびその製造方法
JP2014110380A (ja) アレイ型受光素子、及びアレイ型受光素子を製造する方法
JP4941525B2 (ja) 半導体素子の製造方法
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5983716B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5391945B2 (ja) 受光素子及びエピタキシャルウェハ
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ
JP5794288B2 (ja) 受光素子アレイ及びエピタキシャルウェハ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees