CN103426966A - 受光元件 - Google Patents

受光元件 Download PDF

Info

Publication number
CN103426966A
CN103426966A CN2013102584046A CN201310258404A CN103426966A CN 103426966 A CN103426966 A CN 103426966A CN 2013102584046 A CN2013102584046 A CN 2013102584046A CN 201310258404 A CN201310258404 A CN 201310258404A CN 103426966 A CN103426966 A CN 103426966A
Authority
CN
China
Prior art keywords
layer
mentioned
inp
photo detector
diffusion concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102584046A
Other languages
English (en)
Inventor
秋田胜史
石塚贵司
藤井慧
永井阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009206310A external-priority patent/JP5391945B2/ja
Priority claimed from JP2009206288A external-priority patent/JP4702474B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103426966A publication Critical patent/CN103426966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种可减少暗电流的受光元件，其具备衬底、受光层、扩散浓度分布调整层及窗层，受光层设置在衬底与扩散浓度分布调整层之间，扩散浓度分布调整层设置在受光层与窗层之间，包含窗层及扩散浓度分布调整层的半导体区域包含沿着与受光层的接合面依次配置的第一及第二区域，第一区域含有规定的杂质元素且与第二区域邻接，第一区域的导电型为p型，自窗层与扩散浓度分布调整层的接合面在第二区域中朝上述窗层内或扩散浓度分布调整层内延伸的规定区域内的n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。

Description

受光元件
本申请为2010年7月21日提交的、申请号为201080005491.9、国际申请号为PCT/JP2010/062228、发明名称为“III-V族化合物半导体受光元件、制作III-V族化合物半导体受光元件的方法、受光元件及外延晶片”的申请的分案申请。 
技术领域
本发明关于一种III-V族化合物半导体受光元件、制作III-V族化合物半导体受光元件的方法、受光元件及外延晶片。 
背景技术
在非专利文献1中，记载有制作截止波长为2.39微米的光电二极管。受光元件包含设置在InP衬底上的受光层、及p型InGaAs窗层。该受光层包含InGaAs/GaAsSb的第二型量子阱构造。在台面蚀刻后，在p型InGaAs窗层上形成SiO2钝化膜。 
现有技术文献 
非专利文献1：R.Sidhu,「Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells」IEEE Photonics Technology Letters,Vol.17,No.12(2005),pp.2715-2717 
发明内容
根据发明人的见解，在使用InGaAs窗层时，暗电流较InP窗层有所增加。因此，在InP衬底上具有受光层的受光元件所用的外延膜构造中，该膜构造的最上层使用InP窗层。在以外延层为入射面的表面入射型光电二极管中，InP窗层不吸收应到达受光层的近红外线。另外，如已述那样，InP窗层对暗电流的抑制也有效。 
该光电二极管的外延叠层利用有机金属气相成长法而成长。外延叠层包含受光层。当该受光层包含InGaAs/GaAsSb第二型量子阱构造之类的含有Sb作为V族构成元素的III-V化合物半导体时，在该外延叠层的成长中，成长出含有Sb作为V族构成元素的III-V化合物半导体层后，进行InP窗层的结晶成长。然后，在外延叠层的一部分上选择性地形成阳极区域而形成pn接合。 
在如此制作的光电二极管的特性测定时，发明人遭遇了预料之外的电气特性(暗电流增加)。根据该预料之外的特性的进一步的调查，原本表现出n型的InP窗层表现出p型导电性。若InP窗层表现出p型导电，则在选择性地形成的阳极区域以外的区域中也形成pn接合，因此存在以下问题：pn接合区域扩大；以及由于pn接合在表面露出而引起表面泄漏电流增大，由此导致暗电流增大。而且，发明人在调查其主要原因的过程中发现存在如下情况。例如发现，InP窗层的成长中未供给的锑以超过本底水平(background level)的量作为杂质而混入至InP中。根据发明人的研究，锑的混入是InP所特有的。 
本发明是鉴于上述情况而完成的，其目的在提供一种III-V族化合物半导体受光元件及其制作方法，该III-V族化合物半导体受光元件具有含有含Sb作为V族构成元素的III-V化合物半导体层的受光层及n型InP窗层，且可减少暗电流，另外，本发明的目的在提供一种可减少暗电流的受光元件及外延晶片。 
本发明的一个侧面的III-V族化合物半导体受光元件具备：(a)半导体衬底，具有主面；(b)受光层，设置在上述半导体衬底的上述主面上；(c)InP层，设置在上述受光层上，具有第一及第二部分；及(d)阳极区域，包含自上述InP层的上述第一部分的表面朝上述受光层的方向延伸的p型半导体。上述受光层的带隙小于InP的带隙，上述InP层中添加有n型掺杂剂，上述InP层的上述第二部分中的多数载体为电子，上述InP层的 上述第二部分中的电子浓度为1×1016cm-3以上。 
根据该III-V族化合物半导体受光元件，由于受光层的III-V族化合物半导体层的成长时所供给的锑残留在成长炉中(即记忆效应)，所以成长在受光层上的InP层中含有锑作为杂质。根据发明人的调查，InP层中的锑杂质生成空穴。添加至InP层中的n型掺杂剂补偿该生成载体，而使InP层的第二部分中的多数载体成为电子。由于电子浓度为1×1016cm-3以上，所以InP层的第二部分表现出充分的n导电性。因此，选择性地形成的阳极区域以外的区域成为n导电性，由此可形成选择性的pn接合，所以减少暗电流。 
本发明的一个侧面的III-V族化合物半导体受光元件具备：(a)半导体衬底，具有主面；(b)受光层，设置在上述半导体衬底的上述主面上；及(c)InP层，设置在上述受光层上。上述受光层的带隙小于InP的带隙，上述InP层中添加有施体，上述InP层的施体密度为1×1016cm-3以上。 
根据该III-V族化合物半导体受光元件，由于受光层的III-V族化合物半导体层的成长时所供给的锑残留在成长炉中(即记忆效应)，所以成长在受光层上的InP层中含有锑作为杂质。根据发明人的调查，InP层中的锑杂质生成空穴。InP层中的施体补偿该生成载体，而使InP层的第二部分中的多数载体成为电子。由于施体密度为1×1016cm-3以上，所以InP层的第二部分表现出充分的n导电性。因此，选择性地形成的阳极区域以外的区域成为n导电性，由此可形成选择性的pn接合，所以减少暗电流。 
在该III-V族化合物半导体受光元件中，上述InP层中的施体密度可为1×1019cm-3以下。另外，在该III-V族化合物半导体受光元件中，上述InP层中的施体可为硅。 
在该III-V族化合物半导体受光元件中，上述受光层可具有至少含 有锑作为V族元素的III-V族化合物半导体层。另外，在该III-V族化合物半导体受光元件中，上述InP层可含有锑作为杂质。 
在该III-V族化合物半导体受光元件中，上述InP层的上述第二部分中的电子浓度可为1×1019cm-3以下。 
根据该III-V族化合物半导体受光元件，在InP层的第二部分具有不超过1×1019cm-3的电子浓度时，可对阳极区域赋予适当的特性。 
在该III-V族化合物半导体受光元件中，上述InP层中的锑浓度可为1×1017cm-3以上，上述InP层中的锑浓度可为1×1019cm-3以下。 
根据该III-V族化合物半导体受光元件，InP层中的混入锑浓度为上述范围，该浓度范围的锑杂质的一部分以提供空穴的方式作用。硅的添加具有补偿该所提供的空穴载体、进而使多数载体成为电子的功能，选择性地形成的阳极区域以外的区域成为n导电性，由此可形成选择性的pn接合，所以可减少暗电流。 
在该III-V族化合物半导体受光元件中，可进而具备设置在上述受光层与上述InP层之间的非掺杂的InGaAs层。上述InP层的上述锑浓度高于上述InGaAs层的锑浓度。 
根据该III-V族化合物半导体受光元件，InGaAs层发挥调整阳极区域相对于受光层的位置的作用。另一方面，虽然该InGaAs层也含有锑作为杂质，但InP层的锑浓度高于InGaAs层的锑浓度。因此InGaAs层可为非掺杂。 
在该III-V族化合物半导体受光元件中，可进而具备包含覆盖上述InP层的上述第二部分的表面的由绝缘体构成的钝化膜。 
根据III-V族化合物半导体受光元件，可减少由窗层的材料引起的暗电流，并且也可减少表面泄漏电流。 
在该III-V族化合物半导体受光元件中，上述受光层可具有包含InGaAs层及GaAsSb层的多量子阱构造、以及包含GaInNAs层及GaAsSb层的多量子阱构造的至少任一种，上述受光层可含有GaAsSb层。 
根据该III-V族化合物半导体受光元件，可获得所需波长灵敏度的受光层。 
在该III-V族化合物半导体受光元件中，上述半导体衬底包含导电性InP，该III-V族化合物半导体受光元件可进而具备设置在上述半导体衬底的背面的阴极电极。 
根据该III-V族化合物半导体受光元件，InP衬底可提供良好受光灵敏度的受光层。另外，通过选择性形成在InP层的第一部分的包含由自表面到达受光层的p型半导体的阳极区域与InP衬底的阴极，可提供良好的受光特性。 
本发明的其它侧面是一种制作III-V族化合物半导体受光元件的方法。该方法包括：(a)在成长炉中配置衬底的步骤；(b)在上述成长炉中，成长上述III-V族化合物半导体受光元件所用的半导体叠层而形成外延衬底的步骤；(c)在受光层上形成InP层后，自上述成长炉中取出上述外延衬底的步骤；及(d)自上述成长炉中取出上述外延衬底后，自上述InP层的表面导入p型掺杂剂，形成包含朝上述受光层的方向延伸的p型半导体的阳极区域的步骤。成长上述半导体叠层的上述步骤包括：(b1)将含有锑原料及V族原料的原料气体供给于上述成长炉，在上述衬底的主面上形成具有至少含有锑作为V族构成元素的III-V族化合物半导体层的上述受光层的步骤；及(b2)停止对上述成长炉供给锑原料后，将包含n型掺杂剂、铟原料及磷原料的原料气体供给于上述成长炉，在上述 受光层上形成n型导电性的上述InP层的步骤。上述受光层的带隙小于InP的带隙，上述InP层含有锑作为杂质，上述InP层中的电子浓度为1×1016cm-3以上。 
根据该方法，虽然在受光层上成长InP层时未对成长炉供给锑，但由于受光层的III-V族化合物半导体层成长时所供给的锑残留在成长炉中(即记忆效应)，所以InP层中含有锑作为杂质。根据发明人的调查，InP层中的锑杂质生成空穴。添加至InP层中的n型掺杂剂补偿该生成载体，而使InP层的第二部分中的多数载体成为电子。由于电子浓度为1×1016cm-3以上，因此InP层的第二部分表现出充分的n导电性。 
本发明的其它侧面是一种制作III-V族化合物半导体受光元件的方法。该方法包括：(a)在成长炉中配置衬底的步骤；(b)在上述成长炉中，成长上述III-V族化合物半导体受光元件所用的半导体叠层而形成外延衬底的步骤；(c)在受光层上形成InP层后，自上述成长炉中取出上述外延衬底的步骤；及(d)自上述成长炉中取出上述外延衬底后，自上述InP层的表面导入p型掺杂剂，形成包含朝上述受光层的方向延伸的p型半导体的阳极区域的步骤。成长上述半导体叠层的上述步骤包括：(b1)在上述衬底的主面上形成上述受光层的步骤；及(b2)将含有n型掺杂剂、铟原料及磷原料的原料气体供给于上述成长炉，在上述受光层上形成n型导电性的上述InP层的步骤。上述受光层的带隙小于InP的带隙，上述InP层中的施体密度为1×1016cm-3以上。 
根据该方法，虽然在受光层上成长InP层时未对成长炉供给锑，但由于受光层的III-V族化合物半导体层成长时所供给的锑残留在成长炉中(即记忆效应)，所以InP层中含有锑作为杂质。根据发明人的调查，InP层中的锑杂质生成空穴。InP层中的施体补偿该生成载体，而使InP层的第二部分中的多数载体成为电子。由于施体密度为1×1016cm-3以上，因此InP层的第二部分表现出充分的n导电性。 
在该方法中，上述InP层中的施体密度可为1×1019cm-3以下。另外，在该方法中，上述InP层中的施体可为硅。 
该方法可包括将含有锑原料及V族原料的原料气体供给于上述成长炉的步骤，上述受光层可具有至少含有锑作为V族元素的III-V族化合物半导体层。另外，在该方法中，上述InP层可含有锑作为杂质。 
在该方法中，上述InP层的上述第二部分中的电子浓度可为1×1019cm-3以下。 
根据该方法，在InP层具有不超过1×1019cm-3的电子浓度时，可不增加用以形成阳极区域的p型掺杂剂量而对阳极区域赋予适当的特性。 
在该方法中，上述InP层中的锑浓度可为1×1017cm-3以上，上述InP层中的锑浓度可为1×1019cm-3以下。 
根据该方法，InP层中的混入锑浓度为上述范围，该浓度范围的锑杂质的一部分以提供空穴的方式作用。 
该方法可进而包括：在成长上述InP层之前，将含有III族原料及V族原料的原料气体供给于上述成长炉，在上述受光层上成长InGaAs层的步骤。上述InGaAs层的锑浓度低于上述InP层的上述锑浓度。 
根据该方法，InGaAs层发挥调整阳极区域相对于受光层的位置的作用。另一方面，虽然该InGaAs层也含有锑作为杂质，但InP层的锑浓度高于InGaAs层的锑浓度。因此InGaAs层为非掺杂。 
在该方法中，上述受光层可具有包含InGaAs层及GaAsSb层的多量子阱构造、以及包含GaInNAs层及GaAsSb层的多量子阱构造的至少任一种，上述受光层可含有GaAsSb层。 
根据该方法，可形成所需波长灵敏度的受光层。 
在该方法中，上述受光层及上述InP层的成长可通过有机金属气相成长法进行。根据该方法，虽然可成长良好特性的受光层及InP层，但在InP的成长中产生锑的记忆效应。 
本发明的一个侧面的受光元件的特征在于，其具备：衬底，包含III-V族半导体；受光层，设置在上述衬底上；扩散浓度分布调整层，与上述受光层邻接而设置，包含III-V族半导体；及窗层，与上述扩散浓度分布调整层邻接而设置，具有大于上述扩散浓度分布调整层的带隙能，包含III-V族半导体；并且上述受光层设置在上述衬底与上述扩散浓度分布调整层之间，上述扩散浓度分布调整层设置在上述受光层与上述窗层之间，包含上述窗层及上述扩散浓度分布调整层的半导体区域包含沿着与上述受光层的接合面依次配置的第一及第二区域，上述第一区域含有规定的杂质元素且与上述第二区域邻接，上述第一区域的导电型为p型，自上述窗层与上述扩散浓度分布调整层的接合面在上述第二区域中朝上述窗层内或上述扩散浓度分布调整层内延伸的规定区域内的n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。 
若载体浓度不足5×1015cm-3或超过1×1019cm-3，则在两个受光元件作为像素而邻接时，该邻接像素间未形成良好的pnp接合，邻接像素中发生电流泄漏而暗电流增加。另外，在扩散浓度分布调整层与窗层的接合面(扩散浓度分布调整层与窗层的界面)，由于空穴性缺陷的产生、或带不连续(band discontinuity)所导致的载体的空乏化，在邻接像素间未形成良好的pnp接合，可能导致邻接像素中发生电流泄漏而暗电流增加。相对于此，本发明的一个侧面的受光元件使扩散浓度分布调整层与窗层的接合面的n型载体浓度高于扩散浓度分布调整层及窗层，由此可减少暗电流。 
在该受光元件中，上述规定区域内的n型载体浓度的最大值可大于位于上述窗层内或上述扩散浓度分布调整层内且与上述规定区域邻接的其它区域内的n型载体浓度的最大值。如此，仅在扩散浓度分布调整层与窗层的接合面附近提高载体浓度，特别可减少暗电流。 
本发明的一个侧面的受光元件的特征在于，具备：衬底，包含III-V族半导体；受光层，设置在上述衬底上；扩散浓度分布调整层，与上述受光层邻接而设置，包含III-V族半导体；及窗层，与上述扩散浓度分布调整层邻接而设置，具有大于上述扩散浓度分布调整层的带隙能，包含III-V族半导体；并且上述受光层设置在上述衬底与上述扩散浓度分布调整层之间，上述扩散浓度分布调整层设置在上述受光层与上述窗层之间，包含上述窗层及上述扩散浓度分布调整层的半导体区域包含沿着与上述受光层的接合面依次配置的第一及第二区域，上述第一区域仅含有规定的杂质元素且与上述第二区域邻接，上述第一区域的导电型为p型，自上述窗层与上述扩散浓度分布调整层的接合面朝上述窗层内或上述扩散浓度分布调整层内延伸的规定区域内的施体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。 
若载体浓度不足5×1015cm-3或超过1×1019cm-3，则在两个受光元件作为像素而邻接时，该邻接像素间未形成良好的pnp接合，邻接像素中发生电流泄漏而暗电流增加。另外，在扩散浓度分布调整层与窗层的接合面，由于空穴性缺陷的产生、或带不连续所致的载体的空乏化，邻接像素间未形成良好的pnp接合，可能导致邻接像素中发生电流泄漏而暗电流增加。相对于此，本发明的一个侧面的受光元件使扩散浓度分布调整层与窗层的接合面的n型载体浓度高于扩散浓度分布调整层及窗层，由此可减少暗电流。而且，通过添加施体杂质，可实现如上所述的载体浓度。 
在该受光元件中，上述规定区域内的施体浓度的最大值可大于位 于上述窗层内或上述扩散浓度分布调整层内且与上述规定区域邻接的其它区域内的施体浓度的最大值。如此，仅在扩散浓度分布调整层与窗层的接合面附近提高施体浓度，特别可减少暗电流。进而，上述规定区域的厚度可为0.02μm以上、0.2μm以下。若规定区域的厚度小于0.02μm，则无法补偿空穴性缺陷的产生、或带不连续所致的载体的空乏化，而无法减少暗电流。若规定区域的厚度超过0.2μm，则由于过量的n型载体而暗电流增大。 
在该受光元件中，上述施体可为Si。通过使用Si，可容易地控制n型载体浓度或施体浓度。 
在该受光元件中，上述杂质元素可为Zn。通过掺杂Zn作为杂质元素而形成p型区域，因此可在外延晶片中形成数组状地排列的多个受光元件。 
在该受光元件中，上述扩散浓度分布调整层可包含InGaAs。与InP中相比，InGaAs中的Zn的扩散速度更慢，因此Zn的扩散深度的控制性提高。 
在该受光元件中，上述窗层可包含InP。在InP的结晶表面形成钝化膜的技术与在InGaAs的表面形成钝化膜的技术相比，存在蓄积，而可容易地控制表面的暗电流泄漏。包含InP的窗层在设定成以外延层为入射面侧的构造时，防止较受光层更靠入射侧的近红外光的吸收等，并且在暗电流的抑制方面有效地发挥作用。 
在该受光元件中，上述受光层可为第二型多量子阱构造。因此，可制作对近红外区的长波长侧(波长＞2μm)具有受光灵敏度的受光元件。 
在该受光元件中，上述多量子阱构造可包含InxGa1-xAs (0.38≤x≤0.68)与GaAs1-ySby(0.36≤y≤0.62)的对、或Ga1-tIntNuAs1-u(0.4≤t≤0.8、0＜u≤0.2)与GaAs1-vSbv(0.36≤v≤0.62)的对。由此，可在保持良好的结晶性的基础上、高效率地大量制造对近红外区具有受光灵敏度的光电二极管等。 
本发明的一侧面的外延晶片的特征在于，具备：衬底，包含III-V族半导体；受光层，设置在上述衬底上；扩散浓度分布调整层，与上述受光层邻接而设置，包含III-V族半导体；及窗层，与上述扩散浓度分布调整层邻接而设置，具有大于上述扩散浓度分布调整层的带隙能，包含III-V族半导体；并且上述受光层设置在上述衬底与上述扩散浓度分布调整层之间，上述扩散浓度分布调整层设置在上述受光层与上述窗层之间，自上述窗层与上述扩散浓度分布调整层的接合面朝该窗层内或上述扩散浓度分布调整层内延伸的规定区域内的n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。 
若载体浓度不足5×1015cm-3或超过1×1019cm-3，则在两个受光元件作为像素而在外延晶片内邻接时，该邻接像素间未形成良好的pnp接合，邻接像素中发生电流泄漏而暗电流增加。另外，在扩散浓度分布调整层与窗层的接合面，由于空穴性缺陷的产生、或带不连续所致的载体的空乏化，在邻接像素间未形成良好的pnp接合，可能邻接像素中发生电流泄漏而暗电流增加。相对于此，本发明的一个侧面的外延晶片使扩散浓度分布调整层与窗层的接合面的n型载体浓度高于扩散浓度分布调整层及窗层，由此可减少暗电流。 
在该外延晶片中，上述窗层的上述规定区域内的n型载体浓度的最大值可大于位于上述窗层内或上述扩散浓度分布调整层内且与上述规定区域邻接的其它区域内的n型载体浓度的最大值。如此，仅在扩散浓度分布调整层与窗层的接合面附近提高载体浓度，特别可减少暗电流。 
本发明的一个侧面的外延晶片的特征在于，具备：衬底，包含III-V 族半导体；受光层，设置在上述衬底上；扩散浓度分布调整层，与上述受光层邻接而设置，包含III-V族半导体；及窗层，与上述扩散浓度分布调整层邻接而设置，具有大于上述扩散浓度分布调整层的带隙能，包含III-V族半导体；并且上述受光层设置在上述衬底与上述扩散浓度分布调整层之间，上述扩散浓度分布调整层设置在上述受光层与上述窗层之间，自上述窗层与上述扩散浓度分布调整层的接合面朝该窗层内或上述扩散浓度分布调整层内延伸的规定区域内的施体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。 
若载体浓度不足5×1015cm-3或超过1×1019cm-3，则在两个受光元件作为像素而在外延晶片内邻接时，该邻接像素间未形成良好的pnp接合，邻接像素中发生电流泄漏而暗电流增加。另外，在扩散浓度分布调整层与窗层的接合面，由于空穴性缺陷的产生、或带不连续所致的载体的空乏化，在邻接像素间未形成良好的pnp接合，可能导致邻接像素发生电流泄漏而暗电流增加。相对于此，本发明的一个侧面的外延晶片使扩散浓度分布调整层与窗层的接合面的n型载体浓度高于扩散浓度分布调整层及窗层，由此可减少暗电流。并且，通过添加施体杂质，可实现如上所述的载体浓度。 
在该外延晶片中，上述窗层的上述规定区域内的施体浓度的最大值可大于位于上述窗层内或上述扩散浓度分布调整层内且与上述规定区域邻接的其它区域内的施体浓度的最大值。如此，仅在扩散浓度分布调整层与窗层的接合面附近提高施体浓度，特别可减少暗电流。 
在该外延晶片中，上述施体可为Si。通过使用Si，可容易地控制n型载体浓度或施体浓度。进而，上述规定区域的厚度可为0.02μm以上、0.2μm以下。若规定区域的厚度小于0.02μm，则无法补偿空穴性缺陷的产生、或带不连续所致的载体的空乏化，而无法减少暗电流。若规定区域的厚度超过0.2μm，则由于过量的n型载体而暗电流增大。 
因此，本发明可提供一种包含III-V族半导体、且暗电流得到减少的受光元件及外延晶片。 
本发明的各侧面的上述目的及其它目的、特征及优点，根据参照附图而进行的本发明优选实施方式的以下详细说明，可更容易明白。 
发明效果 
如以上所说明，根据本发明的一个侧面，可提供一种III-V族化合物半导体受光元件，其具有含有含Sb作为V族构成元素的III-V化合物半导体层的受光层以及n型InP窗层，且可减少暗电流。另外，根据本发明的一个侧面，可提供一种制作III-V族化合物半导体受光元件的方法。 
附图说明
图1是表示本实施方式的III-V族化合物半导体受光元件的构造的图； 
图2(a)、图2(b)是表示制作本实施方式的III-V族化合物半导体受光元件的方法中的主要步骤的图； 
图3(a)、图3(b)是表示制作本实施方式的III-V族化合物半导体受光元件的方法中的主要步骤的图； 
图4(a)、图4(b)是表示制作本实施方式的III-V族化合物半导体受光元件的方法中的主要步骤的图； 
图5(a)、图5(b)是表示2种外延衬底的构造的图； 
图6是表示通过二次离子质谱法对图5中所示的2种外延衬底的第二InGaAs层及InP窗层进行测定所得的Sb浓度的图； 
图7是表示实施例1所示的光电二极管的构造的图； 
图8是表示实施例1中的硅浓度、电子或空穴浓度、暗电流的关系的图； 
图9是表示用以说明本实施方式的受光元件的构成的图； 
图10(a)、图10(b)是用以说明本实施方式的受光元件的效果的图； 
图11是用以说明本实施方式的外延晶片的构成的图； 
图12是表示本实施方式的受光元件的实施例及比较例的图；及 
图13是表示本实施方式的受光元件的实施例及比较例的图。 
具体实施方式
本发明的见解可通过参照作为例示而示出的附图并考虑以下的详细说明而容易地理解。继而，一面参照随附图，一面对本发明的III-V族化合物半导体受光元件、制作III-V族化合物半导体受光元件的方法、受光元件、及外延晶片的实施方式进行说明。在可能的情况下，对相同部分标注相同标号。 
(第一实施方式) 
图1是表示本实施方式的III-V族化合物半导体受光元件的图。III-V族化合物半导体受光元件例如为光电二极管。参照图1，示出正交坐标系S。 
III-V族化合物半导体受光元件11具备半导体衬底13、半导体叠层15、及阳极区域17。半导体叠层15设置在半导体衬底13上，且包含受光层21及InP层23。半导体叠层15内的半导体层(例如受光层21及InP层23)在半导体衬底13的主面13a的法线轴Ax方向上叠层。半导体衬底13具有主面13a及背面13b。另外，主面13a包含第一及第二区域13c、13d，第二区域13d包围第一区域13c。受光层21设置在半导体衬底13的主面13a上，且设置在半导体衬底13与InP层23之间。受光层21具有至少含有锑作为V族构成元素的III-V族化合物半导体层。III-V族化合物半导体层例如包含GaAsSb等。受光层21可包含块状构造、量子阱构造等。III-V族化合物半导体层的带隙Eabsp小于InP的带隙EInP，III-V族化合物半导体层利用自半导体叠层15的主面15a入射经由InP层23到达受光层21的光而生成电子/空穴对。受光层21具有第一及第二部分21c、21d，第一及第二部分21c、21d分别设置在第一及第二区域13c、13d上。InP层23设置在受光层21上，且具有第一及第二部分23c、23d。第一及第二部分23c、23d分别设置在第一及第二区域13c、13d上。第一部分21c设置在 第一部分23c与第一区域13c之间。第二部分21d设置在第二部分23d与第二区域13d之间。阳极区域17包含自InP层23的第一部分23c的表面到达受光层21的p型半导体。阳极区域17中添加有p型掺杂剂，作为p型掺杂剂，例如可使用锌(Zn)等。 
在III-V族化合物半导体受光元件11中，InP层23含有锑作为杂质，并且在InP层23中添加有n型掺杂剂。n型掺杂剂例如可使用硅、硫等。InP层23的第二部分23d中的多数载体为电子，InP层23的第二部分23d中的电子浓度为1×1016cm-3以上。 
根据该III-V族化合物半导体受光元件11，由于受光层21的III-V族化合物半导体层成长时供给于成长炉中的锑的残留(即记忆效应)，所以成长在受光层21上的InP层23中含有在其成长中未供给的锑作为杂质。根据发明人的调查，InP层23中的锑杂质生成空穴。该生成载体通过添加至InP层23中的n型掺杂剂加以补偿，结果InP层23的第二部分23d中的多数载体成为电子。由于电子浓度为1×1016cm-3以上，因此InP层23的第二部分23d表现出充分的n导电性。 
根据发明人的调查，InP层23中的锑浓度可为1×1017cm-3以上，且InP层23中的锑浓度可为1×1019cm-3以下。InP层23中的混入锑浓度为上述范围，该浓度范围的锑杂质的至少一部分以提供空穴的方式作用。 
InP层23的第二部分23d中的电子浓度可为1×1019cm-3以下。在该第二部分23d具有1×1019cm-3以下的电子浓度时，可不增加用以形成阳极区域的p型掺杂剂量而使阳极区域17具有适当的电气特性。InP层23的硅浓度例如可为1×1016cm-3以上，且为1×1019cm-3以下。 
受光层21可具有包含InGaAs层及GaAsSb层的多量子阱构造、以及包含GaInNAs层及GaAsSb层的多量子阱构造的至少任一种，III-V族化合物半导体层可含有GaAsSb层。根据该受光元件11，可获得所需波长 灵敏度的受光层21。 
在III-V族化合物半导体受光元件11中，半导体叠层15可进而具备InGaAs层25。InGaAs层25设置在受光层21与InP层23之间。有在InGaAs层25中测定出作为杂质的锑的情形，InP层23的锑浓度高于InGaAs层25的锑浓度。InGaAs层25发挥调整阳极区域17相对于受光层21的位置的作用。另一方面，虽然该InGaAs层25也含有锑作为杂质，但InP层23的锑浓度高于InGaAs层25的锑浓度。因此InGaAs层25可为非掺杂。另外，InGaAs层25的厚度可大于InP层23的厚度。 
InGaAs层25具有第一及第二部分25c、25d，第一及第二部分25c、25d分别设置在第一及第二区域13c、13d上。阳极区域17包含第一部分25c及第一部分23c，且位于第一部分21c上。阳极区域17的底面与第一部分21c形成pn接合29a，阳极区域17的侧面与第二部分25d及第二部分23d形成pn接合29b、29c。 
在III-V族化合物半导体受光元件11中，半导体叠层15可进而具备其它的InGaAs层27。InGaAs层27设置在受光层21与半导体衬底13之间。InGaAs层27实质上不含锑作为杂质。InGaAs层27的带隙大于受光层21的III-V族化合物半导体层的带隙。该InGaAs层27中添加有n型掺杂剂，作为n型掺杂剂，例如可使用硅(Si)等。InGaAs层27的硅浓度例如可为1×1016cm-3以上，且为1×1019cm-3以下。InGaAs层27具有第一及第二部分27c、27d，第一及第二部分27c、27d分别设置在第一及第二区域13c、13d上。InGaAs层27与InP半导体区域形成接触。 
半导体衬底13例如可包含InP。该InP表现出导电性。必要时，可在半导体衬底13的主面13a上设置缓冲层，该缓冲层例如包含InP。 
InP衬底可提供良好的受光灵敏度的受光层。另外，通过包含自InP层23的第一部分23c的表面到达受光层的p型半导体的阳极区域17与InP 衬底的阴极，可提供良好的受光特性。受光层21的可受光波长可为1.0微米以上，且为3.0微米以下。 
III-V族化合物半导体受光元件11可包含与半导体叠层15的主面15a形成接触的阳极电极33。阳极电极33的边缘33a位于通过第一区域13c的边界且在法线轴Ax方向上延伸的柱状假想图的内侧，另外，pn接合29b、29c位于沿着假想图的大致侧面的位置。在具有通过阳极电极33的中央的轴Ax上的Z轴的坐标系S中，规定通过轴Ax的基准平面。在任意的基准平面上，阳极电极33的边缘33a的X坐标及Y坐标小于第一区域13c的X坐标及Y坐标。 
III-V族化合物半导体受光元件11可进而具备设置在半导体衬底13的背面13b的阴极电极35。阴极电极35覆盖半导体衬底13的背面13b，且与背面13b形成接触。 
III-V族化合物半导体受光元件11可进而具备覆盖InP层23的第二部分23d的表面的绝缘膜37，该绝缘膜37作为钝化膜而发挥功能。绝缘膜37具有开口37a，开口37a提供用以使阳极电极33与InP层23形成接触的路径。根据该受光元件11，可减少由窗层23的材料引起的暗电流，并且也可减少表面泄漏电流。 
绝缘膜37的开口37a的边缘37b位于通过第一区域13c的边界且在法线轴Ax方向上延伸的柱状假想图的内侧。在上述基准平面中，阳极电极33的边缘33a的X坐标可分别位于绝缘膜37的开口37a的边缘37b的X坐标与pn接合29b、29c的X坐标之间。另外，阳极电极33的边缘33a的Y坐标可分别位于绝缘膜37的开口37a的边缘37b的Y坐标与pn接合29b、29c的Y坐标之间。 
图2、图3、图4是表示制作本实施方式的III-V族化合物半导体受光元件的方法中的主要步骤的图。一面参照图2～图4，一面对制作III-V族 化合物半导体受光元件的方法加以说明。在步骤S101中，在成长炉10a中配置衬底41。衬底41例如可为InP衬底。在步骤S102中，使用成长炉10a，成长III-V族化合物半导体受光元件所用的半导体叠层Epi。连续的结晶成长例如可通过有机金属气相成长法进行。作为用以进行有机金属气相成长的镓(Ga)原料、铟(In)原料、砷(As)原料、磷(P)原料及锑(Sb)原料，分别可使用TEGa、TMIn、TBAs、TBP、TMSb。n型的掺杂例如可使用TeESi。 
首先，在步骤S102-1中，将第一原料供给于成长炉10a，在衬底41的主面41a上成长第一InGaAs层43。第一原料G1包含镓原料、铟原料及砷原料，可含有TeESi作为n型掺杂剂。 
继而，在步骤S102-2中，如图2(b)所示，将第二原料G2供给于成长炉10a，在衬底41的主面41a上成长受光层45。受光层45包含至少含有锑作为V族元素的III-V族化合物半导体层。该III-V族化合物半导体层的带隙小于后续步骤中作为窗层而成长的InP的带隙。在本实施方式中，第二原料G2例如包含镓原料、砷原料及锑原料，例如在第一InGaAs层43的主面上成长单一的GaAsSb层。GaAsSb层例如为非掺杂，该层的多数载体为电子。 
受光层45可具有包含InGaAs层及GaAsSb层的单一或多量子阱构造、以及包含GaInNAs层及GaAsSb层的单一或多量子阱构造的至少任一种。通过该构造，可形成所需波长灵敏度的受光层。含Sb的III-V族化合物半导体层可含有GaAsSb层。 
受光层45例如可具有第二型量子阱构造，此时可例示：InXGa1-XAs(0.38≤X≤0.68)与GaAs1-YSbY(0.36≤Y≤0.62)的对、或Ga1-UInUNVAs1-V(0.4≤U≤0.8、0＜V≤0.2)与GaAs1-ZSbZ(0.36≤Z≤0.62)的对。 
必要时，例如可在停止供给镓原料及锑原料后将例如砷原料供给 于成长炉，并且设置用以使成长中断的步骤。 
在步骤S102-3中，在停止向成长炉10a供给锑原料后，如图3(a)所示，将第三原料G3供给于成长炉10a，在受光层45上成长第二InGaAs层47。第三原料G3包含镓原料、铟原料及砷原料。InGaAs层47例如为非掺杂，该层的多数载体为电子。 
在步骤S102-4中，如图3(b)所示，锑原料未被供给于成长炉10a。将第四原料G4供给于成长炉10a，在受光层45及第二InGaAs层47上成长n型导电性的InP层49。第四原料气体G4例如包含n型掺杂剂、铟原料及磷原料。 
InP层49含有锑作为杂质，并且含有n型掺杂剂(例如硅)。InP层49的多数载体为电子，InP层49中的电子浓度为1×1016cm-3以上。 
通过该些步骤，而制作出外延衬底E。在衬底41上形成InP层49后，在步骤S103中自成长炉10a中取出外延衬底E。 
在步骤S104中，在外延衬底E上形成包含p型半导体的阳极区域51。在本实施方式中，通过导入p型掺杂剂形成阳极区域51。p型掺杂剂的导入例如利用热扩散。自成长炉10a中取出外延衬底E后，在外延衬底E上形成绝缘膜53。绝缘膜53具有与阳极区域51的位置对准的开口53a，使用热处理装置10b在锌环境中自InP层49的表面49a导入p型掺杂剂，形成到达受光层45的阳极区域51。通过热处理，自开口53a导入的Zn朝衬底扩散，并且也在横方向上扩散。结果阳极区域51也扩散至绝缘膜53下。通过该步骤，制作出衬底产物P。在使用热扩散的阳极区域51的形成中，必要时，InGaAs层47的厚度能以调整阳极区域51相对于受光层45的位置的方式确定。 
在S105中，在衬底产物P上形成电极。例如形成与阳极区域51形成 接触的阳极电极55，并且形成与衬底41的背面形成接触的阴极电极57。 
根据该方法，虽然在受光层45上成长InP层49时未对成长炉10a供给锑，但由于受光层45的含有Sb的III-V族化合物半导体层的成长时供给的锑残留在成长炉10a中(即记忆效应)，所以锑作为杂质而混入至InP层49中。根据发明人的调查，InP层49中的锑杂质生成空穴。InP层49中的n型添加掺杂剂补偿该生成载体，使InP层49中的多数载体成为电子。由于电子浓度为1×1016cm-3以上，因此InP层49表现出充分的n导电性。另外，InP层49中的电子浓度可为1×1019cm-3以下。此时，可不增加用以形成阳极区域51的p型掺杂剂量而对阳极区域51赋予适当的电气特性。 
根据发明人的估算，InP层49中的锑浓度为1×1017cm-3以上，且锑浓度为1×1019cm-3以下。InP层49中的混入锑浓度为上述范围，该浓度范围的锑杂质的一部分以提供空穴的方式作用。 
另一方面，InGaAs层47含有锑作为杂质，InGaAs层47的锑浓度低于InP层49的锑浓度。虽然InGaAs层47也含有锑作为杂质，但InP层49的锑浓度高于InGaAs层47的锑浓度。因此InGaAs层47可为非掺杂，必要时可稍许添加n型掺杂剂。 
如以上所说明，自受光层45至InP层49为止的成长是通过有机金属气相成长法进行。根据该方法，虽然可成长良好特性的受光层45及InP层49，但InP的成长中无法避免锑的记忆效应。然而，根据发明人的研究，可通过在InP中添加n型掺杂剂而避免由锑的记忆效应所致的p型化的问题。 
图5表示2种外延衬底的构造。图5(a)对于受光层使用包含InGaAs层及GaAsSb层的多量子阱构造。图5(b)对受光层使用GaAsSb层。图6表示通过二次离子质谱法对图5所示的2种外延衬底的第二InGaAs层、 及InP窗层进行测定而得的Sb浓度。参照图5(a)及图6，在构造A中，InP窗层中含有1×1018cm-3左右的锑。但是，GaAsSb受光层与InP窗层之间的第二InGaAs层的锑量为二次离子质谱法的检测极限以下的不足1×1016cm-3。通过CV测定求出构造A的InP窗层的载体浓度，结果空穴浓度为1×1016cm-3。参照图5(b)及图6，在构造B中，InP窗层中含有1×1019cm-3左右的锑。但是，GaAsSb受光层与InP窗层之间的第二InGaAs层的锑量为二次离子质谱法的检测极限以下的不足1×1016cm-3。通过CV测定求出构造B的InP窗层的载体浓度，结果空穴浓度为2×1017cm-3。如图5及图6所示，虽然第二InGaAs层中锑分布Sb暂时变低，但是在InGaAs层成长后使InP层成长时，InP层中锑分布Sb再次变高。 
(实施例1) 
制作图7所示的构造的光电二极管。准备n型InP衬底。在该InP衬底上，将TMIn(三甲基铟)及TBP(第三丁基膦)供给于成长炉，在摄氏500度的衬底温度下成长n型InP缓冲层。缓冲层的厚度例如为10nm，缓冲层的n型掺杂是使用TeESi。继而，在n型InP缓冲层上，将TMIn(三甲基铟)及TEGa(三乙基镓)、TBA(第三丁基胂)供给于成长炉，在摄氏500度下成长n型InGaAs层。InGaAs层的厚度例如为150nm。制作多量子阱构造的受光层。在该实施例1中，形成(InGaAs/GaAsSb)的多量子阱构造的受光层。形成单位量子阱构造的InGaAs层、GaAsSb层的厚度为5nm，且成长50对的数量(单位量子阱的重复数)。Sb原料是使用TMSb。继而，在受光层上，作为Zn扩散导入时的扩散浓度分布调整层，在摄氏500度下成长厚度为1μm的InGaAs层。最后，在摄氏500度下成长厚度为1μm的n型InP窗层。在n型InP窗层中添加有硅，如图8所示，分别制作硅浓度不同的光电二极管A2～A7(称为实施例A1～A7)。另外，也制作代替添加有硅的n型InP窗层、而成长含有硅且有意不添加掺杂剂的InP窗层而成的光电二极管A1。对于该实施例A1～A7，通过二次离子质谱法测定硅浓度，通过CV测定来测定载体类型及电子或空穴浓度。实施例A2～A7中，硅浓度为5×1015(cm-3)～5×1019(cm-3)，实施例A1中，硅浓度为二次离子质谱法的检测极限以下的不足1×1015cm-3。实施例A1、A2的载体 类型为p型，关于空穴浓度，A1中为1×1016(cm-3)，A2中为5×1015(cm-3)。另一方面，实施例A3～A7的载体类型为n型，关于电子浓度，A3中为5×1015(cm-3)，A4中为1×1016(cm-3)，A5中为1×1017(cm-3)，A6中为1×1019(cm-3)，A7中为5×1019(cm-3)。 
在实施例A1～A7的InP窗层的表面成长SiN膜后，对SiN膜进行图案形成而形成开口部。然后，自开口部选择扩散Zn而朝(InGaAs/GaAsSb)多量子阱构造的受光层内形成p型区域。选择扩散Zn而形成阳极区域后，在InP窗层的表面形成包含AuZn的p侧电极，并且在衬底背面形成包含AuGeNi的n侧电极。 
在其它实施例中，形成(GaInNAs/GaAsSb)的多量子阱构造的受光层代替(InGaAs/GaAsSb)的受光层。形成单位量子阱构造的GaInNAs层或GaAsSb层的厚度为5nm，且成长50对的数量(单位量子阱的重复数)。Sb原料是使用TMSb。 
对所制作的光电二极管在室温下的逆向电流电压特性进行研究。该光电二极管的受光径为100微米。实施例A1、A2的光电二极管在室温下的泄漏电流在-5V的施加电压下为20μA。实施例A3的光电二极管在室温下的泄漏电流在-5V的施加电压下为10μA。另一方面，实施例A4～A6的光电二极管在室温下的泄漏电流在-5V的施加电压下为2μA。另外，实施例A7的光电二极管在室温下的泄漏电流在-5V的施加电压下为200μA。如此，通过于InP窗层中掺杂硅(电子浓度为1×1016cm-3～1×1019cm-3)而控制为n型，暗电流可减小1位数左右。 
(第二实施方式) 
近来，对于使用InP衬底的III-V是化合物半导体而言，由于其带隙能对应于近红外区域，因此正在进行大量的研究开发。在非专利文献(R.Sidhu,「Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells」,IEEE Photonics Technology  Letters,Vol.17,No.12(2005),pp.2715-2717)中报告有如下的光电二极管：其在InP衬底上形成有InGaAs-GaAsSb的第二型量子阱构造的受光层，且形成有p型或n型外延层的pn接合，截止波长为2.39微米。在该非专利文献(称为非专利文献2)中，进而，为使截止波长进一步长波长化而需要应变补偿构造，而提出有使用InGaAs-GaAsSb的应变补偿量子阱构造的截止波长(2微米(μm)～5微米(μm))的光电二极管。但是，上述非专利文献2的情况下，在InGaAs上形成电极及钝化膜，而预料到会产生相对较大的暗电流。特别是对于InGaAs的结晶表面形成钝化膜的技术而言，正处在开发中途，尚不足成使暗电流减少。在该第二实施方式中，提供一种包含III-V族半导体且暗电流得到减少的受光元件及外延晶片。 
图9是表示该第二实施方式的受光元件1_1的构成的图。受光元件1_1具备：衬底1_3、半导体层1_5、受光层1_7、扩散浓度分布调整层1_9、窗层1_11、绝缘膜1_13、p型电极1_15及n型电极1_17。半导体层1_5是隔着包含n型InP的未图示的缓冲层而设置在衬底1_3上，该缓冲层与半导体层1_5的背面接触。 
受光层7设置在半导体层1_5的表面，扩散浓度分布调整层1_9设置在受光层1_7上。扩散浓度分布调整层1_9的背面与受光层1_7接触。受光层1_7设置在半导体层1_5与扩散浓度分布调整层1_9之间(换言之，受光层1_7设置在衬底1_3与扩散浓度分布调整层1_9之间)。受光层1_7具有多个量子阱层与多个阻挡层交替叠层的多量子阱构造。 
扩散浓度分布调整层1_9设置在受光层1_7与窗层1_11之间。在扩散浓度分布调整层1_9上设有窗层1_11，扩散浓度分布调整层1_9的表面与窗层1_11的背面接触。在窗层1_11的表面设置有绝缘膜1_13，绝缘膜1_13具有开口。在窗层1_11的表面设有p型电极1_15，且与窗层1_11的表面接触。 
包含扩散浓度分布调整层1_9及窗层1_11的半导体区域包含第二区域1_19及第一区域1_21。第一区域1_21具有与第二区域1_19接触的面。第一区域1_21成为杂质扩散区域1_25，杂质扩散区域1_25中含有(掺杂有)规定的杂质元素(本实施方式中为Zn)。 
p型电极1_15配置在绝缘膜1_13的开口内。p型电极1_15与窗层1_11的连接是欧姆连接。n型电极1_17设置在衬底1_3的背面，且与该背面接触。n型电极1_17与衬底1_3的连接是欧姆连接。 
衬底1_3包含作为III-V族半导体的InP。衬底1_3掺杂有S而具有n型导电型。衬底1_3上的缓冲层(未图示)包含n型InP，且具有10nm左右的厚度。半导体层1_5包含n型InGaAs，且具有150nm左右的厚度。受光层1_7具有受光层1_7中所含的多个InGaAs层与多个GaAsSb层交替叠层的第二型多量子阱构造。受光层1_7中含有例如50组(对)的InGaAs层及GaAsSb层。InGaAs层的厚度为5nm左右，GaAsSb层的厚度也为5nm左右。受光层1_7的InGaAs层及GaAsSb层的具体组成是InxGa1-xAs(0.38≤x≤0.68)、及GaAs1-ySby(0.36≤y≤0.62)。再者，受光层1_7也可为包含50组的Ga1-tIntNuAs1-u(0.4≤t≤0.8、0＜u≤0.2)与GaAs1-vSbv(0.36≤v≤0.62)的构成。 
扩散浓度分布调整层1_9包含作为III-V族半导体的InGaAs，且具有1.0μm左右的厚度。扩散浓度分布调整层1_9未经掺杂。 
窗层1_11包含作为III-V族半导体的InP，且具有0.8μm左右的厚度。窗层1_11具有大于扩散浓度分布调整层1_9的带隙能。窗层1_11中掺杂有作为n型掺杂剂的Si。再者，扩散浓度分布调整层1_9中第一区域1_21所含的部分、与窗层1_11中第一区域1_21所含的部分均成为p型，窗层1_11中第二区域1_19成为n型。如此，第二区域1_19具有与第一区域1_21不同的导电型。自窗层1_11与扩散浓度分布调整层1_9的接合面(为窗层1_11的背面或扩散浓度分布调整层1_9的表面，窗层1_11与扩散 浓度分布调整层1_9的界面)至少朝窗层1_11内延伸的规定区域1_26内的n型载体浓度或施体(Si)浓度在5×1015cm-3以上、1×1019cm-3以下的范围内。图9记载的区域1_26仅在窗层1_11内扩散，但也存在区域1_26不仅在窗层1_11内而且也在扩散浓度分布调整层1_9内扩散的情形。该区域1_26的厚度L(自窗层1_11与扩散浓度分布调整层1_9的接合面朝窗层1_11的内侧或扩散浓度分布调整层1_9的内侧的方向的区域1_26的宽度)为0.02～0.2μm左右。若区域1_26的厚度L小于0.02μm，则无法补偿空穴性缺陷的产生、或带不连续所致的载体的空乏化，而无法减少暗电流。若区域1_26的厚度L超过0.2μm，则由于过量的n型载体而暗电流增大。 
继而，对受光元件1_1的制造方法进行说明。作为Ga、In、As、P、Sb的原料，分别使用TEGa、TMIn、TBAs、TBP、TMSb。n型的掺杂是使用TeESi。首先，通过MOVPE(Metal-organic Vapor Phase Epitaxy，有机金属气相外延)法制作图11所示的外延晶片1_27。准备掺杂有S的衬底1_3b。在该掺杂有S的衬底1_3b上成长10nm的包含经n型掺杂的InP的缓冲层(未图示)，在该缓冲层上成长0.15微米的包含经n型掺杂的InGaAs的半导体层1_5b，在该半导体层1_5b上成长由InGaAs-GaAsSb的第二型多量子阱构造所构成的受光层1_7b。该多量子阱构造是自衬底侧交替叠层5nm的非掺杂InGaAs层、5nm的非掺杂GaAsSb层，并将该二层构造重复50对而成的构造。将直至以上的受光层的形成为止的所有层的结晶成长温度设为摄氏500度。在直至以上的受光层的形成为止的所有层的结晶成长中，对GaAsSb使用TEGa、TBAs及TMSb作为原料气体，对InGaAs使用TEGa、TMIn及TBAs作为原料气体，对InP使用TMIn及TBP作为原料气体。 
继而，在摄氏500度下，在受光层1_7b上成长包含InGaAs的扩散浓度分布调整层1_9b，进而在该扩散浓度分布调整层1_9b上成长包含InP的窗层1_11。自扩散浓度分布调整层1_9b与窗层1_11b的接合面朝扩散浓度分布调整层1_9b内具有0.05微米的厚度的部分、与自扩散浓度分布 调整层1_9b与窗层1_11b的接合面朝窗层1_11b内具有0.05微米的厚度的部分的形成时，均以达到后述实施例A8～A11的任一种n型载体浓度的方式调整TeESi的供给量。 
通过以上操作而制作出外延晶片1_27后，使用该外延晶片1_27制作受光元件1_1。通过自SiN膜的选择扩散屏蔽图案的开口部使p型杂质的Zn选择扩散，而形成自窗层1_11b的表面朝受光层1_7b的背面侧延伸的p型区域(与受光元件1_1的杂质扩散区域1_25相对应)。分别以欧姆接触的方式，在属于该p型区域的窗层1_11b的表面设置包含AuZn的p型电极1_15，进而在衬底1_3b的背面设置包含AuGeNi的n型电极1_17。在衬底1_3b的背面侧进而设置SiON膜的抗反射膜，在以外延晶片1_27的表面侧(窗层1_11b侧)为入射面时，防止外延晶片1_27的背面侧(衬底1_3b侧)的反射，而使串扰等减少。以如上方式使用外延晶片1_27制作受光元件1_1。在以外延晶片1_27的背面侧(衬底1_3侧)为入射面时，将n型电极1_17形成为环状或框状，在其中央部分设置SiON膜的抗反射膜，提高成为测定对象的光的进入效率。 
再者，受光元件1_1的衬底1_3是外延晶片1_27的衬底1_3b的一部分，受光元件1_1的半导体层1_5是外延晶片1_27的半导体层1_5b的一部分，受光元件1_1的受光层1_7是外延晶片1_27的受光层1_7b的一部分，受光元件1_1的扩散浓度分布调整层1_9是外延晶片1_27的扩散浓度分布调整层1_9b的一部分，受光元件1_1的窗层1_11是外延晶片1_27的窗层1_11b的一部分。 
继而，将受光元件1_1的实施例A8～A11、及相对于实施例A8～A11的比较例1～3各自的n型载体浓度及施体浓度分别示于图12及图13中。另外，将比较例1～3的受光元件1_1a示于图10(a)中。受光元件1_1a具备衬底1_3a、半导体层1_5a、受光层1_7a、扩散浓度分布调整层1_9a、窗层1_11a、p型电极1_15a、n型电极1_17a及杂质扩散区域1_25a，它们分别对应于受光元件1_1的衬底1_3、半导体层1_5、受光层1_7、扩散浓 度分布调整层1_9、窗层1_11、p型电极1_15、n型电极1_17及杂质扩散区域1_25a。另外，具有对应于受光元件1_1的区域1_26的区域1_26a(未图示)。 
图12中，就实施例A8～A11及比较例1～比较例3分别示出以下的各实测值：窗层1_11或窗层1_11a内的n型载体浓度的最大值、区域1_26或区域1_26a(自窗层1_11与扩散浓度分布调整层1_9的接合面朝窗层1_11内及扩散浓度分布调整层1_9内分别延伸0.1μm的区域，或自窗层1_11a与扩散浓度分布调整层1_9a的接合面朝窗层1_11a内及扩散浓度分布调整层1_9a内分别延伸0.1μm的区域)内的n型载体浓度的最大值、扩散浓度分布调整层1_9或扩散浓度分布调整层1_9a内的n型载体浓度的最大值、及-5V(Volts)下的暗电流(受光径15μmΦ换算)。再者，图12所示的n型载体浓度是在扩散浓度分布调整层1_9及窗层1_11中去掉杂质扩散区域1_25的区域内的值，进而，其是在扩散浓度分布调整层1_9a及窗层1_11a中去掉杂质扩散区域1_25a的区域内的值。 
进而，将实施例A8～A11、及比较例1～3的各施体浓度示于图13中。图13中，就实施例A8～A11及比较例1～比较例3分别示出以下的各实测值：窗层1_11或窗层1_11a内的施体浓度的最大值、区域1_26或区域1_26a(自窗层1_11与扩散浓度分布调整层1_9的接合面朝窗层1_11内及扩散浓度分布调整层1_9内均延伸0.1μm的区域，或自窗层1_11a与扩散浓度分布调整层1_9a的接合面朝窗层1_11a内及扩散浓度分布调整层1_9a内均延伸0.1μm的区域)内的施体浓度的最大值、扩散浓度分布调整层1_9或扩散浓度分布调整层1_9a内的施体浓度的最大值、及-5V(Volts)下的暗电流(受光径15μmΦ换算)。 
以上所说明的构成的受光元件1_1(实施例A8～A11)中，扩散浓度分布调整层1_9与窗层1_11的接合面的n型载体浓度(区域1_26内的n型载体浓度)的最大值为5×1015cm-3以上、1×1019cm-3以下的范围内，且与该接合面附近(区域1_26附近)的n型载体浓度相比，相对较高，进而，扩 散浓度分布调整层1_9与窗层1_11的接合面的施体浓度(区域1_26内的施体浓度)的最大值也为5×1015cm-3以上、1×1019cm-3以下的范围内，且与该接合面附近(区域1_26附近)的施体浓度相比，相对较高。 
相对于此，对于比较例1的受光元件1_1a而言，在扩散浓度分布调整层1_9a与窗层1_11a的接合面(区域1_26a内)，n型载体浓度的最大值与该接合面附近(区域1_26a附近)的n型载体浓度为同等程度或较其更低，进而，扩散浓度分布调整层1_9a与窗层1_11a的接合面的施体浓度(区域1_26a内的施体浓度)也与该接合面附近(区域1_26a附近)的施体浓度为同等程度或较其更低。因此，在扩散浓度分布调整层1_9a与窗层1_11a的接合面(区域1_26a内)中，可能由于产生空乏化或空穴性缺陷1_31(p型化)等而导致暗电流增大。 
对于比较例2～3的受光元件1_1a而言，在扩散浓度分布调整层1_9a与窗层1_11a的接合面(区域1_26a内)，n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围外，进而，扩散浓度分布调整层1_9a与窗层1_11a的接合面的施体浓度(区域1_26a内的施体浓度)也在5×1015cm-3以上、1×1019cm-3以下的范围外。因此，在扩散浓度分布调整层1_9a与窗层1_11a的接合面(区域1_26a内)，可能由于产生空乏化或空穴性缺陷1_31(p型化)等而导致暗电流增大。 
因此，在受光元件1_1a彼此邻接的情形时，可能暗电流自相邻接的受光元件1_1a中的一个向另一个泄漏，而对于受光元件1_1而言，在扩散浓度分布调整层1_9与窗层1_11的接合面(区域1_26内)，n型载体浓度及施体浓度(Si)相对较高(5×1015cm-3以上)，因此可抑制受光元件1_1a的情形的p型化，所以暗电流得到减少。因此如图10(b)所示，对于该第二实施方式的受光元件1_1而言，由于相邻接的两个受光元件1之间的界面处形成pnp接合，因此在相邻接的其中一个受光元件1_1侧(横方向)减少泄漏电流的产生。 
在优选实施方式中对本发明的原理进行图示并进行了说明，但本领域技术人员明白，本发明在不偏离上述原理的情况下可对配置及细节进行变更。本发明并不限定在本实施方式所揭示的特定构成。因此，对由权利要求及其精神范围所得的所有修正及变更请求专利权。 
工业实用性 
本发明提供一种受光元件，其包含III-V族半导体，具有含有含Sb作为V族构成元素的III-V化合物半导体层的受光层及n型InP窗层，且截止波长为2μm以上、3μm以下，并可减少暗电流。 
标号说明 
10a成长炉 
11III-V族化合物半导体受光元件 
13半导体衬底 
13a半导体衬底主面 
13b半导体衬底背面 
13c、13d半导体衬底主面的区域 
15半导体叠层 
15a半导体叠层主面 
17阳极区域 
21受光层 
21c、21d受光层的部分 
23InP层 
23c、23d InP层的部分 
25InGaAs层 
25c、25d InGaAs层的部分 
29a、29b、29c pn接合 
27InGaAs层 
27c、27d InGaAs层的部分 
33阳极电极 
33a、37b边缘 
35阴极电极 
37绝缘膜 
37a、53a开口 
41衬底 
41a主面 
43第一InGaAs层 
45受光层 
47第二InGaAs层 
49InP层 
49a表面 
51阳极区域 
53绝缘膜 
55阳极电极 
57阴极电极 
1_1、1_1a受光元件 
1_3、1_3a、1_3b衬底 
1_5、1_5a、1_5b半导体层 
1_7、1_7a、1_7b受光层 
1_9、1_9a、1_9b扩散浓度分布调整层 
1_11、1_11a、1_11b窗层 
1_13绝缘膜 
1_15a、1_15p型电极 
1_17、1_17a n型电极 
1_19第二区域 
1_21第一区域 
1_25、1_25a杂质扩散区域 
1_26区域 
1_27外延晶片 
1_31空穴性缺陷 
Ax法线轴 
E外延衬底 
G2～G4原料 
L厚度 
S坐标系 
S101～S105步骤 
X、Y坐标 
Z轴。 

Claims (9)

1.一种受光元件，其特征在于，具备：
衬底，包含III-V族半导体；
受光层，设置在上述衬底上；
扩散浓度分布调整层，与上述受光层邻接而设置，包含III-V族半导体；及
窗层，与上述扩散浓度分布调整层邻接而设置，具有大于上述扩散浓度分布调整层的带隙能，包含III-V族半导体，
上述受光层设置在上述衬底与上述扩散浓度分布调整层之间，
上述扩散浓度分布调整层设置在上述受光层与上述窗层之间，
包含上述窗层及上述扩散浓度分布调整层的半导体区域包含沿着与上述受光层的接合面依次配置的第一及第二区域，
上述第一区域含有规定的杂质元素且与上述第二区域邻接，
上述第一区域的导电型为p型，
自上述窗层与上述扩散浓度分布调整层的接合面在上述第二区域中朝上述窗层内或上述扩散浓度分布调整层内延伸的规定区域内的n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。
2.根据权利要求1所述的受光元件，其特征在于，
上述规定区域内的n型载体浓度的最大值大于位于上述窗层内或上述扩散浓度分布调整层内的、与上述规定区域邻接的其它区域内的n型载体浓度的最大值。
3.根据权利要求1或2所述的受光元件，其特征在于，
上述规定区域的厚度为0.02μm以上、0.2μm以下。
4.根据权利要求3所述的受光元件，其特征在于，
上述施体为Si。
5.根据权利要求1至4中任一项所述的受光元件，其特征在于，
上述杂质元素为Zn。
6.根据权利要求1至5中任一项所述的受光元件，其特征在于，
上述扩散浓度分布调整层包含InGaAs。
7.根据权利要求1至6中任一项所述的受光元件，其特征在于，
上述窗层包含InP。
8.根据权利要求1至7中任一项所述的受光元件，其特征在于，
上述受光层为第二型多量子阱构造。
9.根据权利要求8所述的受光元件，其特征在于，
上述多量子阱构造包含InxGa1-xAs(0.38≤x≤0.68)与GaAs1-ySby(0.36≤y≤0.62)的对、或Ga1-tIntNuAs1-u(0.4≤t≤0.8、0＜u≤0.2)与GaAs1-vSbv(0.36≤v≤0.62)的对。
CN2013102584046A 2009-09-07 2010-07-21 受光元件 Pending CN103426966A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009206310A JP5391945B2 (ja) 2009-09-07 2009-09-07 受光素子及びエピタキシャルウェハ
JP2009-206288 2009-09-07
JP2009206288A JP4702474B2 (ja) 2009-09-07 2009-09-07 Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
JP2009-206310 2009-09-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080005491.9A Division CN102292833B (zh) 2009-09-07 2010-07-21 Iii-v族化合物半导体受光元件

Publications (1)

Publication Number Publication Date
CN103426966A true CN103426966A (zh) 2013-12-04

Family

ID=43649172

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080005491.9A Expired - Fee Related CN102292833B (zh) 2009-09-07 2010-07-21 Iii-v族化合物半导体受光元件
CN2013102584046A Pending CN103426966A (zh) 2009-09-07 2010-07-21 受光元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080005491.9A Expired - Fee Related CN102292833B (zh) 2009-09-07 2010-07-21 Iii-v族化合物半导体受光元件

Country Status (6)

Country Link
US (3) US8866199B2 (zh)
EP (1) EP2477234B1 (zh)
KR (1) KR101308761B1 (zh)
CN (2) CN102292833B (zh)
TW (1) TWI552371B (zh)
WO (1) WO2011027624A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5327892B2 (ja) * 2010-09-02 2013-10-30 Ｎｔｔエレクトロニクス株式会社 アバランシ・フォトダイオード
JP5748176B2 (ja) * 2011-11-01 2015-07-15 住友電気工業株式会社 受光素子、エピタキシャルウエハおよびその製造方法
EA201201245A1 (ru) * 2012-09-14 2013-07-30 Ооо "Лед Микросенсор Нт" Способ изготовления гетероструктур (варианты) для среднего ик-диапазона, гетероструктура (варианты) и светодиод и фотодиод на основе этой гетероструктуры
JP2014127499A (ja) * 2012-12-25 2014-07-07 Sumitomo Electric Ind Ltd 受光デバイス、その製造法、およびセンシング装置
US8963274B2 (en) * 2013-03-15 2015-02-24 Sensors Unlimited, Inc. Epitaxial structure for vertically integrated charge transfer gate technology in optoelectronic materials
WO2014175128A1 (ja) * 2013-04-23 2014-10-30 住友電気工業株式会社 半導体素子およびその製造方法
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
JP2014216382A (ja) * 2013-04-23 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、およびエピタキシャルウエハの製造方法
CN103337556A (zh) * 2013-06-13 2013-10-02 中国科学院上海微系统与信息技术研究所 晶格匹配体系上裁剪带隙波长提高光电探测器性能的方法
CN105720130B (zh) * 2015-07-10 2018-01-30 中国科学院物理研究所 基于量子阱带间跃迁的光电探测器
WO2018204933A1 (en) 2017-05-05 2018-11-08 Karsten Manufacturing Corporation Golf club head with adjustable resting face angle
JP6881027B2 (ja) * 2017-05-24 2021-06-02 住友電気工業株式会社 半導体受光素子、及び半導体受光素子の製造方法
US11081605B2 (en) * 2017-09-01 2021-08-03 Sumitomo Electric Industries, Ltd. Semiconductor laminate, light-receiving element, and method for manufacturing semiconductor laminate
TWI772587B (zh) 2018-12-28 2022-08-01 晶元光電股份有限公司 半導體元件
US20210104638A1 (en) 2019-10-04 2021-04-08 Sensors Unlimited, Inc. Visible-swir hyper spectral photodetectors with reduced dark current
CN113363341A (zh) * 2021-06-24 2021-09-07 湖南汇思光电科技有限公司 一种PIN型InGaAsSb探测器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014076A1 (ja) * 2007-07-23 2009-01-29 Sumitomo Electric Industries, Ltd. 受光デバイス
US20090218594A1 (en) * 2008-02-28 2009-09-03 Mitsubishi Electric Corporation Semiconductor light receiving element

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680179A (en) 1979-12-05 1981-07-01 Nec Corp Planar type hetero-junction light detector
JPS61172381A (ja) * 1984-12-22 1986-08-04 Fujitsu Ltd ＩｎＰ系化合物半導体装置
JP2708409B2 (ja) 1986-06-20 1998-02-04 株式会社日立製作所 半導体受光素子およびその製造方法
US5185272A (en) * 1990-04-16 1993-02-09 Fujitsu Limited Method of producing semiconductor device having light receiving element with capacitance
JPH0547692A (ja) 1991-08-20 1993-02-26 Fujitsu Ltd 半導体装置の製造方法
JPH05160426A (ja) * 1991-12-06 1993-06-25 Nec Corp 半導体受光素子
JP3183931B2 (ja) * 1992-01-24 2001-07-09 日本電気株式会社 半導体受光素子
US6645302B2 (en) * 2000-04-26 2003-11-11 Showa Denko Kabushiki Kaisha Vapor phase deposition system
JP3421306B2 (ja) * 2000-07-19 2003-06-30 富士通カンタムデバイス株式会社 化合物半導体装置
JP2002083993A (ja) * 2000-09-06 2002-03-22 Toshiba Corp 光半導体受光素子およびその製造方法
US6831309B2 (en) * 2002-12-18 2004-12-14 Agilent Technologies, Inc. Unipolar photodiode having a schottky junction contact
JP2005044844A (ja) * 2003-07-23 2005-02-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2005260118A (ja) 2004-03-15 2005-09-22 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
US7049640B2 (en) * 2004-06-30 2006-05-23 The Boeing Company Low capacitance avalanche photodiode
JP5008874B2 (ja) 2005-02-23 2012-08-22 住友電気工業株式会社 受光素子と受光素子を用いた光通信用受信モジュールおよび受光素子を用いた計測器
JP4956944B2 (ja) * 2005-09-12 2012-06-20 三菱電機株式会社 アバランシェフォトダイオード
JP2007324572A (ja) * 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法、および光計測システム
JP4840451B2 (ja) 2009-01-22 2011-12-21 住友電気工業株式会社 近赤外イメージセンサ
US7968963B2 (en) * 2009-04-08 2011-06-28 Sumitomo Electric Industries, Ltd. Photodiode array and image pickup device using the same
WO2011008979A2 (en) * 2009-07-17 2011-01-20 Lockheed Martin Corporation Strain-balanced extended-wavelength barrier detector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014076A1 (ja) * 2007-07-23 2009-01-29 Sumitomo Electric Industries, Ltd. 受光デバイス
US20090218594A1 (en) * 2008-02-28 2009-09-03 Mitsubishi Electric Corporation Semiconductor light receiving element

Also Published As

Publication number Publication date
CN102292833B (zh) 2015-07-29
EP2477234A1 (en) 2012-07-18
US8866199B2 (en) 2014-10-21
US20120168720A1 (en) 2012-07-05
EP2477234A4 (en) 2018-05-09
US20140061588A1 (en) 2014-03-06
TW201133908A (en) 2011-10-01
EP2477234B1 (en) 2021-06-23
TWI552371B (zh) 2016-10-01
KR20110081264A (ko) 2011-07-13
US20150001466A1 (en) 2015-01-01
US9159853B2 (en) 2015-10-13
WO2011027624A1 (ja) 2011-03-10
KR101308761B1 (ko) 2013-09-17
CN102292833A (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
CN102292833B (zh) Iii-v族化合物半导体受光元件
US8513759B2 (en) Photodiode array
US8022449B2 (en) Photodiode array, method of manufacturing the same, and detecting device
US9773932B2 (en) Epitaxial wafer and method for manufacturing same
JP6176585B2 (ja) 受光素子、およびその製造方法
JP2014127499A (ja) 受光デバイス、その製造法、およびセンシング装置
US9608148B2 (en) Semiconductor element and method for producing the same
TW201501279A (zh) 半導體元件及其製造方法
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
CN103477449A (zh) 光电二极管及其制造方法
JP7458696B2 (ja) 半導体積層体および受光素子
JP4702474B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子、及びｉｉｉ−ｖ族化合物半導体受光素子を作製する方法
US10326034B2 (en) Semiconductor laminate and light-receiving element
JP2015015306A (ja) 半導体素子およびその製造方法
JP2014110380A (ja) アレイ型受光素子、及びアレイ型受光素子を製造する方法
JP4941525B2 (ja) 半導体素子の製造方法
JP5659864B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5983716B2 (ja) Ｉｉｉ−ｖ族化合物半導体受光素子
JP5391945B2 (ja) 受光素子及びエピタキシャルウェハ
JP2776228B2 (ja) 半導体受光素子の製造方法
JP5776745B2 (ja) 受光素子及びエピタキシャルウェハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170111

AD01 Patent right deemed abandoned