JP2002343802A - 半導体装置およびそれを搭載した電子装置 - Google Patents

半導体装置およびそれを搭載した電子装置

Info

Publication number
JP2002343802A
JP2002343802A JP2001146357A JP2001146357A JP2002343802A JP 2002343802 A JP2002343802 A JP 2002343802A JP 2001146357 A JP2001146357 A JP 2001146357A JP 2001146357 A JP2001146357 A JP 2001146357A JP 2002343802 A JP2002343802 A JP 2002343802A
Authority
JP
Japan
Prior art keywords
lattice constant
crystal
compound semiconductor
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001146357A
Other languages
English (en)
Inventor
Makoto Kudo
真 工藤
Kiyoshi Ouchi
潔 大内
Toru Oka
徹 岡
Tomoyoshi Mishima
友義 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001146357A priority Critical patent/JP2002343802A/ja
Priority to US10/144,935 priority patent/US20030062538A1/en
Publication of JP2002343802A publication Critical patent/JP2002343802A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】格子不正合系半導体薄膜結晶積層体を用いて形
成した半導体装置の放熱特性を改善する。 【解決手段】 半絶縁性ＧａＡｓ基板上に、基板に格子
定数の異なるＩｎＰに格子整合する材料系からなるＨＢ
Ｔを作製する際、歪緩和バッファ層として、格子定数の
増加と共に熱抵抗率が増加する混晶化合物半導体層、例
えばＩｎxＧａ1-xＡｓと、格子定数の増加と共に熱抵抗
率が減少する混晶化合物半導体層、例えばＩｎyＧａ1-y
Ｐを有する構造を用いる。前記の歪緩和バッファ層を用
いることにより、ＩｎxＧａ1-xＡｓのみからなる歪緩和
バッファ層、または、ＩｎyＧａ1-yＰ層のみからなる歪
緩和バッファ層に比べて、バッファ層の熱抵抗率を低減
できる。こうして、本願発明は、安価で且つ大量生産可
能な化合物半導体素子を提供することが出来る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、化合物半導体装
置、わけても半導体基板側の構成に関する。本願発明
は、高周波で動作するバイポーラトランジスタ、高電子
移動度トランジスタやそれを用いた高周波モジュール等
の半導体装置及び、それを用いた携帯電話、ミリ波レー
ダなどの電子装置に有用である。
【０００２】
【従来の技術】高周波動作の半導体装置としては、化合
物半導体材料を用いたものが知られている。近年の代表
的な例を示せば下記の通りである。ＧａＡｓ基板上に歪
緩和バッファ層を介してＩｎＰに格子定数の近いヘテロ
接合バイポーラトランジスタ（以下、ＨＢＴ（Ｈｅｔｅ
ｒｏ Ｂｉｐｏｌａ Ｔｒａｎｓｉｓｔｏｒ）と略記す
る）を作製した例は、例えば、アイ・イー・イー・イー
・エレクトロン・デバイス・レターズ２１（２０００
年）第４２７頁から第４２９ページ（ＩＥＥＥ：Electr
on Device Letters ２１(２０００)ｐｐ．４２７-４２
９）に知られている。また、バッファ層の熱抵抗率を低
減させる構造として、エピタキシャル成長された半導体
層とＧａＡｓ基板の間に熱伝導率の高いＡｌＡｓを挿入
する例が、日本国、特許公開公報、特開平７−１６１７
３０号に報告がある。
【０００３】
【発明が解決しようとする課題】本願発明の第１の目的
は、安価で且つ大量生産可能な化合物半導体電子素子を
提供することである。
【０００４】本願発明の第２の目的は、半導体素子の特
性を安定に確保し、且つ安価で且つ大量生産可能な化合
物半導体素子を提供することである。
【０００５】近年、携帯電話の小型化、軽量化への要求
は強まっている。このため、ＨＢＴの高性能化、特に低
動作電圧化は必須の課題である。例えば、ＩｎＰ系のＨ
ＢＴの動作電圧を低減するためには、結晶成長用の基板
であるＩｎＰに格子整合するＩｎＧａＡｓなどのバンド
ギャップが小さく、移動度の大きい材料をベース層の材
料として用いる必要がある。しかし、基板となるＩｎＰ
は高価であり、また、ＧａＡｓ基板に比べ大口径化が難
しい。従って、大量生産が可能で且つ低価格であること
が要求される携帯電話向け半導体素子には、不向きであ
る。そのため、前記従来の技術に示したように、安価で
大口径化が可能なＧａＡｓ基板上に、歪緩和バッファ層
を介してＩｎＰに格子定数の近いＨＢＴを作製すること
による価格低減が必要となる。
【０００６】しかし、前記従来技術のＧａＡｓ基板上に
歪緩和バッファ層を介してＩｎＰに格子定数の近いＨＢ
Ｔを作製した例では、放熱に関して配慮されていないた
め、熱暴走などの問題が生じる可能性が大きいという問
題がある。なぜなら、通常のＨＢＴにて動作時に発生し
た熱は、エミッタ電極を通して上部の配線から放熱さ
れ、更に、バッファ層と基板を通して、下部の放熱板
（ヒートシンク）から放熱される。しかし、前記従来技
術では、歪緩和バッファ層として、Ｉｎ組成を０.５か
ら１.０と徐々に変化させたＩｎＧａＰ歪緩和バッファ
（例えば、厚さ１.５ミクロン）を用いている。このバ
ッファ層では、Ｉｎ組成が０.５から０.８５の間の領域
の熱抵抗は１０Ｋ・ｃｍ／Ｗ以上とＧａＡｓ基板の２.
２７Ｋ・ｃｍ／Ｗと比べて著しく大きく、ＨＢＴ下部か
らの放熱が難しくなる。この為、バッファ層を通しての
放熱は不十分となる。特にＩｎ組成０.５におけるＩｎ
ＧａＰの熱抵抗は約２０Ｋ・ｃｍ／Ｗにまで達するた
め、放熱特性が良好であることが要求される半導体装置
には適用できない。
【０００７】ＩｎＧａＰ及びＩｎＧａＡｓの、ＧａＡｓ
からＩｎＰまでの格子定数領域における、格子定数と熱
抵抗の関係を図２に示す。横軸が格子定数、縦軸が熱抵
抗率である。実線はＩｎＧａＰよりＩｎＰに組成を変化
させた時の熱抵抗率の変化、点線はＧａＡｓよりＩｎＧ
ａＡｓに組成を変化させた時の熱抵抗率の変化を示す。
ここで用いた熱抵抗の値は、ワールド・サイエンティフ
ィック社のハンドブック・シリーズ・オン・セミコンダ
クタ・パラメーターズ・第２巻（１９９９年）（Handbo
ok Series on Semiconductor Parameters(１９９９)）
からのものである。ＧａＡｓからＩｎＰへ格子定数を変
化させるために用いることのできる材料の代表的なもの
は、ＩｎＧａＰとＩｎＧａＡｓであるが、どちらを用い
ても、熱抵抗率が約２０Ｋ・ｃｍ／Ｗと大きな組成領域
を用いる必要が出てくるため、放熱性に優れた素子の作
製は困難であることがわかる。他の材料の報告例を見て
も、一般に、３元素から成る混晶化合物半導体の熱抵抗
率は組成が０.５近傍で最大になる傾向があり、その値
は、例えばＡｌＧａＡｓ（Ａｌ組成は０.５の例であ
る）で９.２Ｋ・ｃｍ／Ｗ、ＧａＩｎＳｂ（Ｇａ組成は
０.５の例である）で約２０Ｋ・ｃｍ／Ｗ、ＩｎＡｓＰ
（Ａｓ組成は０.５の例である）で９.５Ｋ・ｃｍ／Ｗ程
度である。又、４元素以上からなる混晶化合物半導体で
は、その熱抵抗率は、３元素から成る混晶化合物半導体
の熱抵抗率よりも大きくなる傾向があり、放熱性に優れ
た素子の作製には向かない。
【０００８】一方、他の従来技術として挙げたバッファ
層の熱抵抗率を低減させる構造として、エピタキシャル
成長された半導体層とＧａＡｓ基板の間に熱伝導率の高
いＡｌＡｓを挿入する構造が考えられる。しかし、Ｇａ
Ａｓに格子整合するＨＢＴを作製することしか想定され
ていないため、ＩｎＰに格子定数の近いＨＢＴをＧａＡ
ｓ基板上に作製する際には適用できない。なぜなら、Ａ
ｌＡｓの格子定数はＧａＡｓとほぼ同じであるため、そ
の上に、ＩｎＰに格子定数の近いＨＢＴを直接作製する
と格子不整合による転位欠陥が多数発生し、良好な品質
の半導体層が得られないためである。
【０００９】基板結晶上に、バッファ層を介して、前記
基板結晶とは前記基板結晶面と平行方向の格子定数が異
なる半導体薄膜結晶が積層されている格子不正合系半導
体薄膜結晶積層体を用いて形成した半導体装置におい
て、熱抵抗率を増加させずに、例えば、格子不整合によ
る転位欠陥が多数発生させずに十分良好な結晶性を確保
しつつ、前記基板結晶から前記基板結晶面と平行方向の
格子定数が異なる半導体薄膜結晶を積層することが、技
術的な課題となる。
【００１０】
【課題を解決するための手段】前記課題を基板がＧａＡ
ｓ、これに積層される半導体薄膜結晶がＩｎＰ系化合物
半導体である、最も一般的な場合を例にとると、熱抵抗
率を増加させずに、格子定数をＧａＡｓからＩｎＰへ徐
々に変化させる歪緩和バッファ層を実現することにな
る。以下、この半導体材料系を例に取って、本願発明を
説明するが、本願発明は基板結晶上に、バッファ層を介
して、前記基板結晶とは前記基板結晶面と平行方向の格
子定数が異なる半導体薄膜結晶が積層されている格子不
正合系半導体薄膜結晶積層体を用いて形成した半導体装
置に適用できることはいうまでもない。
【００１１】本願発明の骨子は次の様にいうことが出来
る。基板結晶上に、バッファ層を介して、前記基板結晶
とは前記基板結晶面と平行方向の格子定数が異なる半導
体薄膜結晶が積層されており、前記バッファ層は、格子
定数が、前記基板結晶の格子定数と前記半導体薄膜結晶
格子定数の間で、組成を変化させることにより変化し、
且つ格子定数の増加と共に熱抵抗率が増加する混晶化合
物半導体層と、格子定数の増加と共に熱抵抗率が減少す
る混晶化合物半導体層とを有することを特徴とする半導
体装置である。
【００１２】更に、本願発明の別な形態は、基板結晶上
に、バッファ層を介して、前記基板結晶とは前記基板結
晶面と平行方向の格子定数が異なる半導体薄膜結晶が積
層されている格子不正合系半導体薄膜結晶積層体を用い
て形成した半導体装置において、前記バッファ層は構成
元素の異なる複数の３元素化合物半導体層を有し、前記
３元素化合物半導体層を構成する２元素化合物半導体の
うち、前記基板結晶と最も格子定数の近い２元素化合物
半導体を多く含む３元素化合物半導体層ほど前記基板結
晶側にあり、前記半導体薄膜結晶と最も格子定数の近い
２元素化合物半導体を多く含む３元素化合物半導体層ほ
ど半導体薄膜結晶体にあることを特徴とする半導体装置
ということが出来る。
【００１３】尚、バッファ層の格子定数の変化、熱抵抗
率の変化を生ぜしめる為の、当該化合物半導体材料の組
成変化は、（１）所定の組成を有する薄層の積層によっ
ても可能であるし、又、（２）バッファ層の全体に連続
的に当該化合物半導体材料の組成変化を行わせること、
あるいは、（３）所定の組成を有する薄層の積層と連続
的に当該化合物半導体材料の組成変化を行わせる層とを
併用することも出来る。
【００１４】ＧａＡｓ基板よりＩｎＰ系化合物半導体材
料への歪緩和バッファ材料の代表的な例として、下記の
ものを挙げることが出来る。
【００１５】格子定数の増加と共に熱抵抗が増大する材
料として、ＩｎＧａＡｓ系材料（ＩｎxＧａ1-xＡｓ、但
し、０≦ｘ＜０．５）、ＩｎＡｌＡｓ系材料（ＩｎxＡ
ｌ1-xＡｓ、但し、０≦ｘ＜０．５）、ＧａＡｓＳｂ系
材料（ＧａＡｓ1-xＳｂx、但し、０≦ｘ＜０．５）、Ａ
ｌＡｓＳｂ系材料（ＡｌＡｓ1-xＳｂx、但し、０≦ｘ＜
０．５）などである。これらの材料系はＧａＡｓ基板側
に配される。一方、格子定数の増加と共に熱抵抗が減少
する材料として、ＩｎＧａＰ系材料（ＩｎxＧａ1 -xＰ、
但し、０．５＜ｘ≦１）、ＩｎＡｌＰ系材料（ＩｎxＡ
ｌ1-xＰ、但し、０．５＜ｘ≦１）などが挙げられる。
これらの材料系はＨＢＴ側に配される。
【００１６】尚、材料系について詳しく説明したよう
に、同じ材料系も、どの基板からどの材料系に格子定数
を変化させるかによって、格子定数の増加によって、熱
抵抗が増加する範囲と、熱抵抗が減少する範囲とが存在
する。例えばＩｎxＧａ1-xＡｓにおいては、０≦ｘ＜
０．５の範囲で熱抵抗が増大する材料となる。以下、本
願明細書において、特に詳細な指示がなく、単にＩｎＧ
ａＡｓ系材料等と記載されたものは、その趣旨に合致し
た組成におけるＩｎＧａＡｓのことである。
【００１７】ＩｎＰ系化合物半導体材料の場合、前記目
的の熱抵抗率を増加させずに、格子定数をＧａＡｓから
ＩｎＰへ徐々に変化させる歪緩和バッファ層を実現する
ために、次の方策を用いる。即ち、本願発明では、バッ
ファ層の格子定数を、ＧａＡｓの格子定数とＩｎＰの格
子定数の間で組成を変化させることにより変化させた
際、格子定数の増加と共に熱抵抗率が増加する、例え
ば、ＩｎＧａＡｓと、格子定数の増加と共に熱抵抗率が
減少する例えば、ＩｎＧａＰの両方をくみ合わせた歪緩
和バッファ層を用いる。ＩｎＧａＡｓの代わりに例え
ば、ＩｎＡｌＡｓを用いても、Ｉｎ組成を変化させたと
きの格子定数と熱抵抗の関係が同等のため、同様の効果
が得られる。
【００１８】この考え方は、異なる２つの格子定数を結
ぶ歪緩和バッファ層の熱抵抗率の低減に幅広く適用で
き、例えば、ＩｎＰからＧａＳｂへ格子定数を変化させ
る歪緩和バッファの場合は、格子定数を、ＩｎＰの格子
定数とＧａＳｂの格子定数の間で組成を変化させること
により変化させた際、格子定数の増加と共に熱抵抗率が
増加する例えば、ＩｎＰＳｂ系材料（ＩｎＰ1-xＳｂx、
但し、０≦ｘ＜０．５）と、格子定数の増加と共に熱抵
抗率が減少する、例えば、ＩｎＧａＡｓ系材料（Ｉｎx
Ｇａ1-xＡｓ、但し、０．５＜ｘ≦１．０）の両方を組
み合わせた歪緩和バッファ層を用いればよい。
【００１９】尚、本願発明は、基板結晶とは基板結晶面
と平行方向の格子定数が異なる半導体薄膜結晶が積層さ
れている格子不正合系半導体薄膜結晶積層体を用いて形
成した半導体装置に適用できる。従って、例示したＨＢ
Ｔ以外の半導体素子、例えば高移動度トランジスタ（例
えば、いわゆるＨＥＭＴなどの高移動度化合物半導体素
子）、あるいはレーザ素子（わけても、高出力レーザ素
子）などを、本願発明のバッファ層上に搭載することも
当然可能である。この形態によって、所定の効果を奏す
ることが出来る。
【００２０】
【発明の実施の形態】＜実施例１＞本願発明の実施例１
を図１から図１０を用いて説明する。図１はＨＢＴのバ
ッファ層のバッファ厚さと格子定数及び熱抵抗率の関係
を示す図、図２はＩｎＧａＡｓとＩｎＧａＰの格子定数
と熱抵抗率の関係を示す図、図３より図９は本例の製造
工程を順次示す装置の断面図である。図１０は本実施例
のＨＢＴの断面図である。
【００２１】図３より図９を参酌して、本例の製造工程
の説明する。まず、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｙ）装置により、半絶縁性ＧａＡｓ基
板１上に、アンドープＧａＡｓバッファ層２を０.１ミ
クロン、次にアンドープＩｎxＧａ1-xＡｓバッファ層３
を０.２ミクロン、その上にアンドープＩｎyＧａ1-yＰ
バッファ層４を０.５ミクロン積層する。ここで、前記
アンドープＩｎxＧａ1-xＡｓバッファ層３は、ｘを０.
１５、０.２３とステップ状に変化させる。各ステップ
の厚さは０.１ミクロンとする。又、前記アンドープＩ
ｎyＧａ1-yＰバッファ層４は、ｙを０．８０、０．８
５、０．９、０．９５、１．０とステップ状に変化させ
る（図３）。各ステップの厚さは０.１ミクロンとす
る。こうした各バッファ層２、３、４の構成が本例で重
要である。尚、こうしたバッファ層は、現在０．５ミク
ロンより１．０ミクロン程度を多用する。勿論、更に薄
い膜厚のバッファ層を用いることも可能である。薄い方
が製造面からは有利である。又、こうしたバッファ層を
構成する薄層の厚さは、実用的に０．０８ミクロンより
０．１２ミクロン程度の範囲が好適である。この薄層の
厚さは、バッファ層の組成のステップの刻み方によって
好ましい値は選択される。刻み方が粗いと各薄層を厚め
に、逆に刻みが細かいと各薄層は薄く選択される。後者
の極限形態、即ち、刻みを極めて細かくし、且つ各薄層
を極めて薄くした極限は、第２の実施例として例示する
組成の連続変化に相当する。図１にバッファ層のバッフ
ァ厚さと格子定数及び熱抵抗率の関係が示される。
【００２２】こうして準備した積層体の上に、ＩｎＰに
格子整合する周知のＨＢＴ構造の半導体素子部を搭載す
る。このＨＢＴ構造の例を示せば、例えば、次のような
構成である。勿論、その他の構成も取り得ることはいう
までもない。ｎ型ＩｎＰサブコレクタ層５（ドーピング
濃度：３×１０19ｃｍ-3）を厚さ３００ｎｍ、ｎ型Ｉｎ
ＧａＡｓコレクタ層６（ドーピング濃度：２×１０16ｃ
ｍ-3）を厚さ３００ｎｍ、ｐ型ＩｎＧａＡｓベース層７
（ドーピング濃度：２.５×１０19ｃｍ-3）を厚さ５０
ｎｍ、アンドープＩｎＧａＡｓスペーサ層８を厚さ５ｎ
ｍ、ｎ型ＩｎＰエミッタ層９（ドーピング濃度：５×１
０17ｃｍ-3）を厚さ５０ｎｍ、ｎ型ＩｎＰエミッタ層１
０（ドーピング濃度：２×１０19ｃｍ-3）を厚さ２０ｎ
ｍ、ｎ型ＩｎＧａＡｓエミッタキャップ層１１（ドーピ
ング濃度：４×１０19ｃｍ-3）を厚さ２０ｎｍに順次積
層する（図４）。
【００２３】こうして作成した半導体積層体上に、エミ
ッタ電極２３となるＷＳｉ（タングステン・シリサイ
ド）３０及びＷ（タングステン）３１を順に、各々３５
０ｎｍ、１５０ｎｍの厚さに堆積した。これを通例のホ
トレジストをマスクとして、例えばＥＣＲエッチングに
より加工する。エッチングの際にオーバーエッチングを
施すことによりＷＳｉ層３０のサイドエッチングが生
じ、アンダーカット形状が形成される（図５）。
【００２４】尚、以下の図６より図９においては、バッ
ファ層を構成する層２より層４はひとまとめにして図示
されている。
【００２５】次に、こうして形成したエミッタ電極２３
をマスク領域として、通例のウエットエッチングにより
エミッタキャップ層１１及びエミッタ層１０、９を加工
する。続けて、ベース電極材料を蒸着し、いわゆるリフ
トオフ法によって、所望形状のベース電極２２を形成す
る（図６）。ベース電極２２は、例えば、最下層がＰｔ
で形成されるＰｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕの積
層体によって形成される。尚、ベース電極２２の形成
と、同時に同じ材料層３２が、Ｗ（タングステン）３１
層上に積層され、エミッタ電極２３を構成する。
【００２６】次に、エミッタ領域をホトレジストで覆い
ながら、ベース電極領域をマスク領域としてベース層７
のベースのメサエッチング（３３）を行う（図７）。更
に、コレクタ電極２１を形成する領域のみコレクタ層６
をエッチングを行う。そして、この領域にＴｉ／Ｐｔ／
Ａｕの積層体を蒸着し、この積層体を、リフトオフ法を
用いて所望形状のコレクタ電極２１を形成する。更に、
サブコレクタ層５の周囲をエッチングし、素子分離を図
る。符号４０が素子分離の為の溝である(図８)。図８に
のみ、一つのウエハに形成される複数の半導体素子の関
係を示した。他の図は一つのトランジスタの領域のみを
示す。図８の領域Ａはこの一つのトランジスタ領域、領
域Ｂはこの領域Ａと分離溝４０を隔てて形成された別な
半導体素子の領域を示している。当該半導体集積回路が
どのような回路構成かによって、この領域Ｂに、どのよ
うな素子が存在するかが決められる。
【００２７】次に、層間絶縁膜２５を形成し、その後、
この層間絶縁膜２５にコンタクト孔を形成し、Ａｕ等の
導電性材料により配線２６を設ける（図９）。
【００２８】図１０は同様にして形成されたＨＢＴの概
念的な断面図である。図３の例では、コレクタ電極２１
が層６の上部に形成されている。尚、エミッタ電極２３
の詳細構造が省略され、一体構造として例示されてい
る。エミッタ電極２３は図９のものと同様にして形成さ
れる。尚、ＨＢＴ部の具体的構成については、本例とは
別の形態も当然とり得るものである。
【００２９】作製したＨＢＴのバッファ部分の熱抵抗
を、ＩｎＧａＰのみ及びＩｎＧａＡｓのみをバッファ材
料として用いたものと比較する。表１に、これらの比較
表を示す。表１の従来技術の欄には、バッファ層を構成
する各ステップの各層に対するＩｎ組成の割合と当該バ
ッファ層の厚さを例示する。又、本発明の欄には、バッ
ファ層を構成する前記例示したＩｎＧａＡｓとＩｎＧａ
Ｐの各ステップの各層における、ＩｎＧａＰの割合と当
該バッファ層の厚さ例示している。そして、いずれの例
においても、最下段のバッファ熱抵抗率の単純合計の欄
に、当該バッファ層の各ステップ各層での熱抵抗率の合
計を示した。尚、熱抵抗率の単位はｃｍＫＷ-1であり、
且つ値はバルク結晶での値である。
【００３０】
【表１】 各層の厚さが同じ条件なので、単純に熱抵抗率の合計
で、それぞれのバッファ層の熱抵抗率を比較することが
できる。表１に示したように、本願発明のバッファの熱
抵抗率の合計が約６６Ｋ・ｃｍ／Ｗであるのに対し、Ｉ
ｎＧａＰのみからなるバッファでは約９０Ｋ・ｃｍ／
Ｗ、ＩｎＧａＡｓのみからなるバッファでは約１２８Ｋ
・ｃｍ／Ｗとなる。この結果より、本願発明のバッファ
の熱抵抗率が最も低く、且つ大幅な差異を有することが
十分理解される。
【００３１】ＨＢＴを動作させる際にエミッタ直下で発
生した熱は、エミッタ電極２３及びバッファ層２、３、
４を通して、放熱板２４から放熱される。従って、バッ
ファ層の熱抵抗の最も低い本発明のバッファ構造を有す
るＨＢＴが放熱特性に優れ、熱暴走の恐れが最も少ない
ことが分かる。従って、本願発明により、安価なＧａＡ
ｓ基板上に放熱特性に優れたＨＢＴを作製できることが
理解されるであろう。
【００３２】ここで、放熱板２４は裏面に形成した配線
金属を流用してもその効果に変わりは無い。
【００３３】図１１及び図１２に本ＨＢＴの適用例を示
す。図１１は本実施例１のＨＢＴを組み込んだ電子装置
のシステム構成を示すブロック図である。ここでは、携
帯電話機のシステム構成を示している。本実施例のＨＢ
Ｔは高周波送信電力増幅器７７に用いられる。図１２は
この高周波送信電力増幅器７７のブロック構成及びその
具体的回路例を例示する。図１２のＨＢＴと表示したト
ランジスタが本願発明のＨＢＴである。
【００３４】携帯電話機は、受話器５１および送話機５
２を有する送受話器５０と、受信信号処理部６１、復調
器６２、送信信号処理部６３、変調器６４を有するベー
スバンド部６０と、ＲＦブロック部７０と制御回路９１
と表示キー９２を有する制御部９０を有している。
【００３５】ＲＦブロック部７０には、アンテナスイッ
チ７１があり、高周波増幅器７４と受信ミキサ７３、Ｉ
Ｆ増幅器７２からなる受信部７５と、送信電力増幅器７
７と送信ミキサ７６を有する送信部７８と、アンテナ８
０に接続されている。
【００３６】また、受信ミキサ７３及び送信ミキサ７６
は周波数シンセサイザ７９に接続されている。
【００３７】ここで送信電力増幅器７７に用いられるＨ
ＢＴは、放熱特性に優れたバッファ構造を有しているの
で、熱暴走の恐れの無い、送信特性の安定した携帯電話
機が作製できる。
【００３８】本実施例において、ＩｎxＧａ1-xＡｓバッ
ファ層３及びＩｎyＧａ1-yＰバッファ層４のＩｎ組成は
ステップ状に変化させる例を示したが、Ｉｎ組成を連続
的に変化させる所謂リニア・グレーデッド・バッファと
しても同様の効果が得られる。
【００３９】格子定数の増加と共に熱抵抗が増大する材
料、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｓＳｂ、Ａｌ
ＡｓＳｂなど、一方、格子定数の増加と共に熱抵抗が減
少する材料として、ＩｎＧａＰ、ＩｎＡｌＰなどを用い
た歪緩和バッファ材料の一覧を示す。各混晶材料を構成
する２元系化合物半導体材料の格子定数、及びＧａＡｓ
基板側あるいはＩｎＰ側に配すべき各材料を示した。本
願発明の趣旨に従って、これらの材料群より選択するこ
とが出来る。
【００４０】
【表２】
【表３】 表２は、ＧａＡｓからＩｎＰへの歪緩和バッファ材料の
一覧である。表 ３は、ＩｎＰからＧａＳｂ、ＩｎＡｓ
系素子への歪緩和バッファ材料の一覧である。こうした
諸例を本願発明の趣旨に従って、本願発明を構成するこ
とが出来る。
【００４１】尚、こうした使用可能な化合物半導体材料
群は後述する実施例２の形態に適用可能なことはいうま
でもない。
【００４２】あるいは、こうした歪緩和バッファ層上に
搭載される半導体素子部、即ち、本例ではＨＢＴ以外
の、半導体素子部、例えば高移動度トランジスタ（例え
ば、いわゆるＨＥＭＴなどの高移動度化合物半導体素
子）部、あるいはレーザ素子を搭載することも当然可能
であり、所定の効果を奏することが出来る。
【００４３】＜実施例２＞本発明の実施例２を図２及び
図１３から図１４を用い説明する。
【００４４】製造工程については、図１３を参酌する。
ＭＢＥ装置により、半絶縁性ＧａＡｓ基板１上に、アン
ドープＧａＡｓバッファ層２を０.１ミクロンの厚さに
積層し、次にアンドープＩｎxＡｌ1-xＡｓバッファ層４
１(ｘを０から０.２５と連続して変化させる)を０.２ミ
クロンの厚さに積層し、その上にアンドープＩｎyＧａ
1-yＰバッファ層４２(ｙを０.７５から１.０まで連続し
て変化させる。)を０.５ミクロンの厚さに積層する。
【００４５】更に、その上に、通例のＩｎＰに格子整合
するＨＢＴ構造、例えば、ｎ型ＩｎＰサブコレクタ層５
（ドーピング濃度：３×１０19ｃｍ-3）を３００ｎｍ、
ｎ型ＩｎＧａＡｓコレクタ層６（ドーピング濃度：２×
１０16ｃｍ-3）を３００ｎｍ、ｐ型ＧａＡｓＳｂベース
層４３（ドーピング濃度：２.５×１０19ｃｍ-3）を５
０ｎｍ、アンドープＩｎＧａＡｓスペーサ層８を５ｎ
ｍ、ｎ型ＩｎＰエミッタ層９（ドーピング濃度：５×１
０17ｃｍ-3）を５０ｎｍ、ｎ型ＩｎＰエミッタ層１０
（ドーピング濃度：２×１０19ｃｍ-3）を２０ｎｍ、ｎ
型ＩｎＧａＡｓエミッタキャップ層１１（ドーピング濃
度：４×１０19ｃｍ-3）を２０ｎｍを順次積層する。
【００４６】こうして作製した多層構造結晶体上に、エ
ミッタ電極２３となるＷＳｉ及びＷを順に各々３５０ｎ
ｍ、１５０ｎｍ堆積する。そして、当該電極材料を、通
例のホトレジストマスクを用いて、所望形状にエッチン
グ加工する。次に、実施例１と同様にして、形成したエ
ミッタ電極２３をマスクに、更なるエッチング加工を加
え、Ｐｔ／Ｔｉ／Ｍｏ／Ａｕ系ベース電極２２を蒸着及
びリフトオフ法にて形成する。
【００４７】次にエミッタ領域をホトレジストで覆った
後、ベース・メサエッチングを行い、コレクタ電極２１
を形成する部分のみエッチングする。そして、当該領域
にＴｉ／Ｐｔ／Ａｕ系材料にてコレクタ電極２１を形成
する。
【００４８】実施例１と同様に、最後に素子分離のエッ
チング、層間絶縁層膜形成後、配線加工を行い、図１３
に示すＨＢＴ素子を作製する。尚、素子分離の為の溝
は、図１３に明示されていない。図１３はＨＢＴのみ図
示されているが、多くの場合、一つのウエハに多数の半
導体素子部が集積化して形成される。こうした場合、当
該ＨＢＴと他の半導体素子部とを電気的に分離する為、
通例溝が形成される。尚、エミッタ電極２３の詳細構造
が省略され、一体構造として例示されている。エミッタ
電極２３は、例えば、図９のものと同様にして形成され
る。
【００４９】こうして作製したＨＢＴのバッファ部分の
熱抵抗を、ＩｎＧａＰのみあるいはＩｎＡｌＡｓのみを
バッファ材料として用いたものと比較すると、本願発明
のバッファの熱抵抗率の合計が、約６０Ｋ・ｃｍ／Ｗで
あるのに対し、ＩｎＧａＰのみからなるバッファでは約
９０Ｋ・ｃｍ／Ｗ、ＩｎＧａＡｓのみからなるバッファ
では約９０Ｋ・ｃｍ／Ｗとなる。この結果より、本願発
明のバッファの熱抵抗率が最も低いことが分かる。
【００５０】従って、本願発明を用いることにより、安
価なＧａＡｓ基板上に放熱特性に優れたＨＢＴを作製で
きることが十分理解される。
【００５１】又、本実施例では、バッファ層に高抵抗Ｉ
ｎxＡｌ1-xＡｓ層を用いているため、素子分離溝が基板
に達していなくても電気的に素子が分離できる。このこ
とにより、素子分離溝深さを浅くできるため、配線工程
が容易になる利点があるが、一方、Ａｌを多く含む層が
露出すると、保護膜作製プロセスが難しくなるなどの難
点もあるので、ユーザの要求に応じて使い分ければ良
い。
【００５２】本実施例において、ＩｎxＡｌ1-xＡｓバッ
ファ層４１及びＩｎyＧａ1-yＰバッファ層４２のＩｎ組
成は連続的に変化させたが、ステップ状に変化させる所
謂ステップ・グレーデッド・バッファとしても同様の効
果が得られる。
【００５３】本実施例に用いたＨＢＴ構造は一例であ
り、基板材料と格子定数の異なる格子不正合系半導体薄
膜結晶積層体を用いたＨＢＴであれば、他の材料や他の
構造を用いていても本発明の効果に変わりは無く、必ず
しもＩｎＰに格子整合する材料系を用いなくても本願発
明の効果に変わりは無い。本例のＨＢＴ以外の、半導体
素子部、例えば高移動度トランジスタ（例えば、いわゆ
るＨＥＭＴなどの高移動度化合物半導体素子）部を搭載
することも当然可能であり、所定の効果を奏することが
出来る。
【００５４】又、実施例１及び実施例２では、ＧａＡｓ
とＩｎＰの格子定数を繋ぐ材料として、格子定数の増加
と共に熱抵抗率が増加する混晶化合物半導体層として、
Ｉｎ xＧａ1-xＡｓあるいは、ＩｎxＡｌ1-xＡｓ、又、格
子定数の増加と共に熱抵抗率が減少する混晶化合物半導
体層として、ＩｎyＧａ1-yＰを用いているが、前述した
通り、これ以外の材料、例えば、格子定数の増加と共に
熱抵抗率が増加する混晶化合物半導体層としてはＧａＡ
ｓＳｂ、ＡｌＡｓＳｂがあり、格子定数の増加と共に熱
抵抗率が減少する混晶化合物半導体層としてはＩｎＡｌ
Ｐが適用可能であり、これらを組み合わせて用いても本
発明の効果に変わりは無い。ここで、ＧａＡｓＳｂ、Ａ
ｌＡｓＳｂを用いるとバッファ層の平坦性が向上する利
点がある。
【００５５】本実施例２のＨＢＴを組み込んだ電子装置
は、実施例１の場合と同様、図１１及び図１２の構成に
よって実現することが出来る。本実施例のＨＢＴは、前
述の例と同様に、高周波送信電力増幅器７７に用いられ
る。
【００５６】ここで送信電力増幅器７７に用いられるＨ
ＢＴは、放熱特性に優れたバッファ構造を有しているの
で、熱暴走の恐れの無い、送信特性の安定した携帯電話
機が作製できる。
【００５７】本願発明を発熱が問題となる高出力仕様の
ＨＥＭＴ（高電子移動度トランジスタ−）や電界効果ト
ランジスタ、あるいは高出力レーザ素子に用いることに
よっても、放熱特性が改善できることは言うまでもな
い。
【００５８】また、本願発明をミリ波レーダー等、携帯
電話以外の電子装置に用いることによっても、熱暴走し
づらい電子装置が作製できる。
【００５９】以上、詳細に説明した通り、本願発明によ
れば、基板と格子定数の異なる格子不正合系半導体薄膜
結晶積層体を用いた半導体装置の基板側への放熱特性が
改善できる。従って、低価格で大口径化可能な基板上に
格子定数を選ばず高性能な半導体装置を作製できる。そ
の結果、半導体装置及びそれを用いた電子装置を高性能
化と低価格化を両立できる。
【００６０】
【発明の効果】本願発明は、安価で且つ大量生産可能な
化合物半導体素子を提供することが出来る。更には、本
願発明は、半導体素子の特性を安定に確保し、且つ安価
で且つ大量生産可能な化合物半導体素子を提供すること
が出来る。
【図面の簡単な説明】
【図１】図１は、実施例１のＨＢＴのバッファ層のバッ
ファ厚さと格子定数及び熱抵抗率の関係を示す図であ
る。
【図２】図２は、ＩｎＧａＡｓとＩｎＧａＰの格子定数
と熱抵抗率の関係を表す図である。
【図３】図３は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図４】図４は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図５】図５は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図６】図６は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図７】図７は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図８】図８は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図９】図９は、実施例１のＨＢＴを製造する工程に従
った装置の断面図である。
【図１０】図１０は、実施例１のＨＢＴの断面図であ
る。
【図１１】図１１は、携帯電話のシステム構成例を示す
ブロック図である。
【図１２】図１２は、送信電力増幅器の構成を示す図で
ある。
【図１３】図１３は、実施例２のＨＢＴの断面図であ
る。
【図１４】図１４は、実施例２のＨＢＴのバッファ層の
バッファ厚さと格子定数及び熱抵抗率の関係を示す図で
ある。
【符号の説明】
１・・・半絶縁性ＧａＡｓ基板、２・・・アンドープＧａＡｓ
バッファ層、３・・・アンドープＩｎxＧａ1-xＡｓバッフ
ァ層、４・・・アンドープＩｎyＧａ1-yＰバッファ層、５・
・・ｎ型ＩｎＰサブコレクタ層、６・・・ｎ型ＩｎＧａＡｓ
コレクタ層、７・・・ｐ型ＩｎＧａＡｓベース層、８・・・ア
ンドープＩｎＧａＡｓスペーサ層、９・・・ｎ型ＩｎＰエ
ミッタ層、１０・・・ｎ型ＩｎＰエミッタ層、１１・・・ｎ型
ＩｎＧａＡｓエミッタキャップ層、２１・・・コレクタ電
極、２２・・・ベース電極、２３・・・エミッタ電極、２４・・
・放熱板、２５・・・層間絶縁膜、２６・・・配線、３０・・・Ｗ
Ｓｉ、３２・・・Ｐｔ／Ｔｉ／Ｍｏ／Ｔｉ／Ｐｔ／Ａｕ、
３３・・・メサエッチング（領域）、４０・・・素子分離溝、
４１・・・アンドープＩｎxＡｌ1-xＡｓバッファ層、４２・
・・アンドープＩｎyＧａ1-yＰバッファ層、４３・・・ｐ型
ＧａＡｓＳｂベース層、５０・・・送受話器、５１・・・受話
器、５２・・・送話機、６０・・・ベースバンド部、６１・・・
受信信号処理部、６２・・・復調器、６３・・・送信信号処理
部、６４・・・変調器、７０・・・ＲＦブロック部、７１・・・
アンテナスイッチ、７２・・・ＩＦ増幅器、７３・・・受信ミ
キサ、７４・・・高周波増幅器、７５・・・受信部、７６・・・
送信ミキサ、７７・・・送信電力増幅器、７８・・・送信部、
８０・・・アンテナ、９０・・・制御部、９１・・・制御回路、
９２・・・表示キー。
フロントページの続き (72)発明者 岡 徹 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三島 友義 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F003 AP08 BA01 BA25 BA29 BA92 BB06 BB08 BC01 BC02 BC08 BE90 BF06 BH07 BH08 BJ99 BM03 BP14 BP15 BP21 BP31 BS08 5F102 FA00 GJ05 GK04 GK05 GK08 GK09 GQ00 HC01

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板結晶上に、バッファ層を介して、前
    記基板結晶とは前記基板結晶面と平行方向の格子定数が
    異なる半導体薄膜結晶が積層され、前記バッファ層は、
    格子定数を、前記基板結晶の格子定数と前記半導体薄膜
    結晶格子定数の間で、組成を変化させることにより変化
    させた際、格子定数の増加と共に熱抵抗率が増加する混
    晶化合物半導体層と、格子定数の増加と共に熱抵抗率が
    減少する混晶化合物半導体層とを有することを特徴とす
    る半導体装置。
  2. 【請求項２】 少なくとも、前記格子定数の増加と共に
    熱抵抗率が増加する混晶化合物半導体層が、格子定数の
    増加と共に熱抵抗率が増加する混晶化合物半導体薄層の
    複数層によって形成されていることを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】 少なくとも、前記格子定数の増加と共に
    熱抵抗率が減少する混晶化合物半導体層が、格子定数の
    増加と共に熱抵抗率が減少する混晶化合物半導体薄層で
    あって、熱抵抗率の異なる複数層によって形成されてい
    ることを特徴とする請求項１又は請求項２に記載の半導
    体装置。
  4. 【請求項４】 少なくとも、前記格子定数の増加と共に
    熱抵抗率が増加する混晶化合物半導体層が、熱抵抗率が
    連続的に変化する混晶化合物半導体層であることを特徴
    とする請求項１に記載の半導体装置。
  5. 【請求項５】 少なくとも、前記格子定数の増加と共に
    熱抵抗率が減少する混晶化合物半導体層が、熱抵抗率が
    連続的に変化する混晶化合物半導体層であることを特徴
    とする請求項３又は請求項４に記載の半導体装置
  6. 【請求項６】 前記基板結晶がＧａＡｓであり、前記半
    導体薄膜結晶の格子定数がＩｎＰと整合し、前記格子定
    数の増加と共に熱抵抗率が増加する混晶化合物半導体層
    がＩｎＧａＡｓ系材料またはＩｎＡｌＡｓ系材料であ
    り、前記格子定数の増加と共に熱抵抗率が減少する混晶
    化合物半導体層がＩｎＧａＰ系材料であることを特徴と
    する請求項１に記載の半導体装置。
  7. 【請求項７】 基板結晶上に、バッファ層を介して、前
    記基板結晶とは前記基板結晶面と平行方向の格子定数が
    異なる半導体薄膜結晶が積層されている格子不正合系半
    導体薄膜結晶積層体を用いて形成され、且つ前記バッフ
    ァ層は構成元素の異なる複数の３元素化合物半導体層を
    有し、前記３元素化合物半導体層を構成する２元素化合
    物半導体のうち、前記基板結晶と最も格子定数の近い２
    元素化合物半導体を多く含む３元素化合物半導体層ほど
    前記基板結晶側にあり、前記半導体薄膜結晶と最も格子
    定数の近い２元素化合物半導体を多く含む３元素化合物
    半導体層ほど半導体薄膜結晶体にあることを特徴とする
    半導体装置。
  8. 【請求項８】 ＧａＡｓ基板上に、バッファ層を介し
    て、ＩｎＰに格子整合ずる半導体薄膜結晶が積層されて
    いる格子不正合系半導体薄膜結晶積層体を用いて形成さ
    れ、且つ前記バッファ層はＩｎＧａＡｓ系材料とＩｎＧ
    ａＰ系材料、またはＩｎＡｌＡｓ系材料とＩｎＧａＰ系
    材料を有し、Ｇａ組成の大きなＩｎＧａＡｓ系材料層ま
    たはＡｌ組成の大きなＩｎＡｌＡｓ系材料層ほど前記基
    板結晶側にあり、Ｉｎ組成の大きなＩｎＧａＰ系材料層
    ほど半導体薄膜結晶体側にあることを特徴とする半導体
    装置。
  9. 【請求項９】 請求項１より請求項８のいずれかに記載
    される半導体装置を有することを特徴とする電子装置。
JP2001146357A 2001-05-16 2001-05-16 半導体装置およびそれを搭載した電子装置 Pending JP2002343802A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001146357A JP2002343802A (ja) 2001-05-16 2001-05-16 半導体装置およびそれを搭載した電子装置
US10/144,935 US20030062538A1 (en) 2001-05-16 2002-05-15 Semiconductor device and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001146357A JP2002343802A (ja) 2001-05-16 2001-05-16 半導体装置およびそれを搭載した電子装置

Publications (1)

Publication Number Publication Date
JP2002343802A true JP2002343802A (ja) 2002-11-29

Family

ID=18992026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001146357A Pending JP2002343802A (ja) 2001-05-16 2001-05-16 半導体装置およびそれを搭載した電子装置

Country Status (2)

Country Link
US (1) US20030062538A1 (ja)
JP (1) JP2002343802A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241778A (ja) * 2003-02-03 2004-08-26 Agilent Technol Inc 中間層を含む半導体ヘテロ接合
WO2004112111A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Chemical Company, Limited 化合物半導体、その製造方法及び化合物半導体素子
JP2005333095A (ja) * 2003-06-13 2005-12-02 Sumitomo Chemical Co Ltd 化合物半導体、その製造方法及び化合物半導体素子
JP2006332257A (ja) * 2005-05-25 2006-12-07 Sony Corp ヘテロ接合半導体装置及びその製造方法
US7304333B2 (en) 2003-11-18 2007-12-04 Nec Compound Semiconductor Devices, Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482711B1 (en) * 1999-10-28 2002-11-19 Hrl Laboratories, Llc InPSb/InAs BJT device and method of making
US7692212B1 (en) * 2004-12-07 2010-04-06 Hrl Laboratories, Llc Transistor with InGaAsP collector region and integrated opto-electronic devices employing same
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429432A (en) * 1981-05-26 1984-02-07 Servicemaster Industries, Inc. Sanitizer attachment for a mobile floor cleaner

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241778A (ja) * 2003-02-03 2004-08-26 Agilent Technol Inc 中間層を含む半導体ヘテロ接合
WO2004112111A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Chemical Company, Limited 化合物半導体、その製造方法及び化合物半導体素子
JP2005333095A (ja) * 2003-06-13 2005-12-02 Sumitomo Chemical Co Ltd 化合物半導体、その製造方法及び化合物半導体素子
US7304333B2 (en) 2003-11-18 2007-12-04 Nec Compound Semiconductor Devices, Ltd. Semiconductor device
JP2006332257A (ja) * 2005-05-25 2006-12-07 Sony Corp ヘテロ接合半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20030062538A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US7385236B2 (en) BiFET semiconductor device having vertically integrated FET and HBT
WO1992017908A1 (en) Field effect transistor
JPH06104289A (ja) 半導体装置およびそれを用いた増幅回路
US10134842B2 (en) Heterojunction bipolar transistor
US20010042867A1 (en) Monolithic compound semiconductor integrated circuit and method of forming the same
US10643993B2 (en) Compound semiconductor monolithic integrated circuit device with transistors and diodes
US20140231876A1 (en) pHEMT and HBT integrated epitaxial structure
US10374071B2 (en) Heterojunction bipolar transistor
JP2007335586A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US11869887B2 (en) Semiconductor device and manufacturing method thereof
US20220375925A1 (en) Semiconductor device and manufacturing method thereof
US7915640B2 (en) Heterojunction semiconductor device and method of manufacturing
US9397204B2 (en) Heterojunction bipolar transistor with two base layers
JP2002343802A (ja) 半導体装置およびそれを搭載した電子装置
TW201232715A (en) Devices and methodologies related to structures having HBT and FET
US20220375927A1 (en) Semiconductor device and manufacturing method thereof
Dumka et al. High-performance double-recessed enhancement-mode metamorphic HEMTs on 4-In GaAs substrates
JPH0590301A (ja) 電界効果型トランジスタ
JP2004241471A (ja) 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール
JPH08306909A (ja) ＩｎＧａＡｓ電界効果型トランジスタ
US20030132496A1 (en) Compound semiconductor device, method for producing thereof and high frequency module using thereof
JP2003309127A (ja) 半導体装置およびそれを用いた電子装置
US20060060132A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
JPH06267992A (ja) 半導体装置およびその製造方法
US20120273760A1 (en) Bipolar Transistor with Lateral Emitter and Collector and Method of Production