CN117577748A - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN117577748A
CN117577748A CN202311549761.8A CN202311549761A CN117577748A CN 117577748 A CN117577748 A CN 117577748A CN 202311549761 A CN202311549761 A CN 202311549761A CN 117577748 A CN117577748 A CN 117577748A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
light
emitting diode
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311549761.8A
Other languages
English (en)
Inventor
刘春杨
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311549761.8A priority Critical patent/CN117577748A/zh
Publication of CN117577748A publication Critical patent/CN117577748A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED，所述发光二极管外延片包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。本发明提供的发光二极管外延片可降低硅衬底与GaN外延层之间的晶格失配，减少位错密度，提高晶体质量。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及光电技术领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
GaN材料由于其具有热产生效率低，抗辐射，击穿电压高，电子饱和漂移速度大，和介电常数小的优点，已被广泛应用在高频、高温、高压电子器件领域、发光二极管(LED)和半导体激光器(LD)等方面，成为当前研究的热点。随着Ⅲ族氮化物外延技术的发展和器件制备工艺的进步，为满足高性能大功率GaN基光电子器件和电力电子器件的要求，制备更少缺陷更高质量的GaN材料是必要且具有挑战性的。
GaN基LED外延生长过程中面临着许多的技术困难：(1)电子容易通过量子阱而溢流到P层；(2)P-GaN的掺杂困难，且空穴迁移率很低；(3)阱垒之间因晶格失配存在极化电场，使得电子空穴波函数重叠率下降；(4)硅衬底与外延层之间的晶格失配和热失配比较大，使得外延层钟缺陷密度变高。该领域外延生长GaN薄膜的常用硅衬底为蓝宝石(Al2O3)、碳化硅(SiC)和硅(Si)，其中蓝宝石和SiC硅衬底外延生长GaN薄膜已经非常成熟，但其价格偏贵，特别是SiC价格昂贵，大大增加了生产成本高，而且蓝宝石本身散热效果不好，很难实现大尺寸外延生长。而硅衬底外延生长GaN薄膜，虽然其导热性好，可实现大尺寸外延，特别是6寸、8寸和12寸外延片，可降低生产成本，具有极大的市场竞争力，但是在硅衬底生长GaN外延层其晶格失配与热失配更大，GaN外延层中的缺陷密度更高。为了在硅衬底上生长高质量低位错密度的GaN外延片，成核层材料的选择及生长方式尤为重要，成核层的优劣决定了后续外延层晶体质量的好坏。
在现有的Si基GaN LED外延过程中，通常采用低温AlN和高温AlN作为硅衬底与GaN外延层之间的成核层、缓冲层，目的是为了阻挡硅衬底与GaN外延层之间的“回融刻蚀”问题；其中低温AlN作为成核层，低温生长使AlN表面粗糙，成为生长后续缓冲层的成核点，虽然低温AlN通过低温生长牺牲自身晶体质量能释放部分硅衬底与外延层之间因失配而产生的应力，但是其本身粗糙的表面会让后续外延层产生较多的pits，导致位错密度增加，外延层晶体质量不佳。Si的晶格常数(0.5431nm)与GaN(0.3189nm)和AlN(0.3112nm)差异比较大，在低温AlN成核层和高温AlN缓冲层上生长的GaN外延层晶体质量并不高，采用AlN作为成核层仍存在较大的晶格失配，需要找到晶格常数与硅衬底更加匹配且与GaN具有相似结构的成核层，以进一步减少位错密度，提高外延层晶体质量。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，其可降低硅衬底与GaN外延层之间的晶格失配，减少位错密度，提高晶体质量。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，其工艺简单，能够稳定制得发光效率良好的发光二极管外延片。
为了解决上述技术问题，本发明提供了一种发光二极管外延片，包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
在一种实施方式中，所述氮化铌成核层采用下述方法制得：
将硅衬底放置于PVD系统中，通入氩气、氮气，溅射靶材为金属铌，通过磁控溅射生长氮化铌成核层。
在一种实施方式中，将硅衬底放置于PVD系统中，控制反应室内的生长温度为300℃～600℃，溅射功率为2000W～4000W，压力为1torr～10torr。
在一种实施方式中，在生长氮化铌成核层过程中，所述氩气和氮气的通入流量保持不变，每间隔5s～20s关闭一次金属铌溅射靶材。
在一种实施方式中，所述氩气的通入流量为20sccm～300sccm；
所述氮气的通入流量为10sccm～40sccm。
在一种实施方式中，所述氩气与氮气的通入流量的比例为(1～10)：1。
在一种实施方式中，所述氮化铌成核层生长完成后转入MOCVD中在氮气气氛下进行退火处理；
所述退火处理的退火时间为5min～15min，退火温度为1000℃～1100℃，压力为100torr～500torr。
在一种实施方式中，所述氮化铌成核层的厚度为5nm～50nm。
为解决上述问题，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S1、准备硅衬底；
S2、在所述硅衬底上依次沉积氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明提供的发光二极管外延片，包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。氮化铌(NbN)作为一种具有优异光学性能的材料，NbN晶格常数为0.445nm，介于Si的晶格常数(0.5431nm)和AlN的晶格常数之间(0.3112nm)；与常规的低温AlN成核层相比，NbN作为成核层具有更小的晶格失配度，能更好的起到缓冲过渡作用，可以降低因晶格失配而产生的位错，从而提高外延层生长的晶体质量；NbN具有很低的内应力和优良的附着性，能与Si衬底材料进行良好的附着，且NbN与AlN和GaN有着相似的晶体结构，在NbN上外延生长AlN或GaN具有良好的匹配性。进一步地，发明人发现PVD间断式生长NbN薄膜，能够减少非晶体态NbN产生，有利于提高NbN薄膜的晶体质量，转入MOCVD中经过氮气退火后，使NbN薄膜转化为晶体，进一步提升NbN薄膜的晶体质量，从而使后续外延层的晶体质量提升。
附图说明
图1为本发明提供的发光二极管外延片的结构示意图；
图2为本发明提供的发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处，本文中使用的术语或短语具有以下含义：
本发明中，“优选”仅为描述效果更好的实施方式或实施例，应当理解，并不构成对本发明保护范围的限制。
本发明中，以开放式描述的技术特征中，包括所列举特征组成的封闭式技术方案，也包括包含所列举特征的开放式技术方案。
本发明中，涉及到数值区间，如无特别说明，则包括数值区间的两个端点。
为解决上述问题，本发明提供了一种发光二极管外延片，如图1所示，包括硅衬底100，所述硅衬底100上依次设有氮化铌成核层200、缓冲层300、N型半导体层400、多量子阱发光层500、电子阻挡层600、P型半导体层700、P型接触层800。
氮化铌(NbN)作为一种具有优异光学性能的材料，NbN晶格常数为0.445nm，介于Si的晶格常数(0.5431nm)和AlN的晶格常数之间(0.3112nm)；与常规的低温AlN成核层相比，NbN作为成核层具有更小的晶格失配度，能更好的起到缓冲过渡作用，可以降低因晶格失配而产生的位错，从而提高外延层生长的晶体质量；NbN具有很低的内应力和优良的附着性，能与Si衬底材料进行良好的附着，且NbN与AlN和GaN有着相似的晶体结构，在NbN上外延生长AlN或GaN具有良好的匹配性。
在一种实施方式中，所述氮化铌成核层200采用下述方法制得：
将硅衬底放置于PVD系统中，通入氩气、氮气，溅射靶材为金属铌，通过磁控溅射生长氮化铌成核层200。
在一种实施方式中，在生长氮化铌成核层200过程中，所述氩气和氮气的通入流量保持不变，每间隔5s～20s关闭一次金属铌溅射靶材。所述金属铌溅射靶材的示例性间隔关闭时间为6s、7s、8s、9s、10s、11s、12s、13s、14s、15s、16s、17s、18s、19s，但不限于此。发明人发现通过磁控溅射生长氮化铌成核层200时，间断式开启金属铌溅射靶材，可以间断式生长NbN薄膜，这样能够减少非晶体态NbN产生，有利于提高NbN薄膜的晶体质量。
在一种实施方式中，所述氩气的通入流量为20sccm～300sccm；所述氩气的示例性通入流量为50sccm、100sccm、150sccm、200sccm、250sccm，但不限于此；所述氮气的通入流量为10sccm～40sccm；所述氮气的示例性通入流量为15sccm、20sccm、25sccm、30sccm、35sccm，但不限于此。在一种实施方式中，所述氩气与氮气的通入流量的比例为(1～10)：1。优选地，所述氩气与氮气的通入流量的比例为(6～8)：1。
在一种实施方式中，将硅衬底放置于PVD系统中，控制反应室内的生长温度为300℃～600℃，溅射功率为2000W～4000W，压力为1torr～10torr。示例性的生长温度为350℃、400℃、450℃、500℃、550℃，但不限于此。示例性的溅射功率为2500W、3000W、3500W，但不限于此。示例性的压力为2torr、3torr、4torr、5torr、6torr、7torr、8torr、9torr，但不限于此。
在一种实施方式中，所述氮化铌成核层200生长完成后转入MOCVD中在氮气气氛下进行退火处理；所述退火处理的退火时间为5min～15min，退火温度为1000℃～1100℃，退火压力为100torr～500torr。示例性的退火温度为1010℃、1020℃、1030℃、1040℃、1050℃、1060℃、1070℃、1080℃、1090℃，但不限于此。示例性的退火时间为6min、7min、8min、9min、10min、11min、12min、13min、14min，但不限于此。示例性的退火压力为150torr、200torr、250torr、300torr、350torr、400torr、450torr，但不限于此。发明人发现氮化铌成核层200生长完成后转入MOCVD中经过氮气退火后，能够使NbN薄膜转化为晶体，进一步提升NbN薄膜的晶体质量，从而使后续外延层的晶体质量提升。
在一种实施方式中，所述氮化铌成核层200的厚度为5nm～50nm。所述氮化铌成核层200的示例性厚度为10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm，但不限于此。
相应地，本发明提供了一种发光二极管外延片的制备方法，如图2所示，包括以下步骤：
S1、准备硅衬底100；
S2、在所述硅衬底100上依次沉积氮化铌成核层200、缓冲层300、N型半导体层400、多量子阱发光层500、电子阻挡层600、P型半导体层700、P型接触层800。
在一种实施方式中，所述缓冲层300采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在30torr～70torr，通入N源、Al源，生长厚度为100nm～300nm的AlN缓冲层。
在一种实施方式中，在所述缓冲层300和所述N型半导体层400之间插入未掺杂GaN层，所述未掺杂GaN层采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在100torr～200torr，通入N源、Ga源，生长厚度为1μm～3μm的未掺杂GaN层。
在一种实施方式中，所述N型半导体层400采用下述方法制得：
将反应室的温度控制在1000℃～1200℃，压力控制在100torr～200torr，通入N源、Ga源、Si源，生长厚度为1μm～3μm的N型半导体层。
在一种实施方式中，所述多量子阱发光层500采用下述方法制得：
所述多量子阱发光层由5～12个周期的InGaN/GaN组成，其中InGaN为阱层，GaN为垒层。
将反应室的温度控制在800℃～900℃，压力控制在100torr～200torr，通入N源、Ga源、In源，生长InGaN层；
将反应室的温度控制在900℃～1000℃，压力控制在100torr～200torr，通入N源、Ga源，生长GaN层；
交替生长所述InGaN层和所述GaN层，得到多量子阱发光层。
在一种实施方式中，所述电子阻挡层600采用下述方法制得：
将反应室的温度控制在950℃～1100℃，压力控制在50torr～100torr，通入N源、Ga源、Al源，生长厚度为20nm～50nm的AlGaN电子阻挡层。
在一种实施方式中，所述P型半导体层700采用下述方法制得：
将反应室的温度控制在950℃～1050℃，压力控制在100torr～600torr，通入N源、Ga源、Mg源，生长厚度为30nm～200nm的P型半导体层。
在一种实施方式中，所述P型接触层800采用下述方法制得：
将反应室的温度控制在1000℃～1100℃，压力控制在100torr～300torr，通入N源、Ga源、Mg源，生长厚度为10nm至50nm的P型GaN接触层。
相应地，本发明还提供了一种LED，所述LED包括上述的发光二极管外延片。所述LED的光电效率得到有效提升，且其他项电学性能良好。
下面以具体实施例进一步说明本发明：
实施例1
本实施例提供一种发光二极管外延片，包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
所述氮化铌成核层采用下述方法制得：
将硅衬底放置于PVD系统中，通入氩气、氮气，溅射靶材为金属铌，通过磁控溅射生长氮化铌成核层。
所述氮化铌成核层生长过程中，控制反应室内的生长温度为300℃，压力为5torr，所述氩气和氮气的通入流量保持不变，每间隔5s关闭一次金属铌溅射靶材，所述氩气与氮气的通入流量的比例为3：1。
所述氮化铌成核层生长完成后转入MOCVD中在氮气气氛下进行退火处理；所述退火处理的退火时间为10min，退火温度为1050℃，压力为300torr。
所述氮化铌成核层的厚度为10nm。
实施例2
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：控制反应室内的生长温度为400℃，其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：控制反应室内的生长温度为500℃，其余均与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：控制反应室内的生长温度为600℃，其余均与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氮化铌成核层的厚度为15nm，其余均与实施例1相同。
实施例6
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氮化铌成核层的厚度为20nm，其余均与实施例1相同。
实施例7
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氮化铌成核层的厚度为25nm，其余均与实施例1相同。
实施例8
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氩气与氮气的通入流量的比例为5：1，其余均与实施例1相同。
实施例9
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氩气与氮气的通入流量的比例为7：1，其余均与实施例1相同。
实施例10
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：所述氩气与氮气的通入流量的比例为9：1，其余均与实施例1相同。
实施例11
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：每间隔10s关闭一次金属铌溅射靶材，其余均与实施例1相同。
实施例12
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：每间隔15s关闭一次金属铌溅射靶材，其余均与实施例1相同。
实施例13
本实施例提供一种发光二极管外延片，与实施例1不同之处在于：每间隔20s关闭一次金属铌溅射靶材，其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片，包括硅衬底，所述硅衬底上依次设有AlN成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
所述AlN成核层的生长温度为800℃，生长压力为50torr，厚度为20nm。
以实施例1～实施例13和对比例1制得发光二极管外延片使用相同芯片工艺条件制备成10mil×25mil芯片，分别抽取300颗LED芯片，在120mA电流下测试各项性能，具体测试结果如表1所示。
表1实施例1～实施例13和对比例1制得LED的性能测试结果
由上述结果可知，本发明提供的发光二极管外延片，包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。该结构的设计有利于降低硅衬底与GaN外延层之间的晶格失配，减少位错密度，提高晶体质量。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括硅衬底，所述硅衬底上依次设有氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述氮化铌成核层采用下述方法制得：
将硅衬底放置于PVD系统中，通入氩气、氮气，溅射靶材为金属铌，通过磁控溅射生长氮化铌成核层。
3.如权利要求2所述的发光二极管外延片，其特征在于，将硅衬底放置于PVD系统中，控制反应室内的生长温度为300℃～600℃，溅射功率为2000W～4000W，压力为1torr～10torr。
4.如权利要求2所述的发光二极管外延片，其特征在于，在生长氮化铌成核层过程中，所述氩气和氮气的通入流量保持不变，每间隔5s～20s关闭一次金属铌溅射靶材。
5.如权利要求2所述的发光二极管外延片，其特征在于，所述氩气的通入流量为20sccm～300sccm；
所述氮气的通入流量为10sccm～40sccm。
6.如权利要求2所述的发光二极管外延片，其特征在于，所述氩气与氮气的通入流量的比例为(1～10)：1。
7.如权利要求1所述的发光二极管外延片，其特征在于，所述氮化铌成核层生长完成后转入MOCVD中在氮气气氛下进行退火处理；
所述退火处理的退火时间为5min～15min，退火温度为1000℃～1100℃，压力为100torr～500torr。
8.如权利要求1所述的发光二极管外延片，其特征在于，所述氮化铌成核层的厚度为5nm～50nm。
9.一种如权利要求1～8任一项所述的发光二极管外延片的制备方法，其特征在于，包括以下步骤：
S1、准备硅衬底；
S2、在所述硅衬底上依次沉积氮化铌成核层、缓冲层、N型半导体层、多量子阱发光层、电子阻挡层、P型半导体层、P型接触层。
10.一种LED，其特征在于，所述LED包括如权利要求1～8任一项所述的发光二极管外延片。
CN202311549761.8A 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、led Pending CN117577748A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311549761.8A CN117577748A (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311549761.8A CN117577748A (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、led

Publications (1)

Publication Number Publication Date
CN117577748A true CN117577748A (zh) 2024-02-20

Family

ID=89860108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311549761.8A Pending CN117577748A (zh) 2023-11-20 2023-11-20 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN117577748A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832347A (zh) * 2024-03-04 2024-04-05 江西兆驰半导体有限公司 一种Micro-LED外延片及其制备方法、LED芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832347A (zh) * 2024-03-04 2024-04-05 江西兆驰半导体有限公司 一种Micro-LED外延片及其制备方法、LED芯片
CN117832347B (zh) * 2024-03-04 2024-05-14 江西兆驰半导体有限公司 一种Micro-LED外延片及其制备方法、LED芯片

Similar Documents

Publication Publication Date Title
US6900067B2 (en) Growth of III-nitride films on mismatched substrates without conventional low temperature nucleation layers
US7001791B2 (en) GaN growth on Si using ZnO buffer layer
CN104037287A (zh) 生长在Si衬底上的LED外延片及其制备方法
CN114937721B (zh) 一种硅衬底GaN基LED外延片及其制备方法
JP3147316B2 (ja) 半導体発光素子の作製方法
CN112151645A (zh) 大角度斜切蓝宝石衬底AlN制备、发光二极管及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN108878609B (zh) Led的aln缓冲层及其外延生长方法
CN117577748A (zh) 发光二极管外延片及其制备方法、led
CN115347096A (zh) GaN基发光二极管外延片及其制备方法
WO2019119589A1 (zh) 一种硅衬底上N极性面高频GaN整流器外延结构及其制备方法
CN111599901A (zh) 一种生长在Si衬底上的紫外LED外延片及其制备方法
CN115000161A (zh) 半导体外延结构和半导体外延结构的制备方法
CN117423787B (zh) 发光二极管外延片及其制备方法、发光二极管
JP2965709B2 (ja) 半導体発光素子の作製方法
CN213905295U (zh) 一种大尺寸SiC衬底低应力GaN薄膜
US20050032345A1 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
CN112687527A (zh) 一种大尺寸SiC衬底低应力GaN薄膜及其外延生长方法
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN112501689A (zh) 一种氮化镓pin结构的外延生长方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN216450669U (zh) 外延片及半导体发光器件
CN115295701A (zh) 硅基氮化镓铝外延片及其制备方法
CN112133802B (zh) 一种GaN薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination