JP2005209803A - GaN結晶基板の製造方法 - Google Patents

GaN結晶基板の製造方法 Download PDF

Info

Publication number
JP2005209803A
JP2005209803A JP2004013345A JP2004013345A JP2005209803A JP 2005209803 A JP2005209803 A JP 2005209803A JP 2004013345 A JP2004013345 A JP 2004013345A JP 2004013345 A JP2004013345 A JP 2004013345A JP 2005209803 A JP2005209803 A JP 2005209803A
Authority
JP
Japan
Prior art keywords
gan crystal
substrate
gan
growth
pit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004013345A
Other languages
English (en)
Inventor
Takuji Okahisa
拓司 岡久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004013345A priority Critical patent/JP2005209803A/ja
Priority to EP05000403A priority patent/EP1557487B1/en
Priority to DE602005026737T priority patent/DE602005026737D1/de
Priority to CNB2005100038300A priority patent/CN100454487C/zh
Priority to KR1020050004028A priority patent/KR101131292B1/ko
Priority to US10/905,768 priority patent/US7481881B2/en
Publication of JP2005209803A publication Critical patent/JP2005209803A/ja
Priority to US12/339,087 priority patent/US20090101063A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

【課題】 GaN結晶成長におけるピット径の増大を抑制して、基板取得率の高いGaN結晶基板が得られるGaN結晶基板の製造方法を提供する。
【解決手段】 下地基板1の上に気相成長法によってGaN結晶4を成長させる工程を含むGaN結晶基板の製造方法であって、上記GaN結晶4を成長させる工程において、ファセット面5Fを有するピット6を結晶成長面に形成し、ピット6のピット径増加率を20%以下とすることを特徴とするGaN結晶基板の製造方法。
【選択図】 図1

Description

本発明は、III−V族化合物半導体からなる発光ダイオード(LED)、レーザ(LD)などの発光デバイスなどに用いられるGaN単結晶基板の製造方法に関する。
III−V族化合物半導体からなるLED、LDなどの発光デバイスの基板に適した大型で転位密度の低いGaN結晶基板の製造方法として、下地基板の上に気相成長法によってGaN結晶を成長させる際に、ファセット面を有するピットを結晶成長面に形成し、ピットのファセット面の境界線上で転位を閉じ込めまたは転位を消滅させて、大型で転位密度の小さいGaN結晶基板を成長させる方法が提案されている(たとえば、特許文献1参照)。
しかし、上記GaN結晶基板の製造方法において、GaN結晶の成長とともに上記ピットが成長してピット径が大きくなり、成長させたGaN結晶を薄板状に切り出してGaN結晶基板として得られる有効GaN結晶部分が少なくなるという問題が生じた。
特開2001−102307号公報
上記状況に鑑み、本発明は、GaN結晶成長におけるピット径の増大を抑制して、成長させたGaN結晶を薄板状に切り出してGaN結晶基板とできる有効GaN結晶部分を増大させることにより、効率的に多くのGaN結晶基板が得られる(すなわち基板取得率の高い)GaN結晶基板の製造方法を提供することを目的とする。
上記目的を解決するため、本発明は、下地基板の上に気相成長法によってGaN結晶を成長させる工程を含むGaN結晶基板の製造方法であって、上記GaN結晶を成長させる工程において、ファセット面を有するピットを結晶成長面に形成し、ピットのピット径増加率を20%以下とすることを特徴とするGaN結晶基板の製造方法である。
また、本発明は、下地基板の上に開口窓を有するマスク層を形成する工程と、マスク層の上に気相成長法によってGaN結晶を成長させる工程とを含むGaN結晶基板の製造方法であって、ファセット面を有するピットを結晶成長面に形成し、前記ピットのピット径増加率を20%以下とすることを特徴とするGaN結晶基板の製造方法。
本発明にかかるGaN結晶基板の製造方法において、GaN結晶を成長させる工程におけるGaN結晶の成長温度が1000℃以下であることが好ましい。
上記のように、本発明によれば、GaN結晶成長におけるピット径の増大を抑制して、基板取得率の高いGaN結晶基板が得られるGaN結晶基板の製造方法を提供することができる。
本発明にかかるGaN結晶基板の一の製造方法は、図1を参照して、下地基板1の上に気相成長法によってGaN結晶4を成長させる工程を含むGaN結晶基板の製造方法であって、上記GaN結晶4を成長させる工程において、ファセット面5Fを有するピット6を結晶成長面4Aに形成し、このピット6のピット径増加率を20%以下とするものである。ピット径の増加率を20%以下とすることにより、GaN結晶の厚さが大きくなってもピット径の増大を抑制することができ、GaN結晶を厚さH(μm)まで成長させたときにGaN結晶基板として切り出せるGaN結晶の有効厚さHe(μm)を大きくすることにより基板取得率を向上することができる。
ここで、下地基板としては、特に制限はないが、GaN結晶と格子不整合のない同種基板であるGaN基板、格子不整合の小さい異種基板であるGaAs基板、サファイア基板、SiC基板などが好ましく用いられる。また、下地基板は1層構造に限られず、たとえば異種基板であるサファイア基板、SiC基板上にGaN層を形成させたものは同種基板として用いることができる。下地基板として、サファイア基板、SiC基板などの異種基板を用いる場合は、格子不整合を緩和してGaN結晶の転位密度を下げるために、図2を参照して、下地基板1の上に気相成長法によってGaN結晶を成長させる工程において、まず下地基板1の上に気相成長法によりGaNのアモルファス層であるGaNバッファ層3を形成させた後、このGaNバッファ層3の上に気相成長法によりGaN結晶4を成長させることが好ましい。
気相成長法としては、特に制限はなく、HVPE(Hydride Vapor Phase Epitaxy;ハイドライド気相成長)法、MOCVD(Metal-organic Chemical Vapor Deposition;有機金属化学気相堆積)法、MOC(Metal-organic Chloride Vapor Phase Epitaxy;有機金属塩化物気相成長)法、昇華法などが挙げられる。これらの中で、厚いGaN基板を得るためには、成長速度の大きいHVPE法が好ましく用いられる。
ファセット面とは、結晶の成長方向に垂直な面(成長面)以外の面をいう。ここではc軸方向に成長させているためc面が成長面となり、c面以外はファセット面となる。GaN結晶は、6方晶系であるため、成長面であるc面は(0001)で表わされる。GaN結晶において出現頻度の高いファセット面は、{1−212}、{1−211}、{n−2nnk}(n、kは整数)、{1−101}、{1−102}、{n−n0k}(n、kは整数)の各面であり、中でも{1−212}面が代表的なファセット面である。なお、{1−212}などの表示は、集合的な表示であって、たとえば、{1−212}面は、(1−212)、(2−1−12)、(11−22)、(−12−12)、(−2112)、(−1−122)の6つの個別面を含む。
ここで、上記ファセット面を有するピットを結晶成長面に形成して結晶成長を行なうことにより結晶の転位密度が小さくなる理由を説明する。図6を参照して、GaN結晶成長の際に結晶成長面5にファセット面5Fとして{1−212}面を有する逆六角錐QRSTUV−P形状のピット6が形成された場合を考える。ファセット面5FにおけるGaN結晶の成長方向F、Fおよび転位進行方D、D向は、ファセット面に立てた法線を底面に投影した方向であり、図6および図7に示すように、これらの転位は内側に収束する。この結果、GaN結晶の転位はファセット面境界線5Mに収束され、ファセット面境界線5Mの転位(転位進行方向D)はさらにファセット面中心点5Pに収束され、それ以外の部分の転位が減少する。また、ファセット面境界線5Mおよびファセット面中心点5Pに収束された転位は、互いの相互作用によって大部分が消滅するため、GaN結晶の成長とともに転位密度が減少する。かかる機構により、転位密度が1×107cm-2以下の良質なGaN結晶が得られる。
結晶成長面に上記ファセット面を有するピットの形成は、たとえば、成長温度、成長速度、原料ガス分圧などの結晶の成長条件に依存する。たとえば、成長温度が低いほど、成長速度を上げるほど、原料ガスの分圧を上げるほど上記ピットの形成が促進される傾向にある。
たとえば、HVPE法において、上記ファセット面を有するピットを形成してGaN結晶を成長させるためには、成長温度を850℃〜1100℃程度、成長速度を50μm/hr〜200μm/hr程度、GaClガス分圧を0.5kPa〜4kPa程度、NH3ガス分圧を5kPa〜50kPa程度に設定することが好ましい。
本発明においては、上記ピットのピット径増加率を20%以下とする。ここで、ピット径増加率とは、GaN結晶の厚さに対するピット径の増加率をいい、図1を参照して、GaN結晶の厚さをH(μm)、ピット径をL(μm)とすると、ピット径の増加率(%)は下式(1)で定義される。
ピット径増加率(%)=100×L/H (1)
ピット径増加率を20%以下とすることにより、GaN結晶からより多くのGaN結晶基板を得ることができる。たとえば、図1においてはピット径増加率が20%のGaN結晶4を、図5においてはピット径増加率が40%のGaN結晶4を示す。いずれも同じ厚さH(μm)まで成長させたときに、GaN結晶基板として取り出せるGaN結晶の有効厚さHe(μm)は、ピット径増加率の小さい図1のGaN結晶が大きくなる。かかる観点から、ピット径増加率は10%以下が好ましい。なお、ここでピット径増加率とは、GaN結晶の成長の際に結晶成長面に形成される各ピットにおけるピット径増加率の平均値をいう。
すなわち、GaN結晶を厚さH(μm)まで成長させたときのGaN結晶基板として切り出せるGaN結晶の有効厚さをHe(μm)とするとき、基板取得率(%)を下式(2)で定義すると、ピット径増加率が小さくなると基板取得率が向上することがわかる。
基板取得率(%)=100×He/H (2)
ここで、ピット径が大きくなる理由として、図6を参照してC面とファセット面とのなす角をθとするときC面の成長速度Vがファセット面の成長速度Vに対してV>Vsinθとなること、大きくなったピットが合体してより大きなピットが形成されることなどが挙げられる。
すなわち、ピット径増加率を低減するためには、ファセット面の成長速度に対するC面の成長速度を小さくしてV≦Vsinθとすること、ピットが合体するような結晶成長エネルギーを与えないことが有効な方法である。このためには、GaN結晶を成長させる工程において、GaN結晶の成長温度が1000℃以下であることが好ましい。GaN結晶の成長温度を下げることにより、ファセット面の成長速度に対するC面の成長速度を下げるとともに、結晶成長エネルギーが小さくなりピットの合体が抑制されるため、ピット径増加率を小さくすることができる。GaN結晶の成長温度を1000℃以下とすることにより、容易にピット径増加率を20%以下にすることができる。かかる観点から、GaN結晶の成長温度が950℃以下であることがより好ましく、900℃以下であることがさらに好ましい。
また、GaN結晶の成長温度を下げることに伴い、GaN結晶の成長速度は小さいことが好ましい。GaN結晶の成長速度は150μm/hr以下が好ましく、120μm/hr以下がより好ましく、100μm/hr以下がさらに好ましい。
また、GaN結晶の成長速度を小さくする観点から、GaN結晶を成長させる際の原料ガスの分圧は小さいことが好ましい。HVPE法においては、GaClガス分圧は0.5kPa〜2.0kPa以下が好ましく、0.5kPa〜1.5kPaがより好ましい。NH3ガス分圧は、5kPa〜15kPaが好ましく、5kPa〜10kPaがより好ましい。
また、本発明にかかるGaN結晶基板の他の製造方法は、図3を参照して、下地基板1の上に開口窓を有するマスク層2を形成する工程と、マスク層2の上に気相成長法によってGaN結晶4を成長させる工程とを含むGaN結晶基板の製造方法であって、上記GaN結晶4を成長させる工程において、ファセット面5Fを有するピット6を結晶成長面5Aに形成し、このピット6のピット径増加率を20%以下とするものである。下地基板の上に形成された開口窓を有するマスク層の上にGaN結晶を成長させると、マスク層はGaN結晶の成長を抑制する作用を有するため、GaN結晶はマスク層2の開口窓下の下地基板1上から成長が始まり、マスク層を覆うように成長していくため、下地基板の転位の影響を小さくすることができ、GaN結晶の転位をさらに小さくすることができる。
この場合においても、下地基板としては、特に制限はなく、GaN結晶と格子不整合のない同種基板であるGaN基板、格子不整合の小さい異種基板であるサファイア基板、SiC基板などが好ましく用いられる。下地基板として、サファイア基板、SiC基板などの異種基板を用いる場合は、格子不整合を緩和してGaN結晶の転位密度を下げるために、図4を参照して、下地基板1の上に開口窓を有するマスク層2を形成する工程の後、この開口窓を有するマスク層2上に気相成長法によってGaN結晶を成長させる工程において、まずマスク層2の開口窓下の下地基板1上に気相成長法により、GaNのアモルファス層であるGaNバッファ層3を形成させた後、このGaNバッファ層3およびマスク層2の上に気相成長法によりGaN結晶4を成長させることが好ましい。
開口窓を有するマスク層の形成は、下地基板にマスク材料を被覆した後、フォトリソグラフィにより開口窓を設けることにより行なう。ここで、マスク材料としては、SiO2、Si34などが挙げられる。
マスク層の開口窓の設け方にも、特に制限はなく、ドット形状、ストライプ形状いずれを採用することも可能である。ドット形状とは、円形、正方形などの孤立した点が規則的に分布するものをいい、GaN結晶をC面方向に成長させる場合には隣接する3つの開口窓が正三角形の頂点となるように配列することが好ましい。ストライプ形状とは、多数の平行帯状の被覆部と開口窓部を交互に設けるものをいう。
図3を参照して、マスク層2における隣接する開口窓の間の距離Sには、特に制限はないが、ピットの合体を低減してピット径の増加を抑制する観点から、隣接する開口窓の間の距離Sが2μm以上であることが好ましく、4μm以上であることがより好ましい。
(実施例1〜実施例4、比較例1)
図1を参照して、下地基板1として同種基板であるGaN基板を用いて、HVPE法によってGaN結晶4の成長を行なった。本実施例で用いたHVPE装置は、反応炉の内部にGa金属を収容したボートを設け、HClガスおよびキャリアガスをボートに向けて導入できるようにし、ボートの下方に下地基板を置き、下地基板の近傍にNH3ガスおよびキャリアガスが導入できるようにされている。反応炉の周囲にはヒータが設けられてあり、ボートおよび下地基板を加熱できる。反応炉の下部には排気口が設けられており、減圧ポンプによって減圧される。850℃以上に加熱されたボート内のGa融液とHClガスが反応してGaClガスが生成し、GaClガスとNH3ガスが反応して、下地基板上にGaN結晶を成長させることができる。ここで、キャリアガスとしてH2ガスを用いた。
HVPE法により、表1に示す成長温度、GaCl分圧、NH3分圧、成長速度で下地基板の上にGaN結晶を約2mmの厚さに成長させた。さらに、GaN結晶をワイヤーソーまたは内周刃でスライスし、表面を研磨して所定厚さのGaN結晶基板を得た。GaN結晶の転位密度、ピット径増加率および基板取得率を表1にまとめた。
(実施例5〜実施例8、比較例2)
図3を参照して、下地基板1として同種基板であるGaN基板を用いて、下地基板の上に開口窓を有するマスク層2を形成した後、マスク層2の上にHVPE法によりGaN結晶4を成長させた。
開口窓を有するマスク層は、CVD法により厚さ100nmのSiO2層を形成した後、フォトリソグラフィにより、隣接する3つの開口窓(一辺2μmの正方形)が正三角形の頂点となるようにドット形状に配列(隣接する開口窓の間の距離が4μm)された開口窓を設けることにより、形成した。
HVPE法により、表1に示す成長温度、GaCl分圧、NH3分圧、成長速度で下地基板の上にGaN結晶を約2mmの厚さに成長させた。さらに、GaN結晶をワイヤーソーまたは内周刃でスライスし、表面を研磨して所定厚さのGaN結晶基板を得た。GaN結晶の転位密度、ピット径増加率および基板取得率を表1にまとめた。
Figure 2005209803
(実施例9〜実施例12、比較例3)
図2を参照して、下地基板1として異種基板であるGaAs基板を用いて、下地基板1の上にGaNバッファ層3を形成した後、さらにGaN結晶4を成長させた。
GaNバッファ層3として、HVPE法により、下地基板1を500℃に加熱保持して、GaCl分圧0.2kPa、NH3分圧を15kPaとして、厚さ約70nmのGaNのアモルファス層を形成した。
HVPE法により、表2に示す成長温度、GaCl分圧、NH3分圧、成長速度で、GaNバッファ層3の上にGaN結晶4を約2mmの厚さに成長させた。さらに、GaAs基板を王水中でエッチング除去した後、GaN結晶をワイヤーソーまたは内周刃でスライスし、表面を研磨して所定厚さのGaN結晶基板を得た。GaN結晶の表2に示す転位密度、ピット径増加率および基板取得率を表2にまとめた。
(実施例13〜実施例16、比較例4)
図4を参照して、下地基板1として異種基板であるGaAs基板を用いて、下地基板1の上に開口窓を有するマスク層2を形成した後、マスク層2の上にHVPE法により、GaNバッファ層を形成し、さらにGaN結晶4を成長させた。
開口窓を有するマスク層2は、実施例4〜実施例6の場合と同様にして形成した。また、GaNバッファ層3は、実施例7〜実施例9の場合と同様にして形成した。下地基板1の上に形成された開口窓を有するマスク層2の上にGaNバッファ層3を成長させると、マスク層2はGaNバッファ層3の成長を抑制する作用を有するため、GaNバッファ層3は、まずマスク層2の開口窓下の下地基板1上に形成される。本実施例の場合は、マスク層の厚さは100nm、GaNバッファ層の厚さは70nmであるため、GaNバッファ層はマスク層の開口窓部のみに形成されている。
HVPE法により、表2に示す成長温度、GaCl分圧、NH3分圧、成長速度で、GaNバッファ層3の上にGaN結晶4を約2mmの厚さに成長させた。さらに、GaAs基板を王水中でエッチング除去した後、GaN結晶をワイヤーソーまたは内周刃でスライスし、表面を研磨して所定厚さのGaN結晶基板を得た。GaN結晶の表2に示す転位密度、ピット径増加率および基板取得率を表2にまとめた。
Figure 2005209803
表1および表2から明らかなように、ピット径増加率が20%以下のとき基板取得率は83%以上となり、ピット径増加率が10%以下のとき基板取得率は91%以上となり、ピット径増加率を低減することにより、基板取得率が向上した。また、開口窓を有するマスク層を設けることによって、GaN結晶の転位がさらに抑制された。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
上記のように、本発明は、効率的に多くのGaN結晶基板を得るために、GaN結晶基板の製造方法として広く利用することができる。
本発明にかかるGaN結晶基板の一の製造方法を示す概略断面図である。 本発明にかかるGaN結晶基板の別の製造方法を示す概略断面図である。 本発明にかかるGaN結晶基板の他の製造方法を示す概略断面図である。 本発明にかかるGaN結晶基板のさらに他の製造方法を示す概略断面図である。 GaN結晶基板の従来の製造方法を示す概略断面図である。 GaN結晶の結晶成長面に出現するピットを説明する立体模式図である。 GaN結晶の結晶成長面に出現するピットを上面から見た平面模式図である。
符号の説明
1 下地基板、2 マスク層、3 GaNバッファ層、4 GaN結晶、5 結晶成長面、5C C面、5F ファセット面、5M ファセット面境界線、5P ファセット面中心点、6 ピット。

Claims (3)

  1. 下地基板の上に気相成長法によってGaN結晶を成長させる工程を含むGaN結晶基板の製造方法であって、
    前記GaN結晶を成長させる工程において、ファセット面を有するピットを結晶成長面に形成し、前記ピットのピット径増加率を20%以下とすることを特徴とするGaN結晶基板の製造方法。
  2. 下地基板の上に開口窓を有するマスク層を形成する工程と、前記マスク層の上に気相成長法によってGaN結晶を成長させる工程とを含むGaN結晶基板の製造方法であって、
    前記GaN結晶を成長させる工程において、ファセット面を有するピットを結晶成長面に形成し、前記ピットのピット径増加率を20%以下とすることを特徴とするGaN結晶基板の製造方法。
  3. 前記GaN結晶を成長させる工程において、さらに前記GaN結晶の成長温度が1000℃以下であることを特徴とする請求項1または請求項2に記載のGaN結晶基板の製造方法。
JP2004013345A 2004-01-21 2004-01-21 GaN結晶基板の製造方法 Pending JP2005209803A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004013345A JP2005209803A (ja) 2004-01-21 2004-01-21 GaN結晶基板の製造方法
EP05000403A EP1557487B1 (en) 2004-01-21 2005-01-11 Method of manufacturing GaN crystal substrate
DE602005026737T DE602005026737D1 (de) 2004-01-21 2005-01-11 Verfahren zur Herstellung eines Substrats aus GaN-Kristall
CNB2005100038300A CN100454487C (zh) 2004-01-21 2005-01-12 制备GaN晶体衬底的方法
KR1020050004028A KR101131292B1 (ko) 2004-01-21 2005-01-17 GaN 결정 기판의 제조 방법
US10/905,768 US7481881B2 (en) 2004-01-21 2005-01-20 Method of manufacturing GaN crystal substrate
US12/339,087 US20090101063A1 (en) 2004-01-21 2008-12-19 Method of Manufacturing GaN Crystal Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004013345A JP2005209803A (ja) 2004-01-21 2004-01-21 GaN結晶基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005209803A true JP2005209803A (ja) 2005-08-04

Family

ID=34631910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013345A Pending JP2005209803A (ja) 2004-01-21 2004-01-21 GaN結晶基板の製造方法

Country Status (6)

Country Link
US (2) US7481881B2 (ja)
EP (1) EP1557487B1 (ja)
JP (1) JP2005209803A (ja)
KR (1) KR101131292B1 (ja)
CN (1) CN100454487C (ja)
DE (1) DE602005026737D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396649B2 (ja) * 2006-02-17 2010-01-13 住友電気工業株式会社 GaN結晶基板およびその製造方法
KR20080104148A (ko) * 2006-02-17 2008-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Al,In,Ga,B)N 광전자 소자들의 성장 방법
JP4187175B2 (ja) * 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
KR101025530B1 (ko) * 2006-06-20 2011-04-04 스미토모덴키고교가부시키가이샤 AlχGa1-χN 결정의 성장 방법 및 AlχGa1-χN 결정 기판
FR2905799B1 (fr) * 2006-09-12 2008-12-26 Soitec Silicon On Insulator Realisation d'un substrat en gan
JP5165264B2 (ja) 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
DE112010002027B4 (de) 2009-05-15 2021-12-09 Cummins Filtration Ip, Inc. Koaleszenzabscheider und Verwendung eines Koaleszenzabscheiders in einem Koaleszenzsystem
US10058808B2 (en) 2012-10-22 2018-08-28 Cummins Filtration Ip, Inc. Composite filter media utilizing bicomponent fibers
KR20150011238A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
DE112017002974T5 (de) 2016-07-19 2019-03-07 Cummins Filtration Ip, Inc. Koaleszer mit perforierter schicht

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 GaN系半導体の成長方法およびGaN系半導体膜
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系iii−v族化合物層の成長方法およびそれを用いた基板の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP2003055099A (ja) 2001-08-22 2003-02-26 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体基板の製造方法及び窒化ガリウム系化合物半導体基板
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板

Also Published As

Publication number Publication date
CN100454487C (zh) 2009-01-21
CN1645567A (zh) 2005-07-27
US20050155544A1 (en) 2005-07-21
EP1557487B1 (en) 2011-03-09
KR20050076625A (ko) 2005-07-26
EP1557487A2 (en) 2005-07-27
EP1557487A3 (en) 2009-06-03
DE602005026737D1 (de) 2011-04-21
US20090101063A1 (en) 2009-04-23
US7481881B2 (en) 2009-01-27
KR101131292B1 (ko) 2012-03-30

Similar Documents

Publication Publication Date Title
KR101131292B1 (ko) GaN 결정 기판의 제조 방법
JP3888374B2 (ja) GaN単結晶基板の製造方法
JP3997827B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
KR101222299B1 (ko) Iii족 질화물 결정 및 그 제조 방법, 그리고 iii족 질화물 결정 기판 및 반도체 디바이스
JP4622447B2 (ja) Iii族窒化物結晶基板の製造方法
JP4691911B2 (ja) Iii−v族窒化物系半導体自立基板の製造方法
JP5140962B2 (ja) 窒化物半導体基板の製造方法
JP2006052102A (ja) Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
JP4333377B2 (ja) GaN単結晶基板およびその製造方法ならびに発光デバイス
JP3985839B2 (ja) 単結晶GaN基板
JP2008037665A (ja) 窒化ガリウムの結晶成長方法
JP6346457B2 (ja) 窒化ガリウム結晶自立基板の製造方法
JP5170186B2 (ja) Iii族窒化物結晶基板の製造方法
JP4003802B2 (ja) 窒化ガリウム結晶の成長方法
JP2013075791A (ja) Iii族窒化物半導体結晶の製造方法、iii族窒化物半導体基板およびiii族窒化物半導体結晶
JP5328682B2 (ja) Iii族窒化物結晶の製造方法及びiii族窒化物半導体基板の製造方法
JP2006306722A (ja) GaN単結晶基板の製造方法及びGaN単結晶基板
JP4479706B2 (ja) GaN自立基板の製造方法
JP2007191321A (ja) 窒化物基板の製造方法と窒化物基板及び窒化物系半導体デバイス
US20080035052A1 (en) Method for manufacturing a semiconductor substrate
JP5454647B2 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板及び発光素子
JP2013199412A (ja) Iii族窒化物半導体結晶の製造方法
JP2013209226A (ja) 半導体バルク結晶の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415