CN111223763B - 半导体结构、自支撑氮化镓层及其制备方法 - Google Patents

半导体结构、自支撑氮化镓层及其制备方法 Download PDF

Info

Publication number
CN111223763B
CN111223763B CN202010062290.8A CN202010062290A CN111223763B CN 111223763 B CN111223763 B CN 111223763B CN 202010062290 A CN202010062290 A CN 202010062290A CN 111223763 B CN111223763 B CN 111223763B
Authority
CN
China
Prior art keywords
layer
mask layer
nitride
ltoreq
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010062290.8A
Other languages
English (en)
Other versions
CN111223763A (zh
Inventor
王颖慧
特洛伊·乔纳森·贝克
罗晓菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiate Semiconductor Technology Shanghai Co ltd
Original Assignee
Jiate Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiate Semiconductor Technology Shanghai Co ltd filed Critical Jiate Semiconductor Technology Shanghai Co ltd
Priority to CN202010062290.8A priority Critical patent/CN111223763B/zh
Publication of CN111223763A publication Critical patent/CN111223763A/zh
Application granted granted Critical
Publication of CN111223763B publication Critical patent/CN111223763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种半导体结构、自支撑氮化镓层及其制备方法：包括如下步骤：提供衬底；于衬底上形成氮化物缓冲层；于氮化物缓冲层上形成多层图形化掩膜层，所述多层图形化掩膜层中的底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层。本发明有利于多层图形化掩膜层上形成的氮化镓层的自剥离；保证在多层图形化掩膜层上形成的氮化镓层的质量；不会存在金属掩膜层处剥离存在的在剥离过程中只能实现部分剥离而造成裂片，从而影响氮化镓层的质量的问题。

Description

半导体结构、自支撑氮化镓层及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种多层掩膜的半导体结构、自支撑氮化镓层及其制备方法。
背景技术
氮化镓作为典型的第三代半导体材料，具有禁带带隙宽、热导率高等优异性能而受到广泛关注。氮化镓相较于第一代和第二代半导体材料除了具有更宽的禁带(在室温下其禁带宽度为3.4eV)，可以发射波长较短的蓝光，其还具有高击穿电压、高电子迁移率、化学性质稳定、耐高温及耐腐蚀等特点。因此，氮化镓非常适合用于制作抗辐射、高频、大功率和高密度集成的电子器件以及蓝、绿光和紫外光电子器件。目前，氮化镓半导体材料的研究和应用已成为全球半导体研究的前沿和热点。
目前所采用的剥离工艺主要有激光剥离、自剥离、机械剥离及化学腐蚀剥离等；然而，现有的激光剥离工艺、机械剥离工艺及化学腐蚀工艺均需在氮化镓生长过程完成之后执行额外的剥离工艺，增加了工艺步骤及工艺复杂程度，从而增加了成本，同时，激光剥离工艺、机械剥离工艺及化学腐蚀剥离工艺对异质衬底均有苛刻的要求，普适性较差；现有的自剥离工艺虽然可以实现异质衬底与氮化镓的自剥离，但剥离过程中会对氮化镓的质量造成影响，成品率较低。
发明内容
基于此，有必要针对现有技术中的上述问题，提供一种半导体结构、自支撑氮化镓层及其制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括如下步骤：
提供衬底；
于所述衬底上形成多层图形化掩膜层，其中，所述多层图形化掩膜层中的底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层。
上述实施例半导体结构的制备方法中，采用多层图形化掩膜层，且底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层的结构，即底层图形化掩膜层较为疏松，有利于多层图形化掩膜层上形成的氮化镓层的自剥离，但直接在其上生长氮化镓层会导致初次形成的晶胞侧壁一侧或多侧再次生长辅晶，辅晶会阻碍主晶胞间的横向生长闭合，很容易使得氮化镓晶体在初期通过横向外延过生长(ELOG)过程中形成麻点(pits)缺陷，甚至在横向不能完全闭合，从而严重影响后续快速生长的氮化镓的质量；而金属掩膜层虽然不具有上述问题，但是其分离过程容易出现部分剥离而造成裂片，影响生长良率。而本发明通过将多层图形化掩膜层的顶层设置为图形化金属掩膜层，氮化镓层形成于图形金属掩膜层上，可以避免辅晶问题的发生，保证在多层图形化掩膜层上形成的氮化镓层的质量；同时，避免了单独使用金属掩膜层存在的易部分剥离而造成的裂片问题，从而提高了氮化镓层的整片剥离良率。
在其中一个实施例中，于所述衬底上形成所述氮化物缓冲层包括如下步骤：
于所述衬底上形成至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
于所述第一氮化物缓冲层的表面形成第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
在其中一个可选的实施例中，于所述含氮缓冲层上形成所述多层图形化掩膜层包括如下步骤：
于所述含氮缓冲层的表面形成底层掩膜层；
于所述底层掩膜层上形成顶层掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；
对所述顶层掩膜层及所述底层掩膜层进行图形化处理，以得到包括所述底层图形化掩膜层及所述顶层图形化掩膜层的所述多层图形化掩膜层。
在其中一个可选的实施例中，于所述底层掩膜层上形成所述顶层掩膜层之前还包括于所述底层掩膜层的表面形成中间掩膜层的步骤，所述中间掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种；所述顶层掩膜层形成于所述中间掩膜层的表面；对所述顶层掩膜层及所述底层掩膜层进行图形化处理的同时对所述中间掩膜层进行图形化处理，得到的所述多层图形化掩膜层还包括中间图形化掩膜层。
在其中一个可选的实施例中，于所述含氮缓冲层上形成所述多层图形化掩膜层包括如下步骤：
于所述含氮缓冲层的表面形成底层掩膜层；
对所述底层掩膜层进行图形化处理，以得到所述底层图形化掩膜层；
于所述底层图形化掩膜层上形成顶层掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；
对所述顶层掩膜层进行图形化处理，以得到所述顶层图形化掩膜层。
在其中一个可选的实施例中，于所述底层图形化掩膜层上形成所述顶层掩膜层之前还包括如下步骤：
于所述底层图形化掩膜层的表面形成中间掩膜层；所述中间掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种；
对所述中间掩膜层进行图形化处理，以得到中间图形化掩膜层；其中，
所述顶层掩膜层形成于所述中间图形化掩膜层的表面。
在其中一个实施例中，基于同一掩膜版对所述底层掩膜层、所述中间掩膜层及所述顶层掩膜层进行图形化处理。
一种半导体结构，其特征在于，包括：
衬底；
多层图形化掩膜层，包括底层图形化掩膜层及顶层图形化掩膜层；所述底层图形化掩膜层位于所述衬底上，所述顶层图形化掩膜层位于所述底层图形化掩膜层上；所述多层图形化掩膜层中的底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层。
上述实施例半导体结构，采用多层图形化掩膜层，且底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层的结构，即底层图形化掩膜层较为疏松，有利于多层图形化掩膜层上形成的氮化镓层的自剥离，但直接在其上生长氮化镓层会导致初次形成的晶胞侧壁一侧或多侧再次生长辅晶，辅晶会阻碍主晶胞间的横向生长闭合，很容易使得氮化镓晶体在初期通过横向外延过生长(ELOG)过程中形成麻点(pits)缺陷，甚至在横向不能完全闭合，从而严重影响后续快速生长的氮化镓的质量；而金属掩膜层虽然不具有上述问题，但是其分离过程容易出现部分剥离而造成裂片，影响生长良率。而本发明通过将多层图形化掩膜层的顶层设置为图形化金属掩膜层，氮化镓层形成于图形金属掩膜层上，可以避免辅晶问题的发生，保证在多层图形化掩膜层上形成的氮化镓层的质量；同时，避免了单独使用金属掩膜层存在的易部分剥离而造成的裂片问题，从而提高了氮化镓层的整片剥离良率。
在其中一个实施例中，所述半导体结构还包括氮化物缓冲层，位于所述衬底上；所述多层图形化掩膜层位于所述氮化物缓冲层的表面；所述氮化物缓冲层包括：
至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
和位于第一氮化物缓冲层之上的第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
在其中一个实施例中，所述多层图形化掩膜层还包括中间图形化掩膜层，所述中间图形化掩膜层位于所述顶层图形化掩膜层和底层图形化掩膜层之间。
本发明还提供一种自支撑氮化镓层的制备方法，包括如下步骤：
采用如上述任一方案中所述的半导体结构的制备方法制备所述半导体结构：
于所述多层图形化掩膜层的开口及表面形成氮化镓层；
对所述的结构进行降温处理，使得所述氮化镓层自动剥离以得到所述自支撑氮化镓层。
在其中一个实施例中，所述氮化镓层为N型氮化镓层，形成所述N型氮化镓层的过程中，形成N型掺杂的掺杂物同含氯气体与金属镓反应后的反应产物经由同一个气体管路通入至形成所述N型氮化镓层的反应腔室内。
在其中一个实施例中，所述N型氮化镓层的厚度在300um～10000um之间，起始生长温度在900℃～1200℃之间，终止生长温度在1000℃～1010℃之间。
在其中一个实施例中，所述N型氮化镓层的掺杂物质包括含硅气体或含硅混合气体，形成所述N型氮化镓层的过程中，使用含硅气体或含硅混合气体进行掺杂。
由于在使用含硅气体或含硅混合气体进行掺杂外延生长时，由于含硅气体，如硅烷或二氯硅烷的分解温度较低(约600度-1000度)，低于氮化镓外延生长温度1000度以上。因此就会造成含硅气体或含硅混合气体在进入反应腔的气体管道内便开始受热分解，分解后的硅附着在气体管道内壁上，其不但影响到达衬底处的硅元素的数量，达不到预期的硅掺杂浓度，也使气体管道内壁上形成一层硅沉积物，为后续氮化镓外延生长带入杂质，形成麻点(Pits)，严重时甚至因沉积过多而造成堵塞气体管路，或者因硅沉积过多而造成受热不均而造成气体管道破裂；而上述实施例中通过将所述含硅气体或含硅混合气体同含氯气体与金属镓反应后的反应产物(多为氯化镓，可能还有少量氯化氢或氯气及其他载气)经由同一个气体管路通入至形成所述N型氮化镓层的反应腔室内，由于含氯气体于金属镓反应后的反应产物可以阻止含硅气体或含硅混合气体分解生长硅附着在气体管路上，使得气体管路内壁清洁如新，基本无硅沉积在气体管路内壁上；同时可以确保硅元素能够进入衬底附近参与氮化镓气相外延反应进而掺杂进入外延氮化镓层，从而保证掺杂效果。
在其中一个实施例中，于所述多层图形化掩膜层的开口及表面形成氮化镓层包括如下步骤：
于所述多层图形化掩膜层的开口及表面形成氮化镓缓冲层；
于所述氮化镓缓冲层的表面形成所述N型氮化镓层。
在其中一个实施例中，所述氮化镓缓冲层的厚度在5um～150um，所述氮化镓缓冲层的生长速率小于所述N型氮化镓层的生长速率，且所述氮化镓缓冲层的生长速率不超过100um/h。
在其中一个实施例中，所述多层图形化掩膜层的开口及表面形成氮化镓层前，还包括将所述半导体结构置于氨气气氛下进行退火处理的步骤，处理时间为10min～2h，温度在900℃～1100℃之间；所述退火处理的气氛包括纯氨气气氛或氨气与载气的混合气体气氛，所述载气包括氢气、氮气、氩气、氦气中的至少一种。
本发明还提供一种自支撑氮化镓层，所述自支撑氮化镓采用上述任一实施例中所述的自支撑氮化镓层的制备方法制备而得到。
附图说明
图1为本发明一个实施例中提供的半导体结构的制备方法的流程图；
图2至图5为本发明一个实施例中提供的半导体结构的制备方法中各步骤所得结构的截面结构示意图；
图6为本发明另一个实施例中提供的自支撑氮化镓层的制备方法的流程图；
图7至图9为本发明一个实施例中提供的自支撑氮化镓层的制备方法中各步骤所得结构的截面结构示意图。
附图标记说明：
10 衬底
11 氮化物缓冲层
111 第一氮化物缓冲层
112 第二氮化物缓冲层
12 多层图形化掩膜层
12’ 多层掩膜层
121 底层图形化药草
1211 底层掩膜层
122 中间图形化掩膜层
1221 中间掩膜层
123 顶层图形化掩膜层
1231 顶层掩膜层
13 氮化镓缓冲层
14 N型氮化镓层
22 开口
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，本发明一种半导体结构的制备方法，半导体结构的制备方法包括如下步骤：
S10：提供衬底；
S11：于所述氮化物缓冲层上形成多层图形化掩膜层，其中，所述多层图形化掩膜层中的底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层。
在一个示例中，如图2所示，步骤S10中提供的衬底10可以包括但不限于硅衬底、蓝宝石衬底、玻璃衬底、碳化硅衬底、氮化镓衬底或砷化镓衬底等等中的任一种。
在一个示例中，如图3所示，步骤S10之后还包括如下步骤：于衬底10上形成一层MgxInyGazAlwN层作为所述氮化物缓冲层11，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。优选地，该示例中，x＝0，即本示例中，氮化物缓冲层11可以为包括In(铟)、Ga(镓)、Al(铝)及N(氮)的材料层，也可以为包括In、Ga及N的材料层，还可以为Ga、Al及N的材料层，还可以为Ga及N的材料层。
具体的，可以采用物理气相沉积工艺、化学气相沉积工艺、分子数外延(MBE)、磁控溅射工艺、氢化物气相外延(HVPE)工艺、金属有机物化学气相沉积(MOCVD)或氨热法等等中的任一种形成氮化物缓冲层11。氮化物缓冲层11的厚度可以为50nm～10um之间，优选地，70nm～3um之间，表面粗糙度在5nm以下，更优地，在3nm以下，最优地，在1nm以下。
在另一个示例中，如图3所示，步骤S10之后还可以包括如下步骤：
于衬底10上形成至少一层第一氮化物缓冲层111，第一氮化物缓冲层111包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
于第一氮化物缓冲层111的表面形成第二氮化物缓冲层112，第二氮化物缓冲层112包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
具体的，该示例中氮化物缓冲层11中，位于最底层的第一氮化物缓冲层111的厚度可以为1nm～1000nm，譬如，1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、100nm、900nm或1000nm等等；其他第一氮化物缓冲层111的厚度及单层所述第二氮化镓层112的厚度均可以为1nm～10000nm，譬如，1nm、1000nm、2000nm、3000nm、4000nm、5000nm、6000nm、7000nm、1000nm、9000nm或10000nm等等。
需要说明的是，图3中仅以两层氮化物缓冲层作为示例，在其他示例中，可以根据需要进行设定。
在一个可选的示例中，如图4所示，步骤S11可以包括如下步骤：
S111：于氮化物缓冲层11的表面形成底层掩膜层1211，底层掩膜层1211的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种；
S112：对底层掩膜层1211进行图形化处理，以得到底层图形化掩膜层121；
S113：于底层图形化掩膜层121上形成顶层掩膜层1231，顶层掩膜层1231包括单层金属层或至少两种金属形成的合金层；
S114：对顶层掩膜层1231进行图形化处理，以得到顶层图形化掩膜层123。
在一个可选的示例中，于底层图形化掩膜层121上形成顶层掩膜层123之前还包括如下步骤：
于底层图形化掩膜层121的表面形成中间掩膜层1221；中间掩膜层1221的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种；
对中间掩膜层1221进行图形化处理，以得到中间图形化掩膜层122；其中，顶层掩膜层1231形成于中间图形化掩膜层122的表面。
如图4所示，顶层掩膜层1231和中间掩膜层1221和底层掩膜层1211共同构成多层掩膜层12’，如图5所示，顶层图形化掩膜层123和中间图形化掩膜层和底层图形化掩膜层121共同构成多层图形化掩膜层12。
需要说明的是，上述示例中，各掩膜层可以使用分子束外延(MBE)，蒸镀法，磁控溅射法沉积，所述各层图形化掩膜层的图形原则上一致，可以使用同一图形的掩膜版进行图形化掩膜层的制作，但是根据工艺允许，各层图形与掩膜版图形可以有20％的形变偏差。
具体的，底层掩膜层1211可以包括氧化硅层、Si-氮化物层(譬如，氮化硅层)、氧化钛层、Ti-氮化物层(譬如，氮化钛层)、氧化锆层、Zr-氮化物层(譬如，氮化锆层)、氧化锆层、Cr-氮化物层(譬如，氮化铬层)或W-氮化物层(譬如，氮化钨层)等等。底层掩膜层1211的厚度为10～1000nm，优选地，为50～700nm，最优地，为70～300nm，优选地为SiNX，X＝1，2，3，4，SiO2，WNX，X＝1，2，3，4，CrO2中的一种或几种。顶层掩膜层1231可以包括单层金属层，或者两种或多种金属形成的合金层，厚度为20～500nm，优选地，为70～300nm，优选的金属为W，Re，Mo，Cr，Co，Au，Zr，Ta，Ti，Nb，Ni，V，Hf，Pd及Cu。
需要进一步说明的是，图4中仅以3层掩膜层作为示例，多层掩膜层的层数在2～4层之间，对底层图形化掩膜层121和顶层图形化掩膜层123进行了限定，底层图形化掩膜层121包括硅基氧化物，硅基氮化物，金属氧化物，金属氮化物中的至少一种，顶层图形化掩膜层123为单层金属层或至少两种金属形成的合金层。
还需要说明的是，如图5所示，多层图形化掩膜层12中具有暴露出氮化物缓冲层11的开口22，开口22的形状可以包括圆形，条状结构、椭圆形，边数大于3的等边形，所述图形规则排列，各图形中心与相邻图形的中心距离均相等，未被多层图形化掩膜层12掩盖的面积占总衬底面积的10％～70％之间，即多层图形化掩膜层12内开口22的面积占多层图形化掩膜层12总面积的10％～70％；优选地，在20％～60％之间。
请结合图2至图4继续参阅图5，本发明还提供一种半导体结构，半导体结构包括：衬底10；多层图形化掩膜层12，多层图形化掩膜层12包括底层图形化掩膜层121及顶层图形化掩膜层123；底层图形化掩膜层121位于衬底10上，顶层图形化掩膜层123位于底层图形化掩膜层121上；所述多层图形化掩膜层12中的底层图形化掩膜层121的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层123为图形化金属掩膜层。
在一个示例中，衬底10可以包括但不限于硅衬底、蓝宝石衬底、玻璃衬底、碳化硅衬底、氮化镓衬底或砷化镓衬底等等中的任一种。
在一个示例中，半导体结构还包括氮化物缓冲层11，氮化物缓冲层11位于衬底10上；多层图形化掩膜层12位于氮化物缓冲层11的表面；氮化物缓冲层11可以包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1。优选地，该示例中，x＝0，即本示例中，氮化物缓冲层11可以为包括In(铟)、Ga(镓)、Al(铝)及N(氮)的材料层，也可以为包括In、Ga及N的材料层，还可以为Ga、Al及N的材料层，还可以为Ga及N的材料层。
在另一个示例中，半导体结构还包括氮化物缓冲层11，氮化物缓冲层11位于衬底10上；多层图形化掩膜层12位于氮化物缓冲层11的表面；氮化物缓冲层11包括：
至少一层第一氮化物缓冲层111，第一氮化物缓冲层111包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0≤z≤1，0≤w≤1且x+y+z+w＝1；
和位于第一氮化物缓冲层111之上的第二氮化物缓冲层112，第二氮化物缓冲层112包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1，0＜z≤1，0≤w≤1且x+y+z+w＝1。
具体的，该示例中氮化物缓冲层11中，位于最底层的第一氮化物缓冲层111的厚度可以为1nm～1000nm，譬如，1nm、100nm、200nm、300nm、400nm、500nm、600nm、700nm、100nm、900nm或1000nm等等；其他第一氮化物缓冲层111的厚度及单层所述第二氮化镓层112的厚度均可以为1nm～10000nm，譬如，1nm、1000nm、2000nm、3000nm、4000nm、5000nm、6000nm、7000nm、1000nm、9000nm或10000nm等等。
需要说明的是，图5中仅以两层氮化物缓冲层作为示例，在其他示例中，可以根据需要进行设定。
在一个示例中，多层图形化掩膜层12还包括中间图形化掩膜层122，中间图形化掩膜层122位于顶层图形化掩膜层123和底层图形化掩膜层121之间。具体的，中间图形化掩膜层122的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种。顶层图形化掩膜层123和中间图形化掩膜层和底层图形化掩膜层121共同构成多层图形化掩膜层12。
具体的，底层掩膜层1211可以包括氧化硅层、Si-氮化物层(譬如，氮化硅层)、氧化钛层、Ti-氮化物层(譬如，氮化钛层)、氧化锆层、Zr-氮化物层(譬如，氮化锆层)、氧化锆层、Cr-氮化物层(譬如，氮化铬层)或W-氮化物层(譬如，氮化钨层)等等。底层掩膜层1211的厚度为10～1000nm，优选地，为50～700nm，最优地，为70～300nm，优选地为SiNX，X＝1，2，3，4，SiO2，WNX，X＝1，2，3，4，CrO2中的一种或几种。顶层掩膜层1231可以包括单层金属层，或者两种或多种金属形成的合金层，厚度为20～500nm，优选地，为70～300nm，优选的金属为W，Re，Mo，Cr，Co，Au，Zr，Ta，Ti，Nb，Ni，V，Hf，Pd及Cu。
需要进一步说明的是，图4中仅以3层掩膜层作为示例，多层掩膜层的层数在2～4层之间，对底层图形化掩膜层121和顶层图形化掩膜层123进行了限定，底层图形化掩膜层121包括硅基氧化物，硅基氮化物，金属氧化物，金属氮化物中的至少一种，顶层图形化掩膜层123为单层金属层或至少两种金属形成的合金层。
还需要说明的是，如图5所示，多层图形化掩膜层12中具有暴露出氮化物缓冲层11的开口22，开口22的形状可以包括圆形，条状结构、椭圆形，边数大于3的等边形，所述图形规则排列，各图形中心与相邻图形的中心距离均相等，未被多层图形化掩膜层12掩盖的面积占总衬底面积的10％～70％之间，即多层图形化掩膜层12内开口22的面积占多层图形化掩膜层12总面积的10％～70％；优选地，在20％～60％之间。
上述实施例半导体结构，采用多层图形化掩膜层12，且底层图形化掩膜层121的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层123为图形化金属掩膜层的结构，即底层图形化掩膜层121较为疏松，有利于多层图形化掩膜层12上形成的氮化镓层的自剥离，但直接在其上生长氮化镓层会导致初次形成的晶胞侧壁一侧或多侧再次生长辅晶，辅晶会阻碍主晶胞间的横向生长闭合，很容易使得氮化镓晶体在初期通过横向外延过生长(ELOG)过程中形成麻点(pits)缺陷，甚至在横向不能完全闭合，从而严重影响后续快速生长的氮化镓的质量；而金属掩膜层虽然不具有上述问题，但是其分离过程容易出现部分剥离而造成裂片，影响生长良率。而本发明通过将多层图形化掩膜层12的顶层设置为图形化金属掩膜层，氮化镓层形成于图形金属掩膜层上，可以避免辅晶问题的发生，保证在多层图形化掩膜层上形成的氮化镓层的质量；同时，避免了单独使用金属掩膜层存在的易部分剥离而造成的裂片问题，从而提高了氮化镓层的整片剥离良率。
如图6所示，本发明一种自支撑氮化镓层的制备方法，自支撑氮化镓层的制备方法包括如下步骤：
S20：制备所述半导体结构；
S21：于所述多层图形化掩膜层的开口及表面形成氮化镓层；
S22：对所述的结构进行降温处理，使得所述氮化镓层自动剥离以得到所述自支撑氮化镓层。
在其中一个示例中，如图1所示，步骤S20在形成半导体结构后，于多层图形化掩膜层12的开口22及表面形成氮化镓层，氮化镓层为N型氮化镓层14，N型掺杂的掺杂物质(含硅气体或含硅混合气体)同含氯气体与金属镓反应后的反应产物经由同一个气体管路通入至形成所述N型氮化镓层14的反应腔室内。
在一个示例中，N型氮化镓层14的掺杂物质包括含硅气体或含硅混合气体，形成所述N型氮化镓层14的过程中，使用含硅气体或含硅混合气体进行掺杂。
由于在使用含硅气体或含硅混合气体进行掺杂外延生长时，由于含硅气体，如硅烷或二氯硅烷的分解温度较低(约600-1000度)，低于氮化镓外延生长温度1000度以上。因此就会造成含硅气体或含硅混合气体在进入反应腔的气体管道内便开始受热分解，分解后的硅附着在气体管道内壁上，其不但影响到达衬底处的硅元素的数量，达不到预期的硅掺杂浓度，也使气体管道内壁上形成一层黑色硅沉积物，为后续氮化镓外延生长带入杂质，形成麻点(Pits)，严重时甚至时因沉积过多而造成堵塞气体管路，或者因硅沉积过多而造成受热不均而造成气体管道破裂；而上述实施例中通过将所述含硅气体或含硅混合气体同含氯气体与金属镓反应后的反应产物(多为氯化镓，可能还有少量氯化氢或氯气及其他载气)经由同一个气体管路通入至形成所述N型氮化镓层的反应腔室内，由于含氯气体于金属镓反应后的反应产物可以阻止含硅气体或含硅混合气体分解生长硅附着在气体管路上，使得气体管路内壁清洁如新，基本无硅沉积在气体管路内壁上；同时可以确保硅元素能够进入衬底附近参与氮化镓气相外延反应进而掺杂进入外延的淡化加速，从而保证掺杂效果。
具体的，进行N型氮化镓层14生长时，所使用的反应气体包括含氮反应气体，优选地，氨气，该反应气体不经过镓舟而直接通过气体管道到达衬底附近；含氯反应气体，优选地，氯气或氯化氢气体，所述含氯反应气体通过镓舟与金属镓反应生成氯化镓。
更为具体的，反应形成N型氮化镓层14时，含氮反应气体及含氯反应气体可以经由载体运送至反应室内，所用载气为氢气，氮气，氩气，氦气中的一种或几种的混合气体；N型掺杂物质，包括含硅气体或含硅混合气体，含硅气体，优选地，硅烷，一氯硅烷，二氯硅烷，三氯硅烷，四氯硅烷中的一种或几种，所述含硅混合气体为含硅气体与不与之反应的其他气体的预混气，其中含硅气体的体积含量在0.01％-99.9％之间，种类可以为硅烷、一氯硅烷、二氯硅烷、三氯硅烷、四氯硅烷中的一种或几种，预混气中其他气体可以为氢气、氮气、氦气、氩气、氯化氢中的一种或几种，在N型氮化镓层中，硅掺杂浓度大于等于1E+16atom/cm3；优选地，大于等于2E+16atom/cm3；更优的，大于等于5E+16atom/cm3。
需要说明的是，在进行N型氮化镓层14生长时，可以在整个氮化镓外延过程中持续通入N型掺杂物质进而使整个自支撑氮化镓衬底均为N型掺杂氮化镓层14，也可以根据需求，在氮化镓外延生长的某一个或几个过程通入N型掺杂物质，使外延生长的氮化镓的某一个或几个部位为N型掺杂氮化镓层14，通入N型掺杂物质的外延生长过程与未通入N型掺杂物质的外延生长过程的生长速率可以相同也可以不同。
在其中一个实施例中，如图7所示，步骤S21还可以包括如下步骤：
S211：于多层图形化掩膜层12的开口及表面形成氮化镓缓冲层13；
S212：于氮化镓缓冲层13的表面形成N型氮化镓层14。
在一个示例中，氮化镓缓冲层13的厚度在5～150um。
在一个可选的示例中，可以低温生长氮化镓缓冲层13，氮化镓缓冲层13的生长温度为100℃～1000℃，譬如，100℃、900℃或1000℃；所述低温缓冲层的厚度为1um～100um，譬如，1um、10um、50um或100um。
在其中一个实施例中，可以低压生长氮化镓缓冲层13，氮化镓缓冲层13的生长压力为10torr(托)～600torr，譬如，10torr、200torr、400torr或600torr；所述低压缓冲层的生长温度为900℃～1100℃，譬如，900℃、1000℃或1100℃；所述低压缓冲层的厚度为1um～100um，譬如，1um、10um、50um或100um。
在其中一个实施例中，可以高五三比层生长氮化镓缓冲层13，氮化镓缓冲层13的生长的V/III为10～700，譬如，10、100、300、500或700所述高V/III缓冲层的生长温度为900℃～1100℃，，譬如，900℃、1000℃或1100℃；所述高V/III缓冲层的厚度为1μm～100μm，譬如，1um、10um、50um或100um。
需要说明的是，图1中仅以在形成N型氮化镓层之前，积淀氮化镓缓冲层13为示例，在其他示例中，可以根据需要进行设定。
在其中一个实施例中，在形成所述N型氮化镓层14之前还包括将所述半导体结构置于氨气气氛下进行退火处理，退火处理时间为10min(分钟)～2h(小时)，具体的，可以为10min、60min或120min；退火处理温度在900℃～1100℃之间，具体的，退火处理温度可以为900℃、1000℃或1100℃；退火处理的气氛包括纯氨气气氛或氨气与载气的混合气体气氛，所述载气包括氢气、氮气、氩气、氦气中的至少一种。
在其中一个实施例中，步骤S22中，降温过程可以是自然降温，也可以是控制速率型降温，也可以是自然降温与控制速率型降温的组合，比如，先按照控制速率降温从生长温度将至600℃～100℃，然后在自然降温至可操作温度。
在又一实施例中，本发明还提供一种自支撑氮化镓层，本实施例中的自支撑氮化镓层采用如图7至图1所示的自支撑氮化镓层的制备方法制备而得到，自支撑氮化镓层14如图9所示。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种半导体结构的制备方法，其特征在于，用于制备自剥离的氮化镓层，包括如下步骤：
提供衬底；
于所述衬底上形成氮化物缓冲层，包括：于所述衬底上形成至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1， 0≤z≤1，0≤w≤1且x+y+z+w=1；于所述第一氮化物缓冲层的表面形成第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1， 0＜z≤1，0≤w≤1且x+y+z+w=1；
于所述氮化物缓冲层上形成多层图形化掩膜层，其中，所述多层图形化掩膜层中的底层图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层为图形化金属掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；所述多层图形化掩膜层还包括中间图形化掩膜层，位于顶层图形化掩膜层和底层图形化掩膜层之间；所述中间图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述氮化物缓冲层上形成所述多层图形化掩膜层包括如下步骤：
于所述氮化物缓冲层的表面形成底层掩膜层；
于所述底层掩膜层上形成顶层掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；
对所述顶层掩膜层及所述底层掩膜层进行图形化处理，以得到包括所述底层图形化掩膜层及所述顶层图形化掩膜层的所述多层图形化掩膜层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，于所述底层掩膜层上形成所述顶层掩膜层之前还包括于所述底层掩膜层的表面形成中间掩膜层的步骤，所述中间掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种；所述顶层掩膜层形成于所述中间掩膜层的表面；对所述顶层掩膜层及所述底层掩膜层进行图形化处理的同时对所述中间掩膜层进行图形化处理，得到的所述多层图形化掩膜层还包括中间图形化掩膜层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述氮化物缓冲层上形成所述多层图形化掩膜层包括如下步骤：
于所述氮化物缓冲层的表面形成底层掩膜层；
对所述底层掩膜层进行图形化处理，以得到所述底层图形化掩膜层；
于所述底层图形化掩膜层上形成顶层掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；
对所述顶层掩膜层进行图形化处理，以得到所述顶层图形化掩膜层。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，于所述底层图形化掩膜层上形成所述顶层掩膜层之前还包括如下步骤：
于所述底层图形化掩膜层的表面形成中间掩膜层；所述中间掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种；
对所述中间掩膜层进行图形化处理，以得到中间图形化掩膜层；其中，
所述顶层掩膜层形成于所述中间图形化掩膜层的表面。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，基于同一掩膜版对所述底层掩膜层、所述中间掩膜层及所述顶层掩膜层进行图形化处理。
7.一种半导体结构，其特征在于，包括：
衬底；
氮化物缓冲层，位于所述衬底上；多层图形化掩膜层位于所述氮化物缓冲层的表面；所述氮化物缓冲层包括：至少一层第一氮化物缓冲层，所述第一氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1， 0≤z≤1，0≤w≤1且x+y+z+w=1；和位于第一氮化物缓冲层之上的第二氮化物缓冲层，所述第二氮化物缓冲层包括MgxInyGazAlwN层，其中，0≤x≤1，0≤y≤1， 0＜z≤1，0≤w≤1且x+y+z+w=1；
多层图形化掩膜层，包括底层图形化掩膜层、顶层图形化掩膜层及中间图形化掩膜层；所述底层图形化掩膜层位于所述氮化物缓冲层上，所述顶层图形化掩膜层位于所述底层图形化掩膜层上；所述多层图形化掩膜层中的底层掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物及金属氮化物中的至少一种，顶层图形化掩膜层包括图形化金属掩膜层，所述顶层掩膜层包括单层金属层或至少两种金属形成的合金层；所述中间图形化掩膜层位于所述顶层图形化掩膜层和底层图形化掩膜层之间；所述中间图形化掩膜层的材料包括硅基氧化物、硅基氮化物、金属氧化物、金属氮化物及金属中的至少一种。
8.一种自支撑氮化镓层的制备方法 ，其特征在于，包括如下步骤：
采用如权利要求1至6中任一项所述的半导体结构的制备方法制备所述半导体结构；
于所述多层图形化掩膜层的开口及表面形成N型氮化镓层，包括：于所述多层图形化掩膜层的开口及表面形成氮化镓缓冲层；于所述氮化镓缓冲层的表面形成所述N型氮化镓层；
对所述的结构进行降温处理，使得所述N型氮化镓层自动剥离以得到所述自支撑氮化镓层。
9.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，形成所述N型氮化镓层的过程中，形成N型掺杂的掺杂物同含氯气体与金属镓反应后的反应产物经由同一个气体管路通入至形成所述N型氮化镓层的反应腔室内。
10.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，所述N型氮化镓层的厚度在300um~10000um之间，起始生长温度在900℃~1200℃之间，终止生长温度在1000℃~1080℃之间。
11.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，所述N型氮化镓层的掺杂物质包括含硅气体或含硅混合气体，形成所述N型氮化镓层的过程中，使用含硅气体或含硅混合气体进行掺杂。
12.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，所述氮化镓缓冲层的厚度在5um~150um，所述氮化镓缓冲层的生长速率小于所述N型氮化镓层的生长速率，且所述氮化镓缓冲层的生长速率不超过100um/h。
13.根据权利要求8所述的自支撑氮化镓层的制备方法，其特征在于，于所述多层图形化掩膜层的开口及表面形成氮化镓层前，还包括将所述半导体结构置于氨气气氛下进行退火处理的步骤，退火处理时间为10min~2h，退火温度在900℃~1100℃之间；所述退火处理的气氛包括纯氨气气氛或氨气与载气的混合气体气氛，所述载气包括氢气、氮气、氩气、氦气中的至少一种。
14.一种自支撑氮化镓层，其特征在于，所述自支撑氮化镓层采用如权利要求8至13中任一项所述的制备方法制备而得到。
CN202010062290.8A 2020-01-19 2020-01-19 半导体结构、自支撑氮化镓层及其制备方法 Active CN111223763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010062290.8A CN111223763B (zh) 2020-01-19 2020-01-19 半导体结构、自支撑氮化镓层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010062290.8A CN111223763B (zh) 2020-01-19 2020-01-19 半导体结构、自支撑氮化镓层及其制备方法

Publications (2)

Publication Number Publication Date
CN111223763A CN111223763A (zh) 2020-06-02
CN111223763B true CN111223763B (zh) 2024-04-12

Family

ID=70810871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010062290.8A Active CN111223763B (zh) 2020-01-19 2020-01-19 半导体结构、自支撑氮化镓层及其制备方法

Country Status (1)

Country Link
CN (1) CN111223763B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864001B (zh) * 2020-12-31 2024-08-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113161225B (zh) * 2021-01-14 2024-02-06 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN112820636B (zh) * 2021-01-14 2024-01-16 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967664A1 (en) * 1998-05-28 1999-12-29 Sumitomo Electric Industries, Ltd. Gallium nitride single crystal substrate and method of producing the same
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
JP2009067658A (ja) * 2007-09-18 2009-04-02 Hitachi Cable Ltd 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
CN102839417A (zh) * 2012-09-05 2012-12-26 中国科学院半导体研究所 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
CN103700736A (zh) * 2013-12-20 2014-04-02 中国科学院半导体研究所 一种氮化镓基外延膜的选区激光剥离方法
JP2015057368A (ja) * 2014-10-29 2015-03-26 豊田合成株式会社 ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
CN104993012A (zh) * 2015-05-25 2015-10-21 中国科学院半导体研究所 大尺寸非极性A面GaN自支撑衬底的制备方法
CN107195536A (zh) * 2017-06-26 2017-09-22 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967664A1 (en) * 1998-05-28 1999-12-29 Sumitomo Electric Industries, Ltd. Gallium nitride single crystal substrate and method of producing the same
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
CN101217110A (zh) * 2002-07-02 2008-07-09 日本电气株式会社 Ⅲ族氮化物半导体衬底及其生产工艺
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
JP2009067658A (ja) * 2007-09-18 2009-04-02 Hitachi Cable Ltd 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
CN102839417A (zh) * 2012-09-05 2012-12-26 中国科学院半导体研究所 一种在蓝宝石衬底上生长自剥离氮化镓薄膜的方法
CN103700736A (zh) * 2013-12-20 2014-04-02 中国科学院半导体研究所 一种氮化镓基外延膜的选区激光剥离方法
JP2015057368A (ja) * 2014-10-29 2015-03-26 豊田合成株式会社 ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
CN104993012A (zh) * 2015-05-25 2015-10-21 中国科学院半导体研究所 大尺寸非极性A面GaN自支撑衬底的制备方法
CN107195536A (zh) * 2017-06-26 2017-09-22 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法

Also Published As

Publication number Publication date
CN111223763A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN111223763B (zh) 半导体结构、自支撑氮化镓层及其制备方法
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
CN107275187B (zh) 自支撑氮化镓层及其制备方法、退火方法
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
US7112830B2 (en) Super lattice modification of overlying transistor
US8828849B2 (en) Production of single-crystal semiconductor material using a nanostructure template
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US8119499B2 (en) Semiconductor substrate fabrication by etching of a peeling layer
JP2006523033A (ja) シリコン上に単結晶ＧａＮを成長させる方法
JP2002334845A (ja) サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体
US9564316B2 (en) Method of manufacturing semiconductor device and method of maintaining deposition apparatus
CN107180747B (zh) 半导体结构、自支撑氮化镓层及其制备方法
EP3442038A1 (en) Semiconductor wafer
TW200915631A (en) Method for growing an epitaxial layer
JP6834709B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
US6933213B2 (en) Method for fabricating group III-V compound semiconductor substrate
US10094045B2 (en) Method of manufacturing a gallium nitride substrate
US8053263B2 (en) Method of manufacturing semiconductor light emitting device
JP6885288B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
CN107316800B (zh) 自支撑氮化镓层及其制备方法
CN111172509A (zh) 半导体结构、自支撑掺杂氮化镓层及其制备方法
JP4238372B2 (ja) 半導体基板の製造方法及び素子構造の製造方法
JP7099047B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体デバイスの製造方法
TWI436422B (zh) 含氮化合物半導體層缺陷之處理方法
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant