CN113161225B - 半导体结构、自支撑氮化镓层及其制备方法 - Google Patents

半导体结构、自支撑氮化镓层及其制备方法 Download PDF

Info

Publication number
CN113161225B
CN113161225B CN202110048589.2A CN202110048589A CN113161225B CN 113161225 B CN113161225 B CN 113161225B CN 202110048589 A CN202110048589 A CN 202110048589A CN 113161225 B CN113161225 B CN 113161225B
Authority
CN
China
Prior art keywords
nitride layer
gallium nitride
layer
silicon
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110048589.2A
Other languages
English (en)
Other versions
CN113161225A (zh
Inventor
刘仁锁
特洛伊·乔纳森·贝克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiate Semiconductor Technology Shanghai Co ltd
Original Assignee
Jiate Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiate Semiconductor Technology Shanghai Co ltd filed Critical Jiate Semiconductor Technology Shanghai Co ltd
Priority to CN202110048589.2A priority Critical patent/CN113161225B/zh
Publication of CN113161225A publication Critical patent/CN113161225A/zh
Application granted granted Critical
Publication of CN113161225B publication Critical patent/CN113161225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请具体涉及一种半导体结构、自支撑氮化镓层及其制备方法，包括：提供衬底；于衬底上形成二氧化硅层；于二氧化硅层的上表面形成图形化掩膜层，图形化掩膜层内具有若干个开口；于氢气及氨气的混合气氛下对所得结构进行热处理，以于开口的底部形成氮化硅层；于开口内及图形化掩膜层的上表面形成第一氮化镓层。上述实施例中的半导体结构的制备方法中，通过先在衬底上形成二氧化硅层，并进行热处理于图形化掩膜层中的开口暴露出的二氧化硅层的上表面形成氮化硅层，在形成第一氮化镓层时先于开口底部成核，氮化硅层的存在减少了晶格失配和热适配，可以提供氮化镓晶体的质量；氮化硅层的表面一般比较粗糙，更有利于第一氮化镓层成核。

Description

半导体结构、自支撑氮化镓层及其制备方法
技术领域
本申请属于半导体技术领域，具体涉及一种半导体结构、自支撑氮化镓层 及其制备方法。
背景技术
与传统衬底材料相比，氮化镓具有禁带宽度大、击穿电压高、热导率大、 电子饱和漂移速度高、抗辐射能力强和良好的化学稳定性等优越特性，是迄今 理论上电光、光电转换效率最高的材料体系。
由于缺乏同质衬底，氮化镓、氮化铝等半导体长期以来是在蓝宝石、碳化 硅、硅、砷化镓等异质衬底上生长的，而氮化镓、氮化铝等半导体与异质衬底 之间存在着较大的晶格失配和热膨胀系数的失配，使得外延晶体产生了大量的 位错和微裂纹，这些严重影响了晶体的质量，进而影响了氮化镓、氮化铝等半 导体基器件的性能，所以氮化镓、氮化铝等半导体同质衬底的获得就成为解决晶体质量和提高器件性能有效途径。
HVPE法(Hydride Vapor Phase Epitaxy,氢化物气相外延法)以较高的生长速 率和较低的设备成本成为量产氮化物衬底的优选方法，采用HVPE法在异质衬底 上生长厚度超过200微米的氮化物，然后将异质衬底去掉，就得到自支撑氮化 物衬底。但由于该氮化物层仍是在异质衬底上生长，再加上部分产品生长过程中引入掺杂，使得质量较差，产品性能难以满足要求。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种能够解决上述问题 的半导体结构、自支撑氮化镓层及其制备方法。
本申请的一方面提供一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底上形成二氧化硅层；
于所述二氧化硅层的上表面形成图形化掩膜层，所述图形化掩膜层内具有 若干个开口，所述开口暴露出所述二氧化硅层；
于氢气及氨气的混合气氛下对所得结构进行热处理，以于所述开口的底部 形成氮化硅层；
于所述开口内及所述图形化掩膜层的上表面形成第一氮化镓层。
上述实施例中的半导体结构的制备方法中，通过先在衬底上形成二氧化硅 层，并进行热处理于图形化掩膜层中的开口暴露出的二氧化硅层的上表面形成 氮化硅层，在形成第一氮化镓层时先于开口底部成核，与直接在衬底的表面成 核相比，氮化硅层的存在减少了晶格失配和热适配，可以提供氮化镓晶体的质 量；氮化硅层的表面一般比较粗糙，更有利于第一氮化镓层成核；先形成二氧化硅层，再形成具有开口的图形化掩膜层后进行热处理形成氮化硅层，可以使 得氮化硅层分布更加均匀。
在其中一个实施例中，于所述衬底上形成所述二氧化硅层之前还包括于所 述衬底的上表面形成第二氮化镓层的步骤，所述二氧化硅层形成于所述第二氮 化镓层的上表面。
在上述实施例中，先形成第二氮化镓层后再在第二氮化镓层的上表面形成 二氧化硅层，二氧化硅层在热处理形成氮化硅层的过程中分解产生的硅会有一 部分进入位于二氧化硅层下方的第二氮化镓层内，使得第二氮化镓层的表面质 量较差，可以进一步促进第一氮化镓层成核。
在其中一个实施例中，所述第一氮化镓层于氢化物气相外延设备中形成， 所述氢化物气相外延设备内放置有液态金属镓；于所述开口内及所述图形化掩 膜层的上表面形成第一氮化镓层包括：
向所述氢化物气相外延设备中通入载气、氯化氢及氨气，以形成氮化镓层；
向所述氢化物气相外延设备中通入载气、氨气及硅源，以于上一步骤中形 成的所述氮化镓层的表面形成氮化硅层；
重复上述步骤至少一次。
在其中一个实施例中，向所述氢化物气相外延设备中通入所述载气、氯化 氢及所述氨气的同时通入硅源，形成的所述氮化镓层为掺杂氮化镓层。
在其中一个实施例中，形成所述氮化镓层之后，向所述氢化物气相外延设 备中通入所述载气、所述氨气及所述硅源之前还包括：向所述氢化物气相外延 设备中通入载气及氨气。
在其中一个实施例中，于所述氢气及所述氨气的混合气氛下对所得结构进 行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在预设时间内将所得结构升温至预设 温度进行热处理；所述预设时间包括10分钟～30分钟，所述预设温度包括900℃ ～1500℃。
在其中一个实施例中，于所述氢气及所述氨气的混合气氛下在预设时间内 以恒定升温速率或依次以第一升温速率及第二升温速率将所得结构升温至预设 温度进行热处理；所述第一升温速率包括20℃/分钟～100℃/分钟，所述第二升 温速率包括50℃/分钟～100℃/分钟。
在其中一个实施例中，于所述氢气及所述氨气的混合气氛下对所得结构进 行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在第一预设时间内将所得结构升温至 预设温度；所述第一预设时间包括10分钟～30分钟，所述预设温度包括900℃ ～1500℃；
于所述预设温度下保温第二预设时间，所述第二预设时间包括5分钟～20分 钟。
在其中一个实施例中，于所述氢气及所述氨气的混合气氛下对所得结构进 行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在第一预设时间内将所得结构升温至 第一预设温度；所述第一预设时间包括10分钟～30分钟，所述第一预设温度包 括500℃～800℃；
于所述第一预设温度下保温第二预设时间，所述第二预设时间包括5分钟 ～20分钟；
于所述氢气及所述氨气的混合气氛下在第三预设时间内将所得结构升温至 第二预设温度；所述第三预设时间包括10分钟～30分钟，所述第二预设温度包 括900℃～1500℃。
本申请的还提供一种半导体结构，包括：
衬底；
二氧化硅层，位于所述衬底上；
图形化掩膜层，位于所述二氧化硅层的上表面，所述图形化掩膜层内具有 若干个开口，所述开口暴露出所述二氧化硅层；
氮化硅层，位于所述开口暴露出的所述二氧化硅层的上表面；
第一氮化镓层，位于所述开口内及所述图形化掩膜层的上表面。
上述实施例中的半导体结构中，通过在图形化掩膜层的开口暴露出的二氧 化硅层的上表面形成氮化硅层，氮化硅层的存在减少了晶格失配和热适配，可以提供氮化镓晶体的质量；氮化硅层的表面一般比较粗糙，更有利于第一氮化 镓层成核。
在其中一个实施例中，还包括第二氮化镓层，所述第二氮化镓层位于所述 衬底的上表面，所述二氧化硅层位于所述第二氮化镓层的上表面。
在其中一个实施例中，所述第一氮化镓层包括依次交替叠置的氮化镓层及 氮化硅层。
在其中一个实施例中，所述氮化镓层为掺杂氮化镓层。
本申请的还提供一种自支撑氮化镓层的制备方法，包括：
采用如上述任一方案中所述的半导体结构的制备方法制备所述半导体结 构；
将所述半导体结构进行降温处理，使得所述第一氮化镓层自动剥离，以得 到自支撑氮化镓层。
本申请的还提供一种自支撑氮化镓层，所述自支撑氮化镓层采用如上所述 的制备方法制备而得到。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需 要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的半导体结构的制备方法的流程图；
图2为本申请一实施例中提供的半导体结构的制备方法中步骤S10所得结 构的截面结构示意图；
图3为本申请一实施例中提供的半导体结构的制备方法中形成第二氮化镓 层后所得结构的截面结构示意图；
图4为本申请一实施例中提供的半导体结构的制备方法中步骤S20所得结 构的截面结构示意图；
图5为本申请一实施例中提供的半导体结构的制备方法中步骤S30所得结 构的截面结构示意图；
图6为本申请一实施例中提供的半导体结构的制备方法中步骤S40所得结 构的截面结构示意图；
图7为本申请一实施例中提供的半导体结构的制备方法中步骤S50所得结 构的截面结构示意图；其中，图7亦为本申请另一实施例中提供的半导体结构 的截面结构示意图；
图8为本申请又一实施例中提供的自支撑氮化镓层的制备方法中得到的自 支撑氮化镓层的截面结构示意图；其中，图8亦为本申请又一实施例中提供的 自支撑氮化镓层的截面结构示意图。
附图标记说明：10、衬底；11、二氧化硅层；12、图形化掩膜层；121、开 口；13、氮化硅层；14、第一氮化镓层；15、第二氮化镓层；16、自支撑氮 化镓层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。 附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来 实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对 本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术 领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术 语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的 术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了 明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。 除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数 量为一个。
在一个实施例中，请参考图1，本申请提供一种存储单元结构的制备方法， 包括如下步骤：
S10：提供衬底；
S20：于所述衬底上形成二氧化硅层；
S30：于所述二氧化硅层的上表面形成图形化掩膜层，所述图形化掩膜层内 具有若干个开口，所述开口暴露出所述二氧化硅层；
S40：于氢气及氨气的混合气氛下对所得结构进行热处理，以于所述开口的 底部形成氮化硅层；
S50：于所述开口内及所述图形化掩膜层的上表面形成第一氮化镓层。
上述实施例中的半导体结构的制备方法中，通过先在衬底上形成二氧化硅 层，并进行热处理于图形化掩膜层中的开口暴露出的二氧化硅层的上表面形成 氮化硅层，在形成第一氮化镓层时先于开口底部成核，与直接在衬底的表面成 核相比，氮化硅层的存在减少了晶格失配和热适配，可以提供氮化镓晶体的质量；氮化硅层的表面一般比较粗糙，更有利于第一氮化镓层成核；先形成二氧 化硅层，再形成具有开口的图形化掩膜层后进行热处理形成氮化硅层，可以使 得氮化硅层分布更加均匀。
在步骤S10中，请参阅图1中的S10步骤及图2，提供衬底10。
在一个示例中，衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓 衬底或氮化铝衬底中的任一种。
在一个示例中，提供衬底之后且在衬底10上形成第一氮化镓层11之前， 还可以包括于衬底10的上表面形成第二氮化镓层15的步骤，如图2所示。具 体的，可以采用但不仅限于MOCVD(金属有机化学气相沉积)工艺、HVPE(金属 源化学气相沉积)工艺或MBE(分子束外延)工艺等形成第二氮化镓层15。
在一个示例中，第二氮化镓层15可以包括缓冲层(未示出)或氮化镓层(未 示出)。设置缓冲层主要为了改善当衬底材料与氮化镓材料不同时，两者之间存 在的晶格失配。
在一个示例中，缓冲层的生长工艺条件可以为：生长压力为200Torr(托) ～600Torr；生长温度为400℃～800℃；载气包括氮气及氢气气，氮气的气体流量 为20slm(标准升每分钟)～80slm，氢气的气体流量为10slm～60slm；反应气体 为氨气，氨气的气体流量为20slm～70slm；镓源的气体流量为10sccm(标准毫 升每分钟)～100sccm。具体的，缓冲层的生长工艺条件中，生长压力可以为 200Torr、300Torr、400Torr、500Torr或600Torr等等；生长温度可以为400℃、 500℃、600℃、700℃或800℃等等；氮气的气体流量可以为20slm、50slm或 80slm等等；氢气的气体流量为10slm、30slm或60slm等等；镓源的气体流量为10sccm、40sccm、60sccm或100sccm等等。
在一个示例中，缓冲层的厚度可以根据实际需要进行设定，具体的，缓冲 层的厚度可以为10nm～50nm；更为具体的，缓冲层的厚度可以为10nm、20nm、 30nm、40nm或50nm等等。
在一个示例中，第二氮化镓层15中的氮化镓层的生长工艺条件可以为：生长压力为100Torr～500Torr；生长温度为800℃～1200℃；载气包括氮气及氢气气， 氮气的气体流量为20slm(标准升每分钟)～80slm，氢气的气体流量为 10slm～60slm；反应气体为氨气，氨气的气体流量为20slm～70slm；镓源的气体 流量为10sccm(标准毫升每分钟)～1000sccm。具体的，第二氮化镓层15中的 氮化镓层的生长工艺条件中，生长压力可以为100Torr、200Torr、300Torr、400Torr 或500Torr等等；生长温度可以为800℃、900℃、1000℃、1100℃或1200℃等 等；氮气的气体流量可以为20slm、50slm或80slm等等；氢气的气体流量为 10slm、30slm或60slm等等；镓源的气体流量为10sccm、100sccm、500sccm或1000sccm等等。
在一个示例中，第二氮化镓层15中的氮化镓层的形成过程中，其生长压力 可以为逐渐降低，譬如，生长压力可以从500Torr起始，然后以0.1Torr/min～10Torr/min的速率逐渐降低。采用渐变式生长压力形成第二氮化镓层15中的氮 化镓层，形成的氮化镓层在后续氢气作用下更容易分解。
在一个示例中，第二氮化镓层15中的氮化镓层的厚度可以根据实际需要进 行设定，具体的，厚度可以为1μm～6μm；更为具体的，缓冲层的厚度可以为1μm、 2μm、3μm、4μm、5μm或6μm等等。
在步骤S20中，请参阅图1中的S20步骤及图4，在步骤S10中，于衬底 10上形成二氧化硅层11。
需要说明的是，衬底10上形成有第二氮化镓层15时，二氧化硅层11形成 于第二氮化镓层15的上表面。
在一个示例中,可以采用但不仅限于蒸镀或溅射等工艺形成二氧化硅层11。
在一个示例中，二氧化硅层11的厚度可以根据实际需要进行设定，具体的， 二氧化硅层11的厚度可以为1nm～1000nm；更为具体的，二氧化硅层11的厚度 可以为1nm、100nm、300nm、500nm、800nm或1000nm等等。
在步骤S30中，请参阅图1中的S30步骤及图5，于二氧化硅层11的上表 面形成图形化掩膜层12，图形化掩膜层12内具有若干个开口121，开口121暴 露出二氧化硅层11。
在一个示例中，图形化掩膜层12可以为单层结构，此时，图形化掩膜层12 可以为金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、 金属氧化物掩膜层或金属氮化物掩膜层。图形化掩膜层12的厚度可以根据实际 需要进行设定，具体的，图形化掩膜层12的厚度可以为但不仅限于10nm～ 1000nm；更为具体的，可以为50nm～700nm；本实施例中，图形化掩膜层12的 厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等 等。
在另一个示例中，图形化掩膜层12也可是多层结构，此时，每层图形化掩 膜层均可以金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩 膜层、金属氧化物掩膜层或金属氮化物掩膜层。每层图形化掩膜层的厚度可以 根据实际需要进行设定，具体的，每层图形化掩膜层的厚度可以为但不仅限于 10nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，每层图形化 掩膜层的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm 等等。
需要说明的是，若图形化掩膜层12包括为多层结构，图形化掩膜层12中 各层图形原则上一致，即使用同一图形的掩膜版进行制作图形化掩膜层，但可 以根据工艺允许其各层图形与所用掩膜版图形有不超过20％的形变量为合格。
在一个示例中，开口121的形状可以根据实际需要进行设定，开口121的 形状可以为圆形、椭圆形或变数大于3的等边形。
在一个示例中，图形化掩膜层12内可以包括多个开口121，多个开口121 可以规则排布，譬如，可以呈矩阵排列或六边形阵列排列等等。在一个示例中， 相邻各开口121的中心距离可以均相等，具体可以为1μm～100μm，更为具体 的，可以为1μm、20μm、50μm、80μm或100μm等等；在另一个示例中， 也可以为相邻各开口121中心的横向距离相同，且相邻各开口121中心的纵向 距离相同，但横向距离与纵向距离可以为不同；在又一个示例中，开口121的形状可以呈条状开口，条状开口的宽度可以为1μm～10μm，具体可以为1μm、 5μm或10μm，相邻开口121之间的间距可以为1μm～10μm，具体可以为1 μm、5μm或10μm。
在一个示例中，图形化掩膜层12中，开口121的面积占图形化掩膜层12 总面积的30％～90％，本实施例中，开口121的面积占图形化掩膜层12总面积 的40％～80％，具体可以为40％、50％或60％。
在一个示例中，步骤S30可以包括如下步骤：
S301：于二氧化硅层11上形成掩膜层(未示出)；具体的，可以采用但不 仅限于蒸镀或溅射等工艺形成掩膜层；
S302：对掩膜层进行光刻刻蚀以得到图形化掩膜层12；具体的，可以采用 光刻及湿法刻蚀工艺或干法刻蚀工艺对掩膜层进行光刻刻蚀以得到图形化掩膜 层12。
在步骤S40中，请参阅图1中的S40步骤图6，于氢气及氨气的混合气氛下 对所得结构进行热处理，以于开口121的底部形成氮化硅层13。
在一个实施例中，步骤S40可以包括如下步骤：
于氢气及氨气的混合气氛下在预设时间内将所得结构升温至预设温度进行 热处理；预设时间可以包括10分钟～30分钟，预设温度可以包括900℃～1500℃； 具体的，预设时间可以为10分钟、20分钟或30分钟，预设温度可以为900℃、 1000℃、1100℃、1200℃、1300℃、1400℃或1500℃。
在一个示例中，热处理过程中可以以恒定升温速率逐渐升温至预设温度。
在另一个示例中，热处理过程中也可以依次以第一升温速率及第二升温速 率将所得结构升温至预设温度进行热处理，即可以先以第一升温速率进行升温 一段时间，再以第二升温速率继续升温至预设温度；第一升温速率可以包括20℃ /分钟～100℃/分钟，具体可以为20℃/分钟、50℃/分钟或100℃/分钟等等；所 述第二升温速率包括50℃/分钟～100℃/分钟，具体可以为50℃/分钟、60℃/分 钟、70℃/分钟、80℃/分钟、90℃/分钟或100℃/分钟等等。第一升温速率可以 升温至500℃～800℃，具体可以为500℃、600℃、700℃或800℃等等。
在另一个实施例中，步骤S40可以多步完成，具体可以包括如下步骤：
S401：于氢气及氨气的混合气氛下在第一预设时间内将所得结构升温至预 设温度；第一预设时间包括10分钟～30分钟，预设温度包括900℃～1500℃；具 体的，第一预设时间可以为10分钟、20分钟或30分钟，预设温度可以为900℃、 1100℃、1300℃或1500℃等等；
S402：于预设温度下保温第二预设时间，第二预设时间包括5分钟～20分钟； 具体的，第二预设时间可以为5分钟、10分钟或20分钟等等。
在又一个实施例中，步骤S40可以多步完成，具体可以包括如下步骤：
S401：于氢气及氨气的混合气氛下在第一预设时间内将所得结构升温至第 一预设温度；第一预设时间包括10分钟～30分钟，所述第一预设温度包括500℃ ～800℃；具体的，第一预设时间可以为10分钟、20分钟或30分钟等等，第一预设温度可以为500℃、600℃、700℃或800℃等等；
S402：于第一预设温度下保温第二预设时间，第二预设时间包括5分钟～20 分钟；具体的，第二预设时间可以为5分钟、10分钟、15分钟或20分钟等等； 更为具体的，保温可以在氢气及氨气的混合气氛下进行；
S403：于氢气及氨气的混合气氛下在第三预设时间内将所得结构升温至第 二预设温度；所述第三预设时间包括10分钟～30分钟，所述第二预设温度包括 900℃～1500℃；具体的，第三预设时间可以为10分钟、20分钟或30分钟等等；第二预设温度可以为900℃、1100℃、1300℃或1500℃等等。
在上述示例中，步骤S402中，于第一预设温度下保温第二预设时间可以使 得第二氮化镓层15充分释放内部应力，此时氢气和氨气对图形化掩膜层12及第二氮化镓层15不发生分解作用或合成反应，为步骤S403充分反应提供条件。
在一个示例中，混合气氛中氢气与氨气的流量比为：1:0.5～1:2；具体的，混 合气氛中氢气与氨气的流量比可以为1:1.5。
在一个示例中，氢气的流量可以为1slm(标准升/分钟)～10slm；具体的， 可以为氢气的气体流量为1slm且氨气的气体流量为0.5slm，也可以为氢气的气体流量为1slm且氨气的气体流量为1slm，也可以为氢气的气体流量为1slm且 氨气的气体流量为1.5slm，也可以为氢气的气体流量为1slm且氨气的气体流量 为2slm，也可以为氢气的气体流量为5slm且氨气的气体流量为2.5slm，也可 以为氢气的气体流量为5slm且氨气的气体流量为5slm，也可以为氢气的气体流 量为5slm且氨气的气体流量为7.5slm，也可以为氢气的气体流量为10slm且氨 气的气体流量为5slm，也可以为氢气的气体流量为10slm且氨气的气体流量为10slm，也可以为氢气的气体流量为10slm且氨气的气体流量为15slm，也可以 为氢气的气体流量为10slm且氨气的气体流量为20slm。
在一个示例中，氮化硅层13的厚度可以根据实际需要进行设置，本实施例 中，氮化硅层13的厚度可以为5nm～50nm；具体的，氮化硅层13的厚度以为5nm、10nm、20nm、30nm、40nm或50nm等等。
在步骤S50中，请参阅图1中的S50步骤及图7，于开口121内及图形化掩 膜层12的上表面形成第一氮化镓层14。
在一个示例中，可以采用MOCVD(金属有机气相外延生长)工艺、HVPE(氢 化物气相外延)工艺或MBE(分子束外延)工艺形成第一氮化镓层14；本实施 例中采用HVPE工艺形成第一氮化镓层14，第一氮化镓层14于氢化物气相外延 设备中形成，氢化物气相外延设备内放置有液态金属镓；步骤S50可以包括如下步骤：
S501：向氢化物气相外延设备中通入载气、氯化氢及氨气，以形成氮化镓 层(未示出)；
S502：向氢化物气相外延设备中通入载气、氨气及硅源，以于上一步骤中 形成的氮化镓层的表面形成氮化硅层(未示出)；
S503：重复上述步骤至少一次。
在上述示例中，通过交替在氮化镓层上形成氮化硅层，可以对缺陷位错进 行填充弥合并隔断相邻氮化镓层，释放氮化镓层内部应力，减少生长过程中的 翘曲；同时，氮化硅层中会含有大量的氢，可以钝化氮化镓层中的位错、表面 态和悬挂键，提高氮化镓层中载流子迁移速率。
在一个示例中，步骤S50中形成的第一氮化镓层14中可以包括2～20个氮 化镓层与氮化硅层的交替周期，具体的，可以包括2个、5个、10个、15个或20个氮化镓层与氮化硅层的交替周期。
在一个示例中，步骤S501中形成的氮化镓层的厚度可以为100μm～500μm， 具体可以为100μm、200μm、300μm、400μm或500μm；步骤S502中形成的氮 化硅层的厚度可以为0.1nm～10nm，具体可以为0.1nm、1nm、5nm或10nm。
在一个示例中，载气可以包括氢气及氮气。
在一个示例中，步骤S501中，向氢化物气相外延设备中通入载气、氯化氢 及氨气的同时通入硅源，形成的氮化镓层为掺杂氮化镓层。
在一个示例中，步骤S501中形成的氮化镓层中的掺杂浓度可以逐渐降低； 具体的，可以通过逐渐降低硅源的气体流量在实现上述技术方案；更为具体的， 可以为每层氮化镓层中的掺杂浓度可以逐渐降低，也可以为按形成顺序由下至 上不同层的氮化镓层中的掺杂浓度逐渐降低。
在一个示例中，硅源的气体流量可以从10sccm～300sccm以每小时 2sccm～20sccm的速率逐渐降低，可以逐渐降低至0sccm；或者在形成第一氮化 镓层14的过程中氮化镓层中的掺杂浓度由5E+17atom/cm3～8E+20atom/cm3以每 小时0.1E+17atom/cm3～0.5E+17atom/cm3的速率逐渐降低，可以降低至0 atom/cm3。
氮化镓层在生长速率一定的情况下，掺杂浓度随着硅源的气体流量的增加 而变大，随着硅源的气体流量的增大或氮化镓层中的掺杂浓度的增大，晶体质 量逐渐变差；如果在形成氮化镓层的过程中硅源的其他流量不变或氮化镓层中 的浓度保持不变，形成的位错缺陷会呈现逐步增大的趋势；如果在形成氮化镓 层的过程中硅源的气体流量逐步增大或氮化镓层中的掺杂浓度逐步增大，形成的位错缺陷也会呈现逐步增大的趋势。本申请中在形成氮化镓层的过程中硅源 的气体流量逐步降低或氮化镓层中的掺杂浓度逐步降低，形成的位错缺陷呈现 逐步降低趋势，有助于提高晶体质量，同时还可以形成电子浓度梯度，有利于 电子流动。
在一个示例中，步骤S502之前还包括如下步骤：向氢化物气相外延设备中 通入载气及氨气。这样可以在形成氮化硅层之前改善步骤S501中形成的氮化镓 层表面的极性，降低位错密度，提高晶体质量，并使得步骤S502中形成的氮化 硅层具有更好的质量，从而进一步有利于提高在氮化硅层的上表面形成的氮化 镓层的晶体质量。
在上述示例中，第一氮化镓层14的生长工艺条件可以为：生长压力为 500Torr～1000Torr；生长温度为1000℃～1200℃；生长气氛可以包括载气及反应 气体，载气包括氮气及氢气气，氮气的气体流量为5slm～30slm，氢气的气体流 量为0slm～20slm；反应气体为氨气、硅源、氯化氢及金属镓，氨气的气体流量 为1slm～15slm；硅源的气体流量为10sccm～300sccm；氯化氢的气体流量为 10sccm～500sccm。具体的，第一氮化镓层14的生长工艺条件中，生长压力可以 为500Torr、600Torr、700Torr、800Torr、900Torr或1000Torr等等；生长温度可 以为1000℃、1100℃或1200℃等等；氮气的气体流量可以为5slm、10slm、20slm 或30slm等等；氢气的气体流量为0slm、10slm或20slm等等；氨气的气体流量 为1sccm、5sccm、10sccm或15sccm等等；硅源的气体流量为10slm、100slm、 200slm或300slm等等；氯化氢的气体流量为10sccm、100sccm、200sccm、 300sccm、400sccm或500sccm等等。
在一个示例中，第一氮化镓层14的厚度可以根据实际需要进行设定，第一 氮化镓层14的厚度可以为200μm～2000μm，具体的，可以为200μm、500μm、 1000μm、1500μm或2000μm。
在一个示例中，硅源可以包括但不仅限于硅烷、一氯硅烷、二氯硅烷、三 氯硅烷及四氯硅烷中的一种或多种。
请继续参阅图7，本申请还提供一种半导体结构，包括：衬底10；二氧化 硅层11，二氧化硅层11位于衬底10上；图形化掩膜层12，图形化掩膜层12 位于二氧化硅层11的上表面，图形化掩膜层12内具有若干个开口121，开口 121暴露出二氧化硅层11；氮化硅层13，氮化硅层13位于开口暴露出的二氧化 硅层11的上表面；第一氮化镓层14，第一氮化镓层14位于开口121内及图形 化掩膜层12的上表面。
上述实施例中的半导体结构中，通过在图形化掩膜层12的开口121暴露出 的二氧化硅层11的上表面形成氮化硅层13，氮化硅层13的存在减少了晶格失 配和热适配，可以提供氮化镓晶体的质量；氮化硅层13的表面一般比较粗糙， 更有利于第一氮化镓层15成核。
在一个示例中，衬底10可以为硅衬底、蓝宝石衬底、碳化硅衬底、砷化镓 衬底或氮化铝衬底中的任一种。
在一个示例中，还包括第二氮化镓层15，第二氮化镓层15位于衬底10的 上表面，二氧化硅层11位于第二氮化镓层15的上表面。
在上述实施例中，通过在二氧化硅层11的下方设置第二氮化镓层15，二氧 化硅层11在热处理形成氮化硅层13的过程中分解产生的硅会有一部分进入位 于二氧化硅层11下方的第二氮化镓层15内，使得第二氮化镓层15的表面质量 较差，可以进一步促进第一氮化镓层14成核，并有利于第一氮化镓层14的自 剥离。
在一个示例中，第二氮化镓层15可以包括缓冲层(未示出)或氮化镓层(未 示出)。设置缓冲层主要为了改善当衬底材料与氮化镓材料不同时，两者之间存 在的晶格失配。
在一个示例中，缓冲层的厚度可以根据实际需要进行设定，具体的，缓冲 层的厚度可以为10nm～50nm；更为具体的，缓冲层的厚度可以为10nm、20nm、 30nm、40nm或50nm等等。
在一个示例中，第二氮化镓层15中的氮化镓层的厚度可以根据实际需要进 行设定，具体的，厚度可以为1μm～6μm；更为具体的，缓冲层的厚度可以为1μm、 2μm、3μm、4μm、5μm或6μm等等。
在一个示例中，二氧化硅层11的厚度可以根据实际需要进行设定，具体的， 二氧化硅层11的厚度可以为1nm～1000nm；更为具体的，二氧化硅层11的厚度 可以为1nm、100nm、300nm、500nm、800nm或1000nm等等。
在一个示例中，图形化掩膜层12可以为单层结构，此时，图形化掩膜层12 可以为金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩膜层、 金属氧化物掩膜层或金属氮化物掩膜层。图形化掩膜层12的厚度可以根据实际 需要进行设定，具体的，图形化掩膜层12的厚度可以为但不仅限于10nm～ 1000nm；更为具体的，可以为50nm～700nm；本实施例中，图形化掩膜层12的 厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm等 等。
在另一个示例中，图形化掩膜层12也可是多层结构，此时，每层图形化掩 膜层均可以金属掩膜层、金属合金掩膜层、硅基氧化物掩膜层、硅基氮化物掩 膜层、金属氧化物掩膜层或金属氮化物掩膜层。每层图形化掩膜层的厚度可以 根据实际需要进行设定，具体的，每层图形化掩膜层的厚度可以为但不仅限于 10nm～1000nm；更为具体的，可以为50nm～700nm；本实施例中，每层图形化 掩膜层的厚度可以为70nm～300nm，譬如，可以为70nm、100nm、200nm或300nm 等等。
需要说明的是，若图形化掩膜层12包括为多层结构，图形化掩膜层12中 各层图形原则上一致，即使用同一图形的掩膜版进行制作图形化掩膜层，但可 以根据工艺允许其各层图形与所用掩膜版图形有不超过20％的形变量为合格。
在一个示例中，开口121的形状可以根据实际需要进行设定，开口121的 形状可以为圆形、椭圆形或变数大于3的等边形。
在一个示例中，图形化掩膜层12内可以包括多个开口121，多个开口121 可以规则排布，譬如，可以呈矩阵排列或六边形阵列排列等等。在一个示例中， 相邻各开口121的中心距离可以均相等，具体可以为1μm～100μm，更为具体 的，可以为1μm、20μm、50μm、80μm或100μm等等；在另一个示例中， 也可以为相邻各开口121中心的横向距离相同，且相邻各开口121中心的纵向 距离相同，但横向距离与纵向距离可以为不同；在又一个示例中，开口121的形状可以呈条状开口，条状开口的宽度可以为1μm～10μm，具体可以为1μm、 5μm或10μm，相邻开口121之间的间距可以为1μm～10μm，具体可以为1 μm、5μm或10μm。
在一个示例中，图形化掩膜层12中，开口121的面积占图形化掩膜层12 总面积的30％～90％，本实施例中，开口121的面积占图形化掩膜层12总面积 的40％～80％，具体可以为40％、50％或60％。
在一个示例中，氮化硅层13的厚度可以根据实际需要进行设置，本实施例 中，氮化硅层13的厚度可以为5nm～50nm；具体的，氮化硅层13的厚度以为5nm、10nm、20nm、30nm、40nm或50nm等等。
在一个示例中，第一氮化镓层14可以包括依次交替叠置的氮化镓层(未示 出)及氮化硅层(未示出)。通过将第一氮化镓层14设置为包括氮化镓层和氮 化硅层交替的结构，可以对缺陷位错进行填充弥合并隔断相邻氮化镓层，释放 氮化镓层内部应力，减少生长过程中的翘曲；同时，氮化硅层中会含有大量的 氢，可以钝化氮化镓层中的位错、表面态和悬挂键，提高氮化镓层中载流子迁移速率。
在一个示例中，第一氮化镓层14中可以包括2～20个氮化镓层与氮化硅层 的交替周期，具体的，可以包括2个、5个、10个、15个或20个氮化镓层与氮 化硅层的交替周期。
在一个示例中，第一氮化镓层14的厚度可以根据实际需要进行设定，第一 氮化镓层14的厚度可以为200μm～2000μm，具体的，可以为200μm、500μm、 1000μm、1500μm或2000μm；第一氮化镓层14中的的氮化镓层的厚度可以 为100μm～500μm，具体可以为100μm、200μm、300μm、400μm或500μm；第 一氮化镓层14中的氮化硅层的厚度可以为0.1nm～10nm，具体可以为0.1nm、 1nm、5nm或10nm。
在一个示例中，第一氮化镓层14中的氮化镓层为掺杂氮化镓层，该氮化镓 层中的掺杂浓度可以逐渐降低，可以逐渐降低为0。具体的，该氮化镓层中的掺 杂浓度可以沿厚度方向由下至上逐渐降低。
在又一个实施例中，请结合体图1至图7参阅图8，本申请还提供一种自支 撑氮化镓层的制备方法，可以包括如下步骤：
采用如上述任一实施例中所述的半导体结构的制备方法制备所述半导体结 构；制备半导体结构的具体方法请参阅前述实施例，此处不再累述；
将所半导体结构进行降温处理，使得第一氮化镓层14自动剥离，以得到自 支撑氮化镓层16，如图8所示。
在一个示例中，可以将半导体结构自然降至室温，在降温过程中，使第一 氮化镓层14自动剥离，以得到自支撑氮化镓层16。
在一个示例中，可以将半导体结构以5℃/min～30℃/min的降温速率降至 室温，在降温过程中，使第一氮化镓层14自动剥离，以得到自支撑氮化镓层16。具体的，降温速率可以为5℃/min、10℃/min、15℃/min、20℃/min、25℃/min 或30℃/min。
在一个示例中，得到自支撑氮化镓层16以后，还可以将自支撑氮化镓层16 进行研磨、抛光的工艺处理。
在又一个实施例中，请继续参阅图8，本申请还提供一种自支撑氮化镓层 16，自支撑氮化镓层16为采用如上述自支撑氮化镓层的制备方法制备而得到。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对 上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技 术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的 普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改 进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权 利要求为准。

Claims (13)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底上形成二氧化硅层；
于所述二氧化硅层的上表面形成图形化掩膜层，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述二氧化硅层；
于氢气及氨气的混合气氛下对所得结构进行热处理，以于所述开口的底部形成氮化硅层；
于所述开口内及所述图形化掩膜层的上表面形成第一氮化镓层；其中，所述第一氮化镓层于氢化物气相外延设备中形成，所述氢化物气相外延设备内放置有液态金属镓；于所述开口内及所述图形化掩膜层的上表面形成第一氮化镓层包括：向所述氢化物气相外延设备中通入载气、氯化氢及氨气，以形成氮化镓层；向所述氢化物气相外延设备中通入载气、氨气及硅源，以于上一步骤中形成的所述氮化镓层的表面形成氮化硅层；重复上述步骤至少一次。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述衬底上形成所述二氧化硅层之前还包括于所述衬底的上表面形成第二氮化镓层的步骤，所述二氧化硅层形成于所述第二氮化镓层的上表面。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，向所述氢化物气相外延设备中通入所述载气、氯化氢及所述氨气的同时通入硅源，形成的所述氮化镓层为掺杂氮化镓层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述氮化镓层之后，向所述氢化物气相外延设备中通入所述载气、所述氨气及所述硅源之前还包括：向所述氢化物气相外延设备中通入载气及氨气。
5.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，于所述氢气及所述氨气的混合气氛下对所得结构进行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在预设时间内将所得结构升温至预设温度进行热处理；所述预设时间包括10分钟～30分钟，所述预设温度包括900℃～1500℃。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，于所述氢气及所述氨气的混合气氛下在预设时间内以恒定升温速率或依次以第一升温速率及第二升温速率将所得结构升温至预设温度进行热处理；所述第一升温速率包括20℃/分钟～100℃/分钟，所述第二升温速率包括50℃/分钟～100℃/分钟。
7.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，于所述氢气及所述氨气的混合气氛下对所得结构进行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在第一预设时间内将所得结构升温至预设温度；所述第一预设时间包括10分钟～30分钟，所述预设温度包括900℃～1500℃；
于所述预设温度下保温第二预设时间，所述第二预设时间包括5分钟～20分钟。
8.根据权利要求1至4中任一项所述的半导体结构的制备方法，其特征在于，于所述氢气及所述氨气的混合气氛下对所得结构进行热处理，以于所述开口的底部形成所述氮化硅层包括：
于所述氢气及所述氨气的混合气氛下在第一预设时间内将所得结构升温至第一预设温度；所述第一预设时间包括10分钟～30分钟，所述第一预设温度包括500℃～800℃；
于所述第一预设温度下保温第二预设时间，所述第二预设时间包括5分钟～20分钟；
于所述氢气及所述氨气的混合气氛下在第三预设时间内将所得结构升温至第二预设温度；所述第三预设时间包括10分钟～30分钟，所述第二预设温度包括900℃～1500℃。
9.一种半导体结构，其特征在于，包括：
衬底；
二氧化硅层，位于所述衬底上；
图形化掩膜层，位于所述二氧化硅层的上表面，所述图形化掩膜层内具有若干个开口，所述开口暴露出所述二氧化硅层；
氮化硅层，位于所述开口暴露出的所述二氧化硅层的上表面；
第一氮化镓层，位于所述开口内及所述图形化掩膜层的上表面；所述第一氮化镓层包括依次交替叠置的氮化镓层及氮化硅层。
10.根据权利要求9所述的半导体结构，其特征在于，还包括第二氮化镓层，所述第二氮化镓层位于所述衬底的上表面，所述二氧化硅层位于所述第二氮化镓层的上表面。
11.根据权利要求10所述的半导体结构，其特征在于，所述氮化镓层为掺杂氮化镓层。
12.一种自支撑氮化镓层的制备方法，其特征在于，包括：
采用如权利要求1至8中任一项所述的半导体结构的制备方法制备所述半导体结构；
将所述半导体结构进行降温处理，使得所述第一氮化镓层自动剥离，以得到自支撑氮化镓层。
13.一种自支撑氮化镓层，其特征在于，所述自支撑氮化镓层采用如权利要求12所述的制备方法制备而得到。
CN202110048589.2A 2021-01-14 2021-01-14 半导体结构、自支撑氮化镓层及其制备方法 Active CN113161225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110048589.2A CN113161225B (zh) 2021-01-14 2021-01-14 半导体结构、自支撑氮化镓层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110048589.2A CN113161225B (zh) 2021-01-14 2021-01-14 半导体结构、自支撑氮化镓层及其制备方法

Publications (2)

Publication Number Publication Date
CN113161225A CN113161225A (zh) 2021-07-23
CN113161225B true CN113161225B (zh) 2024-02-06

Family

ID=76878351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110048589.2A Active CN113161225B (zh) 2021-01-14 2021-01-14 半导体结构、自支撑氮化镓层及其制备方法

Country Status (1)

Country Link
CN (1) CN113161225B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434482A (zh) * 2003-02-18 2003-08-06 华南师范大学 氮化镓晶体的制造方法
KR20100022663A (ko) * 2008-08-20 2010-03-03 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
CN103346128A (zh) * 2013-07-18 2013-10-09 上海华力微电子有限公司 Sonos器件中ono结构的制造方法
CN107083540A (zh) * 2017-04-18 2017-08-22 大连理工大学 一种柔性聚酰亚胺衬底上的氮化镓基薄膜及其制备方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
WO2020228164A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434482A (zh) * 2003-02-18 2003-08-06 华南师范大学 氮化镓晶体的制造方法
KR20100022663A (ko) * 2008-08-20 2010-03-03 주식회사 실트론 질화물 반도체 기판 및 그 제조 방법
CN103346128A (zh) * 2013-07-18 2013-10-09 上海华力微电子有限公司 Sonos器件中ono结构的制造方法
CN107083540A (zh) * 2017-04-18 2017-08-22 大连理工大学 一种柔性聚酰亚胺衬底上的氮化镓基薄膜及其制备方法
WO2020228164A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第五十五研究所 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN111223763A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
氢化物气相外延氮化镓衬底的制备研究;陈洪建;张维连;陈贵峰;李养贤;;稀有金属(第S2期);全文 *

Also Published As

Publication number Publication date
CN113161225A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
JP5543711B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
KR101160930B1 (ko) 카본-함유 실리콘 에피택셜 층을 형성하는 방법
JP5334377B2 (ja) シリコン基板上にｉｉｉ族窒化物材料を積層するための方法
TWI484538B (zh) 半導體基板、半導體基板之製造方法及電子裝置
WO2009084242A1 (ja) 半導体基板および半導体基板の製造方法
CN111663181B (zh) 一种氧化镓膜的制备方法及其应用
CN111218643A (zh) 自支撑氮化镓层及其制作方法
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP4213896B2 (ja) 半導体基板の製造方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
CN113161225B (zh) 半导体结构、自支撑氮化镓层及其制备方法
WO2014038105A1 (ja) エピタキシャルウェハ及びその製造方法
US7947552B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN111312585B (zh) 一种低位错密度氮化物的外延层生长方法
CN114883458A (zh) 外延结构及其生长方法
CN112864001B (zh) 半导体结构、自支撑氮化镓层及其制备方法
EP3799110A1 (en) Group iii nitride semiconductor substrate and method of producing same
JP5190343B2 (ja) 半導体素子の製造方法
CN110459600B (zh) 功率半导体器件的外延结构及其制备方法
US11142821B2 (en) Method for producing single crystal substrate having a plurality of grooves using a pair of masks
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
CN117727781A (zh) 半导体外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant