JP4238372B2 - 半導体基板の製造方法及び素子構造の製造方法 - Google Patents

半導体基板の製造方法及び素子構造の製造方法 Download PDF

Info

Publication number
JP4238372B2
JP4238372B2 JP2007551175A JP2007551175A JP4238372B2 JP 4238372 B2 JP4238372 B2 JP 4238372B2 JP 2007551175 A JP2007551175 A JP 2007551175A JP 2007551175 A JP2007551175 A JP 2007551175A JP 4238372 B2 JP4238372 B2 JP 4238372B2
Authority
JP
Japan
Prior art keywords
crystal layer
chromium
nitride film
base substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007551175A
Other languages
English (en)
Other versions
JPWO2007072984A1 (ja
Inventor
隆文 八百
ミョンファン チョ
Original Assignee
株式会社 東北テクノアーチ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東北テクノアーチ filed Critical 株式会社 東北テクノアーチ
Application granted granted Critical
Publication of JP4238372B2 publication Critical patent/JP4238372B2/ja
Publication of JPWO2007072984A1 publication Critical patent/JPWO2007072984A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【技術分野】
【0001】
本発明は、半導体基板の製造方法及び素子構造の製造方法に関する。
【背景技術】
【0002】
半導体基板を得るために、MOCVD法により下地基板の上にアルミニウム膜を成膜した後、そのアルミニウム膜を同一炉内で窒化して窒化アルミニウム膜を形成する方法が提案されている(例えば、特許文献1参照)。これにより、窒化アルミニウム膜の不純物汚染を低減している。
【特許文献1】
特開2002−284600号公報
【発明の開示】
【0003】
特許文献1に示された技術では、窒化アルミニウム膜の上にIII族窒化物半導体の結晶を成長させた場合、窒化アルミニウム膜とIII族窒化物半導体との格子不整合などにより核生成サイトがランダムになりやすく、III族窒化物半導体の結晶の結晶性が悪くなるおそれがある。
本発明の目的は、III族窒化物半導体の結晶層の結晶性を向上できる半導体基板の製造方法及び素子構造の製造方法を提供することにある。
本発明の第1側面に係る半導体基板の製造方法は、外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、気相成長法により、前記下地基板の上にクロム層を成膜するクロム層成膜工程と、前記クロム層を窒化してクロム窒化物膜を形成する窒化工程と、前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程とを備え、前記クロム層成膜工程と前記窒化工程とは、前記処理空間を大気開放せずに連続して行われることを特徴とする。
本発明の第2側面に係る半導体基板の製造方法は、外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、気相成長法により、前記下地基板の上にクロム窒化物膜を成膜するクロム窒化物膜成膜工程と、前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程とを備え、前記クロム窒化物膜成膜工程と前記第1結晶層成長工程とは、前記処理空間を大気開放せずに連続して行われることを特徴とする。
本発明の第3側面に係る半導体基板の製造方法は、外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、気相成長法により、前記下地基板の上にクロム層を成膜するクロム層成膜工程と、前記クロム層を窒化して、三角錐形状の複数の微結晶部を有するクロム窒化物膜を形成する窒化工程と、前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程とを備え、前記クロム層成膜工程と前記窒化工程とは、前記処理空間を大気開放せずに連続して行われることを特徴とする。
本発明の第4側面に係る半導体基板の製造方法は、外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、気相成長法により、前記下地基板の上に、三角錐形状の複数の微結晶部を有するクロム窒化物膜を成膜するクロム窒化物膜成膜工程と、前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程とを備え、前記クロム窒化物膜成膜工程と前記第1結晶層成長工程とは、前記処理空間を大気開放せずに連続して行われることを特徴とする。
本発明の第5側面に係る素子構造の製造方法は、本発明の第1側面から第4側面に係る半導体基板の製造方法により、前記第2結晶層を半導体基板として準備する準備工程と、前記半導体基板の上に素子構造を形成する素子構造形成工程とを備えたことを特徴とする。
本発明のその他の特徴及び利点は、添付図面を参照とした以下の説明により明らかになるであろう。なお、添付図面においては、同じ若しくは同様の構成には、同じ参照番号を付す。
【図面の簡単な説明】
【0004】
図1Aは、半導体基板の製造方法を示す工程断面図を示す。
図1Bは、半導体基板の製造方法を示す工程断面図を示す。
図1Cは、半導体基板の製造方法を示す工程断面図を示す。
図2Aは、半導体基板の製造方法を示す工程断面図を示す。
図2Bは、半導体基板の製造方法を示す工程断面図を示す。
図2Cは、半導体基板の製造方法を示す工程断面図を示す。
図3は、MOCVD装置の構成図を示す。
図4は、第2結晶層を観察したSEM写真を示す。
図5は、エッチング状態を観察したSEM写真を示す。
図6は、図2Cに示す工程で得られた試料のX線回折結果を示す。
図7は、クロム窒化物膜の表面を観察したSEM写真を示す。
図8は、図1Cに示す工程で得られた試料のX線回折結果を示す。
図9は、第2結晶層の表面を観察した顕微鏡写真を示す。
図10は、図2Bに示す工程で得られた試料のX線回折結果を示す。
図11Aは、試料断面のTEM写真(比較例)を示す。
図11Bは、試料断面のTEM写真(比較例)を示す。
図12Aは、試料断面の元素分析結果(比較例)を示す。
図12Bは、試料断面の元素分析結果(比較例)を示す。
図12Cは、試料断面の元素分析結果(比較例)を示す。
図12Dは、試料断面の元素分析結果(比較例)を示す。
図13は、クロム窒化物膜の表面を観察したSEM写真(比較例)を示す。
図14は、図1Cに示す工程で得られた試料のX線回折結果(比較例)を示す。
図15は、第2結晶層の表面を観察した顕微鏡写真(比較例)を示す。
図16は、第2結晶層の表面をAFM解析した結果(比較例)を示す。
図17は、図2Bに示す工程で得られた試料のX線回折結果(比較例)を示す。
図18Aは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図18Bは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図18Cは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図19Aは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図19Bは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図19Cは、半導体基板の製造方法を示す工程断面図(変形例)を示す。
図20は、図1Cに示す工程で得られた試料のX線回折結果(変形例)を示す。
図21は、図2Bに示す工程で得られた試料のX線回折結果(変形例)を示す。
図22は、MOHVPE装置の構成図を示す。
図23は、図1Bに示す工程及び図1Cに示す工程で得られた試料のX線回折結果(変形例)を示す。
図24Aは、図2Bに示す工程で得られた試料の断面SEM写真(変形例)を示す。
図24Bは、図2Bに示す工程で得られた試料の断面X線回折結果(変形例)を示す。
図25は、図2Bに示す工程で得られた試料の断面TEM写真(変形例)を示す。
図26は、図19Aに示す工程で得られた試料の断面TEM写真(変形例)を示す。
図27は、図19Aに示す工程で得られた試料のX線回折結果(変形例)を示す。
図28は、MOMBE装置の構成図を示す。
図29は、図2Bに示す工程で得られた試料の断面SEM写真及びX線回折結果(変形例)を示す。
図30Aは、GaN基板の素子構造への応用を示す図を示す。
図30Bは、GaN基板の素子構造への応用を示す図を示す。
図31は、GaN基板の素子構造への応用を示す図を示す。
図32は、GaN基板の素子構造への応用を示す図を示す。
図33は、GaN基板の素子構造への応用を示す図を示す。
図34は、GaN基板の素子構造への応用を示す図を示す。
【発明を実施するための最良の形態】
【0005】
本明細書において、「膜」は、連続した膜でもよいし、不連続な膜でもよいものとする。「膜」は、厚さを持って形成されている状態を表す。
本発明は、気相成長法によりクロム層又はクロム窒化物膜を成膜する方法に関する。ここで、気相成長法は、例えば、MOCVD法、MBE法、MOMBE法、MOHVPE法、HVPE法である。
本発明の実施形態に係るIII族窒化物半導体の半導体基板の製造方法を、図1A〜図3を用いて説明する。図1A〜図2Cは、半導体基板の製造方法を示す工程断面図である。図3は、MOCVD装置200の構成図である。以下では、III族窒化物半導体の一例として、窒化ガリウムを中心に説明するが、他のIII族窒化物半導体に関しても同様である。
図1Aに示す工程では、MOCVD装置200内に下地基板110を搬入する。すなわち、下地基板110は、図3に示すMOCVD装置200の反応管210内に搬入されサセプタ216の上に置かれる。そして、反応管210内は、密閉された後に1mmTorrまで真空引きされる。なお、下地基板110の材料は、例えば、Al(サファイア)、Si、SiC、GaAs、ZnOなどの半導体の単結晶、多結晶、及び非晶質のいずれかの基板でもよいし、あるいは、Nb、V、Ta、Zr、Hf、Ti、Al、Cr、Mo、W、Cu、Fe、Cなどの金属の単結晶の基板でもよい。
図1Bに示す工程では、MOCVD法により、下地基板110の上にクロム層115を成膜する。
すなわち、MOCVD装置200では、図3に示すように、クロム層115を形成するための有機金属原料を、バブラー220内の原料槽201に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC(Mass Flow Controller)230を介して原料槽201に流入する。このとき、MFC230は、キャリアガスの流量を制御する。原料槽201内で気化した有機金属原料は、キャリアガスとともにEPC(Electronic Pressure Controller)240を介して反応管210に流入する。このとき、EPC240は、キャリアガス及び気化した有機金属原料の流量を制御する。反応管210内では、ヒータ214がサセプタ216を介して下地基板110を加熱し下地基板110を一定温度に保つ。そして、気化状態の有機金属原料が下地基板110近傍に供給されることにより、下地基板110の上にクロム層115が気相成長して成膜される。
なお、クロム層115を形成するための有機金属原料は、(CHCrが好ましい。(CHCrは、他のCr有機金属原料より融点が低く(約35℃)気体状態の圧力を制御しやすい。クロム層115を形成するための有機金属原料は、(CCr、(CCrなどでもよい。
また、原料槽201内には、有機金属原料の代わりに金属化合物原料が入れられていてもよい。金属化合物原料は、例えば、Cr(C、Cr(C1119、Cr(CHFなどである。
ここで、クロム層115を成膜するのは、その後に窒化して形成するクロム窒化物の格子定数が窒化ガリウムに近く、窒化ガリウムとの格子不整合が小さいためである。
図1Cに示す工程では、クロム層115を窒化してクロム窒化物膜120を形成する。
すなわち、MOCVD装置200では、図3に示すように、アンモニア(NH)ガスを含む水素ガス又は窒素ガス(以下、窒化ガスとする)が、反応管210内のクロム層115近傍に供給される。ここで、ヒータ214がサセプタ216を介して下地基板110を加熱し、下地基板110の温度(クロム層115の窒化温度)が600℃以上に保持されている。これにより、クロム層115が窒化してクロム窒化物膜120が形成される。
ここで、クロム層115の窒化温度は、1000℃以上(1273K以上)であることが好ましく、1040℃以上であることがさらに好ましく、1060℃以上であることがさらに好ましい。クロム窒化物膜120は、下地基板110と、後述の第1結晶層130及び第2結晶層140との間の応力を緩和するバッファー層として機能する。また、クロム窒化物膜120は、後述の第1結晶層130が結晶成長するためのシード膜として機能する。さらに、クロム窒化物膜120は、後述のエッチング処理における剥離層として機能する。
この工程において下地基板110の加熱温度を1000℃以上で窒化することにより得られた試料の表面を顕微鏡観察すると、例えば図7に示すSEM写真が得られる。図7に示すように、クロム層115がほぼ全部窒化して、三角錐形状の複数の凸部(微結晶部)を表面に有するクロム窒化物膜120が形成される。
また、図1A〜図1Cに示す工程は、MOCVD装置200の反応管210内を大気開放せずに(in−situで)行われる。これにより、下地基板110の加熱温度が1000℃以上である場合、窒化ガスがクロム層115に均質に供給された状態で、クロム窒化物膜120の表面に凸部(微結晶部)が形成される。このため、クロム窒化物膜120の表面の凸部(微結晶部)の大きさが均一になる(図7のSEM写真参照)。これにより、後述の図2Aに示す工程において、第1結晶層130が結晶するための核生成サイトが均一に分布するので、第1結晶層130の結晶性を向上させることができる。このため、後述の図2Bに示す工程において、第1結晶層130の上に成長する第2結晶層140の結晶性も向上させることができる。
さらに、クロム窒化物膜120に対してX線解析を行うと、図8に示すX線回折結果が得られる。図8に示されるように、クロム窒化物膜120の(111)面のピーク半値幅は、1310[arcsec]である。これにより、クロム窒化物膜120の結晶性が良好であることが分かる。
図2Aに示す工程では、MOCVD法により、クロム窒化物膜120の上にIII族窒化物半導体の第1結晶層130を成長させる。
すなわち、MOCVD装置200では、図3に示すように、第1結晶層130を形成するための有機金属原料を、バブラー220内の原料槽201に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC230を介して原料槽201に流入する。このとき、MFC230は、キャリアガスの流量を制御する。原料槽201内で気化した有機金属原料は、キャリアガスとともにEPC240を介して反応管210内に流入する。このとき、EPC240は、キャリアガス及び気化した有機金属原料の流量を制御する。また、窒化ガスが、反応管210内に流入する。反応管210内では、ヒータ214がサセプタ216を介して下地基板110を加熱し下地基板110を約600〜1000℃に保つ。そして、気化状態の有機金属原料及び窒化ガスがクロム窒化物膜120近傍に供給されることにより、クロム窒化物膜120の上に第1結晶層130が気相成長して成膜される。この結果、クロム窒化物膜120及び第1結晶層130を含む多重層ML1が下地基板110の上に形成される。
なお、第1結晶層130を形成するための有機金属原料は、例えば、トリメチルガリウム(TMG)である。第1結晶層130は、例えば、GaNの単結晶体、多結晶体又はアモルファス体で構成されうる。第1結晶層130の厚さは、数十Å〜数十μmであることが好ましい。第1結晶層130の成長温度は、900℃付近であることが好ましい。反応管210内の圧力は、例えば、500Torrに維持される。有機金属原料の流量は、例えば、300ccである。窒化ガスに含まれる水素ガスの流量は、例えば、10リットル/分である。
図2Bに示す工程では、MOCVD法により、第1結晶層130の上に、第1結晶層130の成長温度よりも高い温度でIII族窒化物半導体の第2結晶層140を成長させる。
すなわち、MOCVD装置200では、ヒータ214がサセプタ216を介して下地基板110を加熱し下地基板110を約1100℃に保つ。そして、第2結晶層140の成長温度は、第1結晶層130の成長温度(900℃付近)よりも高い温度である約1100℃になる。ここで、第2結晶層140は、GaNの単結晶体である。第2結晶層140の膜厚は、100μm〜500μmであることが好ましい。他の点は、図2Aに示す工程と同様である。
この工程で得られた試料の断面をSEM観察すると、例えば、図4のSEM写真に示す結果が得られる。図4に示すように、SEM観察した視野内において、第2結晶層140には転位等によるクラックが観察されない。これにより、第2結晶層140の結晶性が良好であることが推認できる。
また、図1A〜図2Bに示す工程は、MOCVD装置200の反応管210内を大気開放せずに(in−situで)連続して行われる。これにより、第2結晶層140の結晶性が良好な状態に保たれ、その表面にピットがほとんど形成されない(図9参照)。
さらに、第2結晶層140に対してX線解析を行うと、図10に示すX線回折結果が得られる。図10に示されるように、第2結晶層140の(0002)面のピーク半値幅は、467[arcsec]である。これにより、第2結晶層140の結晶性が良好であることが分かる。
図2Cに示す工程では、化学溶液を用いてクロム窒化物膜120を選択的にエッチングする。すなわち、クロム窒化物膜120を、側方からウェットエッチングする。
ここで、エッチャント(化学溶液)は、例えば、過塩素酸(HClO)と硝酸2セリウムアンモニウム(Ce(NH(NO)との混合水溶液が好適であるが、これに限定されない。
なお、エッチングレートは、化学溶液の温度及び濃度によって調節することができる。エッチングレートを調節することによって、第1結晶層130及び第2結晶層140が下地基板110から分離される際に発生するクラックを抑制することができる。
この工程の途中で試料の断面(エッチング状態)をSEM観察すると、例えば、図5のSEM写真に示す結果が得られる。図5に示すように、下地基板110と第1結晶層130との間において、クロム窒化物膜120では、エッチングされた部分120aが、エッチングされていない部分120bの側方に位置している。エッチングされた部分120aは、空洞部分である。
クロム窒化物膜120がエッチングされると、図2Cに示すように、第1結晶層130及び第2結晶層140は、下地基板110から分離する。すなわち、第1結晶層130及び第2結晶層140を下地基板110から自立させてGaN基板(テンプレート基板)SBを製造する。
また、この工程で得られた試料のX線回折結果を図6に示す。図6では、この工程で得られた試料の(0002)面の回折プロファイルが実線で示され、前の工程(図2Bに示す工程)で得られた試料の(0002)面の回折プロファイルが比較のために破線で示されている。図6に示されるように、この工程を行う前(破線)の(0002)面のピーク半値幅が241[arcsec]であり、この工程を行った後(実線)の(0002)面のピーク半値幅が229[arcsec]である。これにより、第2結晶層140の結晶性が良好に保たれた状態でエッチングが行われたことがわかる。
(比較例)
図1Bに示す工程と図1Cに示す工程との間で、MOCVD装置200の反応管210内を大気開放した場合を考える。
図1Bに示す工程により得られた試料を大気にさらすと、図11A及び図11BのTEM写真及び図12A〜図12Dの元素分析マップに示す結果が得られる。すなわち、クロム層115jの上に表面酸化膜116jが形成される(図11A、図11B参照)。また、図12A〜図12Dに示す元素分析マップにおいて、窒素マップ(図12B参照)、クロムマップ(図12C参照)、及び酸素マップ(図12D参照)を比較すると、クロム層115jが部分的に酸化され酸素コンタミネーションを受けていることが分かる。これにより、図1Cに示す工程で、下地基板110の加熱温度が1000℃以上である場合、窒化ガスがクロム層115jに不均質に供給された状態で、クロム窒化物膜の表面に凸部(微結晶部)が形成される。これにより、比較例における凸部(微結晶部)は、図1Bに示す工程と図1Cに示す工程との間で大気開放されない場合(図7参照)に比べて、その大きさが不均一になる(図13のSEM写真参照)。
なお、図12A〜図12Dに示す元素分析マップにおいて、図12Aに示す写真は、図11Aに示すものと同様のTEM写真である。
さらに、クロム窒化物膜120に対してX線解析を行うと、図14に示すX線回折結果が得られる。図14に示されるように、クロム窒化物膜の(111)面のピーク半値幅は、2847[arcsec]である。これにより、比較例に係るクロム窒化物膜は、図1Bに示す工程と図1Cに示す工程との間で大気開放されない場合(図8参照)に比べて、結晶性が悪くなっていることが分かる。
次に、図1Cに示す工程と図2Aに示す工程との間で、MOCVD装置200の反応管210内を大気開放した場合を考える。図1Cに示す工程により得られた試料を大気にさらすと、クロム窒化物膜の表面が酸化される。これにより、第2結晶層の結晶性が悪くなり、その表面にピットが形成される(図15及び図16参照)。なお、図16は、第2結晶層の表面をAFM解析した結果を示す。
さらに、第2結晶層に対してX線解析を行うと、図17に示すX線回折結果が得られる。図17に示されるように、第2結晶層の(0002)面のピーク半値幅は、557[arcsec]である。これにより、第2結晶層は、図1Cに示す工程と図2Aに示す工程との間で大気開放しない場合(図10参照)に比べて、結晶性が悪くなっていることが分かる。
(変形例)
また、図1B〜図2Aに示す工程を大気開放せずに連続的に繰り返すと、図18Aに示すように、下地基板110の上に複数の多重層ML1〜ML4が形成される。これにより、複数の多重層ML1〜ML4が複数積層された構造体100が下地基板110の上に形成される。
この構造体100では、クロム窒化物層120と第1結晶層130とが交互に積層されているので、下地基板110と第2結晶層140との間に働く内部応力を緩和させることができる。
なお、図1B〜図2Aに示す工程は、同一の装置内で行われても良いし、異なる装置内で行われても良い。異なる装置内で行われる場合、それぞれの反応室どうしが大気開放されずに搬送可能な機構(例えば、搬送路)で接続されているものとする。
図18Bに示す工程では、化学溶液を用いて複数のクロム窒化物層120を選択的に同時にエッチングする。すなわち、図18Bに示すように、複数のクロム窒化物層120を、それぞれ、側方からエッチングする。
ここで、複数の多重層ML1〜ML4のそれぞれにおけるクロム窒化物層120のエッチングの進行とともに第1結晶層130が破壊されながらエッチングが進行する。これにより、化学溶液の浸透していく経路が複数形成されるとともに、それらの経路が互いに結合するので、化学溶液の浸透していくための経路面積が大きくなる。このため、エッチングレートを向上することができる。また、複数の多重層ML1〜ML4がエッチング途中において下地基板110と第2結晶層140との間に働く内部応力を緩和させるので、第2結晶層140の内部応力を略均等な状態に保つことができる。
なお、エッチャント(化学溶液)は、例えば、過塩素酸(HClO)と硝酸2セリウムアンモニウム(Ce(NH(NO)との混合水溶液が好適であるが、これに限定されない。
複数のクロム窒化物層120がエッチングされると、図18Cに示すように、第2結晶層140及びそれに隣接する第1結晶層130が下地基板110から分離する。すなわち、第2結晶層140及びそれに隣接する第1結晶層130を下地基板110から自立させてGaN基板SBを製造する。このとき、第2結晶層140において、内部応力が略均等な状態になっている。これにより、第2結晶層140にクラックを生じるおそれが低減している。
ここで、第2結晶層140に隣接する第1結晶層130は、エッチャント(化学溶液)によりエッチングされずに、GaN基板SBの一部となる。
このように、図1B〜図2Aに示す工程を大気開放せずに連続的に繰り返すことにより、第2結晶層140及びそれに隣接する第1結晶層130を下地基板110から分離する工程を、安定的にかつ短時間で行うことができる。
また、図1Bに示す工程及び図1Cに示す工程の代わりに、図19Aに示す工程が行われても良い。図19Aに示す工程では、MOCVD法により、下地基板110の上にクロム窒化物膜120iを直接的に成膜する。
すなわち、MOCVD装置200では、図3に示すように、クロム層115(図1B)を形成するための有機金属原料を、バブラー220内の原料槽201に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC230を介して原料槽201に流入する。このとき、MFC230は、キャリアガスの流量を制御する。原料槽201内で気化した有機金属原料は、キャリアガスとともにEPC240を介して反応管210に流入する。このとき、EPC240は、キャリアガス及び気化した有機金属原料の流量を制御する。また、窒化ガスが、反応管210内に流入する。反応管210内では、ヒータ214がサセプタ216を介して下地基板110を加熱し下地基板110を一定温度に保つ。そして、気化状態の有機金属原料及び窒化ガスが下地基板110近傍に供給されることにより、下地基板110の上にクロム窒化物膜120iが気相成長して成膜される。
なお、クロム窒化物膜120iの成長温度は、600℃以上に保持される。クロム窒化物膜120iの成長温度は、1000℃以上(1273K以上)であることが好ましく、1040℃以上であることがさらに好ましく、1060℃以上であることがさらに好ましい。
この工程で得られた試料におけるクロム窒化物膜120iに対してX線解析を行うと、図20に示すX線回折結果が得られる。図20に示されるように、クロム窒化物膜120iの(111)面のピーク半値幅は、971[arcsec]である。これにより、クロム窒化物膜120iの結晶性が、比較例に係るクロム窒化物膜の結晶性(図14参照)に比べて、良好であることが分かる。
さらに、図19Bに示す工程及び図19Cに示す工程を行った試料の第2結晶層140iに対してX線解析を行うと、図21に示すX線回折結果が得られる。図21に示されるように、第2結晶層140iの(0002)面のピーク半値幅は、332[arcsec]である。これにより、第2結晶層140iの結晶性が、比較例に係るクロム窒化物膜の結晶性(図17参照)に比べて、良好であることが分かる。
また、図1A〜図2Bに示す工程における少なくとも1つの工程は、MOHVPE装置300の反応管310内で行われても良い。図22は、MOHVPE装置300の構成図である。このとき、図3に示すMOCVD装置200と図22に示すMOHVPE装置300とが搬送空間40を介して接続されている(図29参照)。搬送空間40は、真空状態又は不活性ガスが満たされた状態になっている。MOCVD装置200又はMOHVPE装置300と搬送空間40との間には、処理時に閉じられ搬送時に開かれる開閉機構が設けられている。これにより、図1A〜図2Bに示す工程を大気開放せずに連続して行うことができる。
例えば、図1Aに示す工程では、MOHVPE装置300内に下地基板110を搬入する。すなわち、下地基板110は、図22に示すMOHVPE装置300の反応管310内に搬入されサセプタ316の上に置かれる。そして、反応管310内は、密閉された後に1mmTorrまで真空引きされる。
例えば、図1Bに示す工程では、MOHVPE法により、下地基板110の上にクロム層115を成膜する。
すなわち、MOHVPE装置300では、図22に示すように、クロム層115を形成するための有機金属原料を、バブラー320内の原料槽301に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC330を介して原料槽301に流入する。このとき、MFC330は、キャリアガスの流量を制御する。原料槽301内で気化した有機金属原料は、キャリアガスとともにEPC340を介して反応管310に流入する。このとき、EPC340は、キャリアガス及び気化した有機金属原料の流量を制御する。反応管310内では、ヒータ314が反応管310内の気体を介して下地基板110を加熱し下地基板110を一定温度に保つ。そして、気化状態の有機金属原料が下地基板110近傍に供給されることにより、下地基板110の上にクロム層115が気相成長して成膜される。
なお、クロム層115を形成するための有機金属原料は、例えば、(CHCrである。気化した有機金属原料の流量は0.9sccmであることが好ましく、キャリアガス(例えばH)の流量は3250sccmであることが好ましい。下地基板110の温度は常温〜1100℃であることが好ましい。クロム層115の膜厚は数十Å〜数十μmであることが好ましい。
例えば、図1Cに示す工程では、クロム層115を窒化してクロム窒化物膜120を形成する。
すなわち、MOHVPE装置300では、図22に示すように、アンモニア(NH)ガスを含む水素ガスあるいは窒素ガス(以下、窒化ガスとする)が、反応管310内のクロム層115近傍に供給される。ここで、ヒータ314が反応管310内の気体を介して下地基板110を加熱し、下地基板110の温度(クロム層115の窒化温度)が600℃以上に保持されている。これにより、クロム層115が窒化してクロム窒化物膜120が形成される。
なお、反応管310内には、窒化ガスに加えて、塩化水素(HCl)ガスを含む水素ガス又は窒素ガス(以下、還元ガスとする)がさらに供給されても良い。
ここで、MOHVPE装置300を用いて図1Bに示す工程及び図1Cに示す工程により得られた試料をX線解析して、それぞれ、図23の(a)及び図23の(b)に示すX線回折結果を得た。図23の(a)と図23の(b)とを比較することにより、クロム層115が窒化処理によりクロム窒化物膜120に変わっていることが分かる。クロム窒化物膜120は、体心立方構造(BCC:Body Center Cubic)をとっている。
例えば、図2Aに示す工程では、MOHVPE法により、クロム窒化物膜120の上にIII族窒化物半導体の第1結晶層130を成長させる。
すなわち、MOHVPE装置300では、図22に示すように、ヒータ315が反応管310内の気体を介してGa源322を加熱し、気化したガリウムが生成される。また、窒化ガスが、反応管310内に流入する。反応管310内では、ヒータ314が反応管310内の気体を介して下地基板110を加熱し下地基板110を約600〜1000℃に保つ。そして、気化したガリウム及び窒化ガスがクロム窒化物膜120近傍に供給されることにより、クロム窒化物膜120の上に第1結晶層130が気相成長して成膜される。この結果、クロム窒化物膜120及び第1結晶層130を含む多重層ML1が下地基板110の上に形成される。
例えば、図2Bに示す工程では、MOHVPE法により、第1結晶層130の上に、第1結晶層130の成長温度よりも高い温度でIII族窒化物半導体の第2結晶層140を成長させる。
すなわち、MOHVPE装置300では、ヒータ314が反応管310内の気体を介して下地基板110を加熱し下地基板110を約1100℃に保つ。そして、第2結晶層140の成長温度は、第1結晶層130の成長温度(900℃付近)よりも高い温度である約1100℃になる。ここで、第2結晶層140は、GaNの単結晶体である。第2結晶層140の膜厚は、100μm〜500μmであることが好ましい。他の点は、図2Aに示す工程と同様である。
この工程で得られた試料の断面をSEM観察すると、例えば、図24AのSEM写真に示す結果が得られる。図24Aに示すように、SEM観察した視野内において、第2結晶層140には転位等によるクラックが観察されない。また、この工程で得られた試料の断面をTEM観察すると、図25に示す結果が得られる。図25に示すように、TEM観察した視野内において、転位ループ等が観察されない。これにより、第2結晶層140の結晶性が良好であることが推認できる。
さらに、第2結晶層140に対してX線解析を行うと、図24Bに示すX線回折結果が得られる。図24Bに示されるように、第2結晶層140の(0002)面のピーク半値幅は、491[arcsec]である。第2結晶層140の(10−11)面のピーク半値幅は、341[arcsec]である。これにより、第2結晶層140の結晶性が良好であることが分かる。
なお、クロム層115(図1B参照)の膜厚に応じて最適の窒化条件が変化する。第2結晶層140の成長温度を1000℃以上にして、窒化ガスと還元ガスとの比率を10〜40まで変化しながら成長を行った。
あるいは、図1B及び図1Cに示す工程の代わりに図19Aに示す工程をMOHVPE装置300の反応管310内で行っても良い。
すなわち、MOHVPE装置300では、図22に示すように、クロム層115(図1B)を形成するための有機金属原料を、バブラー320内の原料槽301に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC330を介して原料槽301に流入する。このとき、MFC330は、キャリアガスの流量を制御する。原料槽301内で気化した有機金属原料は、キャリアガスとともにEPC340を介して反応管310に流入する。このとき、EPC340は、キャリアガス及び気化した有機金属原料の流量を制御する。また、窒化ガスが、反応管310内に流入する。反応管310内では、ヒータ314が反応管310内の気体を介して下地基板110を加熱し下地基板110を一定温度に保つ。そして、気化状態の有機金属原料及び窒化ガスが下地基板110近傍に供給されることにより、下地基板110の上にクロム窒化物膜120iが気相成長して成膜される。
この工程で得られた試料の断面をTEM観察すると、図26に示す結果が得られる。TEM像(図26のa参照)及びその拡大像(図26のc参照)に示すように、TEM観察した視野内において、転位ループ等が観察されない。また、電子線回折結果(図26のb参照)もほぼ対称に分布した回折スポットを示している。これにより、第2結晶層140の結晶性が良好であることが推認できる。
この工程で得られた試料のクロム窒化物膜120iに対してX線解析を行うと、図27に示すX線回折結果が得られる。図27に示されるように、クロム窒化物膜120iの(111)面のピークが強く出ており、クロム窒化物膜120iが(111)配向していることが分かる。
また、図1A〜図2Bに示す工程における少なくとも1つの工程は、MOMBE装置400の反応管410内で行われても良い。図28は、MOMBE装置400の構成図である。このとき、図3に示すMOCVD装置200と図22に示すMOHVPE装置300と図28に示すMOMBE装置400とが搬送空間40を介して接続されている(図29参照)。搬送空間40は、真空状態又は不活性ガスが満たされた状態になっている。MOCVD装置200、MOHVPE装置300又はMOMBE装置400と搬送空間40との間には、処理時に閉じられ搬送時に開かれる開閉機構が設けられている。これにより、図1A〜図2Bに示す工程を大気開放せずに連続して行うことができる。
例えば、図1Aに示す工程では、MOMBE装置400内に下地基板110を搬入する。すなわち、下地基板110は、図28に示すMOMBE装置400の反応管410内に搬入されサセプタ416の上に置かれる。そして、反応管410内は、密閉された後に1mmTorrまで真空引きされる。
例えば、図1Bに示す工程では、MOMBE法により、下地基板110の上にクロム層115を成膜する。
すなわち、MOMBE装置400では、図28に示すように、クロム層115を形成するための有機金属原料を、バブラー420内の原料槽401に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC430を介して原料槽401に流入する。このとき、MFC430は、キャリアガスの流量を制御する。原料槽401内で気化した有機金属原料は、キャリアガスとともにEPC440を介して反応管410に流入する。このとき、EPC440は、キャリアガス及び気化した有機金属原料の流量を制御する。反応管410内では、ヒータ414が反応管410内の気体を介して下地基板110を加熱し下地基板110を一定温度に保つ。そして、気化状態の有機金属原料が下地基板110近傍に供給されることにより、下地基板110の上にクロム層115が気相成長して成膜される。
例えば、図1Cに示す工程では、クロム層115を窒化してクロム窒化物膜120を形成する。
すなわち、MOMBE装置400では、図28に示すように、アンモニア(NH)ガスを含む水素ガスあるいは窒素ガス(以下、窒化ガスとする)が、反応管410内のクロム層115近傍に供給される。ここで、ヒータ414が反応管410内の気体を介して下地基板110を加熱し、下地基板110の温度(クロム層115の窒化温度)が600℃以上に保持されている。これにより、クロム層115が窒化してクロム窒化物膜120が形成される。
なお、反応管410内には、窒化ガスに加えて、塩化水素(HCl)ガスを含む水素ガス又は窒素ガス(以下、還元ガスとする)がさらに供給されても良い。
例えば、図2Aに示す工程では、MOMBE法により、クロム窒化物膜120の上にIII族窒化物半導体の第1結晶層130を成長させる。
すなわち、MOMBE装置400では、図28に示すように、第1結晶層130を形成するための有機金属原料を、バブラー420内の原料槽401に入れておく。N2、H2、及びArの少なくとも1つを、キャリアガスとして、MFC430を介して原料槽401に流入する。このとき、MFC430は、キャリアガスの流量を制御する。原料槽401内で気化した有機金属原料は、キャリアガスとともにEPC440を介して反応管410内に流入する。このとき、EPC440は、キャリアガス及び気化した有機金属原料の流量を制御する。また、窒化ガスが、反応管410内に流入する。反応管410内では、ヒータ414がサセプタ416を介して下地基板110を加熱し下地基板110を約600〜1000□に保つ。そして、気化状態の有機金属原料及び窒化ガスがクロム窒化物膜120近傍に供給されることにより、クロム窒化物膜120の上に第1結晶層130が気相成長して成膜される。この結果、クロム窒化物膜120及び第1結晶層130を含む多重層ML1が下地基板110の上に形成される。
例えば、図2Bに示す工程では、MOMBE法により、第1結晶層130の上に、第1結晶層130の成長温度よりも高い温度でIII族窒化物半導体の第2結晶層140を成長させる。
すなわち、MOMBE装置400では、ヒータ414が反応管410内の気体を介して下地基板110を加熱し下地基板110を約1100℃に保つ。そして、第2結晶層140の成長温度は、第1結晶層130の成長温度(900℃付近)よりも高い温度である約1100℃になる。ここで、第2結晶層140は、GaNの単結晶体である。第2結晶層140の膜厚は、100μm〜500μmであることが好ましい。他の点は、図2Aに示す工程と同様である。
なお、MOMBE装置400には、例えば、反射高速電子線回析(Reflection High Energy Electron Diffraction:RHEED)用ガン414とRHEEDスクリーン416が取り付けられていてもよく、表面微小凹凸部での透過回析パターンを観測できるようになっていてもよい。下地基板110を保持しているサセプタ416は、操作部(Manipulator)418の先に取り付けられていてもよい。
また、図1A〜図2Bに示す各工程は、CVD、MOCVD、MBE、MOMBE、MOHVPE、HVPE法を含むいずれの気相成長法により行われても良い。
例えば、図1A〜図2Bに示す各工程は、図29に示すマルチチャンバシステム1を用いて行われても良い。マルチチャンバシステム1は、MOCVD装置200、MOHVPE装置300、MOMBE装置400、CVD装置10、MBE装置20、HVPE装置30、及び搬送空間40を備える。MOCVD装置200、MOHVPE装置300、MOMBE装置400、CVD装置10、MBE装置20、及びHVPE装置30は、搬送空間40を介して互いに接続されている。搬送空間40は、真空状態又は不活性ガスが満たされた状態になっている。MOCVD装置200、MOHVPE装置300、MOMBE装置400、CVD装置10、MBE装置20、及びHVPE装置30と、搬送空間40との間には、処理時に閉じられ搬送時に開かれる開閉機構が設けられている。これにより、図1A〜図2Bに示す工程を大気開放せずに連続して行うことができる。
例えば、マルチチャンバシステム1を用いて、図1A〜図1Cに示す工程をMOCVD法により行い、搬送空間40を介して試料をMOCVD装置200からHVPE装置30へ搬送した後、図2A及び図2Bに示す工程をHVPE法により行ってもよい。
このようにして得られた試料の断面をSEM観察すると、例えば、図30AのSEM写真に示す結果が得られる。図30Aに示すように、SEM観察した視野内において、第2結晶層140には転位等によるクラックが観察されない。これにより、第2結晶層140の結晶性が良好であることが推認できる。
さらに、第2結晶層140に対してX線解析を行うと、図30Bに示すX線回折結果が得られる。図30Bに示されるように、第2結晶層140の(0002)面のピーク半値幅は、343[arcsec]である。第2結晶層140の(10−11)面のピーク半値幅は、375[arcsec]である。これにより、第2結晶層140の結晶性が良好であることが分かる。
(GaN基板の素子構造への応用)
上記のようにして得られたGaN基板SBに、GaN系発光素子(例:InGaN/GaN青色発光ダイオード、GaN/AlGaN紫外線発光ダイオード及びレーザ・ダイオード)、GaN系電子素子などを形成する。例えば、以下に示すような素子構造を形成することができる。
図31に示すように、GaN基板SBの上に、n−GaN層640を形成する。次に、n−GaN層640の上に活性層(InGaN/GaN量子井戸構造)650を形成する。そして、活性層650の上にp−GaN層(又はn−AlGaN層)660を形成する。これにより、トップダウン型電極を持つ素子構造600を形成できる。この結果、電極による発光面積の損失を回避できると共に、活性層から発生する熱を効率よく放熱することができ、素子動作特性の改善が期待できる。
図32に示すように、GaN基板SBの上に、n−GaN層(又はn−AlGaN層)722を形成する。次に、n−GaN層722の上に活性層(InGaN/GaN量子井戸構造)724を形成する。そして、活性層の上にp−GaN層(又はp−AlGaN層)726を形成する。さらに、上部電極724及び下部電極722をそれぞれ形成する。これにより、トップダウン型電極を持つ発光素子構造700を形成することができる。この結果、電極による発光面積の損失を回避できると共に、活性層から発生する熱を効率よく放熱することができ、素子動作特性の改善が期待できる。
図33に示すように、GaN基板SBの上に、i−GaN層821を形成する。次に、i−GaN層821の上にn−GaN層822を形成する。n−GaN層822の上にn−AlGaN層840を形成する。そして、n−AlGaN層840の一部をエッチングし、ソース電極832とドレイン電極838とを形成する。その後、n−AlGaN層840上にゲート電極834を形成する。これにより、トップダウン型電極を持つGaN系のヘテロ接合電子素子構造800を形成することができる。
図34に示すように、GaN基板SBの上に、n−GaN層930を形成する。次に、n−GaN層930の上にi−GaN層(又はi−AlGaN層)940を形成する。そして、i−GaN層940の上に、ソース電極912、914とゲート電極916とを形成する。その後、GaN基板SBの裏面にドレインの電極918を形成する。これにより、立て型電子素子構造900を形成することができる。
以上のように、本発明によれば、GaN基板SBの結晶性が大幅に改善される。そのため、その上に形成される素子構造に含まれる各層の結晶性が大幅に向上して、デバイスの特性と歩留まりとを大幅に向上できる。
本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。

Claims (10)

  1. 外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、
    気相成長法により、前記下地基板の上にクロム窒化物膜とIII族窒化物半導体の第1結晶層とをそれぞれ含む複数の多重層を形成する多重層形成工程と、
    前記複数の多重層の上に、前記第1結晶層の成長温度よりも高い温度でIII族窒化物半導体の第2結晶層を成長させる第2結晶層成長工程と、
    前記複数の多重層における各前記クロム窒化物膜をエッチングして、前記第2結晶層とそれに隣接する第1結晶層とを含む部分を前記下地基板から分離する分離工程と、
    を備え、
    前記多重層形成工程では、
    気相成長法により、前記下地基板の上にクロム層を成膜するクロム層成膜工程と、
    前記クロム層を窒化して前記クロム窒化物膜を形成する窒化工程と、
    前記クロム窒化物膜の上に前記第1結晶層を成長させる第1結晶層成長工程と、
    を連続して複数回行い、
    前記多重層形成工程と前記第2結晶層成長工程とは、前記処理空間を大気開放せずに連続して行われる
    ことを特徴とする半導体基板の製造方法。
  2. 前記クロム層成膜工程と前記第1結晶層成長工程とは、MOCVD法、MOHVPE法及びMOMBE法のいずれかにより行われる
    ことを特徴とする請求項1に記載の半導体基板の製造方法。
  3. 前記処理空間は、
    第1空間と、
    第2空間と、
    前記第1空間と前記第2空間とを接続する第3空間と、
    を含む
    ことを特徴とする請求項1又は2に記載の半導体基板の製造方法。
  4. 外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、
    気相成長法により、前記下地基板の上にクロム窒化物膜とIII族窒化物半導体の第1結晶層とをそれぞれ含む複数の多重層を形成する多重層形成工程と、
    前記複数の多重層の上に、前記第1結晶層の成長温度よりも高い温度でIII族窒化物半導体の第2結晶層を成長させる第2結晶層成長工程と、
    前記複数の多重層における各前記クロム窒化物膜をエッチングして、前記第2結晶層とそれに隣接する第1結晶層とを含む部分を前記下地基板から分離する分離工程と、
    を備え、
    前記多重層形成工程では、
    気相成長法により、前記下地基板の上にクロム窒化物膜を成膜するクロム窒化物膜成膜工程と、
    前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程と、
    を連続して複数回行い、
    前記多重層形成工程と前記第2結晶層成長工程とは、前記処理空間を大気開放せずに連続して行われる
    ことを特徴とする半導体基板の製造方法。
  5. 前記クロム窒化物膜成膜工程と前記第1結晶層成長工程とは、MOCVD法、MOHVPE法及びMOMBE法のいずれかにより行われる
    ことを特徴とする請求項4に記載の半導体基板の製造方法。
  6. 前記処理空間は、
    第1空間と、
    第2空間と、
    前記第1空間と前記第2空間とを接続する第3空間と、
    を含む
    ことを特徴とする請求項4又は5に記載の半導体基板の製造方法。
  7. 外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、
    気相成長法により、前記下地基板の上にクロム層を成膜するクロム層成膜工程と、
    前記クロム層を窒化して、三角錐形状の複数の微結晶部を有するクロム窒化物膜を形成する窒化工程と、
    前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程と、
    を備え、
    前記クロム層成膜工程と前記窒化工程とは、前記処理空間を大気開放せずに連続して行われる
    ことを特徴とする半導体基板の製造方法。
  8. 前記クロム層成膜工程と前記窒化工程とに加えて前記第1結晶層成長工程は、前記処理空間を大気開放せずに連続して行われる
    ことを特徴とする請求項7に記載の半導体基板の製造方法。
  9. 外部空間から仕切られた処理空間内に下地基板を搬入する搬入工程と、
    気相成長法により、前記下地基板の上に、三角錐形状の複数の微結晶部を有するクロム窒化物膜を成膜するクロム窒化物膜成膜工程と、
    前記クロム窒化物膜の上にIII族窒化物半導体の第1結晶層を成長させる第1結晶層成長工程と、
    を備え、
    前記クロム窒化物膜成膜工程と前記第1結晶層成長工程とは、前記処理空間を大気開放せずに連続して行われる
    ことを特徴とする半導体基板の製造方法。
  10. 請求項1から6のいずれか1項に記載の半導体基板の製造方法により、前記第2結晶層を半導体基板として準備する準備工程と、
    前記半導体基板の上に素子構造を形成する素子構造形成工程と、
    を備えたことを特徴とする素子構造の製造方法。
JP2007551175A 2005-12-20 2006-12-20 半導体基板の製造方法及び素子構造の製造方法 Active JP4238372B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005365780 2005-12-20
JP2005365780 2005-12-20
PCT/JP2006/325992 WO2007072984A1 (ja) 2005-12-20 2006-12-20 半導体基板の製造方法及び素子構造の製造方法

Publications (2)

Publication Number Publication Date
JP4238372B2 true JP4238372B2 (ja) 2009-03-18
JPWO2007072984A1 JPWO2007072984A1 (ja) 2009-06-04

Family

ID=38188745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551175A Active JP4238372B2 (ja) 2005-12-20 2006-12-20 半導体基板の製造方法及び素子構造の製造方法

Country Status (2)

Country Link
JP (1) JP4238372B2 (ja)
WO (1) WO2007072984A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Dowaエレクトロニクス株式会社 Iii族窒化物半導体とその製造方法
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
JP5014217B2 (ja) * 2008-03-18 2012-08-29 Dowaエレクトロニクス株式会社 Iii族窒化物半導体およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07267796A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd GaN単結晶の製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3749454B2 (ja) * 2001-05-29 2006-03-01 三菱電線工業株式会社 GaN単結晶の製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
JP2004269313A (ja) * 2003-03-07 2004-09-30 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法

Also Published As

Publication number Publication date
WO2007072984A1 (ja) 2007-06-28
JPWO2007072984A1 (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP4117156B2 (ja) Iii族窒化物半導体基板の製造方法
JP3631724B2 (ja) Iii族窒化物半導体基板およびその製造方法
JP4396816B2 (ja) Iii族窒化物半導体基板およびその製造方法
JP5276852B2 (ja) Iii族窒化物半導体エピタキシャル基板の製造方法
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
JPH0864791A (ja) エピタキシャル成長方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP2005320237A (ja) 非極性a面窒化物半導体単結晶基板およびその製造方法
JPWO2007023911A1 (ja) 半導体基板製造方法
TW200912054A (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
US9023721B2 (en) Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
JP2022173200A (ja) 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US20050257733A1 (en) III nitride crystal and method for producing same
JPH10265297A (ja) GaNバルク単結晶の製造方法
JP4238372B2 (ja) 半導体基板の製造方法及び素子構造の製造方法
JP4424497B2 (ja) 窒化物半導体結晶の製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP3895410B2 (ja) Iii−v族窒化物結晶膜を備えた素子、およびその製造方法
JP4768759B2 (ja) Iii族窒化物半導体基板
WO2011099469A1 (ja) 構造体、及び半導体基板の製造方法
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JP2006351641A (ja) Iii族窒化物半導体基板の製造方法
JP4892142B2 (ja) 有機金属気相化学蒸着法による高品位iii−族窒化物薄膜の成長方法
JP7120598B2 (ja) 窒化アルミニウム単結晶膜及び半導体素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150