JP5276852B2 - Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP5276852B2
JP5276852B2 JP2008029456A JP2008029456A JP5276852B2 JP 5276852 B2 JP5276852 B2 JP 5276852B2 JP 2008029456 A JP2008029456 A JP 2008029456A JP 2008029456 A JP2008029456 A JP 2008029456A JP 5276852 B2 JP5276852 B2 JP 5276852B2
Authority
JP
Japan
Prior art keywords
mask pattern
layer
group iii
iii nitride
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008029456A
Other languages
English (en)
Other versions
JP2009184899A (ja
Inventor
章 坂東
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008029456A priority Critical patent/JP5276852B2/ja
Priority to US12/866,147 priority patent/US8541292B2/en
Priority to PCT/JP2009/051347 priority patent/WO2009098979A1/ja
Priority to TW098103241A priority patent/TW200949905A/zh
Publication of JP2009184899A publication Critical patent/JP2009184899A/ja
Application granted granted Critical
Publication of JP5276852B2 publication Critical patent/JP5276852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、ＩＩＩ族窒化物半導体エピタキシャル基板およびその製造方法の改良に関するものである。
従来から、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）基板は、ＩＩＩ族窒化物半導体デバイス、特に、波長が３６０ｎｍ以下の紫外、深紫外領域の受発光デバイスが医療や精密加工の分野での応用が期待されている。
このような紫外、深紫外領域の受発光デバイスでは、従来のサファイアやＳｉＣなどの異種単結晶基板上にＧａＮを積層したテンプレート基板もしくは自立したＧａＮ基板を用いた場合に発光層から放出された光がＧａＮに吸収されてしまうという問題が発生する。また、Ａｌ組成比が高いＡｌＧａＮをＧａＮ上に堆積した場合に格子定数の差と熱膨張係数の差とによりクラックが発生してしまい、デバイス特性の劣化を生じてしまう。
これを解決するには、受発光波長を透過する組成のＡｌＧａＮ基板を用いることで光の吸収をなくし受発光効率を高くしなければならない。これと同時に、受発光層との格子定数差と熱膨張係数差を小さくすることで、クラックや転位の発生を抑制し、結晶品質を向上する必要がある。ところが、これまでのＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質は十分とはいえなかった。特にＡｌＮモル分率が高いＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）はＧａＮに比べて高融点，低蒸気圧であるＡｌＮの特徴に近づくため、良好な結晶成長が困難であった。
ところで、結晶性を改善するためＥＬＯ（Epitaxial Lateral Overgrowth）により形成されたＧａＮ基板の製造方法に係る公知文献として、例えば下記特許文献１が知られている。
すなわち、特許文献１には、サファイア基板上に第１のＧａＮ系半導体層を形成し、この第１のＧａＮ系半導体層上にシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターンを形成する。そして、このマスクパターンを用いて第２のＧａＮ系半導体層をＥＬＯ成長させて形成するＧａＮ系半導体素子の製造方法が開示されている。これにより、垂直方向への貫通転位が抑制されたＧａＮ系半導体層が得られると記載されている。
このようにＥＬＯを用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質を向上させることが考えられるが、従来のＥＬＯによりＡｌＮ系半導体層を形成すると以下の問題があった。すなわち、図４に示すように、サファイア基板１０１上にＩＩＩ族窒化物層であるＡｌＮ半導体層１０２を形成し、このＡｌＮ半導体層１０２上にシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３を形成する。そして、このマスクパターン１０３を用いてＥＬＯ成長させることにより、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なるＥＬＯ成長層１０４がマスクパターン１０３で被覆されていない領域Ｒから成長する。
ここで、特許文献１のようにＥＬＯ成長層１０４がＧａＮ半導体層からなる場合には、シリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３の上にはＧａＮが成長しないので、マスクパターン１０３で被覆されていない領域Ｒから成長したＧａＮ層がこのマスクパターン１０３の上で横方向に成長する。したがって、結晶欠陥は成長方向に進むため、マスクパターン１０３上では垂直方向への貫通転位が抑制されると考えられる。
しかしながら、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）のようにＡｌを組成物として含有するものをＥＬＯ成長させると、シリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３の上面１０３ａに多結晶１０５が成長してしまうため、ＥＬＯ成長層１０４がマスクパターン１０３上で横方向に成長することができない。したがって、垂直方向への貫通転位が抑制することができず、ＥＬＯを用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の結晶品質を向上させることができないという問題がった。
特開平１１−２５１６３２号公報
本発明は、上記の課題を解決するためになされたものであって、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法を提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意研究した結果、ＥＬＯにおけるシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン以外のマスクパターンとして、炭素からなるマスクパターンを用いることにより、マスクパターン上に多結晶が成長することなく、ＧａＮなる組成のＥＬＯ成長層でも、Ａｌを含むＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層でも炭素からなるマスクパターン上で横方向に成長することを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
前記マスクパターンを用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層を、当該マスクパターン上において当該ＥＬＯ成長層の多結晶化を抑制しつつ形成する工程と、を備え、
前記ＥＬＯ成長層を形成する工程は、１２５０℃以上の成長温度を用いて当該ＥＬＯ層を形成するとともに、前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に当該マスクパターンが残存しないことを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
以上説明したように、本発明のＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法によれば、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法を提供することができる。
以下、本発明に係るＩＩＩ族窒化物半導体エピタキシャル基板の一実施形態について、図面を適宜参照して説明する。
図１は本発明の一実施形態であるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。また、図２及び図３は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。尚、以下の図１〜３は本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のＩＩＩ族窒化物半導体エピタキシャル基板の寸法関係とは異なる場合がある。
図１に示すように、ＩＩＩ族窒化物半導体エピタキシャル基板１０は、基板１と、この基板１上に積層されて形成されたＩＩＩ族窒化物層２と、ＩＩＩ族窒化物層２上に形成されたマスクパターン３と、マスクパターン３及びマスクパターン３で被覆されていないＩＩＩ族窒化物層２の領域Ｒ上に積層されて形成されたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４とから概略構成されている。
先ず、ＩＩＩ族窒化物半導体エピタキシャル基板１０の各構成について以下に説明する。
基板１は、エピタキシャル膜成長用の基板として用いられるものであれば、特に限定されるものではない。基板１には、融点が比較的高く、耐熱性があるサファイア（α−Ａｌ２Ｏ３単結晶）や酸化亜鉛（ＺｎＯ）或いは酸化ガリウム（組成式Ｇａ２Ｏ３）等の酸化物単結晶材料、珪素単結晶（シリコン）や立方晶或いは六方晶結晶型の炭化珪素（ＳｉＣ）等のＩＶ族半導体単結晶からなる基板等を用いることが出来る。
ＩＩＩ族窒化物層２は、基板１上に積層されて形成されている。また、ＩＩＩ族窒化物層２は、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）なる組成を有しており、特に限定されるものではないが、後述するＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４との関係において、ｘ≦ｙであることが好ましい。また、ＩＩＩ族窒化物層２の膜厚は、特に限定されるものではないが、０．１μｍ以上５μｍ以下の範囲であることが好ましく、１μｍ以上２μｍ以下の範囲であることがより好ましい。膜厚が０．１μｍ未満であると結晶品質が十分でなく、結晶成長を開始するＲ部分での結晶品質が悪くなり、その後の横方向成長にも影響するために好ましくなく、５μｍを超えるとクラック、反り、表面平坦性劣化などが発生しやすくなるために好ましくない。これに対して膜厚が上述の範囲であると、品質の良好な結晶が得られ、クラックや反りも発生しにくいために好ましい。
マスクパターン３は、ＩＩＩ族窒化物層２上に積層された炭素膜がパターニングされて形成されている。炭素膜には、例えば黒鉛（グラファイト）、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、カーボンナノチューブ（ＣＮＴ）、フラーレン等を適用することができるが、特にこれらに限定されるものではなく、ＩＩＩ族窒化物層２上に緻密な炭素膜を形成できるものであれば良い。
マスクパターン３の膜厚は、特に限定されるものではないが、１０ｎｍ以上２００ｎｍ以下の範囲であることが好ましく、５０ｎｍ以上１００ｎｍ以下の範囲であることがより好ましい。なお、後述するＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４は、ＧａＮよりも横方向への結晶成長が遅いため、マスクパターン３の膜厚は薄いほうが好ましい。
マスクパターン３のパターン形状は、図１に示すように、ＥＬＯ成長層４の表面４ａが平坦となるものであれば、特に限定されるものではない。また、マスクパターン３のパターン形状には、ストライプ状、島状、格子状等の任意の形状を用いることができる。
ＥＬＯ成長層４は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有しており、ＩＩＩ族窒化物層２上に積層されて形成されている。すなわち、ＥＬＯ成長層４は、図１に示すように、マスクパターン３の上面３ａ及びＩＩＩ族窒化物層２の上面であってマスクパターン３によって被覆されていない領域Ｒ上に積層されて形成されている。そして、本実施形態では、ＥＬＯ成長層４が炭素からなるマスクパターン３を用いて形成されているため、ＥＬＯ成長層４がＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有しているにも関わらず、マスクパターン３上に多結晶が成長することなく、マスクパターン３上でＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が充分に横方向成長すると共に表面４ａが平坦である良好なＥＬＯ成長層４が形成される。
また、ＥＬＯ成長層４の膜厚は、当該ＥＬＯ成長層の表面４ａが平坦となるために必要な厚さであればよく、特に限定されるものではないが、２μｍ以上５０μｍ以下の範囲であることが好ましく、５μｍ以上２０μｍ以下の範囲であることがより好ましい。膜厚が２μｍ未満であると一般にＥＬＯで用いる数μｍ〜１０数μｍのマスク全体を覆いきれないために好ましくなく、５０μｍを超えるとマスクを覆った後の膜厚が厚くなり、表面４ａの平坦性が劣化するために好ましくない。これに対して膜厚が上述の範囲であると、ＥＬＯ成長層の表面４ａが平坦となるため好ましい。
ＥＬＯ成長層４の表面４ａには、図１に示すように、結晶転位密度が低い領域Ｓと結晶転位密度が高い領域とがマスクパターン３の形状に応じた所定の間隔で交互に配置されて形成されている。また、上述の領域Ｓには、会合線Ｌが形成されている。すなわち、ＥＬＯ法による結晶成長では、炭素からなるマスクパターン３の上面３ａにはＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が成長しないため、マスクパターン３で被覆されていないＩＩＩ族窒化物層２の領域Ｒから成長したＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が当該マスクパターン３の上面３ａにおいて横方向へと成長する。これにより、ＥＬＯ成長層４の表面４ａにおいて垂直方向の貫通転位が抑制された領域Ｓが得られる。なお、上述したＥＬＯ法による結晶成長の初期段階において、マスクパターン３の上面３ａの上方には、横方向への成長が十分でないために後述する会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、この空隙を伴ってＥＬＯ成長層４が成長した場合であっても、この空隙は結晶成長が進むと消失する。このため、十分に結晶成長したＥＬＯ成長層４には、表面４ａ近傍に空隙が存在することはない。
結晶転位密度が低い領域Ｓは、図１に示すように、ＥＬＯ成長層４の表面４ａであってマスクパターン３の上面３ａの垂直方向上方に形成されている。すなわち、結晶転位密度が低い領域Ｓは、ＥＬＯ成長層４を挟んでマスクパターン３の上面３ａと対向する位置に形成されている。そして、領域Ｓには、垂直方向への貫通転位が形成されていないため、結晶転位密度が低くなっている。これは、上面３ａの垂直方向上方では、このマスクパターン３を挟んで対向する領域Ｒから成長するＥＬＯ成長層４が横方向に成長するため、結晶欠陥が横方向に伝播するためである。すなわち、結晶をエピタキシャル成長させると、結晶欠陥は結晶の成長方向に進むため、マスクパターン３の上方では、垂直方向に転位が伝播しない。これにより、領域Ｓは結晶転位密度が低い領域となる。
また、会合線Ｌは、上述の領域Ｓに出現する。これは、上述のように上面３ａの垂直方向上方では、このマスクパターン３を挟んで対向する領域Ｒから成長するＥＬＯ成長層４が横方向に成長するため、隣接するＥＬＯ層４同士の境界線が領域Ｓ上に出現したものである。
これに対して結晶密度が高い領域は、ＥＬＯ成長層４の表面４ａであってマスクパターン３に被覆されていないＩＩＩ族窒化物層２の領域Ｒの垂直方向上方に形成されている。すなわち、結晶転位密度が高い領域は、ＥＬＯ成長層４を挟んで領域Ｒと対向する位置に形成されている。そして、結晶密度が高い領域には、垂直方向への貫通転位が形成されている。これは、領域Ｒの垂直方向上方では、ＥＬＯ成長層４が垂直方向に成長するため、結晶欠陥が垂直方向に伝播して貫通転位が形成されるためである。
次に、ＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法について説明する。ＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法は、マスクパターンを形成する工程（マスクパターン形成工程）と、ＥＬＯ成長層を形成する工程（ＥＬＯ成長層形成工程）とから概略構成されている。各工程について以下に説明する。
＜マスクパターン形成工程＞
マスクパターン形成工程では、先ず、図２（ａ）に示すように、基板１上にＩＩＩ族窒化物層２を積層して形成する。ＩＩＩ族窒化物層２の形成方法は、特に限定されるものではなく、例えばＨＶＰＥ（Hydride Vapor Phase Epitaxy）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等の汎用的な結晶成長方法を適用することができる。
次に、図２（ｂ）に示すように、III族窒化物層２上に炭素膜３Ａを積層して形成する。炭素膜３Ａの形成方法は、特に限定されるものではなく、例えばＭＯＣＶＤ等のＣＶＤ法、スパッタ法、イオンビーム蒸着法、プラズマ分解蒸着、熱分解蒸着等の蒸着法などの汎用的な方法を適用することができる。
次に、図２（ｃ）に示すように、炭素膜３Ａをパターニングしてマスクパターン３を形成する。炭素膜３Ａのパターニング方法は、特に限定されるものではなく、汎用的なフォトリソ技術を適用することができる。例えば、先ず、炭素膜３Ａ上にレジスト層を形成し、このレジスト層を露光現像して所定の形状を形成する。次に、レジスト層をマスクとして炭素膜３Ａをアッシング処理することで炭素膜３Ａをパターニングする。最後にレジスト層を汎用的な方法を用いて除去する。このようにして、ＩＩＩ族窒化物層２上に炭素からなるマスクパターン３を形成する。
＜ＥＬＯ成長層形成工程＞
ＥＬＯ成長層工程では、ＩＩＩ族窒化物層２上にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有する結晶をエピタキシャル成長させることによってＥＬＯ成長層４を積層して形成する。エピタキシャル成長させる方法は、特に限定されるものではなく、例えば、有機金属化学的気相堆積法（ＭＯＶＰＥ、ＭＯＣＶＤまたはＯＭＶＰＥなどと略称される）、分子線エピタキシャル法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法を適用することができる。また、ＡｌＮ結晶に限定した場合には、昇華法や液相成長法も適用することができる。なお、これらに例示した方法の中でもＭＯＶＰＥ法を適用することが好ましい。
気相成長法は、液相法と比較してＡｌＧａＮ混晶結晶を作製し易いために好ましい。さらに、ＭＯＶＰＥ法は、ＨＶＰＥ法と比較して組成の制御が容易であり、ＭＢＥ法と比較して大きな成長速度が得られるために好ましい。
ＭＯＶＰＥ法には、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）を用いることができる。また、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、窒素源としてアンモニア（ＮＨ３）またはヒドラジン（Ｎ２Ｈ４）などを用いることができる。
ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有する結晶は、ＭＯＶＰＥ法における成長温度が１２５０℃以上の温度範囲で成長させることが好ましい。成長温度が１２５０℃以下では、Ａｌ組成が高いＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）において、結晶品質が劣化するためである。
ＭＯＶＰＥ法の成長温度は、１２５０℃以上が適しており、好ましくは１３００℃以上、さらに好ましくは、１４００℃以上である。成長温度が１２５０℃以上であると、高融点、低蒸気圧物質であるＡｌＮの最適成長温度に近いと予想されると共に、アンモニアの分解，反応がより促進され、Ａｌの表面マイグレーションも促進される点で好ましい。
また、ＭＯＶＰＥ法の成長速度は、生産性を向上させるために０．１μｍ／ｈｒ以上が好ましく、より好ましくは１μｍ／ｈｒであり、さらに好ましくは２μｍ／ｈｒである。
本実施形態では、先ず、図３（ａ）に示すように、マスクパターン３に被覆されていないIII族窒化物層２の領域Ｒ上にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有する結晶４Ａがエピタキシャル成長する。ここで、結晶成長初期において結晶４Ａの高さ（厚さ）がマスクパターン３の高さ（厚さ）を超えない範囲では、結晶４Ａの成長方向は、領域Ｒに対して垂直方向上向きとなる。また、エピタキシャル成長では結晶転位（結晶欠陥）は、結晶成長の方向に伝播するため、結晶転位の方向も領域Ｒに対して垂直方向上向きとなる。そして、結晶成長が進行して結晶４Ａの高さがマスクパターン３の高さを超えると、図３（ａ）に示すように、結晶４Ａのマスクパターン３に近接した部分は、マスクパターン３の上面３ａ上に横方向に成長（ラテラル成長）をはじめる。なお、図中の矢印は、結晶４Ａの成長方向および結晶転位の伝播方向を示している。
さらに結晶４Ａが成長すると、図３（ｂ）に示すように、マスクパターン３を挟んで隣接する結晶４Ａ同士が当該マスクパターン３上で会合し、一体化してＥＬＯ成長層４が形成される。このとき、マスクパターン３上の結晶転位の方向は、図３（ｂ）中に示した矢印ように、互いに対向するように横方向となっている。これにより、マスクパターン３上には、垂直方向への貫通転位が形成されない。
また、マスクパターン３上には、隣接する結晶４Ａ同士の境界線として会合線Ｌが形成される。なお、上述したＥＬＯ法による結晶成長の初期段階、すなわち図３（ａ）から図３（ｂ）への過程において、マスクパターン３の上面３ａの上方には、結晶４Ａの横方向への成長が十分でないために会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、この空隙を伴ってＥＬＯ成長層４が成長した場合であっても、この空隙は結晶成長が進んだ段階、すなわち図３（ｂ）終盤には消失する。このため、十分に結晶成長したＥＬＯ成長層４には、表面４ａ近傍に空隙が存在することはない。
そして、ＥＬＯ成長層４は、図３（ｃ）に示すように、さらに成長してその表面４ａが平坦となる。このようにして、結晶転位密度が低い領域Ｓを有するＥＬＯ成長層４が形成されてＩＩＩ族窒化物半導体エピタキシャル基板１０が製造される。
以上説明したように、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有するＥＬＯ成長層４が炭素からなるマスクパターン３を用いて形成されている。このため、ＥＬＯ成長層４の表面４ａには、結晶転位密度が低い領域Ｓが形成される。したがって、結晶品質が優れたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有するＩＩＩ族窒化物半導体エピタキシャル基板１０を提供することができる。
また、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法は、炭素からなるマスクパターン３を用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４を形成する。これにより、結晶の組成にＡｌを有していてもマスクパターン３上に多結晶が成長しない。このため、当該マスクパターン３上にＥＬＯ成長層４が横方向に結晶成長（ラテラル成長）して、ＥＬＯ成長層４の表面４ａには、結晶転位密度が低い領域Ｓが形成される。したがって、結晶品質が優れたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有するＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法を提供することができる。
以上のように、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０及びその製造方法によれば、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板１０及びその製造方法を提供することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上述した実施形態では、ＩＩＩ族窒化物層２上に炭素からなるマスクパターン３を形成し、このマスクパターン３を用いてＥＬＯ成長層４を積層して形成したが、ＩＩＩ族窒化物層２を省略してエピタキシャル膜成長用の基板１上に直接マスクパターン３を形成し、このマスクパターン３を用いてＥＬＯ成長層４を積層して形成してもよい（製造方法においても、ＩＩＩ族窒化物層２の形成を省略してもよい）。
また、上述した実施形態では、ＩＩＩ族窒化物層２とＥＬＯ成長層４との間にマスクパターン３が残存しているＩＩＩ族窒化物半導体エピタキシャル基板１０を説明したが、ＩＩＩ族窒化物層２とＥＬＯ成長層４との間にはマスクパターン３が残存していなくてもよい。これらのような変形した態様であっても、同様の効果を本発明の効果を奏することができる。
以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
＜実施例１＞
以下に示すような方法により、図１に示すような構造を有するＡｌＮエピタキシャル基板を製造した。
（ＩＩＩ族窒化物層形成工程）
先ず、サファイア基板上にＩＩＩ族窒化物層となるＡｌＮを成膜した。ＡｌＮ成膜には、高温ＭＯＣＶＤ装置を用いた。具体的には、サファイア基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内にこの基板をセットした。その後、窒素ガスを流通し炉内をパージした。
次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後に、反応炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させて基板の温度を室温から１４００℃に１５分間で昇温した。次に、基板の温度を１４００℃に保ったまま、５分間水素ガスを流通させて、基板の表面をサーマルクリーニングした。
次に、基板の温度を１３００℃に降温して、１３００℃で温度が安定したことを確認した。その後、トリメチルアルミニウム（ＴＭＡ）の蒸気をキャリアガスである水素ガスと共に１０秒間、気相成長反応炉内へ供給した。これにより、サファイア基板上には、アルミニウム原子が堆積、又はアルミニウム原子と気相成長反応炉内に残存していた堆積沈着物の分解によって生じた窒素原子とが反応して一部窒化アルミニウム（ＡｌＮ）が形成された。いずれにしてもサファイア基板の窒化が抑制された。
続いて、アンモニア（ＮＨ３）ガスをＶ／ＩＩＩ比が５００になるように気相成長反応炉内に供給して、ＡｌＮ膜を１０分間成長させた。その後、アンモニア（ＮＨ３）ガスとトリメチルアルミニウム（ＴＭＡ）とをＶ／ＩＩＩ比が１００になるように調整して、さらに、４０分間ＡｌＮを成長させた。ＡｌＮの成長中は、エピタキシャル層の反射率とサセプタ温度のその場観察装置とにより、温度をモニターした。また、反射率より、ＡｌＮ層の膜厚がトータル２μｍであることを確認した。
最後に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して、３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、再度ロードロック室を介してサセプタに載置したウェハを取り出した。
（マスクパターン形成工程）
次に、ＡｌＮ層を形成した基板の表面に、カーボン（炭素）からなるマスクパターンを形成した。カーボンの成膜には、スパッタ装置を用いた。具体的には、ＡｌＮ層を形成した基板の表面に、下記に示した成膜条件を用いてカーボン膜を全面にスパッタして形成した。次に、フォトリソグラフィーにより、数μｍ間隔のストライプ上のレジストパターンを形成した。そして、このウェハを酸素アッシングによって、カーボン膜が露出した部分を酸化除去した。その後、レジストパターンを除去して、ＡｌＮ層上にカーボン膜ストライプ構造が形成された。
［スパッタ条件］
ターゲット： 高純度グラファイト
成膜温度： 室温
成膜速度： ４０〜５０ｎｍ／ｈｒ
膜厚： ２００ｎｍ
（ＥＬＯ成長層形成工程）
最後に、カーボン膜ストライプ構造が形成されたウェハ上にＥＬＯ成長層となるＡｌＮ膜を成膜した。このＡｌＮ膜の成膜には、ＩＩＩ族窒化物層の形成と同様に、高温ＭＯＣＶＤ装置を用いた。具体的には、カーボン膜ストライプ構造が形成された基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内にこの基板をセットした。その後、窒素ガスを流通し炉内をパージした。
次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後に、反応炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させて基板の温度を室温から１４００℃に１５分間で昇温した。次に、基板の温度を１４００℃に保ったまま、５分間水素ガスを流通させて、基板の表面をサーマルクリーニングした。
次に、基板の温度を１３００℃に降温して、１３００℃で温度が安定したことを確認した。その後、アンモニアガスとトリメチルアルミニウムとを同時に気相成長反応炉へ供給してＡｌＮ成膜を開始した。ここで、アンモニアガスとトリメチルアルミニウムとをＶ／ＩＩＩ比が１００になるようにあらかじめ調整しておく。このようにして、３〜４時間ＡｌＮを約１０μｍ成長させた。
最後に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して、３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、再度ロードロック室を介してサセプタに載置したウェハを取り出した。このようにして、垂直方向への貫通転位が抑制されて、結晶品質が優れたＡｌＮエピタキシャル基板を製造することができた。
本発明は、Ａｌを組成に有するＩＩＩ族窒化物半導体層の結晶品質の改善に対して幅広く適用することが可能である。さらに、紫外、深紫外領域の発光ダイオード等の発光層を形成する場合に対して幅広く適用することが可能である。
図１は本発明の一実施形態であるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。 図２は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。 図３は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。 図４は、従来技術におけるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。
符号の説明
１…基板（エピタキシャル膜成長用の基板）、２…ＩＩＩ族窒化物層、３…マスクパターン、３Ａ・・・炭素膜、３ａ…マスクパターンの上面、４…ＥＬＯ成長層、４Ａ…ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成を有する結晶、４ａ…ＥＬＯ成長層の表面、Ｌ…会合線、Ｒ…マスクパターンに被覆されていない領域、Ｓ…結晶転位密度が低い領域

Claims (1)

  1. エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
    前記マスクパターンを用いてＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層を、当該マスクパターン上において当該ＥＬＯ成長層の多結晶化を抑制しつつ形成する工程と、を備え、
    前記ＥＬＯ成長層を形成する工程は、１２５０℃以上の成長温度を用いて当該ＥＬＯ層を形成するとともに、前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に当該マスクパターンが残存しないことを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
JP2008029456A 2008-02-08 2008-02-08 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法 Expired - Fee Related JP5276852B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008029456A JP5276852B2 (ja) 2008-02-08 2008-02-08 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
US12/866,147 US8541292B2 (en) 2008-02-08 2009-01-28 Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
PCT/JP2009/051347 WO2009098979A1 (ja) 2008-02-08 2009-01-28 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
TW098103241A TW200949905A (en) 2008-02-08 2009-02-02 Group III nitride semiconductor epitaxial substrate and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008029456A JP5276852B2 (ja) 2008-02-08 2008-02-08 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009184899A JP2009184899A (ja) 2009-08-20
JP5276852B2 true JP5276852B2 (ja) 2013-08-28

Family

ID=40952057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008029456A Expired - Fee Related JP5276852B2 (ja) 2008-02-08 2008-02-08 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法

Country Status (4)

Country Link
US (1) US8541292B2 (ja)
JP (1) JP5276852B2 (ja)
TW (1) TW200949905A (ja)
WO (1) WO2009098979A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
TWI556468B (zh) * 2009-09-07 2016-11-01 Panasonic Corp Nitride semiconductor multilayer structure and manufacturing method thereof, nitride semiconductor light emitting element
KR101082457B1 (ko) * 2010-04-20 2011-11-11 고려대학교 산학협력단 탄화된 포토레지스트를 이용하여 에피택셜층을 형성하는 방법 및 이에 의해 제조된 적층 구조물
EP2579297B1 (en) 2010-06-07 2020-12-16 Soko Kagaku Co., Ltd. Method of producing template for epitaxial growth and nitride semiconductor device
CN102315347B (zh) * 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
KR101180176B1 (ko) 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
CN102723352B (zh) * 2011-03-29 2014-11-12 清华大学 外延结构体
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
CN102723264B (zh) * 2011-03-29 2015-08-26 清华大学 具有纳米微结构基板的制备方法
CN102723406B (zh) * 2011-03-29 2017-07-07 清华大学 半导体外延结构
CN102605422B (zh) * 2011-01-24 2015-07-29 清华大学 用于生长外延结构的掩模及其使用方法
CN102593272B (zh) * 2011-01-12 2016-09-14 清华大学 外延结构的制备方法
CN102610718B (zh) * 2011-01-24 2015-06-03 清华大学 用于生长外延结构的衬底及其使用方法
CN102723407B (zh) * 2011-03-29 2015-01-21 清华大学 外延结构体的制备方法
CN102723413B (zh) * 2011-03-29 2015-05-20 清华大学 具有微构造的基板及其制备方法
CN102723408B (zh) * 2011-03-29 2015-04-15 清华大学 半导体外延结构的制备方法
CN102723414B (zh) * 2011-03-29 2015-04-01 清华大学 外延结构体的制备方法
CN102737962B (zh) * 2011-04-15 2014-12-31 清华大学 外延结构体及其制备方法
CN102683527B (zh) * 2011-03-16 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 半导体发光芯片及其制造方法
CN102760797B (zh) 2011-04-29 2015-04-01 清华大学 发光二极管
CN102760796B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
CN102760804B (zh) 2011-04-29 2015-01-21 清华大学 发光二极管
CN102760799B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
CN102760806B (zh) * 2011-04-29 2014-12-10 清华大学 发光二极管
CN102760802B (zh) * 2011-04-29 2015-03-11 清华大学 发光二极管
CN102760800B (zh) * 2011-04-29 2015-06-03 清华大学 发光二极管的制备方法
CN102263171B (zh) * 2011-06-24 2013-10-09 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用
CN102299056B (zh) * 2011-07-21 2013-11-06 北京大学 一种三族氮化物量子点结构的制备方法
JP6026188B2 (ja) * 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
CN103367122B (zh) * 2012-03-28 2016-03-30 清华大学 外延结构体的制备方法
JP5608776B2 (ja) * 2012-03-28 2014-10-15 ツィンファ ユニバーシティ エピタキシャル構造体の製造方法
CN103367121B (zh) * 2012-03-28 2016-04-13 清华大学 外延结构体的制备方法
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
CN103378237B (zh) * 2012-04-25 2016-04-13 清华大学 外延结构
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6152700B2 (ja) * 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
JP5999443B2 (ja) * 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
CN104952984B (zh) * 2014-03-27 2017-11-14 清华大学 外延结构的制备方法
JP6540599B2 (ja) * 2016-05-24 2019-07-10 三菱電機株式会社 半導体装置
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
EP3977507A4 (en) * 2019-05-31 2023-05-31 Texas State University INCORPORATION OF SEMICONDUCTORS ON A POLYCRYSTALLINE DIAMOND SUBSTRATE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002948A1 (en) * 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
JP3620269B2 (ja) * 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US20030198301A1 (en) * 2002-01-30 2003-10-23 Kazutaka Terashima Method of epitaxial lateral overgrowth
JP4647525B2 (ja) * 2006-03-20 2011-03-09 日本碍子株式会社 Ｉｉｉ族窒化物結晶の製造方法
JP5043363B2 (ja) * 2006-04-27 2012-10-10 住友電気工業株式会社 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法

Also Published As

Publication number Publication date
US20100327228A1 (en) 2010-12-30
JP2009184899A (ja) 2009-08-20
US8541292B2 (en) 2013-09-24
TW200949905A (en) 2009-12-01
WO2009098979A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
JP5276852B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP4563230B2 (ja) ＡｌＧａＮ基板の製造方法
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
US20010006845A1 (en) Method and apparatus for producing group-III nitrides
JP2003077847A (ja) ３−５族化合物半導体の製造方法
JP2009147271A (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2006114845A (ja) アルミニウム系ｉｉｉ族窒化物の製造方法
JP4424497B2 (ja) 窒化物半導体結晶の製造方法
JP5005266B2 (ja) ＡｌＮ結晶の作製方法およびＡｌＮ厚膜
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP4679810B2 (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2006351641A (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4600146B2 (ja) 窒化物半導体基板の製造方法
JP4907127B2 (ja) Ｉｉｉ族窒化物の自立単結晶作製方法およびｉｉｉ族窒化物単結晶層を含む積層体
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP2006024897A (ja) 窒化物半導体基板及びその製造方法
JP4810517B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5276852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees