WO2009098979A1 - Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法 Download PDF

Info

Publication number
WO2009098979A1
WO2009098979A1 PCT/JP2009/051347 JP2009051347W WO2009098979A1 WO 2009098979 A1 WO2009098979 A1 WO 2009098979A1 JP 2009051347 W JP2009051347 W JP 2009051347W WO 2009098979 A1 WO2009098979 A1 WO 2009098979A1
Authority
WO
WIPO (PCT)
Prior art keywords
iii nitride
substrate
mask pattern
layer
group iii
Prior art date
Application number
PCT/JP2009/051347
Other languages
English (en)
French (fr)
Inventor
Akira Bando
Hiroshi Amano
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to US12/866,147 priority Critical patent/US8541292B2/en
Publication of WO2009098979A1 publication Critical patent/WO2009098979A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to an improvement in a group III nitride semiconductor epitaxial substrate and a manufacturing method thereof.
  • Al x Ga 1-x N (0 ⁇ x ⁇ 1) substrates are used for group III nitride semiconductor devices, particularly in the ultraviolet and deep ultraviolet light receiving and emitting devices with wavelengths of 360 nm or less in the fields of medicine and precision processing. Application in is expected.
  • AlGaN substrate having a composition that transmits and receives and emits light.
  • the crystal quality of Al x Ga 1-x N (0 ⁇ x ⁇ 1) so far has not been sufficient.
  • Al x Ga 1-x N (0 ⁇ x ⁇ 1) which has a high AlN mole fraction, approaches the characteristics of AlN, which has a high melting point and low vapor pressure, as compared with GaN. .
  • Patent Document 1 a known document relating to a method for manufacturing a GaN substrate formed by ELO (Epitaxial Lateral Overgrowth) in order to improve crystallinity
  • Patent Document 1 a first GaN-based semiconductor layer is formed on a sapphire substrate, and a mask made of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) is formed on the first GaN-based semiconductor layer. Form a pattern.
  • the manufacturing method of the GaN-type semiconductor element which forms the 2nd GaN-type semiconductor layer by ELO growth using this mask pattern is disclosed. This describes that a GaN-based semiconductor layer in which threading dislocations in the vertical direction are suppressed can be obtained.
  • an AlN-based semiconductor layer is formed by conventional ELO, there are the following problems. . That is, as shown in FIG. 4, an AlN semiconductor layer 102 which is a group III nitride layer is formed on a sapphire substrate 101, and a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) is formed on the AlN semiconductor layer 102. A mask pattern 103 is formed. Then, by performing ELO growth using this mask pattern 103, an ELO growth layer 104 of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is grown from the region R not covered with the mask pattern 103.
  • the ELO growth layer 104 is made of a GaN semiconductor layer as in Patent Document 1
  • GaN does not grow on the mask pattern 103 made of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN). Therefore, the GaN layer grown from the region R not covered with the mask pattern 103 grows laterally on the mask pattern 103. Therefore, since the crystal defect proceeds in the growth direction, it is considered that the threading dislocation in the vertical direction is suppressed on the mask pattern 103.
  • the present invention has been made in order to solve the above-described problems, and provides a group III nitride semiconductor epitaxial substrate having excellent crystal quality in which threading dislocations in the vertical direction are suppressed and a method for manufacturing the same. With the goal.
  • a mask pattern made of carbon is used as a mask pattern other than a mask pattern made of a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) in ELO.
  • carbon does not grow on the mask pattern, either an ELO growth layer having a composition of GaN, or an ELO growth layer having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) containing Al.
  • the present invention has been completed by finding that it grows laterally on a mask pattern made of
  • An ELO growth layer having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is formed on a substrate for epitaxial film growth or a group III nitride layer formed on the substrate. , 3.
  • An ELO growth layer having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is formed on a substrate for epitaxial film growth or a group III nitride layer formed on the substrate. , 3.
  • the group III nitride semiconductor epitaxial substrate with excellent crystal quality, in which the threading dislocation in the vertical direction is suppressed, is manufactured.
  • a method can be provided.
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a group III nitride semiconductor epitaxial substrate according to an embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view showing a method for manufacturing a group III nitride semiconductor epitaxial substrate.
  • FIG. 3 is a schematic cross-sectional view showing a method for manufacturing a group III nitride semiconductor epitaxial substrate.
  • FIG. 4 is a schematic cross-sectional view showing the structure of a group III nitride semiconductor epitaxial substrate in the prior art.
  • Substrate substrate for epitaxial film growth
  • 2 Group III nitride layer 3 ... Mask pattern, 3A ... carbon film, 3a ... the upper surface of the mask pattern, 4 ... ELO growth layer, 4A... Crystal having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) 4a ... the surface of the ELO growth layer, L ... Meeting line, R: Area not covered with mask pattern, S: Region where crystal dislocation density is low
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a group III nitride semiconductor epitaxial substrate according to an embodiment of the present invention.
  • 2 and 3 are schematic cross-sectional views showing a method for producing a group III nitride semiconductor epitaxial substrate.
  • FIGS. 1 to 3 are for explaining the configuration of the embodiment of the present invention.
  • the size, thickness, dimensions, etc. of the respective parts shown in the figure are the dimensional relationships of the actual group III nitride semiconductor epitaxial substrate. May be different.
  • a group III nitride semiconductor epitaxial substrate 10 is formed on a substrate 1, a group III nitride layer 2 formed on the substrate 1, and a group III nitride layer 2.
  • the mask pattern 3 and Al x Ga 1-x N (0 ⁇ x ⁇ 1) are formed by being laminated on the mask pattern 3 and the region R of the group III nitride layer 2 not covered with the mask pattern 3.
  • An ELO growth layer 4 having a composition is roughly constituted.
  • the substrate 1 is not particularly limited as long as it can be used as a substrate for epitaxial film growth.
  • the substrate 1 has an oxide single crystal material such as sapphire ( ⁇ -Al 2 O 3 single crystal), zinc oxide (ZnO), or gallium oxide (composition formula Ga 2 O 3 ) having a relatively high melting point and heat resistance.
  • a substrate made of a group IV semiconductor single crystal such as silicon single crystal (silicon) or cubic or hexagonal crystal type silicon carbide (SiC) can be used.
  • Group III nitride layer 2 is formed by being laminated on substrate 1. Further, the group III nitride layer 2 has a composition of Al y Ga 1-y N (0 ⁇ y ⁇ 1), and is not particularly limited, but will be described later, Al x Ga 1-x N In the relationship with the ELO growth layer 4 having a composition (0 ⁇ x ⁇ 1), x ⁇ y is preferable.
  • the thickness of the group III nitride layer 2 is not particularly limited, but is preferably in the range of 0.1 ⁇ m to 5 ⁇ m, and more preferably in the range of 1 ⁇ m to 2 ⁇ m.
  • the film thickness is less than 0.1 ⁇ m, the crystal quality is not sufficient, the crystal quality at the R portion where crystal growth starts is deteriorated, and it also affects the subsequent lateral growth. It is not preferable because cracks, warpage, surface flatness deterioration and the like are likely to occur. On the other hand, it is preferable for the film thickness to be in the above-mentioned range since crystals with good quality can be obtained and cracks and warpage are unlikely to occur.
  • the mask pattern 3 is formed by patterning a carbon film laminated on the group III nitride layer 2.
  • a carbon film for example, graphite (graphite), diamond, diamond-like carbon (DLC), carbon nanotube (CNT), fullerene, and the like can be applied. Any material that can form a dense carbon film on the layer 2 may be used.
  • the film thickness of the mask pattern 3 is not particularly limited, but is preferably in the range of 10 nm to 200 nm, and more preferably in the range of 50 nm to 100 nm.
  • the ELO growth layer 4 having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1), which will be described later, has a slower crystal growth in the lateral direction than GaN. .
  • the pattern shape of the mask pattern 3 is not particularly limited as long as the surface 4a of the ELO growth layer 4 is flat as shown in FIG.
  • the pattern shape of the mask pattern 3 can be any shape such as a stripe shape, an island shape, or a lattice shape.
  • the ELO growth layer 4 has a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) and is laminated on the group III nitride layer 2. That is, as shown in FIG. 1, the ELO growth layer 4 is formed by being laminated on the upper surface 3a of the mask pattern 3 and the region R which is the upper surface of the group III nitride layer 2 and is not covered with the mask pattern 3. ing.
  • the ELO growth layer 4 since the ELO growth layer 4 is formed using the mask pattern 3 made of carbon, the ELO growth layer 4 has a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1). In spite of this, Al x Ga 1-x N (0 ⁇ x ⁇ 1) grows sufficiently in the lateral direction on the mask pattern 3 without growing polycrystals on the mask pattern 3, and the surface 4a A good ELO growth layer 4 having a flat surface is formed.
  • the film thickness of the ELO growth layer 4 is not particularly limited as long as it is a thickness necessary for flattening the surface 4a of the ELO growth layer, but is in a range of 2 ⁇ m to 50 ⁇ m. Preferably, it is in the range of 5 ⁇ m or more and 20 ⁇ m or less. If the film thickness is less than 2 ⁇ m, it is not preferable because it generally cannot cover the entire mask of several ⁇ m to several tens of ⁇ m used in ELO, and if it exceeds 50 ⁇ m, the film thickness after covering the mask becomes thick and the surface 4a becomes flat. This is not preferable because of deterioration of properties. On the other hand, it is preferable that the film thickness is in the above-mentioned range because the surface 4a of the ELO growth layer becomes flat.
  • regions S having a low crystal dislocation density and regions having a high crystal dislocation density are alternately arranged at predetermined intervals according to the shape of the mask pattern 3. Is formed.
  • the meeting line L is formed in the region S described above. That is, in the crystal growth by the ELO method, Al x Ga 1-x N (0 ⁇ x ⁇ 1) does not grow on the upper surface 3a of the mask pattern 3 made of carbon. Al x Ga 1-x N (0 ⁇ x ⁇ 1) grown from the region R of the physical layer 2 grows laterally on the upper surface 3a of the mask pattern 3.
  • the region S in which the threading dislocation in the vertical direction is suppressed on the surface 4a of the ELO growth layer 4 is obtained.
  • a partial void (void) is formed above the upper surface 3a of the mask pattern 3 in the vicinity of the association line L described later because the lateral growth is not sufficient. May occur.
  • this void disappears as the crystal growth proceeds. For this reason, in the ELO growth layer 4 that has been sufficiently crystal-grown, there are no voids in the vicinity of the surface 4a.
  • the region S having a low crystal dislocation density is formed on the surface 4 a of the ELO growth layer 4 and vertically above the upper surface 3 a of the mask pattern 3. That is, the region S having a low crystal dislocation density is formed at a position facing the upper surface 3a of the mask pattern 3 with the ELO growth layer 4 interposed therebetween.
  • the crystal dislocation density is low. This is because the ELO growth layer 4 grown from the region R facing the mask pattern 3 across the mask pattern 3 grows in the lateral direction above the upper surface 3a, so that crystal defects propagate in the lateral direction. That is, when the crystal is grown epitaxially, the crystal defect proceeds in the crystal growth direction, so that dislocations do not propagate in the vertical direction above the mask pattern 3. Thereby, the region S becomes a region having a low crystal dislocation density.
  • the meeting line L appears in the region S described above. This is because, as described above, since the ELO growth layer 4 grown from the region R facing the mask pattern 3 across the mask pattern 3 grows in the vertical direction above the upper surface 3a, the boundary line between the adjacent ELO layers 4 Appears on the region S.
  • the region having a high crystal density is formed on the surface 4a of the ELO growth layer 4 and vertically above the region R of the group III nitride layer 2 not covered with the mask pattern 3. That is, the region having a high crystal dislocation density is formed at a position facing the region R with the ELO growth layer 4 interposed therebetween. In the region where the crystal density is high, threading dislocations in the vertical direction are formed. This is because, since the ELO growth layer 4 grows in the vertical direction above the region R, crystal defects propagate in the vertical direction to form threading dislocations.
  • the manufacturing method of group III nitride semiconductor epitaxial substrate 10 is roughly composed of a step of forming a mask pattern (mask pattern forming step) and a step of forming an ELO growth layer (ELO growth layer forming step). Each step will be described below.
  • a group III nitride layer 2 is laminated and formed on the substrate 1.
  • the formation method of group III nitride layer 2 is not particularly limited, and for example, a general crystal growth method such as HVPE (Hydride Vapor Phase Epitaxy) method or MOCVD (Metal Organic Chemical Vapor Deposition) method is applied. Can do.
  • a carbon film 3A is formed on the group III nitride layer 2 by laminating.
  • the method for forming the carbon film 3A is not particularly limited.
  • a general-purpose method such as a CVD method such as MOCVD, a sputtering method, an ion beam deposition method, a plasma decomposition deposition method, a deposition method such as a thermal decomposition deposition method is applied. can do.
  • the carbon film 3A is patterned to form a mask pattern 3.
  • the patterning method of the carbon film 3A is not particularly limited, and a general-purpose photolithography technique can be applied. For example, first, a resist layer is formed on the carbon film 3A, and this resist layer is exposed and developed to form a predetermined shape. Next, the carbon film 3A is patterned by performing an ashing process using the resist layer as a mask. Finally, the resist layer is removed using a general-purpose method. In this way, a mask pattern 3 made of carbon is formed on the group III nitride layer 2.
  • the ELO growth layer 4 is laminated and formed by epitaxially growing a crystal having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) on the group III nitride layer 2.
  • the epitaxial growth method is not particularly limited.
  • metal organic chemical vapor deposition abbreviated as MOVPE, MOCVD or OMVPE
  • MBE molecular beam epitaxy
  • a vapor phase growth method such as HVPE can be applied.
  • MOVPE method is preferably applied.
  • the vapor phase growth method is preferable because an AlGaN mixed crystal can be easily produced as compared with the liquid phase method. Further, the MOVPE method is preferable because the composition can be easily controlled as compared with the HVPE method, and a large growth rate can be obtained as compared with the MBE method.
  • hydrogen (H 2 ) or nitrogen (N 2 ) can be used as a carrier gas.
  • trimethylgallium (TMG) or triethylgallium (TEG) as a Ga source which is a group III material trimethylaluminum (TMA) or triethylaluminum (TEA) as an Al source, ammonia (NH 3 ) or hydrazine (N 2 as a nitrogen source) H 4 ) or the like can be used.
  • Crystals having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) are preferably grown in a temperature range of 1250 ° C. or higher in the MOVPE method. This is because when the growth temperature is 1250 ° C. or lower, the crystal quality deteriorates in Al x Ga 1-x N (0 ⁇ x ⁇ 1) having a high Al composition.
  • the growth temperature of the MOVPE method is suitably 1250 ° C. or higher, preferably 1300 ° C. or higher, more preferably 1400 ° C. or higher. If the growth temperature is 1250 ° C. or higher, it is expected to be close to the optimum growth temperature of AlN, which is a high melting point and low vapor pressure substance, and further, decomposition and reaction of ammonia are further promoted, and Al surface migration is also promoted. This is preferable.
  • the growth rate of the MOVPE method is preferably 0.1 ⁇ m / hr or more, more preferably 1 ⁇ m / hr, and further preferably 2 ⁇ m / hr in order to improve productivity.
  • Al x Ga 1-x N (0 ⁇ x ⁇ 1) is formed on the region R of the group III nitride layer 2 not covered with the mask pattern 3.
  • a crystal 4A having the following composition grows epitaxially.
  • the growth direction of the crystal 4A is upward in the direction perpendicular to the region R.
  • crystal dislocations crystal defects
  • the direction of crystal dislocation is also directed upward in the direction perpendicular to the region R.
  • the crystals 4A adjacent to each other with the mask pattern 3 therebetween are associated on the mask pattern 3 and integrated to form the ELO growth layer 4.
  • the direction of the crystal dislocation on the mask pattern 3 is a lateral direction so as to oppose each other as shown by arrows in FIG. Thereby, no threading dislocation in the vertical direction is formed on the mask pattern 3.
  • an association line L is formed as a boundary line between adjacent crystals 4A.
  • the ELO growth layer 4 is further grown and its surface 4a becomes flat. In this way, the ELO growth layer 4 having the region S with a low crystal dislocation density is formed, and the group III nitride semiconductor epitaxial substrate 10 is manufactured.
  • the group III nitride semiconductor epitaxial substrate 10 of the present embodiment has the mask pattern 3 in which the ELO growth layer 4 having the composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is made of carbon. It is formed using. Therefore, a region S having a low crystal dislocation density is formed on the surface 4a of the ELO growth layer 4. Therefore, it is possible to provide a group III nitride semiconductor epitaxial substrate 10 having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) with excellent crystal quality.
  • the ELO growth layer 4 having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is formed using the mask pattern 3 made of carbon. Form. Thereby, even if Al is included in the composition of the crystal, the polycrystal does not grow on the mask pattern 3. For this reason, the ELO growth layer 4 grows laterally on the mask pattern 3 (lateral growth), and a region S having a low crystal dislocation density is formed on the surface 4 a of the ELO growth layer 4. Therefore, it is possible to provide a method for manufacturing a group III nitride semiconductor epitaxial substrate 10 having a composition of Al x Ga 1-x N (0 ⁇ x ⁇ 1) with excellent crystal quality.
  • the group III nitride semiconductor epitaxial substrate 10 and the manufacturing method thereof according to the present embodiment the group III nitride semiconductor epitaxial substrate 10 having excellent crystal quality with suppressed threading dislocation in the vertical direction and A manufacturing method thereof can be provided.
  • the mask pattern 3 made of carbon is formed on the group III nitride layer 2 and the ELO growth layer 4 is stacked by using the mask pattern 3, but the group III nitride layer 2 is formed. May be formed directly on the substrate 1 for epitaxial film growth, and the ELO growth layer 4 may be stacked by using the mask pattern 3 (also in the manufacturing method, the group III nitridation). The formation of the physical layer 2 may be omitted).
  • the group III nitride semiconductor epitaxial substrate 10 in which the mask pattern 3 remains between the group III nitride layer 2 and the ELO growth layer 4 has been described.
  • the ELO growth layer 4 may not leave the mask pattern 3. Even in such a modified embodiment, the same effect can be achieved by the present invention.
  • Example 1 An AlN epitaxial substrate having the structure shown in FIG. 1 was manufactured by the method shown below.
  • Group III nitride layer forming step AlN to be a group III nitride layer was formed on a sapphire substrate.
  • a high temperature MOCVD apparatus was used for the AlN film formation. Specifically, a sapphire substrate was placed on a molybdenum susceptor, and this substrate was set in a water-cooled reactor using stainless steel through a load lock chamber. Thereafter, nitrogen gas was circulated to purge the inside of the furnace.
  • the inside of the reaction furnace was maintained at a pressure of 30 torr. Then, the resistance heater was operated to raise the substrate temperature from room temperature to 1400 ° C. over 15 minutes. Next, while maintaining the temperature of the substrate at 1400 ° C., hydrogen gas was circulated for 5 minutes to thermally clean the surface of the substrate.
  • TMA trimethylaluminum
  • AlN aluminum nitride
  • ammonia (NH 3 ) gas was supplied into the vapor phase growth reactor so that the V / III ratio was 500, and an AlN film was grown for 10 minutes. Thereafter, ammonia (NH 3 ) gas and trimethylaluminum (TMA) were adjusted so that the V / III ratio was 100, and AlN was further grown for 40 minutes.
  • the temperature was monitored by an in-situ observation device for the reflectance of the epitaxial layer and the susceptor temperature. Further, from the reflectance, it was confirmed that the film thickness of the AlN layer was 2 ⁇ m in total.
  • TMA trimethylaluminum
  • a mask pattern made of carbon was formed on the surface of the substrate on which the AlN layer was formed.
  • a sputtering apparatus was used for the carbon film formation. Specifically, a carbon film was formed on the entire surface of the substrate on which the AlN layer was formed by sputtering using the film formation conditions shown below.
  • a resist pattern on stripes having an interval of several ⁇ m was formed by photolithography. Then, this wafer was oxidized and removed from the exposed carbon film by oxygen ashing. Thereafter, the resist pattern was removed, and a carbon film stripe structure was formed on the AlN layer.
  • Target High-purity graphite Deposition temperature: Room temperature Deposition rate: 40-50 nm / hr Film thickness: 200nm
  • an AlN film serving as an ELO growth layer was formed on the wafer on which the carbon film stripe structure was formed.
  • a high temperature MOCVD apparatus was used as in the formation of the group III nitride layer. Specifically, the substrate on which the carbon film stripe structure was formed was placed on a molybdenum susceptor, and this substrate was set in a water-cooled reactor using stainless steel through a load lock chamber. Thereafter, nitrogen gas was circulated to purge the inside of the furnace.
  • the inside of the reaction furnace was maintained at a pressure of 30 torr. Then, the resistance heater was operated to raise the substrate temperature from room temperature to 1400 ° C. over 15 minutes. Next, while maintaining the temperature of the substrate at 1400 ° C., hydrogen gas was circulated for 5 minutes to thermally clean the surface of the substrate.
  • the temperature of the substrate was lowered to 1300 ° C., and it was confirmed that the temperature was stabilized at 1300 ° C. Thereafter, ammonia gas and trimethylaluminum were simultaneously supplied to the vapor phase growth reactor to start AlN film formation.
  • ammonia gas and trimethylaluminum are adjusted in advance so that the V / III ratio is 100. In this way, about 10 ⁇ m of AlN was grown for 3 to 4 hours.
  • TMA trimethylaluminum
  • the present invention can be widely applied to the improvement of the crystal quality of the group III nitride semiconductor layer having Al in the composition. Furthermore, the present invention can be widely applied to the case where a light emitting layer such as a light emitting diode in the ultraviolet or deep ultraviolet region is formed.

Abstract

　垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板が提供される。そのようなＩＩＩ族窒化物半導体エピタキシャル基板は、基板(１)上に形成されたＩＩＩ族窒化物層(２)上にＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）なる組成のＥＬＯ成長層(４)が形成されてなり、ＥＬＯ成長層(４)は、ＩＩＩ族窒化物層(２)上に形成された炭素からなるマスクパターン(３)を用いて形成されたものである。

Description

ＩＩＩ族窒化物半導体エピタキシャル基板およびその製造方法
　本発明は、ＩＩＩ族窒化物半導体エピタキシャル基板およびその製造方法の改良に関するものである。
　本願は、２００８年２月８日に、日本に出願された特願２００８－０２９４５６号に基づき優先権を主張し、その内容をここに援用する。
　従来から、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）基板は、ＩＩＩ族窒化物半導体デバイス、特に、波長が３６０ｎｍ以下の紫外、深紫外領域の受発光デバイスが医療や精密加工の分野での応用が期待されている。
　このような紫外、深紫外領域の受発光デバイスでは、従来のサファイアやＳｉＣなどの異種単結晶基板上にＧａＮを積層したテンプレート基板もしくは自立したＧａＮ基板を用いた場合に発光層から放出された光がＧａＮに吸収されてしまうという問題が発生する。
また、Ａｌ組成比が高いＡｌＧａＮをＧａＮ上に堆積した場合に格子定数の差と熱膨張係数の差とによりクラックが発生してしまい、デバイス特性の劣化を生じてしまう。
　これを解決するには、受発光波長を透過する組成のＡｌＧａＮ基板を用いることで光の吸収をなくし受発光効率を高くしなければならない。これと同時に、受発光層との格子定数差と熱膨張係数差を小さくすることで、クラックや転位の発生を抑制し、結晶品質を向上する必要がある。ところが、これまでのＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）の結晶品質は十分とはいえなかった。特にＡｌＮモル分率が高いＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）はＧａＮに比べて高融点，低蒸気圧であるＡｌＮの特徴に近づくため、良好な結晶成長が困難であった。
　ところで、結晶性を改善するためＥＬＯ（Epitaxial Lateral Overgrowth）により形成されたＧａＮ基板の製造方法に係る公知文献として、例えば下記特許文献１が知られている。
　すなわち、特許文献１には、サファイア基板上に第１のＧａＮ系半導体層を形成し、この第１のＧａＮ系半導体層上にシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターンを形成する。そして、このマスクパターンを用いて第２のＧａＮ系半導体層をＥＬＯ成長させて形成するＧａＮ系半導体素子の製造方法が開示されている。これにより、垂直方向への貫通転位が抑制されたＧａＮ系半導体層が得られると記載されている。
　このようにＥＬＯを用いてＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）の結晶品質を向上させることが考えられるが、従来のＥＬＯによりＡｌＮ系半導体層を形成すると以下の問題があった。すなわち、図４に示すように、サファイア基板１０１上にＩＩＩ族窒化物層であるＡｌＮ半導体層１０２を形成し、このＡｌＮ半導体層１０２上にシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３を形成する。そして、このマスクパターン１０３を用いてＥＬＯ成長させることにより、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なるＥＬＯ成長層１０４がマスクパターン１０３で被覆されていない領域Ｒから成長する。
　ここで、特許文献１のようにＥＬＯ成長層１０４がＧａＮ半導体層からなる場合には、シリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３の上にはＧａＮが成長しないので、マスクパターン１０３で被覆されていない領域Ｒから成長したＧａＮ層がこのマスクパターン１０３の上で横方向に成長する。したがって、結晶欠陥は成長方向に進むため、マスクパターン１０３上では垂直方向への貫通転位が抑制されると考えられる。
　しかしながら、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）のようにＡｌを組成物として含有するものをＥＬＯ成長させると、シリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン１０３の上面１０３ａに多結晶１０５が成長してしまうため、ＥＬＯ成長層１０４がマスクパターン１０３上で横方向に成長することができない。したがって、垂直方向への貫通転位が抑制することができず、ＥＬＯを用いてＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）の結晶品質を向上させることができないという問題があった。
特開平１１－２５１６３２号公報
　本発明は、上記の課題を解決するためになされたものであって、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法を提供することを目的とする。
　本発明者等は、上記問題を解決するために鋭意研究した結果、ＥＬＯにおけるシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなるマスクパターン以外のマスクパターンとして、炭素からなるマスクパターンを用いることにより、マスクパターン上に多結晶が成長することなく、ＧａＮなる組成のＥＬＯ成長層でも、Ａｌを含むＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層でも炭素からなるマスクパターン上で横方向に成長することを見出し、本発明を完成した。
　即ち、本発明は以下に関する。
［１］　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上にＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）なる組成のＥＬＯ成長層が形成されてなり、
　前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素からなるマスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
［２］　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層が形成されてなり、
　前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素からなるマスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
［３］　前記マスクパターンが前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していることを特徴とする［１］又は［２］に記載のＩＩＩ族窒化物半導体エピタキシャル基板。
［４］　前記マスクパターンが前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していないことを特徴とする［１］又は［２］に記載のＩＩＩ族窒化物半導体エピタキシャル基板。
［５］　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
　前記マスクパターンを用いてＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）なる組成のＥＬＯ成長層を形成する工程とを備えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
［６］　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
　前記マスクパターンを用いてＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層を形成する工程とを備えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
　以上説明したように、本発明のＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法によれば、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板及びその製造方法を提供することができる。
図１は本発明の一実施形態であるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。 図２は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。 図３は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。 図４は、従来技術におけるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。
符号の説明
　１…基板（エピタキシャル膜成長用の基板）、
　２…ＩＩＩ族窒化物層、
　３…マスクパターン、
　３Ａ…炭素膜、
　３ａ…マスクパターンの上面、
　４…ＥＬＯ成長層、
　４Ａ…ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有する結晶、
　４ａ…ＥＬＯ成長層の表面、
　Ｌ…会合線、
　Ｒ…マスクパターンに被覆されていない領域、
　Ｓ…結晶転位密度が低い領域
　以下、本発明に係るＩＩＩ族窒化物半導体エピタキシャル基板の一実施形態について、図面を適宜参照して説明する。
　図１は本発明の一実施形態であるＩＩＩ族窒化物半導体エピタキシャル基板の構成を示す断面模式図である。また、図２及び図３は、ＩＩＩ族窒化物半導体エピタキシャル基板の製造方法を示す断面模式図である。尚、以下の図１～３は本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のＩＩＩ族窒化物半導体エピタキシャル基板の寸法関係とは異なる場合がある。
　図１に示すように、ＩＩＩ族窒化物半導体エピタキシャル基板１０は、基板１と、この基板１上に積層されて形成されたＩＩＩ族窒化物層２と、ＩＩＩ族窒化物層２上に形成されたマスクパターン３と、マスクパターン３及びマスクパターン３で被覆されていないＩＩＩ族窒化物層２の領域Ｒ上に積層されて形成されたＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４とから概略構成されている。
　先ず、ＩＩＩ族窒化物半導体エピタキシャル基板１０の各構成について以下に説明する。
　基板１は、エピタキシャル膜成長用の基板として用いられるものであれば、特に限定されるものではない。基板１には、融点が比較的高く、耐熱性があるサファイア（α－Ａｌ２Ｏ３単結晶）や酸化亜鉛（ＺｎＯ）或いは酸化ガリウム（組成式Ｇａ２Ｏ３）等の酸化物単結晶材料、珪素単結晶（シリコン）や立方晶或いは六方晶結晶型の炭化珪素（ＳｉＣ）等のＩＶ族半導体単結晶からなる基板等を用いることが出来る。
　ＩＩＩ族窒化物層２は、基板１上に積層されて形成されている。また、ＩＩＩ族窒化物層２は、ＡｌｙＧａ１－ｙＮ（０＜ｙ≦１）なる組成を有しており、特に限定されるものではないが、後述するＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４との関係において、ｘ≦ｙであることが好ましい。また、ＩＩＩ族窒化物層２の膜厚は、特に限定されるものではないが、０．１μｍ以上５μｍ以下の範囲であることが好ましく、１μｍ以上２μｍ以下の範囲であることがより好ましい。膜厚が０．１μｍ未満であると結晶品質が十分でなく、結晶成長を開始するＲ部分での結晶品質が悪くなり、その後の横方向成長にも影響するために好ましくなく、５μｍを超えるとクラック、反り、表面平坦性劣化などが発生しやすくなるために好ましくない。これに対して膜厚が上述の範囲であると、品質の良好な結晶が得られ、クラックや反りも発生しにくいために好ましい。
　マスクパターン３は、ＩＩＩ族窒化物層２上に積層された炭素膜がパターニングされて形成されている。炭素膜には、例えば黒鉛（グラファイト）、ダイヤモンド、ダイヤモンドライクカーボン（ＤＬＣ）、カーボンナノチューブ（ＣＮＴ）、フラーレン等を適用することができるが、特にこれらに限定されるものではなく、ＩＩＩ族窒化物層２上に緻密な炭素膜を形成できるものであれば良い。
　マスクパターン３の膜厚は、特に限定されるものではないが、１０ｎｍ以上２００ｎｍ以下の範囲であることが好ましく、５０ｎｍ以上１００ｎｍ以下の範囲であることがより好ましい。なお、後述するＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４は、ＧａＮよりも横方向への結晶成長が遅いため、マスクパターン３の膜厚は薄いほうが好ましい。
　マスクパターン３のパターン形状は、図１に示すように、ＥＬＯ成長層４の表面４ａが平坦となるものであれば、特に限定されるものではない。また、マスクパターン３のパターン形状には、ストライプ状、島状、格子状等の任意の形状を用いることができる。
　ＥＬＯ成長層４は、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有しており、ＩＩＩ族窒化物層２上に積層されて形成されている。すなわち、ＥＬＯ成長層４は、図１に示すように、マスクパターン３の上面３ａ及びＩＩＩ族窒化物層２の上面であってマスクパターン３によって被覆されていない領域Ｒ上に積層されて形成されている。そして、本実施形態では、ＥＬＯ成長層４が炭素からなるマスクパターン３を用いて形成されているため、ＥＬＯ成長層４がＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有しているにも関わらず、マスクパターン３上に多結晶が成長することなく、マスクパターン３上でＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）が充分に横方向成長すると共に表面４ａが平坦である良好なＥＬＯ成長層４が形成される。
　また、ＥＬＯ成長層４の膜厚は、当該ＥＬＯ成長層の表面４ａが平坦となるために必要な厚さであればよく、特に限定されるものではないが、２μｍ以上５０μｍ以下の範囲であることが好ましく、５μｍ以上２０μｍ以下の範囲であることがより好ましい。膜厚が２μｍ未満であると一般にＥＬＯで用いる数μｍ～１０数μｍのマスク全体を覆いきれないために好ましくなく、５０μｍを超えるとマスクを覆った後の膜厚が厚くなり、表面４ａの平坦性が劣化するために好ましくない。これに対して膜厚が上述の範囲であると、ＥＬＯ成長層の表面４ａが平坦となるため好ましい。
　ＥＬＯ成長層４の表面４ａには、図１に示すように、結晶転位密度が低い領域Ｓと結晶転位密度が高い領域とがマスクパターン３の形状に応じた所定の間隔で交互に配置されて形成されている。また、上述の領域Ｓには、会合線Ｌが形成されている。すなわち、ＥＬＯ法による結晶成長では、炭素からなるマスクパターン３の上面３ａにはＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）が成長しないため、マスクパターン３で被覆されていないＩＩＩ族窒化物層２の領域Ｒから成長したＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）が当該マスクパターン３の上面３ａにおいて横方向へと成長する。これにより、ＥＬＯ成長層４の表面４ａにおいて垂直方向の貫通転位が抑制された領域Ｓが得られる。なお、上述したＥＬＯ法による結晶成長の初期段階において、マスクパターン３の上面３ａの上方には、横方向への成長が十分でないために後述する会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、この空隙を伴ってＥＬＯ成長層４が成長した場合であっても、この空隙は結晶成長が進むと消失する。このため、十分に結晶成長したＥＬＯ成長層４には、表面４ａ近傍に空隙が存在することはない。
　結晶転位密度が低い領域Ｓは、図１に示すように、ＥＬＯ成長層４の表面４ａであってマスクパターン３の上面３ａの垂直方向上方に形成されている。すなわち、結晶転位密度が低い領域Ｓは、ＥＬＯ成長層４を挟んでマスクパターン３の上面３ａと対向する位置に形成されている。そして、領域Ｓには、垂直方向への貫通転位が形成されていないため、結晶転位密度が低くなっている。これは、上面３ａの垂直方向上方では、このマスクパターン３を挟んで対向する領域Ｒから成長するＥＬＯ成長層４が横方向に成長するため、結晶欠陥が横方向に伝播するためである。すなわち、結晶をエピタキシャル成長させると、結晶欠陥は結晶の成長方向に進むため、マスクパターン３の上方では、垂直方向に転位が伝播しない。これにより、領域Ｓは結晶転位密度が低い領域となる。
　また、会合線Ｌは、上述の領域Ｓに出現する。これは、上述のように上面３ａの垂直方向上方では、このマスクパターン３を挟んで対向する領域Ｒから成長するＥＬＯ成長層４が横方向に成長するため、隣接するＥＬＯ層４同士の境界線が領域Ｓ上に出現したものである。
　これに対して結晶密度が高い領域は、ＥＬＯ成長層４の表面４ａであってマスクパターン３に被覆されていないＩＩＩ族窒化物層２の領域Ｒの垂直方向上方に形成されている。
すなわち、結晶転位密度が高い領域は、ＥＬＯ成長層４を挟んで領域Ｒと対向する位置に形成されている。そして、結晶密度が高い領域には、垂直方向への貫通転位が形成されている。これは、領域Ｒの垂直方向上方では、ＥＬＯ成長層４が垂直方向に成長するため、結晶欠陥が垂直方向に伝播して貫通転位が形成されるためである。
　次に、ＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法について説明する。ＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法は、マスクパターンを形成する工程（マスクパターン形成工程）と、ＥＬＯ成長層を形成する工程（ＥＬＯ成長層形成工程）とから概略構成されている。各工程について以下に説明する。
＜マスクパターン形成工程＞
　マスクパターン形成工程では、先ず、図２（ａ）に示すように、基板１上にＩＩＩ族窒化物層２を積層して形成する。ＩＩＩ族窒化物層２の形成方法は、特に限定されるものではなく、例えばＨＶＰＥ（Hydride Vapor Phase Epitaxy）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等の汎用的な結晶成長方法を適用することができる。
　次に、図２（ｂ）に示すように、III族窒化物層２上に炭素膜３Ａを積層して形成する。炭素膜３Ａの形成方法は、特に限定されるものではなく、例えばＭＯＣＶＤ等のＣＶＤ法、スパッタ法、イオンビーム蒸着法、プラズマ分解蒸着、熱分解蒸着等の蒸着法などの汎用的な方法を適用することができる。
　次に、図２（ｃ）に示すように、炭素膜３Ａをパターニングしてマスクパターン３を形成する。炭素膜３Ａのパターニング方法は、特に限定されるものではなく、汎用的なフォトリソ技術を適用することができる。例えば、先ず、炭素膜３Ａ上にレジスト層を形成し、このレジスト層を露光現像して所定の形状を形成する。次に、レジスト層をマスクとして炭素膜３Ａをアッシング処理することで炭素膜３Ａをパターニングする。最後にレジスト層を汎用的な方法を用いて除去する。このようにして、ＩＩＩ族窒化物層２上に炭素からなるマスクパターン３を形成する。
＜ＥＬＯ成長層形成工程＞
　ＥＬＯ成長層工程では、ＩＩＩ族窒化物層２上にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有する結晶をエピタキシャル成長させることによってＥＬＯ成長層４を積層して形成する。エピタキシャル成長させる方法は、特に限定されるものではなく、例えば、有機金属化学的気相堆積法（ＭＯＶＰＥ、ＭＯＣＶＤまたはＯＭＶＰＥなどと略称される）、分子線エピタキシャル法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法を適用することができる。また、ＡｌＮ結晶に限定した場合には、昇華法や液相成長法も適用することができる。なお、これらに例示した方法の中でもＭＯＶＰＥ法を適用することが好ましい。
　気相成長法は、液相法と比較してＡｌＧａＮ混晶結晶を作製し易いために好ましい。さらに、ＭＯＶＰＥ法は、ＨＶＰＥ法と比較して組成の制御が容易であり、ＭＢＥ法と比較して大きな成長速度が得られるために好ましい。
　ＭＯＶＰＥ法には、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）を用いることができる。また、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、窒素源としてアンモニア（ＮＨ３）またはヒドラジン（Ｎ２Ｈ４）などを用いることができる。
　ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有する結晶は、ＭＯＶＰＥ法における成長温度が１２５０℃以上の温度範囲で成長させることが好ましい。成長温度が１２５０℃以下では、Ａｌ組成が高いＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）において、結晶品質が劣化するためである。
　ＭＯＶＰＥ法の成長温度は、１２５０℃以上が適しており、好ましくは１３００℃以上、さらに好ましくは、１４００℃以上である。成長温度が１２５０℃以上であると、高融点、低蒸気圧物質であるＡｌＮの最適成長温度に近いと予想されると共に、アンモニアの分解，反応がより促進され、Ａｌの表面マイグレーションも促進される点で好ましい。
　また、ＭＯＶＰＥ法の成長速度は、生産性を向上させるために０．１μｍ／ｈｒ以上が好ましく、より好ましくは１μｍ／ｈｒであり、さらに好ましくは２μｍ／ｈｒである。
　本実施形態では、先ず、図３（ａ）に示すように、マスクパターン３に被覆されていないIII族窒化物層２の領域Ｒ上にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有する結晶４Ａがエピタキシャル成長する。ここで、結晶成長初期において結晶４Ａの高さ（厚さ）がマスクパターン３の高さ（厚さ）を超えない範囲では、結晶４Ａの成長方向は、領域Ｒに対して垂直方向上向きとなる。また、エピタキシャル成長では結晶転位（結晶欠陥）は、結晶成長の方向に伝播するため、結晶転位の方向も領域Ｒに対して垂直方向上向きとなる。そして、結晶成長が進行して結晶４Ａの高さがマスクパターン３の高さを超えると、図３（ａ）に示すように、結晶４Ａのマスクパターン３に近接した部分は、マスクパターン３の上面３ａ上に横方向に成長（ラテラル成長）をはじめる。なお、図中の矢印は、結晶４Ａの成長方向および結晶転位の伝播方向を示している。
　さらに結晶４Ａが成長すると、図３（ｂ）に示すように、マスクパターン３を挟んで隣接する結晶４Ａ同士が当該マスクパターン３上で会合し、一体化してＥＬＯ成長層４が形成される。このとき、マスクパターン３上の結晶転位の方向は、図３（ｂ）中に示した矢印ように、互いに対向するように横方向となっている。これにより、マスクパターン３上には、垂直方向への貫通転位が形成されない。
　また、マスクパターン３上には、隣接する結晶４Ａ同士の境界線として会合線Ｌが形成される。なお、上述したＥＬＯ法による結晶成長の初期段階、すなわち図３（ａ）から図３（ｂ）への過程において、マスクパターン３の上面３ａの上方には、結晶４Ａの横方向への成長が十分でないために会合線Ｌの近傍に一部空隙（ボイド）が発生する場合がある。しかしながら、この空隙を伴ってＥＬＯ成長層４が成長した場合であっても、この空隙は結晶成長が進んだ段階、すなわち図３（ｂ）終盤には消失する。このため、十分に結晶成長したＥＬＯ成長層４には、表面４ａ近傍に空隙が存在することはない。
　そして、ＥＬＯ成長層４は、図３（ｃ）に示すように、さらに成長してその表面４ａが平坦となる。このようにして、結晶転位密度が低い領域Ｓを有するＥＬＯ成長層４が形成されてＩＩＩ族窒化物半導体エピタキシャル基板１０が製造される。
　以上説明したように、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０は、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有するＥＬＯ成長層４が炭素からなるマスクパターン３を用いて形成されている。このため、ＥＬＯ成長層４の表面４ａには、結晶転位密度が低い領域Ｓが形成される。したがって、結晶品質が優れたＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有するＩＩＩ族窒化物半導体エピタキシャル基板１０を提供することができる。
　また、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法は、炭素からなるマスクパターン３を用いてＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層４を形成する。これにより、結晶の組成にＡｌを有していてもマスクパターン３上に多結晶が成長しない。このため、当該マスクパターン３上にＥＬＯ成長層４が横方向に結晶成長（ラテラル成長）して、ＥＬＯ成長層４の表面４ａには、結晶転位密度が低い領域Ｓが形成される。したがって、結晶品質が優れたＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成を有するＩＩＩ族窒化物半導体エピタキシャル基板１０の製造方法を提供することができる。
　以上のように、本実施形態のＩＩＩ族窒化物半導体エピタキシャル基板１０及びその製造方法によれば、垂直方向への貫通転位が抑制されて、結晶品質が優れたＩＩＩ族窒化物半導体エピタキシャル基板１０及びその製造方法を提供することができる。
　なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上述した実施形態では、ＩＩＩ族窒化物層２上に炭素からなるマスクパターン３を形成し、このマスクパターン３を用いてＥＬＯ成長層４を積層して形成したが、ＩＩＩ族窒化物層２を省略してエピタキシャル膜成長用の基板１上に直接マスクパターン３を形成し、このマスクパターン３を用いてＥＬＯ成長層４を積層して形成してもよい（製造方法においても、ＩＩＩ族窒化物層２の形成を省略してもよい）。
　また、上述した実施形態では、ＩＩＩ族窒化物層２とＥＬＯ成長層４との間にマスクパターン３が残存しているＩＩＩ族窒化物半導体エピタキシャル基板１０を説明したが、ＩＩＩ族窒化物層２とＥＬＯ成長層４との間にはマスクパターン３が残存していなくてもよい。これらのような変形した態様であっても、同様の効果を本発明の効果を奏することができる。
　以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
＜実施例１＞
　以下に示すような方法により、図１に示すような構造を有するＡｌＮエピタキシャル基板を製造した。
（ＩＩＩ族窒化物層形成工程）
　先ず、サファイア基板上にＩＩＩ族窒化物層となるＡｌＮを成膜した。ＡｌＮ成膜には、高温ＭＯＣＶＤ装置を用いた。具体的には、サファイア基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内にこの基板をセットした。その後、窒素ガスを流通し炉内をパージした。
　次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後に、反応炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させて基板の温度を室温から１４００℃に１５分間で昇温した。次に、基板の温度を１４００℃に保ったまま、５分間水素ガスを流通させて、基板の表面をサーマルクリーニングした。
　次に、基板の温度を１３００℃に降温して、１３００℃で温度が安定したことを確認した。その後、トリメチルアルミニウム（ＴＭＡ）の蒸気をキャリアガスである水素ガスと共に１０秒間、気相成長反応炉内へ供給した。これにより、サファイア基板上には、アルミニウム原子が堆積、又はアルミニウム原子と気相成長反応炉内に残存していた堆積沈着物の分解によって生じた窒素原子とが反応して一部窒化アルミニウム（ＡｌＮ）が形成された。いずれにしてもサファイア基板の窒化が抑制された。
　続いて、アンモニア（ＮＨ３）ガスをＶ／ＩＩＩ比が５００になるように気相成長反応炉内に供給して、ＡｌＮ膜を１０分間成長させた。その後、アンモニア（ＮＨ３）ガスとトリメチルアルミニウム（ＴＭＡ）とをＶ／ＩＩＩ比が１００になるように調整して、さらに、４０分間ＡｌＮを成長させた。ＡｌＮの成長中は、エピタキシャル層の反射率とサセプタ温度のその場観察装置とにより、温度をモニターした。また、反射率より、ＡｌＮ層の膜厚がトータル２μｍであることを確認した。
　最後に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して、３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、再度ロードロック室を介してサセプタに載置したウェハを取り出した。
（マスクパターン形成工程）
　次に、ＡｌＮ層を形成した基板の表面に、カーボン（炭素）からなるマスクパターンを形成した。カーボンの成膜には、スパッタ装置を用いた。具体的には、ＡｌＮ層を形成した基板の表面に、下記に示した成膜条件を用いてカーボン膜を全面にスパッタして形成した。次に、フォトリソグラフィーにより、数μｍ間隔のストライプ上のレジストパターンを形成した。そして、このウェハを酸素アッシングによって、カーボン膜が露出した部分を酸化除去した。その後、レジストパターンを除去して、ＡｌＮ層上にカーボン膜ストライプ構造が形成された。
［スパッタ条件］
　ターゲット：　高純度グラファイト
　成膜温度：　　室温
　成膜速度：　　４０～５０ｎｍ／ｈｒ
　膜厚：　　　　２００ｎｍ
（ＥＬＯ成長層形成工程）
　最後に、カーボン膜ストライプ構造が形成されたウェハ上にＥＬＯ成長層となるＡｌＮ膜を成膜した。このＡｌＮ膜の成膜には、ＩＩＩ族窒化物層の形成と同様に、高温ＭＯＣＶＤ装置を用いた。具体的には、カーボン膜ストライプ構造が形成された基板をモリブデンサセプタに載置し、ロードロック室を介してステンレス鋼を用いた水冷反応炉内にこの基板をセットした。その後、窒素ガスを流通し炉内をパージした。
　次に、ＭＯＣＶＤ炉内の流通ガスを水素に変更した後に、反応炉内を３０ｔｏｒｒの圧力に維持した。そして、抵抗加熱ヒータを動作させて基板の温度を室温から１４００℃に１５分間で昇温した。次に、基板の温度を１４００℃に保ったまま、５分間水素ガスを流通させて、基板の表面をサーマルクリーニングした。
　次に、基板の温度を１３００℃に降温して、１３００℃で温度が安定したことを確認した。その後、アンモニアガスとトリメチルアルミニウムとを同時に気相成長反応炉へ供給してＡｌＮ成膜を開始した。ここで、アンモニアガスとトリメチルアルミニウムとをＶ／ＩＩＩ比が１００になるようにあらかじめ調整しておく。このようにして、３～４時間ＡｌＮを約１０μｍ成長させた。
　最後に、トリメチルアルミニウム（ＴＭＡ）の供給を停止して、３００℃まで降温し、アンモニアの供給も停止した後、さらに室温まで降温した。そして、気相成長反応炉内を窒素に置換し、再度ロードロック室を介してサセプタに載置したウェハを取り出した。このようにして、垂直方向への貫通転位が抑制されて、結晶品質が優れたＡｌＮエピタキシャル基板を製造することができた。
　本発明は、Ａｌを組成に有するＩＩＩ族窒化物半導体層の結晶品質の改善に対して幅広く適用することが可能である。さらに、紫外、深紫外領域の発光ダイオード等の発光層を形成する場合に対して幅広く適用することが可能である。

Claims (6)

  1. 　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上にＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）なる組成のＥＬＯ成長層が形成されてなり、
    　前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素からなるマスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
  2. 　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上にＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層が形成されてなり、
    　前記ＥＬＯ成長層は、前記基板又は前記ＩＩＩ族窒化物層上に形成された炭素からなるマスクパターンを用いて形成されたものであることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板。
  3. 　前記マスクパターンが前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していることを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体エピタキシャル基板。
  4. 　前記マスクパターンが前記基板又は前記ＩＩＩ族窒化物層と前記ＥＬＯ成長層との間に残存していないことを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体エピタキシャル基板。
  5. 　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
    　前記マスクパターンを用いてＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）なる組成のＥＬＯ成長層を形成する工程とを備えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
  6. 　エピタキシャル膜成長用の基板上又は前記基板上に形成されたＩＩＩ族窒化物層上に炭素からなるマスクパターンを形成する工程と、
    　前記マスクパターンを用いてＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）なる組成のＥＬＯ成長層を形成する工程とを備えることを特徴とするＩＩＩ族窒化物半導体エピタキシャル基板の製造方法。
PCT/JP2009/051347 2008-02-08 2009-01-28 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法 WO2009098979A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/866,147 US8541292B2 (en) 2008-02-08 2009-01-28 Group III nitride semiconductor epitaxial substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008029456A JP5276852B2 (ja) 2008-02-08 2008-02-08 Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP2008-029456 2008-02-08

Publications (1)

Publication Number Publication Date
WO2009098979A1 true WO2009098979A1 (ja) 2009-08-13

Family

ID=40952057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/051347 WO2009098979A1 (ja) 2008-02-08 2009-01-28 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法

Country Status (4)

Country Link
US (1) US8541292B2 (ja)
JP (1) JP5276852B2 (ja)
TW (1) TW200949905A (ja)
WO (1) WO2009098979A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406985B2 (ja) * 2010-06-07 2014-02-05 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
CN104233457A (zh) * 2013-06-07 2014-12-24 丰田合成株式会社 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
US20150176154A1 (en) * 2009-09-07 2015-06-25 Panasonic Corporation Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
KR101082457B1 (ko) * 2010-04-20 2011-11-11 고려대학교 산학협력단 탄화된 포토레지스트를 이용하여 에피택셜층을 형성하는 방법 및 이에 의해 제조된 적층 구조물
CN102315347B (zh) * 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
KR101180176B1 (ko) * 2010-10-26 2012-09-05 주식회사 엘지실트론 화합물 반도체 장치 및 그 제조 방법
CN102723264B (zh) * 2011-03-29 2015-08-26 清华大学 具有纳米微结构基板的制备方法
CN102723414B (zh) * 2011-03-29 2015-04-01 清华大学 外延结构体的制备方法
CN102737962B (zh) * 2011-04-15 2014-12-31 清华大学 外延结构体及其制备方法
CN102723408B (zh) * 2011-03-29 2015-04-15 清华大学 半导体外延结构的制备方法
CN102605422B (zh) * 2011-01-24 2015-07-29 清华大学 用于生长外延结构的掩模及其使用方法
CN102723406B (zh) * 2011-03-29 2017-07-07 清华大学 半导体外延结构
CN102723407B (zh) * 2011-03-29 2015-01-21 清华大学 外延结构体的制备方法
CN102593272B (zh) * 2011-01-12 2016-09-14 清华大学 外延结构的制备方法
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
CN102723352B (zh) * 2011-03-29 2014-11-12 清华大学 外延结构体
CN102610718B (zh) * 2011-01-24 2015-06-03 清华大学 用于生长外延结构的衬底及其使用方法
CN102723413B (zh) * 2011-03-29 2015-05-20 清华大学 具有微构造的基板及其制备方法
CN102683527B (zh) * 2011-03-16 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 半导体发光芯片及其制造方法
CN102760800B (zh) * 2011-04-29 2015-06-03 清华大学 发光二极管的制备方法
CN102760799B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
CN102760802B (zh) * 2011-04-29 2015-03-11 清华大学 发光二极管
CN102760804B (zh) 2011-04-29 2015-01-21 清华大学 发光二极管
CN102760797B (zh) * 2011-04-29 2015-04-01 清华大学 发光二极管
CN102760796B (zh) * 2011-04-29 2015-01-21 清华大学 发光二极管的制备方法
CN102760806B (zh) * 2011-04-29 2014-12-10 清华大学 发光二极管
CN102263171B (zh) * 2011-06-24 2013-10-09 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用
CN102299056B (zh) * 2011-07-21 2013-11-06 北京大学 一种三族氮化物量子点结构的制备方法
JP6026188B2 (ja) 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
CN103367121B (zh) * 2012-03-28 2016-04-13 清华大学 外延结构体的制备方法
CN103367122B (zh) * 2012-03-28 2016-03-30 清华大学 外延结构体的制备方法
JP5608776B2 (ja) * 2012-03-28 2014-10-15 ツィンファ ユニバーシティ エピタキシャル構造体の製造方法
CN103367555B (zh) * 2012-03-28 2016-01-20 清华大学 发光二极管的制备方法
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
CN103378237B (zh) * 2012-04-25 2016-04-13 清华大学 外延结构
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6152700B2 (ja) * 2013-05-23 2017-06-28 住友電気工業株式会社 半導体装置の製造方法
CN104952984B (zh) * 2014-03-27 2017-11-14 清华大学 外延结构的制备方法
JP6540599B2 (ja) * 2016-05-24 2019-07-10 三菱電機株式会社 半導体装置
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
US20220246444A1 (en) * 2019-05-31 2022-08-04 Texas State University Incorporating semiconductors on a polycrystalline diamond substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500670A (ja) * 1980-04-10 1982-04-15
JPH11251632A (ja) * 1998-02-27 1999-09-17 Toyoda Gosei Co Ltd ＧａＮ系半導体素子の製造方法
JP2007254161A (ja) * 2006-03-20 2007-10-04 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶の製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198301A1 (en) * 2002-01-30 2003-10-23 Kazutaka Terashima Method of epitaxial lateral overgrowth
JP5043363B2 (ja) * 2006-04-27 2012-10-10 住友電気工業株式会社 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500670A (ja) * 1980-04-10 1982-04-15
JPH11251632A (ja) * 1998-02-27 1999-09-17 Toyoda Gosei Co Ltd ＧａＮ系半導体素子の製造方法
JP2007254161A (ja) * 2006-03-20 2007-10-04 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶の製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150176154A1 (en) * 2009-09-07 2015-06-25 Panasonic Corporation Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP5406985B2 (ja) * 2010-06-07 2014-02-05 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
CN104233457A (zh) * 2013-06-07 2014-12-24 丰田合成株式会社 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
CN104233457B (zh) * 2013-06-07 2017-04-12 丰田合成株式会社 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法

Also Published As

Publication number Publication date
JP5276852B2 (ja) 2013-08-28
JP2009184899A (ja) 2009-08-20
US8541292B2 (en) 2013-09-24
US20100327228A1 (en) 2010-12-30
TW200949905A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP5276852B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
JP4563230B2 (ja) ＡｌＧａＮ基板の製造方法
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US6350666B2 (en) Method and apparatus for producing group-III nitrides
JP3620269B2 (ja) ＧａＮ系半導体素子の製造方法
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
JP2003077847A (ja) ３−５族化合物半導体の製造方法
JP2009147271A (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP2006114845A (ja) アルミニウム系ｉｉｉ族窒化物の製造方法
JP5005266B2 (ja) ＡｌＮ結晶の作製方法およびＡｌＮ厚膜
JP4679810B2 (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP2006351641A (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP4907127B2 (ja) Ｉｉｉ族窒化物の自立単結晶作製方法およびｉｉｉ族窒化物単結晶層を含む積層体
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4600146B2 (ja) 窒化物半導体基板の製造方法
JP4810517B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP2006024897A (ja) 窒化物半導体基板及びその製造方法
JP7396614B2 (ja) 半導体基板及びその製造方法
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
JP2005057064A (ja) Ｉｉｉ族窒化物半導体層およびその成長方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09707856

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12866147

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09707856

Country of ref document: EP

Kind code of ref document: A1