JP7396614B2 - 半導体基板及びその製造方法 - Google Patents

半導体基板及びその製造方法 Download PDF

Info

Publication number
JP7396614B2
JP7396614B2 JP2019108822A JP2019108822A JP7396614B2 JP 7396614 B2 JP7396614 B2 JP 7396614B2 JP 2019108822 A JP2019108822 A JP 2019108822A JP 2019108822 A JP2019108822 A JP 2019108822A JP 7396614 B2 JP7396614 B2 JP 7396614B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
gan
semiconductor layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019108822A
Other languages
English (en)
Other versions
JP2020200222A (ja
Inventor
成仁 岡田
一行 只友
拓司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaguchi University NUC
Original Assignee
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaguchi University NUC filed Critical Yamaguchi University NUC
Priority to JP2019108822A priority Critical patent/JP7396614B2/ja
Publication of JP2020200222A publication Critical patent/JP2020200222A/ja
Application granted granted Critical
Publication of JP7396614B2 publication Critical patent/JP7396614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体基板及びその製造方法に関する。
高効率の発光デバイスやパワーデバイスを得るためには、高品質なGaN基板が必要である。そのようなGaN基板の製造方法として、非特許文献1には、サファイア基板上にTiCバッファ層を設け、そのTiCバッファ層上にGaN層を結晶成長させ、それをサファイア基板から分離してGaN基板を製造することが開示されている。
Journal of Crystal Growth 350 (2012) 44-49 Huiyuan Geng, Haruo Sunakawa, Norihiko Sumi, Kazutomi Yamamoto, A. Atsushi Yamaguchi, Akira Usui Growth and strain characterization of high quality GaN crystal by HVPE
今後、GaN基板に対する需要は益々高まることが予想されるが、低コストであることから、化学気相成長法によるGaN基板の製造に期待が寄せられている。ところが、化学気相成長法の場合、製造するGaN基板に大きな反りが発生するため、基板面内の品質の均一性の要求による制約から、大口径化を図ることができないという問題がある。
本発明の課題は、化学気相成長法により半導体基板を製造する際に、反りの発生を抑制することである。
本発明は、化学気相成長法による半導体基板の製造方法であって、ベース基板上に半導体を結晶成長させて低温バッファ層を形成し、前記低温バッファ層上に、前記低温バッファ層を形成するときの結晶成長温度よりも高い結晶成長温度で半導体を結晶成長させて中間半導体層を形成し、前記中間半導体層上に、前記中間半導体層を形成するときの結晶成長温度よりも高い結晶成長温度で半導体を結晶成長させてメイン半導体層を形成する。
本発明は、ベース基板と、前記ベース基板上にIII族窒化物半導体が結晶成長して形成された低温バッファ層と、前記低温バッファ層上にIII族窒化物半導体が結晶成長して形成された中間半導体層と、前記中間半導体層上にIII族窒化物半導体が結晶成長して形成されたメイン半導体層とを備え、前記中間半導体層が半導体超格子を含む半導体基板である。
本発明によれば、化学気相成長法により半導体基板を製造する際に、低温バッファ層とメイン半導体層との間に中間半導体層を設け、その中間半導体層を形成するときの結晶成長温度を、低温バッファ層を形成するときの結晶成長温度よりも高く且つメイン半導体層を形成するときの結晶成長温度よりも低くすることにより、反りの発生を抑制することができる。
実施形態に係る半導体基板の製造方法における低温バッファ層形成ステップを示す第1の説明図である。 実施形態に係る半導体基板の製造方法における低温バッファ層形成ステップを示す第2の説明図である。 実施形態に係る半導体基板の製造方法における中間半導体層形成ステップを示す第1の説明図である。 実施形態に係る半導体基板の製造方法における中間半導体層形成ステップを示す第2の説明図である。 実施形態に係る半導体基板の製造方法におけるメイン半導体層形成ステップを示す説明図である。 実施例1の半導体基板の作製におけるタイミングチャートである。 実施例2の半導体基板の作製におけるタイミングチャートである。 実施例3~5の半導体基板の作製におけるタイミングチャートである。 InGaN中のIII族元素におけるInのモル分率と半導体基板の基板表面の曲率半径との関係を示すグラフである。 InGaNの第1層及びGaNの第2層の積層体の積層数と半導体基板の基板表面の曲率半径との関係を示すグラフである。
以下、実施形態について詳細に説明する。
実施形態に係る半導体基板の製造方法では、化学気相成長法(CVD)により半導体基板の製造を行う。化学気相成長法(CVD)としては、例えば、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)等が挙げられる。
実施形態に係る半導体基板の製造方法は、低温バッファ層形成ステップと、中間半導体層形成ステップと、メイン半導体層形成ステップとを含む。
<低温バッファ層形成ステップ>
低温バッファ層形成ステップでは、図1Aに示すように、反応室C内のステージSにベース基板10をセットした後、反応室C内にIII族元素源ガス及びN源ガスをキャリアガスとともに供給し、図1Bに示すように、ベース基板10上にIII族窒化物半導体をエピタキシャル結晶成長させて低温バッファ層11を形成する。
ベース基板10としては、例えば、サファイア基板、ZnO基板、SiC基板等が挙げられる。ベース基板10の主面は、a面、c面、m面、及びr面のいずれであってもよく、また、他の面方位の結晶面であってもよいが、高品質の半導体基板を製造する観点から、これらのうちのc面であることが好ましい。ここで、「主面」とは、半導体の積層成長方向に対して垂直な面をいい、通常は基板表面における最も広い面である。
低温バッファ層11を形成するIII族窒化物半導体としては、例えば、二元化合物のGaN、InN、AlN;三元化合物のAlGaN、InGaN;四元化合物のAlGaInN等のIII族窒化物半導体が挙げられる。低温バッファ層11を形成するIII族窒化物半導体は、後述のメイン半導体層13を形成するIII族窒化物半導体と同一であることが好ましい。
III族元素源ガスとしては、有機金属気相成長法(MOVPE)では、例えば、TMGガス、TEGガス、TMIガス、TEIガス、TMAガス、TEAガス等が挙げられ、ハイドライド気相成長法(HVPE)では、例えば、GaClガス、GaClガス、InClガス、InClガス、AlClガス、AlClガス等が挙げられる。N源ガスとしては、例えば、NHガス、Nガス等が挙げられる。キャリアガスとしては、例えば、Nガス、Hガス等が挙げられる。キャリアガスは、これらのうちの一方又は両方を用いることが好ましく、Hガスを用いることがより好ましい。III族元素源ガスによるIII族原子の供給モル数に対する窒素源ガスによるN原子の供給モル数の比であるV/III比は、一般的には、例えば1000以上30000以下、特にInGaNを結晶成長させる場合には、例えば10000以上30000以下である。
低温バッファ層11を形成するときの結晶成長温度は、例えば400℃以上600℃以下である。低温バッファ層11の厚さは、例えば10nm以上50nm以下である。
なお、低温バッファ層11の形成前に、ベース基板10の基板表面をサーマルクリーニングすることが好ましい。
<中間半導体層形成ステップ>
中間半導体層形成ステップでは、低温バッファ層形成ステップから条件を変更し、図2Aに示すように、低温バッファ層11上に、低温バッファ層11を形成するときの結晶成長温度よりも高い結晶成長温度でIII族窒化物半導体をエピタキシャル結晶成長させて中間半導体層12を形成する。
中間半導体層12を形成するIII族窒化物半導体としては、低温バッファ層11と同様、例えば、二元化合物のGaN、InN、AlN;三元化合物のAlGaN、InGaN;四元化合物のAlGaInN等のIII族窒化物半導体が挙げられる。III族元素源ガス、N源ガス、及びキャリアガスも、低温バッファ層11の形成の場合と同様のものが挙げられる。キャリアガスは、Nガス及びHガスのうちの一方又は両方を用いることが好ましく、Nガスを用いることがより好ましい。
III族元素源ガスによるIII族原子の供給モル数に対する窒素源ガスによるN原子の供給モル数の比であるV/III比は、例えば5000以上40000以下である。III族元素源ガスの流量は、低温バッファ層形成ステップでの流量よりも少ないことが好ましい。窒素源ガスの流量は、低温バッファ層形成ステップでの流量よりも多いことが好ましい。
中間半導体層12は、単一種のIII族窒化物半導体で構成されていてもよいが、後述する製造する半導体基板の反りの発生を抑制する観点から、複数種のIII族窒化物半導体の積層体の半導体超格子を含むことが好ましい。
半導体超格子は、製造する半導体基板の反りの発生を抑制する観点から、図2Bに示すように、三元化合物のIII族窒化物半導体の第1層121と、それから一方のIII族元素が減じられた二元化合物のIII族窒化物半導体の第2層122との交互積層構造を有することが好ましい。具体的には、かかる半導体超格子の中間半導体層12としては、例えばInGaNとGaNとの交互積層構造等が挙げられる。また、この場合、二元化合物又は三元化合物のIII族窒化物半導体は、同様の観点から、後述のメイン半導体層13を形成するIII族窒化物半導体と同一であることが好ましく、二元化合物のIII族窒化物半導体がメイン半導体層13を形成するIII族窒化物半導体と同一であることがより好ましい。
半導体超格子は、製造する半導体基板の反りの発生を抑制する観点から、三元化合物のIII族窒化物半導体の第1層121及び二元化合物のIII族窒化物半導体の第2層122の積層体を1単位として、その積層数が、好ましくは2以上、より好ましくは5以上、更に好ましくは10以上であり、一方、高い結晶品質を維持する観点から、好ましくは25以下である。
三元化合物のIII族窒化物半導体中のIII族元素における上記一方のIII族元素のモル分率は、製造する半導体基板の反りの発生を抑制する観点から、好ましくは2.0%以上、より好ましくは10.0%以上であり、更に好ましくは20.0%以上であり、一方、高い結晶品質を維持する観点から、好ましくは25.0%以下である。
中間半導体層12を形成するときの結晶成長温度は、低温バッファ層11を形成するときの結晶成長温度よりも高く、製造する半導体基板の反りの発生を抑制する観点から、好ましくは500℃以上1000℃以下、より好ましくは600℃以上900℃以下、更に好ましくは650℃以上850℃以下である。中間半導体層12を形成するときの結晶成長温度と、低温バッファ層11を形成するときの結晶成長温度との温度差は、同様の観点から、好ましくは100℃以上500℃以下、より好ましくは150℃以上450℃以下、更に好ましくは200℃以上400℃以下である。
中間半導体層12が半導体超格子を含む場合、複数種のIII族窒化物半導体の結晶成長温度が同一であってもよく、また、複数種のIII族窒化物半導体の結晶成長温度が種類毎に異なってもよい。なお、この結晶成長温度により、III族窒化物半導体中のIII族元素のモル分率を制御することができる。
中間半導体層12の厚さは、例えば5nm以上50nm以下である。中間半導体層12が半導体超格子を含む場合、各III族窒化物半導体の厚さは、例えば1nm以上10nm以下である。
<メイン半導体層形成ステップ>
メイン半導体層形成ステップでは、中間半導体層形成ステップから条件を変更し、図3に示すように、中間半導体層12上に、中間半導体層12を形成するときの結晶成長温度よりも高い結晶成長温度で半導体をエピタキシャル結晶成長させてメイン半導体層13を形成する。
メイン半導体層13を形成するIII族窒化物半導体としては、低温バッファ層11及び中間半導体層12と同様、例えば、二元化合物のGaN、InN、AlN;三元化合物のAlGaN、InGaN;四元化合物のAlGaInN等のIII族窒化物半導体が挙げられる。III族元素源ガス、N源ガス、及びキャリアガスも、低温バッファ層11及び中間半導体層12の形成の場合と同様のものが挙げられる。キャリアガスは、Nガス及びHガスのうちの一方又は両方を用いることが好ましく、Hガスを用いることがより好ましい。
III族元素源ガスによるIII族原子の供給モル数に対する窒素源ガスによるN原子の供給モル数の比であるV/III比は、例えば1000以上5000以下である。III族元素源ガスの流量は、低温バッファ層形成ステップ及び中間半導体層形成ステップでの流量よりも多いことが好ましい。
メイン半導体層13を形成するときの結晶成長温度は、中間半導体層12を形成するときの結晶成長温度よりも高く、例えば900℃以上1400℃以下である。メイン半導体層13を形成するときの結晶成長温度と、中間半導体層12を形成するときの結晶成長温度との温度差は、好ましくは200℃以上600℃以下、より好ましくは300℃以上500℃以下である。メイン半導体層13の厚さは、例えば1μm以上10μm以下である。
本実施形態で製造される半導体基板は、ベース基板10と、そのベース基板10上にIII族窒化物半導体が結晶成長して形成された低温バッファ層11と、その低温バッファ層11上にIII族窒化物半導体が結晶成長して形成された中間半導体層12と、その中間半導体層12上にIII族窒化物半導体が結晶成長して形成されたメイン半導体層13とを備えたものである。そして、中間半導体層12は、複数種のIII族窒化物半導体の積層体の半導体超格子を含んでいてもよい。また、メイン半導体層13は、ベース基板10から分離されて自立基板を構成していてもよい。なお、メイン半導体層13をベース基板10から自発分離させる観点からは、中間半導体層12が、三元化合物のIII族窒化物半導体の第1層121と、それから一方のIII族元素が減じられた二元化合物のIII族窒化物半導体の第2層122との交互積層構造を有し、それらの三元化合物及び二元化合物のIII族窒化物半導体の積層体を1単位として、その積層数が15以上であることが好ましい。また、同様の観点からは、三元化合物のIII族窒化物半導体中のIII族元素における別のIII族元素のモル分率が15.0%以上であることが好ましい。
以上の実施形態に係る半導体基板の製造方法によれば、化学気相成長法により半導体基板を製造する際に、低温バッファ層11とメイン半導体層13との間に中間半導体層12を設け、その中間半導体層12を形成するときの結晶成長温度を、低温バッファ層11を形成するときの結晶成長温度よりも高く且つメイン半導体層13を形成するときの結晶成長温度よりも低くすることにより、反りの発生を抑制することができる。したがって、これにより、化学気相成長法により製造する半導体基板の大口径化を図ることができる。
有機金属気相成長法(MOVPE)による半導体基板の作製実験について説明する。
(半導体基板)
以下の実施例1~5の半導体基板の作製を行った。
<実施例1>
図4Aは、実施例1の半導体基板の作製におけるタイミングチャートを示す。
まず、MOVPE装置の反応室のステージに、主面がc面のサファイア基板をセットし、(i)反応室内にNHガスを5slmの流量でキャリアガスのHガスとともに流し始め、圧力100kPaの下、サファイア基板の温度を室温から1150℃まで昇温し、その温度を一定時間保持してサーマルクリーニングした後、460℃まで温度を降下させた。
(ii)サファイア基板の温度が460℃になった時、TMGガスを5sccmの流量で流し始め、308.8秒間TMGガスを流し、サファイア基板上にGaNを結晶成長させてGaNの低温バッファ層を形成した。このとき、TMGガスによるGa原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を17654とした。TMGガスを停止した後、サファイア基板の温度を800℃まで昇温し、その過程でキャリアガスをHガスからNガスに切り替えた。
(iii)サファイア基板の温度が800℃になった時、NHガスの流量を6.5slmに変更するとともに、TMGガスを3.9sccmの流量で流し始め、131秒間TMGガスを流し、低温バッファ層上にGaNを結晶成長させて単層のGaN層の中間半導体層を形成した。このとき、TMGガスによるGa原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を28650とした。TMGガスを停止した後、サファイア基板の温度を1150℃まで昇温し、その過程でキャリアガスをNガスからHガスに切り替えた。
(iv)サファイア基板の温度が1150℃になった時、NHガスの流量を5slmに変更するとともに、TMGガスを34.8sccmで流し始め、60分間TMGガスを流し、中間半導体層上にGaNを結晶成長させてGaNのメイン半導体層を形成した。このとき、TMGガスによるGa原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を2536とした。TMGガスを停止した後、サファイア基板の温度を室温まで降温し、その過程でキャリアガスをHガスからNガスに切り替えた。
以上のようにして、中間半導体層をGaNの単層で構成した実施例1の半導体基板を得た。
<実施例2>
図4Bは、実施例2の半導体基板の作製におけるタイミングチャートを示す。
実施例1の実験方法と同一の方法で、MOVPE装置の反応室のステージに、主面がc面のサファイア基板をセットし、(i)サーマルクリーニング、(ii)低温バッファ層の形成、及び(iii)GaN層の形成を行った。
(iv)TMGガスを3.9sccmの流量で流すのに加えて、TMIガスを400sccmの流量で流し始め、126秒間TMGガス及びTMIガスを流し、GaN層上にInGaNを結晶成長させてInGaNの第1層を形成した。このとき、TMGガスによるGa原子及びTMIガスによるIn原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を6594とした。
(v)TMIガスを停止し、131秒間TMGガスを3.9sccmの流量で流し、InGaNの第1層上にGaNを結晶成長させてGaNの第2層を形成した。このとき、TMGガスによるGa原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を28650とした。
(vi)(iv)及び(v)の操作をあと9回繰り返し、InGaNの第1層及びGaNの第2層の積層体を1単位として、その積層数が10である半導体超格子を含む中間半導体層を形成した。TMGガスを停止した後、サファイア基板の温度を1150℃まで昇温し、その過程でキャリアガスをNガスからHガスに切り替えた。
その後、実施例1の(iv)の実験方法と同一の方法で、(vii)中間半導体層上にGaNを結晶成長させてGaNのメイン半導体層を形成した。
以上のようにして、中間半導体層が、(iii)のGaN層と、InGaNの第1層及びGaNの第2層の積層体の積層数を10とした半導体超格子とを含む実施例2の半導体基板を得た。中間半導体層の第1層のInGaN中のIII族元素におけるInのモル分率は4.0%であった。
<実施例3>
図4Cは、実施例3の半導体基板の作製におけるタイミングチャートを示す。
実施例1の実験方法と同一の方法で、MOVPE装置の反応室のステージに、主面がc面のサファイア基板をセットし、(i)サーマルクリーニング、(ii)低温バッファ層の形成、(iii)GaN層の形成を行った。その後、サファイア基板の温度を700℃まで降下させた。
(iv)サファイア基板の温度が700℃になった時、TMGガスを3.9sccmの流量で流すのに加えて、TMIガスを400sccmの流量で流し始め、202秒間TMGガス及びTMIガスを流し、GaN層上にInGaNを結晶成長させてInGaNの第1層を形成した。このとき、TMGガスによるGa原子及びTMIガスによるIn原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を6594とした。TMIガスを停止した後、サファイア基板の温度を800℃まで昇温した。
(v)サファイア基板の温度が800℃に達してから131秒間TMGガスを3.9sccmの流量で流し、InGaNの第1層上にGaNを結晶成長させてGaNの第2層を形成した。このとき、TMGガスによるGa原子の供給モル数に対するNHガスによるN原子の供給モル数の比であるV/III比を28650とした。その後、サファイア基板の温度を700℃まで降下させた。
(vi)(iv)及び(v)の操作をあと9回繰り返し、InGaNの第1層及びGaNの第2層の積層体を1単位として、その積層数が10である半導体超格子を含む中間半導体層を形成した。TMGガスを停止した後、サファイア基板の温度を1150℃まで昇温し、その過程でキャリアガスをNガスからHガスに切り替えた。
その後、実施例1の実験方法と同一の方法で、(vii)中間半導体層上にGaNを結晶成長させてGaNのメイン半導体層を形成した。
以上のようにして、中間半導体層が、(iii)のGaN層と、InGaNの第1層及びGaNの第2層の積層体の積層数を10とした半導体超格子とを含む実施例3の半導体基板を得た。中間半導体層の第1層のInGaN中のIII族元素におけるInのモル分率は23.4%であった。
<実施例4>
実施例3の(iv)~(vi)の操作において、InGaNの第1層及びGaNの第2層の積層体を1単位として、その積層数が5である半導体超格子を含む中間半導体層を形成したことを除いて、実施例3で作製したものと同一構成の半導体基板を作製し、それを実施例4とした。
<実施例5>
実施例3の(iv)~(vi)の操作において、InGaNの第1層及びGaNの第2層の積層体を1単位として、その積層数が20である半導体超格子を含む中間半導体層を形成したことを除いて、実施例3で作製したものと同一構成の半導体基板を作製し、それを実施例5とした。実施例5の半導体基板では、メイン半導体層のGaNが自発分離していた。
(半導体基板の基板表面の曲率半径)
実施例1~4のそれぞれについて、基板表面の曲率半径を測定した。図5は、実施例1~3基づいた、第1層のInGaN中のIII族元素におけるInのモル分率と、半導体基板の基板表面の曲率半径との関係を示す。図6は、実施例1、、及び4に基づいた、InGaNの第1層及びGaNの第2層の積層体の積層数と、半導体基板の基板表面の曲率半径との関係を示す。なお、実施例1は、中間半導体層が半導体超格子を含まないので、Inのモル分率は0%であり、積層体の積層数は0である。
図5によれば、第1層のInGaN中のIII族元素におけるInのモル分率が高くなると、基板表面の曲率半径が大きくなり、したがって、反りの発生が抑制されることが分かる。図6によれば、InGaNの第1層及びGaNの第2層の積層体の積層数が多くなっても、基板表面の曲率半径が大きくなり、したがって、反りの発生が抑制されることが分かる。また、InGaNの第1層及びGaNの第2層の積層体の積層数が多くなると、メイン半導体層のGaNの自発分離が促進されることが分かる。
本発明は、半導体基板及びその製造方法の技術分野について有用である。
10 ベース基板
11 低温バッファ層
12 中間半導体層
121 第1層
122 第2層
13 メイン半導体層
C 反応室
S ステージ

Claims (5)

  1. 化学気相成長法による半導体基板の製造方法であって、
    サファイア基板の直上にGaNを結晶成長させて低温バッファ層を形成し、
    前記低温バッファ層の直上に、前記低温バッファ層を形成するときの結晶成長温度よりも高い結晶成長温度でIII族窒化物半導体を結晶成長させて中間半導体層を形成し、
    前記中間半導体層の直上に、前記中間半導体層を形成するときの結晶成長温度よりも高い結晶成長温度でGaNを結晶成長させて厚さが1μm以上10μm以下のメイン半導体層を形成し、
    前記中間半導体層がInGaNの第1層とGaNの第2層との交互積層構造を有する半導体超格子を含み、前記第1層のInGaN中のIII族元素におけるInのモル分率が4.0%以上である半導体基板の製造方法。
  2. 請求項1に記載された半導体基板の製造方法において、
    前記交互積層構造において、前記InGaNの第1層及び前記GaNの第2層を1単位として、その積層数が5以上10以下である半導体基板の製造方法。
  3. 化学気相成長法による半導体基板の製造方法であって、
    サファイア基板の直上にGaNを結晶成長させて低温バッファ層を形成し、
    前記低温バッファ層の直上に、前記低温バッファ層を形成するときの結晶成長温度よりも高い結晶成長温度でIII族窒化物半導体を結晶成長させて中間半導体層を形成し、
    前記中間半導体層の直上に、前記中間半導体層を形成するときの結晶成長温度よりも高い結晶成長温度でGaNを結晶成長させて厚さが1μm以上10μm以下のメイン半導体層を形成し、
    前記中間半導体層がInGaNの第1層とGaNの第2層との交互積層構造を有する半導体超格子を含み、前記交互積層構造において、前記InGaNの第1層及び前記GaNの第2層を1単位として、その積層数が5以上10以下である半導体基板の製造方法。
  4. サファイア基板と、
    前記サファイア基板の直上に設けられたGaN形成されたバッファ層と、
    記バッファ層の直上に設けられたIII族窒化物半導体形成された中間半導体層と、
    前記中間半導体層の直上に設けられたGaN形成されたメイン半導体層と、
    を備え、
    前記中間半導体層がInGaNの第1層とGaNの第2層との交互積層構造を有する半導体超格子を含み、前記交互積層構造において、前記InGaNの第1層及び前記GaNの第2層を1単位として、その積層数が5以上10以下である半導体基板。
  5. サファイア基板と、
    前記サファイア基板の直上に設けられたGaN形成されたバッファ層と、
    記バッファ層の直上に設けられたIII族窒化物半導体形成された中間半導体層と、
    前記中間半導体層の直上に設けられたGaN形成されたメイン半導体層と、
    を備え、
    前記中間半導体層がInGaNの第1層とGaNの第2層との交互積層構造を有する半導体超格子を含み、前記第1層のInGaN中のIII族元素におけるInのモル分率が4.0%以上である半導体基板。
JP2019108822A 2019-06-11 2019-06-11 半導体基板及びその製造方法 Active JP7396614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019108822A JP7396614B2 (ja) 2019-06-11 2019-06-11 半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019108822A JP7396614B2 (ja) 2019-06-11 2019-06-11 半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020200222A JP2020200222A (ja) 2020-12-17
JP7396614B2 true JP7396614B2 (ja) 2023-12-12

Family

ID=73742424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019108822A Active JP7396614B2 (ja) 2019-06-11 2019-06-11 半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP7396614B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093834A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
US20140124734A1 (en) 2004-03-11 2014-05-08 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140162437A1 (en) 2012-12-10 2014-06-12 Seoul Viosys Co., Ltd. Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
JP2018050063A (ja) 2017-11-02 2018-03-29 ローム株式会社 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093834A (ja) 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
US20140124734A1 (en) 2004-03-11 2014-05-08 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140162437A1 (en) 2012-12-10 2014-06-12 Seoul Viosys Co., Ltd. Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
JP2018050063A (ja) 2017-11-02 2018-03-29 ローム株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2020200222A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
JP5276852B2 (ja) Iii族窒化物半導体エピタキシャル基板の製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US8283239B2 (en) Process for growth of low dislocation density GaN
JP4563230B2 (ja) AlGaN基板の製造方法
KR101470809B1 (ko) 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
US20100252834A1 (en) Method for growing group iii-v nitride film and structure thereof
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP2006060164A (ja) 窒化物半導体デバイスおよび窒化物半導体結晶成長方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP4679810B2 (ja) エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法
JP7396614B2 (ja) 半導体基板及びその製造方法
JP3976745B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP6711975B2 (ja) 窒化物半導体自立基板作製方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
WO2014136416A1 (ja) 半導体装置の製造方法及びiii-v族半導体の結晶成長方法
WO2013128892A1 (ja) 自立基板の製造方法
JP2005057064A (ja) Iii族窒化物半導体層およびその成長方法
JP2005020026A (ja) 窒化ガリウム系化合物半導体及び半導体基板
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2005020027A (ja) 窒化ガリウム系化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7396614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150