WO2013128892A1 - 自立基板の製造方法 - Google Patents

自立基板の製造方法 Download PDF

Info

Publication number
WO2013128892A1
WO2013128892A1 PCT/JP2013/001111 JP2013001111W WO2013128892A1 WO 2013128892 A1 WO2013128892 A1 WO 2013128892A1 JP 2013001111 W JP2013001111 W JP 2013001111W WO 2013128892 A1 WO2013128892 A1 WO 2013128892A1
Authority
WO
WIPO (PCT)
Prior art keywords
self
substrate
manufacturing
supporting substrate
thickness
Prior art date
Application number
PCT/JP2013/001111
Other languages
English (en)
French (fr)
Inventor
大士 古家
正信 東
只友　一行
成仁 岡田
啓輔 山根
Original Assignee
国立大学法人山口大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人山口大学 filed Critical 国立大学法人山口大学
Publication of WO2013128892A1 publication Critical patent/WO2013128892A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a method for manufacturing a self-supporting substrate.
  • Laser lift-off methods, void formation peeling methods, methods for inserting an intermediate layer, and the like have been proposed as methods for producing a GaN free-standing substrate (single crystal substrate) by separating GaN from a sapphire substrate.
  • Patent Document 1 when GaN is epitaxially grown on a sapphire substrate to a total film thickness of 50 ⁇ m or more and then cooled to room temperature, a stress based on the difference in thermal expansion coefficient between the sapphire substrate and GaN causes stress of the GaN layer. It is disclosed that the sapphire substrate is separated from the sapphire substrate by causing a tear in the vicinity of the interface with the sapphire substrate.
  • a group III-V compound semiconductor having a thermal expansion coefficient different from that of the base substrate is crystallized in layers on the base substrate, and then the cooling is performed based on the difference in the thermal expansion coefficients.
  • (A) And (b) is explanatory drawing of the manufacturing method of the self-supporting board
  • (A) And (b) is explanatory drawing about the fracture
  • a III-V group compound semiconductor having a thermal expansion coefficient different from that of the base substrate 10 is layered on the base substrate 10. Crystal growth.
  • a tear is caused in the III-V compound semiconductor layer 20 (hereinafter referred to as “semiconductor layer”) in the transverse direction by cooling.
  • semiconductor layer the III-V compound semiconductor layer 20
  • the portion 21 of the semiconductor layer 20 that is generated and thereby separated from the base substrate 10 is recovered as a free-standing substrate.
  • the base substrate 10 is not particularly limited, and examples thereof include a sapphire substrate (a single crystal substrate having a corundum structure of Al 2 O 3 ), a ZnO substrate, and a SiC substrate. Of these, sapphire substrates are preferred.
  • the base substrate 10 may be a processed substrate in which fine irregularities are formed on the substrate surface by etching or the like, and silicon oxynitride (SiON) or aluminum nitride (AlN) is partially provided on the substrate surface. It may be a processed substrate on which fine irregularities are formed.
  • the thermal expansion coefficient of the base substrate 10 has a certain width because it depends on the crystal plane orientation or the like. For example, it is 4.3 to 9.2 ⁇ 10 ⁇ 6 K ⁇ 1 for a sapphire substrate and 2.9 to 4 for a ZnO substrate. .8x10 -6 K -1, the SiC substrate is 2.5 ⁇ 5.5x10 -6 K -1.
  • the main surface of the base substrate 10 is a plane ⁇ 11-20 ⁇ plane>, c plane ⁇ 0001 ⁇ plane>, m plane ⁇ 1-100 ⁇ plane>, and r plane ⁇ 1-102 ⁇ plane>. Or a crystal plane with another plane orientation.
  • the main surface of the base substrate 10 may be a polar surface, a nonpolar surface, or a semipolar surface.
  • the crystal growth surface of the base substrate 10 may be a main surface, or may be an uneven side surface of a processed substrate.
  • Crystal growth planes of the base substrate 10 are a plane ⁇ 11-20 ⁇ plane>, c plane ⁇ 0001 ⁇ plane>, m plane ⁇ 1-100 ⁇ plane>, and r plane ⁇ 1-102 ⁇ plane. > Or a crystal plane of another plane orientation.
  • the crystal growth surface of the base substrate 10 may be a polar surface, a nonpolar surface, or a semipolar surface.
  • Examples of the group III element in the group III-V compound semiconductor grown on the base substrate 10 include aluminum (Al), gallium (Ga), and indium (In), and group V elements include nitrogen (N), phosphorus ( P), arsenic (As), and antimony (Sb).
  • the group III-V compound semiconductor typically includes a group III nitride semiconductor, and specifically includes GaN, AlGaN, InGaN, InAlGaN, InAlN, InN, and the like. Of these, GaN is preferred.
  • the thermal expansion coefficient of the semiconductor layer 20 is different from the thermal expansion coefficient of the base substrate 10 and is generally smaller than the thermal expansion coefficient of the base substrate 10.
  • the thermal expansion coefficient of the semiconductor layer 20 has a certain width because it depends on the crystal plane orientation or the like. For example, 2.8 to 5.6 ⁇ 10 ⁇ 6 K ⁇ 1 for GaN and 4.15 to 5.6 ⁇ 10 6 for AlGaN. -6 K -1, the InGaN 2.7 ⁇ 5.7x10 -6 K -1, InAlGaN in 2.7 ⁇ 5.7x10 -6 K -1, the InAlN 2.7 ⁇ 5.7x10 -6 K -1 InN, it is 2.7 to 5.7 ⁇ 10 ⁇ 6 K ⁇ 1 . From the viewpoint of uniformly changing dimensions during cooling to produce a smooth fracture surface in the layer, it is preferable that the thermal expansion coefficient of the semiconductor layer 20 in the lateral direction (direction parallel to the substrate surface) is isotropic.
  • the principal surfaces of the semiconductor layer 20 are a-plane ⁇ 11-20 ⁇ plane>, c-plane ⁇ 0001 ⁇ plane>, m-plane ⁇ 1-100 ⁇ plane>, and r-plane ⁇ 1-102 ⁇ plane>. Or a crystal plane with another plane orientation.
  • the main surface of the base substrate 10 may be a polar surface, a nonpolar surface, or a semipolar surface.
  • the crystal growth of the III-V compound semiconductor on the base substrate 10 is preferably epitaxial growth.
  • crystal growth means examples include vapor phase growth means such as hydride vapor phase epitaxy (HVPE), metal organic vapor phase epitaxy (MOCVD), and molecular beam epitaxy (MBE). From the viewpoint that a high-quality semiconductor layer 20 having a high thickness can be formed at high speed, a hydride vapor phase growth method is preferable. Crystal growth may be performed by a single means or a combination of a plurality of means.
  • HVPE hydride vapor phase epitaxy
  • MOCVD metal organic vapor phase epitaxy
  • MBE molecular beam epitaxy
  • the pressure in the reaction vessel is 80 to 101.3 kPa
  • the temperature of the sapphire substrate is 900 to 1150 ° C.
  • hydrogen gas, nitrogen gas or a mixed gas thereof is used as the carrier gas
  • the flow rate is 1 to 40 slm (L / min)
  • GaCl is formed.
  • the flow rate of hydrogen chloride gas is 0.1 to 1.5 slm
  • the flow rate of ammonia gas is 0.1 to 75 slm
  • the flow rate ratio (NH 3 / HCl) is 1 to 50.
  • a semiconductor layer 20 by crystal growth of a III-V group compound semiconductor directly from the surface of the base substrate 10 without interposing any layers.
  • an organic layer is used before forming the semiconductor layer 20.
  • a low-temperature buffer layer made of a group III-V compound semiconductor having a thickness of about 20 to 30 nm may be provided on the surface of the base substrate 10 by metal pyrolysis vapor deposition or the like.
  • the cooling may be performed forcibly by supplying a low-temperature gas or the like, or may be performed by natural cooling.
  • the temperature of the base substrate 10 and the semiconductor layer 20 is lowered to, for example, room temperature to 200 ° C. by cooling.
  • the cooling rate is, for example, 1 to 60 ° C./min.
  • the base substrate 10 having a relatively large thermal expansion coefficient generates a stress that tends to warp upward, as shown in FIG. 2B.
  • the semiconductor layer 20 radiates heat from the surface and generates a temperature gradient in the thickness direction, thereby generating a stress that tends to warp downward. As a result, the semiconductor layer 20 is broken in the lateral direction.
  • the thickness of the semiconductor layer 20 to be crystal-grown on the base substrate 10 is 1.5 times or more the thickness of the base substrate 10. In this way, it is possible to cause tearing at a position close to the base substrate 10 in the semiconductor layer 20 by a simple method without using an expensive device such as a laser lift-off device, and thereby the thickness of the semiconductor layer 20 can be reduced. A thick free-standing substrate can be obtained, and waste of the III-V group compound semiconductor remaining on the base substrate 10 can be suppressed. In addition, by appropriately setting the thickness of the base substrate 10 and the thickness of the semiconductor layer 20, the semiconductor layer 20 is torn at an intended position, whereby a free-standing substrate having a desired thickness can be obtained.
  • the thickness of the semiconductor layer 20 is preferably 1.5 times or more, more preferably 2 times or more, and even more preferably 2.8 times or more the thickness of the base substrate 10.
  • the thickness of the semiconductor layer 20 is preferably not more than 5 times, more preferably not more than 3.8 times the thickness of the base substrate 10. More preferably, it is 2.9 times or less.
  • the thickness of the base substrate 10 is preferably thin, and specifically, it is preferably 2 mm or less, more preferably 450 ⁇ m or less, and further preferably 250 ⁇ m or less.
  • the thickness of the base substrate 10 is preferably 50 ⁇ m or more, more preferably 100 ⁇ m or more, and further preferably 150 ⁇ m or more.
  • the thickness of the semiconductor layer 20 is preferably thick, and specifically, is preferably 360 ⁇ m or more, more preferably 460 ⁇ m or more, and further preferably 640 ⁇ m or more.
  • the thickness of the semiconductor layer 20 is preferably 1150 ⁇ m or less, more preferably 870 ⁇ m or less, and even more preferably 670 ⁇ m or less.
  • the semiconductor layer 20 after crystal growth is divided into a portion 21 separated from the base substrate 10 and a portion 22 remaining on the base substrate 10.
  • the portion 21 of the semiconductor layer 20 separated from the base substrate 10 is recovered as a free-standing substrate.
  • the thickness of the portion 21 of the semiconductor layer 20 collected as a free-standing substrate is preferably thick, Specifically, it is preferably 50 ⁇ m or more, more preferably 400 ⁇ m or more, and even more preferably 500 ⁇ m or more.
  • the utilization factor with respect to the thickness of the semiconductor layer 20 after crystal growth is preferably 60% or more, more preferably 70% or more. More preferably, it is 80% or more.
  • the thickness of the portion 22 of the semiconductor layer 20 remaining on the base substrate 10 is preferably small, specifically, preferably 250 ⁇ m or less, more preferably 200 ⁇ m or less, and even more preferably 150 ⁇ m or less.
  • the residual ratio with respect to the thickness of the layer 20 is preferably 40% or less, more preferably 30% or less, and still more preferably 20% or less.
  • the collected self-supporting substrate can be used as a light-emitting device material such as a light-emitting diode or a laser diode, or an electronic device material after surface polishing or the like if necessary.
  • the base substrate 10 in which the portion 22 of the semiconductor layer 20 remains is used as the base substrate 10 in the next free-standing substrate manufacturing, and is used again for manufacturing a free-standing substrate by crystal growth of a group III-V compound semiconductor thereon.
  • the semiconductor layer remaining on the base substrate has not been reused, but the portion 22 of the semiconductor layer 20 remaining on the base substrate 10 can be effectively utilized by controlling the tearing position as described above. .
  • Example 1 in which the thickness of the sapphire substrate is 440 ⁇ m, Example 2 in which the thickness of the sapphire substrate is 339 ⁇ m by grinding with a grinder, Example 3 in which the thickness of the sapphire substrate is 230 ⁇ m, And Example 4 which made thickness of a sapphire substrate 177 micrometers was produced.
  • the samples of Examples 1 to 4 were set on a carbon sample fixing base in a reaction furnace of a vertical hydride vapor phase epitaxy (HVPE) apparatus (FH702-F type) so that the GaN layer faced the upstream side of the gas.
  • HVPE vertical hydride vapor phase epitaxy
  • the pressure in the furnace was set to 98.5 kPa, and the temperature of the raw material region and the substrate region was increased. .
  • the supply of hydrogen chloride gas was stopped, the ammonia gas was changed to a flow rate of 5 slm, and natural cooling was performed at a cooling rate of 20 to 30 ° C./min. Further, after the substrate temperature reached 600 ° C. or less, the supply of hydrogen gas and ammonia gas was stopped, nitrogen gas was supplied at a flow rate of 37.7 slm, and the rotation of the sample fixing table was stopped.
  • Example 1 In the sample of Example 1, a GaN layer having a thickness of 659 ⁇ m was grown on the sapphire substrate, and thus the thickness of the GaN layer was 1.5 times the thickness of the sapphire substrate. Moreover, a 446 ⁇ m-thick GaN free-standing substrate was obtained, and a 213 ⁇ m-thick GaN layer remained on the sapphire substrate. The thickness of the portion of the GaN layer separated from the sapphire substrate is 67.7% utilization relative to the thickness of the GaN layer after crystal growth, and the thickness of the portion of the GaN layer remaining on the sapphire substrate remains. The rate is 32.3%.
  • Example 2 In the sample of Example 2, a 670 ⁇ m-thick GaN layer was crystal-grown on the sapphire substrate, and thus the thickness of the GaN layer was 2.0 times the thickness of the sapphire substrate. In addition, a GaN free-standing substrate having a thickness of 502 ⁇ m was obtained, and a 168 ⁇ m GaN layer remained on the sapphire substrate. The thickness of the portion of the GaN layer separated from the sapphire substrate has a utilization factor of 74.9% with respect to the thickness of the GaN layer after crystal growth, and the thickness of the portion of the GaN layer remaining on the sapphire substrate remains. The rate is 25.1%.
  • Example 3 In the sample of Example 3, a 669 ⁇ m-thick GaN layer was crystal-grown on the sapphire substrate, and thus the thickness of the GaN layer was 2.9 times the thickness of the sapphire substrate. Moreover, a GaN free-standing substrate having a thickness of 557 ⁇ m was obtained, and a 112 ⁇ m-thick GaN layer remained on the sapphire substrate. The thickness of the portion of the GaN layer separated from the sapphire substrate is 83.3% utilization relative to the thickness of the GaN layer after crystal growth, and the thickness of the portion of the GaN layer remaining on the sapphire substrate remains. The rate is 16.7%.
  • Example 4 In the sample of Example 4, a 672- ⁇ m-thick GaN layer was grown on the sapphire substrate, and thus the thickness of the GaN layer was 3.8 times the thickness of the sapphire substrate. In addition, a 550 ⁇ m thick GaN free-standing substrate was obtained, and a 122 ⁇ m GaN layer remained on the sapphire substrate. The thickness of the portion of the GaN layer separated from the sapphire substrate is 81.8% utilization relative to the thickness of the GaN layer after crystal growth, and the thickness of the portion of the GaN layer remaining on the sapphire substrate remains. The rate is 18.2%.
  • FIG. 3 shows the relationship between the ratio of the thickness of the GaN layer to the sapphire substrate based on the results of Examples 1 to 4, the utilization rate and the remaining rate of the GaN layer.
  • FIG. 4 shows the relationship between the thickness of the sapphire substrate and the utilization rate and residual rate of the GaN layer.
  • Ei Young's modulus
  • di thickness
  • ⁇ i coefficient of thermal expansion
  • ⁇ T difference between crystal growth temperature and room temperature
  • subscripts i S and G mean sapphire and GaN, respectively.
  • the sapphire substrate and the GaN layer are flat in an unstrained state during crystal growth, and that elastic deformation based on the difference in thermal expansion coefficient occurs between the sapphire substrate and the GaN layer during cooling.
  • a one-dimensional strain model in which strain is generated in a direction parallel to the substrate surface was used.
  • FIG. 5 shows the relationship between the thickness of the GaN layer and the radius of curvature when sapphire substrates having thicknesses of 440 ⁇ m, 339 ⁇ m, 230 ⁇ m, and 177 ⁇ m obtained from the above bimetal model are used.
  • the thickness of the portion of the GaN layer remaining on the sapphire substrate when the GaN layer was broken in Examples 1 to 4 is indicated by an arrow.
  • the GaN layer having a thickness approximately in the vicinity of the minimum value of the radius of curvature in the bimetal model remains on the sapphire substrate, resulting in tearing. Therefore, by setting the combination of the thickness of the sapphire substrate and the GaN layer for crystal growth, it is possible to control the thickness of the obtained GaN free-standing substrate, thereby obtaining a GaN free-standing substrate having a desired thickness. .
  • Example 1 (Reuse of separated sapphire side sample)
  • the 440 ⁇ m-thick sapphire substrate in which the 213 ⁇ m-thick GaN layer remained after the free-standing substrate was sampled was set in the HVPE apparatus again in the same manner as in Example 1, and 440 ⁇ m in the same crystal growth conditions. A GaN layer was crystal grown.
  • the present invention is useful for a method for manufacturing a self-supporting substrate.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

自立基板の製造方法は、ベース基板（10）上に層状に結晶成長させたIII-Ｖ族化合物半導体の層(20)内に横方向に断裂を生じさせ、そして、ベース基板(10)から分離したIII-Ｖ族化合物半導体の層(20)の部分(21)を自立基板として回収する。ベース基板(10)上に結晶成長させるIII-Ｖ族化合物半導体の層(20)の厚さを、ベース基板(10)の厚さの１．５倍以上とする。

Description

自立基板の製造方法
　本発明は自立基板の製造方法に関する。
　サファイア基板からＧａＮを分離してＧａＮの自立基板（単結晶基板）を製造する方法として、レーザリフトオフ法、ボイド形成剥離法、中間層を挿入する方法等が提案されているが、最も簡便な方法は、サファイア基板とＧａＮとの熱膨張係数の差から、ＧａＮの結晶成長後の冷却時に、ＧａＮの層内に断裂を生じさせてサファイア基板から分離する方法である。
　特許文献１には、サファイア基板上に総膜厚５０μｍ以上までＧａＮをエピタキシャル成長させ、その後、室温まで冷却する際に、サファイア基板とＧａＮとの熱膨張係数の差に基づく応力により、ＧａＮの層のサファイア基板との界面近傍に断裂を生じさせてサファイア基板から分離することが開示されている。
特開２００９－１８４８４２号公報
　本発明は、ベース基板上に、該ベース基板とは熱膨張係数が相異するIII-Ｖ族化合物半導体を層状に結晶成長させ、その後、冷却によりそれらの熱膨張係数の相異に基づいて該III-Ｖ族化合物半導体の層内に横方向に断裂を生じさせ、そして、それによって該ベース基板から分離した該III-Ｖ族化合物半導体の層の部分を自立基板として回収する自立基板の製造方法であって、上記ベース基板上に結晶成長させる上記III-Ｖ族化合物半導体の層の厚さを、該ベース基板の厚さの１．５倍以上とするものである。
（ａ）及び（ｂ）は実施形態に係る自立基板の製造方法の説明図である。 （ａ）及び（ｂ）は冷却の際におけるIII-Ｖ族化合物半導体の層の断裂についての説明図である。 サファイア基板に対するＧａＮ層の厚さの比とＧａＮ層の利用率及び残存率との関係を示すグラフである。 サファイア基板の厚さとＧａＮ層の利用率及び残存率との関係を示すグラフである。 バイメタルモデルから求めた厚さ４４０μｍ、３３９μｍ、２３０μｍ、及び１７７μｍのそれぞれのサファイア基板を用いた場合についてのＧａＮ層の厚さと曲率半径との関係を示すグラフである。
　以下、実施形態について図面に基づいて詳細に説明する。
　本実施形態に係る自立基板の製造方法では、まず、図１（ａ）に示すように、ベース基板１０上に、ベース基板１０とは熱膨張係数が相異するIII-Ｖ族化合物半導体を層状に結晶成長させる。その後、図１（ｂ）に示すように、冷却によりそれらの熱膨張係数の相異に基づいてIII-Ｖ族化合物半導体の層２０（以下「半導体層」という。）内に横方向に断裂を生じさせ、そして、それによってベース基板１０から分離した半導体層２０の部分２１を自立基板として回収する。
　ここで、ベース基板１０としては、特に限定されるものではなく、例えば、サファイア基板（Ａｌ２Ｏ３のコランダム構造の単結晶の基板）、ＺｎＯ基板、ＳｉＣ基板等が挙げられる。これらのうちサファイア基板が好ましい。また、ベース基板１０は、基板表面にエッチング等により微細凹凸を形成した加工基板であってもよく、また、基板表面に酸化窒化ケイ素（ＳｉＯＮ）或いは窒化アルミニウム（ＡｌＮ）等を部分的に設けて微細凹凸を形成した加工基板であってもよい。
　ベース基板１０の熱膨張係数は、結晶面方位等に依存するためある程度の幅を有するが、例えば、サファイア基板では４．３～９．２ｘ１０－６Ｋ－１、ＺｎＯ基板では２．９～４．８ｘ１０－６Ｋ－１、ＳｉＣ基板では２．５～５．５ｘ１０－６Ｋ－１である。
　ベース基板１０の主面は、ａ面＜｛１１－２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１－１００｝面＞、及びｒ面＜｛１－１０２｝面＞のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板１０の主面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。
　ベース基板１０の結晶成長面は、主面であってもよく、また、加工基板の凹凸の側面であってもよい。ベース基板１０の結晶成長面は、ａ面＜｛１１－２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１－１００｝面＞、及びｒ面＜｛１－１０２｝面＞のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板１０の結晶成長面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。
　ベース基板１０上に結晶成長させるIII-Ｖ族化合物半導体におけるIII族元素としてはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）が挙げられ、Ｖ族元素としては窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）が挙げられる。III-Ｖ族化合物半導体としては、典型的にはIII族窒化物半導体が挙げられ、具体的には、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＮ等が挙げられる。これらのうちＧａＮが好ましい。
　半導体層２０の熱膨張係数は、ベース基板１０の熱膨張係数とは相異し、また、一般的にはベース基板１０の熱膨張係数よりも小さい。半導体層２０の熱膨張係数は、結晶面方位等に依存するためある程度の幅を有するが、例えば、ＧａＮでは２．８～５．６x１０－６Ｋ－１、ＡｌＧａＮでは４．１５～５．６ｘ１０－６Ｋ－１、ＩｎＧａＮでは２．７～５．７x１０－６Ｋ－１、ＩｎＡｌＧａＮでは２．７～５．７x１０－６Ｋ－１、ＩｎＡｌＮでは２．７～５．７x１０－６Ｋ－１、ＩｎＮでは２．７～５．７x１０－６Ｋ－１である。冷却時に均一に寸法変化させて層内に平滑な断裂面を生じさせる観点からは、半導体層２０の横方向（基板表面に平行な方向）の熱膨張係数は等方的であることが好ましい。
　半導体層２０の主面は、ａ面＜｛１１－２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１－１００｝面＞、及びｒ面＜｛１－１０２｝面＞のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板１０の主面は、極性面であってもよく、また、非極性面であってもよく、さらに、半極性面であってもよい。ベース基板１０上へのIII-Ｖ族化合物半導体の結晶成長はエピタキシャル成長であることが好ましい。
　結晶成長手段としては、例えば、ハイドライド気相成長法（ＨＶＰＥ法）、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシャル法（ＭＢＥ法）等の気相成長手段が挙げられる。高速で厚膜の高品質な半導体層２０が形成可能であるという観点からはハイドライド気相成長法が好ましい。結晶成長は、単一手段で行ってもよく、また、複数の手段を組み合わせて行ってもよい。
　結晶成長条件としては、例えば、ハイドライド気相成長法によりベース基板１０としてのサファイア基板上にIII-Ｖ族化合物半導体のＧａＮを結晶成長させる場合、反応容器内の圧力は８０～１０１.３ｋＰａ、及びサファイア基板の温度は９００～１１５０℃であり、また、キャリアガスには水素ガスや窒素ガス或いはそれらの混合ガスを用い、その流量は１～４０ｓｌｍ（Ｌ／ｍｉｎ）であり、さらに、ＧａＣｌを形成するための塩化水素ガスの流量は０．１～１．５ｓｌｍ、及びアンモニアガスの流量は０．１～７５ｓｌｍ、並びにそれらの流量比（ＮＨ３／ＨＣｌ）は１～５０である。なお、何等の層も介在させることなく、ベース基板１０の表面から直接III-Ｖ族化合物半導体を結晶成長させて半導体層２０を形成することが好ましいが、半導体層２０を形成する前に、有機金属熱分解気相成長法等によりベース基板１０の表面に厚さ２０～３０ｎｍ程度のIII-Ｖ族化合物半導体からなる低温バッファ層を設けてもよい。
　冷却は、例えば、低温ガス等を供給して強制的に行ってもよく、また、自然放冷によって行ってもよい。冷却によりベース基板１０及び半導体層２０の温度を例えば室温～２００℃まで低下させる。冷却速度は例えば１～６０℃／ｍｉｎである。
　この冷却の際には、図２（ａ）に示すように、熱膨張係数が相対的に大きいベース基板１０は上に凸に反ろうとする応力が生じる一方、図２（ｂ）に示すように、半導体層２０は、表面から放熱されて厚さ方向に温度勾配が生じることにより下に凸に反ろうとする応力が生じ、その結果、半導体層２０内に横方向に断裂が生じることとなる。
　ところで、サファイア基板とＧａＮとの熱膨張係数の相異に基づいてＧａＮの層内に断裂を生じさせる場合、断裂がＧａＮの層の上方位置に生じたのでは、厚さの薄い自立基板しか得ることができず、しかも、サファイア基板に残留したＧａＮが無駄になってしまうという問題が従来からある。
　これに対し、本実施形態に係る自立基板の製造方法では、ベース基板１０上に結晶成長させる半導体層２０の厚さをベース基板１０の厚さの１．５倍以上とする。このようにすれば、レーザリフトオフ装置のような高価な装置を用いることなく、簡便な方法により、半導体層２０内におけるベース基板１０に近い位置に断裂を生じさせることができ、それによって厚さの厚い自立基板が得られ、しかも、ベース基板１０に残留するIII-Ｖ族化合物半導体の無駄を抑制することができる。また、ベース基板１０の厚さと半導体層２０の厚さとを適宜設定することにより、半導体層２０に意図した位置で断裂を生じさせ、それによって所望の厚さの自立基板を得ることができる。
　上記作用効果の観点からは、半導体層２０の厚さは、ベース基板１０の厚さの好ましくは１．５倍以上、より好ましくは２倍以上、さらに好ましくは２．８倍以上である。一方、半導体層２０に意図しない位置で断裂が生じるのを防止する観点からは、半導体層２０の厚さは、ベース基板１０の厚さの好ましくは５倍以下、より好ましくは３．８倍以下、さらに好ましくは２．９倍以下である。
　上記作用効果の観点からは、ベース基板１０の厚さは薄いことが好ましく、具体的には、好ましくは２ｍｍ以下、より好ましくは４５０μｍ以下、さらに好ましくは２５０μｍ以下である。一方、ハンドリング性の観点からは、ベース基板１０の厚さは、好ましくは５０μｍ以上、より好ましくは１００μｍ以上、さらに好ましくは１５０μｍ以上である。ベース基板１０を薄くすることで、半導体層２０のうち自立基板としての利用率を高めることができ、また、ベース基板１０の材料費削減を図ることができる。
　上記作用効果の観点からは、半導体層２０の厚さは厚いことが好ましく、具体的には、好ましくは３６０μｍ以上、より好ましくは４６０μｍ以上、さらに好ましくは６４０μｍ以上である。一方、半導体層２０に意図しない位置で断裂が生じるのを防止する観点からは、半導体層２０の厚さは、好ましくは１１５０μｍ以下、より好ましくは８７０μｍ以下、さらに好ましくは６７０μｍ以下である。
　半導体層２０内に横方向に断裂が生じることにより、結晶成長後の半導体層２０は、ベース基板１０から分離した部分２１とベース基板１０に残存した部分２２とに分かれる。これらのうちベース基板１０から分離した半導体層２０の部分２１を自立基板として回収する。自立基板として回収される半導体層２０の部分２１の厚さは厚いことが好ましく、
具体的には、好ましくは５０μｍ以上、より好ましくは４００μｍ以上、さらに好ましくは５００μｍ以上であり、結晶成長後の半導体層２０の厚さに対する利用率は好ましくは６０％以上、より好ましくは７０％以上、さらに好ましくは８０％以上である。ベース基板１０に残存した半導体層２０の部分２２の厚さは薄いことが好ましく、具体的には、好ましくは２５０μｍ以下、より好ましくは２００μｍ以下、さらに好ましくは１５０μｍ以下であり、結晶成長後の半導体層２０の厚さに対する残存率は好ましくは４０％以下、より好ましくは３０％以下、さらに好ましくは２０％以下である。
　回収した自立基板は、必要に応じて表面研磨等を行い、発光ダイオードやレーザーダイオードなどの発光デバイス材料、電子デバイス材料として用いることができる。
　一方、半導体層２０の部分２２が残存したベース基板１０は、次回の自立基板の製造におけるベース基板１０とし、その上にIII-Ｖ族化合物半導体を結晶成長させて自立基板を製造するのに再利用することができる。従来、ベース基板に残存した半導体層を再利用するということはなかったが、上記のように断裂位置を制御することによりベース基板１０に残存した半導体層２０の部分２２を有効活用することができる。
　（ＧａＮ自立基板の作製）
　厚さ４４０μｍ及びサイズ２インチの主面がｃ面であるベース基板としてのサファイア基板の表面に厚さ２．９μｍのＧａＮ層が積層されたエピウエハーを準備した。そして、それを用いて、サファイア基板の厚さが４４０μｍの実施例１、並びにグラインダーによる研削によりサファイア基板の厚さを３３９μｍにした実施例２、サファイア基板の厚さを２３０μｍにした実施例３、及びサファイア基板の厚さを１７７μｍにした実施例４を作製した。
　実施例１～４の試料を、縦型ハイドライド気相成長（ＨＶＰＥ）装置（ＦＨ７０２－Ｆ型）の反応炉に、ＧａＮ層がガスの上流を向くように炭素製試料固定台にセットした。
　次いで、回転数１９ｒｐｍで試料固定台を回転させると共に、窒素ガスを３７．７ｓｌｍの流量で反応炉に供給しながら、炉内圧力を９８．５ｋＰａとし、また、原料領域及び基板領域を昇温した。
　その後、基板温度が５００℃を超えた時点で窒素ガスの供給を止め、水素ガスを１７．１ｓｌｍ及びアンモニアガスを１０ｓｌｍのそれぞれの流量で供給し、原料領域及び基板温度がそれぞれ８５０℃及び１０４０℃に達した後、その状態を２５分間保持して基板温度を安定させた。
　続いて、水素ガスをキャリアガスとして継続して供給しながら、塩化水素ガスを０．８ｓｌｍ及びアンモニアガスを８ｓｌｍのそれぞれの流量（流量比＝１０）で供給してＧａＮの結晶成長を６時間行った。
　その後、塩化水素ガスの供給を止め、アンモニアガスを５ｓｌｍの流量に変更して２０～３０℃／ｍｉｎの冷却速度で自然冷却した。また、基板温度が６００℃以下になった後に水素ガス及びアンモニアガスの供給を止め、窒素ガスを３７．７ｓｌｍの流量で供給し、試料固定台の回転を止めた。
　そして、基板温度が１５０℃に達した後、炉内圧力を１０１．３ｋＰａにして実施例１～４の試料を取り出した。　
　実施例１～４のいずれの試料でも、サファイア基板上に結晶成長したＧａＮ層内に横方向に断裂が生じ、ＧａＮ自立基板とＧａＮ層が残存したサファイア基板とに分離していた。実施例１～４の各試料について、ノマルスキー型微分干渉顕微鏡を用いて分離位置を見積もった。表１はその結果を示す。
Figure JPOXMLDOC01-appb-T000001
　実施例１の試料は、サファイア基板上に厚さが６５９μｍのＧａＮ層が結晶成長し、従って、ＧａＮ層の厚さがサファイア基板の厚さの１．５倍であった。また、厚さ４４６μｍのＧａＮ自立基板が得られ、厚さが２１３μｍのＧａＮ層がサファイア基板に残存した。サファイア基板から分離したＧａＮ層の部分の厚さは、結晶成長後のＧａＮ層の厚さに対して利用率が６７．７％であり、サファイア基板に残存したＧａＮ層の部分の厚さは残存率が３２．３％である。
　実施例２の試料は、サファイア基板上に厚さが６７０μｍのＧａＮ層が結晶成長し、従って、ＧａＮ層の厚さがサファイア基板の厚さの２．０倍であった。また、厚さ５０２μｍのＧａＮ自立基板が得られ、１６８μｍのＧａＮ層がサファイア基板に残存した。サファイア基板から分離したＧａＮ層の部分の厚さは、結晶成長後のＧａＮ層の厚さに対して利用率が７４．９％であり、サファイア基板に残存したＧａＮ層の部分の厚さは残存率が２５．１％である。
　実施例３の試料は、サファイア基板上に厚さが６６９μｍのＧａＮ層が結晶成長し、従って、ＧａＮ層の厚さがサファイア基板の厚さの２．９倍であった。また、厚さ５５７μｍのＧａＮ自立基板が得られ、１１２μｍのＧａＮ層がサファイア基板に残存した。サファイア基板から分離したＧａＮ層の部分の厚さは、結晶成長後のＧａＮ層の厚さに対して利用率が８３．３％であり、サファイア基板に残存したＧａＮ層の部分の厚さは残存率が１６．７％である。
　実施例４の試料は、サファイア基板上に厚さが６７２μｍのＧａＮ層が結晶成長し、従って、ＧａＮ層の厚さがサファイア基板の厚さの３．８倍であった。また、厚さ５５０μｍのＧａＮ自立基板が得られ、１２２μｍのＧａＮ層がサファイア基板に残存した。サファイア基板から分離したＧａＮ層の部分の厚さは、結晶成長後のＧａＮ層の厚さに対して利用率が８１．８％であり、サファイア基板に残存したＧａＮ層の部分の厚さは残存率が１８．２％である。
　（ＧａＮ層の利用率及び残存率）
　図３は、実施例１～４の結果に基づいたサファイア基板に対するＧａＮ層の厚さの比とＧａＮ層の利用率及び残存率との関係を示す。図４は、サファイア基板の厚さとＧａＮ層の利用率及び残存率との関係を示す。
　図３及び４によれば、サファイア基板に対するＧａＮ層の厚さの比が高くなるに従って、また、サファイア基板の厚さが薄くなるに従って、ＧａＮ層の利用率が高くなると共に残存率が低くなる傾向が伺われる。
　（断裂位置の制御）
　サファイア基板とその上に成長したＧａＮ層とのバイメタルモデルに基づいて、サファイア基板を内側にして曲げたときの外側面の曲率半径とＧａＮ層の厚さとの関係を、サファイア基板の厚さが４４０μｍ、３３９μｍ、２３０μｍ、及び１７７μｍのそれぞれの場合について下記式に基づいて求めた（参考文献：Z. Feng, H. Liu, J. Appl. Phys. 54 (1983) 83.）。
Figure JPOXMLDOC01-appb-M000001
ここで、Ｅｉ:ヤング率、ｄｉ：厚さ、αｉ:熱膨張係数、ΔＴ：結晶成長温度と室温の差であり、添え字ｉ＝Ｓ及びＧはそれぞれサファイア及びＧａＮを意味する。計算では、結晶成長温度と室温の差ΔＴ＝１０００℃とした。また、結晶成長時にはサファイア基板及びＧａＮ層は無歪状態でフラットであること、及び冷却中にサファイア基板とＧａＮ層との間に熱膨張係数差に基づく弾性変形が生じることを仮定した。さらに、基板表面に平行な方向に歪みが生じる一次元歪モデルとした。
　図５は、上記バイメタルモデルから求めた厚さ４４０μｍ、３３９μｍ、２３０μｍ、及び１７７μｍのそれぞれのサファイア基板を用いた場合についてのＧａＮ層の厚さと曲率半径との関係を示す。また、図５には、実施例１～４について、ＧａＮ層における断裂が生じたときのサファイア基板に残存したＧａＮ層の部分の厚さを矢印で示した。
　図５によれば、上記バイメタルモデルにおける概ね曲率半径の最小値付近における厚さのＧａＮ層をサファイア基板に残存して断裂が生じることが分かる。従って、サファイア基板及び結晶成長させるＧａＮ層の厚さの組合せの設定により、得られるＧａＮ自立基板の厚さを制御することができ、それによって所望の厚さのＧａＮ自立基板が得られることとなる。
　（分離したサファイア側試料の再利用）
　実施例１において、自立基板を採取した後の厚さ２１３μｍのＧａＮ層が残存した厚さ４４０μｍのサファイア基板を、実施例1と同様に再びＨＶＰＥ装置にセットし、同様の結晶成長条件において４４０μｍのＧａＮ層を結晶成長させた。
　結晶成長後の結晶性をＸ線回折装置によって評価した結果、ＧａＮのｃ面にて反射されたＸ線回折ピークの半値全幅が２８０ａｒｃｓｅｃであるc面ＧａＮが得られていることが確認された。この結果は、分離したＧａＮ層が残存したサファイア基板を下地基板として再利用できることを示すものである。
　本発明は自立基板の製造方法について有用である。
１０　ベース基板
２０　III-Ｖ族化合物半導体の層（半導体層）
２１　ベース基板から分離した部分
２２　ベース基板に残存した部分

Claims (15)

  1. 　ベース基板上に、該ベース基板とは熱膨張係数が相異するIII-Ｖ族化合物半導体を層状に結晶成長させ、その後、冷却によりそれらの熱膨張係数の相異に基づいて該III-Ｖ族化合物半導体の層内に横方向に断裂を生じさせ、そして、それによって該ベース基板から分離した該III-Ｖ族化合物半導体の層の部分を自立基板として回収する自立基板の製造方法であって、
    　上記ベース基板上に結晶成長させる上記III-Ｖ族化合物半導体の層の厚さを、該ベース基板の厚さの１．５倍以上とする自立基板の製造方法。
  2. 　請求項１に記載された自立基板の製造方法において、
    　上記ベース基板がサファイア基板である自立基板の製造方法。
  3. 　請求項１又は２に記載された自立基板の製造方法において、
    　上記III-Ｖ族化合物半導体がＧａＮである自立基板の製造方法。
  4. 　請求項１乃至３のいずれかに記載された自立基板の製造方法において、
    　上記III-Ｖ族化合物半導体の熱膨張係数が上記ベース基板の熱膨張係数よりも小さい自立基板の製造方法。
  5. 　請求項１乃至４のいずれかに記載された自立基板の製造方法において、
    　上記III-Ｖ族化合物半導体の層の横方向の熱膨張係数が等方的である自立基板の製造方法。
  6. 　請求項１乃至５のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板上に結晶成長させる上記III-Ｖ族化合物半導体の層の厚さを、該ベース基板の厚さの５倍以下とする自立基板の製造方法。
  7. 　請求項１乃至６のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板の厚さが２ｍｍ以下である自立基板の製造方法。
  8. 　請求項１乃至７のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板の厚さが５０μｍ以上である自立基板の製造方法。
  9. 　請求項１乃至８のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板上に結晶成長させる上記III-Ｖ族化合物半導体の層の厚さを３６０μｍ以上とする自立基板の製造方法。
  10. 　請求項１乃至９のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板上に結晶成長させる上記III-Ｖ族化合物半導体の層の厚さを１１５０μｍ以下とする自立基板の製造方法。
  11. 　請求項１乃至１０のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板の表面から直接上記III-Ｖ族化合物半導体を結晶成長させる自立基板の製造方法。
  12. 　請求項１乃至１１のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板上への上記III-Ｖ族化合物半導体の結晶成長を、ハイドライド気相成長法により行う自立基板の製造方法。
  13. 　請求項１乃至１２のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板上への上記III-Ｖ族化合物半導体の結晶成長がエピタキシャル成長である自立基板の製造方法。
  14. 　請求項１乃至１３のいずれかに記載された自立基板の製造方法において、
    　上記ベース基板から分離したIII-Ｖ族化合物半導体の層の部分の厚さが、結晶成長後のIII-Ｖ族化合物半導体の層の厚さの６０％以上である自立基板の製造方法。
  15. 　請求項１乃至１４のいずれかに記載された自立基板の製造方法において、
    　上記III-Ｖ族化合物半導体の層の部分が残存した上記ベース基板を、次回の自立基板の製造におけるベース基板として再利用する自立基板の製造方法。
PCT/JP2013/001111 2012-02-27 2013-02-26 自立基板の製造方法 WO2013128892A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012039485A JP2013173652A (ja) 2012-02-27 2012-02-27 自立基板の製造方法
JP2012-039485 2012-02-27

Publications (1)

Publication Number Publication Date
WO2013128892A1 true WO2013128892A1 (ja) 2013-09-06

Family

ID=49082105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/001111 WO2013128892A1 (ja) 2012-02-27 2013-02-26 自立基板の製造方法

Country Status (2)

Country Link
JP (1) JP2013173652A (ja)
WO (1) WO2013128892A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9223363B2 (en) * 2013-03-16 2015-12-29 Henkel IP & Holding GmbH Electronic devices assembled with heat absorbing and/or thermally insulating composition
JP2017226584A (ja) * 2016-06-24 2017-12-28 信越半導体株式会社 自立基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法、ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル　ナショナル　ドゥ　ラ　ルシェルシュ　シアンティフィック（セーエヌエールエス） 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
JP2007277077A (ja) * 2006-03-13 2007-10-25 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2009084136A (ja) * 2007-10-03 2009-04-23 Genesis Photonics Inc 半導体デバイスの製造方法
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002316893A (ja) * 2001-01-29 2002-10-31 Matsushita Electric Ind Co Ltd 化合物半導体ウエハの製造方法
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル　ナショナル　ドゥ　ラ　ルシェルシュ　シアンティフィック（セーエヌエールエス） 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP2006016294A (ja) * 2004-05-31 2006-01-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法、ｉｉｉ族窒化物結晶基板および半導体デバイス
JP2007099567A (ja) * 2005-10-05 2007-04-19 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法およびｉｉｉ族窒化物半導体基板
JP2007277077A (ja) * 2006-03-13 2007-10-25 Tohoku Univ 窒化ガリウム系材料及びその製造方法
JP2009084136A (ja) * 2007-10-03 2009-04-23 Genesis Photonics Inc 半導体デバイスの製造方法
JP2009190918A (ja) * 2008-02-13 2009-08-27 New Japan Radio Co Ltd 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP2011032113A (ja) * 2009-07-30 2011-02-17 Shin Etsu Handotai Co Ltd 窒化物半導体自立基板の製造方法

Also Published As

Publication number Publication date
JP2013173652A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
EP2037013B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
JP6349298B2 (ja) Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶
WO2009090904A1 (ja) Ｉｉｉ族窒化物結晶の成長方法
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
JP2006143581A (ja) 窒化ガリウム単結晶厚膜およびその製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP2008069067A (ja) 窒化ガリウム単結晶厚膜の製造方法
JP2006232639A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2011042542A (ja) Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
CN100547734C (zh) 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP2008074671A (ja) 自立窒化物基板の製造方法
WO2013128892A1 (ja) 自立基板の製造方法
JP2011026168A (ja) 基板、積層体、積層体の製造方法、基板の製造方法
JP4451222B2 (ja) エピタキシャル基板、半導体積層構造、およびエピタキシャル基板の製造方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
JP2009084136A (ja) 半導体デバイスの製造方法
JP6480244B2 (ja) 気相成長方法
JP7396614B2 (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13755575

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13755575

Country of ref document: EP

Kind code of ref document: A1