JP5236148B2 - エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法 - Google Patents

エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法 Download PDF

Info

Publication number
JP5236148B2
JP5236148B2 JP2005139769A JP2005139769A JP5236148B2 JP 5236148 B2 JP5236148 B2 JP 5236148B2 JP 2005139769 A JP2005139769 A JP 2005139769A JP 2005139769 A JP2005139769 A JP 2005139769A JP 5236148 B2 JP5236148 B2 JP 5236148B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
epitaxial substrate
nitride crystal
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005139769A
Other languages
English (en)
Other versions
JP2006319107A (ja
Inventor
智彦 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2005139769A priority Critical patent/JP5236148B2/ja
Priority to US11/417,936 priority patent/US7575942B2/en
Priority to EP06113690.9A priority patent/EP1724378B1/en
Publication of JP2006319107A publication Critical patent/JP2006319107A/ja
Application granted granted Critical
Publication of JP5236148B2 publication Critical patent/JP5236148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Description

本発明は、結晶品質の良好なIII族窒化物結晶の生成に好適なエピタキシャル基板の作製技術に関する。
III族窒化物結晶は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する材料として用いられており、近年においては、携帯電話などに用いられる高速ＩＣチップなどを構成する半導体材料としても注目を浴びている。特に、ＡｌＮ膜はフィ−ルドエミッタへの応用材料として注目されている。
こうしたデバイス応用のためには、III族窒化物結晶は自立した状態で供されることが理想的である。しかし、現状のところ、結晶品質や製造コストなどの問題から、所定の単結晶基材の上に、III族窒化物結晶をせいぜい１０μｍ程度に（熱膨張率差に起因したそりの生じない程度に）エピタキシャル形成した、いわゆるエピタキシャル基板として供給される態様が一般的である。その形成方法としては、一般にＭＯＣＶＤ法（有機金属化学的気相成長法）、ＭＢＥ法（分子線エピタキシ−法）といった薄膜形成方法が用いられる。
ただし、このような構成を有するエピタキシャル基板においては、基材とIII族窒化物結晶との間に格子定数に差があり、係る格子ミスマッチに起因した転位が両者の界面にて発生する。係る転位は、デバイス機能層であるIII族窒化物膜に貫通し、そのほとんどが表面にまで伝搬する。良好なデバイス特性の実現のためには、このデバイス機能層にまで貫通する転位を、できるだけ抑制することが必要となる。
係る基材とIII族窒化物結晶との間の格子ミスマッチに起因した結晶品質の改善方法として、ＥＬＯ法が提案されている（例えば、非特許文献１参照）。これは、転位密度の低減に、マスク等を用いた選択横方向成長技術を利用するものである。
また、下地層表面を研磨して、原子オーダーの段差を形成したうえでＧａＮ層を成長させることで該ＧａＮ層の低転位化を実現する技術も公知である（例えば、特許文献１参照）。
酒井 朗，碓井 彰，「GaN選択横方向成長による転位密度の低減」， 「応用物理」，応用物理学会，第６８巻，第７号，P.774〜779 (1999) 特許３４２７０４７号公報
機能デバイスとして作用させるべくIII族窒化物結晶を基材上に形成する際、該機能デバイスの性能を向上させるためには、結晶品質をできるだけ改善する必要がある。例えば、転位密度をできるだけ小さくすることが必要である。転位密度を小さくすることにより、例えば、発光デバイスであれば発光効率の向上が、受光デバイスであれば暗電流の低減が、さらには、電子デバイスであれば移動度の向上を見込むことができる。
しかし、非特許文献１に開示された技術は、III族窒化物結晶の転位を低減することは可能であるものの、マスク形成のための工程が必要であるという問題があった。
また、特許文献１に開示された技術を利用してデバイス形成を行う場合、下地層に大きなオフ角度を与えるほど、つまりは大きな段差を与えるほどその上に形成するデバイス層（具体的にはＧａＮ）の結晶性は向上するものの、該デバイス層の上面においても係る段差に起因した段差が存在し、デバイス特性の劣化を生じさせ、好ましくないことがある。また、ＡｌＮを含むデバイス層を形成する場合には、該デバイス層の表面にピットが発生しやすいという問題もある。
本発明は上記課題に鑑みてなされたものであり、結晶品質の良好なIII族窒化物結晶の生成に好適なエピタキシャル基板を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、エピタキシャル基板であって、主面にオフ角が与えられてなる基材と、前記主面上にエピタキシャル形成された、全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層と、を備え、前記上部層の形成温度よりも高くかつ１５００℃以上である加熱温度で加熱処理されてなることによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差が形成されてなる、ことを特徴とする。
また、請求項２の発明は、請求項１に記載のエピタキシャル基板であって、前記第１のIII族窒化物結晶の主面の結晶方位が（０００１）面である、ことを特徴とする。
また、請求項３の発明は、請求項１または請求項２に記載のエピタキシャル基板であって、前記第１のIII族窒化物結晶がＡｌＮである、ことを特徴とする。
また、請求項４の発明は、半導体素子であって、請求項１ないし請求項３のいずれかに記載のエピタキシャル基板の上に第２のIII族窒化物からなる機能層がエピタキシャル形成されてなり、前記機能層が、低転位領域と、前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、からなることを特徴とする。
また、請求項５の発明は、エピタキシャル基板の製造方法であって、主面にオフ角が与えられてなる基材の該主面上に、所定の形成温度で全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層をエピタキシャル形成する形成工程と、前記形成温度よりも高くかつ１５００℃以上である加熱温度で加熱することによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差を形成する加熱工程と、を備えることを特徴とする。
また、請求項６の発明は、半導体素子の製造方法であって、請求項５に記載の製造方法によって製造されたエピタキシャル基板の上に、第２のIII族窒化物からなる機能層をエピタキシャル形成することで、前記機能層を、低転位領域と、前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、からなるように形成する、ことを特徴とする。
また、請求項７の発明は、III族窒化物結晶において転位を偏在化させる方法であって、主面にオフ角が与えられてなる基材の該主面上に、全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層を所定の形成温度でエピタキシャル形成してなるエピタキシャル基板を、前記形成温度よりも高くかつ１５００℃以上である加熱温度で加熱することによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差を形成したうえで、前記エピタキシャル基板の上に第２のIII族窒化物によって前記III族窒化物結晶をエピタキシャル形成させることにより、前記III族窒化物結晶に、低転位領域と、前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、を形成する、ことを特徴とする。
請求項１ないし請求項３、および請求項５の発明によれば、加熱処理を行うことにより、上部層の結晶品質が向上されてなるとともに、該上部層の表面に数原子層高さ以上の大きな繰り返し段差を有するエピタキシャル基板が得られる。該エピタキシャル基板を、III族窒化物結晶層の成長用下地基板として用いると、良好な表面平坦性を有し、かつ、表面近傍の大部分が低転位領域となるIII族窒化物結晶層が得られる。すなわち、該エピタキシャル基板は結晶品質のよいIII族窒化物結晶の形成に好適な基板といえる。
特に、請求項１ないし請求項３の発明によれば、エピタキシャル基板上にＡｌを含むIII族窒化物結晶層を成長させる際のクラックの発生を抑制することができる。発光デバイスを形成する場合であれば、短波長領域までの透明性を確保することができる。
また、請求項４および請求項６の発明によれば、結晶品質のよいIII族窒化物結晶を機能層とするので、デバイス特性の良好な半導体素子が実現できる。
また、請求項７の発明によれば、エピタキシャル基板の上部層からの貫通転位を局所的に偏在させることができ、III族窒化物結晶の表面の大部分を低転位領域とすることができる。
図１は、本発明の実施の形態に係るエピタキシャル基板１０の断面模式図である。また、図２は、図１において点線にて囲んだ部分Ｐに係るエピタキシャル基板１０の拡大模式図である。なお、図示の都合上、図１および図２における各層の厚みの比率および縦横の比率は、実際の比率を反映したものではない。エピタキシャル基板１０は、主として基材１と上部層２とから構成される。エピタキシャル基板１０は、主として、III族窒化物半導体による種々の電子デバイス作製の際の下地基板として用いられるものである。
基材１は、その上に形成する上部層２の組成や構造、あるいはさらにその上に形成される層を含む各層の形成手法に応じて適宜に選択される。例えば、ＳｉＣ（炭化ケイ素）やサファイアなどの基板を用いる。あるいは、ＺｎＯ、ＬｉＡｌＯ2、ＬｉＧａＯ2、ＭｇＡｌ2Ｏ4、（ＬａＳｒ）（ＡｌＴａ）Ｏ3、ＮｄＧａＯ3、ＭｇＯといった各種酸化物材料、Ｓｉ、Ｇｅといった各種ＩＶ族単結晶、ＳｉＧｅといった各種IV−IV族化合物、ＧａＡｓ、ＡｌＮ、ＧａＮ、ＡｌＧａＮといった各種III−Ｖ族化合物およびＺｒＢ2といった各種ホウ化物の単結晶から適宜選択して用いてもよい。このうち、（０００１）面を主面とするIII族窒化物結晶を上部層２として得る場合には、例えば（０００１）面ＳｉＣあるいは（１１−２０）面及び（０００１）面サファイアを基材１として用いることができる。また、（１１−２０）面を主面とするIII族窒化物結晶を上部層２として得る場合には、例えば（１１−２０）面ＳｉＣあるいは（１０−１２）面サファイアを基材１として用いることができる。基材１の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
上部層２は、該III族窒化物結晶とは異なる組成の単結晶材料からなる基材１の上に形成されてなる。上部層２は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法（ハイドライドを用いた気相エピタキシャル成長法）、スパッタ法などの公知の成膜手法によって形成された、III族窒化物結晶からなるエピタキシャル膜である。ＭＯＣＶＤ法には、ＰＡＬＥ法（パルス原子層エピタキシ法；Pulsed Atomic Layer Epitaxy）、プラズマアシスト法やレーザーアシスト法などが併用できる。ＭＢＥ法に関しても、同様の技術を併用可能である。ＭＯＣＶＤ法あるいはＭＢＥ法といった成長方法は、製造条件を高精度に制御することができるので、高品質な結晶を成長させることに適している。一方、ＨＶＰＥ法は、原料を一時に多量に供給できるため、短時間で厚膜を成長させることに適している。上部層２を形成する際に、これらの方法を組み合わせて形成することも可能である。
上部層２は、一般的には１×１０9／ｃｍ2程度ないしはそれ以上の転位を含んでいる。III族窒化物結晶においては、らせん転位および刃状転位という二種類の転位が存在しうるが、上部層２においては刃状転位が主に存在する。図１においては、点線にて転位ｄを模式的に示している。III族窒化物結晶とは、ＢxＡｌyＧａzＩｎ1-x-y-zＮ（ｘ，ｙ，ｚ≧０）の組成で表され、ウルツ鉱構造あるいは閃亜鉛鉱構造を有する結晶をいう。特に、ウルツ鉱構造であるIII族窒化物結晶であることが望ましい。安定相であるウルツ鉱構造とすれば、後述する高温での加熱処理による相変態に関わる問題が発生しないからである。III族窒化物結晶においては、らせん転位および刃状転位という二種類の転位が存在しうるが、上部層２においては刃状転位が主に存在する。
好ましくは、上部層２を構成するIII族窒化物結晶の全III族元素のうち８０モル％以上がＡｌである。より好ましくは、該III族窒化物結晶はＡｌＮである。III族窒化物がＡｌＮの場合、組成揺らぎ等のばらつきの問題が無いので、品質管理上はこの場合が最も望ましいが、全III族元素におけるＡｌの割合が８０モル％以上であれば、ＡｌＮの場合と同じ温度の加熱処理において、同様の結晶品質の改善効果が確認され、加熱処理前の上部層２の品質もＡｌＮの場合とほぼ同程度の品質が得られる。全III族元素におけるＡｌの割合が８０％未満の場合、ＡｌＮの場合と同じ温度で加熱処理を行うと、他のIII族元素、例えばＧａ成分の蒸発によるピットの発生が問題となり、表面平坦性が損なわれる場合がある。
また、上部層２に対して、III族窒化物結晶を成長させる際、上部層に対して、III族窒化物結晶の主面内の格子定数が大きい場合、III族窒化物結晶を成長させる際のクラックの発生を抑制できるという利点がある。特に、上部層２をＡｌＮにて構成すると、エピタキシャル基板１０上に全組成のIII族窒化物結晶を成長させる際のクラックの発生を抑制することができる。また、発光デバイスを形成する場合に短波長領域までの透明性を確保することができる。上部層２を構成するIII族窒化物結晶の全III族元素のうち８０モル％以上がＡｌである場合にも、同様の効果を実効的に得ることができる。
上部層２の厚みは、後述する加熱処理の効果を得るのに十分であれば、特には限定されず、最終的に利用されるデバイス構造あるいは使用形態に最適な膜厚が選択可能である。例えば、数ｎｍ〜数ｍｍ程度の膜厚が想定される。このうち、後述する加熱処理の効果に係る略周期的な段差を形成するには、加熱前において、上部層２の表面に原子ステップが明瞭に観察される程度に、上部層２の厚みが確保されていることが望ましい。この場合、基材１の種類によってその厚みの下限値は異なるが、０．１μｍ以上の膜厚は必要であることが想定される。また、上部層２の組成は、平均組成を示しており、全体として均一である必要はなく、例えば、傾斜組成にしたり、異なる組成の応力緩和層を挿入したりすることも可能である。
また、上部層２内には、上部層２を形成する際に不可避的に含まれてしまうＨ、Ｃ、Ｏ、Ｓｉ、遷移金属等の不純物が存在する場合もあるし、導電率制御のために意図的に導入される、Ｓｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄといった不純物を含むこともできる。
また、（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として用いる場合、熱処理前の上部層２については、Ｘ線ロッキングカーブ測定（ωスキャン）による（０００２）面の半値幅が２００秒以下、より好ましくは１００秒以下であることが好ましい。また、Ｘ線ロッキングカーブ測定（ωスキャン）による（０００２）面の半値幅の下限値は、特に定めるものではないが、材料及び結晶構造から計算される理論値（〜１０秒）を下回るものではない。係る半値幅が実現されるということは、上部層２の表面において、成長方位に揺らぎが少なく、Ｃ面が揃い、らせん成分の転位が少ない状態が実現されているということになり、このことは上部層２上に結晶品質の良い第２のIII族窒化物結晶を形成する上でより好適だからである。上記Ｘ線ロッキングカーブの半値幅を実現するためには、基材１上に、いわゆる低温緩衝層を挿入することは望ましくないが、結晶品質を悪化させない程度の薄い低温緩衝層を挿入することは可能である。
また、（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として用いる場合、熱処理前の上部層２内の刃状転位密度は、ＡｌＮエピタキシャル膜としては低い数値である、５×１０10／ｃｍ2以下であることが望ましい。なお、本実施の形態において、転位密度は、平面ＴＥＭを用いて評価している。基材１の表面に窒化層を形成しておくことで、熱処理前のＡｌＮの転位密度を上記のように低く抑えることができる。熱処理前の転位密度を低減しておくことにより、熱処理による結晶品質の改善をより短時間でかつより効果的に実現することができるからである。なお、条件設定によっては、熱処理前の上部層２の転位密度を１×１０9／ｃｍ2の程度にまで低減しておくことが可能である。
このような結晶品質を持つ（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として形成するには、形成速度がせいぜい数μｍ／ｈｒ程度であるＭＯＣＶＤ法あるいはＭＢＥ法が、その手法として好適であるといえる。この場合、形成時間等の効率から考えて、膜厚は１０μｍ以下、好ましくは３μｍ以下とするのが好適である。特に、上記のような上部層２を、トリメチルアルミニウムとアンモニアを用いてＭＯＣＶＤ法によって形成する場合、基板自体の温度を１１００℃以上とすることが望ましい。形成速度を低く抑え基板自体の温度を上げることにより、より平衡状態に近くすることができるからである。また、形成時圧力を１Ｔｏｒｒ以上の減圧雰囲気、好ましくは１００Ｔｏｒｒ以下、さらに好ましくは２０Ｔｏｒｒ以下とし、トリメチルアルミニウムとアンモニアの供給比を１：５００以下、より好ましくは１：２００以下とするのが望ましい。気相中での原料の反応を効率的に抑制できるからである。
なお、上述のように上部層２を構成するウルツ鉱型構造をとるＡｌＮは、結晶構造が対象中心を有さず、Ａｌ原子と窒素原子とが入れ換わると、結晶の向きが反転することになる。すなわち、結晶が原子配列に応じた極性を有しているといえる。仮に、上部層２の表面において互いに極性の異なる領域である反位区が併存する場合には、反位区の境界（反位境界）は 一種の面欠陥となってしまう。この場合、熱処理後においても、この面欠陥に起因した欠陥が生じてしまうおそれがあり、好ましくない。よって、上部層２は、その表面の極性が全体に揃っていることが好ましい。
また、本実施の形態においては、このようにエピタキシャル基板１０を構成するにあたり、図２に示すように主面１Ｓにいわゆるオフ角θを与えた状態の基材１を用いる。例えば、主面１Ｓにおいて基材１の（０００１）面がオフ角θだけ傾斜した状態がこれにあたる。より詳細にいえば、係る状態の基材１は、主面１Ｓに平均間隔が約０．１μｍ、高さがおおよそ２〜１０Å程度（図２においては２〜５Å程度の場合を例示）の、理想的には概ね３原子層高さ程度までの微小な段差ＢＰ１が繰り返し形成されてなるものである。このオフ角により、上部層２の主面２Ｓにおいても、図２に示すように基材１の主面１Ｓにおける段差ＢＰ１とほぼ同程度の微小な段差ＢＰ２が略周期的に繰り返し形成されてなる。ただし、オフ角θが小さい場合は、オフ角θがない場合に主面を構成する結晶面を、実質的には上部層２の主面２Ｓであるとみなすことができる。例えば、基材１の主面１Ｓが、（０００１）面がオフ角θだけ傾斜した状態であれば、上部層２の主面２Ｓも実質的には（０００１）面であるということができる。
なお、上部層２を形成するに先立って基材１に施される処理の内容によっては、オフ角θを与えているにも関わらず段差ＢＰ１が明瞭に観察されない場合があるが、この場合も上記と同様に、上部層２の主面２Ｓにおいては微小な段差ＢＰ２が形成される。
さらに、本実施の形態においては、該エピタキシャル基板１０をそのままIII族窒化物結晶による種々のデバイス層の形成に供するのではなく、これに先だって、該エピタキシャル基板１０に対していったん所定の熱処理を行う。具体的には、所定の熱処理装置によって、少なくとも１５００℃以上に、好ましくは１６００℃以上で加熱する。熱処理装置による加熱温度の上限については、特に定めるものではないが、加熱温度を高くした場合、基材１と上部層２の組み合わせによっては、基材１と上部層２が反応して結晶品質を大幅に劣化させることがある。よって、基材１と上部層２の過度な反応が起こらない範囲で上限温度を設定することが望ましい。なお、加熱時間は、用いる熱処理装置その他の要因に基づいて適宜に定められるが、例えば、数十時間程度である。
図３は、このような加熱処理を施した後のエピタキシャル基板１０を下地基板として用いて、III族窒化物結晶を成長させた場合の成長過程を示す断面模式図である。III族窒化物結晶は、上部層２と同様に、例えばＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法などの公知の成膜手法によって形成される。
まず、図３（ａ）は、結晶成長前の状態、つまりは、加熱処理を施した後のエピタキシャル基板１０を示す図である。加熱処理を行うことで、上部層２の主面２Ｓにおいては、図３（ａ）に示すように、平均間隔が約５μｍ、高さが３原子層高さ以上の、好ましくは２０Å以上（図３においては約５０Åの場合を例示）の、処理前に比して著しく大きな段差ＢＰ３が形成される。特に、加熱処理前に上部層２の主面２Ｓにおいて原子ステップが明瞭に観察されるような場合、段差ＢＰ３は略周期的に繰り返し形成される。このことは、いわば、加熱処理によって段差が成長したとみることもできる。なお、この加熱処理は一種のアニール処理であるので、上部層２における結晶性の向上や転位ｄ１の低減といった結晶品質の改善も併せて実現される。
この転位ｄ１の低減は、上部層２内の表面部分のみで見出されるものではなく、基材１と上部層２界面の近傍０．０１μｍ程度の範囲においても、表面部分と同程度に見出されることが特徴的である。これは、熱処理することにより、基板との界面近傍においても複数の刃状転位の合体消失が起こっていることによる。これは、本実施の形態における改善方法を用いない場合、ＡｌＮエピタキシャル膜からなる上部層２の転位密度が、膜厚が厚くなるのに従い、漸次転位が減少していくのと対照的である。
なお、加熱温度を少なくとも１５００℃以上とするのは、現実的な加熱時間で段差ＢＰを形成することができるからである。１５００℃より低い温度では、数十時間程度の加熱処理では、表面に段差ＢＰが形成できなかった。
また、１６００℃以上とするのは、上部層２内の転位密度をより低減できるからである。
すなわち、本実施の形態においては、このように加熱処理によって結晶品質を改善されつつも上部層２の表面に著しく大きな段差を有するエピタキシャル基板１０を、III族窒化物結晶層３の成長用下地基板として用いることになる。
図３（ｂ）は、係るIII族窒化物結晶層３の成長初期段階の様子を模式的に示す図である。係る段階において、III族窒化物結晶３ｂは、個々の段差ＢＰ３の部分を起点に矢印ＡＲ１に示す略水平方向へと主として成長しつつ、垂直方向へも成長する。すなわち、係る段階では、いわゆるステップフロー成長による水平方向への選択的な成長が起こっていることになる。このとき、上部層２に存在していた転位ｄ１はIII族窒化物結晶３ｂへと貫通するが、III族窒化物結晶３ｂにおいてこの貫通転位ｄ２はIII族窒化物結晶３ｂの略水平方向への成長に伴って屈曲し、同じく略水平方向へと伸びていくことになる。
図３（ｃ）は、成長中期段階の様子を模式的に示す図である。この段階では、垂直方向についてみれば個々の段差ＢＰ３を越えてIII族窒化物結晶３ｃが形成されており、矢印Ａ２に示すように略水平双方向へ主として成長するようになっている。これにより、図示した状態では独立して成長している個々のIII族窒化物結晶３ｃが、やがては互いに接触することになる。なお、この段階では、転位ｄ２は屈曲したままの状態で伸長している。すなわち、結晶の選択的成長によって垂直方向への貫通転位ｄ２の伸長が阻害され、III族窒化物結晶３ｃの上方には貫通転位が存在しない低転位領域ＲＥが形成されていくことになる。
図３（ｄ）は、結晶同士の接触が起こった後の段階である、成長後期段階の様子を模式的に示す図である。この段階になると、III族窒化物結晶３ｄはもはや水平方向へは成長できないので、矢印ＡＲ３に示すように垂直方向へと成長していくことになる。その結果、III族窒化物結晶３ｄは層状になり、名実ともにIII族窒化物結晶層３を構成することになる。（０００１）面に対して所定のオフ角θを与えたサファイアを基材１とした場合、このとき、もともと略水平方向へと伸長していた該貫通転位ｄ２は、相異なる段差ＢＰ３を起点とするIII族窒化物結晶３ｃ同士が接触する部分に集中し、該部分において再び垂直方向へと伸長していくことになる。あるいは、その過程において貫通転位ｄ２同士の合体消失が起こることもある。
その結果、III族窒化物結晶層３においては、転位が多く存在する偏在領域ＲＥ１と、低転位領域ＲＥ２とが形成されることになる。偏在領域ＲＥ１は、その形成のプロセス上、エピタキシャル基板１０に存在する段差と同程度の間隔にて存在すると考えられ、III族窒化物結晶層３の表面を占める割合は低転位領域ＲＥ２に比して十分に小さい、ということができる。よって、低転位領域ＲＥ２の転位密度がIII族窒化物結晶層３全体の転位密度を代表するとみることができる。低転位領域においては、１×１０7／ｃｍ2程度の低転位が実現されるので、III族窒化物結晶層３は、全体としてみれば十分な低転位が実現された結晶層として得られることになる。
特に、図３(ｂ)〜（ｄ）のIII族窒化物結晶層３の成長様式は、Ａｌ含有量の少ないIII族窒化物結晶、特にＧａＮを成長する場合の典型例である。Ａｌの含有量が多くなればなるほど、段差ＢＰ３の中間部であるテラス部に核発生する確率が増え、テラス部において転位が貫通する確率も増大する。従って、Ａｌの含有量が多くなるほど、転位低減の効果は小さくなるものの、段差近傍での転位低減の効果は依然として残る。この際、段差近傍に空隙ができることもある。
また、III族窒化物結晶層３を少なくとも３μｍ以上の厚みに成長させた場合、その主面３Ｓは連続膜となる。また、III族窒化物結晶層３がＡｌを含む場合であっても、主面３Ｓにおいてピットが発生することもなく、ＡＦＭで測定される５μｍ□のｒａ値が、５Å以下になる程度な平坦性が実現される。これにより、該III族窒化物結晶層３を機能層とする各種半導体デバイスのデバイス特性が向上することになる。
以上、説明したように、本実施の形態によれば、オフ角が与えられてなる基材の上に、III族窒化物からなる、好ましくはＡｌＮにて上部層を形成したうえで、１５００℃以上で、好ましくは１６００℃以上で加熱処理を施すことにより、該上部層の表面に数原子層よりも大きな繰り返し段差を与えたエピタキシャル基板を、III族窒化物結晶層の成長用下地基板として用いる。これにより、結晶品質の良好なIII族窒化物結晶を得ることができる。さらには、結晶品質のよいIII族窒化物結晶を機能層とする、デバイス特性の良好な半導体素子が実現できる。
以下に、上述の実施の形態について、実施例および比較例を示す。
（実施例１）
本実施例においては、（０００１）面に対し０．１°のオフ角θを与えたサファイアを基材１とし、ＭＯＣＶＤ法によって、減圧雰囲気下１２００℃で、上部層２としてＡｌＮ層を膜厚１μｍで形成することにより、エピタキシャル基板１０を得た。本ＡｌＮ層と基材の間には、基材窒化層が挿入されている。ＡｌＮ層の結晶性を評価したところ、Ｘ線ロッキングカ−ブの（０００２）面の半値幅が６０秒、（１０−１２）面の半値幅が１２００秒であった。転位密度は、２×１０10／ｃｍ2であった。なお、Ｘ線ロッキングカーブ測定は、オープンスリットを用い、ωスキャン法により行い、（０００２）面を用いた場合は、ＡｌＮのｃ軸方向からの結晶ゆらぎの傾き成分を、（１０−１２）面を用いた場合は、ＡｌＮのｃ軸を中心とした結晶揺らぎの主に回転成分を測定するものである。ＡＦＭにより計測された５μｍ□の表面粗さ（ｒａ）は３Å以下であり、ＡＦＭ像においては、原子レベルの段差が観察された。
次に、エピタキシャル基板１０を熱処理炉の反応室内の所定位置に配置して、１気圧に保持しつつ窒素ガスを供給し、加熱処理を行った。加熱処理は、基材１の温度を１６５０℃として２０時間行った。
上記の熱処理の後、ＡｌＮ層の結晶品質を評価したところ、Ｘ線ロッキングカ−ブの（０００２）面の半値幅が１１０秒、（１０−１２）面の半値幅が６００秒であった。転位密度は、２×１０9／ｃｍ2であった。ＡＦＭ像においては、平均高さ４０Åで平均周期が５μｍの段差が明瞭に観察された。
さらに、このように得られたエピタキシャル基板１０に対して、ＭＯＣＶＤ法によって、大気圧雰囲気下１０５０℃で、ＧａＮ層を膜厚５μｍで形成した。係るＧａＮ層については、転位の偏在領域と低転位領域が確認された。後者における転位密度は、１×１０7／ｃｍ2であった。また、ＡＦＭ像においては、ＧａＮ層の表面には段差は観察されなかった。
（実施例２）
実施例１と同様に得られたエピタキシャル基板１０に対して、ＭＯＣＶＤ法によって、大気圧雰囲気下１１００℃で、Ａｌ0.2Ｇａ0.8Ｎ層を膜厚５μｍで形成した。係るＡｌ0.2Ｇａ0.8Ｎ層については、転位の偏在領域と低転位領域が確認された。後者における転位密度は、２×１０8／ｃｍ2であった。また、ＡＦＭ像においては、ＧａＮ層の表面には段差は観察されなかった。
（比較例）
上部層２を形成した後の加熱処理を省略した以外は、実施例１と同様の処理を行った。得られたＧａＮ層には、実施例の場合と同様に転位の偏在領域と低転位領域が確認されたが、後者における転位密度は、５×１０7／ｃｍ2であった。
すなわち、実施例のように、あらかじめ加熱処理を行っておいたエピタキシャル基板に対してＧａＮ層を形成する方が、加熱処理を行わない場合に比して転位が低減される、ということがいえる。
エピタキシャル基板１０の断面模式図である。 部分Ｐに係るエピタキシャル基板１０の拡大模式図である。 III族窒化物結晶の成長過程を示す断面模式図である。
符号の説明
１ 基材
１Ｓ （基材１の）主面
２ 上部層
２Ｓ （上部層２の）主面
３ III族窒化物結晶層
３Ｓ （III族窒化物結晶層３の）主面
１０ エピタキシャル基板
ＢＰ１〜ＢＰ３ 段差
ＲＥ、ＲＥ２ 低転位領域
ＲＥ１ （転位の）偏在領域
ＲＥ２ 低転位領域
ｄ、ｄ１ 転位
ｄ２ 貫通転位

Claims (7)

  1. エピタキシャル基板であって、
    主面にオフ角が与えられてなる基材と、
    前記主面上にエピタキシャル形成された、全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層と、
    を備え、
    前記上部層の形成温度よりも高くかつ１５００℃以上である加熱温度で加熱処理されてなることによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差が形成されてなる、
    ことを特徴とするエピタキシャル基板。
  2. 請求項１に記載のエピタキシャル基板であって、
    前記第１のIII族窒化物結晶の主面の結晶方位が（０００１）面である、
    ことを特徴とするエピタキシャル基板。
  3. 請求項１または請求項２に記載のエピタキシャル基板であって、
    前記第１のIII族窒化物結晶がＡｌＮである、
    ことを特徴とするエピタキシャル基板。
  4. 半導体素子であって、
    請求項１ないし請求項３のいずれかに記載のエピタキシャル基板の上に第２のIII族窒化物からなる機能層がエピタキシャル形成されてなり、
    前記機能層が、
    低転位領域と、
    前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、
    からなることを特徴とする半導体素子。
  5. エピタキシャル基板の製造方法であって、
    主面にオフ角が与えられてなる基材の該主面上に、所定の形成温度で全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層をエピタキシャル形成する形成工程と、
    前記形成温度よりも高くかつ１５００℃以上である加熱温度で加熱することによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差を形成する加熱工程と、
    を備えることを特徴とするエピタキシャル基板の製造方法。
  6. 半導体素子の製造方法であって、
    請求項５に記載の製造方法によって製造されたエピタキシャル基板の上に、第２のIII族窒化物からなる機能層をエピタキシャル形成することで、前記機能層を、
    低転位領域と、
    前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、
    からなるように形成する、
    ことを特徴とする半導体素子の製造方法。
  7. III族窒化物結晶において転位を偏在化させる方法であって、
    主面にオフ角が与えられてなる基材の該主面上に、全III族元素におけるＡｌの割合が８０モル％以上である第１のIII族窒化物結晶からなる上部層を所定の形成温度でエピタキシャル形成してなるエピタキシャル基板を、前記形成温度よりも高くかつ１５００℃以上である加熱温度で加熱することによって前記上部層の表面に前記基材の表面の段差よりも大きい周期的な段差を形成したうえで、前記エピタキシャル基板の上に第２のIII族窒化物によって前記III族窒化物結晶をエピタキシャル形成させることにより、前記III族窒化物結晶に、
    低転位領域と、
    前記周期的な段差と同程度の間隔で存在し、かつ前記機能層表面における存在割合が前記低転位領域に比して小さい転位偏在領域と、
    を形成する、
    ことを特徴とするIII族窒化物結晶における転位偏在化方法。
JP2005139769A 2005-05-12 2005-05-12 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法 Active JP5236148B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005139769A JP5236148B2 (ja) 2005-05-12 2005-05-12 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法
US11/417,936 US7575942B2 (en) 2005-05-12 2006-05-04 Epitaxial substrate, semiconductor element, manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal
EP06113690.9A EP1724378B1 (en) 2005-05-12 2006-05-09 Manufacturing method for epitaxial substrate and method for unevenly distributing dislocations in group III nitride crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005139769A JP5236148B2 (ja) 2005-05-12 2005-05-12 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法

Publications (2)

Publication Number Publication Date
JP2006319107A JP2006319107A (ja) 2006-11-24
JP5236148B2 true JP5236148B2 (ja) 2013-07-17

Family

ID=36928342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005139769A Active JP5236148B2 (ja) 2005-05-12 2005-05-12 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法

Country Status (3)

Country Link
US (1) US7575942B2 (ja)
EP (1) EP1724378B1 (ja)
JP (1) JP5236148B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7641735B2 (en) 2005-12-02 2010-01-05 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
WO2008088838A1 (en) 2007-01-17 2008-07-24 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9437430B2 (en) * 2007-01-26 2016-09-06 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2012003304A1 (en) 2010-06-30 2012-01-05 Crystal Is, Inc. Growth of large aluminum nitride single crystals with thermal-gradient control
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
JP2014154591A (ja) * 2013-02-05 2014-08-25 Asahi Kasei Corp ＧａＮ薄膜の製造方法及びＧａＮ薄膜
EP2973664B1 (en) 2013-03-15 2020-10-14 Crystal Is, Inc. Ultraviolet light-emitting device and method of forming a contact to an ultraviolet light-emitting device
EP3134913A4 (en) 2014-04-25 2017-11-01 Texas State University - San Marcos Material selective regrowth structure and method
JP6404655B2 (ja) * 2014-09-22 2018-10-10 Ｄｏｗａエレクトロニクス株式会社 ＡｌＮテンプレート基板およびその製造方法
CN105762064B (zh) * 2016-02-06 2020-08-21 上海新傲科技股份有限公司 用于氮化物生长硅衬底实时图形化的方法
JP6957536B2 (ja) * 2019-01-04 2021-11-02 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147316B2 (ja) * 1991-08-05 2001-03-19 日本電信電話株式会社 半導体発光素子の作製方法
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH09219409A (ja) * 1996-02-08 1997-08-19 Fujitsu Ltd 半導体成長基板及びその製造方法
JP3669848B2 (ja) * 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3427047B2 (ja) * 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP5017621B2 (ja) * 2000-08-03 2012-09-05 並木精密宝石株式会社 サファイヤ基板とその製造方法
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
AUPS240402A0 (en) * 2002-05-17 2002-06-13 Macquarie Research Limited Gallium nitride
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004335635A (ja) * 2003-05-06 2004-11-25 National Institute Of Advanced Industrial & Technology 微傾斜基板を用いた窒化物半導体薄膜素子及びその素子の製造方法
JP2004349522A (ja) * 2003-05-23 2004-12-09 Toshiba Ceramics Co Ltd 半導体基板の製造方法
JP4712450B2 (ja) 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法

Also Published As

Publication number Publication date
EP1724378A2 (en) 2006-11-22
US20060255363A1 (en) 2006-11-16
JP2006319107A (ja) 2006-11-24
EP1724378B1 (en) 2020-02-26
US7575942B2 (en) 2009-08-18
EP1724378A3 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
JP5236148B2 (ja) エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法
JP4712450B2 (ja) ＡｌＮ結晶の表面平坦性改善方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4823856B2 (ja) ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
JP2009147271A (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
US8039130B2 (en) Method of forming group-III nitride crystal, layered structure and epitaxial substrate
JP5665463B2 (ja) Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP5205265B2 (ja) Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板
JP5005266B2 (ja) ＡｌＮ結晶の作製方法およびＡｌＮ厚膜
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP2007142003A (ja) Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP5254263B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2020075842A (ja) 窒化物半導体
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP2007073975A (ja) Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350