JPH09219409A - 半導体成長基板及びその製造方法 - Google Patents

半導体成長基板及びその製造方法

Info

Publication number
JPH09219409A
JPH09219409A JP8022319A JP2231996A JPH09219409A JP H09219409 A JPH09219409 A JP H09219409A JP 8022319 A JP8022319 A JP 8022319A JP 2231996 A JP2231996 A JP 2231996A JP H09219409 A JPH09219409 A JP H09219409A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
layer
cdte
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8022319A
Other languages
English (en)
Inventor
Hiroshi Nishino
弘師 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8022319A priority Critical patent/JPH09219409A/ja
Publication of JPH09219409A publication Critical patent/JPH09219409A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 半導体成長基板及びその製造方法に関し、バ
ッファ層による横方向及び縦方向の格子不整合をさらに
緩和して、結晶性の良好なエピタキシャル層を再現性良
く得る。 【解決手段】 格子定数の差が15%以上ある半導体基
板1と半導体成長層5から半導体成長基板1を構成する
と際に、半導体基板1の{100}面4にオフ角を設
け、且つ、半導体成長層8の成長面である{111}面
9を、半導体基板1のオフ方向に沿った横方向の格子不
整合の緩和による傾き角と、その後の縦方向の格子不整
合の緩和による傾き角により決定される傾き角だけ傾け
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体成長基板及び
その製造方法に関するものであり、特に、HgCdTe
等のHgを含むII−VI族化合物半導体をSi等の異
種基板上に結晶性良くエピタキシャル成長させるための
半導体成長基板及びその製造方法に関するものである。
【0002】
【従来の技術】従来、赤外線検出半導体装置用の結晶と
しては、シリコン、InSb、PbSnTe、及び、H
gCdTeが用いられているが、10μm帯の赤外線に
感度を有する赤外線検出半導体装置としては、CdTe
基板上に成長させたHgCdTe、特に、Hg0.78Cd
0.22Te等が用いられている。
【0003】そして、近年の赤外線検出半導体装置の大
規模化に伴って大面積のHgCdTe結晶が必要になっ
てきているが、大面積のCdTe基板の入手が困難であ
るため、大面積の基板の入手が容易であるSiやGaA
s等の異種基板を用いることが試みられている。
【0004】この様な異種基板を用いる場合には、Hg
CdTe(300Kにおける格子定数:6.460〜
6.481Å)と、Si(300Kにおける格子定数:
5.4309Å)またはGaAs(300Kにおける格
子定数:5.6533Å)との格子定数の差を緩和する
ためにCdTeをバッファ層として設け、このCdTe
バッファ層上にHgCdTe層を成長させていた。
【0005】この場合、CdTe(300Kにおける格
子定数:6.481Å)とSiとの格子定数の差は約1
9%と大きいので、Siの(100)面上にCdTeの
(111)B面が成長層として現れ、これにより成長層
面内の横方向、即ち、CdTe層の<−211>方向に
見た格子面間隔のずれは3.4%に軽減される。なお、
結晶面及び結晶方位の表記において、“1バー”或いは
“2バー”等で表される指数を、本明細書においては便
宜的に“−1”或いは“−2”等で表記する。
【0006】図6(a)参照 この場合、図6(a)に示すように、Si基板11の
(100)面16とCdTe層12の(111)B面1
8が平行になる一般的なエピタキシャル関係によって成
長層は得られる。
【0007】図6(b)参照 しかし、反位相領域(antiphase domai
n)や双晶の発生を抑制するために、Si基板11をオ
フし表面13を(100)面16から<011>方向に
沿ってオフ角θだけ傾けた場合には、ステップ14,2
0の高さの違いによる縦方向の格子不整合を軽減するた
めに、Si基板11の(100)面16とCdTe層1
2の(111)B面18にずれが生じて、CdTe層1
2が傾き角δだけ傾くことになると考えられている。
【0008】このオフ角θと、縦格子不整合緩和による
傾き角δはNagaiが提唱している機構で決定される
ことになる(必要ならば、Journal of Ap
plied Physics,Vol.45,197
4,p.3789参照)。
【0009】即ち、CdTe層12のステップ20の高
さをdCdTe、Si基板11のステップ14の高さを
Si、及び、Si基板11のテラス15の幅をWとする
と、縦格子不整合緩和による傾き角δは、 tanδ=(dCdTe−dSi)/W で決定される。
【0010】なお、この場合のSi基板11のテラス1
5の幅Wは、Si基板11のオフ角θに依存し、 W=dSicotθ となり、また、この場合のSi基板11のステップ14
の高さdSiもオフ角θに依存し、θ>2°の場合には、
Siは2原子層分の高さ、即ち、格子定数の1/2とな
る。
【0011】
【発明が解決しようとする課題】しかし、この様なCd
Te層12をバッファ層として設けたSi基板をHgC
dTe成長用半導体成長基板として用いた場合も、Cd
Te層12による横方向及び縦方向の格子不整合の緩和
が充分でないためその上に成長させたHgCdTe層の
結晶性が良好ではなく、且つ、その結晶性にばらつきが
あるという問題があった。
【0012】したがって、本発明は、CdTe層等のバ
ッファ層による横方向及び縦方向の格子不整合をさらに
緩和して、結晶性の良好なエピタキシャル層を再現性良
く得ることを目的とする。
【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)乃至(d)参照 (1)本発明は、半導体基板1とその上に設けた半導体
成長層5からなり、且つ、半導体基板1と半導体成長層
5との間の格子定数の差が15%以上ある半導体成長基
板1において、半導体基板1として{100}面4にオ
フ角を設けた半導体基板1を用いると共に、半導体成長
層8の成長面である{111}面9の傾き角が、半導体
基板1のオフ方向に沿った横方向の格子不整合の緩和に
よる傾き角と、その後の縦方向の格子不整合の緩和によ
る傾き角により決定されることを特徴とする。
【0013】この様に、成長初期において、半導体成長
層5の{111}面6を半導体基板1の{100}面4
から所定角δ1 だけ傾くように成長させることによっ
て、半導体基板1と半導体成長層5とが単位格子胞集団
として格子整合してオフ方向に沿った横方向の格子不整
合が緩和され、且つ、その後の成長において、Naga
iの関係式に基づいて所定角δ2 だけ逆方向に傾くこと
により縦方向の格子不整合が緩和され、全体として、半
導体成長層8の{111}面9は半導体基板1の{10
0}面4に対してδ2 −δ1 だけ傾いて、横方向及び縦
方向の格子不整合の緩和が行われることになる。
【0014】(2)また、本発明は、上記(1)におい
て、半導体基板1と半導体成長層5との界面におけるオ
フ方向に沿った半導体基板1の単位結晶面間隔をL1
半導体成長層5の単位結晶面間隔をL2 とし、また、原
子数をnとした場合、nL1−(n−1)L2 の絶対値
が最小になる原子数nによって決まる単位格子胞集団の
幅nL1 が、オフ角によって決定される半導体基板1の
テラス3の平均幅の2倍よりも大きいことを特徴とす
る。
【0015】この様にテラス3の幅W1 を、nL1 >2
1 にすることによって、成長初期には、半導体成長層
5がcosδ1 =nL1 /(n−1)L2 で決まる傾き
角δ 1 だけ傾き、幅nL1 を単位とする単位格子胞集団
を形成することによって、横方向の格子不整合が緩和さ
れる。
【0016】(3)また、本発明は、上記(1)または
(2)において、半導体基板1がSiからなり、また、
半導体成長層5がCdTeからなることを特徴とする。
【0017】上記(1)または(2)の構成の採用は、
HgCdTeを成長させるためのCdTe/Si成長基
板において最も有効に機能し、大口径で、且つ、結晶性
の優れたHgCdTe結晶を再現性良く得ることがで
き、赤外線検出半導体装置のコストダウンを可能にす
る。
【0018】(4)また、本発明は、上記(3)におい
て、半導体基板1に設けたオフ角が、〔011〕方向に
2.5°以上であることを特徴とする。
【0019】基板がSi場合、オフ角θを〔011〕方
向に2.5°以上とすることによって、nL1 >2W1
の関係を満たし、且つ、結晶性の優れたCdTeバッフ
ァ層を再現性良く成長させることが可能になる。
【0020】(5)また、本発明は、半導体成長基板1
の製造方法において、{100}面4の〔011〕方向
に2.5°以上のオフ角を設けたSi基板表面にCdT
e層の成長温度より低温でTeを付着させたのちアニー
ルを施し、次いで、Si基板のオフ方向に沿った横方向
の格子不整合の緩和による傾き角と、その後の縦方向の
格子不整合の緩和による傾き角とにより決定される傾き
角だけ{111}面9から傾いたCdTe層を成長させ
ることを特徴とする。
【0021】この様に、Si基板表面にTeを付着させ
たのちアニールを施して、成長するCdTe層の結晶方
向を揃えるための前処理を行ったのち、横方向及び縦方
向の格子不整合緩和による傾き角を有するCdTe層を
成長させることにより、成長初期における横方向格子不
整合を緩和するための傾きの方向の一義的に制御するこ
とができ、双晶のない結晶性に優れたCdTe層を再現
性良く成長させることができる。
【0022】
【発明の実施の形態】まず、図2を参照して本発明の実
施の形態における横方向の格子不整合緩和の原理を説明
する。 図2(a)参照 図2(a)はオフ角のない通常のSi/CdTe界面近
傍の結晶状態を模式的に示した図であり、この様な成長
系では成長面方位の変換が起こっているため、即ち、
(100)面上に(111)B面が成長しているため、
界面においてSiとTeの原子が1:1に対応していな
い。
【0023】この場合、Si基板11の(100)面表
面の結晶配列における<011>方向に取った単位格子
面間隔LSiは約3.840Åであり、一方、CdTe層
12の(111)B面の<−211>面方向に取った単
位格子面間隔LCdTe、即ち、Te原子の間隔は約3.9
69Åであり、その格子不整合は約3.4%となる。
【0024】図2(b)参照 この様な、通常の状態の界面においては、Si基板11
とCdTe層12とを1原子分だけ面配置をずらして、
31個のLSiと30個のLCdTeとが対応するようにすれ
ば、最も面間隔のマッチングが良好になる。
【0025】即ち、nLSi−(n−1)LCdTeの絶対値
が最小に成る原子数nは、 nLSi−(n−1)LCdTe=3.84n−3.969(n−1) =3.969−0.129n=0 から、n≒30.77となり、したがって、LSiが31
個の時に面間隔の差が最小になる。
【0026】図2(c)参照 そして、CdTe層12の(111)B面がさらにδ1
=1.78°だけ傾くと、cos1.78°=31LSi
/30LCdTeであるので、31LSiと30LCd Teの長さ
が等しくなり、31LSi,30LCdTeを単位格子胞集団
とする面間隔によって横方向の格子整合が行われること
になる。
【0027】次に、図3を参照して、本発明の実施の形
態における横方向の格子不整合緩和を具体的に説明す
る。 図3(a)参照 先ず、(100)面16を主面とするSi基板11を<
011>方向にオフ角θ1 だけオフし、高さdSiのステ
ップ14及び幅W1 のテラス15からなる表面13を形
成する。
【0028】なお、この場合のオフ角θ1 としては、2
°、4°、及び、8°を用いて実験を行ったが、この場
合の通常のステップ14の高さdSiは2原子層分の高
さ、即ち、格子定数の1/2であり、また、テラス15
の幅W1 はW1 =dSicotθ 1 の関係式によって決定
される。
【0029】この場合のテラス15の幅W1 は、Siの
格子定数を5.4309Åとすると、θ1 が2°、4
°、及び、8°の場合、W1 =(5.4309/2)c
otθ 1 の関係式から、夫々、77.77Å、38.8
3Å、及び、19.40Åとなる。
【0030】次いで、Si基板11を洗浄処理したの
ち、基板温度を350〜450℃、例えば、410℃と
した状態で、DETe(ジエチルテルル)を5〜20s
ccm、例えば、12sccm、キャリアガスとしての
2 を6000sccm流して圧力が150Torrな
るようにして、Si基板11の表面にTeを付着させ
る。
【0031】次いで、基板温度を600〜800℃、例
えば、700℃とし、H2 を6000sccm流して圧
力を150Torrとした水素雰囲気中で、5〜30
秒、例えば、10秒間アニールする。
【0032】この様な、前処理を施すことによって、S
i基板11の各テラス15上に成長するCdTe層12
の成長初期におけるCdTe層12の傾きの方向を一義
的に揃えることができ、全体として双晶を含まない均一
な単結晶を再現性良く得ることができる。
【0033】次いで、基板温度を400〜420℃、例
えば、410℃とした状態で、H2を6000scc
m、DMCd(ジメチルカドミウム)を0.1〜2.0
sccm、例えば、0.6sccm、及び、DETe
(ジエチルテルル)を3.5〜6.0sccm、例え
ば、4.8sccm流して圧力を50〜300Tor
r、例えば、150Torrとした状態のMOVPE法
(有機金属気相成長法)によって、厚さ1.5μmのC
dTe層12を成長させる。
【0034】図3(b)参照 図3(b)は、図3(a)における破線の楕円内を拡大
して模式的に示したものであり、CdTe層12の成長
初期において、CdTe層12はSi基板11のテラス
構造に沿って配列しようとするが、ステップ14におい
て原子配列が矢印の方向に押されて原子配列が傾き、3
1LSiと30LCdTeが一致するように傾き角δ1 (≒
1.78°)だけ傾いた単位格子胞集団17が積層する
ように成長が生じて横方向の格子不整合を緩和し、その
結果、CdTe層12の成長面である(111)B面1
8はδ1 だけ傾くことになる。
【0035】そして、この場合の成長初期のCdTe層
12の表面19におけるテラス21の幅W2 は、ステッ
プ20と、表面19の(111)B面18に対する傾斜
角θ 2 とによって、 W2 =LCdTecotθ2 =LCdTecot(θ1 −δ1 ) となり、W1 =LSicotθ1 で表されるSi基板11
のテラス15の幅W1 よりも大きくなる。
【0036】次いで、成長を続けると、上述のNaga
iの関係式にしたがって、縦方向の格子不整合の緩和が
生じ、図1に示したように、CdTe層12の(11
1)B面18はtanδ2 =(dCdTe−dSi)/W2
決定される傾き角δ2 だけ逆方向に傾くことになり、そ
の結果、最終的なCdTe層12の(111)B面18
は、Si基板11の(100)面に対して傾き角δ
0 (=δ2 −δ1 )だけ傾くことになる。
【0037】図4参照 図4は、この様にして成長させたCdTe層12の(1
11)B面18の傾き角δ0 のSi基板11の(10
0)面16に対するオフ角θ1 依存性を示す図であり、
傾き角δ0 はX線回折によって測定したものである。
【0038】図における実線は、本発明の結果を示すも
ので、本発明における傾き角δ0 は、破線で示す従来の
Nagaiモデルによって求められる角度よりもかなり
小さいことがわかり、上で説明したモデルに近い角度が
得られた。
【0039】なお、オフ角が2°の場合には、上で説明
したモデルからずれることになるが、これは、θ1 =2
°における、テラス幅W1 が77.77Åと、31LSi
/2=59.52Å比べてかなり長くなり、30LCdTe
を単位とする単位格子胞集団が形成される際に、ステッ
プ14の影響が少なくなり、30LCdTeを31LSiに整
合させる際の傾きの方向が一義的に決まらないため、全
体にばらつきが生じるためであると考えられる。
【0040】即ち、この様に、オフ角θ1 が小さすぎる
と、結果としての傾き角δ0 は小さくなるものの、均一
な結晶が得られないので、上で説明したモデルを適用し
て均一な単結晶を再現性良く成長させるためには、テラ
ス幅W1 を31LSi/2程度以下にする必要があり、そ
のためのオフ角θ1 は約2.5°以上である。
【0041】図5参照 図5は、オフ角θ1 を8°とした場合に得られたCdT
e層12の結晶性をX線FWHM(Full Widt
h Half Maximum:半値幅)により調べた
もので、FWHMが小さいほど結晶性が良好であるの
で、図5からは傾き角δ0 が小さいほど結晶性が良好な
CdTe層12が得られているのが確認された。
【0042】この様に、本発明においては、Si基板の
オフ角θ1 を制御することによって、従来の縦方向の格
子不整合緩和とともに、横方向の格子不整合緩和をもた
らすことができるので、結晶性の良好な大口径のCdT
e/Si成長基板を得ることができる。
【0043】また、それと同時に、Si基板表面にTe
を付着しアニールする前処理工程の温度を制御すること
によって、横方向の格子不整合緩和のための成長初期に
おけるCdTe層の傾きの方向を一義的に揃えることが
できるものである。
【0044】また、CdTe層12を成長させる際の、
成長温度、或いは、VI族原料ガス/II族原料ガスの
比を制御することによって双晶の発生を抑制して、均一
な単結晶を得ることができる。
【0045】即ち、成長温度を高くしたり、また、VI
族原料ガス/II族原料ガスの比を小さくすると双晶が
発生しやすくなるので、成長温度、及び、VI族原料ガ
ス/II族原料ガスの比は、夫々、400〜420℃、
及び、6〜10の範囲であることが望ましい。
【0046】なお、上記の実施の形態の説明において
は、CdTe/Si系についてしか説明していないが、
本発明はこの様なCdTe/Si系に限られるものでは
なく、構成定数の差が15%以上異なる半導体の組合せ
に適用されるものである。
【0047】
【発明の効果】本発明によれば、CdTe等のバッファ
層を設けた大面積のSi基板上にHgCdTe等の結晶
層を成長させる際に、Si基板のオフ角及び前処理温度
等を制御することによって、成長初期において再現性良
く横方向の格子不整合を緩和することができ、それによ
って、特性の優れた赤外線検知半導体装置を安価に提供
することができる。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明における横方向の格子不整合緩和の原理
的説明図である。
【図3】本発明における横方向の格子不整合緩和の具体
的説明図である。
【図4】CdTe層の傾き角δ0 とSi基板のオフ角と
の相関関係の説明図である。
【図5】CdTe層の結晶性の傾き角δ0 依存性の説明
図である。
【図6】従来の格子不整合緩和の説明図である。
【符号の説明】
1 半導体基板 2 ステップ 3 テラス 4 {100}面 5 半導体成長層 6 {111}面 7 テラス 8 半導体成長層 9 {111}面 10 ステップ 11 Si基板 12 CdTe層 13 表面 14 ステップ 15 テラス 16 (100)面 17 単位格子胞集団 18 (111)B面 19 表面 20 ステップ 21 テラス

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板とその上に設けた半導体成長
    層からなり、且つ、前記半導体基板と前記半導体成長層
    との間の格子定数の差が15%以上ある半導体成長基板
    において、前記半導体基板として{100}面にオフ角
    を設けた半導体基板を用いると共に、前記半導体成長層
    の成長面である{111}面の傾き角が、前記半導体基
    板のオフ方向に沿った横方向の格子不整合の緩和による
    傾き角と、その後の縦方向の格子不整合の緩和による傾
    き角により決定されることを特徴とする半導体成長基
    板。
  2. 【請求項2】 上記半導体基板と上記半導体成長層との
    界面における、上記オフ方向にそった前記半導体基板の
    単位結晶面間隔をL1 、前記半導体成長層の単位結晶面
    間隔をL2 とし、また、原子数をnとした場合、nL1
    −(n−1)L2 の絶対値が最小になる原子数nによっ
    て決まる単位格子胞集団の幅nL1 が、前記オフ角によ
    って決定される前記半導体基板の平均テラス幅の2倍よ
    りも大きいことを特徴とする請求項1記載の半導体成長
    基板。
  3. 【請求項3】 上記半導体基板がSiからなり、また、
    上記半導体成長層がCdTeからなることを特徴とする
    請求項1または2に記載の半導体成長基板。
  4. 【請求項4】 上記半導体基板に設けたオフ角が、〔0
    11〕方向に2.5°以上であることを特徴とする請求
    項3記載の半導体成長基板。
  5. 【請求項5】 {100}面の〔011〕方向に2.5
    °以上のオフ角を設けたSi基板表面に、CdTe層の
    成長温度より低温でTeを付着させたのちアニールを施
    し、次いで、前記Si基板のオフ方向に沿った横方向の
    格子不整合の緩和による傾き角と、その後の縦方向の格
    子不整合の緩和による傾き角とにより決定される傾き角
    だけ{111}面から傾いたCdTe層を成長させるこ
    とを特徴とする半導体成長基板の製造方法。
JP8022319A 1996-02-08 1996-02-08 半導体成長基板及びその製造方法 Withdrawn JPH09219409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8022319A JPH09219409A (ja) 1996-02-08 1996-02-08 半導体成長基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8022319A JPH09219409A (ja) 1996-02-08 1996-02-08 半導体成長基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09219409A true JPH09219409A (ja) 1997-08-19

Family

ID=12079411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8022319A Withdrawn JPH09219409A (ja) 1996-02-08 1996-02-08 半導体成長基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09219409A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319107A (ja) * 2005-05-12 2006-11-24 Ngk Insulators Ltd エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびiii族窒化物結晶における転位偏在化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319107A (ja) * 2005-05-12 2006-11-24 Ngk Insulators Ltd エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、およびiii族窒化物結晶における転位偏在化方法

Similar Documents

Publication Publication Date Title
US6521514B1 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP3263964B2 (ja) 半導体装置形成用結晶とその製造方法
Kuech et al. Epitaxial growth of Ge on< 100> Si by a simple chemical vapor deposition technique
JP2596547B2 (ja) 太陽電池及びその製造方法
CA1337170C (en) Method for forming crystalline deposited film
JPH09219409A (ja) 半導体成長基板及びその製造方法
JPH06232058A (ja) エピタキシャル半導体構造製造方法
Ebe et al. (111) A CdTe rotation growth on (111) Si with low growth rate by metalorganic chemical vapor deposition
Lalev et al. Hot wall epitaxy of high-quality CdTe/Si (1 1 1)
JPH033233A (ja) 化合物半導体単結晶薄膜の成長方法
Lalev et al. Direct growth of CdTe (1 0 0) epilayers on Si (1 0 0) substrate by hot wall epitaxy
JP2845464B2 (ja) 化合物半導体の成長方法
Zhang et al. Selective growth of CdTe on Si and GaAs substrates using metalorganic vapor phase epitaxy
Belenchuk et al. Growth of (1 1 1)-oriented PbTe thin films on vicinal Si (1 1 1) and on Si (1 0 0) using fluoride buffers
JP2961188B2 (ja) Soi基板の作製方法
JP2651146B2 (ja) 結晶の製造方法
Ohshima et al. Initial growth of GaN on sapphire (0 0 0 1) using an amorphous buffer layer formed at room temperature by RF-MBE
Richards-Babb et al. An Atomic Force Microscopy Study of the Initial Nucleation of GaN on Sapphire
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法
JP3635472B2 (ja) 赤外線検出装置及びその製造方法
JP3985288B2 (ja) 半導体結晶成長方法
JP2733167B2 (ja) 化合物半導体薄膜の選択的成長方法
Nagano et al. Atomically flat (0 0 1) GaAs surface prepared by two-step atomic-hydrogen treatment and its application to heteroepitaxy of GaN
JPH0239441A (ja) 化合物半導体結晶の製造方法
JPH05335261A (ja) 単結晶半導体薄膜の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506