KR100518353B1 - Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법 - Google Patents

Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법 Download PDF

Info

Publication number
KR100518353B1
KR100518353B1 KR10-2002-0016838A KR20020016838A KR100518353B1 KR 100518353 B1 KR100518353 B1 KR 100518353B1 KR 20020016838 A KR20020016838 A KR 20020016838A KR 100518353 B1 KR100518353 B1 KR 100518353B1
Authority
KR
South Korea
Prior art keywords
group iii
iii nitride
semiconductor layer
substrate
metal film
Prior art date
Application number
KR10-2002-0016838A
Other languages
English (en)
Other versions
KR20020076198A (ko
Inventor
유스이아키라
시바타마사토모
오시마유이치
Original Assignee
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌 케이블 리미티드 filed Critical 히다찌 케이블 리미티드
Publication of KR20020076198A publication Critical patent/KR20020076198A/ko
Application granted granted Critical
Publication of KR100518353B1 publication Critical patent/KR100518353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

결함밀도가 낮고 휨이 작은 III족 질화물 반도체기판을 제공하기 위해, 본 발명은 사파이어기판(1)의 C면((0001)면)에 GaN층(2)을 형성하며, 그 위에 티탄막(3)을 형성하며, 그 기판을 수소기체함유분위기 또는 수소함유화합물의 기체 분위기에서 열처리하여 GaN층(2)에 보이드들을 형성하고, 그 후 GaN층(2') 위에 GaN층(4)을 형성한다.

Description

ＩＩＩ족질화물로 된 반도체기판 및 그 제조방법{Semiconductor substrate made of group III nitride, and process for manufacture thereof}
본 발명은 질화물계 화합물반도체로 된 결정성(결정질) 기판, 및 그 제조방법에 관한 것이다.
GaN계 화합물반도체, 이를테면 GaN(gallium nitride), InGaN(indium gallium nitride) 및 GaAlN(gallium aluminum nitride)은 청색발광다이오드(청색LED) 및 레이저다이오드(LD)용 재료들로서 각광받고 있다. 게다가, GaN계 화합물반도체들을 그것들의 높은 내열성 및 환경친화성의 특징들을 사용하여 전자기기들에 응용하기 위한 개발이 시작되었다.
GaN계 화합물반도체들의 벌크(bulk)결정성장은 곤란하고, 그러므로, 실용에 적합할 수 있는 GaN기판이 아직은 얻어지지 않았다. 오늘날 광범위하게 실제 사용되는 GaN성장용 기판은 사파이어이고, 단결정 사파이어기판 위에 금속유기기상에피택시(metal-organic vapor phase epitaxy; MOVPE)에 의해 GaN을 에티택셜성장하는 방법이 통상 사용되고 있다.
사파이어기판의 격자상수는 GaN의 격자상수와는 다르므로, 연속하는 GaN 단결정성 막은 사파이어기판 위에 직접 성장될 수 없다. 그러므로, 격자의 변형(strain)을 저온에서 사파이어기판 위에 성장된 AlN 또는 GaN으로 된 완충층으로써 완화시킨 후 GaN을 그 위에 성장시키는 공정이 제안되었다(일본특개소63-188983호). 저온에서 성장된 질화물층을 완충층으로서 사용하는 것은 GaN의 단결정성 에피택셜성장이 가능하게 한다. 그러나, 이 방법도 기판 및 결정간의 격자부정합(lattice mismatching)을 보상할 수 없고, GaN막은 다수의 결함들을 가진다. 이러한 다수의 결함들은 GaN계 LD의 제조를 방해한다고 생각된다. 근년에, 사파이어와 GaN간의 격자상수들의 차이로 인한 결함들의 밀도를 줄이는 방법으로서, 결정성장기법들, 이를테면, ELO[Appl. Phys. Lett. 71(18) 2638 (1997)], FIELO[Jpn. J. Appl. Phys. 38, L184 (1999)] 및 펜데오(pendeo)에피택시[MRS Internet J. Nitride Semicond. Res. 4S1, G.38 (1999)]가 제안되었고, 극히 높은 결정품질을 갖는 GaN에피택셜웨이퍼들이 얻어져 왔다.
낮은 결함밀도를 갖는 단결정성 GaN층들이 ELO와 FIELO와 같은 방법들을 사용하여 성장될 수 있지만, 전술한 에피택셜 웨이퍼는 여전히 사파이어 및 GaN간의 격자상수들 또는 열팽창계수들의 차이로 인해 기판이 휜다(warp)는 문제를 가지고 있다. 기판이 휘는 경우, 이 기판은 취급 중에 쉽사리 파손될 뿐만 아니라, 마스크패턴은 디바이스공정의 포토리소그래피단계 등에서 기판 위에 인쇄될 때 기판의 표면에 균일한 초점으로 투영될 수도 없고, 그래서 디바이스 제조수율이 떨어진다. 이런 이유로, 낮은 결함밀도를 갖는 휨없는 GaN에피택셜 기판의 개발이 강하게 요청되었다. 게다가, 낮은 결함밀도를 갖는 휨없는 GaN벌크기판의 개발이 주로 요망되었지만, 큰 벌크 GaN결정의 제작은 매우 어렵고, 실용에 적합할 결정은 아직 얻어지지 않았다. 최근에, 기판 위에 HVPE(hydride vapor phase epitaxy)법 등을 이용하여 두꺼운 GaN막의 이종(hetero)-에피택셜성장에 의해 독립형(freestanding) GaN기판을 생성한 후 생성에 이용된 기판을 제거하는 방법이 제안되어 있다. 그러나, 이 방법에서, 사파이어기판으로부터 성장된 GaN을 식각에 의해 분리하기 위한 기법은 아직 개발되지 않았다. 사파이어기판을 연마에 의해 기계적으로 제거하는 방법이 시도되었지만, 기판의 휨이 연마단계 중에 증가되고 기판의 파손이 일어날 수 있기 때문에 아직 실사용에 이용되지는 않는다. 두꺼운 GaN층이 HVPE법에 의해 성장된 후 GaN층만을 박리하기 위해 레이저펄스들을 조사하는 방법은, "Jpn. J. Appl. Vol. 38 (1999) Pt. 2, No. 3A"에 보고되었다. 그러나, 이 방법도 기판에서 크랙이 쉽사리 유발된다는 문제를 가진다. 쉽사리 제거될 수 있는 기판을 사용하는 방법으로는, 일본공개특허공보 제2000-012900호가 GaAs기판 위에 HVPE법에 의해 두꺼운 GaN층을 성장시킨 후 GaAs기판을 제거하는 방법을 개시한다. 이 방법을 사용하여 큰 치수의 GaN기판이 비교적 높은 수율로 생산될 수 있지만, GaN결정들의 성장 동안에 GaAs기판이 분해되고, As이 GaN 속에 불순물로서 혼합된다는 문제가 있다. 에피택셜성장된 GaN의 결함밀도를 줄이기 위해서는, 전술한 FIELO에서와 같이 패턴화된 마스크를 사용한 선택적 성장이 효과적이고 그러한 기법들이 일본특개평10-312971호 등에 개시되어 있지만, 기판을 쉽사리 분리하기 위한 기법이 없기 때문에, 이와 같은 접근법은 독립형 GaN기판의 제조에 아직 적용되지 않고 있다.
전술한 문제들을 감안하여, 본 발명의 목적은 결함밀도가 낮고 휨이 적은 III족질화물로 된 반도체기판을 제공함에 있다.
본 발명에 따르면, III족질화물로 이루어진 반도체기판을 제조하는 방법이 제공되고, 이 방법은, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판상에 금속막을 형성하는 단계; 상기 기초기판을 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및 III족질화물로 된 상기 제1반도체층 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함한다.
또 본 발명에 따르면, III족질화물로 이루어진 반도체기판을 제조하는 방법으로서, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계; 상기 기초기판을 수소기체함유분위기 또는 수소함유화합물기체 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및 상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법이 제공된다.
또 본 발명에 따르면, III족질화물로 이루어진 반도체기판을 제조하는 방법으로서, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계; 상기 기초기판을 질소기체, 산소기체 또는 질소기체 및 산소기체의 혼합물을 함유한 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및 상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법이 제공된다.
또 본 발명에 따르면, III족질화물로 이루어진 반도체기판을 제조하는 방법으로서, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계; 상기 기초기판을 질소기체함유분위기 또는 질소함유화합물기체 분위기에서 열처리하여, 상기 금속막의 표면을 그것의 질화물로 바꾸는 단계; 상기 기초기판을 수소기체함유분위기 또는 수소함유화합물기체 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및 상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법이 제공된다.
또 본 발명에 따르면, III족질화물로 이루어진 반도체기판을 제조하는 방법으로서, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계; 상기 기초기판을 질소기체 또는 질소함유화합물기체와 수소기체 또는 수소함유화합물기체를 함유한 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하고 상기 금속막의 표면을 그것의 질화물로 바꾸는 단계; 및 상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법이 제공된다.
게다가, 본 발명에 따르면, III족질화물로 된 반도체기판이 제공되며, 이 반도체기판은, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판; 및 상기 기초기판 위에 형성되며 III족질화물로 된 제2반도체층을 포함하며, 금속막 또는 질화금속막이 III족질화물로 된 상기 제1반도체층과 III족질화물로 된 상기 제2반도체층 사이에 개재하고, 보이드들이 III족질화물로 된 상기 제1반도체층에 마련된다.
본 발명에 따르면, 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판; 및 상기 기초기판 위에 형성되며 III족질화물로 된 제2반도체층을 포함하며, 보이드들이 III족질화물로 된 제1반도체층에 마련되고, III족질화물로 된 제1반도체층에서의 보이드들의 비율은 체적%로 20% 이상 90% 이하인 III족질화물 반도체기판이 제공된다.
또 본 발명에 따르면, 기초재료 위에 형성되며 보이드들을 포함하고 있는 반도체층을 갖는 기초기판 위에 III족질화물로 된 반도체층을 형성하고, 그 후 III족질화물로 된 상기 반도체층을 상기 기초기판으로부터 분리하여 제조된 III족질화물로 된 반도체층을 포함하는 III족질화물 반도체기판이 제공된다.
본 발명에 따른 제조방법에서는, 미세 홀들이 열처리의 결과로서 금속막 또는 질화금속막에 형성되는 구성이 채택되어도 좋다.
본 발명은, III족질화물 반도체층이 보이드들을 갖는 표면에 놓이는 구조를 채택하므로, 다음과 같은 효과들을 나타낸다:
첫째로, III족질화물로 되며 낮은 결함밀도와 높은 결정품질을 갖는 반도체기판이 얻어질 수 있다. 이것은, 보이드들을 갖는 층이 변형완화층으로서 역할을 하여, 기초기판 및 III족질화물 제2반도체층간의 격자상수들 또는 열팽창계수들의 차이로 인한 변형을 완화시킬 것이기 때문이다.
둘째로, 얻어진 반도체기판의 휨은 현저히 줄어들 수 있고, 그로 인해 디바이스공정을 위한 포토리소그래피단계에서의 수율이 개선될 수 있다. 이것은, 보이드들을 갖는 층이 변형완화층으로서 역할을 하여, 기판 및 III족질화물의 제2반도체층간의 격자상수들 또는 열팽창계수들의 차이로 인한 변형을 완화시킬 것이기 때문이다.
셋째로, 기초기판이 쉽사리 제거될 수 있으므로, 잘 성형된 GaN 단결정으로 된 독립형 기판을 크랙과 결함 없이 용이하게 얻을 수 있다. 이것은, 보이드들을 갖는 층이 기초기판과 III족질화물의 제2반도체층 사이에 개재되고 그로 인해 기초기판은 화학적 작용, 기계적 충격 등에 의해 용이하게 제거될 수 있기 때문이다.
보이드들을 갖는 층 위에 GaN층을 형성하는 방법으로는, 일본공개특허공보 제2000-277435호가, 내(耐)계면활성영역(Si잔류영역)이 형성되고 GaN계 반도체가 이 영역 위에 공동을 남기면서 성장되어 전위(dislocation)밀도를 줄이는 방법을 개시한다. 이에 대하여, 본 발명에서는, 더 미세한 보이드들이 농밀하고 균일하게 형성된다. 이러한 보이드들의 형성에 의해, 변형(strain)완화효과가 더욱 현저하게 되고 화학적 작용제가 더 용이하게 번지게되어, 기초기판을 제거하기가 더 용이하다.
다양한 방법들이 III족질화물로 된 반도체층에 보이드들을 형성하기 위해 선택될 수 있지만, 금속막이 III족질화물의 제1반도체층 위에 형성된 다음 기판은 수소기체 또는 수소함유화합물의 기체 분위기에서 열처리되는 전술한 방법이 바람직하게 사용될 수 있다. 게다가, 기판은 질소기체, 산소기체 또는 이것들의 혼합물을 함유한 분위기에서 열처리될 수도 있다. 이 열처리에 의해, III족질화물의 제1반도체층의 결정구조는 분해되고, 질소와 같은 구성원소들은 기화되어, 그 층에 보이드들이 형성되게 한다. 이 방법에 의하면, 변형을 충분히 완화시킬 수 있는 다공성의(porous) 층이 양호한 제어하에 안정적으로 형성될 수 있다. 특히, 열처리조건들의 적절한 선택은 좋은 제어하에 소망의 보이드비율(백분율)을 달성할 수 있다.
본 발명의 발명자들은, 특정 금속, 이를테면, 티타늄, 니켈, 탄탈륨, 텅스텐 등이 III족질화물로 된 반도체층 위에 적층되고 열처리가 수소함유분위기에서 행해지는 경우, III족질화물의 반도체층에 보이드들이 형성됨을 발견하였다. 게다가, 본 발명자들은 티타늄막의 표면이 그것의 질화물로 바뀐다면 III족질화물로 된 반도체의 단결정이 그 위에서 에피택셜성장될 수 있음을 발견하였다.
티타늄과 같은 금속으로 된 막이 III족질화물로 된 제2반도체층이 성장되는 분위기에 노출된다면, 그 표면은 질화(nitrification)를 겪게 되므로, 질화를 위한 특정 단계는 반드시 채용되지 않아도 된다. 그러나, III족질화물로 된 제2반도체층의 에피택셜성장의 생산성을 증가시키기 위해서는 질화의 정도를 제어하는 단계가 독립적으로 제공되는 것이 바람직하다. 또한, 보이드형성단계를 위한 열처리환경에서 질소기체 또는 수소기체와 함께 질소원자들을 함유한 화합물로 된 기체를 도입함으로써 보이드들의 형성과 동시에 티타늄은 그것의 질화물로 바뀔 수 있다. III족질화물로 되며 보이드들을 갖는 제1반도체층은, 사파이어기판과 III족질화물 제2반도체층간의 격자상수들의, 특히 열팽창계수들의 차이로 인한 변형을 완화시키는데 효과가 있어, 결함밀도들을 줄일 수 있게 하고 III족질화물로 되며 휨이 적은 반도체기판을 제조할 수 있게 한다. 그에 더하여, 티타늄과 같은 금속으로 된 막은, III족질화물로 된 밑에 있는 제1반도체층에 보이드들이 형성되는 것을 돕고, 동시에, III족질화물로 된 제2반도체층을 높은 결정품질로 에피택셜성장시키는 완충층으로서 역할을 한다.
금속막을 퇴적시키는 방법들로는, 기상증착, 스퍼터링, 여러 CVD기법들 등이 사용될 수 있다. 금속막 또는 질화된 금속막이 평평한 표면을 가지며 기초기판의 전체 표면을 덮는 것이 바람직하지만, 이 막이 미세 홀들을 가지는 경우에도, 그 위에 성장된 III족질화물의 제2반도체층은 홀들을 덮도록 성장될 수 있다. 성장하는 III족질화물 반도체층에서 결함밀도를 줄이기 위해서는, 미세 홀들이 금속막 또는 질화된 금속막의 표면에 균일하게 산란하는 방식으로 형성되는 것이 더 나을 것이다. 홀들의 발생은 금속막의 두께, 사파이어기판 상의 III족질화물 반도체층의 두께, 또는 열처리의 조건들에 의해 제어될 수 있다. 예를 들면, 금속막을 질화하고 실질적으로 균일한 홀들을 그 속에 형성하기 위한 열처리는, 바람직하게는 700℃이상 1400℃이하의 온도에서 행해진다. 이 온도가 700℃보다 낮다면, 질화반응은 충분히 일어나지 않고, 실질적으로 균일한 홀들이 형성될 수 없다. 온도가 1400℃보다 높다면, 단결정성 질화갈륨층의 열분해가 과도하게 일어나고, 질화금속막의 박리가 일어날 수 있다. 금속막을 질화하고 실질적으로 균일한 홀들을 형성하기 위한 열처리는 바람직하게는 질소기체 또는 질소함유화합물의 기체를 함유한 분위기에서 행해진다. 그 이유는, 금속막의 질화가 GaN과의 반응에 의해서만 일어나지만, 이러한 기체들을 사용하지 않는 열처리는 이따금 깨지지 쉬운(fragile) 질화금속막이 생기게 하거나, GaN의 분해에 의해 형성된 금속성의 갈륨(Ga)이 질화금속막의 표면에 남아있게 하기 때문이다.
본 발명에서의 III족질화물로 된 반도체를 성장시키는 방법들로는, MOCVD(metal-organic vapor phase growth)법, MBE(molecular beam epitaxy), HVPE(hydride vapor phase epitaxy) 등을 포함한 다양한 방법들이 사용될 수 있다. III족질화물로 된 독립형 반도체기판을 얻기 위해 III족질화물로 된 두꺼운 반도체막을 성장시키기 위해서는, HVPE를 사용하는 것이 바람직하다. 이것은, 그것의 결정성장속도가 높아 두꺼운 막이 쉽사리 얻어질 수 있기 때문이고, 다른 경우에는, MOCVD, 또는 둘 이상의 방법들의 조합과 같은 다른 방법들이 사용될 수도 있다. 예를 들어, III족질화물로 된 반도체의 성장이 MOCVD법에 의해 어떤 두께로 행해진 후, HVPE에 의해 III족질화물로 된 두꺼운 반도체층이 성장되어도 좋다. 선택적 성장을 위해 사용된 마스크의 재료는, III족질화물 반도체의 결정들이 그 위에서 성장하는 것이 용이하지 않는 한 어떤 재료도 가능하며, 예를 들어, SiO2 또는 SiNx가 사용될 수 있다.
이 발명에 따른 III족질화물로 된 제2반도체층은 수소와 불활성기체로 된 기체혼합물을 캐리어기체로서 사용하여 형성되어도 좋다. 불활성기체는 N2, He, Ne, Ar, Kr, Xe 또는 Rn 중에서 선택된 적어도 한 종류를 포함할 수 있다.
그런 불활성기체인 N2가 캐리어기체로서 사용되는 경우, III족질화물의 제1반도체층에 형성된 보이드들은 유지될 수 있으나, III족질화물로 된 제2반도체층의 결정품질은 나빠질 것이고 그 내부변형은 증가될 것이고, 결과적으로 크래킹이 더 빈번히 발생하여, 대형의 독립형 기판을 얻기가 곤란하게 된다. 반면, 수소가 캐리어기체로서 사용되는 경우, III족질화물로 된 제2반도체층의 결정품질은 양호할 것이다. 그러나, 수소만이 사용되는 경우, III족질화물 제1반도체층에 형성된 보이드들은 제2층 성장의 초기단계에 성장된 III족질화물로 채워지는 경향이 있고, 따라서 기초기판으로부터 용이하게 분리하는 그런 효과는 어떤 경우들에서는 충분히 달성되지 않을 수도 있다.
도 17은, 결정품질에 관한 좋은 지표(indication)가 되는 X선요동곡선(X-ray rocking curve; XRD)의 절반최대의 전체폭(full-width at half-maximum; FWHM)과, 결정내의 변형에 관한 좋은 지표가 되는 독립형 기판에 관한 휨의 곡률반경을, III족질화물로 된 제2반도체층을 준비하기 위해 캐리어기체속에 혼합된 수소의 비율(체적%)에 대하여, 선으로 그린 전형적인 관계를 보여준다. 도 17의 선도(plot)로부터, 수소가 캐리어기체에 함유되지 않은 경우(즉 수소혼합비가 0%로 된 경우)는, 수소가 함유된 경우에 비하여 그것의 XRD의 FWHM은 더 커지고 그 곡률반경은 더 작아짐을 알 수 있다. 다시 말하면, 수소가 캐리어기체에 함유되어 있지 않은 경우, 결정품질은 나빠져, 결정 내에서 변형이 발생할 가능성이 높아지게 된다. 캐리어기체 내에서의 수소의 비율이 증가되는 경우, XRD의 FWHM이 감소됨이 관측되고, 증가된 곡률반경이 얻어진다. 이런 식으로 수소가 캐리어기체에 함유되는 경우, III족질화물로 된 제2반도체층의 결정품질은 양호하도록 개선될 수 있고, 결정에서의 변형은 감소될 수 있다. 특히, 캐리어기체에 혼합된 수소의 비율이 5% 정도로 선택되는 경우, 결정품질은 개선되며 곡률반경은 증가되고, 따라서 실용상 양호한 독립형 GaN기판이 얻어질 수 있다.
이런 견지에서, 캐리어기체 속에 혼합된 수소의 비율은 체적%로 5 체적% 이상인 것이 바람직하고, 그것을 넘을 때에는 XRD의 FWHM이 거의 상수가 되는 임계점인 10% 이상인 것이 더 바람직하다. 한편, 캐리어기체에 혼합된 수소의 비율이 과도하게 높다면, III족질화물로 된 제1반도체층에 형성된 보이드들의 대부분은 사라져, 기초기판이 용이하게 분리될 수 있게 할 것이다. 그러므로, 캐리어기체에 혼합된 수소의 비율에 대한 상한은 70 체적% 이하인 것이 바람직하고, 50% 이하인 것이 더욱 바람직하다.
게다가, III족질화물로 된 제2반도체층이 형성될 때, N2와 같은 불활성기체가 성장의 초기단계에서 캐리어기체로서 사용될 수 있으나, 잇달아, 캐리어기체는 우수한 결정품질을 갖는 층을 성장하는 수소로 바뀌어져도 좋다.
본 발명에서, 다양한 기초(base)재료들이 사용될 수 있다. 예를 들면, 사파이어, 실리콘, SiC, 란자사이트(Langasite; La3Ga5SiO14), Al 및 GaAs와 같은 이종재료들로 된 기판들, 또는 GaN, AlN 및 AlGaN과 같은 III족질화물의 반도체들로 구성된 기판들이 그 예가 될 수 있다. 사파이어기판이 사용되는 경우, 결정성장을 위한 표면은, 예를 들면, 그것의 (0001)면 또는 (1-100)면으로부터 선택될 수 있다. (0001)면이 선택되는 경우, GaN층, 금속층, 및 그 위에 적층된 질화된 금속층의 각각은, 육방계(hexagonal system)에 속한다면 [0001]축방향으로 또는 입방계(cubic system)에 속한다면 [111]축방향으로 각각 배향될 수 있고, 최종적으로, 상단에 놓인 GaN에피택셜성장층은 C-면을 갖는 단결정이 될 수 있다. 이 경우, 오프(off)각이 용인될 수는 있지만, 이 오프각은 C축으로부터 1°내에서 선택되는 것이 바람직하다. 오프각이 1°를 초과한다면, 그것은 금속막의 배향에 심각한 영향을 줄 것이고, 이따금 GaN의 단결정은 최외각면에서 성장되기 곤란할 것이다. 또한 사파이어의 (1-100)면이 사용되는 경우, 오프각은 그 축으로부터 1°내에서 선택되는 것이 바람직하다.
본 발명에 사용된 기초기판은, (i) 전술한 기초재료 위에 형성된 III족질화물로 된 제1반도체층을 포함하는 기판, 또는 (ii) III족질화물로 된 제1반도체층을 포함하는 기판이다.
(i)의 구체적인 예로는 사파이어와 같은 이종재료된 된 기판 위에, 임의로(optionally) 저온성장된 GaN완충층을 개재하여 형성된 GaN단결정막이 있다. 한편, (ii)의 구체적인 예들로는 독립형 GaN기판 및 독립형 AlGaN기판이 있다. 본 발명은 III족질화물로 된 제1반도체층에 보이드들을 제공함을 특징으로 하고, 이러한 보이들을 기초기판의 결정성장면 부근에 형성하는 것이 바람직하다. 다시 말하면, (i)의 기초기판에서, 보이드들은 바람직하게는 III족질화물로 된 제1반도체층 내에 형성되고, (ii)의 기판에서는 보이드들이 III족질화물로 된 제1반도체층에서의 결정성장을 위한 표면 부근에 형성되는 것이 바람직하다.
본 발명에서, III족질화물의 제1반도체층은 여러 반도체층들 중의 하나라도 좋지만, GaN, AlGaN, InGaN 또는 InAlGaN으로부터 형성된 반도체층이 바람직하다. 그런 재료의 선택을 통해, 보이드들은 그 층으로부터 충분히 형성될 수 있고, 보이드들의 백분율은 만족스럽게 제어될 수 있어, 제조안정성이 향상된다.
본 발명에서, III족질화물로 된 제1반도체층의 두께는 공정의 세부사항에 의존하여 임의로 선택될 수 있지만, 그 두께가 10㎚이상이고 5㎛이하인 것이 바람직하고, 20㎚이상이고 1㎛이하인 것이 더 바람직하다. 그러한 선택에 의해, 보이드들을 갖는 구조는 양호한 제어성과 생산성으로 형성될 수 있다. 그것의 두께가 지나치게 얇다면, 보이드들의 백분율의 제어는 보이드들을 형성하기 위한 단계에서 제어되기 어려울 것이다. 그 두께가 지나치게 두껍다면, 균일한 보이드들의 형성은 어렵게 되고, 그러므로 변형응력 완화효과는 기판의 표면에서 균일하지 않게 될 것이다.
본 발명에 사용된 금속막은 다음의 요건들을 만족하는 것이 바람직하다:
(i) 금속막은 기초기판의 배향을 전파(propagation)하며, III족질화물의 반도체층은 금속막 또는 질화금속막 위에 바람직한 형태로 에피택셜성장될 수 있다. 금속막 또는 질화금속막은 육방 또는 입방계의 결정계를 가지는 것이 바람직하고, 그것은 육방계로 된다면 [0001]축방향으로 배향될 수 있거나 입방계로 된다면 [111]축방향으로 배향될 수 있는 것이 바람직하다.
(ii) 금속막 또는 질화금속막의 융점 또는 분해시작온도는 그 위에 III족질화물의 제2반도체층을 성장시키기 위한 온도보다 높고, 이 막의 형성은 성장온도에서 유지될 수 있다.
(iii) 그 위에서 III족질화물의 제2반도체층을 성장하는 성장온도에서의 금속막 또는 질화금속막의 증기압은 충분히 낮고, 승화(sublimation)가 성장온도에서 일어나지 않는다.
(iv) III족질화물의 제2반도체층을 금속막 또는 질화금속막 위에 성장시키기 위한 온도에서, 금속막은 질화물반도체, 또는 개시재(starting material) 기체 및 성장분위기의 기체(암모니아가스, 수소가스 등)와 반응하지 않고, 그래서 전술한 C축의 배향은 교란되지 않는다.
또, 만족되는 것이 바람직한 요건들은 다음과 같다:
(v) 금속막은 밑에 있는 III족질화물의 제1반도체층의 분해를 가속시키는 촉매작용을 가진다.
(vi) 금속막 또는 질화금속막의 III족질화물로 된 성장하는 반도체층에 대한 유효격자부정합의 비율은 작다. 이 격자부정합비율이 15% 이하인 것이 바람직하다.
(vii) 금속막 또는 질화금속막과 III족질화물의 제2반도체층간의 선형열팽창계수들의 차이는 작다.
이러한 요건들을 만족하는 금속막을 선택함으로써, 변형과 휨을 효과적으로 완화시킬 수 있는 보이드들이 바람직한 방식으로 형성될 수 있다. 이러한 요건들을 만족하는 재료들로는, 예컨대 바람직하게는, 티타늄, 니켈, 탄탈륨 또는 텅스텐을 함유한 금속막이 있지만, 스칸듐, 이트륨, 지르코늄, 하프늄, 바나듐, 니오븀, 크롬, 몰리브덴, 레늄, 철, 루테늄, 오스뮴, 코발트, 로듐, 이리듐, 팔라듐, 망간, 구리, 백금, 또는 금을 포함한 다른 재료들도, 전술한 바의 필수 요건들을 만족한다면 사용될 수 있다.
금속막이 형성된 후 수소기체함유분위기 또는 수소함유 화합물의 기체 분위기에서 열처리될 때, 미세 홀들이 금속막에 형성되고, 증발이 III족질화물로 된 제1반도체층으로부터 이러한 홀들을 통해 일어나, 보이드들이 형성된다. 전술한 재료들을 사용함으로써, 그러한 홀들은 적절히 형성되고, 보이드들의 형성은 가속된다. 티타늄 또는 니켈을 함유한 금속이 전술한 재료들 중에서 선택되는 경우, 보이드들의 형성은 두드러지게 가속된다. 그 이유가 불분명함에도 불구하고, 이는 이러한 금속들이 III족질화물로 된 반도체, 특히 GaN계 반도체의 분해를 가속시키는 촉매로서 기능하기 때문이라고 생각된다.
금속막의 두께는 바람직하게는 1㎛ 이하이며, 더 바람직하게는 300㎚ 이하이고, 가장 바람직하게는 100㎚ 이하이다. 금속막이 지나치게 두껍다면, 이 막의 표면평탄도는 금속막이 질화될 때에 상실되고, 결과적으로 그 위에서 성장되는 III족질화물의 제2반도체층에서 결함들이 발생하고, 최악의 경우, 단결정의 성장은 금지된다. 금속막의 두께에는 임계하한이 없지만, 그 두께는 예를 들면 대체로 0.5㎚ 이하일 것이다.
금속막이 형성된 후, 기판은 예를 들면 수소기체함유 분위기 또는 수소함유화합물의 기체 분위기에서 열처리되어 III족질화물로 된 제1반도체층에 보이드들이 형성된다. 이 열처리에 의해, III족질화물 제1반도체층의 결정구조는 파괴되고, 질소와 같은 구성원소들은 기화되어, 그 층에 보이드들이 형성되게 한다. 이 방법에 따르면, 변형을 충분히 완화하기 위한 구조의 보이드들을 갖는 층이 높은 제어성으로 안정하게 형성될 수 있다.
처리를 위한 환경은 수소기체함유분위기 또는 수소함유화합물로 된 기체로부터 선택된다. 수소함유화합물로 된 기체는, 예를 들면, 암모니아, 히드라진, 아민, 염화수소산 및 디클로로시레인과 같이 그 분자 중에 수소원자(들)를 함유한 화합물로 된 기체를 말한다.
처리를 위한 바람직한 분위기는 수소를 함유한 기체혼합물 분위기이고, 예를 들면, 수소 및 암모니아의 기체혼합물이 바람직하게 사용된다. 이것에 의해, 소망의 백분율의 보이드들이 안정적으로 실현될 수 있다. 그러나, 주로 암모니아 구성된 기체를 사용하는 것은 덜 바람직하다. 그 이유는, 암모니아가 III족질화물을 성장시키기 위한 기체로서 사용되므로, 처리가 암모니아 분위기에서 행해진다면, III족질화물로 된 제1반도체층으로부터 기화된 물질들은 암모니아와 반응하고, 그 생성물은 다시 금속막에 부착될 수 있어, 금속막 위에 III족질화물로 된 제2반도체층을 성장시키는 중에 결함있는 막이 발생되게 한다. 수소와 암모니아의 기체혼합물이 바람직하게 사용되지만, 기체혼합물에 혼합된 암모니아의 비율은 바람직하게는 체적%로 95% 이하이다.
보이드들을 형성하기 위한 열처리는 바람직하게는 700℃ 이상에서, 더 바람직하게는 800℃ 이상에서 행해진다. 이 온도가 지나치게 낮다면, 보이드 형성의 효율은 낮아질 것이다. 이 온도의 상한은 막의 재료들에 의존하여 적절히 정해지고, GaN계 재료들의 경우, 그 온도는 1400℃보다 높지 않는 것이 바람직하다.
금속막의 질화를 위한 열처리가 보이드들의 형성을 위한 열처리와는 별개로 행해진다면, 질화를 위한 열처리는 바람직하게는 500℃ 이상의 온도에서 행해진다. 열처리를 위한 온도가 지나치게 낮다면, 금속막의 질화반응은 충분히 일어나지 않고, III족질화물로 된 제2반도체층의 성장은 때때로 곤란하게 된다.
III족질화물의 제2반도체층에서의 보이드들의 백분율은 바람직하게는 체적%로 20%이상 90%이하이다. 보이드들의 백분율이 지나치게 낮다면, 변형을 완화하는 효과는 낮아지게 될 것이고, 때때로 휨과 결함밀도를 줄이는 효과는 얻어지지 않을 것이다. 보이드들의 백분율이 지나치게 높다면, 금속막은 2차 질화가 행해질 때 부분적으로 박리될 수 있어, 전술한 열처리를 위한 장치 밖으로 기판을 내보내지 않고 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 행하는 것이 바람직하다. 이것에 의해, 기판 표면의 청결이 유지될 수 있고, 고순도 및 저결함의 에피택셜성장이 양호한 생산성으로 수행될 수 있다.
본 발명에서, III족질화물로 된 제2반도체층을 금속막 위에 형성하는 단계는, 개공을 갖는 마스크를 금속막 위에 직접 또는 다른 층을 개재하여 형성하고 이 개공을 초기성장영역으로서 사용하여 III족질화물로 된 반도체층을 에피택셜성장시키는 단계라도 좋다. 이 경우, III족질화물의 반도체층은 개시점이 되는 마스크의 개공으로부터 에피택셜성장되어, 먼저 개공을 덮고 이어서 마스크를 덮어 기판의 전체 표면을 덮는다. 이와 같은 성장방법으로는, 선택적 측방향 성장을 위한 ELO라 알려진 방법, 또는 패싯(facet)구조의 형성에 관련된 선택적 마스크성장을 위한 FIELO라 알려진 방법이 채택될 수 있다.
본 발명에서는, III족질화물의 제2반도체층을 형성하는 단계 후에, 기초기판을 제거하는 단계가 행해져도 좋다. 기초기판을 제거하기 위해, 보이드들을 가지며 III족질화물로 된 제1반도체층에 스트레스를 가하고 기초기판을 기계적으로 분리하는 방법, 또는 기초기판을 제거하기 위해 금속막 또는 질화된 금속막을 에칭하는 방법이 사용될 수 있다.
실시예들
본 발명은 실시예들을 참조하여 더욱 상세히 설명될 것이다. 이 예들에서, 기체혼합물의 혼합비는 유속(체적에 따른)에 기초한다.
예 1
본 발명에 의해 얻어진 반도체기판의 구조는 도 1에 보여지며, 제조공정의 단면도들은 도 2에 보여진다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면((0001)면) 위에, TMG(trimethyl gallium) 및 NH3을 개시재들로 하여 MOCVD법에 의해, 도핑되지 않은 GaN층(2)을 400㎚의 두께로 형성하여 준비되었다(도 2(a)). 티타늄막(3)이 에피택셜 GaN기판 위에 20㎚의 두께로 기상증착되었으며(도 2(b)), 그 후 MOCVD챔버 속에 로드되었고 20%의 H2가 혼합된 Ar의 증기 속에서 1050℃로 20분 동안 열처리가 행해졌다(도 2(c)). 그 후, 동일 챔버 내에서, TMG 및 암모니아를 개시재들로 사용하여 티타늄막(3) 위에 1050℃에서 2㎛의 GaN층(4)이 성장되었다(도 2(d)). 이로써, 도 1에 보인 단면구조를 갖는 반도체기판이 얻어졌다.
이렇게 얻어진 에피택셜GaN기판의 표면은 매우 평평하였고, 현미경관측 및 SEM관측으로 그 표면형태는 저온에서 성장된 완충층을 개재하여 사파이어기판 위에서 성장된 기존의 에피택셜 GaN기판의 표면형태와 동일하거나 그보다 더 좋다는 것이 확인되었다. 이 예에서 얻어진 기판에 대한 X선 회절측정에서 GaN (0002)면으로부터의 회절의 FWHM은 기판의 어느 위치에서나 약 200초였고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다. 또한 X선 회절측정에서, 질화티탄의 (111)면으로부터 회절피크가 관측되었고, 기상증착된 티타늄이 GaN결정들을 성장시키는 분위기에서 그것의 질화물로 바뀌었음이 확인되었다.
이 예에서 얻어진 기판의 표면은 원자력현미경을 통해 관측되었고, 피트(pit)밀도는 기판의 표면 전체에 걸쳐 측정되었다. 매우 낮은 피트밀도는 4 ×107/㎠ 정도로 낮았음과 높은 결정품질의 GaN단결정이 얻어졌음이 검증되었다.
이 기판을 위한 휨의 곡률반경은 약 20m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다. 한편, 2㎛의 GaN이 사파이어기판 위에 기존의 방법을 사용하여 저온에서 성장된 버퍼층을 개재하여 성장된다면, 이 기판의 휨의 곡률반경은 약 8m가 될 것이다. 따라서, 이 예에서 얻어진 GaN기판에 대한 휨이 현저히 감소된다는 결론이 얻어졌다.
이 기판은 쪼개어졌고, 그것의 단면은 SEM을 통해 관측되었다. 보이드들을 갖는 GaN층(2)이 사파이어기판 위에 형성되었고 그 위에 질화티탄층(3)을 개재하여 평평한 GaN층(4)이 형성되었음이 확인되었다. SEM을 통한 단면의 관측결과로부터 계산된 GaN층(2)의 보이드들의 백분율은 약 50%였다. 이 예에서 성장된 결정들이 그러한 높은 결정품질과 평탄도를 나타내는 이유는, 보이드들을 갖는 GaN층(2')의 중재에 의한 것이라 생각된다.
예 2
GaN층(2')의 보이드들이 예 1의 기판의 열처리 동안 형성되었음을 확인하기 위해, 티타늄이 기상증착된 기판이 예 1에서와 동일한 방법으로 열처리되었고, 그 위에 GaN층을 성장시키지 않고 빼내어졌다. 그 후, 그 단면은 SEM을 통해 관측되었다. 기판의 단면에 대한 SEM관측의 결과는 도 7에 보여졌다. 이 결과로부터 예 1에서 관측된 것들과 동일한 보이드들이 사파이어기판 위에 GaN층(2')에 형성되었음이 검증되었다.
예 3
이 예의 공정의 단면도들은 도 2에 보여졌다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 200㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 2(a)). 티탄막(3)이 에피택셜GaN기판 위에 25㎚의 두께로 기상증착되었고(도 2(b)), 그 후 MOCVD챔버 내에 로드되고 20%의 H2가 혼합된 Ar 증기 중에서 1050℃로 10분 동안 열처리가 행해졌고(도 2(c)), 이어서 N2의 증기 중에서 1050℃로 30분 동안 추가로 열처리되었다. 그 후, 동일 챔버 내에서, 2㎛의 GaN층(4)이 TMG 및 암모니아를 개시재들로 사용하여 티탄막(3) 위에 1050℃에서 성장되었다(도 2(d)).
그렇게 얻어진 에피택셜 GaN기판의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그것의 표면형태가 저온에서 성장된 기존의 에피택셜 GaN기판의 표면형태와 동일하거나 그 보다 낫다는 것을 확인해 주었다. 이 예에서 얻어진 기판에 대한 X선 회절측정에서 GaN (0002)면으로부터의 회절의 FWHM은 기판의 어떤 위치에서나 약 180초였고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다. 또한 X선 회절측정에서, 질화티탄의 (111)면으로부터의 회절피크가 관측되었고, 기상증착된 티타늄은 그것의 질화물로 바뀌었음이 확인되었다. 이 기판에 대한 휨의 곡률반경은 약 25m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다.
이 예에서 얻어진 기판은 쪼개어졌고, 그것의 단면은 SEM을 통해 관측되었다. 예 1의 경우에서와 같이 도 1에 보인 것처럼, 보이드들을 갖는 GaN층(2)이 사파이어기판(1) 위에 형성되었음과 그 위에 평평한 질화티탄층(3)을 개재하여 GaN층(4)이 퇴적되었음이 확인되었다.
이 방법에 의한 성장이 10번 반복되었을 때, 참으로 양호한 재생성이 얻어졌다.
예 4
이 예의 공정의 단면도들은 도 2에 보여진다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 500㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 2(a)). 티탄막(3)이 에피택셜 GaN기판 위에 30㎚의 두께로 기상증착되었고(도 2(b)), 그 후 MOCVD챔버 내에 로드되고 80%의 H2와 20%의 NH3의 기체혼합물의 증기 중에서 1050℃로 30분 동안 열처리가 행해졌다(도 2(c)). 그 후, 동일 챔버 내에서, 1㎛의 GaN층(4)이 TMG 및 암모니아를 개시재들로 사용하여 티탄막(3) 위에 1050℃에서 성장되었다(도 2(d)).
그렇게 얻어진 에피택셜 GaN기판의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그것의 표면형태가 저온에서 성장된 기존의 에피택셜 GaN기판의 표면형태와 동일하거나 그 보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면으로부터의 회절의 FWHM은 기판의 어느 위치에서나 약 180초였고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다.
이 예에서 얻어진 기판의 표면은 원자력현미경을 통해 관측되었고, 피트밀도는 기판 표면의 전체에 걸쳐 측정되었다. 매우 낮은 피트밀도는 4 ×107/㎠ 정도로 낮았고 높은 결정품질의 GaN단결정기판이 얻어졌음이 검증되었다.
이 기판에 대한 휨의 곡률반경은 약 25m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다.
이 기판은 쪼개어졌고, 그것의 단면은 SEM을 통해 관측되었다. 예 1의 경우에서와 같이 도 1에 보인 것처럼, 보이드들을 갖는 GaN층(2')이 사파이어기판(1) 위에 형성되었음과 그 위에 평평한 질화티탄층(3)을 개재하여 GaN층(4)이 퇴적되었음이 확인되었다.
예 5
예 4에서 얻어진 에피택셜 GaN기판은 HVPE챔버 내에 놓여졌고, 300㎚의 GaN이 에피택셜 GaN층(4) 위에 추가로 퇴적되었다. HVPE성장을 위해 사용된 개시재들은 NH3와 GaCl이었다. 성장조건들은 상압(normal pressure), 1050℃의 기판온도, 및 80㎛/h의 성장속도로 선택되었다.
얻어진 기판은 불화수소산 및 질산의 혼합액에 담그졌을 때, 티탄으로 된 층(3)(질화티탄함유)은 선택적으로 식각 제거되었고, 사파이어기판(1)은 GaN층(4)과 그 위에 형성된 두꺼운 GaN층의 파손이나 크래킹 없이 분리되었다.
여기서 얻어진 GaN단결정기판에 대한 휨의 곡률반경은 약 3m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다. 얻어진 GaN단결정기판의 표면은 원자력현미경을 통해 관측되었고, 피트밀도는 기판의 표면 전체에 걸쳐 측정되었다. 매우 낮은 피트밀도는 1×107/㎠정도로 낮았고 높은 결정품질의 GaN단결정기판이 얻어졌음이 확인되었다.
예 6
기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 300㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 3(a)). 티탄막(3)이 에피택셜 GaN기판 위에 20㎚의 두께로 기상증착되었고(도 3(b)), 그 후 MOCVD챔버 내에 로드되고 80%의 H2와 20%의 NH3의 기체혼합물의 증기 중에서 1050℃로 45분 동안 열처리가 행해졌다(도 3(c)). 그 후, 동일 챔버 내에서, 330㎛의 Si도핑된 GaN층(4)이 NH3 및 GaCl을 개시재들로 그리고 SiH3Cl2를 도핑제로 사용하여 티탄막(3) 위에 1050℃에서 성장되었다(도 3(d)).
600℃부터 200℃까지 20℃/min의 속도로 냉각하는 열충격(thermal shock)이 성장된 기판에 반복적으로 가해졌을 때, 보이드들을 갖는 GaN층(2')은 사파이어와 GaN의 열팽창계수들의 차이로 인해 파괴되고, 330㎛ 두께의 GaN층(4)이 사파이어기판(1)으로부터 분리되었다(도 3(e)).
박리된 GaN층의 이면이 심하게 거칠거칠함에도 불구하고, 이것을 연마하여 티타늄으로 된 층(3)을 제거하였을 때, 평평한 상면과 이면을 갖는 독립형 GaN기판이 얻어졌다(도 3(f)).
전술한 바와 동일한 방법으로 열처리된 기판은 챔버로부터 꺼내어졌고, 그것의 단면은 SEM을 통해 관측되었다. GaN층(2')에서의 보이드들의 백분율은 60 내지 70%인 것으로 밝혀졌다. 표면의 X선 회절측정이 수행되었고, 질화티탄 (111)회절의 피크도 관측되었다. 이는 GaN층(2)에 티탄층(3)의 질화와 보이드들의 형성이 유발되었음을 확인해 주었다. 질화티탄층(3)의 표면은 실질적으로 평평했고, 무수한 미세 세공(pore)들이 그 속에 형성되었음이 관측되었다.
예 7
이 예의 공정의 단면도들이 도 4에 보여진다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 300㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 4(a)). 티탄막(3)이 에피택셜 GaN기판 위에 25㎚의 두께로 기상증착되었고(도 4(b)), 그 후 전기로(electric furnace) 내에 로드되고 H2와 NH3가 동일 비율로 된 기체혼합물의 증기 중에서 1050℃로 20분 동안 열처리가 행해졌고. 뒤이어 N2의 증기 중에서 1050℃로 30분 동안 추가로 열처리되었다(도 4(c)).
다음으로, GaN층(4)이 FIELO법을 사용하여 성장되었다. 우선, 0.5㎛의 SiO2막이 열CVD법에 의해 기판 위에 증착되었고, 줄무늬(stripe) 개공이 포토리소그래피단계에서 SiO2막 내에 <11-20>에 평행하게 형성되어 질화티탄층(3)이 노출되었고 마스크(5)가 형성되었다(도 4(d)). 개공의 폭은 3㎛이었고, 마스크의 폭은 7㎛이었다. 이 기판은 MOCVD챔버에 로드되었고, 4㎛의 GaN층(4)이 TMG 및 NH3로부터 1050℃의 기판온도에서 성장되었다(도 4(e)). 초기에, GaN은 선택적으로 성장되어 개공 내에 질화티탄에 대한 패싯을 형성하였고, 일단 마스크의 그루브가 채워지자마자 마스크(5) 위에서의 측방향 성장을 통해 전체 표면을 덮었고, 최종적으로, 평평한 표면을 갖는 GaN층(4)이 형성되었다. 이렇게 얻어진 GaN단결정의 에피택셜기판의 표면은 원자력현미경을 통해 관측되었고, 피트밀도는 기판의 표면 전체에 걸쳐 측정되었다. 매우 낮은 피트밀도는 2×107/㎠ 정도였고 높은 결정품질의 GaN단결정의 에피택셜기판이 얻어졌음이 검증되었다.
예 8
이 예의 공정의 단면도들이 도 5에 보여진다. 먼저, 도 5(a)까지의 단계들은 예 4에서와 동일한 방식으로 행해져 에피택셜 GaN기판이 얻어졌다. 다음으로, 0.5㎛의 SiO2막이 열CVD법에 의해 그 위에 증착되었고, 줄무늬의 개공이 포토리소그래피단계에 의해 SiO2막 속에 <11-20>에 평행하게 형성되어 GaN층(4)이 노출되었고 마스크(5)가 형성되었다(도 5(b)). 개공의 폭은 3㎛이었고, 마스크의 폭은 7㎛이었다. 이 기판은 HVPE챔버 속으로 로드되었고, 300㎛의 GaN층(6)이 GaCl 및 NH3를 개시재들로 사용하여 성장되었다(도 5(c)). 성장조건들은 상압, 1050℃의 기판온도, 및 80㎛/h로 선택되었다. 초기에, GaN은 선택적으로 성장되어 개공 내에 GaN(4)에 대한 패싯을 형성하였고, 일단 마스크의 그루브가 채워지자마자 마스크(5) 위에서의 측방향 성장을 통해 전체 표면을 덮었고, 최종적으로, 평평한 표면을 갖는 GaN층(4)이 형성되었다(도 5(c)).
얻어진 기판이 불화수소산 및 질산의 혼합액에 담그졌을 때, 질화티탄층(3)은 선택적으로 식각 제거되었고, 두꺼운 GaN층(6)과 함께 GaN층(4)은 GaN층의 파손이나 크래킹 없이 사파이어기판(1)으로부터 분리되었다(도 5(d)).
이렇게 얻어진 GaN단결정 기판의 표면은 원자력현미경을 통해 관측되었고, 피트밀도는 기판의 표면 전체에 걸쳐 측정되었다. 매우 낮은 피트밀도는 6×106/㎠ 정도였고 높은 결정품질의 GaN단결정의 에피택셜기판이 얻어졌음이 검증되었다. 이 기판의 휨의 곡률반경은 약 5m로 우수한 평탄도를 나타내었다.
비교예 1
이 비교예의 공정의 단면도들이 도 6에 보여진다. 2인치 직경을 갖는 단결정성 사파이어 기판(1)의 C면 위에, 0.1㎛ 두께의 티탄막(3)이 기상증착되었고(도 6(a)), 10 내지 20㎚ 두께의 산화방지용 금(gold)막(9)이 그 위에 기상증착되었다.
이 기판은 MBE(molecular beam epitaxy)챔버 내로 로드되었고, 2㎛ 두께의 GaN층(4)이 기판(1)위에 700℃에서 성장되었다(도 6(b)).
MBE챔버 밖으로 옮겨진 기판이 불화수소산에 담그졌을 때, 티탄층(3)은 선택적으로 식각 제거되었고, 따라서 GaN층(4)은 사파이어기판(1)으로부터 분리되었다(도 6(c)). 그러나, 전술한 예들에 비해 더 많은 시간이 기판의 분리에 요구되었다.
이렇게 얻어진 에피택셜 GaN층은 성장 중에 도입된 열적 변형과 격자부정합에 의해 큰 범위로 휘어진 채로 남아있었고, 따라서 기판(1)으로부터 박리되었을 때 부수적으로 둥글게 되었다.
이 비교예와 전술한 예들의 비교로부터, 기판 위에 보이드들을 갖는 층을 마련하는 것이 기판의 분리를 용이하게 하였고 기판의 휨을 현저히 줄일 수 있음이 명백히 설명되었다. 그 밖에도, 전술한 예 1 내지 8에서, GaN층(4)은 He을 캐리어기체로서 사용하여 성장되었다.
예 9
이 예는 도 12를 참조하여 아래에서 설명될 것이다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 500㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 12(a)). 티탄막(3)이 에피택셜 GaN기판 위에 20㎚의 두께로 기상증착되었다(도 12(b)). Ti증착된 기판의 X선 회절측정의 결과는 도 8에 보여졌다. [0001]방향에서의 Ti의 배향은 에피택셜 GaN기판에 대해 관측되었다. 이 기판은 전기로에 넣어졌고, 25%의 암모니아가 첨가된 H2의 증기 중에서 1070℃로 30분 동안 열처리되었다. 열처리된 기판의 X선 회절측정이 수행되었을 때, TiN으로부터의 회절피크는 도 9에 도시된 바와 같이 관측되었고, 티탄막(3)이 [111]방향으로 배향된 질화티탄막으로 바뀌었음이 확인되었다.
그 표면 및 단면의 SEM을 통한 관측은 도 10 및 도 11에 보인 바와 같은 구조들을 각각 나타내었다. 구체적으로는, 그 단면구조는 서브마이크론 정도의 미세홀들이 티탄막(3)의 표면에 균일하게 개공되었으며, 500㎚까지의 깊이의 보이드들이 밑에 있는 GaN층(2)에 형성되었고, 티탄층(3)은 삼각형모양으로 남아있는 GaN층의 정점들에 의해 지지된 구조였다(도 12(c)). 단면 SEM사진으로부터 추정된 보이드들의 백분율은 약 65%이었다. 이 기판은 HVPE챔버에 로드되었고 300㎛의 GaN(4)이 증착되었다(도 12(d)). 성장에 사용된 개시재들은 NH3와 GaCl이었다. 공급기체에 들어있는 GaCl과 NH3의 부분압력들은 각각 8×10-3atm과 8×10-2atm이었다. GaN은 상압 하의 1040℃의 온도에서 성장되었다. N2는 캐리어기체로서 사용되었다. N2를 캐리어기체로서 선택한 이유는 측방향 성장을 가속시켜 밑에 있는 GaN층의 보이드들이 채워지는 것을 방지하기 위해서였다. 유사한 효과가 Ar과 He와 같은 불활성기체들을 사용하여서도 얻어진다. 다른 방안으로, N2, Ar, 및 He와 같은 불활성기체가 초기에 캐리어기체로서 사용되어 표면을 덮기에 충분한 두께, 예컨대, 약 20㎛의 GaN을 성장시켜도 좋고, 그 후 이 캐리어기체를 H2로 바꾸어 두꺼운 GaN층(4)을 얻기까지 GaN을 연속하여 성장시켜도 좋다. 예를 들어, GaN층(4)은 H2 캐리어기체를 사용하여 성장단계에 의해 300㎛의 총두께까지 성장되었고, 이때 공급기체에 포함된 GaCl과 NH3의 부분압력들은 각각 1×10-2atm과 2.5×10-1atm으로 선택되었다. N2 캐리어기체를 전체적으로 사용하여 성장된 GaN층(4)의 표면과 비교하면, 조합방식으로 얻어진 GaN층(4)의 표면에서 불규칙한 그레인성장이 감소되고 표면형태가 개선됨을 알 수 있었다. GaN층(4)은 성장 완료 후의 냉각을 위한 단계 동안 C면의 사파이어기판(1)으로부터 보이드층에서 자동적으로 분리되었고, 독립형 GaN기판이 얻어졌다(도 12(e)).
얻어진 독립형 GaN기판(4)의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그 표면형태가 저온에서 성장된 완충층을 통해 사파이어기판 위에서 성장된 기존의 GaN층의 표면형태와 동일하거나 그보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면과 (10-10)면으로부터의 FWHM은 기판의 어느 위치에서나 각각 약 120아크초(arcseconds) 및 150아크초였고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다. 여기서 얻어진 GaN단결정 기판에 대한 휨의 곡률반경은 약 4m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다. 300㎛의 GaN이 기존의 방법들에 의해 사파이어기판 위에 성장된다면, 기판의 휨의 곡률반경은 약 50㎝이고, 그러므로, 이 방법에 의해 얻어진 GaN기판의 휨은 현저히 감소된다고 결론지어졌다. 또, 인산과 황산의 뜨거운 혼합액(250℃) 내에 시료를 담그 발생된 식각피트들(etch pits)이 관측되었고, 여기서 얻어지는 독립형 GaN단결정기판에 대해 측정된 전위(dislocation)밀도는 1×107/㎠ 정도로 작았다. 표면상의 피트들의 밀도도 원자력현미경을 통해 측정되었을 때, 측정된 값은 8×106/㎠ 정도로 작았고, 높은 결정품질의 GaN단결정기판이 얻어졌음이 검증되었다.
예 10
이 예는, 백금(Pt)이 예 9와 유사한 방식으로 금속막에 사용된 것으로, 도 12를 참조하여 설명될 것이다. 기판은 2인치의 직경을 갖는 단결정성 사파이어기판(1)의 C면에 TMG와 NH3을 개시재들로 하여 MOCVD법에 의해 1㎛의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 12(a)). Pt금속막(3)이 GaN층(2) 위에 20㎚의 두께로 기상증착되었다(도 12(b)). 그것은 전기로에 넣어졌고, 그 후 공기 중에서 850℃로 20분 동안 열처리되었다. 그 결과, 보이드들이 GaN층(2)에 높은 밀도로 형성되었고, 서브마이크론 크기의 홀들이 Pt금속막 위에 고밀도로 형성되었다(도 12(c)).
이 결정은 HVPE챔버 속에 로드되었고, 300㎛의 GaN(4)이 증착되었다(도 12(d)). 성장을 위한 개시재들은 NH3와 GaCl이었다. 공급기체 중의 GaCl과 NH3의 부분압력들은 각각 8×10-3atm과 8×10-2atm이었다. 성장은 상압 하의 1040℃의 온도에서 행해졌다. Ar이 캐리어기체로서 사용되었으나, N2와 He와 같은 다른 불활성기체들도 Ar 대신 사용되어도 좋다. 그에 더하여, 예 9에서처럼, 두 단계의 성장처리, 즉 N2, Ar 및 He와 같은 불활성기체가 GaN을 약 50㎛까지 성장시키는 초기단계를 위한 캐리어기체로서 사용된 후 GaN을 소망의 두께까지 연속 성장시키는 두 번째 단계를 위한 H2함유 캐리어기체로 전환되는 성장처리가 선택되어도 좋다. 불규칙한 그레인성장의 감소와 표면형태의 개선이 그러한 접근법에 의해 달성될 것이다. 이 예에서, 250㎛ 두께의 GaN층(4)이 성장되었다. GaN층(4)은 성장 완료 후의 냉각을 위한 공정 동안 C면의 사파이어기판(1)으로부터 보이드층에서 자동으로 분리되었고, 독립형 GaN기판이 얻어졌다(도 12(e)).
얻어지는 독립형 GaN기판의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그 표면형태가 저온에서 성장된 완충층을 개재하여 사파이어기판 위에서 성장된 기존의 GaN층의 표면형태와 동일하거나 그보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면과 (10-10)면으로부터의 회절의 FWHM은 기판의 어디에서나 각각 약 100아크초 및 130아크초이었고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다. 여기서 얻어진 GaN단결정기판에 대한 휨의 곡률반경은 약 5m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다. 300㎛의 GaN이 사파이어기판 위에 기존의 방법들에 의해 성장된다면, 기판의 휨의 곡률반경은 약 50㎝이고, 그러므로, 이 방법에 의해 얻어진 GaN기판의 휨이 현저히 감소되었다고 결론을 내렸다. 또한, 인산 및 황산의 뜨거운 혼합액(250℃)에 시료를 담구어 발생된 에치피트들이 관측되었고, 여기서 얻어진 독립형 GaN단결정기판에 대해 측정된 전위밀도는 5×106/㎠ 정도로 작다는 것을 알 수 있었다. 표면상의 피트들의 밀도는 원자력현미경을 통해서도 관측되었을 때, 측정된 값은 5×106/㎠ 정도로 작았고, 높은 결정품질의 GaN단결정기판이 얻어졌음이 검증되었다.
예 11
이 발명에 따른 추가의 예가 도 13을 참조하여 설명될 것이다.
기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면에, TMG와 NH3을 개시재들로 하여 MOCVD법에 의해 300㎚의 두께로 GaN층(2)을 형성하여 준비되었다(도 13(a)).
이 기판 위에, 0.5㎛의 SiO2막이 열CVD법에 의해 증착되었고, 줄무늬 개공이 포토리소그래피단계에 의해 SiO2막 속에 <11-20>에 평행하게 형성되어 GaN층(2)이 노출되었고 마스크(5)가 형성되었다(도 13(b)). 개공의 폭은 3㎛였고, SiO2마스크(5)의 폭은 7㎛이었다.
티탄막(3)이 에피택셜GaN기판 위에 25㎚의 두께로 기상증착되었으며(도 13(c)), 그 후 HVPE챔버 속에 넣어졌고 동일 비율의 H2와 NH3의 기체혼합물의 증기 중에서 1050℃로 20분 동안 열처리 되었고, 뒤이어 H2의 증기 중에서 1050℃로 30분 동안 추가 열처리가 행해졌다. 그 결과, GaN층(2)에 고밀도로 보이드들이 형성되었으며(도 13(d)), Ti층(3)은 질화에 의해 TiN으로 바뀌었고, 서브마이크론 정도의 미세 홀들이 그 표면 위에 고밀도로 형성되었다. 이어서, 동일 챔버 내에서, 300㎛의 GaN(4)이 증착되었다. 성장에 사용된 개시재들은 NH3와 GaCl이었고, He는 캐리어기체로서 사용되었다. 공급기체에 들어있는 GaCl과 NH3의 부분압력들은 각각 8×10-3atm과 8×10-2atm이었다. 성장은 상압 하의 1050℃의 온도에서 행해졌다. 초기에, GaN이 개공 내에서 선택적으로 성장되었으며, 마스크의 창이 채워졌을 때 마스크 위에서의 측방향 성장을 통해 전체 표면을 덮었고, 최종적으로, 평평한 표면을 갖는 GaN(4)이 형성되었다(도 13(e)). N2와 Ar과 같은 다른 불활성기체들이 He 대신 사용되어도 좋다. 이 성장에서는, N2, Ar 및 He와 같은 불활성기체가 초기단계에 캐리어기체로서 사용되어 측방향성장을 통해 성장된 GaN으로써 전체 표면을 덮게 한 후, 제2단계에 H2를 함유한 캐리어기체로 전환되어 GaN을 소망의 두께까지 연속 성장되게 하는 두 단계의 성장처리가 적용되어도 좋다. 불규칙한 그레인성장의 감소와 표면형태의 개선이 그러한 접근법에 의해 달성될 것이다. GaN층(4)은 성장 완료 후의 냉각을 위한 단계 동안 사파이어기판(1)으로부터 보이드층에서 자동으로 분리되었다(도 13(f)). 분리된 GaN층(4) 이면의 요철을 제거하는 연마가 행해졌고, 그로 인해 티탄층(3)과 SiO2마스크(5)를 포함한 GaN층(4)의 일부는 제거되어 상면 및 이면이 평평하게 된 독립형 GaN기판이 얻어졌다(도 13(g)).
얻어진 독립형 GaN기판(4)의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그 표면형태가 저온에서 성장된 완충층을 개재하여 사파이어 위에 성장된 기존의 GaN층의 표면형태와 동일하거나 그보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면과 (10-10)면으로부터의 회절의 FWHM은 기판의 어느 위치에서나 각각 60아크초 및 80아크초이었고, 이는 이 기판이 양호하고 균일한 결정품질을 가짐을 검증해 주었다. 여기서 얻어진 GaN단결정기판에 대한 휨의 곡률반경은 약 7m인 것으로 측정되었고, 이 측정은 매우 평평한 기판이 생성되었음을 확인해 주었다. 300㎛의 GaN이 사파이어기판 위에 기존의 방법들에 의해 성장된다면, 기판의 휨의 곡률반경은 약 50㎝이고, 그러므로, 이 방법에 의해 얻어진 GaN기판의 휨이 큰 범위로 감소된다고 결론지어졌다. 또한, 인산과 황산의 뜨거운 혼합액(250℃) 내에 시료를 담그 발생된 식각피트들이 관측되었고, 여기서 얻어지는 독립형 GaN단결정기판에 대해 측정된 전위밀도는 2×106/㎠ 정도로 작았다. 표면상의 피트들의 밀도가 원자력현미경을 통해 측정되었을 때, 측정된 값은 2×106/㎠ 정도로 작았고, 높은 결정품질의 GaN단결정기판이 얻어졌음이 검증되었다.
예 12
GaN단결정기판(7) 위에, 20㎚의 티탄막(3)이 기상증착되었다(도 14(a), (b)). 이 기판은 전기로에 넣어졌고, 25%의 암모니아가 혼합된 H2의 증기 중에서 1100℃로 30분 동안 열처리가 행해졌다. 그 표면 및 단면이 SEM을 통해 관측되었을 때, 서브마이크론 정도의 미세 홀들이 티탄층(3)의 표면에 고르게 형성되었으며, 약 50㎚ 깊이의 보이드들이 밑에 있는 GaN층(2)에 형성되었고, 단면구조는 티탄층(3)이 남아있는 삼각형 GaN결정(7)의 정점들에 의해 지지된 구조였다(도 14(c)).
이 기판은 HVPE챔버 내에 놓여졌고, 300㎛의 GaN(4)이 그 위에 증착되었다(도 14(d)). 성장을 위해 사용된 개시재들은 NH3와 GaCl이었다. 공급기체 중의 GaCl과 NH3의 부분압력들은 각각 8×10-3atm과 8×10-2atm이었다. GaN은 상압 하의 1040℃의 온도에서 성장되었다. N2가 캐리어기체로서 사용되었다. N2를 캐리어기체로서 사용한 이유는 측방향 성장을 가속시키고 밑에 있는 GaN층의 보이드들이 채워지는 것을 방지하기 위해서였다. 동일한 효과들이 Ar과 He와 같은 불활성기체들로부터 얻어질 수 있다. 다른 방안으로, N2, Ar, 및 He와 같은 불활성기체가 초기에 표면을 덮기에 충분한 두께, 예컨대, 약 20㎛의 두께로 GaN을 성장시키는 캐리어기체로서 사용되어도 좋고, 그 후 이 캐리어기체는 GaN을 연속 성장시켜 두꺼운 GaN층(4)을 얻도록 H2로 바뀌어도 좋다. N2 캐리어기체만을 사용하여 성장된 GaN층(4)의 표면과 비교해 보면, 공급기체 중에 각각 1×10-2atm과 2.5×10-1atm의 부분압력들의 GaCl과 NH3를 갖는 H2 캐리어기체를 사용하여 총두께 300㎛까지 성장된 GaN층(4)의 표면에서, 불규칙한 그레인성장의 감소와 표면형태의 개선이 있음을 알 수 있었다. 성장의 완료 후에 TiN층(3)이 불화수소산 및 질산의 혼합액으로 박리되었을 때, GaN층(4)은 기판(7)으로부터 분리되었고, 새로운 GaN단결정기판(4)이 얻어졌다(도 14(e)).
얻어진 GaN단결정의 기판(4)의 표면은 매우 평평하였고, 현미경 및 SEM을 통한 관측은 그 표면상태가 저온에서 성장된 완충층을 개재하여 사파이어기판 위에서 성장된 기존의 GaN기판의 표면상태와 동일하거나 그보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면과 (10-10)면의 회절의 FWHM은 기판의 어느 위치에서나 각각 약 50아크초와 70아크초이었고, 이 기판은 양호하고 균일한 결정품질을 보여줌이 검증되었다. 얻어진 GaN단결정기판(4)의 휨의 곡률반경은 약 8m였고, 이 측정은 매우 평평한 기판이 형성되었음을 확인해 주었다. 사파이어 등이 기초기판으로서 사용되는 경우와는 달리, 매우 양호한 평탄도는 격자상수들과 열팽창계수들에서의 차이로 인한 변형이 없었기 때문이었다.
인산 및 황산의 뜨거운 혼합물(250℃)에 시료를 담근 후에 형성된 식각피트들로부터 얻어진 GaN단결정기판(4)의 전위밀도를 측정한 결과는, 밀도가 7×105/㎠ 정도였음을 보여주었고, 높은 결정품질의 GaN단결정으로 된 기판이 얻어졌음을 검증해 주었다.
예 13
이 예는 아래에서 도 12를 참조하여 예 9와 유사한 방식으로 설명될 것이다. 기판은, 2인치 직경을 갖는 단결정성 사파이어기판(1)의 C면 위에, TMG 및 NH3을 개시재들로 하여 MOCVD법에 의해 300㎚의 두께로 도핑되지 않은 GaN층(2)을 형성하여 준비되었다(도 12(a)). 티탄막(3)이 에피택셜 GaN기판 위에 10㎚의 두께로 기상증착되었다(도 12(b)). 이 기판은 전기로에 넣어졌고, 25%의 암모니아가 첨가된 H2의 증기 중에서 1070℃로 30분 동안 열처리되었다. 열처리된 기판의 X선 회절측정이 수행되었을 때, TiN으로부터의 회절피크는 예 9에서 언급된 바와 같이 관측되었고, 티탄막(3)이 [111]방향으로 배향된 질화티탄막으로 바뀌었음이 확인되었다.
그 표면 및 단면에 대한 SEM을 통한 관측은 도 10 및 11에 보인 바와 같은 구조들을 각각 나타내었다. 구체적으로는, 그 단면구조는 서브마이크론 정도의 미세홀들이 티탄막(3)의 표면에 균일하게 개공되었으며, 300㎚까지의 깊이의 보이드들이 밑에 있는 GaN층(2)에 형성되었고, 티탄층(3)은 남아있는 삼각형모양의 GaN층의 정점들에 의해 지지된 구조였다(도 12(c)). 단면 SEM사진으로부터 추정된 보이드들의 백분율은 약 60%이었다. 이 기판은 HVPE챔버 속으로 로드되었고 300㎛의 GaN(4)이 증착되었다(도 12(d)). 성장에 사용된 개시재들은 NH3와 GaCl이었다. 공급기체에 들어있는 GaCl과 NH3의 부분압력들은 각각 8×10-3atm과 8×10-2atm이었다. GaN은 상압 하의 1060℃의 온도에서 성장되었다. N2기체와 2%의 H2기체의 혼합물이 캐리어기체로서 사용되었다. N2기체와 2%의 H2기체의 기체혼합물을 캐리어기체로서 사용하여 높은 결정품질과 용이한 기판분리를 할 수 있었고, 또 기판의 휨을 줄일 수 있었다.
N2 대신, Ar과 He와 같은 불활성기체들이 사용되어도 좋다. N2 캐리어기체를 사용하여 전체가 성장된 GaN층의 표면과 비교하면, 여기서 얻어진 GaN층(4)의 표면에서는 불규칙한 그레인성장이 감소되었음과 표면형태가 개선되었음을 알 수 있었다. GaN층(4)은 성장 완료 후의 냉각을 위한 단계 동안 C면의 사파이어기판(1)으로부터 보이드층에서 자동적으로 분리되었고, 독립형 GaN기판이 얻어졌다(도 12(e)). 얻어진 독립형 GaN기판(4)의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그 표면형태가 저온에서 성장된 완충층을 개재하여 사파이어기판 위에서 성장된 기존의 GaN층의 표면형태와 동일하거나 그보다 낫다는 것을 확인해 주었다.
도 15는 형광현미경에 의해 관측된 독립형 GaN기판의 사진단면도를 보여준다. 이 도면에 도시된 바와 같이, 사파이어기판(1)이 분리된 면 쪽에서는, 티탄막(3) 및 GaN층(4)간의 계면 가까이에서 유발된 결함들로부터 유래되어 결정성장 방향으로 전파된다고 생각되는 어두운 줄무늬 선들이 관측되었다. 그러나, 분리된 면의 반대 면(상면) 쪽에서는, 그러한 선들은 보이지 않았으며, 이는 GaN층(4)이 양호한 결정성 구조를 가졌음을 나타낸다.
예 14
이 예에서는, 독립형 GaN기판이, N2기체와 10%의 H2기체의 기체혼합물이 GaN층(4)의 성장단계를 위한 캐리어기체로서 사용되었다는 점을 제외하면, 예 13과 유사한 방식으로 준비되었다. N2기체와 H2기체의 기체혼합물을 캐리어기체로서 사용하면, 높은 결정품질과 용이한 기판분리가 이루어질 수 있고, 게다가, 기판의 휨의 감소도 이루어질 수 있다. N2 대신, Ar과 He와 같은 불활성기체들이 사용되어도 좋다. N2 캐리어기체를 사용하여 전체적으로 성장된 GaN층의 표면과 비교하면, 여기서 얻어진 GaN층(4)의 표면에서는 불규칙한 그레인성장이 감소되었음과 표면형태가 개선되었음을 알 수 있었다. 얻어진 독립형 GaN층(4)의 표면은 매우 평평하였고, 현미경 및 SEM관측들은 그 표면형태가 저온에서 성장된 완충층을 개재하여 사파이어기판 위에서 성장된 기존의 GaN층의 표면형태와 동일하거나 그보다 낫다는 것을 확인해 주었다. X선 회절측정에서 GaN (0002)면과 (10-10)면의 회절의 FWHM은 기판의 어느 위치에서나 각각 약 70아크초와 90아크초이었고, 이 기판은 양호하고 균일한 결정품질을 보여줌을 확인해 주었다. 얻어진 GaN 기판(4)의 휨의 곡률반경은 약 8m이었고, 이 측정은 매우 평평한 기판이 형성되었음을 나타내었다. 얻어진 독립형 GaN층(4)은 인산 및 황산의 뜨거운 혼합물(250℃)에서 식각되었고, 그 표면에 형성된 식각피트들은 계수(count)되었다. 그 밀도는 낮은 전위밀도를 갖는 GaN단결정으로 된 기판이 얻어졌음을 나타내는 4×106/㎠ 정도였다.
도 16은 형광현미경에 의해 관측된 독립형 GaN기판의 사진단면도를 보여준다. 이 도면에 도시된 것처럼, 도 15에 보인 바와 같은 어두운 줄무늬 선들이 보이지 않았으나, 어두운 음영만은 사파이어기판(1)이 분리되었던 면 가까이에서 관측되었다. 예 13의 경우에 비해, 상면 쪽으로의 결함들의 전파는, 운반된 기체에 혼합된 수소함량의 증가에 의해 만족스럽게 방지되었고, 따라서 상방으로의 결정성장이 높은 품질로 형성되었다는 것이 이해될 수 있다.
전술한 예들에서는, 본 발명이 GaN기판을 제조하는 방법에 적용된 경우들만이 설명되었으나, 그에 더하여, 본 발명은 알루미늄갈륨질화물과 갈륨인듐질화물과 같은 3원혼합(ternary mixed)결정으로 된 독립형 단결정기판의 제조뿐 아니라 Mg 등으로 도핑된 p형 GaN기판의 제조에 적용될 수 있다. 또한, 전술한 예들에서는 티탄막만이 금속막으로서 사용되었으나, 합금막도 사용될 수 있다. 게다가, 실리콘과 같이 계면활성제효과를 갖는 원소가 금속막의 표면에 흡수되고 GaN층이 그 위에서 성장되는 처리가 결함밀도를 더 줄이기 위해 선택될 수도 있다.
그에 더하여, 마스크를 사용한 선택적인 성장에 관련하여, 줄무늬형 마스크패턴이 전술의 예들에서 사용되었지만, 도트형(dotted) 개공들과 체크무늬패턴으로 된 개공들과 같은 다양한 마스크패턴들의 사용도 고려될 수도 있다.
게다가, H2와 불활성기체의 기체혼합물이 GaN층(4)을 성장시키기 위한 캐리어기체로서 사용되는 경우들이 위에서 충분히 설명되었으나, 불활성기체만이 또는 낮은 농도로 H2를 함유한 불활성기체의 혼합물이 밑에 있는 GaN층(2)의 표면을 덮기에 충분한 얇은 두께로 GaN을 성장시키기 위한 캐리어기체로서 초기에 사용된 후 캐리어기체에 함유된 H2의 함량을 후속 단계에서 점차 증가시켜 두꺼운 층두께까지 GaN층(4)을 성장시키는 점진적(stepwise) 방식으로 GaN층(4)이 성장되어도 좋다.
본 발명에 따라 얻어진 III족질화물의 반도체기판은 GaN계 디바이스용 기판으로서 폭넓게 사용될 수 있다. 특히, 낮은 결함밀도를 갖는 고품질 GaN계 결정이 레이저다이오드용 기판으로서의 사용에 의해 얻어질 수 있으므로, 높은 신뢰도와 고성능의 레이저다이오드가 제조될 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, III족질화물로 된 제2반도체층이, 보이드들을 가지며 III족질화물로 된 제1반도체층 위에 형성되므로, 다음의 효과들이 얻어진다:
첫째로, III족질화물로 되며 낮은 결함밀도와 높은 결정품질을 갖는 반도체기판이 얻어질 수 있다. 이것은, 보이드들을 갖는 층이 변형완화층으로서 역할을 하여, 기초기판 및 III족질화물 반도체층간의 격자상수들 또는 열팽창계수들의 차이로 인한 변형을 완화시킬 것이기 때문이다.
둘째로, 얻어진 반도체기판의 휨은 현저히 줄어들 수 있고, 그로 인해 디바이스공정을 위한 포토리소그래피단계에서의 수율이 개선될 수 있다. 이것은, 보이드들을 갖는 층이 변형완화층으로서 역할을 하여, 기판 및 III족질화물 반도체층간의 격자상수들 또는 열팽창계수들의 차이로 인한 변형을 완화시킬 것이기 때문이다.
셋째로, 기초기판이 쉽사리 제거될 수 있으므로, 잘 성형된 GaN 단결정으로 된 독립형 기판을 크랙과 결함 없이 용이하게 얻을 수 있다. 이것은, 보이드들을 갖는 층이 기초기판과 III족질화물의 제2반도체층 사이에 개재되고 그로 인해 기초기판은 화학적 작용, 기계적 충격 등에 의해 용이하게 제거될 수 있기 때문이다.
도 1은 본 발명에 따른 반도체기판을 보여주는 단면도,
도 2는 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 3은 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 4는 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 5는 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 6은 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 7은 본 발명에 따른 반도체기판의 SEM관측에 의한 단면도를 보여주는 사진인쇄출력물,
도 8은 본 발명에 따른 예의 공정에 의해 얻어질 수 있는 기판의 X선 회절측정의 결과를 보여주는 그래프,
도 9는 본 발명에 따른 예의 공정에 의해 얻어질 수 있는 다른 기판의 X선 회절측정의 결과를 보여주는 그래프,
도 10은 본 발명에 따른 예 9의 공정에 의해 얻어질 수 있는 TiN상층의 표면형태의 SEM관측도를 보여주는 사진인쇄출력물,
도 11은 본 발명에 따른 예 9의 공정에 의해 얻어질 수 있는 기초기판의 단면의 SEM관측을 보여주는 사진인쇄출력물,
도 12는 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 13은 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 14는 본 발명에 따른 반도체기판을 제조하는 공정의 단계들을 보여주는 단면도들,
도 15는 본 발명에 따른 2% 수소기체 함유 질소가스혼합물을 캐리어기체로서 사용하는 결정성장에 의해 얻어질 수 있는 독립형 GaN기판의 단면의 형광현미경관측도를 보여주는 사진인쇄출력물,
도 16은 본 발명에 따른 10% 수소기체 함유 질소가스혼합물을 캐리어기체로서 사용하는 결정성장에 의해 얻어질 수 있는 독립형 GaN기판의 단면의 형광현미경관측도를 보여주는 사진인쇄출력물,
도 17은 본 발명에 따른 공정에서, 결정성장용 캐리어기체로서 사용된 혼합물의 수소함유비에 대해 그려진 독립형 GaN기판의 곡률반경과 X선회절 요동(rocking)곡선측정에서 관측된 절반최대의 전체폭(full-width at half-maximum; FWHM)을 보여주는 그래프.
*도면의 주요부분에 대한 부호의 설명
1 : 사파이어기판 2, 2' : GaN층
3 : 티타늄막 4 : GaN층

Claims (42)

  1. III족질화물로 이루어진 반도체기판을 제조하는 방법에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판상에 금속막을 형성하는 단계;
    상기 기초기판을 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및
    III족질화물로 된 제1반도체층 위를 덮는 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법.
  2. III족질화물로 이루어진 반도체기판을 제조하는 방법에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계;
    상기 기초기판을 수소기체함유분위기 또는 수소함유화합물기체 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및
    상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법.
  3. III족질화물로 이루어진 반도체기판을 제조하는 방법에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계;
    상기 기초기판을 질소기체, 산소기체 또는 질소기체 및 산소기체의 혼합물을 함유한 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및
    상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법.
  4. III족질화물로 이루어진 반도체기판을 제조하는 방법에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계;
    상기 기초기판을 질소기체함유분위기 또는 질소함유화합물기체 분위기에서 열처리하여, 상기 금속막의 표면을 그것의 질화물로 바꾸는 단계;
    상기 기초기판을 수소기체함유분위기 또는 수소함유화합물기체 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 단계; 및
    상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법.
  5. III족질화물로 이루어진 반도체기판을 제조하는 방법에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판 위에 금속막을 형성하는 단계;
    상기 기초기판을 질소기체 또는 질소함유화합물기체와 수소기체 또는 수소함유화합물기체를 함유한 분위기에서 열처리하여, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하고 상기 금속막의 표면을 그것의 질화물로 바꾸는 단계; 및
    상기 금속막 위에 III족질화물로 된 제2반도체층을 형성하는 단계를 포함하는 III족질화물 반도체기판의 제조방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 열처리의 결과로서 미세 홀들이 금속막 또는 질화금속막 속에 형성되는 III족질화물 반도체기판의 제조방법.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 금속막은, 스칸듐, 이트륨, 티타늄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈륨, 크롬, 몰리브덴, 텅스텐, 레늄, 철, 루테늄, 오스뮴, 코발트, 로듐, 이리듐, 니켈, 팔라듐, 망간, 구리, 백금 또는 금을 함유하는 III족질화물 반도체기판의 제조방법.
  8. 제6항에 있어서, 상기 금속막은, 스칸듐, 이트륨, 티타늄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈륨, 크롬, 몰리브덴, 텅스텐, 레늄, 철, 루테늄, 오스뮴, 코발트, 로듐, 이리듐, 니켈, 팔라듐, 망간, 구리, 백금 또는 금을 함유하는 III족질화물 반도체기판의 제조방법.
  9. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 금속막은 티타늄, 니켈, 탄탈륨 또는 텅스텐을 함유하는 III족질화물 반도체기판의 제조방법.
  10. 제6항에 있어서, 상기 금속막은 티타늄, 니켈, 탄탈륨 또는 텅스텐을 함유하는 III족질화물 반도체기판의 제조방법.
  11. 제2항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 상기 금속막 또는 상기 금속막의 질화막을 식각 제거하여 상기 기초기판을 박리하는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  12. 제6항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 상기 금속막 또는 상기 금속막의 질화막을 식각 제거하여 상기 기초기판을 박리하는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  13. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 상기 기초기판을 제거하는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  14. 제6항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 상기 기초기판을 제거하는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  15. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 보이드들을 가지며 III족 질화물로 된 상기 제1반도체층에 스트레스를 가하여, 상기 기초기판을 기계적으로 박리시키는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  16. 제6항에 있어서, III족질화물로 된 제2반도체층을 형성한 후, 보이드들을 가지며 III족 질화물로 된 상기 제1반도체층에 스트레스를 가하여, 상기 기초기판을 기계적으로 박리시키는 단계를 더 포함하는 III족질화물 반도체기판의 제조방법.
  17. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 제2반도체층을 형성하는 상기 단계는, 개공을 갖는 마스크를 기판의 표면에 형성하고 그 후 상기 개공 및 상기 마스크 위에 III족 질화물로 된 반도체층을 에피택셜성장시키는 단계인 III족질화물 반도체기판의 제조방법.
  18. 제6항에 있어서, III족질화물로 된 제2반도체층을 형성하는 상기 단계는, 개공을 갖는 마스크를 기판의 표면에 형성하고 그 후 상기 개공 및 상기 마스크 위에 III족 질화물로 된 반도체층을 에피택셜성장시키는 단계인 III족질화물 반도체기판의 제조방법.
  19. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 상기 제2반도체층의 두께는 1㎛ 이상인 III족질화물 반도체기판의 제조방법.
  20. 제6항에 있어서, III족질화물로 된 상기 제2반도체층의 두께는 1㎛ 이상인 III족질화물 반도체기판의 제조방법.
  21. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 상기 제1 및 제2반도체층들은 제각기 GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 III족질화물 반도체기판의 제조방법.
  22. 제6항에 있어서, III족질화물로 된 상기 제1 및 제2반도체층들은 제각기 GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 III족질화물 반도체기판의 제조방법.
  23. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 상기 제1반도체층의 두께는 10㎚ 이상 5㎛ 이하인 III족질화물 반도체기판의 제조방법.
  24. 제6항에 있어서, III족질화물로 된 상기 제1반도체층의 두께는 10㎚ 이상 5㎛ 이하인 III족질화물 반도체기판의 제조방법.
  25. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기초재료는 사파이어기판인 III족질화물 반도체기판의 제조방법.
  26. 제6항에 있어서, 상기 기초재료는 사파이어기판인 III족질화물 반도체기판의 제조방법.
  27. 제24항에 있어서, 결정성장을 위한 면은 상기 사파이어기판의 (0001)면 또는 (1-000)면 중에서 선택되는 III족질화물 반도체기판의 제조방법.
  28. 제25항에 있어서, 결정성장을 위한 면은 상기 사파이어기판의 (0001)면 또는 (1-000)면 중에서 선택되는 III족질화물 반도체기판의 제조방법.
  29. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 상기 열처리는, 700℃ 이상 1400℃ 이하의 온도에서 행해지는 III족질화물 반도체기판의 제조방법.
  30. 제6항에 있어서, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 상기 열처리는, 700℃ 이상 1400℃ 이하의 온도에서 행해지는 III족질화물 반도체기판의 제조방법.
  31. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 상기 제2반도체층을 형성하는 상기 단계는, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 열처리 후에, 상기 열처리를 수행하는 장치 밖으로 기초기판을 빼내지 않고, 연속하여 행해지는 III족질화물 반도체기판의 제조방법.
  32. 제6항에 있어서, III족질화물로 된 상기 제2반도체층을 형성하는 상기 단계는, III족질화물로 된 상기 제1반도체층에 보이드들을 형성하는 열처리 후에, 상기 열처리를 수행하는 장치 밖으로 기초기판을 빼내지 않고, 연속하여 행해지는 III족질화물 반도체기판의 제조방법.
  33. 제1항 내지 제5항 중 어느 한 항에 있어서, III족질화물로 된 제2반도체층을 형성하는 상기 단계는, 수소기체와 불활성기체를 결정성장을 위한 캐리어기체로서 사용하여 행해지는 III족질화물 반도체기판의 제조방법.
  34. 제6항에 있어서, III족질화물로 된 제2반도체층을 형성하는 상기 단계는, 수소기체와 불활성기체를 결정성장을 위한 캐리어기체로서 사용하여 행해지는 III족질화물 반도체기판의 제조방법.
  35. 제33항에 있어서, 기체혼합물 내의 수소기체의 함량은 체적%로 5% 이상 70% 이하인 III족질화물 반도체기판의 제조방법.
  36. 제34항에 있어서, 기체혼합물 내의 수소기체의 함량은 체적%로 5% 이상 70% 이하인 III족질화물 반도체기판의 제조방법.
  37. III족질화물로 된 반도체기판에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판; 및
    상기 기초기판 위에 형성되며 III족질화물로 된 제2반도체층을 포함하며,
    금속막 또는 질화금속막이 III족질화물로 된 상기 제1반도체층과 III족질화물로 된 상기 제2반도체층 사이에 개재하고, 보이드들이 III족질화물로 된 상기 제1반도체층에 마련된 III족질화물 반도체기판.
  38. 제37항에 있어서, 상기 금속막 또는 상기 질화금속막은 티타늄, 니켈, 탄탈륨 또는 텅스텐을 함유하는 III족질화물 반도체기판.
  39. III족질화물로 된 반도체기판에 있어서,
    기초재료 위에 형성된 III족질화물로 된 제1반도체층을 갖는 기초기판 또는 III족질화물로 된 제1반도체층을 포함하는 기초기판;
    III족질화물로 된 제1반도체층 위에 형성된 금속막 또는 질화금속막; 및
    상기 금속막 또는 질화금속막 위에 형성된 III족질화물로 된 제2반도체층을 포함하며,
    보이드들이 III족질화물로 된 제1반도체층에 마련되고, III족질화물로 된 상기 제1반도체층에서의 보이드들의 비율은 체적%로 20% 이상 90% 이하인 III족질화물 반도체기판.
  40. III족질화물로 된 반도체기판에 있어서,
    기초재료 위에 형성되며 보이드들을 포함하고 있는 반도체층을 갖는 기초기판 위에 III족질화물로 된 반도체층을 형성하고, 그 후 III족질화물로 된 상기 반도체층을 상기 기초기판으로부터 분리하여 제조된 III족질화물로 된 반도체층을 포함하는 III족질화물 반도체기판.
  41. 제40항에 있어서, 상기 금속막 또는 상기 질화금속막은 티타늄, 니켈, 탄탈륨 또는 텅스텐으로부터 선택된 금속을 함유하는 III족질화물 반도체기판.
  42. 제37항 내지 제41항 중 어느 한 항에 있어서, III족질화물로 된 상기 제2반도체층의 두께는 1㎛ 이상인 III족질화물 반도체기판.
KR10-2002-0016838A 2001-03-27 2002-03-27 Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법 KR100518353B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00090148 2001-03-27
JP2001090148 2001-03-27
JPJP-P-2001-00305055 2001-10-01
JP2001305055 2001-10-01
JPJP-P-2002-00064345 2002-03-08
JP2002064345A JP3631724B2 (ja) 2001-03-27 2002-03-08 Ｉｉｉ族窒化物半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20020076198A KR20020076198A (ko) 2002-10-09
KR100518353B1 true KR100518353B1 (ko) 2005-10-12

Family

ID=27346365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0016838A KR100518353B1 (ko) 2001-03-27 2002-03-27 Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US6924159B2 (ko)
EP (1) EP1246233B1 (ko)
JP (1) JP3631724B2 (ko)
KR (1) KR100518353B1 (ko)
CN (1) CN1219314C (ko)
TW (1) TW533607B (ko)

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
KR100467909B1 (ko) * 2001-11-30 2005-02-02 모새닷컴(주) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
US6828169B2 (en) * 2002-01-30 2004-12-07 Vetra Technology, Inc. Method of forming group-III nitride semiconductor layer on a light-emitting device
US20030198301A1 (en) * 2002-01-30 2003-10-23 Kazutaka Terashima Method of epitaxial lateral overgrowth
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR100952015B1 (ko) * 2002-12-10 2010-04-08 엘지이노텍 주식회사 반도체 소자 제조방법
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
CN100453712C (zh) * 2003-08-28 2009-01-21 日立电线株式会社 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4396816B2 (ja) 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
KR20050037323A (ko) * 2003-10-18 2005-04-21 에피밸리 주식회사 실리콘 기판(Silicon substrate)위에 AlGaInN계 박막 성장방법.
KR100576850B1 (ko) * 2003-10-28 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 제조방법
JP4380294B2 (ja) 2003-10-29 2009-12-09 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US7276779B2 (en) 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP4340866B2 (ja) 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
JP2005203418A (ja) 2004-01-13 2005-07-28 Hitachi Cable Ltd 窒化物系化合物半導体基板及びその製造方法
JP4489446B2 (ja) * 2004-01-21 2010-06-23 独立行政法人科学技術振興機構 ガリウム含有窒化物単結晶の製造方法
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TWI296160B (en) * 2004-05-06 2008-04-21 Showa Denko Kk Pn junction-type compound semiconductor light emitting diode
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4691911B2 (ja) 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP4579294B2 (ja) * 2004-06-11 2010-11-10 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 第１３族元素窒化物の層から製造される高電子移動度トランジスタ（ｈｅｍｔ）およびその製造方法
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
JP4720125B2 (ja) 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
DE112005002854T5 (de) * 2004-11-24 2007-10-11 Sumitomo Chemical Co., Ltd. Halbleitermehrschichtensubstrat, Verfahren zur Herstellung desselben und lichtemittierende Vorrichtung
KR100682881B1 (ko) * 2005-01-19 2007-02-15 삼성코닝 주식회사 결정 성장 방법
JP4817673B2 (ja) * 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
JP4780993B2 (ja) 2005-03-31 2011-09-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
EP2192624A1 (en) * 2005-04-04 2010-06-02 Tohoku Techno Arch Co., Ltd. Method For Growth Of GaN Single Crystal, Method For Preparation Of GaN Substrate, Process For producing GaN-Based Element, and GaN-Based Element
JP4735949B2 (ja) * 2005-04-08 2011-07-27 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP4849296B2 (ja) 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2006290677A (ja) 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
TW200706710A (en) 2005-05-12 2007-02-16 Ricoh Co Ltd Process for producing group iii element nitride crystal, apparatus for producing group iii element nitride crystal, and group iii element nitride crystal
JP5236148B2 (ja) * 2005-05-12 2013-07-17 日本碍子株式会社 エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007001855A (ja) * 2005-05-27 2007-01-11 Sumitomo Chemical Co Ltd ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
JP4192220B2 (ja) 2005-08-10 2008-12-10 株式会社リコー 結晶成長装置および製造方法
JP4554469B2 (ja) * 2005-08-18 2010-09-29 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR101060289B1 (ko) * 2005-08-25 2011-08-29 가부시키가이샤 토호쿠 테크노 아치 반도체 기판의 제조 방법
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
KR100707166B1 (ko) 2005-10-12 2007-04-13 삼성코닝 주식회사 ＧａＮ 기판의 제조방법
US8101020B2 (en) 2005-10-14 2012-01-24 Ricoh Company, Ltd. Crystal growth apparatus and manufacturing method of group III nitride crystal
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
KR100695117B1 (ko) * 2005-10-25 2007-03-14 삼성코닝 주식회사 ＧａＮ 제조방법
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP4187175B2 (ja) * 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
US20070215034A1 (en) 2006-03-14 2007-09-20 Hirokazu Iwata Crystal preparing device, crystal preparing method, and crystal
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP2007246331A (ja) * 2006-03-15 2007-09-27 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4647525B2 (ja) * 2006-03-20 2011-03-09 日本碍子株式会社 Ｉｉｉ族窒化物結晶の製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
TWI334164B (en) * 2006-06-07 2010-12-01 Ind Tech Res Inst Method of manufacturing nitride semiconductor substrate and composite material substrate
JP4816277B2 (ja) 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
KR20090053827A (ko) 2006-09-20 2009-05-27 닛코킨조쿠 가부시키가이샤 ＧａＮ 박막 템플레이트 기판의 제조 방법, ＧａＮ 박막 템플레이트 기판, 및 ＧａＮ 후막 단결정
JP5129527B2 (ja) 2006-10-02 2013-01-30 株式会社リコー 結晶製造方法及び基板製造方法
JP2008127252A (ja) * 2006-11-22 2008-06-05 Hitachi Cable Ltd 窒化物半導体インゴット及びこれから得られる窒化物半導体基板並びに窒化物半導体インゴットの製造方法
JP2008162855A (ja) 2006-12-28 2008-07-17 Hitachi Cable Ltd 窒化物半導体基板の製造方法及び窒化物半導体基板
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
WO2008093759A1 (ja) 2007-01-31 2008-08-07 Sumitomo Chemical Company, Limited ３－５族系化合物半導体の製造方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP4932545B2 (ja) 2007-03-06 2012-05-16 株式会社リコー 電子写真感光体およびそれを用いた画像形成方法、画像形成装置並びに画像形成用プロセスカートリッジ
US7718002B2 (en) 2007-03-07 2010-05-18 Ricoh Company, Ltd. Crystal manufacturing apparatus
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
JP5060875B2 (ja) * 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法
JP4992616B2 (ja) 2007-09-03 2012-08-08 日立電線株式会社 Ｉｉｉ族窒化物単結晶の製造方法及びｉｉｉ族窒化物単結晶基板の製造方法
JP5056299B2 (ja) * 2007-09-18 2012-10-24 日立電線株式会社 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
US8118934B2 (en) 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US8652947B2 (en) 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법
US20100320506A1 (en) * 2007-11-27 2010-12-23 Nanocrystal Corporation Ultra-Low Dislocation Density Group III - Nitride Semiconductor Substrates Grown Via Nano- Or Micro-Particle Film
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
JP2009141093A (ja) * 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
JP4952616B2 (ja) * 2008-03-04 2012-06-13 日立電線株式会社 窒化物半導体基板の製造方法
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
US8222669B2 (en) * 2008-03-27 2012-07-17 Nitek, Inc. Mixed source growth apparatus and method of fabricating III-nitride ultraviolet emitters
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US8633493B2 (en) * 2008-08-04 2014-01-21 Goldeneye, Inc. Large area thin freestanding nitride layers and their use as circuit layers
US9171909B2 (en) 2008-08-04 2015-10-27 Goldeneye, Inc. Flexible semiconductor devices based on flexible freestanding epitaxial elements
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US20110232564A1 (en) * 2008-12-02 2011-09-29 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal and method of manufacturing gallium nitride crystal
KR101008284B1 (ko) * 2008-12-24 2011-01-13 주식회사 에피밸리 3족 질화물 반도체층을 성장시키는 방법
KR101358541B1 (ko) * 2008-12-26 2014-02-05 도와 일렉트로닉스 가부시키가이샤 Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP5430467B2 (ja) * 2009-03-27 2014-02-26 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2010278470A (ja) * 2009-03-27 2010-12-09 Dowa Holdings Co Ltd Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
EP2413350A4 (en) 2009-03-27 2013-10-23 Dowa Holdings Co Ltd GROUP III NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR COMPONENT, AUTONOMOUS SUBSTRATE FOR GROUP III NITRIDE SEMICONDUCTORS AND METHODS OF MAKING SAME MANUFACTURING
JP2010235347A (ja) * 2009-03-30 2010-10-21 Shin Etsu Handotai Co Ltd Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板
JP5071427B2 (ja) 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
JP5045955B2 (ja) 2009-04-13 2012-10-10 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板
CN101872815B (zh) * 2009-04-21 2012-07-04 财团法人工业技术研究院 发光二极管元件以及其制造方法
CN102449743A (zh) * 2009-04-24 2012-05-09 应用材料公司 用于后续高温第三族沉积的基材预处理
JP2010269970A (ja) 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
WO2011025149A2 (ko) * 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5254263B2 (ja) * 2010-03-10 2013-08-07 日本碍子株式会社 Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
US8986835B2 (en) * 2010-04-05 2015-03-24 Purdue Research Foundation Growth process for gallium nitride porous nanorods
JP2011238786A (ja) * 2010-05-11 2011-11-24 Stanley Electric Co Ltd 半導体素子の製造方法
US8853057B2 (en) 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices
TWI480926B (zh) * 2010-09-28 2015-04-11 Nat Univ Chung Hsing Preparation method of epitaxial element
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
CN102054916B (zh) * 2010-10-29 2012-11-28 厦门市三安光电科技有限公司 反射器及其制作方法，以及包含该反射器的发光器件
JP5914348B2 (ja) 2010-11-02 2016-05-11 日本碍子株式会社 結晶製造方法
WO2012085219A1 (en) * 2010-12-23 2012-06-28 Soitec Strain relaxation using metal materials and related structures
FR2970374B1 (fr) * 2011-01-11 2014-02-07 Soitec Silicon On Insulator Relâchement de contrainte a l'aide de matériaux métalliques et structures connexes
WO2012109797A1 (zh) * 2011-02-18 2012-08-23 晶元光电股份有限公司 光电元件及其制造方法
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
CN103114332A (zh) * 2011-11-17 2013-05-22 北京大学 一种通过表面改性自分离制备氮化镓单晶衬底的方法
CN103137797B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管的制备方法
CN103137796B (zh) * 2011-12-03 2015-07-29 清华大学 发光二极管的制备方法
CN103374751B (zh) * 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
CN102723260B (zh) * 2012-06-18 2015-07-01 中国电子科技集团公司第四十六研究所 一种可自剥离的氮化物半导体材料生长方法
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
US9537044B2 (en) 2012-10-26 2017-01-03 Aledia Optoelectric device and method for manufacturing the same
CN102978695A (zh) * 2012-12-12 2013-03-20 东莞市中镓半导体科技有限公司 半导体器件外延生长的隐形结构衬底
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
WO2014133866A1 (en) * 2013-02-26 2014-09-04 Massachusetts Institute Of Technology Production of free-standing crystalline material layers
JP6019129B2 (ja) 2013-03-29 2016-11-02 日本碍子株式会社 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
KR102132760B1 (ko) 2013-06-06 2020-07-13 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
KR102122366B1 (ko) 2013-06-14 2020-06-12 삼성전자주식회사 질화물 반도체 박막 제조방법 및 이를 이용한 질화물 반도체 소자 제조방법
KR102094471B1 (ko) 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
JP6279619B2 (ja) * 2014-01-28 2018-02-14 住友化学株式会社 半導体基板の製造方法
WO2015159342A1 (ja) 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
JP6363403B2 (ja) 2014-06-10 2018-07-25 住友化学株式会社 半導体積層構造およびその製造方法
CN105633222B (zh) * 2014-11-06 2018-05-15 展晶科技(深圳)有限公司 垂直式发光二极管的制造方法
WO2016088696A1 (ja) 2014-12-01 2016-06-09 日本碍子株式会社 １３族元素窒化物結晶基板および機能素子
WO2016093033A1 (ja) 2014-12-11 2016-06-16 日本碍子株式会社 １３族元素窒化物結晶層および機能素子
CN104393125B (zh) * 2014-12-17 2017-05-10 安徽三安光电有限公司 一种发光元件的制备方法
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
CN105304471B (zh) * 2015-10-19 2017-10-03 中国电子科技集团公司第四十六研究所 一种使用碳球在氮化镓内部制作孔隙层的方法
JP6169292B1 (ja) 2015-12-11 2017-07-26 日本碍子株式会社 １３族元素窒化物結晶基板および機能素子
CN105762063B (zh) * 2016-02-06 2019-09-17 上海新傲科技股份有限公司 一种硅基氮化物外延生长的方法
WO2017179868A1 (ko) * 2016-04-12 2017-10-19 주식회사 루미스탈 반절연 질화물 반도체층을 포함하는 질화물 반도체 기판 제조 방법 및 이에 의해 제조된 질화물 반도체 기판
KR101840786B1 (ko) * 2016-06-09 2018-03-21 광운대학교 산학협력단 Au 나노 입자를 이용한 다공성 GaN의 제조방법
US10049927B2 (en) * 2016-06-10 2018-08-14 Applied Materials, Inc. Seam-healing method upon supra-atmospheric process in diffusion promoting ambient
EP3406371A1 (en) * 2017-05-22 2018-11-28 Siemens Aktiengesellschaft Method of relieving mechanical stress in additive manufacturing
CN108511326A (zh) * 2018-05-04 2018-09-07 中山大学 一种化合物半导体材料InGaN及其外延制备方法
CN111081827B (zh) * 2018-10-19 2022-03-01 成都辰显光电有限公司 一种半导体器件剥离方法
CN111326536A (zh) * 2018-12-14 2020-06-23 云谷（固安）科技有限公司 导电模组结构、显示装置及导电模组结构制备方法
CN111725360B (zh) * 2019-03-22 2023-04-07 安徽三安光电有限公司 一种复合衬底及其制备方法和利用其制备发光元件的方法
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
KR102533334B1 (ko) * 2021-07-02 2023-05-17 웨이브로드 주식회사 알루미늄질화물 층을 제조하는 방법
CN114059036B (zh) * 2021-11-23 2023-03-14 南京大学 铁薄膜在辅助剥离金刚石多晶薄膜中的应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPS63188938A (ja) * 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2000277435A (ja) * 1999-03-23 2000-10-06 Mitsubishi Cable Ind Ltd ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
JP2002050586A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体結晶の製造方法
JP2002050585A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体の結晶成長方法
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
US4792467A (en) * 1987-08-17 1988-12-20 Morton Thiokol, Inc. Method for vapor phase deposition of gallium nitride film
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP2884083B1 (ja) * 1998-03-25 1999-04-19 静岡大学長 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP2000228539A (ja) * 1999-02-08 2000-08-15 Sharp Corp 窒素化合物半導体の製造方法
JP2001135575A (ja) * 1999-03-12 2001-05-18 Sumitomo Chem Co Ltd ３−５族化合物半導体
JP3568112B2 (ja) * 1999-12-27 2004-09-22 豊田合成株式会社 半導体基板の製造方法
KR100388011B1 (ko) * 2000-01-17 2003-06-18 삼성전기주식회사 ＧａＮ박막 ＳＡＷ필터 및 이를 제조하는 방법
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3583375B2 (ja) * 2001-03-02 2004-11-04 三菱電線工業株式会社 ＧａＮ系半導体基材およびその製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPS63188938A (ja) * 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
JP2000277435A (ja) * 1999-03-23 2000-10-06 Mitsubishi Cable Ind Ltd ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
JP2002050586A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体結晶の製造方法
JP2002050585A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 半導体の結晶成長方法
JP2002217116A (ja) * 2001-01-18 2002-08-02 Sony Corp 結晶膜、結晶基板および半導体装置の製造方法

Also Published As

Publication number Publication date
EP1246233A2 (en) 2002-10-02
JP3631724B2 (ja) 2005-03-23
US20020197825A1 (en) 2002-12-26
JP2003178984A (ja) 2003-06-27
US6924159B2 (en) 2005-08-02
KR20020076198A (ko) 2002-10-09
CN1378237A (zh) 2002-11-06
EP1246233A3 (en) 2009-09-09
CN1219314C (zh) 2005-09-14
TW533607B (en) 2003-05-21
EP1246233B1 (en) 2018-05-09

Similar Documents

Publication Publication Date Title
KR100518353B1 (ko) Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법
KR100523032B1 (ko) 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
JP4396816B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP5361107B2 (ja) オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP5461773B2 (ja) ハイドライド気相成長法による平坦で低転位密度のｍ面窒化ガリウムの成長
WO2009040580A1 (en) Non-polar iii-v nitride semiconductor and growth method
WO2009040579A1 (en) Non-polar iii-v nitride material and production method
GB2445807A (en) GaN epitaxial layer over growth method
EP2118921A1 (en) Production of semiconductor devices
JP2005320237A (ja) 非極性ａ面窒化物半導体単結晶基板およびその製造方法
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
GB2470097A (en) Epitaxial overgrowth
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140804

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150922

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 14