KR100467909B1 - 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법 - Google Patents

사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법 Download PDF

Info

Publication number
KR100467909B1
KR100467909B1 KR10-2001-0075270A KR20010075270A KR100467909B1 KR 100467909 B1 KR100467909 B1 KR 100467909B1 KR 20010075270 A KR20010075270 A KR 20010075270A KR 100467909 B1 KR100467909 B1 KR 100467909B1
Authority
KR
South Korea
Prior art keywords
sapphire
mechanical polishing
chemical
heat treatment
polishing process
Prior art date
Application number
KR10-2001-0075270A
Other languages
English (en)
Other versions
KR20020033592A (ko
Inventor
유병대
이상현
김근주
Original Assignee
모새닷컴(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모새닷컴(주) filed Critical 모새닷컴(주)
Priority to KR10-2001-0075270A priority Critical patent/KR100467909B1/ko
Publication of KR20020033592A publication Critical patent/KR20020033592A/ko
Application granted granted Critical
Publication of KR100467909B1 publication Critical patent/KR100467909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Abstract

본 발명은 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법에 관한 것으로서 특히, 성장한 사파이어 인고트를 절단 연마하여 기판 표면을 우레탄 천위에 실리카졸을 사용하는 화학-기계적인 광택공정을 실시하는데 있어 표면 열처리나 표면산처리등의 표면처리 공정을 추가함으로써 웨이퍼 표면의 결정성 결함을 최소화하는 것을 특징으로 하며, 열처리는 광택 전후 공정에서 가능하며 산처리는 광택공정 후에 수행한다.
이상에서와 같이 본 발명은, 연마 절삭 공정의 변형응력에 의해 야기된 사파이어 웨이퍼 결정표면의 마이크로 크랙을 효과적으로 제거하여 결정성을 향상시킬수 있는 효과를 제공한다.

Description

사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법{Surface treatment method in chemical-mechanical polishing process of sapphire wafer}
본 발명은 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법에 관한 것으로서 특히, 성장한 사파이어 인고트를 절단 연마하여 기판 표면을 우레탄 천위에 실리카졸을 사용하는 화학-기계적인 광택공정을 실시하는데 있어 표 면 열처리나 표면산처리등의 표면처리 공정을 추가함으로써 웨이퍼 표면의 결정성 결함을 최소화하는 것을 특징으로 하며 연마 절삭 공정의 변형응력에 의해 야기된 사파이어 웨이퍼 결정표면의 마이크로 크랙을 효과적으로 제거하여 결정성을 향상시키는 사파이어 웨이퍼의 표면처리 공정방법에 관한 것이다.
웨이퍼 slicing에는 다이어몬드 숫돌분말을 전착한 외주변 절단기, 내주변 절단기, 밴드톱을 사용하거나 또는 SiC 숫돌분말이나 다이어몬드 분말을 사용한 강철밴드 및 와이어톱에 의한 래핑절단법등이 사용된다. 절단한 웨이퍼의 두께편차나 절단 톱자국 등을 제거하기 위해서 양면래핑을 한다. 숫돌분말로서는 사파이어보다경도가 높은 SiC, B4C, WC, TiC, 다이어몬드등을 사용할 수 있지만 일반적으로는 주철래핑에 대응되는 SiC 혹은 B4C가 사용된다.
이러한 기계적인 연마공정으로 인한 보이지 않는 웨이퍼 표면의 잔류응력이 집중하고 미세한 마이크로 크랙이 발생하게 된다.
따라서, 기계적인 스트레스로 인해 웨이퍼 표면위에 질화물 반도체박막이 성장될 때에 결정구조가 뒤틀리고 많은 전위밀도(dislocation density)의 분포를 야기하게 된다.
본 발명은 상기한 종래의 기술적인 문제를 감안한 것으로, 본 발명의 목적은 사파이어 웨이퍼의 화학-기계적 광택공정에서의 열처리및 산처리의 표면처리의 최적공정 조건을 개발함으로써 종래의 사파이어 웨이퍼의 화학-기계적인 연마(CMP)공정에서 야기되는 웨이퍼 표면의 결정성의 저하로 인한 GaN박막 성장에서의 전위밀도의 증가를 방지하여 우수한 GaN 광소자용 사파이어 웨이퍼의 제품 신뢰성을 확보하는 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법을 제공하는데 있다.
이러한 목적을 달성하는데 있어, 본 발명에 따른 웨이퍼 표면처리공정으로는 연마공정 전후의 열처리공정 및 연마공정후의 산처리공정을 수행하여, 표면 마이크로크랙을 재결정화하고 효과적으로 식각 제거함으로써, 가능한 한 GaN 완충층 성장시에 뒤틀림이 적고 이어서 GaN 에피박막 성장시에 사파이어/GaN 계면으로부터의 전위의 진행을 줄일 수 있는 결정질이 양호한 사파이어 웨이퍼를 제작할 수 있는표면처리 공정을 특징으로 한다.
도 1은 사파이어 폴리싱 공정이 완료된 표면의 AFM 사진도.
도 2는 연마된 사파이어 웨이퍼 표면의 마이크로크랙의 개략도.
도 3은 3단히터로 된 고온 열처리로의 단면도.
도 4는 사파이어 웨이퍼의 XRD회절 스펙트럼도.
도 5는 표면의 미소결정입자가 존재하는 경우와 크랙이 없는 이상적인 회절곡선의 개략도.
도 6은 사파이어 웨이퍼 C(0006)면의 표면처리에 따른 DCXD 특성도.
도 7은 결정회절의 반치폭과 표면 조도와의 상관 곡선도.
도 8은 사파이어 웨이퍼 표면 에칭처리후의 AFM 사진도.
도 9는 사파이어웨이퍼와 GaN 박막간의 계면에서의 [1120] 정대축으로 입사된 전자가 형성하는 회절격자점 사진도.
도 10은 사파이어기판과 GaN박막 계면사이의 왜곡된 결정구조에 대한 TEM 영상 사진도.
<도면주요 부위에 대한 부호의 설명>
1. 표면 결정립층 (crystallite) 2. 표면 다결정층(poly-crystal)
3. 표면 전위 생성층(nucleation layer) 4. 3단 히터(3 zone heater)
5. 석영관 6. 기판(sapphire wafer)
7. 석영보트 8. 도어
9. 수소/암모니아가스 10. 진공배기펌프
본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하기로 한다. 이런 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다. 이하, 첨부한 도면을 참조하여 본 발명에 의한 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법의 바람직한 실시예를 상세히 설명하기로 한다.
도 1는 사파이어 폴리싱 공정이 완료된 표면의 원자간력현미경(atomic force microscope: AFM) 사진도를 나타낸다. 기계 연마공정을 수행하여 폴리싱되어진 사파이어 기판은 표면에 남아 있는 잔류응력(residual stress)에 의한 표면결함(surface default)이 존재하게 된다. 도 2에서처럼 폴리싱되어진 웨이퍼의 표면에 연마 흠집(lapping scratch)이나 마이크로 크랙(micro-crack) 및 전위(dislocation)가 분포하게 됨을 관찰할 수 있다.
도 2은 연마된 사파이어 웨이퍼 표면의 마이크로크랙의 개략도를 나타낸다.표면에 대한 사파이어 웨이퍼의 단면은 결정의 마이크로 크랙이 존재함을 예측할 수 있다. 미세한 결정 결함은 0.1-1 미크론 두께의 미세한 결정입자 형태의 결정립(crystallite)의 층구조(1)를 형성하고 전위가 진행되어 비교적 큰 크기를 갖는 다결정질층(2)과 그 안쪽영역의 전위 형성층(3)으로 구분되어진다. 이러한 표면 손상영역 대한 대한 제거 방법으로 표면 열처리공정을 수행하여 전위형성층을 제거하여 결정표면이 재결합(recombination)하도록 이완(relaxation)시키게 되며,또한 결정립층을 건식 또는 습식 식각공정을 통해 표면의 결정성을 확보할 수 있다.
도 3은 3단히터로 된 고온 열처리로의 단면도이다. 3단 히터(4)는 항상 일정한 온도를 유지하도록 작동시킨 상태에서, 사파이어웨이퍼(6)를 석영보트(7)에 장착하여 석영관(8)내에 도어(8)를 통해 로딩(loading)한 후, 펌프(9)로 초기진공을 형성하여 정상상태의 수소및 암모니아 가스의 유동을 유지시키면서 기판 표면의 건식식각 및 열처리공정을 수행하게 된다. 수소가스는 500-600 Torr압력분포와 1200℃의 온도에 사파이어표면의 식각율 1-3 nm/min을 갖는다.
기계연마에 의한 표면 결정 손상 부위인 전위 형성층과 전위 진행층은 열처리하여 재결합화시키고, 결정립층은 수소/암모니아 분위기에서 열처리하는 도중 건식식각하게 된다.
도 4은 사파이어 웨이퍼의 X-선회절(XRD) 스펙트럼도를 나타낸다. 폴리싱하여 경면 형상을 갖는 웨이퍼 표면의 결정성을 조사하기 위해 XRD 실험을 수행하면 회절각도에 따른 결정면 방향의 회절 피크점들이 존재하게 된다. X-선 빔을 한번 결정편(Ge)을 통하여 분리시킨 다음, 사파이어기판 표면에 조사하는 회절실험(single crystal X-ray diffraction: XRD)에서는 사파이어 기판이 (0006)면과 (00012)면에서 회절이 일어남을 알 수 있으며, 따라서 웨이퍼 표면은 C면 임을 알 수 있다.
기판표면의 결정성을 확인하기 위한 목적으로 국소적인 C(0006)면 회절 피크점인 회절각도 θ=20.7°에서의 회절세기를 정밀 측정할 수 있도록 X-선 빔을 더욱정렬시킬 수 있다. X-선을 2번 결정편(Ge)에 회절시켜 빔을 정렬시켜 시료에 조사하는 2중결정 X-선 회절 (double crystal x-ray diffraction: DCXD) 실험을 수행하게 된다.
도 5는 표면의 미소결정입자가 존재하는 경우와 크랙이 없는 이상적인 회절곡선의 개략도를 나타낸다. 이러한 DCXD 회절곡선에서 반치폭의 변화에 따른 표면의 크랙상태를 확인하기 위해 표면상의 결정립의 직경크기를 해석할 수 있다. 회절곡선에서의 회절세기에 대한 반치폭 B는 결정의 표면손상 마이크로크랙의 직경크기 d가 작을수록 넓어지게 되며, 마이크로 크랙의 직경은 다음 식으로 주어진다.
여기에서 λ는 X-선의 입사파장(Cu(Kα)=1.54 Å)이고, B는 반치폭(Full-width at half maximum: FWHM)이며, θ는 C(0006)면의 회절 피크점의 각도(radian)인 θ=20.7°이다.
도 6는 사파이어 웨이퍼 C(0006)면의 표면처리에 따른 DCXD 특성도를 나타낸다. 고온에서 성장된 단결정 사파이어 기판이 표면가공으로 인해 결함 특성을 나타내는 것을 파악하기 위해 C(0006)면의 피크에 대한 DCXD 회절실험을 수행하였다.
도 6(a)에서 연마 및 폴리싱 공정을 마친 후 아무런 표면처리공정 없이 세정한 표면의 시료에서의 조도에 따른 X-선 회절세기의 스펙트럼을 나타내며 반치폭(FWHM)은 B=250 arcsec를 나타내며, 결정립의 직경은 d=0.12 ㎛ 크기를 갖는다. 대체로 폴리싱을 수행한 시료는 표면조도가 거칠어질수록 반치폭이 증가하여 200-400 arcsec의 영역을 갖는 비교적 큰 수치를 나타내며, 이는 조도가 클수록 표면의 접면적이 커지고 회절각의 산포가 증가됨을 알 수 있고, 조도에 따른 미세 결정간의 크랙이나 전위(dislocation)밀도가 높아짐을 의미한다.
도 6(b)는 폴리싱을 수행한 다음, 황산과 인산을 같은 비율로 하여 300 ℃ 온도에서 30 분간 표면 식각을 수행하여 얻은 DCXD 회절곡선으로 반치폭이 47 arcsec로 감소됨을 알 수 있다. 에칭공정은 산처리 용액을 황산:인산=1:1 비율로 하여, 285∼300 ℃에서 약 15∼30분 정도 침적시켜 가면서 표면 식각정도를 확인하였다. FWHM의 크기는 대략 30-80 arcsec의 영역의 수치를 갖음을 알 수 있으며, 황산과 인산의 혼합액 속에서 습식식각공정을 수행하여 표면의 결정립 상태를 제거할 수 있다.
도 6(c)는 폴리싱을 수행한 다음 1,300 ℃에서 4시간동안 암모니아/수소 혼합가스 분위기에서 열처리를 수행한 시료로 반치폭이 B=16 arcsec로 매우 작아짐을 알 수 있으며 결정립의 직경이 d=1.9 ㎛ 로 커져서 표면의 크랙밀도가 감소됨을 알 수 있다. 사파이어 결정표면은 열처리 온도 1100∼1400 ℃ 근처에서 표면결정구조의 상전이(phase transition)이 일어난다. 열처리 공정은 폴리싱공정 이후에 실행하였으며 그 이유는 열처리 이후에 폴리싱을 할 경우 매번 연마에 대한 조건등을 완전히 동일한 조건으로 맞추기 어렵기 때문이다. 열처리를 1100-1400℃ 온도영역에서 수행함으로써 표면 전위밀도 및 결함이 눈에 띠게 감소함을 알 수 있으며, 또한, 반치폭이 10-20 arcsec로 매우 작아짐을 알 수 있다.
도 6(d)는 열처리후 상기 화학용액에서 30분간 표면 식각을 수행한 후 측정한 회절곡선으로 반치폭이 8.3 arcsec로 더욱 작아짐을 알 수 있다.
표 1은 여러 사파이어 시료에 대해 폴리싱과 열처리 및 산처리를 순차적으로 수행한 경우 반치폭이 공정마다 줄어드는 추세에 대한 정량적인 데이터를 나타낸다. 폴리싱 공정 후에 반치폭은 대략적으로 200-400 arcsec를 갖으며, 열처리를 통하여 반치폭이 현저하게 줄어들며, 또한 후속 산처리에 의해 결정성이 향상됨을 확인할 수 있다.
Sample Polishing(CMP) Annealing1200℃/4h acid(1:1)H2SO4/H3PO4
F10 335.5 71.3 57.24
F5 275.1 67.3 43.9
G5 302.7 21.0 11.5
G2 294.0 17.3 11.2
G8 271.2 15.8 9.4
A1 268.6 13.5 8.3
C5Annealing CMPPolishing 300℃/Acid(30min) 1200℃/4h 1300℃/4h 1400℃/4h
FWHM(arcsec) 257.0 34.6 11.9 22.0 17.3
표 2는 폴리싱만 된 시료 및 폴리싱한 표면을 산처리한 경우, 그리고 폴리싱된 표면에 온도별 열처리한 경우에 대한 2중회절 실험에서의 반치폭을 비교하였다. 3종류 표면처리 공정을 각각 독립적으로 수행하였을 경우에 결함부위를 식각하는 것보다 결정결합을 재구성하는 열처리 효과가 현저함을 알 수 있다. 열처리 온도는 1200 ℃ 근방에서 비교적 양호한 결정특성을 나타냄을 알 수 있다.
Sample DCXD AFM
Peakposition(deg) FWHM(arcsec) Rp-v(Å) Rrms(Å) Rave(Å)
CMP polishing HB1 20.468 247 23.8 2.8 1.6
HB2 20.875 257 33.9 2.9 2.1
Annealing HB3 19.812 15.5 98.1 6.5 3.4
HB7 20.312 11.2 166 3.2 2.3
HB8 20.606 19.8 79.8 8.6 6.2
Acid HB5 21.071 65.7 55.1 8.3 6.5
Annealing/acid HB12 20.355 15.8 20.0 0.8 0.5
HB13 20.653 16.2 25.0 0.8 0.5
HB14 19.907 8.3 9.15 1.0 0.7
Shinkosha 20.406 13.7 33.0 1.3 0.8
Union-Carbide 20.781 10.1 9.0 2.1 1.6
표 3은 표면처리 공정에 따른 결정회절의 반치폭과 AFM으로 관측한 표면조도의 상관관계를 나타내었다. 표면조도는 폴리싱 공정 수행 후 측정할 경우 대체로 양호한 실효조도를 나타내며, 열처리나 산처리를 수행하여 조도 편차가 증가될 수 있어 열처리동안의 표면의 뒤틀림 현상이나 산처리 동안의 높이의 단차가 증가 될 수 있다. 열처리를 수행하고 난 후, 산처리를 수행하는 경우 대체로 양호한 표면조도를 나타냄을 알 수 있다.
도 7은 결정회절의 반치폭과 표면 조도와의 상관 곡선도를 나타낸다. 반치폭이 9-20 arcsec를 갖는 웨이퍼의 표면상태에서 실효조도는 대략 1-8 Å을 가짐을 알 수 있다. 상기의 그림 6(d)의 C면(0006)에서의 회절스펙트럼으로부터 반치폭은 8 arcsec이며, 결정내의 전위결함이 이 반치폭이 비례하고 전위밀도는 다음 식으로 표현된다.
여기서 ρ(/cm^2)는 전위밀도이고, B는 반폭치(radian), b (a[1120]=4.765 Å)는 선단형 전위(edge-type dislocation)의 Burgers 벡터이다. 박막내의 전위밀도는 각각 0.59 ×10^6/cm^2 을 나타낸다. 이는 표면층의 식각관찰에 의한 그림 7의 AFM사진에서 나타나는 전위밀도와 유사함을 알 수 있다.
도 8은 사파이어 웨이퍼 표면 에칭처리후의 AFM 사진도를 나타낸것으로 연마한 사파이어 기판을 300℃ 의 KOH로 에칭한 것으로서 에치피트(etch pit)가 다수발견되고 있다. 이것은 결정 모재에 존재하고 있는 전위영역(2)에서의 전위밀도에 해당한다.
표면 산처리에 의한 표면의 정밀 가공도를 높이기 위해 기계 연마한 사파이어를 아세톤 및 순수 중에서 초음파 세정하고 공기중에서 1,500 ℃에서 수시간 가열한 후 285-300 ℃의 황산과 인산의 1:1 혼합액에 15-30 분간 담금으로서 0.15-0.2 ㎛/min 가공속도에서 GaN 기판에 적당한 무 왜곡의 사파이어 표면을 얻을 수 있다.
또한 열처리에 의한 표면 정밀 가공도를 향상시키기 위해 암모니아/수소가스 흐름속에서 1,100-1,400 ℃에 사파이어를 4시간 가열하면 0.1 ㎛/min의 가공속도에서 사파이어표면이 제거되고 표면에 가는 선이 생기지만 결정학적으로 완전한 면을 얻을 수 있다.
도 9은 사파이어기판과 GaN 박막간의 계면에서의 [1120] 정대축으로 입사된 전자가 형성하는 회절격자점 사진도를 나타낸것으로서 사파이어 기판 위에 GaN 완충층을 삽입한 다음 GaN 박막을 성장시킨 경우이다. 계면상의 사파이어 결정구조와 GaN박막의 결정구조에 [1120] 정대축(zone axis)로 입사된 가속전자가 회절상을 형성하는 회절점을 나타낸다. 사파이어 결정격자가 GaN결정보다 격자간의 간격인 격자상수가 작음을 알 수 있으며, 두 물질사이에 격자 부정합이 13.6%로 매우 큼에도 불구하고 양호한 화학결합상태를 나타낸다. 또한 C/A의 비율이 1.09로 HCP의 1.633보다 매우 작고, 사파이어웨이퍼 표면 자체에서의 1.58보다도 작아짐을 알 수 있다. C축 방향으로의 격자상수가 상대적으로 줄어들고 A축 방향으로 커짐을 알 수있다. A와 B간의 각도는 28.62°이고 B와 C간은 61.38°를 이룬다. 따라서, 사파이어표면이 GaN 박막성장으로 인해 A축 방향의 인장응력(tensile stress)에 의한 변형(strain)이 생기고 표면부위가 심한 왜곡상태에 있지만 표면상태에 상전이가 일어나지는 않음을 알 수 있다.
도 10는 사파이어기판과 GaN박막 계면사이의 왜곡된 결정구조에 대한 TEM 영상 사진도를 나타낸것으로 도 9(A)는 사파이어기판 위에 성장시킨 GaN 박막의 TEM사진을 보여주며, 계면에서의 심한 컨트라스(contrast)로부터 응력집중(stress concentration)으로 인한 계면의 격자왜곡이 일어남을 알 수 있으며, 도 9(B)는 계면에서의 고 분해능 TEM 사진으로부터 회절격자점의 형상을 관찰하였다. 역시 계면에서는 7:8 격자비율로 평균적인 격자결합분포를 하는 기하학적 격자부정합을 보이며, 계면이 높은 컨트라스를 보이는, 수 AlN 단일층(monolayer)을 형성하면서 GaN 완충층 부위는 격자가 국소적인 poly-typism을 형성하면서 횡방향 성장이 이루어지며, 사파이어 기판쪽에서도 심한 격자왜곡이 일어나 표면으로부터 약 10 nm두께범위에서 격자상수가 GaN에 대응하여 변형되어졌음을 알 수 있다.
이상에서와 같이 본 실시예에서는 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법에 의해 결정질이 우수한 웨이퍼 표면을 갖는 웨이퍼 제작공정을 확인하였다.
또한, 본 발명이 당 업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시 예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 아니되며, 이와같은 변형된 실시 예들은 본 발명의 첨부된 특허청구범위 안에 속한다 해야 할 것이다.
상술한 설명으로부터, 본 발명에 따른 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법은 사파이어 폴리싱공정후의 표면에 대한 열처리및 산처리의 식각공정을 통하여 표면크랙을 재결정화하거나 식각 제거하여 결정질이 우수한 사파이어웨이퍼를 제공하는 공정방법으로서 종래의 화학-기계적인 폴리싱공정으로 인한 표면 잔류응력으로 보이지 않는 결정의 손상을 효과적으로 제거할 수 있으며, 질화물 박막의 성장에서의 사파이어웨이퍼와 GaN박막의 계면의 격자부정합으로 인한 박막 전위밀도의 증가를 억제하고 고온에서 고품질의 GaN박막이 성장할 수 있도록 양질의 사파이어 기판(substrate)으로 단단히 버텨주는 역할을 하는 효과를 제공한다.

Claims (3)

  1. 사파이어 기판에 대해 화학-기계적인 광택공정을 수행한 후에,
    기계연마에 의한 표면 결정손상부위인 전위형성층과 전위진행층은 열처리하여 재결합화시키고, 결정립층은 수소/암모니아 분위기에서 열처리하는 도중 건식식각하거나;
    또는 연속적으로 황산과 인산의 용액속에서 습식식각공정을 수행하여 표면의 결정립상태를 제거하여 양질의 결정성을 확보하는 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법.
  2. 제 1항에서 열처리는 수소분위기에서 먼저 수행하여 건식식각을 수행한 다음, 이어서 암모니아와 혼합된 상태로 수행하여 사파이어 표면 결정구조의 상전이가 일어나는 1100-1400℃ 온도영역에서 1-4시간 동안 열처리하여 표면을 Al으로 포화시키도록 하는 것을 특징으로 하는 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법.
  3. 제 1항에서 산처리공정에서의 혼합액의 비율은 1:1이고, 가열온도는 상온에서 300℃온도 범위안에서 10-30 분간 실시하여 표면의 재결합화하지 못한 결정립의 구조를 습식식각하는 것을 특징으로 하는 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리 공정방법.
KR10-2001-0075270A 2001-11-30 2001-11-30 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법 KR100467909B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075270A KR100467909B1 (ko) 2001-11-30 2001-11-30 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075270A KR100467909B1 (ko) 2001-11-30 2001-11-30 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법

Publications (2)

Publication Number Publication Date
KR20020033592A KR20020033592A (ko) 2002-05-07
KR100467909B1 true KR100467909B1 (ko) 2005-02-02

Family

ID=19716484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0075270A KR100467909B1 (ko) 2001-11-30 2001-11-30 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법

Country Status (1)

Country Link
KR (1) KR100467909B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550857B1 (ko) 2003-09-23 2006-02-10 삼성전기주식회사 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
KR101414205B1 (ko) 2013-09-30 2014-07-01 주식회사 엘지실트론 웨이퍼의 기계적 손상 깊이를 측정하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103133A (ja) * 1997-09-29 1999-04-13 Nec Corp 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
KR20020076198A (ko) * 2001-03-27 2002-10-09 닛본 덴기 가부시끼가이샤 Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법
KR20030003579A (ko) * 2001-07-03 2003-01-10 주식회사 컴텍스 반도체소자용 기판과 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5927995A (en) * 1997-04-09 1999-07-27 Hewlett-Packard Company Reduction of threading dislocations by amorphization and recrystallization
JPH11103133A (ja) * 1997-09-29 1999-04-13 Nec Corp 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
KR20010079918A (ko) * 1998-09-25 2001-08-22 야마모토 카즈모토 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법
KR20020076198A (ko) * 2001-03-27 2002-10-09 닛본 덴기 가부시끼가이샤 Ｉｉｉ족질화물로 된 반도체기판 및 그 제조방법
KR20030003579A (ko) * 2001-07-03 2003-01-10 주식회사 컴텍스 반도체소자용 기판과 그 제조방법

Also Published As

Publication number Publication date
KR20020033592A (ko) 2002-05-07

Similar Documents

Publication Publication Date Title
EP2514857B1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
JP6100824B2 (ja) 高表面品質ＧａＮウェーハおよびその製造方法
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
JP4678039B2 (ja) ＳｉＣ基板
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
KR100857751B1 (ko) ＳｉＣ 모니터 웨이퍼의 제조방법
KR100712042B1 (ko) 웨이퍼의 제조 방법
US6946317B2 (en) Method of fabricating heteroepitaxial microstructures
JP4148105B2 (ja) ＳｉＣ基板の製造方法
WO2006090432A1 (ja) ＳｉＣ単結晶基板の製造方法
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
JP6279619B2 (ja) 半導体基板の製造方法
WO2014171059A1 (ja) シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
JP2018027893A (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
WO2020022391A1 (ja) ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
WO2021132491A1 (ja) Ｉｉｉ族窒化物単結晶基板およびその製造方法
JP6589807B2 (ja) シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
KR100467909B1 (ko) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2005255463A (ja) サファイア基板とその製造方法
CN114207777A (zh) 晶体高效的sic装置晶片生产
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee