JP2010141369A - ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 - Google Patents

Abstract

【課題】 転位密度の低い半導体領域を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板の表面の一部の領域上に、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンが形成されている。積層パターンを覆うように成長層が配置されている。成長層は、積層パターンの上層の表面上よりも下層の側面上に成長しやすいナイトライド系化合物半導体からなる。
【選択図】 図１９

Description

本発明は、ナイトライド系ＩＩＩ−Ｖ族化合物半導体装置、及び半導体装置の製造方法に関し、特に、転位密度の低い半導体領域を有する半導体装置及びその製造方法に関する。

近年、ＧａＮ系材料を用いた発光素子の開発が盛んであり、これまでに青色、緑色の高輝度発光ダイオード（ＬＥＤ）が製品化されている。また、青紫色レーザに関しても、本出願人を含めこれまでに多くの研究機関において室温発振が達成され、製品化に向けて精力的に研究が進められている。サファイア（Ａｌ_２Ｏ_３）基板を用いたＧａＮ系レーザが作製され、１０００時間の室温連続発振（ＣＷ発振）が確認されている（Ｓ．Ｎａｋａｍｕｒａｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ．３５，ｐ．Ｌ７４，１９９６参照）。

サファイア基板を用いた短波長半導体レーザの製造方法について簡単に説明する。まず、（０００１）面を主面とするサファイア基板上に、低温でＧａＮバッファ層を形成する。

以下、図３９〜図４２を参照して、ＧａＮバッファ層の形成方法を説明する。

図３９に示すように、（０００１）面を主面とするサファイア基板２００の主面上に、有機金属気相成長（ＭＯＶＰＥ）により厚さ１〜２μｍのＧａＮ層２０１を成長させる。ＧａＮ層２０１の表面上に、化学気相堆積（ＣＶＤ）によって厚さ１００〜３００ｎｍのＳｉＯ_２膜を堆積させる。このＳｉＯ_２膜を、フッ酸を用いてパターニングし、縞状のＳｉＯ_２パターン２０２を残す。ＳｉＯ_２膜のパターニング後、基板表面を十分水洗する。

図４０に示すように、基板表面上に、ＭＯＶＰＥによりＧａＮ層を成長させる。成長初期においては、ＧａＮ層２０１が露出している領域上にのみＧａＮ層２０３が成長する。ＧａＮ層の成長を続けると、横方向への成長が始まり、図４１に示すように、ＳｉＯ_２パターン２０２の上にもＧａＮ層２０４が堆積し始める。

さらに成長を続けると、相互に隣り合うＧａＮ層２０４同士が接し、基板全面がＧａＮ層で覆われる。最終的には、図４２に示すように、表面がほぼ平坦なＧａＮバッファ層２０５が得られる。

図４３は、ＧａＮバッファ層２０５内の転位の状態を模式的に示す。サファイアとＧａＮとの格子不整合によって、サファイア基板２００とＧａＮ層２０１との界面から、転位２０６及び２０７がＧａＮ層２０１内に延びる。ＳｉＯ_２パターン２０２の配置された領域に形成された転位２０６は、ＳｉＯ_２パターン２０２よりも上方には延びない。ＳｉＯ_２パターン２０２の配置されていない領域においては、転位２０７がＧａＮバッファ層２０５内まで貫通して延びる。

ＳｉＯ_２パターン２０５の上方の領域２０８は、ＧａＮの横方向の成長によって形成されたものである。このため、ＳｉＯ_２パターン２０２の上方の領域２０８内には、転位が侵入せず、この領域２０８内の転位密度が低くなる。

図４４に示すように、図３９から図４２までの工程を繰り返し、ＳｉＯ_２パターン２０９及びＧａＮバッファ層２１０を形成してもよい。この場合、基板法線方向から見たとき、ＳｉＯ_２パターン２０９は、その下のＳｉＯ_２パターン２０２の配置されていない領域とほぼ重なるように配置される。

ＧａＮバッファ層２０５内の転位２０７の延伸が、ＳｉＯ_２パターン２０９によって防止される。このため、ＧａＮバッファ層２０５の上に、転位密度の低い２層目のＧａＮバッファ層２１０を形成することができる。この方法によると、ＧａＮバッファ層全体の転位密度を低くすることができるが、工程数が増加し、製造コストの上昇につながる。

次に、ＧａＮバッファ層の上に、レーザ構造を形成する方法を説明する。ＧａＮバッファ層の上に、ｎ型ＧａＮ中間層、ｎ型Ａｌ_０．０９Ｇａ_０．９１Ｎクラッド層、ｎ型ＧａＮ光ガイド層（ｓｅｐａｒａｔｅｄｃｏｎｆｉｎｅｍｅｎｔ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ（ＳＣＨ）ｌａｙｅｒ）、ＩｎＧａＮ多重量子井戸層、ｐ型Ａｌ_０．１８Ｇａ_０．８２Ｎオーバフロー防止層、ｐ型ＧａＮ光ガイド層、ｐ型Ａｌ_０．０９Ｇａ_０．９１Ｎクラッド層、及びｐ型ＧａＮコンタクト層を積層する。これらの層の成長は、例えばＭＯＶＰＥにより行われる。

ｐ型ＧａＮコンタクト層及びｐ型ＡｌＧａＮクラッド層を部分的にドライエッチングしリッジ構造を残す。リッジ溝造が残っていない領域にｎ型ＧａＮ中間層の一部を露出させる。全面をＳｉＯ_２膜で覆い、リッジ構造の上面の一部及びｎ型ＧａＮ中間層の表面の一部が露出するようにＳｉＯ_２膜をパターニングする。露出したリッジ構造の表面上に、Ｎｉ／Ａｕの２層構造を有するｐ側電極を形成する。露出したｎ型ＧａＮ中間層の表面上に、Ｔｉ／Ａｕの２層構造を有するｎ側電極を形成する。最後に、ドライエッチングにより、共振器面となる一対の平行な端面を形成する。

ドライエッチングにより共振器端面を形成するのは、サファイア基板を劈開することが困難なためである。エッチングにより形成した共振器面は、劈開により形成した共振器面に比べて平滑性に劣る。このため、サファイア基板を用いた短波長半導体レーザのしきい値電流が、劈開により共振器端面を形成した半導体レーザのそれに比べて大きい。例えば上述の半導体レーザのしきい値電流密度は３．６ｋＡ／ｃｍ^２程度である。

また、サファイアに電気伝導性がないため、基板の裏面にｎ側電極を形成することができない。このため、ｎ型ＧａＮ中間層の表面を露出させ、この部分にｎ側電極を形成することが必要になる。

サファイア基板を利用することの本質的な課題を解決するために、ＳｉＣ基板を用いることが提案されている（Ａ．Ｋｕｒａｍａｔａ，Ｋ．Ｄｏｍｅｎ，Ｒ．Ｓｏｅｊｉｍａ，Ｋ．Ｈｉｒｏｎｏ，Ｓ．Ｋｕｂｏｔａａｎｄ Ｔ．Ｔａｎａｈａｓｉ，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．３６（１９９７）Ｌ１１３０、及びＧ．Ｅ．Ｂｕｌｍａｎ ｅｔ ａｌ，Ｄｅｖｉｃｅ Ｒｅｓｅｒｃｈ Ｃｏｎｆｅｒｅｃｅ ＩＶ−Ｂ−８，１９９７参照）。

図４５を参照して、ＳｉＣ基板を用いた半導体レーザの製造方法を説明する。（０００１）Ｓｉ面を主面とする六方晶の６Ｈ−ＳｉＣ基板２３１を準備する。ＳｉＣ基板２３１にはｎ型導電性が付与されている。ＳｉＣ基板２３１の表面上に、ＭＯＶＰＥによりｎ型のＡｌ_０．１Ｇａ_０．９Ｎバッファ層２３２、ｎ型のＧａＮバッファ層２３３、ｎ型のＡｌ_０．０９Ｇａ_０．９１Ｎクラッド層２３４、ｎ型のＧａＮ光ガイド層２３５、ＩｎＧａＮ多重量子井戸層２３６、ｐ型のＡｌ_０．１８Ｇａ_０．８２Ｎ電子ブロック層２３７、ｐ型のＧａＮ光ガイド層２３８、ｐ型のＡｌ_０．０９Ｇａ_０．９１Ｎクラッド層２３９、及びｐ型のＧａＮコンタクト層２４０を順次成長させる。

ＡｌＧａＮバッファ層２３２の厚さは０．１５μｍ、ＧａＮバッファ層２３３の厚さは０．１μｍ、ＡｌＧａＮクラッド層２３４の厚さは０．５μｍ、ＧａＮ光ガイド層２３５の厚さは０．１μｍである。これらのｎ型の層に添加された不純物はＳｉであり、その濃度は３×１０^１８ｃｍ^−３である。

ＩｎＧａＮ多重量子井戸層２３６は、アンドープのＩｎ_０．０３Ｇａ_０．９７Ｎからなる４層のバリア層とアンドープのＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層とを交互に積層した積層構造を有する。バリア層の厚さは５ｎｍであり、井戸層の厚さは４ｎｍである。なお、バリア層を５層、井戸層を４層とし、バリア層の厚さを５ｎｍ、井戸層の厚さを２．５ｎｍとしてもよい。

ＡｌＧａＮ電子ブロック層２３７の厚さは２０ｎｍ、ＧａＮ光ガイド層２３８の厚さは０．１μｍ、ＡｌＧａＮクラッド層２３９の厚さは０．５μｍ、ＧａＮコンタクト層２４０の厚さは０．２μｍである。これらのｐ型の層に添加された不純物はＭｇであり、その濃度は５×１０^１９ｃｍ^−３である。

ｐ型ＧａＮコンタクト層２４０及びｐ型ＡｌＧａＮクラッド層２３９の一部をエッチングし、一方向に長いリッジ２４１を残す。リッジ２４１の幅は３．５μｍである。ＳｉＣ基板２３１の裏面上にＮｉ、Ｔｉ、及びＡｕを順次堆積させてｎ側電極２４３を形成する。リッジ２４１の表面及びｐ型ＡｌＧａＮクラッド層２３９の表面をＳｉＯ_２膜２４２で覆う。

ＳｉＯ_２膜２４２に、リッジ２４１の上面を露出させるような開口を形成する。この開口の内面上及びＳｉＯ_２膜２４２の表面上に、Ｎｉ、Ｔｉ、及びＡｕを順次堆積させ、ｐ側電極２４４を形成する。共振器長が７００μｍになるように素子分割することにより、ＧａＮ系半導体レーザが完成する。

ＳｉＣ基板は劈開が可能であるため、高性能な光共振器を容易に作製することができる。

また、ＳｉＣは電気伝導性を有するため、基板の裏面に片方の電極を配置することができる。これにより、素子構造が簡単になる。さらに、ＳｉＣとＧａＮとの格子定数の差が小さいため、欠陥密度の小さなＧａＮ層をエピタキシャル成長させることが可能である。さらに、ＳｉＣの熱拡散係数がサファイアのそれよりも大きいため、ＳｉＣ基板を用いることは、放熱特性を高める点でも有効である。

ＳｉＣ基板を用いた半導体レーザの作製に、図３９〜図４２で説明した転位低減方法を適用することにより、転位密度の低いＧａＮバッファ層を形成することができる。ところが、転位低減方法で使用するＳｉＯ_２パターン２０２は絶縁体である。このため、ＳｉＯ_２パターン２０２が配置された部分を電流が通過できず、素子抵抗が増加してしまう。

本発明の一目的は、転位密度の低い半導体領域を有する半導体装置及びその製造方法を提供することである。

本発明の一観点によると、
半導体基板と、
前記半導体基板の表面の一部の領域上に形成され、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンと、
前記積層パターンを覆うように配置された成長層であって、該成長層が、前記上層の表面上よりも前記下層の側面上に成長しやすいナイトライド系化合物半導体からなる前記成長層と
を有するナイトライド系ＩＩＩ−Ｖ族化合物半導体装置が提供される。

本発明の他の観点によると、
半導体基板の表面の一部の領域上に、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンを形成する工程と、
前記積層パターンの下層を種結晶として、その露出した側面から、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる成長層を選択成長させる工程と
を有する半導体装置の製造方法が提供される。

本発明のさらに他の観点によると、
半導体基板と、
前記半導体基板の表面の一部の領域上に形成され、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンと、
前記積層パターンの表面、及び前記半導体基板の表面のうち前記積層パターンの両脇の領域を覆うように配置され、ナイトライド系化合物半導体からなるバッファ領域であって、前記上層の表面上よりも前記下層の側面上に成長しやすい材料からなるバッファ領域と
を有するナイトライド系ＩＩＩ−Ｖ族化合物半導体装置が提供される。

本発明のさらに他の観点によると、
半導体基板の表面の一部の領域上に、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンを形成する工程と、
前記積層パターンの下層の露出した側面を種結晶として、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなるバッファ領域を選択成長させるとともに、横方向成長により、前記積層パターンの上層の表面をも該バッファ領域で覆い、かつ前記半導体基板の表面の一部を覆う工程と、
前記バッファ領域が前記半導体基板の全表面を覆い尽くす前に、前記バッファ領域の選択成長を停止させる工程と
を有する半導体装置の製造方法が提供される。

成長層は、積層パターンの下層を種結晶として成長する。すなわち、成長層は横方向成長により形成される。このため、成長層の転位密度が低くなる。

積層パターンの下層の側面からバッファ領域を横方向成長させることにより、低転位密度のバッファ領域を形成することができる。バッファ領域で半導体基板全面を覆う場合に比べて、バッファ領域内にクラックが発生しにくい。

第１の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第１の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第１の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第１の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第１の実施例による半導体レーザの断面図である。 第２の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第２の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第２の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第２の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第３の実施例による半導体レーザの断面図である。 第３の実施例による半導体レーザのバッファ層内の転位の様子を模式的に示す断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第４の実施例による半導体レーザの断面図である。 第５の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第５の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第５の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第５の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第５の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 参考例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 参考例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 参考例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第６の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第６の実施例による半導体レーザの製造工程の途中までを説明するための基板の断面図である。 第６の実施例による半導体レーザの断面図である。 第６の実施例による半導体レーザのレーザ構造部分を拡大した断面図である。 横方向エピタキシャル成長により一方向に長い単結晶の島を形成する場合に、膜厚と島の幅を変化させたときのクラックの発生の有無を説明するためのグラフである。 第７の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 第７の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 第７の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 第７の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 第８の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 第８の実施例による半導体レーザの製造工程を説明するための基板の断面図である。 従来のサファイア基板上にＧａＮバッファ層を形成する方法を説明するための基板の断面図である。 従来のサファイア基板上にＧａＮバッファ層を形成する方法を説明するための基板の断面図である。 従来のサファイア基板上にＧａＮバッファ層を形成する方法を説明するための基板の断面図である。 従来のサファイア基板上にＧａＮバッファ層を形成する方法を説明するための基板の断面図である。 従来の方法でサファイア基板上にＧａＮバッファ層を形成した場合の、Ｇａｎバッファ層内の転位の様子を模式的に示す断面図である。 従来の方法でサファイア基板上にＧａＮバッファ層を形成した場合の、Ｇａｎバッファ層内の転位の様子を模式的に示す断面図である。 従来のＳｉＣ基板上に形成したＧａＮ系半導体レーザの断面図である。

図１〜図５を参照して、本発明の第１の実施例による半導体レーザの製造方法を説明する。

図１に示すように、改良レイリー法によりバルク成長した六方晶系の６Ｈ−ＳｉＣから、主面が（０００１）Ｓｉ面になるようにＳｉＣ基板１１を切り出す。ＳｉＣ基板１１にはｎ型不純物が添加されており、そのキャリア濃度は２×１０^１８ｃｍ^−３である。

ＳｉＣ基板１１の上に、不純物濃度８×１０^１８ｃｍ^−３、厚さ１００ｎｍのｎ型のＡｌ_０．１Ｇａ_０．９Ｎ層を成長させる。なお、厚さを５０〜３００ｎｍ、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。このＡｌＧａＮ層の成長は、ＭＯＶＰＥにより行う。原料ガスとして、例えばトリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、及びアンモニアが使用され、ドーパント源としてＳｉＨ_４が使用され、キャリアガスとして水素が使用される。成長条件は、圧力１００Ｔｏｒｒ、温度１０９０℃である。なお、圧力を７０〜７６０Ｔｏｒｒ、温度を８００〜１２００℃としてもよい。

ＡｌＧａＮ層をドライエッチングし、縞状のＡｌＧａＮパターン１２を残す。ＡｌＧａＮパターン１２は、ＳｉＣ基板１１の＜１−１００＞方向に平行である。本明細書中において、通常「１バー」で表される指数が「１」と標記されている。ＡｌＧａＮパターン１２の幅は４．０μｍ、相互に隣接するＡｌＧａＮパターン１２の中心の間隔（パターンのピッチ）は８．０μｍである。なお、パターン幅を１．０〜１０．０μｍ、ピッチを２．０〜２０．０μｍとしてもよい。また、ＡｌＧａＮ層のパターニングを、Ｈ_３ＰＯ_４またはＮａＯＨを用いたウェットエッチングによって行ってもよい。ただし、ウェットエッチングによりパターニングする場合には、サイドエッチング量が大きくなるため、エッチング精度をよく管理する必要がある。

図２に示すように、不純物濃度８×１０^１８ｃｍ^−３のｎ型ＧａＮ層１３を成長させる。なお、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。このＧａＮ層の成長もＭＯＶＰＥにより行う。原料ガスとして、例えばＴＭＧａとアンモニアが使用され、ドーパント源としてＳｉＨ_４が使用され、キャリアガスとして水素が使用される。成長条件は、圧力１００Ｔｏｒｒ、温度１０９０℃である。なお、圧力を７０〜７６０Ｔｏｒｒ、温度を８００〜１２００℃としてもよい。

ｎ型ＳｉＣ基板１１が露出している表面上には成長核が形成されにくい。このため、成長初期においては、ＡｌＧａＮパターン１２の表面上にのみＧａＮ層１３が成長する。

図３の状態に至るまでの工程を説明する。図２に示すＧａＮ層１３の成長を続けていくと、成長に伴ってＧａＮ層が横方向にも成長する。ＧａＮ層１３の膜厚が約０．５μｍになると、相互に隣接するＧａＮ層１３同士が合体する。最終的には、基板全面を覆うｎ型ＧａＮバッファ層１４が形成される。ＧａＮバッファ層１４の厚さは、例えば４．０μｍである。なお、ＧａＮバッファ層１４の厚さを０．５〜２０．０μｍとしてもよい。ＧａＮバッファ層１４の厚さが約１．０μｍになると、その表面がほぼ平坦になる。

図４は、ＧａＮバッファ層１４内の転位１５の状態を模式的に示す。ｎ型ＳｉＣ基板１１から延びる転位１５が、ＡｌＧａＮパターン１２を貫通し、ＧａＮバッファ層１４まで引き継がれる。転位１５は上方に向かって延びるため、ＧａＮバッファ層１４のうち横方向の成長によって形成された部分１６内には、転位１５が存在しないか、または存在したとしても僅かの量である。

図５は、図３の相互に隣接するＡｌＧａＮパターン１２の各々の中心に挟まれた領域の断面図を示す。ＧａＮバッファ層１４の上に、不純物濃度３．０×１０^１８ｃｍ^−３、厚さ０．５μｍのｎ型Ａｌ_０．０９Ｇａ_０．９１Ｎクラッド層１７を成長させる。なお、不純物濃度を１．０×１０^１７〜１．０×１０^２０ｃｍ^−３とし、厚さを０．１〜２．０μｍとしてもよい。このＡｌＧａＮ層１７の成長もＭＯＶＰＥにより行う。原料ガスとして、例えばＴＭＡｌ、ＴＭＧａ、アンモニアが使用され、ドーパント源としてＳｉＨ_４が使用され、キャリアガスとして水素が使用される。成長条件は、圧力１００Ｔｏｒｒ、温度１０９０℃である。なお、圧力を７０〜７６０Ｔｏｒｒ、温度を８００〜１２００℃としてもよい。

ＡｌＧａＮクラッド層１７の上に、不純物濃度３．０×１０^１８ｃｍ^−３、厚さ１００ｎｍのｎ型ＧａＮ光ガイド層１８を成長させる。なお、不純物濃度を１．０×１０^１７〜１．０×１０^２０ｃｍ^−３とし、厚さを１０〜３００ｎｍとしてもよい。このＧａＮ光ガイド層１８の成長もＭＯＶＰＥにより行う。原料ガス、ドーパント源、キャリアガス、圧力条件、及び温度条件は、ＧａＮバッファ層１４の成長の場合と同様である。

ＧａＮ光ガイド層１８の上に、多重量子井戸層１９を形成する。多重量子井戸層１９は、アンドープのＩｎ_０．０３Ｇａ_０．９７Ｎバリア層とアンドープのＩｎ_０．１５Ｇａ_０．８５Ｎウェル層とを交互に積層することにより形成され、４層のバリア層と３層のウェル層から構成される。なお、ウェル層を２〜１０層としてもよい。バリア層の厚さは５ｎｍ、ウェル層の厚さは４ｎｍである。なお、バリア層の厚さを１〜１０ｎｍとし、ウェル層の厚さを３〜１０ｎｍとしてもよい。

バリア層とウェル層の成長は、ＭＯＶＰＥにより行う。原料ガスとしてトリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、及びアンモニアを用い、キャリアガスとして窒素を用いる。成長条件は、圧力１００Ｔｏｒｒ、温度７８０℃である。なお、圧力を７０〜７６０Ｔｏｒｒ、温度を５５０〜９００℃としてもよい。

多重量子井戸層１９の上に、厚さ２０ｎｍ、不純物濃度５×１０^１９ｃｍ^−３のｐ型Ａｌ_０．１８Ｇａ_０．８２Ｎ電子ブロック層２０を成長させる。なお、不純物濃度を１．５×１０^１９ｃｍ^−３以上とし、厚さを５〜３０ｎｍとしてもよい。このＡｌＧａＮ電子ブロック層２０の成長もＭＯＶＰＥにより行う。原料ガスとしてＴＭＡｌ、ＴＭＧａ、及びアンモニアを用い、ドーパント源としてビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を用い、キャリアガスとして窒素を用いる。圧力条件及び温度条件は、ＡｌＧａＮクラッド層１７の成長の場合と同様である。

ＡｌＧａＮ電子ブロック層２０の上に、厚さ１００ｎｍ、不純物濃度５．０×１０^１９ｃｍ^−３のｐ型ＧａＮ光ガイド層２１を成長させる。なお、不純物濃度を１．０×１０^１７〜５．０×１０^１９ｃｍ^−３とし、厚さを１０〜３００ｎｍとしてもよい。ＧａＮ光ガイド層２１の成長もＭＯＶＰＥにより行う。原料ガスとしてＴＭＧａ及びアンモニアを用い、ドーパント源としてＣｐ_２Ｍｇを用い、キャリアガスとして窒素を用いる。圧力条件及び温度条件は、ＧａＮバッファ層１４の成長の場合と同様である。

ＧａＮ光ガイド層２１の上に、厚さ０．５μｍ、不純物濃度５．０×１０^１９ｃｍ^−３のｐ型Ａｌ_０．０９Ｇａ_０．９１Ｎクラッド層２２を成長させる。なお、不純物濃度を１．０×１０^１７〜５．０×１０^１９ｃｍ^−３以上とし、厚さを０．１〜２．０μｍとしてもよい。このＡｌＧａＮクラッド層２２の成長もＭＯＶＰＥにより行う。原料ガス、ドーパント源、キャリアガス、圧力条件、及び温度条件は、ＡｌＧａＮ電子ブロック層２０の成長の場合と同様である。

ＡｌＧａＮクラッド層２２の上に、厚さ０．２μｍ、不純物濃度５．０×１０^１９ｃｍ^−３のｐ型ＧａＮコンタクト層２３を成長させる。なお、不純物濃度を１．０×１０^１７〜５．０×１０^１９ｃｍ^−３とし、厚さを０．１〜２．０μｍとしてもよい。ＧａＮコンタクト層２３の成長もＭＯＶＰＥにより行う。原料ガス、ドーパント源、キャリアガス、圧力条件、及び温度条件は、ＧａＮ光ガイド層２１の成長の場合と同様である。

ＳｉＣ基板１１の裏面を研磨し、基板の厚さが１００μｍ程度になるまで薄くする。ＧａＮコンタクト層２３及びＡｌＧａＮクラッド層２２を部分的にドライエッチングし、リッジ２４を残す。リッジ２４の幅は３．５μｍであり、高さは０．４μｍである。また、リッジ２４は、基板法線方向に沿って見たとき、リッジ２４とＡｌＧａＮパターン１２とが重ならないように配置される。

ＳｉＣ基板１１の裏面上に、Ｎｉ、Ｔｉ、及びＡｕを順次堆積させ、Ｎｉ／Ｔｉ／Ａｕの３層構造を有するｎ側電極２６を形成する。リッジ２４の表面及びＡｌＧａＮクラッド層２２の表面をＳｉＯ_２膜２５で覆う。ＳｉＯ_２膜２５に、リッジ２４の上面の一部を露出させるコンタクト用の開口を形成する。この開口の幅は、例えば２．０μｍである。ＳｉＯ_２膜２５の上、及び開口の底面に露出したリッジ２４の上に、Ｎｉ、Ｔｉ、及びＡｕを順次堆積させ、Ｎｉ／Ｔｉ／Ａｕの３層構造を有するｐ側電極２７を形成する。

共振器長が７００μｍになるように、ＳｉＣ基板１１を劈開する。劈開面に、ＳｉＣ基板１１の（１−１００）面が現れる。

上記のＭＯＶＰＥ工程においては、ｎ型層の成長速度が２μｍ／時とされ、ＩｎＧａＮ多重量子井戸層１９の成長速度が０．３μｍ／時とされ、ｐ型層の成長速度が１μｍ／時とされる。

上記第１の実施例においては、電気伝導性を有するｎ型ＡｌＧａＮパターン１２を種結晶として用い、横方向成長により転位の少ない領域１６を形成している。レーザ発振領域が、この転位の少ない領域１６の上に配置されるため、半導体レーザの信頼性向上を図ることが可能になる。

また、レーザ発振領域の下方において、ｎ型ＧａＮバッファ層１４がｎ型ＳｉＣ基板１１に直接接する。ｎ型ＧａＮバッファ層１４の比抵抗はｎ型ＡｌＧａＮパターン１２の比抵抗よりも小さいため、素子抵抗を小さくすることができる。次に、図６〜図９を参照して、第２の実施例による半導体レーザの製造方法を説明する。

図６に示すＳｉＣ基板１１は、第１の実施例で用いた図１のＳｉＣ基板１１と同様のものである。ＳｉＣ基板１１の表面上に、熱化学気相成長（熱ＣＶＤ）により厚さ２００ｎｍのＳｉＯ_２膜を形成する。なお、ＳｉＯ_２膜の厚さを１００〜５００ｎｍとしてもよい。フッ酸を用いてこのＳｉＯ_２膜を選択的にエッチングし、ＳｉＯ_２マスク２８を縞状に残す。

ＳｉＯ_２マスク２８の幅は４．０μｍであり、相互に隣接するＳｉＯ_２マスク２８の各々の中心間の距離（ピッチ）は８．０μｍである。なお、ＳｉＯ_２マスク２８の幅を１．０〜１０．０μｍとし、ピッチを２．０〜２０．０μｍとしてもよい。

図７に示すように、ＳｉＣ基板１１の露出した表面上に、厚さ１００ｎｍ、不純物濃度８×１０^１８ｃｍ^−３のｎ型のＡｌ_０．１Ｇａ_０．９Ｎ層１２を選択成長させる。なお、ＡｌＧａＮ層１２の厚さを５０〜３００ｎｍとし、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。成長条件は、図１に示すＡｌＧａＮパターン１２の成長条件と同様である。

図８に示すように、フッ酸を用いてＳｉＯ_２マスク２８を除去する。ＳｉＣ基板１１の表面上に、縞状のｎ型ＡｌＧａＮパターン１２が残る。

図９に示すように、ＡｌＧａＮパターン１２を種結晶として、ｎ型のＧａＮバッファ層１４を成長させる。成長条件は、図３に示すＧａＮバッファ層３の成長条件と同様である。ここまでの工程で、第１の実施例の図３の状態と同様の構造が得られる。図９に示すＧａＮバッファ層１４の上に、第１の実施例の図５に示すレーザ構造と同様のレーザ構造を形成する。

第２の実施例では、図８の工程でＳｉＯ_２マスク２８の除去をウェットエッチングで行う。

これに対し、第１の実施例では、図１の工程において、ＡｌＧａＮ層のパターニングをドライエッチングにより行う。このため、第２の実施例では、第１の実施例に比べて、ＳｉＣ基板１１の露出表面が受けるダメージが軽減される。このため、その上に成長させるＧａＮバッファ層の結晶性を高めることができる。

次に、図１０及び図１１を参照して、第３の実施例を説明する。

図１０に示すように、ｎ型ＳｉＣ基板１１の表面上に、ｎ型ＡｌＧａＮパターン２９を形成する。ＳｉＣ基板１１は、第１の実施例の図１に示すＳｉＣ基板１１と同様のものである。ｎ型ＡｌＧａＮパターン２９は、第１の実施例の図１のＡｌＧａＮパターン１２の形成と同様の方法で形成される。ただし、図１のＡｌＧａＮパターン１２は、ＳｉＣ基板１１の＜１−１００＞方向に平行であるが、第２の実施例のＡｌＧａＮパターン２９は、ＳｉＣ基板１１の＜１１−２０＞方向に平行である。ＡｌＧａＮパターン２９の厚さは１００ｎｍ、幅は４．０μｍ、ピッチは８．０μｍ、不純物濃度は８×１０^１８ｃｍ^−３である。なお、パターンの厚さを５０〜３００ｎｍ、幅を１．０〜１０．０μｍ、ピッチを２．０〜２０．０μｍ、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。

ＡｌＧａＮパターン２９を成長核として、厚さ４．０μｍ、不純物濃度８×１０^１８ｃｍ^−３のｎ型ＧａＮバッファ層１４を成長させる。なお、厚さを０．５〜２０．０μｍとし、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。

図１１は、ＧａＮバッファ層１４内の転位１５を模式的に示す。第１の実施例の場合には、図４に示すように転位１５が上方に延びるが、第２の実施例の場合には、転位１５が横方向に延びる。このため、ＡｌＧａＮパターン２９の上方の領域１６ａが転位の少ない領域となる。

図１０に戻って説明を続ける。ｎ型ＧａＮバッファ層１４の上に、第１の実施例の図５に示すレーザ構造と同様のレーザ構造を形成する。ただし、第２の実施例では、基板法線に沿って見たとき、リッジ２４がＡｌＧａＮパターン２９と重なるように配置される。また、劈開により形成される共振器面は、（１１−２０）面となる。

第３の実施例では、レーザ発振領域が、転位密度の低い領域１６ａの上方に配置されている。このため、第１の実施例の場合と同様に、半導体レーザの信頼性を高めることができる。なお、レーザ発振領域の下方に、ＧａＮよりも高抵抗のＡｌＧａＮパターン２９が配置されているため、素子抵抗は第１の実施例の場合よりも高くなるであろう。

上記第１〜第３の実施例では、選択成長のための種結晶として、Ａｌ_０．１Ｇａ_０．９Ｎを用いたが、Ａｌ組成比を必ずしも１０％とする必要はない。Ａｌの組成比ｘを、０≦ｘ≦１としてもよい。すなわち、種結晶としてＧａＮを用いてもよいし、ＡｌＮを用いてもよい。

ただし、Ａｌ組成比ｘが０．０９よりも小さくなると、ＡｌＧａＮ結晶自体の成長が困難になる。また、ｘが０．４よりも大きくなると比抵抗が増大し、素子抵抗増大の要因になる。このため、Ａｌ組成比ｘを、０．０９≦ｘ≦０．４０とすることが好ましい。なお、Ａｌ組成比ｘを０．０９よりも小さくする場合には、成長温度を下げることにより結晶成長が可能になる。

また、上記第１〜第３の実施例では、レーザ構造を形成するための下地のバッファ層としてＧａＮ層を用いたが、より一般的にＡｌ_ｙＧａ_１−ｙＮ層を用いてもよい。ここで、種結晶となるＡｌＧａＮ層のＡｌ組成比ｘと、バッファ層のＡｌ組成比ｙとを、ｙ＜ｘなる関係を満たすように選択すると、選択成長を容易に行うことができる。このため、上述のｘとｙとの関係を、ｙ＜ｘとすることが好ましい。バッファ層のＡｌ組成比ｙが小さくなると、ｎ型ＳｉＣ基板の露出表面上への直接成長が困難になる。なお、種結晶となるＡｌ_ｘＧａ_１−ｘＮのＡｌ組成比ｘが０、すなわち種結晶がＧａＮである場合には、バッファ層のＡｌ組成比ｙも０、すなわちバッファ層もＧａＮで形成する。

上記第１〜第３の実施例では、多重量子井戸層をＩｎ_０．１５Ｇａ_０．８５Ｎ層とＩｎ_０．０３Ｇａ_０．９７Ｎ層との積層構造としたが、必要とされる波長に応じて混晶比を変えてもよい。例えば、混晶Ａｌ_ｘＧａ_ｙＩｎ_{１−ｘ−ｙ}Ｎのｘ及びｙを、０≦ｘ＜１、０＜ｙ≦１の範囲内で変えてもよい。多重量子井戸層の混晶比の変化に伴って、光ガイド層及びクラッド層Ａｌ_ａＧａ_ｂＩｎ_{１−ａ−ｂ}Ｎのａ及びｂを、０≦ａ≦１、０≦ｂ≦１の範囲内で変えてもよい。

次に、図１２〜図１９を参照して、第４の実施例について説明する。

図１２に示す状態に至るまでの工程を説明する。第１の実施例の図１に示すＳｉＣ基板１１と同様の基板１１を有機洗浄及び水洗した後、フッ酸に約１分間浸漬する。ＳｉＣ基板をフッ酸から取り出し、再び水洗し、ＭＯＶＰＥ装置の成長室内に配置する。

成長室内を真空排気した後、水素雰囲気とし、１０８０℃で５分間の熱処理を行う。基板温度を１０５０℃まで下げ、ＳｉＣ基板１１の（０００１）Ｓｉ面上に厚さ０．１μｍのＡｌ_０．１Ｇａ_０．９Ｎ層３２を成長させる。なお、ＡｌＧａＮ層３２の厚さを０．０３〜１．０μｍとし、Ａｌの組成比を０．０５〜１としてもよい。原料ガスとしてＴＭＧａ、ＴＭＡｌ、及びアンモニアを使用し、キャリアガスとして水素を使用する。ＴＭＧａの流量は４４μモル／分、ＴＭＡｌの流量は８μモル／分、アンモニアの流量は０．１モル／分である。

アンモニアを流しながら基板温度が６００℃以下になるまで基板を冷却し、成長室内を窒素に置換する。さらに、室温付近まで基板を冷却し、ＡｌＧａＮ層３２を形成したＳｉＣ基板１１を成長室から取り出す。次いで、ＣＶＤによりＡｌＧａＮ層３２の上に厚さ０．２μｍのＳｉＯ_２膜３３を堆積させる。

図１３に示す状態に至るまでの工程を説明する。ＳｉＯ_２膜３３の表面上にレジストを塗布し、例えば８０℃で３０分間のプリベーキングを行う。このレジスト膜を露光、現像することにより、４μｍピッチで開口部３４の幅が２μｍの縞状のレジストパターン３５を形成する。１５０℃で６０分間、レジストパターン３５のポストベーキングを行う。

レジストパターン１５をマスクとし、フッ酸を用いてＳｉＯ_２膜３３の露出している部分をエッチングする。レジストパターン３５の下にＳｉＯ_２パターン３６が残る。その後、レジストパターン３５を除去し、基板を十分洗浄する。

図１４に示すように、ＳｉＯ_２パターン３６をマスクとして、露出しているＡｌＧａＮ層３２をエッチングする。このエッチングは、Ｃｌ_２を用いた反応性イオンエッチングにより行う。ＳｉＯ_２パターン３６の下にＡｌＧａＮパターン３７が残る。

図１５に示す状態に至るまでの工程を説明する。ＭＯＶＰＥ装置の成長室内に基板を配置し、成長室内を真空排気する。成長室内を水素雰囲気とし、１０８０℃で５分間の熱処理を行う。基板温度を１０５０℃まで下げ、基板上に、不純物濃度８×１０^１８ｃｍ^−３のＧａＮ層を成長させる。なお、不純物濃度を５×１０^１７〜１×１０^１９ｃｍ^−３としてもよい。原料ガスとして、ＴＭＧａとアンモニアを用い、ドーパント源としてＳｉＨ_４を用い、キャリアガスとして水素を用いる。ＴＭＧａの流量は４４μモル／分であり、アンモニアの流量は０．１モル／分である。

ＳｉＣ基板１１の表面及びＳｉＯ_２パターン３６の表面上には、ＧａＮ結晶が成長しにくい。このため、成長初期の段階においては、ＡｌＧａＮパターン３７の露出した表面、すなわち側面上にのみ結晶成長が生ずる。横方向成長により、ＡｌＧａＮパターン３７の側面上にＧａＮ成長層３８が形成される。ＧａＮ成長層３８は横方向成長により形成されたものであるため、ＳｉＣ基板１１とＧａＮ結晶との格子不整合に起因する転位がＧａＮ成長層３８内に入り込まない。このため、ＧａＮ成長層３８内の転位密度が低くなる。

図１６に示すように、結晶成長を続けると、ＧａＮ成長層３８を種（シード）としてＧａＮ成長層３９が、横方向及び縦方向に成長する。結晶成長面の高さがＳｉＯ_２パターン３６の上面を超えた時点から、ＳｉＯ_２パターン３６の上面上においても横方向成長が始まる。このようにして、図１７に示すように、ＧａＮ成長層４０が形成される。

ＳｉＣ基板１１とＡｌＧａＮパターン３７との界面から上方に延びる転位は、ＳｉＯ_２パターン３６によりブロックされる。ＳｉＯ_２パターン３６の上方に成長するＧａＮ成長層は横方向成長によるものであるため、ＳｉＯ_２とＧａＮとの格子不整合あるいは熱膨張係数の相違等に起因する転位が、ＧａＮ成長層内に形成されにくい。さらに成長を続けると、隣接するＧａＮ成長層４０同士が合体する。

図１８に示すように、ＧａＮバッファ層４１が得られる。ＧａＮ層４１の厚さが２．５μｍになるまで成長を続ける。なお、ＧａＮバッファ層４１の厚さを２．０〜１０．０μｍとしてもよい。ＧａＮバッファ層４１の厚さがＳｉＯ_２パターン３６のピッチの約半分になると、その表面がほぼ平坦になる。

アンモニアを流しながら、基板を６００℃以下まで冷却する。さらに、成長室内を窒素に置換し、室温付近まで冷却する。基板温度が室温付近まで低下した後、基板を成長室から取り出す。

上述の方法により、貫通転位の少ないＧａＮバッファ層４１が得られる。

図１９は、ＧａＮバッファ層４１の上にレーザ構造を形成した半導体レーザの断面図を示す。レーザ構造は、第１の実施例の図５に示す構造と同一である。図１９の各構成部分に、図５の対応する構成部分に付された参照符号と同一の参照符号が付されている。基板法線方向に沿って見たとき、リッジ２４が、ＳｉＯ２パターン３６と重ならないように配置される。

第４の実施例による半導体レーザにおいては、転位密度の低いＧａＮバッファ層４１の上にダブルヘテロ接合構造が形成される。このため、結晶性の良好なエピタキシャル成長層が得られ、しきい値電流密度の低い半導体レーザが得られる。

また、ＳｉＯ_２パターン３６及びＡｌＧａＮパターン３７が電流狭窄層として働く。このため、リッジ４２の直下の領域に効率的に電流が流れることになり、この点からもしきい値電流密度の低下が期待できる。さらに、導電性を有するＳｉＣ基板を用いているため、基板側の電極形成工程が簡素化され、低コスト化を図ることが可能になる。

次に、図２０〜図２４を参照して、第５の実施例について説明する。

図２０に示す（１１１）面を主面とするＳｉ基板５１を有機洗浄及び水洗した後、フッ酸に約１分間浸漬し、再度水洗する。ＭＯＶＰＥ装置の成長室内にＳｉ基板５１を配置し、成長室内を真空排気する。成長室内を水素雰囲気とし、１０８０℃で５分間の熱処理を行う。基板温度を９００℃とし、Ｓｉ基板５１の表面上に厚さ２０ｎｍのＡｌＮ層５２を成長させる。なお、ＡｌＮ層５２の厚さを１０〜１００ｎｍとしてもよい。ＡｌＮ層５２の成長には、原料ガスとしてＴＭＡｌ及びアンモニアを用い、キャリアガスとして水素を用いる。ＴＭＡｌの流量は８μモル／分であり、アンモニアの流量は０．１モル／分である。

基板を１０５０℃まで昇温させた後、ＡｌＮ層５２の上に、厚さ０．１μｍのＧａＮ層５３を成長させる。なお、ＧａＮ層５３の厚さを０．０５〜０．５μｍとしてもよい。ＧａＮ層５３の成長には、原料ガスとしてＴＭＧａとアンモニアを用い、キャリアガスとして水素を用いる。ＴＭＧａの流量は４４μモル／分であり、アンモニアの流量は０．１モル／分である。Ｓｉ基板上にＧａＮ層を直接成長させることは困難であるが、ＡｌＮ層を設けておくことにより、Ｓｉ基板上にＧａＮ層を成長させることが可能になる。

アンモニアを流しながら、基板を６００℃以下まで冷却する。成長室内を窒素に置換し、室温付近まで冷却する。成長室から基板を取り出す。ＧａＮ層５３の上にＣＶＤにより厚さ０．２μｍのＳｉＯ_２膜５４を堆積させる。

図２１に示す状態に至るまでの工程を説明する。ＳｉＯ_２膜５４の表面上にレジストを塗布し、８０℃で３０分間のプリベーキングを行う。レジスト膜を露光、現像し、ピッチが４μｍ、開口部５５の幅が２μｍの縞状のレジストパターン５６を形成する。次いで、１１５℃で６０分間のポストベーキングを行う。レジストパターン５６をマスクとして、フッ酸を用い、露出しているＳｉＯ_２膜５４をエッチングする。レジストパターン５６の下にＳｉＯ_２パターン５７が残る。ＳｉＯ_２膜５４のパターニング後、レジストパターン５６を除去する。

図２２に示すように、ＳｉＯ_２パターン５７をマスクとして、ＧａＮ層５３及びＡｌＮ層５２をエッチングする。このエッチングは、Ｃｌ_２を用いたＲＩＥにより行う。ＳｉＯ_２パターン５７の下に、ＧａＮパターン５８及びＡｌＮパターン５９が残る。図２３の状態に至るまでの工程を説明する。ＧａＮパターン５８及びＡｌＮパターン５９を形成した基板をＭＯＶＰＥ装置の成長室内に配置する。成長室内を真空排気した後、水素雰囲気として１０８０℃で５分間の熱処理を行う。基板温度を１０５０℃まで下げ、基板表面上にＧａＮ層を成長させる。成長条件は、図２０に示すＧａＮ層５３の成長条件と同様である。

ＧａＮパターン５８の側面上にのみ結晶成長が生ずる。このため、転位密度の低いＧａＮ成長層６０が、ＧａＮパターン５８の側面から横方向及び縦方向に成長する。最終的には、図２４に示すＧａＮバッファ層６１が形成される。ＧａＮバッファ層６１の厚さは、２．５μｍとする。なお、ＧａＮバッファ層６１の厚さを２．０〜１０．０μｍとしてもよい。ＧａＮバッファ層６１を形成した後、基板を成長室から取り出す。ＧａＮバッファ層６１の上に、図１９のレーザ構造と同様のレーザ構造を形成する。

第５の実施例では、Ｓｉ基板が用いられる。Ｓｉ基板は、サファイア基板やナイトライド系ＩＩＩ−Ｖ族化合物半導体基板よりも安価である。このため、半導体レーザの低価格化を図ることが可能になる。

上記第４及び第５の実施例では、横方向成長によるバッファ層としてＧａＮを用いたが、他のナイトライド系ＩＩＩ−Ｖ族化合物半導体を用いてもよい。例えば、横方向成長のための種結晶としてＡｌ_ｘＧａ_１−ｘＮを用いる場合、バッファ層をＡｌ_ｙＧａ_１−ｙＮで形成してもよい。このとき、上述のｘとｙとを、ｙ＜ｘの関係を満たすように選択すると、選択成長を容易に行うことができるようになる。選択成長を用意に行うためには、ｙ＜ｘなる関係を満たすように、上述のｘとｙとを選択することが好ましい。ここで、ｙ＜ｘの関係が成り立つ。Ａｌ組成比ｙが小さくなるほど、ＳｉＣ基板やＳｉ基板の露出した表面上に結晶が成長しにくくなる。このため、横方向成長による転位密度の低いバッファ層の形成が容易になる。

また、上記第４及び第５の実施例では、バッファ層の選択成長用マスクとしてＳｉＯ_２を用いたが、他の絶縁物を用いてもよい。例えば、ＳｉＯ_２と同様に化学的、熱的に安定なＳｉＮを用いてもよい。

次に、第６の実施例について説明する。上述の第１〜第５の実施例では、ＧａＮ結晶の横方向成長を利用して、基板全面を覆うＧａＮバッファ層を形成した。この方法によると、ＧａＮバッファ層内にクラックが発生し、レーザ構造の作製が困難になる場合がある。これは、ＳｉＣの熱膨張係数がＧａＮの熱膨張係数に比べて小さいため、結晶成長後の冷却時にＧａＮ層内に引っ張り応力が発生するためと考えられる。

本願発明者らは、横方向成長によるＧａＮ層で基板全面を覆うのではなく、離散的に分布するＧａＮの島（あるいはリッジ）を形成することにより、クラックの発生を防止できるのではないかと考えた。第６の実施例を説明する前に、図２５〜図２７を参照して、離散的に分布するＧａＮの島（あるいはリッジ）を形成する参考例について説明する。

図２５に示すように、ＳｉＣ基板７１の表面上にＡｌＧａＮ層７２を成長させる。図２６に示すように、ＡｌＧａＮ層７２の上に、縞状のＳｉＯ_２パターン７３を形成する。ＡｌＧａＮ層７２の露出した表面上に、ＧａＮ層７４を選択成長させる。横方向成長により、ＳｉＯ_２パターン７３の縁の近傍の領域上に、転位密度の低いＧａＮ領域７４ａが形成される。相互に隣接するＧａＮ層７４が合体する前に、成長を停止させる。

図２７に示すように、ＧａＮ層７４の上に、レーザ構造７５を形成する。発振領域を、転位密度の低い領域７４ａの上方に配置することにより、しきい値電流密度の低い半導体レーザが得られるであろう。また、ＧａＮ層７４が基板全面に形成されていないため、クラックの発生が抑制されると考えられる。

レーザ構造７５を形成する際に、相互に隣接するＧａＮ層７４の間に露出したＳｉＯ_２パターン７３の上にも半導体層７６が堆積する。ＳｉＯ_２パターン７３の上には半導体層がエピタキシャル成長しないため、半導体層７６は多結晶になる。多結晶の半導体層７６の表面には、大きな凹凸が現れる。半導体層７６の上に電極やパッドを配置すると、この凹凸のために電極やパッドが剥がれやすくなる。このため、半導体レーザの信頼性が低下してしまう。

図２８〜図３１を参照して、第６の実施例による半導体レーザの製造方法を説明する。

図２８に示す状態に至るまでの工程を説明する。使用するＳｉＣ基板８１は、図１に示す第１の実施例で使用したＳｉＣ基板１１と同様のものである。ＳｉＣ基板１１の上に、ＭＯＶＰＥにより、ｎ型ＡｌＧａＮバッファ層８２及びｎ型ＧａＮからなる第１のバッファ層８３を成長させる。ＡｌＧａＮバッファ層８２の厚さは０．５μｍであり、その不純物濃度は６×１０^１８ｃｍ^−３である。第１のバッファ層８３の厚さは０．１μｍであり、その不純物濃度は６×１０^１８ｃｍ^−３である。

第１のバッファ層８３の上に、熱ＣＶＤにより、厚さ０．２μｍのＳｉＯ_２膜を形成する。

このＳｉＯ_２膜を選択的にエッチングし、一方向に長い複数の開口８４ａを形成する。ＳｉＯ_２からなる選択成長用マスク８４が残る。複数の開口８４ａにより縞状の模様が形成される。各開口８４ａの幅は４μｍであり、相互に隣接する開口８４ａの間隔は３０μｍである。開口８４ａの長手方向は、ＳｉＣ基板８１の＜１−１００＞方向に平行である。

開口８４ａの底面に露出した第１のバッファ層８３の表面を結晶成長の種（シード）とし、ＭＯＶＰＥによりｎ型ＧａＮからなる第２のバッファ層８５を選択成長させる。第２のバッファ層８５の不純物濃度は３×１０^１７ｃｍ^−３である。横方向成長により、選択成長用マスク８４の表面上にも第２のバッファ層８５が形成される。第１のバッファ層８３の表面から延びる転位は、横方向成長により形成された部分８５ａに侵入しない。このため、横方向成長により形成された部分８５ａ内は、転位密度が低くなる。

相互に隣接する開口８４ａから成長し始めた第２のバッファ層８５同士が合体する前に、結晶成長を停止させる。これにより、離散的に分布する第２のバッファ層８５が形成される。第２のバッファ層８５の各々の、長手方向に直交する断面は、Ｔ字状になる。選択成長用マスク８４の表面上に形成された第２のバッファ層８５の厚さを４μｍとし、第２のバッファ層８５の各々の幅を１８μｍとする。第２のバッファ層８５の厚さと幅は、成長時のＴＭＧａ及びアンモニアの流量、成長温度、成長時間を調整することにより、独立に制御される。

図２９に示すように、選択成長用マスク８４をフッ酸により除去する。横方向成長により形成された部分８５ａが庇状に突き出た構造が得られる。

図３０に示すように、第２のバッファ層８５の上に、レーザ構造を形成する。 図３１に、レーザ構造部分の詳細な断面図を示す。第１のバッファ層８３及び第２のバッファ層８５の表面を覆うように、ＭＯＣＶＤによりｎ型ＡｌＧａＮクラッド層９０を成長させる。ｎ型ＡｌＧａＮクラッド層９０の厚さは１．２μｍであり、不純物濃度は３×１０^１８ｃｍ^−３であり、Ａｌの組成比は９％である。

ｎ型ＡｌＧａＮクラッド層９０の上に、ｎ型ＧａＮ光ガイド層（ｓｅｐａｒａｔｅｄ ｃｏｎｆｉｎｅｍｅｎｔ ｈｅｔｅｒｏ ｓｔｒｕｃｔｕｒｅｌａｙｅｒ（ＳＣＨ層））９１を、ＭＯＣＶＤにより成長させる。ｎ型ＧａＮ光ガイド層９１の厚さは０．１μｍであり、不純物濃度は３×１０^１８ｃｍ^−３である。 ｎ型ＧａＮ光ガイド層９１の上に、多重量子井戸層９２を、ＭＯＣＶＤにより成長させる。多重量子井戸層９２は、４層のバリア層と３層のウェル層により構成される。バリア層は、Ｉｎの組成比が３％のＩｎＧａＮで形成され、その厚さは５ｎｍである。ウェル層は、Ｉｎの組成比が１２％のＩｎＧａＮで形成され、その厚さは４ｎｍである。

多重量子井戸層９２の上に、ｐ型ＡｌＧａＮ電子障壁層９３、ｐ型ＧａＮ光ガイド層９４、ｐ型ＡｌＧａＮクラッド層９５、ｐ型ＧａＮコンタクト層９６を、ＭＯＣＶＤにより順次成長させる。ｐ型ＡｌＧａＮ電子障壁層９３の厚さは２０ｎｍであり、不純物濃度は５×１０^１７ｃｍ^−３であり、Ａｌ組成比は１８％である。ｐ型ＧａＮ光ガイド層９４の厚さは、０．１μｍであり、不純物濃度は５×１０^１７ｃｍ^−３である。ｐ型ＡｌＧａＮクラッド層９５の厚さは０．６μｍであり、不純物濃度は５×１０^１７ｃｍ^−３であり、Ａｌ組成比は９％である。ｐ型ＧａＮコンタクト層９６の厚さは０．１μｍであり、不純物濃度は１×１０^１８ｃｍ^−３である。横方向成長により形成され、庇状に突出した部分８５ａの下に、エアーギャップ１０３が画定される。

ｐ型ＧａＮコンタクト層９６及びｐ型ＡｌＧａＮクラッド層９５を部分的にエッチングし、リッジ１０５を残す。リッジ１０５の幅は３μｍ、高さは０．６μｍである。リッジ１０５が形成されない領域には、ｐ型ＡｌＧａＮクラッド層９５の下層部分が残る。リッジ１０５は、基板法線方向に沿って見たとき、横方向成長により形成された部分８５ａとリッジ１５とが重なるように配置される。

図３０に示すように、リッジ１０５は、複数の第２のバッファ層８５のうち一部の第２のバッファ層８５の上方に配置される。リッジ１０５の配置されない領域にも第２のバッファ層８５を形成するのは、選択成長の再現性、安定性を高めるためである。

図３１に戻って、説明を続ける。ｐ型ＡｌＧａＮクラッド層９５及びリッジ１０５を覆うように、厚さ０．２μｍのＳｉＯ_２膜１００を堆積させる。リッジ１０５の上面に沿うように、ＳｉＯ_２膜１００に開口１００ａを形成する。開口１００ａの幅は２μｍである。

ＳｉＯ_２膜１００及び開口１００の底面に露出したｐ型ＧａＮコンタクト層９６の表面上に、ｐ側電極１０１を形成する。ｐ側電極１０１は、厚さ０．１μｍのＮｉ層と厚さ０．１μｍのＡｕ層とを積層した２層構造を有する。ｐ側電極１０１を所望の形状にパターニングする。

図３０に示すように、ＳｉＣ基板８１の裏面上に、ｎ側電極１０２を形成する。ｎ側電極１０２は、厚さ０．２μｍのＮｉ層である。

第２のバッファ層８５の長手方向に直交する（１−１００）面で劈開する。劈開により形成されるレーザ共振器長は５００μｍである。

第６の実施例によると、レーザ発振領域が、横方向成長により形成された転位密度の低い部分８５ａの上に配置される。このため、発光部の転位密度が低くなり、しきい値電流の低減及び長寿命化を図ることが可能になる。また、第２のバッファ層８５が配置されない領域において、ｎ型ＡｌＧａＮクラッド層９０が第１のバッファ層８３上にエピタキシャル成長する。このため、多結晶膜の形成が防止される。

第６の実施例では、第２のバッファ層８５の幅を１８μｍ、厚さを４μｍとした。本願発明者の実験によると、第２のバッファ層８５を厚くし、かつ広くすると、クラックが発生しやすくなることがわかった。

図３２に、第２のバッファ層の膜厚と幅を変化させたときのクラックの発生の状況を示す。横軸は第２のバッファ層８５の幅を単位μｍで表し、縦軸は厚さを単位μｍで表す。図中の白丸印は、クラックが発生しなかった場合を示し、バツ印は、クラックが発生した場合を示す。図中の点線は、クラックが発生した場合と発生しなかった場合との境界、すなわちクラックが発生しないための臨界膜厚を示す。第２のバッファ層の幅を狭くするに従って、臨界膜厚が厚くなっていることがわかる。

横方向成長による転位密度低下の十分な効果を得るためには、第２のバッファ層の厚さを４μｍ以上にすることが好ましい。膜厚が４μｍ以上の領域において、膜厚をＴ［μｍ］、幅をＷ［μｍ］とすると、クラックの発生しない範囲は、
logＴ≦−０．７×logＷ＋２
と表される。すなわち、第２のバッファ層の膜厚と幅とを、上記不等式を満たすように設定することが好ましい。

上記第６の実施例では、図２８に示す選択成長用マスク８４をすべて除去し、横方向成長により形成された部分８５ａの下にエアギャップを画定した。図２８の状態において、選択成長用マスク８４のうち露出している部分のみを除去し、横方向成長により形成された部分８５ａの下に選択成長用マスクの一部を残してもよい。選択成長用マスクの一部を残すためには、選択成長用マスク８４をバッファードフッ酸でエッチングすればよい。

次に、図３３〜図３６を参照して、第７の実施例について説明する。

図３３に示すように、ＳｉＣ基板１１１の表面上に、リッジ状の複数のＡｌＧａＮパターン１１２を形成する。ＡｌＧａＮパターン１１２の厚さは０．１μｍであり、不純物濃度は６×１０^１８ｃｍ^−３であり、Ａｌ組成比は９％である。ＡｌＧａＮパターン１１２の各々の幅は４μｍであり、ピッチは３０μｍである。ＡｌＧａＮパターン１１２は、第１の実施例の図１に示すＡｌＧａＮパターン１２の形成工程、または図６から図８までの工程と同様の方法で形成される。

図３４に示すように、ＡｌＧａＮパターン１１２を種結晶として、ＭＯＶＰＥによりｎ型ＧａＮバッファ層１１３を選択成長させる。相互に隣接するＡｌＧａＮパターン１１２から成長したＧａＮバッファ層１１３が合体する前に、成長を停止させる。ｎ型ＧａＮバッファ層１１３の厚さは４μｍであり、幅は１８μｍであり、不純物濃度は３×１０^１７ｃｍ^−３である。図３２からわかるように、この膜厚及び幅のとき、ＧａＮバッファ層１１３内にクラックは発生しない。

図３５に示すように、ＡｌＧａＮパターン１１３の上にレーザ構造を形成し、ＳｉＣ基板１１１の裏面上にｎ側電極１０２を形成する。レーザ構造の構成及び作製方法は、図３０及び図３１に示す第６の実施例のものと同様である。図３５の各構成部分に、図３０の対応する構成部分に付された参照符号と同一の参照符号が付されている。

基板法線方向に沿って見たとき、リッジ１０５が、ＡｌＧａＮパターン１１２と重ならないように配置される。これにより、ＧａＮバッファ層１１３のうち横方向成長により形成された転位密度の低い部分の上にレーザ発振部が配置される。このため、半導体レーザのしきい値を低減させ、信頼性を高めることができる。また、第７の実施例では、発光部分の下にエアーギャップが無いため、高い放熱特性を確保することができる。

次に、図３６〜図３８を参照して、第８の実施例について説明する。

図３６に示す状態に至るまでの工程を説明する。ＳｉＣ基板１２１の表面上に、ｎ型ＡｌＧａＮ層、ｎ型ＧａＮ層、ＳｉＯ_２層をこの順番に形成する。ＳｉＣ基板１２１は、図１に示す第１の実施例で用いたＳｉＣ基板１１と同様のものである。ｎ型ＡｌＧａＮ層の厚さは０．１μｍであり、不純物濃度は６×１０^１８ｃｍ^−３であり、Ａｌ組成比は９％である。ｎ型ＧａＮ層の厚さは１．５μｍであり、不純物濃度は６×１０^１８ｃｍ^−３である。ＳｉＯ_２膜の厚さは０．１μｍである。

この３層をパターニングし、縞状に配置された複数の積層パターン１２５を形成する。積層パターン１２５は、ｎ型ＡｌＧａＮパターン１２２、ｎ型ＧａＮパターン１２３、及びＳｉＯ_２パターン１２４がこの順番に積層された３層構造を有する。積層パターン１２５の各々はＳｉＣ基板１２１の＜１−１００＞方向に平行に配置され、その幅は４μｍであり、ピッチは３０μｍである。

図３７に示すように、ＡｌＧａＮパターン１２２及びＧａＮパターン１２３を種結晶として、ＭＯＶＰＥによりｎ型ＧａＮバッファ層１３０を選択成長させる。図１５〜図１７に示された選択成長の場合と同様に、ＡｌＧａＮパターン１２２及びＧａＮパターン１２３の側面から横方向の結晶成長が始まる。さらに結晶成長を続けると、積層パターン１２５の側面及び上面が、ｎ型ＧａＮバッファ層１３０で覆われる。

相互に隣接する積層パターン１２５から成長したＧａＮバッファ層１３０が合体する前に、成長を停止させる。ｎ型ＧａＮバッファ層１３０の厚さは４μｍであり、幅は１８μｍであり、不純物濃度は３×１０^１７ｃｍ^−３である。ここで、ｎ型ＧａＮバッファ層１３０の厚さは、ＳｉＣ基板１２１の表面からの厚さである。図３２からわかるように、この膜厚及び幅のとき、ＧａＮバッファ層１３０内にクラックは発生しない。

図３８に示すように、ＧａＮバッファ層１３０の上にレーザ構造を形成し、ＳｉＣ基板１２１の裏面上にｎ側電極１０２を形成する。レーザ構造の構成及び作製方法は、図３０及び図３１に示す第６の実施例のものと同様である。図３８の各構成部分に、図３０の対応する構成部分に付された参照符号と同一の参照符号が付されている。

ｎ型ＧａＮバッファ層１３０は、すべての領域において転位濃度が低くなる。このため、リッジ１０５は、ｎ型ＧａＮバッファ層１３０の上方のどの場所に配置してもよい。第８の実施例においても、第７の実施例の場合と同様に、半導体レーザのしきい値を低減させ、信頼性を高めることができる。

上記第６〜第８の実施例では、レーザ構造を形成するための下地のバッファ層としてＧａＮ層を用いたが、より一般的にＡｌ_ｙＧａ_１−ｙＮ層を用いてもよい。また、バッファ層を選択成長させるための種結晶として、ＧａＮもしくはＡｌＧａＮを用いたが、より一般的にＡｌ_ｘＧａ_１−ｘＮを用いてもよい。このとき、種結晶のＡｌ組成比ｘと、バッファ層のＡｌ組成比ｙとを、ｙ＜ｘなる関係を満たすように選択すると、選択成長を容易に行うことができる。このため、上述のｘとｙとの関係を、ｙ＜ｘとすることが好ましい。なお、種結晶となるＡｌ_ｘＧａ_１−ｘＮのＡｌ組成比ｘが０、すなわち種結晶がＧａＮである場合には、バッファ層のＡｌ組成比ｙも０、すなわちバッファ層もＧａＮで形成する。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

Claims (9)

1. 半導体基板と、
   前記半導体基板の表面の一部の領域上に形成され、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンと、
   前記積層パターンを覆うように配置された成長層であって、該成長層が、前記上層の表面上よりも前記下層の側面上に成長しやすいナイトライド系化合物半導体からなる前記成長層と
   を有するナイトライド系ＩＩＩ−Ｖ族化合物半導体装置。
2. さらに、前記成長層の上に形成されたダブルヘテロ構造を含むレーザ構造を有する請求項１に記載のナイトライド系ＩＩＩ−Ｖ族化合物半導体装置。
3. 半導体基板の表面の一部の領域上に、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンを形成する工程と、
   前記積層パターンの下層を種結晶として、その露出した側面から、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる成長層を選択成長させる工程と
   を有する半導体装置の製造方法。
4. 前記半導体基板がＳｉＣで形成され、前記積層パターンの下層がＡｌＧａＮで形成されている請求項３に記載の半導体装置の製造方法。
5. 前記半導体基板がＳｉで形成され、前記積層パターンの下層が、ＡｌＮ層とその上のＧａＮ層との積層を含んで構成されている請求項３に記載の半導体装置の製造方法。
6. 半導体基板と、
   前記半導体基板の表面の一部の領域上に形成され、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンと、
   前記積層パターンの表面、及び前記半導体基板の表面のうち前記積層パターンの両脇の領域を覆うように配置され、ナイトライド系化合物半導体からなるバッファ領域であって、前記上層の表面上よりも前記下層の側面上に成長しやすい材料からなるバッファ領域と
   を有するナイトライド系ＩＩＩ−Ｖ族化合物半導体装置。
7. さらに、前記バッファ領域の上方に形成されたダブルヘテロ構造を含むレーザ構造を有する請求項６に記載のナイトライド系ＩＩＩ−Ｖ族化合物半導体装置。
8. 前記レーザ構造を構成する少なくとも一部の半導体層が、前記バッファ領域の側面上を経由して、前記半導体基板の表面上まで達している請求項６に記載のナイトライド系ＩＩＩ−Ｖ族化合物半導体装置。
9. 半導体基板の表面の一部の領域上に、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなる下層及び他の材料からなる上層を含む積層パターンを形成する工程と、
   前記積層パターンの下層の露出した側面を種結晶として、ナイトライド系ＩＩＩ−Ｖ族化合物半導体からなるバッファ領域を選択成長させるとともに、横方向成長により、前記積層パターンの上層の表面をも該バッファ領域で覆い、かつ前記半導体基板の表面の一部を覆う工程と、
   前記バッファ領域が前記半導体基板の全表面を覆い尽くす前に、前記バッファ領域の選択成長を停止させる工程と
   を有する半導体装置の製造方法。

Images