JP4588380B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4588380B2
JP4588380B2 JP2004213899A JP2004213899A JP4588380B2 JP 4588380 B2 JP4588380 B2 JP 4588380B2 JP 2004213899 A JP2004213899 A JP 2004213899A JP 2004213899 A JP2004213899 A JP 2004213899A JP 4588380 B2 JP4588380 B2 JP 4588380B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
type semiconductor
conductivity type
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004213899A
Other languages
English (en)
Other versions
JP2005101538A (ja
Inventor
慎一 好田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004213899A priority Critical patent/JP4588380B2/ja
Priority to US10/916,669 priority patent/US7256416B2/en
Publication of JP2005101538A publication Critical patent/JP2005101538A/ja
Application granted granted Critical
Publication of JP4588380B2 publication Critical patent/JP4588380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H01S5/04253—Electrodes, e.g. characterised by the structure characterised by the material having specific optical properties, e.g. transparent electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、窒化ガリウム系の半導体発光素子に関し、特に、転位の少ない良質な半導体層を有し、発光効率の高い窒化ガリウム系の半導体発光素子に関する。
ＩＩＩ族窒化物系化合物は、安定相がウルツ鉱構造の直接遷移型半導体であり、その禁制帯幅がＡｌＮの６．２ｅＶからＩｎＮの１．９ｅＶまで変化させられることから可視短波長域から近紫外域での発光デバイス用材料として注目されており、ＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導発光素子が開発されつつある。
このようなＩＩＩ族窒化物系化合物のうち、一般式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＡｌＧａＩｎＮ系化合物は、発光波長が紫外線から赤色まで変化させられることから、可視光用の発光・受光デバイス用材料として開発が進められている。特に、窒化ガリウム（ＧａＮ）系化合物を用いた青・緑色の高輝度発光ダイオードが実現されたのを機会にさらなる研究が活発に行われている。また、上記一般式において、ｘ＋ｙ＝１としたＡｌＧａＮ系化合物は、５００℃以上の高温でも安定な半導体なので、高温環境下あるいは冷却不要のデバイス用材料としても開発が進められている。
ここで、一般式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮで表されるＩＩＩ族窒化物系化合物を用いて半導体発光素子を製造する一般的な方法は、結晶基板にサファイアの単結晶を用い、その上にバッファ層を介して種々のＧａＮ系結晶層をエピタキシャル成長により成長させ、所望のＧａＮ系結晶層を発光部として用いるというものである。一般式ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表される化合物のうち、ＧａＮは、バルク結晶の合成がきわめて難しいためである。
しかし、サファイア基板とＧａＮとの格子定数の差は約１６パーセントと大きく、成長層中の欠陥密度は１０６〜１０９ｃｍ−３にも達する。このような方法によって成長させたＧａＮ系結晶層内には、結晶基板との格子不整合等に起因する転位が高密度に存在する。
つまり、サファイア基板とＧａＮは、格子定数ばかりでなく熱膨張係数も異なるなど、物性が異なるため、転位と呼ばれる結晶欠陥が大量に発生する。転位は、ＧａＮ系結晶が成長して厚みが増しても成長方向に継承され、転位線（貫通転位）と呼ばれる連続した欠陥部分となって青紫色レーザの寿命を低下させるなど、素子の特性を損なうことになる。
このような高い欠陥密度においてもデバイスが動作するのは、欠陥密度が高くても発光効率が大幅には低下しないというＩＩＩ族窒化物系化合物による半導体特有の性質があるものの、高品質、高信頼性のデバイスを得るためには欠陥密度の低減が不可欠である。これを避けるため、マスク層を用いて低転位なＧａＮ系結晶を得る方法がある（例えば、特許文献１参照。）。これによれば、半導体層として成長させる過程で半導体層にある程度の厚みがあれば転位は横方向へと流れるため、より低転位の半導体層が形成されることになる。
特開２０００−９１２５３号公報
しかし、サファイア基板を用いてＧａＮを成長させる以上、転位の発生は避けられない。マスク層を用いれば転位が横方向に流れるとはいえ、隣接する領域から横方向に成長してきた半導体層とがぶつかるため、転位を完全になくすことはできない。そのため、より転位が少なく形成された半導体層による優れた特性の窒化化合物系の半導体発光素子が望まれていた。より転位の少ない半導体層が得られれば、活性層での再結合による発光を効率的に行うことができる。
かかる課題を解決するために、本願第一発明は、基板と、基板上に基板上から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のある段差を有し、該段差の高い部分の上部に積層された前記活性層の転位密度が、該段差の低い部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素子である。
このような構造の半導体発光素子では、転位密度の小さい部分の活性層を発光部とすると、効率的な発光が可能になる。
本願第二発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のある段差を有し、該段差の高い部分の中央部周辺の上部に積層された前記活性層の転位密度が、該段差の高い部分の中央部の上部に積層された前記活性層の転位密度及び該段差の低い部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素子である。
このような構造の半導体発光素子では、転位密度の小さい部分の活性層を発光部とすると、効率的な発光が可能になる。
本願第三発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のあった段差が平坦化され、該段差の高かった部分の上部に積層された前記活性層の転位密度が、該段差の低かった部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素子である。
このような構造の半導体発光素子では、転位密度の小さい部分の活性層を発光部とすると、効率的な発光が可能になる。
本願第四発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のあった段差が平坦化され、該段差の高かった部分の中央部周辺の上部に積層された前記活性層の転位密度が、該段差の高かった部分の中央部の上部に積層された前記活性層の転位密度及び該段差の低かった部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素である。
このような構造の半導体発光素子では、転位密度の小さい部分の活性層を発光部とすると、効率的な発光が可能になる。
本願第五発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のある段差を有し、前記第二導電型半導体層の上部に形成された電極が、前記段差の高い部分の上部に積層された前記活性層に電流狭窄が生じるように配置されていることを特徴とする半導体発光素子である。
活性層のうち、転位密度の小さい部分に電流狭窄が生じるように電極が配置されていると、効率的な発光が可能になる。
本願第六発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のある段差を有し、前記第二導電型半導体層の上部に形成された電極が、前記段差の高い部分の中央部周辺の上部に積層された前記活性層に電流狭窄が生じるように配置されていることを特徴とする半導体発光素子である。
活性層のうち、より転位密度の小さい部分に電流狭窄が生じるように電極が配置されていると、効率的な発光が可能になる。
本願第七発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のあった段差が平坦化され、前記第二導電型半導体層の上部に形成された電極が、前記段差の高かった部分の上部に積層された前記活性層に電流狭窄が生じるように配置されていることを特徴とする半導体発光素子である。
活性層のうち、転位密度の小さい部分に電流狭窄が生じるように電極が配置されていると、効率的な発光が可能になる。
本願第八発明は、基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、前記第一導電型半導体層は、積層方向に高低差のあった段差が平坦化され、前記第二導電型半導体層の上部に形成された電極が、前記段差の高かった部分の中央部周辺の上部に積層された前記活性層に電流狭窄が生じるように配置されていることを特徴とする半導体発光素子である。
活性層のうち、より転位密度の小さい部分に電流狭窄が生じるように電極が配置されていると、効率的な発光が可能になる。
本願第一発明から第八発明には、前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、該マスクを離間する離間部のうち幅が広い離間部の上部に前記第一導電型半導体層の前記段差の高い部分が配置されていることを特徴とする半導体発光素子も含まれる。
本願第一発明から第八発明には、前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、幅が広いバッファ部の上部に前記第一導電型半導体層の前記段差の高い部分が配置されていることを特徴とする半導体発光素子も含まれる。
本願第一発明から第八発明には、前記基板と前記第一導電型半導体層の間の積層方向に垂直な一面に、該積層方向に高低差のある段差を有するバッファ層が設けられ、該バッファ層の段差の高い部分の上部に前記第一導電型半導体層の前記段差の高い部分が配置されていることを特徴とする半導体発光素子も含まれる。
本願第一発明から第八発明には、前記基板上に、前記基板の面に垂直な方向に高低差のある段差であって幅の異なる複数の段差が設けられ、該基板上の段差の高い部分のうち幅が広い部分の上部に前記第一導電型半導体層の前記段差の高い部分が配置されていることを特徴とする半導体発光素子も含まれる。
以上説明したように、本発明によれば転位の少ない良質の結晶構造の活性層を有する窒化ガリウム系の半導体発光素子を提供することができる。
以下、本願発明の実施の形態について、添付の図面を参照して説明する。
（実施の形態１）
図１（１）から図１（５）は本発明に係る、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子の製造工程を示す図である。図１（１）から図１（５）は窒化ガリウム系の半導体発光素子の製造工程の順番を表す。図１（１）から図１（５）において、１２はバッファ層、１４はマスク、１６は幅の広い離間部、１８は基板、２２は活性層、２４は縦方向選択成長部、２６は横方向選択成長部、２７は第一導電型半導体層、２８は発光部、２９は、縦方向選択成長の際に生じる転位線、３０は隣接する横方向選択成長部と衝突して生じる転位線である。
図１（１）から図１（５）には、複数の離間部１６上及びマスク１４上に第一導電型半導体層２７をエピタキシャル成長により形成する工程が示されている。エピタキシャル成長とは、半導体層を、土台となる結晶基板上に、基板と同じ結晶構造、同じ結晶方位を有する薄膜結晶として成長させることをいう。単結晶作製には融液からバルク結晶成長をさせる方法があるが、ＧａＮは融点が極めて高く、また窒素の平衡蒸気圧が極めて高いことから、この方法での成長が困難であり、このためＧａＮの結晶成長にはエピタキシャル成長を利用することが必要となる。
半導体混晶の結晶成長法を大きく分類すると、液相エピタキシャル成長、気相エピタキシャル成長、分子線エピタキシャル成長がある。液相エピタキシャル成長は、固相と液相間の平衡状態をほぼ保ちながら過飽和溶液からの結晶の析出という形で成長を進める結晶成長方法である。気相エピタキシャル成長は、原料ガスを流しながら数Ｔｏｒｒから大気圧の圧力下で結晶成長を行う結晶成長方法である。分子線エピタキシャル成長（ＭＢＥ）は、成長結晶の構成元素の分子あるいは原子が超高真空中を飛来して基板に供給され、これらの分子あるいは原子がほとんど衝突することなく分子ビームとなって基板に到達することで結晶成長を進める結晶成長方法である。
これらエピタキシャル成長の中には、特にハライド気相成長法（ＨＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）、有機金属化学気相成長法（ＭＯＣＶＤ法）、など優れたものもあり、本発明の実施の形態として用いられるエピタキシャル成長は、上記種々の結晶成長方法のうち、いずれのものであってもよい。
本願明細書で説明する縦方向選択成長や横方向選択成長（ＥＬＯ：Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）もエピタキシャル成長である。縦方向選択成長と横方向選択成長とは、窒化ガリウム系半導体の成長温度や窒化ガリウム系半導体を成長させるチャンバー内の圧力や成長温度を調整することによって選択することができる。
窒化ガリウム系の半導体発光素子の製造工程を説明する。基板１８の上面にＧａＮからなるバッファ層１２を積層し、さらに、マスクとなるマスク層を積層する。マスクパターニングによりマスク層からマスク１４を形成する。複数のマスク１４のうち一部を、他の隣接するマスクの間隔よりも離間して設けることによって、マスク１４を離間する離間部のうち幅の広い離間部１６を形成する（図１（１））。
この基板１８の材料としては、サファイア、ＳｉＣなどを適用することができる。バッファ層１２の材料としては、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物を適用することができる。
また、マスク層の材料としては、例えばＳｉＯ２やＳｉＮを適用することができる。マスク層は、まず、バッファ層１２の表面にＳｉＯ２やＳｉＮをスパッタ法、ＣＶＤ法、蒸着法等で形成し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いてパターニングすることで形成する。このパターニングに際し、マスク１４のパターンは、ストライプ状（細長状）としてもよい。また、マスク１４のパターンはストライプ状のパターンに限られず、任意の形状でよい。例えば、格子状でもよいし、円形等の所定の形状を離間部として有するマスクであってもよい。
次に、バッファ層１２がマスク１４から露出している部分に、ＩＩＩ族窒化物系化合物からなる窒化ガリウム系半導体を縦方向選択成長させることにより、離間部１６の上部に他よりも高い縦方向選択成長部２４が形成される（図１（２））。
さらに、縦方向選択成長部２４からＩＩＩ族窒化物系化合物からなる窒化ガリウム系半導体を横方向選択成長させ（図１（３））、さらに、横方向選択成長させると隣接する横方向選択成長部と衝突し結合して、第一導電型半導体層２７を形成することになる（図１（４））。結果として、離間部１６の上部にＩＩＩ族窒化物系化合物からなる第一導電型半導体層２７の段差の高い部分が形成される。
横方向選択成長部は、ＩＩＩ族窒化物系化合物を核として成長するため、サファイア基板との間で生じる転位が少なく、良質な半導体層が得られる。特に第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がなく、衝突によって生じる転位も少なくなる。
ただし、第一導電型半導体層２７の段差の高い部分の中央部には、縦方向選択成長によって生じた転位線２９がわずかながら成長してしまう（図１（４））。そのため、第一導電型半導体層２７の段差の高い部分の中央部を除いて、第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がないため、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なく、かつ、縦方向選択成長によって生じる転位もない。
次に、第一導電型半導体層２７の上面にＩＩＩ族窒化物系化合物からなる活性層２２、およびＩＩＩ族窒化物系化合物からなる第二導電型半導体層（図示せず）を順に積層する（図１（５））。
このような工程でＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子を製造すると、幅が広い離間部１６の上部の第一導電型半導体層２７に段差の高い部分が配置され、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
また、第一導電型半導体層２７の段差の高い部分の中央部の上部に積層された活性層を除いて、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりもさらに小さい窒化ガリウム系の半導体発光素子ができあがる。
従って、基板と第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、第一導電型半導体層は積層方向に高低差のある段差を有し、幅が広い離間部の上部に第一導電型半導体層の段差の高い部分が配置されており、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
また、第一導電型半導体層の段差の高い部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高い部分の中央部の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
活性層２２のうち、これらの転位密度の小さい活性層を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
ここで、「第一導電型半導体層の段差の高い部分の中央部」の意味を説明する。図１（２）において、マスク１４のパターンがストライプ状のパターンの場合は、第一導電型半導体層の段差の高い部分の中央部は縦方向選択成長部２４の峰状の頂上であるから、図１（５）における第一導電型半導体層の段差の高い部分の中央部の形状は線状になる。マスク１４のパターンが格子状や円形状を離間部として有する場合は、第一導電型半導体層の段差の高い部分の中央部は四角錐や円錐の頂上となるから、図１（５）における第一導電型半導体層の段差の高い部分の中央部の形状は点状になる。以下の実施の形態でも同様に、縦方向選択成長部やマスクの形状に応じて、第一導電型半導体層の段差の高い部分の中央部は線状や点状になる。
ここで、「基板」の内容について説明する。一般に、「基板」という場合には、複数の意味を有する場合も考えられるため、本願明細書における「基板」の意味をここで明確にしておくことにする。ここで、図９（ａ）、図９（ｂ）、図９（ｃ）を参照する。図９（ａ）、図９（ｂ）、図９（ｃ）は、一般に「基板」と称されるものを例示した図である。図９（ａ）、図９（ｂ）、図９（ｃ）において、４１はサファイア、４２はバッファ層、４３はＧａＮ層である。図９（ａ）は、本願明細書で意味するところの「基板」を図示したものである。図９（ａ）には、基板として上記の例示のうち、サファイア４１を例として図示されている。図９（ｂ）は、バッファ層４２を設けたサファイア基板を図示したものである。一般には、この２層構造全体を全体として「基板」と称することもある。また、図９（ｃ）は図９（ｂ）のさらに上面に薄いＧａＮ層４３を設けた基板を図示したものである。これもまた、一般には、この三層構造を全体として「基板」と称することもある。
このように、一般に、単に「基板」というときは、図９（ｂ）又は図９（ｃ）に図示した２層構造や３層構造のものを全体として「基板」と称することがあるが、本願明細書にいう「基板」は、図９（ａ）で例示されている基板のみ、すなわち、図９（ｂ）及び図９（ｃ）で示したような、サファイア基板４１上にバッファ層４２やＧａＮ層４３までもが形成された構造のものについては、「基板」の概念に含まないものとする。
基板の材料としては、サファイア、またはＳｉＣなどが適用できる。サファイア、ＳｉＣを用いるのは、窒素の解離圧が高いためにＧａＮによるバルク結晶成長が難しいことからＧａＮ基板を用いることが困難であることに鑑みて用いられる、ＧａＮとは異なる物質からなる基板であればサファイア、ＳｉＣに限定されるものではない。また、基板としてサファイア基板を用いる場合、その主面は、Ｃ面、Ｒ面、Ａ面を問わない。
ここで、サファイア基板に対しては、通常、ＧａＮのバルク結晶をそのまま形成することもできなくはないが、困難な場合には、第一導電型半導体層を形成するために、基板に処理を行う必要がある。
基板に第一導電型半導体層を形成するための処理としては、例えば、サファイアよりなる基板の表面上に低温成長にて数μｍの膜厚のＧａＮ層を形成したり、数十ｎｍの膜厚を有するＡｌＧａＮ層を形成した後に低温成長にて数μｍの膜厚のＧａＮ層を形成することにより実現される。すなわち、基板を図９（ｂ）又は図９（ｃ）のような状態にすると、半導体層を形成することがより容易となる。
本願明細書では、図９（ｂ）又は図９（ｃ）に図示したような状態のものは、全体として「基板」の単体を意味するのではなく、半導体層を形成するための処理を行った基板として把握される。
なお、このバッファ層に関しては、本願明細書でいう「基板」と、マスク層や半導体層との間に位置する層が存在すれば、その層についてはすべてバッファ層として把握することができ、かかるバッファ層がＧａＮにより形成されていてもよいことはすでに述べた通りである。
また、本願明細書においては、基板に直接半導体層が形成される状態を示しているとしても、基板に半導体層を形成するための処理が行われていることを排除するものではないのはもちろんである。
（実施の形態２）
図２（１）から図２（５）は本発明に係る、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子の他の製造工程を示す図である。図２（１）から図２（５）は窒化ガリウム系の半導体発光素子の製造工程の順番を表す。図２（１）から図２（５）において、１２はバッファ層、１４はマスク、１７は選択されたバッファ層、１８は基板、２２は活性層、２４は縦方向選択成長部、２７は第一導電型半導体層、２８は発光部、２９は、縦方向選択成長の際に生じる転位線、３０は隣接する横方向選択成長部と衝突して生じる転位線である。
基板１８の上面にＧａＮからなるバッファ層１２を積層し、さらに、マスクとなるマスク層を積層する。マスクパターニングによりマスク層からマスク１４を形成する（図２（１））。複数のマスク１４のうち一部を、他のマスクよりも幅が広くなるように形成する。
この基板１８の材料としては、サファイア、ＳｉＣなどを適用することができる。バッファ層１２の材料としては、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物を適用することができる。
また、マスク層の材料としては、例えばＳｉＯ２やＳｉＮを適用することができる。マスク層は、まず、バッファ層１２の表面にＳｉＯ２やＳｉＮをスパッタ法、ＣＶＤ法、蒸着法等で形成し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いてパターニングすることで形成する。このパターニングに際し、マスク１４のパターンは、ストライプ状（細長状）としてもよい。また、マスク１４のパターンはストライプ状のパターンに限られず、任意の形状でよい。例えば、格子状でもよいし、円形等の所定の形状を有するマスクであってもよい。
次に、マスク１４に覆われていない部分のバッファ層１２をエッチングし、マスク１４を除去すると、選択されたバッファ層１７が残る（図２（２））。
選択されたバッファ層１７を核としてＩＩＩ族窒化物系化合物からなる窒化ガリウム系半導体を縦方向選択成長させることにより、選択されたバッファ層の中でも幅の広いバッファ層１７の上部に他よりも高い縦方向選択成長部２４が形成される（図２（３））。
次に、縦方向選択成長部２４からＩＩＩ族窒化物系化合物からなる窒化物系半導体を横方向選択成長させると隣接する横方向選択成長部と衝突し結合して、第一導電型半導体層２７を形成することになる（図２（４））。結果として、幅の広いバッファ層の上部にＩＩＩ族窒化物系化合物からなる第一導電型半導体層２７の段差の高い部分が形成される。
横方向選択成長部は、ＩＩＩ族窒化物系化合物を核として成長するため、サファイア基板との間で生じる転位が少なく、良質な半導体層が得られる。特に第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がなく、衝突によって生じる転位も少なくなる。
ただし、第一導電型半導体層２７の段差の高い部分の中央部には、縦方向選択成長によって生じた転位線２９がわずかながら成長してしまう（図２（４））。そのため、第一導電型半導体層２７の段差の高い部分の中央部を除いて、第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がないため、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なく、かつ、縦方向選択成長によって生じる転位もない。
さらに、第一導電型半導体層２７の上面にＩＩＩ族窒化物系化合物からなる活性層２２、およびＩＩＩ族窒化物系化合物からなる第二導電型半導体層（図示せず）を順に積層する（図２（５））。
このような工程でＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子を製造すると、幅が広いバッファ層１７の上部の第一導電型半導体層２７に段差の高い部分が配置され、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
また、第一導電型半導体層２７の段差の高い部分の中央部の上部に積層された活性層を除いて、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりもさらに小さい窒化ガリウム系の半導体発光素子ができあがる。
従って、基板と第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、第一導電型半導体層は積層方向に高低差のある段差を有し、幅が広いバッファ部の上部に第一導電型半導体層の段差の高い部分が配置されており、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
また、第一導電型半導体層の段差の高い部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
活性層２２のうち、これらの転位密度の小さい活性層を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
（実施の形態３）
図３（１）から図３（５）は本発明に係る、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子の他の製造工程を示す図である。図３（１）から図３（５）は窒化ガリウム系の半導体発光素子の製造工程の順番を表す。図３（１）から図３（５）において、１２はバッファ層、１４はマスク、１９は段差の高いバッファ層、１８は基板、２２は活性層、２７は第一導電型半導体層、２８は発光部、２９は、縦方向選択成長の際に生じる転位線である。
基板１８の上面にＧａＮからなるバッファ層１２を積層し、さらに、マスクとなるマスク層を積層する。マスクパターニングによりマスク層からマスク１４を形成する（図３（１））。
この基板１８の材料としては、サファイア、ＳｉＣなどを適用することができる。バッファ層１２の材料としては、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物を適用することができる。
また、マスク層の材料としては、例えばＳｉＯ２やＳｉＮを適用することができる。マスク層は、まず、バッファ層１２の表面にＳｉＯ２やＳｉＮをスパッタ法、ＣＶＤ法、蒸着法等で形成し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いてパターニングすることで形成する。このパターニングに際し、マスク１４のパターンは、ストライプ状（細長状）としてもよい。また、マスク１４のパターンはストライプ状のパターンに限られず、任意の形状でよい。例えば、格子状でもよいし、円形等の所定の形状を有するマスクであってもよい。
マスク１４に覆われていない部分のバッファ層１２をエッチングし（図３（２））、マスク１４を除去すると、段差の高い部分のバッファ層１９が残る（図３（３））。
ここでは、段差の高い部分を１箇所だけとしているが、マスクパターニングにより幅の異なる複数の段差の高い部分のバッファ層を残し、そのうち他の段差の高い部分よりも幅の広い段差の高い部分を形成することでもよい。
段差の高い部分のバッファ層１９を核としてＩＩＩ族窒化物系化合物からなる窒化物系半導体を横方向選択成長させると、第一導電型半導体層２７を形成することになる（図３（４））。結果として、段差の高いバッファ層の上部の第一導電型半導体層に段差の高い部分が形成される。
横方向選択成長部は、ＩＩＩ族窒化物系化合物を核として成長するため、サファイア基板との間で生じる転位が少なく、良質な半導体層が得られる。特に第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がなく、衝突によって生じる転位も少なくなる。
ただし、第一導電型半導体層２７の段差の高い部分の中央部には、縦方向選択成長によって生じた転位線２９がわずかながら成長してしまう（図３（４））。そのため、第一導電型半導体層２７の段差の高い部分の中央部を除いて、第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がないため、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なく、かつ、縦方向選択成長によって生じる転位もない。
さらに、第一導電型半導体層２７の上面にＩＩＩ族窒化物系化合物からなる活性層２２、およびＩＩＩ族窒化物系化合物からなる第二導電型半導体層（図示せず）を順に積層する（図３（５））。
このような工程でＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子を製造すると、段差の高いバッファ層１９の上部の第一導電型半導体層２７に段差の高い部分が配置され、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
また、第一導電型半導体層２７の段差の高い部分の中央部の上部に積層された活性層を除いて、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりもさらに小さい窒化ガリウム系の半導体発光素子ができあがる。
従って、基板と第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、第一導電型半導体層は積層方向に高低差のある段差を有し、幅が広いバッファ部の上部に第一導電型半導体層の段差の高い部分が配置されており、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
また、第一導電型半導体層の段差の高い部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
活性層２２のうち、これらの転位密度の小さい活性層を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
（実施の形態４）
図４（１）から図４（５）は本発明に係る、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子の他の製造工程を示す図である。図４（１）から図４（５）は窒化ガリウム系の半導体発光素子の製造工程の順番を表す。図４（１）から図４（５）において、１３はバッファ層、１４はマスク、１５は基板の段差の高い部分のうち幅が広い部分、１８は基板、２２は活性層、２４は縦方向選択成長部、２７は第一導電型半導体層、２８は発光部、２９は縦方向選択成長の際に生じる転位線、３０は隣接する横方向選択成長部と衝突して生じる転位線である。
基板１８の上面にマスクとなるマスク層を積層する。マスクパターニングによりマスク層からマスク１４を形成する（図４（１））。複数のマスク１４のうち一部は、他のマスクよりも幅が広くなるように形成する。
この基板１８の材料としては、サファイア、ＳｉＣなどを適用することができる。また、マスク層の材料としては、例えばＳｉＯ２やＳｉＮを適用することができる。マスク層は、まず、基板１８の表面にＳｉＯ２やＳｉＮをスパッタ法、ＣＶＤ法、蒸着法等で形成し、さらにレジスト膜を塗布し、例えば、フォトリソグラフィー法とウエットエッチング法を用いてパターニングすることで形成する。このパターニングに際し、マスク１４のパターンは、ストライプ状（細長状）としてもよい。また、マスク１４のパターンはストライプ状のパターンに限られず、任意の形状でよい。例えば、格子状でもよいし、円形等の所定の形状を有するマスクであってもよい。
マスク１４に覆われていない部分の基板１８をエッチングし、マスク１４を除去すると、基板の段差の高い部分のうち幅が広い部分１５を含んで基板の段差の高い部分が残る（図４（２））。
基板の段差の高い部分のうち幅が広い部分１５を含めて、基板１８の上部にＧａＮからなるバッファ層を積層する。基板の段差の高い部分のうち幅が広い部分１５の上部にあるバッファ層１３は、基板の他の段差の高い部分の上部にあるバッファ層よりも幅が広くなる。段差の高いバッファ層１３を核としてＩＩＩ族窒化物系化合物からなる窒化物系半導体を縦方向選択成長させることにより、段差の高い部分のうち幅の広い部分のバッファ層１３の上部に他よりも高い縦方向選択成長部２４が形成される（図４（３））。
次に、縦方向選択成長部からＩＩＩ族窒化物系化合物からなる窒化物系半導体を横方向選択成長させると隣接する横方向選択成長部２４と結合し、ＩＩＩ族窒化物系化合物からなる第一導電型半導体層２７を形成することになる（図４（４））。結果として、基板の段差の高い部分のうち幅が広い部分の上部にＩＩＩ族窒化物系化合物からなる第一導電型半導体層２７の段差の高い部分が形成される。
横方向選択成長部は、ＩＩＩ族窒化物系化合物を核として成長するため、サファイア基板との間で生じる転位が少なく、良質な半導体層が得られる。特に第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がなく、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なくなる。
ただし、第一導電型半導体層２７の段差の高い部分の中央部には、縦方向選択成長によって生じた転位線２９がわずかながら成長してしまう（図４（４））。そのため、第一導電型半導体層２７の段差の高い部分の中央部を除いて、第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がないため、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なく、かつ、縦方向選択成長によって生じる転位もない。
さらに、第一導電型半導体層２７の上面にＩＩＩ族窒化物系化合物からなる活性層２２、およびＩＩＩ族窒化物系化合物からなる第二導電型半導体層（図示せず）を順に積層する（図４（５））。
このような工程でＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子を製造すると、基板の高い段差のうち幅が広い部分１５の上部の第一導電型半導体層２７に段差の高い部分が配置され、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
また、第一導電型半導体層２７の段差の高い部分の中央部の上部に積層された活性層を除いて、第一導電型半導体層２７の段差の高い部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低い部分の上部に形成された活性層２２の転位密度よりもさらに小さい窒化ガリウム系の半導体発光素子ができあがる。
従って、基板に幅の異なる複数の段差が設けられ、第一導電型半導体層は積層方向に高低差のある段差を有し、基板の高い段差のうち幅が広い部分の上部に第一導電型半導体層の段差の高い部分が配置されており、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
また、第一導電型半導体層の段差の高い部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さい窒化ガリウム系の半導体発光素子となる。
活性層２２のうち、これらの転位密度の小さい活性層を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
（実施の形態５）
本実施の形態は、積層方向に高低差のあった段差が平坦化された第一導電型半導体層の上部に活性層を形成する半導体発光素子である。実施の形態１から４のいずれかで、第一導電型半導体層が積層方向に高低差のある複数の段差を有し、段差の低い部分を段差の高い部分に一致するように平坦化させ、平坦化した半導体層の上部に活性層を形成する。
ここでは、実施の形態１の製造工程を例として、説明する。図５（１）から図５（５）は本発明に係る、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子の他の製造工程を示す図である。図５（１）から図５（４）は窒化ガリウム系の半導体発光素子の製造工程の順番を表す。図５（１）から図５（５）において、１２はバッファ層、１４はマスク、１６は幅の広い離間部、１８は基板、２２は活性層、２４は縦方向選択成長部、２７は第一導電型半導体層、２８は発光部、２９は縦方向選択成長の際に生じる転位線、３０は隣接する横方向選択成長部と衝突して生じる転位線、３１は第一導電型半導体層における積層方向に高低差のあった段差である。
窒化ガリウム系の半導体発光素子の製造工程を説明する。実施の形態１で説明した図１（１）から図１（４）までの製造工程の後に、図５（１）から図５（４）までの製造工程が続く。但し、図１（１）から図１（４）までの製造工程において、第一導電型半導体層は、積層方向に高低差のある複数の段差を有している。
縦方向選択成長部２４からＩＩＩ族窒化物系化合物からなる窒化ガリウム系半導体を横方向選択成長させ、さらに、横方向選択成長させると隣接する横方向選択成長部と衝突し結合して、第一導電型半導体層２７を形成することになる（図５（１））。結果として、離間部１６の上部にＩＩＩ族窒化物系化合物からなる第一導電型半導体層２７の段差の高い部分が形成される（図５（１））。
横方向選択成長部は、ＩＩＩ族窒化物系化合物を核として成長するため、サファイア基板との間で生じる転位が少なく、良質な半導体層が得られる。特に第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がなく、衝突によって生じる転位も少なくなる。
複数の段差の高い部分から、さらに横方向選択成長させると（図５（２））、第一導電型半導体層２７の上面が平坦になる（図５（３））。第一導電型半導体層における積層方向に高低差のあった段差３１も平坦化される。
ただし、第一導電型半導体層２７の段差の高かった部分の中央部には、縦方向選択成長によって生じた転位線２９がわずかながら成長してしまう（図５（３））。そのため、第一導電型半導体層２７の段差の高い部分の中央部を除いて、第一導電型半導体層２７の段差の高い部分は成長の際に生じる他の横方向選択成長部との衝突部がないため、隣接する横方向選択成長部との衝突によって生じる大きな転位も少なく、かつ、縦方向選択成長によって生じる転位もない。
次に、第一導電型半導体層２７の上面にＩＩＩ族窒化物系化合物からなる活性層２２、およびＩＩＩ族窒化物系化合物からなる第二導電型半導体層（図示せず）を順に積層する（図５（４））。
このような工程でＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子を製造すると、幅が広い離間部１６の上部の第一導電型半導体層２７に段差の高かった部分が配置され、第一導電型半導体層２７の段差の高かった部分の上部に形成された活性層２２の転位密度が、第一導電型半導体層２７の段差の低かった部分の上部に形成された活性層２２の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
また、第一導電型半導体層２７の段差の高かった部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層２７の段差の高かった部分の上部に形成された活性層２２の転位密度及び第一導電型半導体層２７の段差の低かった部分の上部に形成された活性層２２の転位密度よりも小さい窒化ガリウム系の半導体発光素子ができあがる。
活性層２２のうち、これらの転位密度の小さい活性層を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
ここでは、実施の形態１のマスク配置をした半導体発光素子について第一導電型半導体層２７の上面を平坦化させたが、実施の形態２から４のマスク配置の半導体発光素子についても同様である。
（実施の形態６）
本発明に係る窒化ガリウム系の半導体発光素子の例を図６に示す。図６は窒化ガリウム系の半導体発光素子１０の構造を説明する図である。図６において、１２はバッファ層、１４はマスク、１６は離間部、１８は基板、２２は活性層、２７は第一導電型半導体層、２８は発光部、３２は第二導電型半導体層、３４は第二電極、３６は第一電極である。
図６には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子１０が示されており、段差を形成するための処理を行った第一導電型半導体層２７を含む。この段差のある第一導電型半導体層を形成するための処理については、前述の実施の形態１から５で説明したものが含まれるのはもちろんである。ここでは、実施の形態１で説明した段差のある第一導電型半導体層２７を示す。
バッファ層１２の上部に複数のマスク１４が離間して設けられ、幅が広い離間部１６の上部に第一導電型半導体層２７の段差の高い部分が配置されている。さらに、上記した窒化ガリウム系の半導体発光素子１０は、第一導電型半導体層２７上に形成され、一部を発光部２８とした活性層２２を、さらに含む。図６では、第一導電型半導体層２７と第二導電型半導体層３２とを挟んで活性層２２が設けられている。
ここで例えば、第一導電型半導体層２７はＧａＮにより構成されたｎ型半導体（ｎ−ＧａＮ）であり、また、第二導電型半導体層３２はＧａＮにより構成されたｐ型半導体（ｐ-ＧａＮ）である。第一導電型半導体層２７と第二導電型半導体層３２はＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなり、単層でも多層でもよい。
このような窒化ガリウム系の半導体発光素子は、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さくなる。又は第一導電型半導体層の段差の高かった部分の上部に形成された活性層の転位密度が、第一導電型半導体層の段差の低かった部分の上部に形成された活性層の転位密度よりも小さくなる。第一導電型半導体層の段差の高い部分又は高かった部分の上部に形成された活性層に電流狭窄が生じるように、第二電極３４を配置すると、転位密度の小さい活性層を発光部とすることができる。転位密度の小さい部分を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
ここでは、ＧａＮを例として説明しているが、青紫半導体レーザでは、ＡｌＧａＮ／ＧａＮを用いた分離閉じ込め型レーザや、ＡｌＧａＮ／ＩｎＧａＮを用いたＩｎＧａＮレーザを実現することもできる。活性層２２は、例えばＧａＩｎＮからなる化合物からなるがこれに限定されない。ｎ−ＧａＮからなる第一導電型半導体層２７には第一電極３６が、ｐ−ＧａＮからなる第二導電型半導体層３２には第二電極３４がそれぞれ形成されている。電極は例えばＡｌ等の金属が用いられ、金属の蒸着に際してはコンタクト層（図示せず）を設けることも任意である。
活性層２２はバルク構造によるもの、あるいは単一量子井戸構造や多重量子井戸構造など、その種類は問わない。単一量子井戸構造または多重量子井戸構造を採用する場合には、単一量子井戸構造または多重量子井戸構造を構成する井戸層として、バンドギャップの小さい層、障壁層として、バンドギャップの大きい層を用いることになり、たとえば、井戸層として、Ｉｎ１−ｙＧａｙＮ（ただし、０≦ｙ≦１）からなる層、障壁層として、ＡｌｘＧａｙＮ（ただし、ｘ＋ｙ＝１）からなる層などを用いることが可能である。
活性層２２を形成する工程においては、例えば活性層２２のうち、発光部２８を中心としてその部分だけを残すメサ型の半導体発光素子として構成してもよく、第一導電型半導体層の段差の高い部分又は高かった部分の上部に形成された活性層に電流狭窄が生じるようなリッジ型の半導体発光素子として構成してもよい。また、活性層２２は、長距離大容量伝送で使用されるＤＦＢレーザや加入者伝送を中心に使用されるファブリペロー型半導体レーザでは、活性層に多層膜を形成させた多重量子井戸構造によるＢＨ（Ｂｕｒｉｅｄ
Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造としてもよく、さらに電流狭窄効果が高いＦＢＨ（Ｆｌａｔ‐ｓｕｒｆａｃｅ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造としてもよい。このような構造で活性層２２を構成する場合には、発光部２８の結晶性がよいことからさらに発光効率のよい半導体発光素子を実現することができる。
第二電極３４は、第二導電型半導体層３２に電気的に接続されており、第二導電型半導体層３２とオーミックコンタクトをとれるものであればよい。たとえば、第二導電型半導体層３２がｎ型の場合には、Ｔｉ／Ａｌなどからなり、第二導電型半導体層３２がｐ型の場合には、Ｎｉ／Ａｕ、ＺｎＯ、ＩＴＯなど、いずれのものを用いても、発光部２８から出射される光に対して透明または透明に近いものが望ましい。
第一電極３６は、第一導電型半導体層２７に電気的に接続されており、第一導電型半導体層２７とコンタクトをとれるものであればよい。たとえば、第一導電型半導体層２７がｎ型の場合には、Ｔｉ／Ａｌなどからなり、第一導電型半導体層２７がｐ型の場合には、Ｎｉ／Ａｕ、ＺｎＯ、ＩＴＯなどからなる。第一電極３６を通して活性層からの光を出射させる場合は、透明又は透明に近いものが望ましい。
なお、図６に示されるように、第一導電型半導体層２７の一部が露出しており、露出部に第一電極３６が形成されていることが、製造方法を容易にするため好ましい。すなわち、この構造では、すべての層の形成後、フォトリソグラフィー、エッチング工程などを行うだけで形成できる点で好ましい。なお、この位置に限定されることはなく、第一導電型半導体層２７と電気的に接続される位置で、本願発明の効果を発揮できる位置に設ければよいことは言うまでもない。
（実施の形態７）
本発明に係る窒化ガリウム系の半導体発光素子の例を図７、図８に示す。図７、図８はそれぞれ窒化ガリウム系の半導体発光素子１０の構造を説明する図である。図７、図８において、１２はバッファ層、１４はマスク、１６は離間部、１８は基板、２２は活性層、２７は第一導電型半導体層、２８は発光部、２９は縦方向選択成長によって生じた転位、３２は第二導電型半導体層、３４は第二電極、３６は第一電極である。図８における３８は絶縁膜である。
図７、図８には、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなる窒化ガリウム系の半導体発光素子１０が示されており、段差を形成するための処理を行った第一導電型半導体層２７を含む。この段差のある第一導電型半導体層を形成するための処理については、前述の実施の形態１から５で説明したものが含まれるのはもちろんである。ここでは、実施の形態１で説明した段差のある第一導電型半導体層２７を示す。
バッファ層１２の上部に複数のマスク１４が離間して設けられ、幅が広い離間部１６の上部に第一導電型半導体層２７の段差の高い部分が配置されている。さらに、上記した窒化ガリウム系の半導体発光素子１０は、第一導電型半導体層２７上に形成され、一部を発光部２８とした活性層２２を、さらに含む。図７、図８では、第一導電型半導体層２７と第二導電型半導体層３２とを挟んで活性層２２が設けられている。図６に示す実施形態５の窒化ガリウム系の半導体発光素子との違いは、第二電極３４の配置である。
ここで例えば、第一導電型半導体層２７はＧａＮにより構成されたｎ型半導体（ｎ−ＧａＮ）であり、また、第二導電型半導体層３２はＧａＮにより構成されたｐ型半導体（ｐ-ＧａＮ）である。第一導電型半導体層２７と第二導電型半導体層３２はＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、１≧ｘ≧０、１≧ｙ≧０、１≧ｘ＋ｙ≧０）で表されるＩＩＩ族窒化物系化合物からなり、単層でも多層でもよい。
このような窒化ガリウム系の半導体発光素子は、第一導電型半導体層の段差の高い部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高い部分の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低い部分の上部に形成された活性層の転位密度よりも小さくなる。又は、第一導電型半導体層の段差の高かった部分の中央部周辺の上部に積層された活性層の転位密度が、第一導電型半導体層の段差の高かった部分の上部に形成された活性層の転位密度及び第一導電型半導体層の段差の低かった部分の上部に形成された活性層の転位密度よりも小さくなる。
図７の窒化ガリウム系の半導体発光素子は、メサ型構造にして、第一導電型半導体層の段差の高い部分又は高かった部分の中央部周辺の上部に形成された活性層に電流狭窄が生じるように、第二電極３４を配置して、転位密度の小さい活性層を発光部としたものである。転位密度の小さい部分を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
図７では、第二導電型半導体層３２をメサ型にしているが、活性層２２や第一導電型半導体層２７の一部までをメサ型としてもよい。
図８の窒化ガリウム系の半導体発光素子は、リッジ型構造にして、絶縁膜３８によって第一導電型半導体層の段差の高い部分又は高かった部分の中央部周辺の上部に形成された活性層に電流狭窄が生じるように、第二電極３４を配置して、転位密度の小さい活性層を発光部としたものである。転位密度の小さい部分を発光部２８とすると、発光効率の高い窒化ガリウム系の半導体発光素子とすることができる。
図８では、第二導電型半導体層３２をリッジ型にしているが、活性層２２や第一導電型半導体層２７の一部までをリッジ型としてもよい。
図７、図８では、メサ型構造やリッジ型構造によって、第一導電型半導体層の段差の高い部分又は高かった部分の中央部周辺の上部に形成された活性層に電流狭窄が生じるようにしているが、第一導電型半導体層の段差の高い部分又は高かった部分の中央部周辺の上部に形成された活性層に電流狭窄が生じる構造であれば、この実施の形態に拘るものではない。
本願発明の発光素子は、窒化ガリウム系の半導体発光素子であって、高効率かつ高出力の半導体発光素子として利用することができる。
本発明に係る窒化ガリウム系の半導体発光素子の製造工程を説明する図である。 本発明に係る窒化ガリウム系の半導体発光素子の他の製造工程を説明する図である。 本発明に係る窒化ガリウム系の半導体発光素子の他の製造工程を説明する図である。 本発明に係る窒化ガリウム系の半導体発光素子の他の製造工程を説明する図である。 本発明に係る窒化ガリウム系の半導体発光素子の他の製造工程を説明する図である。 本発明に係る窒化ガリウム系の半導体発光素子を示す図である。 本発明に係る窒化ガリウム系の半導体発光素子を示す図である。 本発明に係る窒化ガリウム系の半導体発光素子を示す図である。 一般に「基板」と称されるものを例示した図である。
符号の説明
１０：窒化ガリウム系の半導体発光素子
１２：バッファ層
１３：バッファ層
１４：マスク
１５：基板の段差の高い部分のうち幅が広い部分
１６：離間部
１７：選択されたバッファ層
１８：基板
２２：活性層
２７：第一導電型半導体層
２８：発光部
２９：縦方向選択成長によって生じた転位線
３０：隣接する横方向選択成長部との衝突によって生じた転位線
３２：第二導電型半導体層
３４：第二電極
３６：第一電極
３８：絶縁膜
４１：サファイア
４２：バッファ層
４３：ＧａＮ層

Claims (7)

  1. 基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、
    前記第一導電型半導体層は、手段１から手段４のいずれかで形成された積層方向に高低差のある段差を有し、該段差の高い部分の上部に積層された前記活性層の転位密度が、該段差の低い部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素子。
    （手段１）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、前記第一導電型半導体層の半導体を、前記マスク間に所定時間積層方向へエピタキシャル成長させた後、前記マスクを被うように前記基板に平行な方向へエピタキシャル成長させ、前記マスクを離間する離間部のうち幅が広い離間部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段２）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記バッファ層間を被うように前記基板に平行な方向へエピタキシャル成長させ、幅が広いバッファ部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段３）
    前記基板と前記第一導電型半導体層の間の積層方向に垂直な一面に、該積層方向に高低差のある段差を有するバッファ層が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に前記基板に平行な方向へエピタキシャル成長させ、前記バッファ層の段差の高い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段４）
    前記基板上に、前記基板の面に垂直な方向に高低差のある段差であって幅の異なる複数の段差が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記段差の低い部分を被うように前記基板に平行な方向へエピタキシャル成長させ、該基板上の段差の高い部分のうち幅が広い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
  2. 基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、
    前記第一導電型半導体層は、手段１から手段４のいずれかで形成された積層方向に高低差のある段差を有し、該段差の高い部分の中央部周辺の上部に積層された前記活性層の転位密度が、該段差の高い部分の中央部の上部に積層された前記活性層の転位密度及び該段差の低い部分の上部に積層された前記活性層の転位密度よりも小さい半導体発光素子。
    （手段１）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、前記第一導電型半導体層の半導体を、前記マスク間に所定時間積層方向へエピタキシャル成長させた後、前記マスクを被うように前記基板に平行な方向へエピタキシャル成長させ、前記マスクを離間する離間部のうち幅が広い離間部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段２）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記バッファ層間を被うように前記基板に平行な方向へエピタキシャル成長させ、幅が広いバッファ部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段３）
    前記基板と前記第一導電型半導体層の間の積層方向に垂直な一面に、該積層方向に高低差のある段差を有するバッファ層が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に前記基板に平行な方向へエピタキシャル成長させ、前記バッファ層の段差の高い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段４）
    前記基板上に、前記基板の面に垂直な方向に高低差のある段差であって幅の異なる複数の段差が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記段差の低い部分を被うように前記基板に平行な方向へエピタキシャル成長させ、該基板上の段差の高い部分のうち幅が広い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
  3. 基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、
    前記第一導電型半導体層は、手段１から手段４のいずれかで形成された積層方向に高低差のあった段差が平坦化され、該段差の高い部分であったところの上部に積層された前記活性層の転位密度が、該段差の低い部分であったところの上部に積層された前記活性層の転位密度よりも小さい半導体発光素子。
    （手段１）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、前記第一導電型半導体層の半導体を、前記マスク間に所定時間積層方向へエピタキシャル成長させた後、前記マスクを被うように前記基板に平行な方向へエピタキシャル成長させ、前記マスクを離間する離間部のうち幅が広い離間部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段２）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記バッファ層間を被うように前記基板に平行な方向へエピタキシャル成長させ、幅が広いバッファ部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段３）
    前記基板と前記第一導電型半導体層の間の積層方向に垂直な一面に、該積層方向に高低差のある段差を有するバッファ層が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に前記基板に平行な方向へエピタキシャル成長させ、前記バッファ層の段差の高い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段４）
    前記基板上に、前記基板の面に垂直な方向に高低差のある段差であって幅の異なる複数の段差が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記段差の低い部分を被うように前記基板に平行な方向へエピタキシャル成長させ、該基板上の段差の高い部分のうち幅が広い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
  4. 基板と、基板上に基板側から順に少なくとも、第一導電型半導体層と、活性層と、第二導電型半導体層と、を積層した窒化ガリウム系の半導体発光素子であって、
    前記第一導電型半導体層は、手段１から手段４のいずれかで形成された積層方向に高低差のあった段差が平坦化され、該段差の高い部分であったところの中央部周辺の上部に積層された前記活性層の転位密度が、該段差の高い部分であったところの中央部の上部に積層された前記活性層の転位密度及び該段差の低い部分であったところの上部に積層された前記活性層の転位密度よりも小さい半導体発光素子。
    （手段１）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、複数のマスクが離間して設けられ、前記第一導電型半導体層の半導体を、前記マスク間に所定時間積層方向へエピタキシャル成長させた後、前記マスクを被うように前記基板に平行な方向へエピタキシャル成長させ、前記マスクを離間する離間部のうち幅が広い離間部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段２）
    前記基板と前記第一導電型半導体層との間の積層方向に垂直な一面に、幅の異なる複数のバッファ部が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記バッファ層間を被うように前記基板に平行な方向へエピタキシャル成長させ、幅が広いバッファ部の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段３）
    前記基板と前記第一導電型半導体層の間の積層方向に垂直な一面に、該積層方向に高低差のある段差を有するバッファ層が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に前記基板に平行な方向へエピタキシャル成長させ、前記バッファ層の段差の高い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
    （手段４）
    前記基板上に、前記基板の面に垂直な方向に高低差のある段差であって幅の異なる複数の段差が設けられ、前記第一導電型半導体層の半導体を、前記バッファ層上に所定時間積層方向へエピタキシャル成長させた後、前記段差の低い部分を被うように前記基板に平行な方向へエピタキシャル成長させ、該基板上の段差の高い部分のうち幅が広い部分の上部に前記第一導電型半導体層の前記段差の高い部分を配置する。
  5. 前記第二導電型半導体層の上部に形成された電極が、前記段差の高い部分の上部に形成されたメサの上端にあることをを特徴とする請求項１から４のいずれかに記載の半導体発光素子。
  6. 前記第二導電型半導体層の上部に形成された電極が、前記段差の高い部分の上部に形成されたリッジの上端にあることをを特徴とする請求項１から４のいずれかに記載の半導体発光素子。
  7. 前記第二導電型半導体層の上部に形成された電極が、前記段差の高い部分に形成されたＦＢＨ（Ｆｌａｔ‐ｓｕｒｆａｃｅ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造の上端にあることをを特徴とする請求項１から４のいずれかに記載の半導体発光素子。
JP2004213899A 2003-08-18 2004-07-22 半導体発光素子 Expired - Fee Related JP4588380B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004213899A JP4588380B2 (ja) 2003-08-18 2004-07-22 半導体発光素子
US10/916,669 US7256416B2 (en) 2003-08-18 2004-08-12 Semiconductor light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003207751 2003-08-18
JP2004213899A JP4588380B2 (ja) 2003-08-18 2004-07-22 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2005101538A JP2005101538A (ja) 2005-04-14
JP4588380B2 true JP4588380B2 (ja) 2010-12-01

Family

ID=34197124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004213899A Expired - Fee Related JP4588380B2 (ja) 2003-08-18 2004-07-22 半導体発光素子

Country Status (2)

Country Link
US (1) US7256416B2 (ja)
JP (1) JP4588380B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624449B1 (ko) * 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
US20070145386A1 (en) * 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP2008053448A (ja) 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US7737534B2 (en) * 2008-06-10 2010-06-15 Northrop Grumman Systems Corporation Semiconductor devices that include germanium nanofilm layer disposed within openings of silicon dioxide layer
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
CN102565966A (zh) * 2010-12-10 2012-07-11 新科实业有限公司 光学波导装置以及利用该模块的光传送装置
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
KR20150064496A (ko) * 2013-12-03 2015-06-11 한국전자통신연구원 발광 다이오드 및 그 제조방법
CN111370995B (zh) * 2020-03-12 2021-05-18 中国科学院半导体研究所 表面光栅半导体激光器及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP2002204035A (ja) * 2001-01-04 2002-07-19 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2002313739A (ja) * 2001-04-17 2002-10-25 Nichia Chem Ind Ltd 窒化物半導体基板、及びその成長方法
JP2002313733A (ja) * 2001-04-12 2002-10-25 Sony Corp 窒化物半導体の結晶成長方法及び半導体素子の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2327145A (en) * 1997-07-10 1999-01-13 Sharp Kk Graded layers in an optoelectronic semiconductor device
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP2002204035A (ja) * 2001-01-04 2002-07-19 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子
JP2002313733A (ja) * 2001-04-12 2002-10-25 Sony Corp 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JP2002313739A (ja) * 2001-04-17 2002-10-25 Nichia Chem Ind Ltd 窒化物半導体基板、及びその成長方法

Also Published As

Publication number Publication date
JP2005101538A (ja) 2005-04-14
US20050040407A1 (en) 2005-02-24
US7256416B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US9905732B2 (en) UV light emitting diode and method of fabricating the same
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP4140606B2 (ja) ＧａＮ系半導体発光素子の製造方法
US8399895B2 (en) Semiconductor light emitting device
JP4571476B2 (ja) 半導体装置の製造方法
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US11482642B2 (en) Light emitting element
JP2005311374A (ja) 歪みを制御したｉｉｉ族窒化物発光装置
JP2000323417A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP6062966B2 (ja) 窒化ガリウム系発光ダイオード
US7452789B2 (en) Method for forming underlayer composed of GaN-based compound semiconductor, GaN-based semiconductor light-emitting element, and method for manufacturing GaN-based semiconductor light-emitting element
JP2004111514A (ja) 窒化物系半導体発光素子およびその製造方法
JP4588380B2 (ja) 半導体発光素子
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP5314257B2 (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP2006005044A (ja) 窒化物系半導体発光素子及びその製造方法
JP4628651B2 (ja) 窒化物半導体発光素子の製造方法
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
JP2005302980A (ja) 窒化物系半導体発光素子及びその製造方法
US20210043460A1 (en) Manufacturing method of a semiconductor substrate
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
JP4954534B2 (ja) 窒化物半導体素子およびその製法
JP3789814B2 (ja) 半導体素子および半導体層の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100908

R150 Certificate of patent or registration of utility model

Ref document number: 4588380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees