JP5486578B2 - 半導体製造方法 - Google Patents
半導体製造方法 Download PDFInfo
- Publication number
- JP5486578B2 JP5486578B2 JP2011245369A JP2011245369A JP5486578B2 JP 5486578 B2 JP5486578 B2 JP 5486578B2 JP 2011245369 A JP2011245369 A JP 2011245369A JP 2011245369 A JP2011245369 A JP 2011245369A JP 5486578 B2 JP5486578 B2 JP 5486578B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- semiconductor
- growth substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 144
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 31
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 239000010980 sapphire Substances 0.000 claims description 11
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Description
本発明は、半導体製造工程に関し、特に、剥離（ｌｉｆｔ−ｏｆｆ）法による半導体製造工程に関する。
従来の発光ダイオード（ＬＥＤ）の製造工程において、成長基板に高品質の窒化物半導体（例えば、ガリウム系（ＧａＮ）エピタキシャル薄膜を形成する）を形成させるために、一般的には、窒化ガリウム（ＧａＮ）の結晶構造と似ているサファイア（Ａｌ２Ｏ３）基板を成長基板として選択されている。しかし、サファイア基板は、悪い（低い）電気伝導度と低い熱伝導率を有し、故に、ＧａＮ系ＬＥＤは、散熱性及びＬＥＤの信頼性が悪く、高電流、高出力かつ長時間の動作でＬＥＤチップの発光面積と発光効率が悪影響を受けるという欠点を有している。従って、ＬＥＤの生産性及び発光効率の向上を妨げている。
上記欠点を改善するために、従来の方法は、サファイア基板を除去することである。又、従来技術では、窒化物半導体素子は、ＬＥＤ素子の特性を高めるように、ウェハ接合技術により、サファイア成長基板から接合基板へ移行される。すなわち、ＧａＮエピタキシャル層は、サファイア基板から剥離され、高い電気伝導性と高い熱伝導率を有する基板に移行される。上記工程では、レーザ剥離法は、通常、サファイア成長基板を除去するために適用される。しかし、レーザー剥離法は、ＬＥＤ素子の特性を低下させ、その歩留りに悪影響を与える。また、レーザー剥離法は高コストである。したがって、もし窒化物半導体素子は、レーザ剥離法を利用せずに、ウェハ接合工程において、成長基板から剥離できれば、その製造コストが大幅に減少するだろう。
したがって、本発明はこのような従来の課題を解決するため、実験と研究を重ねた結果を通じて、得られたものである。
本発明の主な目的は、新規な半導体製造方法を提供することにより、製造コストを大幅に減少させることができる。
従来技術に鑑みて、本発明では、新しい工程技術を提供し、成長基板と窒化物半導体基板との間の接触面積を減らす。ウェハ接合工程においての加熱による温度変化工程では、成長基板と窒化物半導体基板とは異なる膨張係数を有しているので、応力が集中して、成長基板と窒化物半導体基板を互いに剥離する。従って、本発明は、レーザ剥離技術によって成長基板を除去する工程を必要としないため、コストを効果的に減少させる。
上述の目的を達成するために、本発明の半導体製造方法を提供する。本発明の半導体製造方法は、成長基板を提供する工程と、前記成長基板に半導体基板を形成する工程と、前記成長基板と前記半導体基板との間に複数の溝を有する第一構造を形成する工程と、前記成長基板と前記半導体基板の温度を変更する工程と、を含んでいることを特徴とする。
上記工程の本発明に係る半導体製造方法において、前記変更工程は、前記成長基板及び前記半導体基板を加熱し、圧力を加えることにより前記半導体基板を接合基板に接合する工程を更に含み、前記変更工程の前には、前記半導体基板に半導体素子を形成する工程を更に含み、前記接合基板は、銅（Ｃｕ）材料、アルミニウム（Ａｌ）材料、シリコン（Ｓｉ）材料、ダイヤモンド材料、銅合金材料及びアルミニウム合金材料からなる群から選ばれた一つであり、前記半導体基板は、窒化物半導体基板であり、前記成長基板は、アルミナ（Ａｌ２Ｏ３）材料、サファイア材料、炭化ケイ素（ＳｉＣ）材料とシリコン（Ｓｉ）材料からなる群から選ばれた一つである。
上記工程の本発明に係る半導体製造方法において、前記第一構造は、前記成長基板と前記半導体基板との間の接触面積を減らすように、化学ウェットエッチング及びドライエッチングのいずれかで前記半導体基板をパターン形成することにより製造され、前記化学ウェットエッチングは、水酸化カリウム（ＫＯＨ）溶液によって実行され、前記半導体基板を形成する工程の前には、前記成長基板に誘電体層を形成する工程と、露光、現像及びエッチング法によって誘電体層に複数の溝を有する第二構造を形成する工程と、を更に含み、前記第一構造を形成する工程の前には、前記第二構造に前記半導体基板を形成する工程と、ウェットエッチングによって前記誘電体層を除去し、前記第一構造を形成する工程と、を更に含み、前記ウェットエッチングは、水素フッ化物（ＨＦ）溶液によって実行され、前記誘電体層は、二酸化ケイ素（ＳｉＯ２）の材料を有し、前記第二構造は、前記成長基板を見せるとともに連続的な溝構造である。
上述の目的を達成するために、新規の他の半導体製造方法を提供する。本発明の半導体製造方法は、上面を有する第一基板を提供する工程と、下面を有する第二基板を提供する工程と、前記上面と前記下面との間の接触面積を減らす工程と、を含んでいることを特徴とする。
上記工程の本発明に係る半導体製造方法において、前記第一基板及び前記第二基板を加熱する工程を更に含んでいる。
上述の目的を達成するために、新規の更に他の半導体製造方法を提供する。本発明の半導体製造方法は、上面を有する第一基板を提供する工程と、前記上面に接触する下面を有する第二基板を提供する工程と、前記第一及び前記第二基板を分離するように、前記第一及び前記第二基板を加熱する工程と、を含んでいることを特徴とする。
上記工程の本発明に係る半導体製造方法において、前記加熱工程の前には、前記上面と前記下面との間の接触面積を減らす工程を更に含んでいる。
本発明は、レーザ剥離技術によって成長基板を除去する工程を必要としないため、コストを効果的に減少させる。
以下のように、本発明を実施例に基づいて詳述するが、あくまでも例示であって、本発明の範囲はこれらの実施形態に限定されない。本発明の範囲は、特許請求の範囲に記載されており、さらに特許請求の範囲の記載と均等な意味及び範囲内での全ての変更を含んでいる。
（第一の実施形態）
第一の実施形態を図１から図５を用いて説明する。
第一の実施形態を図１から図５を用いて説明する。
図１は、本発明の第一実施形態に係る半導体製造方法を例示するフローチャートである。図２から図５は、本発明の第一実施形態による構造を示す図である。本発明の第一実施形態は、図１に示した工程Ｓ１１〜Ｓ１５を含み、以下のように説明する。
工程Ｓ１１は、成長基板１のような第一基板を提供する工程である。成長基板１は、好ましくは、アルミナ（Ａｌ２Ｏ３）材料、サファイア（Ｓａｐｐｈｉｒｅ）材料、炭化ケイ素（ＳｉＣ）材料とシリコン（Ｓｉ）材料からなる群から選ばれた一つを有している。
工程Ｓ１２は、図２に示すように、半導体基板２のような第二基板を、前記成長基板に形成する工程である。半導体基板２は、好ましくは、窒化ガリウム（ＧａＮ）などの窒化物半導体基板である。成長基板１と半導体基板２は、従来の半導体加工法により形成することができる。
工程Ｓ１３は、図３に示すように、前記成長基板と前記半導体基板との間の接触面積を減らすように、化学ウェットエッチング又はドライエッチングで半導体基板２をパターン形成し、成長基板１と半導体基板２との間に複数の溝を有する第一構造２２を形成する工程である。第一構造２２は、好ましくは、化学ウェットエッチング（例えば水酸化カリウム（ＫＯＨ）溶液によって実行される）又はドライエッチングにより、半導体基板２にパターンを形成することを通じて形成されることができるということが当業者にとって理解できる。
工程Ｓ１４は、後続の素子の製造を進め、図４に示すように、半導体素子３を半導体基板２に形成する工程である。
工程Ｓ１５は、図５に示すように、ウェハ接合を進めながら、成長基板１と半導体基板２の温度を変更する工程である。成長基板１と半導体基板２とを加熱するとともに圧力を与えることにより、半導体素子３が形成された半導体基板２を接合基板４に接合する。接合基板４は、好ましくは、銅（Ｃｕ）材料、アルミニウム（Ａｌ）材料、シリコン（Ｓｉ）材料、ダイヤモンド材料、銅合金材料及びアルミニウム合金材料からなる群から選ばれた一つを有している。
成長基板１と半導体基板２の温度は、図５に示すウェハ接合工程の間に変更される。成長基板１と窒化物半導体基板とは、膨張係数が異なるので、応力が集中して、図５に示すように成長基板１と半導体基板２とが互いに剥離する。
第一構造２２が、成長基板１と半導体基板２の間の接触面積を減少させるために使用されていることは、当業者にとって理解されただろう。従って、第一構造２２は、ウェハ接合工程の前かつ半導体基板２成形工程の後でさえあれば任意の工程において形成することができる。更に、第一構造２２は、図２〜図５における規則的な配置に限定されていないとともに、成長基板１と半導体基板２との間の接触面積を減らすための全ての構造は、本発明による効果を達成することができる。
（第二の実施形態）
上記第一構造２２を形成する方法は、第一の実施形態により提供されるフローチャートに限定されていない。第二の実施形態を図６から図１０を用いて詳細に説明する。図６は、本発明の第二実施形態によるフローチャートである。図７から図１０は、本発明の第二実施形態による構造を示す図である。第二実施形態には、第一実施形態と同様に、複数の溝を有する第一構造３３は、半導体基板３１と成長基板１との間の接触面積を減らすために、成長基板１に隣接する場所で形成される。第二実施形態の第一構造３３を形成する方法は、第一実施形態と異なり、その手順は以下のように示す。
上記第一構造２２を形成する方法は、第一の実施形態により提供されるフローチャートに限定されていない。第二の実施形態を図６から図１０を用いて詳細に説明する。図６は、本発明の第二実施形態によるフローチャートである。図７から図１０は、本発明の第二実施形態による構造を示す図である。第二実施形態には、第一実施形態と同様に、複数の溝を有する第一構造３３は、半導体基板３１と成長基板１との間の接触面積を減らすために、成長基板１に隣接する場所で形成される。第二実施形態の第一構造３３を形成する方法は、第一実施形態と異なり、その手順は以下のように示す。
工程Ｓ２１は、成長基板１を提供する工程である。第一実施形態に示すように、成長基板１は、好ましくは、アルミナ（Ａｌ２Ｏ３）材料、サファイア（Ｓａｐｐｈｉｒｅ）材料、炭化ケイ素（ＳｉＣ）材料とシリコン（Ｓｉ）材料からなる群から選ばれた一つを有いている。
工程Ｓ２２は、図７に示すように、成長基板１に誘電体層２ａを形成する工程、及び、図８（ａ）および図８（ｂ）に示すように露光、現像及びエッチング法によって誘電体層２ａに複数の溝を有する第二構造２ａ１を形成する工程である。誘電体層２ａは、好ましくは、二酸化ケイ素（ＳｉＯ２）の材料を有している。
図８（ｂ）は、第二構造２ａ１が成長基板１に形成されていることを示す断面図である。図８（ａ）は、図８（ｂ）に対応する上面図である。図８（ａ）及び図８（ｂ）に示すように、第二構造２ａ１は、成長基板１を見せ、好ましくは、連続的な溝構造である。
工程Ｓ２３は、図９に示すように、第二構造２ａ１に半導体基板３１を形成する工程である。本実施形態に示すように、半導体基板３１は、好ましくは、ＧａＮ等の窒化物半導体基板である。
工程Ｓ２４は、誘電体層２ａにより形成された第二構造２ａ１を、ウェットエッチング法により除去し、半導体基板３１の下面には、複数の溝を有する第二構造２ａ１に対応する複数の溝を有する第一構造３３を形成する工程である。前述ウエットエッチング法は、水素フッ化物（ＨＦ）溶液によって実行される。
工程Ｓ２５は、複数の溝を有する第一構造体３３が形成された後、後続の素子の製造とウェハ接合工程とを連続的に進め、第一実施形態と同様に、成長基板１と半導体基板３１とを、成長基板１と半導体基板３１の温度が変更されるように、ウェハ接合工程の間、加熱する工程である。成長基板と窒化物半導体基板とは、膨張係数が異なるので、応力が集中することによって成長基板１が半導体基板３１から剥離される。
第一実施形態と同様に、第二実施形態での複数の溝を有する第二構造２ａ１は、任意の位置に配置でき、図８（ａ）および図８（ｂ）における配置に限定されない。第二構造２ａ１に応じて形成された第一構造３３は、図１０に示された規則的に配置された溝構造に限定されるものではない。成長基板１と半導体基板３１との間の接触面積を減らすための全ての構造は、本発明による効果を達成することができる。
以上の説明によると、当業者であれば本発明の技術思想を逸脱しない範囲で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は、明細書の詳細な説明に記載された内容に限らず、特許請求の範囲によって定めなければならない。
１ 成長基板
２ 半導体基板
３ 半導体素子
４ 接合基板
２２ 第一構造
２ａ 誘電体層
２ａ １第二構造
３１ 半導体基板
３３ 第一構造
２ 半導体基板
３ 半導体素子
４ 接合基板
２２ 第一構造
２ａ 誘電体層
２ａ １第二構造
３１ 半導体基板
３３ 第一構造
Claims (5)
- 成長基板を提供する工程と、
前記成長基板に誘電体層を形成する工程と、
露光、現像及びエッチング法によって前記誘電体層に複数の溝を有する第二構造を形成する工程と、
前記第二構造に半導体基板を形成する工程と、
水素フッ化物（ＨＦ）溶液によって実行されるウェットエッチングによって前記第二構造を除去し、前記第二構造に対応する前記半導体基板の第一構造を形成する工程と、
前記成長基板及び前記半導体基板を分離するように、前記成長基板及び前記半導体基板を加熱するとともに圧力を加えることにより前記半導体基板を接合基板に接合する工程と、
を含んでいることを特徴とする半導体製造方法。 - 前記半導体基板を前記接合基板に接合する前記工程の前には、前記半導体基板に半導体素子を形成する工程を更に含み、
前記接合基板は、銅（Ｃｕ）材料、アルミニウム（Ａｌ）材料、シリコン（Ｓｉ）材料、ダイヤモンド材料、銅合金材料及びアルミニウム合金材料からなる群から選ばれた一つであり、
前記半導体基板は、窒化物半導体基板であり、前記成長基板は、アルミナ（Ａｌ２Ｏ３）材料、サファイア材料、炭化ケイ素（ＳｉＣ）材料とシリコン（Ｓｉ）材料からなる群から選ばれた一つであることを特徴とする請求項１に記載の半導体製造方法。 - 前記誘電体層は、二酸化ケイ素（ＳｉＯ２）の材料を有し、
前記第二構造は、前記成長基板を見せるとともに連続的な溝構造であることを特徴とする請求項１に記載の半導体製造方法。 - 上面を有する成長基板を提供する工程と、
前記成長基板の上面に誘電体層を形成する工程と、
露光、現像及びエッチング法によって前記誘電体層に複数の溝を有する第二構造を形成する工程と、
前記第二構造に半導体基板の下面を形成する工程と、
水素フッ化物（ＨＦ）溶液によって実行されるウェットエッチングによって前記第二構造を除去し、前記第二構造に対応する前記半導体基板の第一構造を形成する工程と、
前記成長基板の上面及び前記半導体基板の下面を分離するように、前記成長基板及び前記半導体基板を加熱するとともに圧力を加えることにより前記半導体基板を接合基板に接合する工程と、
を含んでいることを特徴とする半導体製造方法。 - 上面を有する成長基板を提供する工程と、
前記成長基板の上面に誘電体層を形成する工程と、
露光、現像及びエッチング法によって前記誘電体層に複数の溝を有する第二構造を形成する工程と、
前記第二構造に半導体基板の下面を形成する工程と、
水素フッ化物（ＨＦ）溶液によって実行されるウェットエッチングによって前記第二構造を除去し、前記第二構造に対応する前記半導体基板の第一構造を形成する工程と、
前記成長基板の上面及び前記半導体基板の下面を分離するように、前記成長基板及び前記半導体基板を加熱する工程と、
を含んでいることを特徴とする半導体製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100107823A TW201237963A (en) | 2011-03-08 | 2011-03-08 | Method of semiconductor manufacturing process |
| TW100107823 | 2011-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012188342A JP2012188342A (ja) | 2012-10-04 |
| JP5486578B2 true JP5486578B2 (ja) | 2014-05-07 |
Family
ID=46795958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011245369A Expired - Fee Related JP5486578B2 (ja) | 2011-03-08 | 2011-11-09 | 半導体製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8906778B2 (ja) |
| JP (1) | JP5486578B2 (ja) |
| KR (1) | KR101352242B1 (ja) |
| CN (1) | CN102683280B (ja) |
| TW (1) | TW201237963A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101471608B1 (ko) * | 2013-06-12 | 2014-12-11 | 광주과학기술원 | 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법 |
| KR102075994B1 (ko) | 2014-03-25 | 2020-02-12 | 삼성전자주식회사 | 기판 분리 장치 및 기판 분리 시스템 |
| CN108461388B (zh) * | 2018-03-26 | 2020-11-06 | 云谷（固安）科技有限公司 | 一种衬底结构、加工方法和显示装置 |
| CN110767846B (zh) * | 2019-10-31 | 2022-04-08 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010021494A (ko) * | 1997-07-03 | 2001-03-15 | 추후제출 | 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정 |
| EP0926709A3 (en) * | 1997-12-26 | 2000-08-30 | Canon Kabushiki Kaisha | Method of manufacturing an SOI structure |
| JP2001313259A (ja) * | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 |
| JP4438277B2 (ja) | 2002-09-27 | 2010-03-24 | 日亜化学工業株式会社 | 窒化物半導体結晶の成長方法及びそれを用いた素子 |
| JP4427993B2 (ja) * | 2003-08-12 | 2010-03-10 | ソニー株式会社 | 半導体発光素子の製造方法 |
| JP2005097045A (ja) * | 2003-09-25 | 2005-04-14 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物ウエハの製造方法 |
| KR100533910B1 (ko) * | 2004-01-15 | 2005-12-07 | 엘지전자 주식회사 | 고품질 질화물 반도체 박막 성장 방법 |
| JP2006316307A (ja) * | 2005-05-11 | 2006-11-24 | Furukawa Co Ltd | Ｉｉｉ族窒化物半導体基板の製造方法 |
| JP4885507B2 (ja) * | 2005-10-05 | 2012-02-29 | 古河機械金属株式会社 | Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法 |
| US7629209B2 (en) * | 2005-10-17 | 2009-12-08 | Chunghwa Picture Tubes, Ltd. | Methods for fabricating polysilicon film and thin film transistors |
| JP4879614B2 (ja) * | 2006-03-13 | 2012-02-22 | 住友化学株式会社 | ３−５族窒化物半導体基板の製造方法 |
| TW200842967A (en) | 2007-04-16 | 2008-11-01 | Univ Nat Chiao Tung | Method of etching nitride semiconductor |
| CN101743616B (zh) | 2007-06-28 | 2012-02-22 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US7888270B2 (en) * | 2007-09-04 | 2011-02-15 | National Chiao Tung University | Etching method for nitride semiconductor |
| JP4811376B2 (ja) * | 2007-09-25 | 2011-11-09 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板 |
| JP2009190918A (ja) * | 2008-02-13 | 2009-08-27 | New Japan Radio Co Ltd | 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法 |
| JP2010010613A (ja) * | 2008-06-30 | 2010-01-14 | Tokuyama Corp | 積層体、自立基板製造用基板、自立基板およびこれらの製造方法 |
| JP5057398B2 (ja) * | 2008-08-05 | 2012-10-24 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| US8324083B2 (en) * | 2008-09-30 | 2012-12-04 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor element |
| TWI442460B (zh) | 2009-01-07 | 2014-06-21 | Advanced Optoelectronic Tech | 分離兩種材料的方法 |
| KR101106150B1 (ko) * | 2009-08-26 | 2012-01-20 | 서울옵토디바이스주식회사 | 발광 소자 제조 방법 |
| KR101229832B1 (ko) * | 2009-08-26 | 2013-02-04 | 서울옵토디바이스주식회사 | 반도체 기판 제조 방법 및 발광 소자 제조 방법 |
-
2011
- 2011-03-08 TW TW100107823A patent/TW201237963A/zh unknown
- 2011-05-12 CN CN201110122196.8A patent/CN102683280B/zh not_active Expired - Fee Related
- 2011-06-17 US US13/163,378 patent/US8906778B2/en not_active Expired - Fee Related
- 2011-11-09 JP JP2011245369A patent/JP5486578B2/ja not_active Expired - Fee Related
- 2011-11-18 KR KR1020110120964A patent/KR101352242B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN102683280B (zh) | 2015-05-27 |
| US8906778B2 (en) | 2014-12-09 |
| KR101352242B1 (ko) | 2014-01-17 |
| KR20120102486A (ko) | 2012-09-18 |
| US20120231614A1 (en) | 2012-09-13 |
| CN102683280A (zh) | 2012-09-19 |
| TW201237963A (en) | 2012-09-16 |
| JP2012188342A (ja) | 2012-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100888440B1 (ko) | 수직구조 발광다이오드 소자의 제조방법 | |
| US8507357B2 (en) | Method for lift-off of light-emitting diode substrate | |
| TWI311380B (en) | Method for manufacturing vertical structure light emitting diode | |
| JP2006024914A5 (ja) | ||
| JP2010056458A (ja) | 発光素子の製造方法 | |
| JP5486578B2 (ja) | 半導体製造方法 | |
| US8450185B2 (en) | Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures | |
| KR100691186B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| JP2009212357A (ja) | 窒化物系半導体発光素子とその製造方法 | |
| TWI740212B (zh) | 微型發光二極體晶片的製作方法 | |
| JP2013012704A (ja) | 半導体製造方法 | |
| US20120273803A1 (en) | Thermal dissipation substrate | |
| KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| TWI467819B (zh) | 發光晶片及發光晶片的製造方法 | |
| KR100990635B1 (ko) | 수직구조 발광다이오드 소자의 제조방법 | |
| JP2016046461A (ja) | 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法 | |
| US20130130420A1 (en) | Method of laser lift-off for leds | |
| KR100600371B1 (ko) | 발광 소자의 제조 방법 | |
| KR101229832B1 (ko) | 반도체 기판 제조 방법 및 발광 소자 제조 방법 | |
| JP2007081360A (ja) | 垂直型発光ダイオードおよびその製造方法 | |
| KR101173985B1 (ko) | 기판 제조 방법 | |
| TW201316544A (zh) | 發光二極體激光剝離方法 | |
| WO2018040660A1 (zh) | 一种激光二极管及其制作方法 | |
| KR100889978B1 (ko) | 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법 | |
| KR20100109167A (ko) | 발광 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130828 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5486578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |