TW201540861A - 成長ｉｉｉ族氮化物半導體的方法以及在基板上形成氮化物晶體的方法 - Google Patents

成長ｉｉｉ族氮化物半導體的方法以及在基板上形成氮化物晶體的方法 Download PDF

Info

Publication number
TW201540861A
TW201540861A TW104112300A TW104112300A TW201540861A TW 201540861 A TW201540861 A TW 201540861A TW 104112300 A TW104112300 A TW 104112300A TW 104112300 A TW104112300 A TW 104112300A TW 201540861 A TW201540861 A TW 201540861A
Authority
TW
Taiwan
Prior art keywords
layer
nitride semiconductor
forming
substrate
semiconductor layer
Prior art date
Application number
TW104112300A
Other languages
English (en)
Inventor
William Solari
Min-Ho Kim
Heon-Ho Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201540861A publication Critical patent/TW201540861A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種成長III族氮化物半導體的方法以及一種在基板上形成氮化物晶體的方法。一種成長III族氮化物晶體的方法包含：在矽基板上形成緩衝層；以及在所述緩衝層上成長III族氮化物晶體。III族氮化物晶體的成長方法是經由金屬有機化學氣相沉積(MOCVD)來執行，在此期間，提供III族金屬源以及氮源氣體。所述氮源氣體包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者。成長III族氮化物晶體的操作的至少一部分階段可在氮源氣體中的氫氣體積分數為20%至40%且矽基板的溫度為950℃至1040℃的條件下執行。

Description

成長III族氮化物半導體的方法以及在基板上形成氮化物晶體的方法 【相關申請案的交叉參考】
本申請案主張2014年4月25日在韓國智慧財產局申請的韓國專利申請案第10-2014-0049984號的優先權權益，此案的全部揭露內容以引用的方式併入本文中。
本揭露是關於成長氮化物單晶的方法，且更特定言之，是關於成長氮化物單晶的方法以及製造氮化物半導體的方法。
諸如藍寶石基板、SiC基板或其類似物的異質基板通常被用作用於成長氮化物單晶的基板。然而，此異質基板費用高或具有高硬度，以致難以處理。特定言之，藍寶石基板具有低電導率。
為了克服此等限制，已提議利用矽基板來成長氮化物單 晶的方案。然而，當氮化物單晶薄膜在矽基板上成長時，錯位密度由於矽基板與薄膜之間的晶格失配而增大，且塑性變形裂紋由於熱膨脹係數之間的差異而出現。結果，矽基板上成長的薄膜可具有不平整厚度。此外，矽元素可擴散以與III族氮化物的金屬(例如，鎵)形成共熔金屬(eutectic metal)，從而導致回熔(melt-back)現象。
本文中所描述的本發明概念提供能夠在維持晶體品質的同時減小變形或裂紋出現的速率的成長氮化物單晶的方法，以及使用所述方法製造氮化物半導體元件的方法。
根據本文中所提供的本發明概念的例示性實施例，一種成長III族氮化物半導體的方法包含以下步驟：將含矽基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，藉由將金屬源氣體與具有在20%至40%的範圍中的氫氣體積分數的氮源氣體同時提供至具有所述基板的反應腔室的內部，來成長所述III族氮化物半導體。
所述方法可更包含在所述含矽基板的表面上形成緩衝層，且在將所述基板維持於所述溫度下的同時，可執行同時提供所述金屬源氣體以及所述氮源氣體的所述步驟，以在所述緩衝層上形成III族氮化物晶體。
形成所述緩衝層的所述步驟可包含：在所述基板上形成 AlN成核層；以及在所述AlN成核層上形成晶格緩衝層。
在所述緩衝層上形成所述III族氮化物晶體的所述步驟可包含：在所述晶格緩衝層上形成具有比所述晶格緩衝層的晶格常數大的晶格常數的第一氮化物半導體層；在所述第一氮化物半導體層上形成包含具有比所述第一氮化物半導體層的晶格常數小的晶格常數的氮化物晶體的中間層；以及在所述中間層上形成組成與所述第一氮化物半導體層相同的第二氮化物半導體層。在形成所述第一氮化物半導體層、所述中間層以及所述第二氮化物半導體層的所述步驟中，所述基板可維持於950℃至1040℃的所述溫度下，且所述氮源氣體可具備在20%至40%的所述範圍中的所述氫氣體積分數。
所述方法可更包含：在所述緩衝層上形成應力補償層，以作為形成所述III族氮化物晶體的一部分；以及在所述應力補償層上形成發光結構。在所述應力補償層上形成發光結構可包含：在所述應力補償層上形成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成作用層(active layer)；以及在所述作用層上形成第二導電類型氮化物半導體層。在形成所述應力補償層以及在所述應力補償層上形成所述第一導電類型氮化物半導體層的所述步驟中，所述基板可維持於950℃至1040℃的所述溫度下，且所述氮源氣體可具備在20%至40%的所述範圍中的所述氫氣體積分數。
所述方法可更包含：藉由將所述第二導電類型氮化物半 導體層結合至永久基板(permanent substrate)，而在所述永久基板上安裝所述發光結構；以及移除所述矽基板、所述緩衝層以及所述應力補償層以暴露所述發光結構的所述第一導電類型氮化物半導體層。
所述方法可更包含：在所述緩衝層上形成應力補償層，以作為形成所述III族氮化物晶體的一部分；以及在所述應力補償層上形成發光結構。在所述應力補償層上形成所述發光結構可包含：在所述應力補償層上形成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成具有多個坑壓痕(pit indentation)的坑形成層(pit formation layer)；在所述坑形成層上形成超晶格層，以便將所述坑壓痕維持於所述超晶格層中；在所述超晶格層上形成作用層，以便將所述坑壓痕維持於所述作用層中；以及在所述作用層上形成第二導電類型氮化物半導體層，以便填充所述作用層中的所述坑壓痕。在形成所述應力補償層以及在所述應力補償層上形成所述第一導電類型氮化物半導體層的所述步驟中，所述基板可維持於950℃至1040℃的所述溫度下，且所述氮源氣體可具備在20%至40%的所述範圍中的所述氫氣體積分數。
當在所述作用層上形成所述第二導電類型氮化物半導體層時，所述基板可維持於1000℃或高於1000℃的溫度下。
所述氮源氣體可包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且所述金屬源氣體可包含有機金屬源氣 體以及載體氣體。
所述有機金屬源氣體可包含三甲基鋁(tri-methyl aluminum,TMAl)、三甲基鎵(trimethyl gallium,TMGa)、三乙基鎵(triethyl gallium,TEGa)以及三甲基銦(trimethyl indium,TMIn)中的至少一者，且所述載體氣體可包含氬氣、氮氣、氫氣、氦氣、氖氣、氙氣及其組合中的至少一者。
所述氮源氣體可具有在20%至35%的範圍中的氫氣體積分數，且所述基板可維持於970℃至1035℃的溫度下。
根據本發明的另一態樣，一種成長III族氮化物半導體的方法包含：將含矽基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，藉由將金屬源氣體與包含以20000sccm至70000sccm的流率提供的氫氣的氮源氣體同時提供至具有所述基板的反應腔室的內部，來成長所述III族氮化物半導體。
所述氫氣可按20000sccm至70000sccm的流率提供，以將所述氮源氣體中的氫氣體積分數維持於20%至40%的範圍中。
所述方法可更包含：在所述含矽基板的表面上形成緩衝層；在所述緩衝層上形成應力補償層；以及在所述應力補償層上形成第一導電類型氮化物半導體層。在將所述基板維持於950℃至1040℃的所述溫度下的同時，且在提供氫氣是以20000sccm至70000sccm的所述流率提供的所述氮源氣體的同時，可形成所述應力補償層以及所述第一導電類型半導體層。
所述方法可更包含：在所述第一導電類型氮化物半導體層上形成作用層；以及在所述作用層上形成第二導電類型氮化物半導體層。所述第一導電類型氮化物半導體層、所述作用層以及所述第二導電類型氮化物半導體層可在所述應力補償層上形成發光結構。
根據本揭露的又一態樣，提供一種用於在基板上形成氮化物晶體的方法。所述方法包含：在含矽基板的表面上形成包含成核層以及晶格緩衝層的緩衝層；以及在所述晶格緩衝層上形成所述氮化物晶體，形成所述氮化物晶體的所述步驟包括在所述晶格緩衝層上依序形成第一氮化物半導體層、中間層以及第二氮化物半導體層。形成所述氮化物晶體的所述步驟可包含針對形成所述氮化物晶體的所述步驟的至少一部分，提供包含以20000sccm至70000sccm的流率提供的氫氣的氮源氣體。
所述第一氮化物半導體層可具有比在其上形成所述第一氮化物半導體層的所述晶格緩衝層的晶格常數大的晶格常數，且所述中間層可具有比所述第一氮化物半導體層的晶格常數小的晶格常數。
形成所述氮化物晶體的所述步驟可包含：在提供包含20000sccm至70000sccm的所述流率的氫氣的所述氮源氣體的同時，將所述基板維持於950℃至1040℃的溫度下。
所述方法可更包含：藉由執行以下步驟而在所述第二氮化物半導體層上形成發光結構：在所述第二氮化物半導體層上形 成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成作用層；以及在所述作用層上形成第二導電類型氮化物半導體層。在形成所述氮化物晶體以及所述第一導電類型氮化物半導體層的所述步驟中，可提供包含以20000sccm至70000sccm的所述流率提供的氫氣的所述氮源氣體。
根據本揭露的另一態樣，在基板上形成氮化物晶體的方法包含：將含矽基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，在所述基板上形成具有具400微米或小於400微米的平均大小的回熔缺陷的氮化物晶體。
所述氮化物晶體可形成為具有不多於1%的具有400微米或大於400微米的直徑的回熔缺陷。
可藉由將金屬源氣體以及氮源氣體同時提供至具有所述基板的反應腔室的內部，以於所述基板上形成所述氮化物晶體，其中所述氮源氣體具有在20%至40%的範圍中的氫氣體積分數。
所述氮源氣體可包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且所述金屬源氣體可包含III族金屬源氣體以及載體氣體。
可藉由將金屬源氣體以及氮源氣體同時提供至具有所述基板的反應腔室的內部，以於所述基板上形成所述氮化物晶體，其中所述氮源氣體具有20000sccm至70000sccm的流率。
所述氮源氣體可包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且所述金屬源氣體可包含載體氣體，以 及三甲基鋁(TMAl)、三甲基鎵(TMGa)、三乙基鎵(TEGa)及三甲基銦(TMIn)中的至少一者。
100‧‧‧化學氣相沉積裝置
120‧‧‧處理腔室
130‧‧‧基座
132‧‧‧凹穴
134‧‧‧旋轉軸
135‧‧‧反應空間
140‧‧‧加熱單元
150‧‧‧腔室蓋
151‧‧‧第一源供應單元
152‧‧‧第二源供應單元
153‧‧‧第一蓋構件
154‧‧‧第一噴射管
155‧‧‧第一儲存腔室
156‧‧‧第二蓋構件
157‧‧‧第二噴射管
158‧‧‧第二儲存腔室
161‧‧‧第一入口管
162‧‧‧第二入口管
163‧‧‧氣體出口
165‧‧‧氮源
166‧‧‧III族金屬及/或摻雜劑源
170‧‧‧源供應控制器
180‧‧‧排放泵
190‧‧‧真空形成泵
201、301‧‧‧矽基板
210、310‧‧‧緩衝層
212‧‧‧成核層
214、214'‧‧‧晶格緩衝層
214-1、214-2、214-n、214a、214b‧‧‧層
220、320‧‧‧應力補償層
220a、221‧‧‧第一氮化物半導體層
220b、223‧‧‧第二氮化物半導體層
222‧‧‧第一中間層
224‧‧‧第二中間層
225‧‧‧第三氮化物半導體層
226‧‧‧罩幕層
227‧‧‧壓結氮化物層
230‧‧‧氮化物疊層
231、322‧‧‧第一導電類型氮化物半導體層
232‧‧‧坑形成層
233‧‧‧超晶格層
233a‧‧‧第一氮化物膜
233b‧‧‧第二氮化物膜
235、333‧‧‧作用層
235a‧‧‧量子阻障層
235b‧‧‧量子阱層
237、334‧‧‧第二導電類型氮化物半導體層
335‧‧‧鈍化層
335a‧‧‧第一絕緣層
335b‧‧‧第二絕緣層
336‧‧‧第一電極結構
336a‧‧‧第一電極
336b‧‧‧第一連接電極
337‧‧‧第二電極結構
337a‧‧‧第二電極
337b‧‧‧第二連接電極
338‧‧‧結合電極
341‧‧‧永久基板
343‧‧‧額外鈍化層
G1‧‧‧第一源氣體
G2‧‧‧第二源氣體
H‧‧‧孔
P‧‧‧凹陷及突起圖案
S10、S12、S14、S20、S21、S23、S25、S40、S50、S60、S61、S62、S63、S70、S70'、S80、S80'、S90‧‧‧操作
V‧‧‧V形坑
W‧‧‧晶圓
結合附圖，自以下詳細描述，將更清楚地理解本揭露的上述及其他態樣、特徵以及其他優點。
圖1為說明根據本發明概念的例示性實施例的成長氮化物單晶的方法的流程圖。
圖2為示意性地說明可用於本發明概念的例示性實施例中的薄膜沉積裝置的實例的視圖。
圖3為說明圖1所說明的成長氮化物單晶的方法的特定實例的流程圖。
圖4至圖7為分別說明本發明概念的例示性實施例中可使用的緩衝層以及應力補償層的結構的各種實例的橫截面圖。
圖8A及圖8B為藉由對根據改良實例1以及對比實例1而獲得的氮化物單晶的表面成像而獲得的原子力顯微鏡(atomic force microscope,AFM)相片。
圖9為說明回熔缺陷的大小隨著氮源氣體中的氫氣體積分數變化的曲線圖。
圖10為說明根據改良實例1以及對比實例1而獲得的氮化物單晶中的具有大於或等於400微米的直徑的回熔缺陷的百分比的圖表。
圖11為說明根據本發明概念的例示性實施例的製造氮化物半導體發光元件的方法的流程圖。
圖12為說明根據本發明概念的另一例示性實施例的製造氮化物半導體發光元件的方法的流程圖。
圖13為說明根據圖12的製造方法而獲得的氮化物半導體發光元件的橫截面圖。
圖14A及圖14B為說明根據改良實例2以及對比實例2而獲得的多批次的氮化物半導體發光元件的n型GaN層與作用層之間的界面中的曲率的分佈的圖表。
圖15為說明根據改良實例2以及對比實例2隨著成長時間而獲得的氮化物半導體發光元件的n型GaN層與作用層之間的界面中的曲率的分佈的曲線圖。
圖16至圖22為說明根據本發明概念的例示性實施例的製造氮化物半導體發光元件的方法的主要製程的橫截面圖。
下文中，將參看附圖來詳細描述本發明概念的例示性實施例。
然而，本揭露可按照許多不同形式來例示且不應解釋為限於本文所闡述的特定實施例。實情為，提供此等實施例，以使得本揭露將為全面且完整的，且將向熟習本領域技術者完全傳達本揭露的範疇。
在附圖中，為了清楚起見，可能誇示了部件的形狀及尺寸，且相同參考數字將在全文用於表示相同或類似部件。
同時，本揭露中所使用的表達「一個實例」並非指相同實例，且經提供以強調實例中的每一者之間的不同獨特特徵。然而，以下描述中所提供的實例並不排除與另一實例的特徵關聯或組合並在此後聯合實施。舉例而言，即使特定實例中所描述的內容未描述於不同實例中，但除非其他實例中另有提及，否則所述內容亦可組合為其他實例的描述的一部分。
圖1為說明根據本發明概念的例示性實施例的製造氮化物單晶的程序的流程圖。
參看圖1，根據本例示性實施例的製造程序可始於在矽基板上形成緩衝層的操作S10。
除僅由矽材料形成的基板外，本例示性實施例中所使用的矽基板亦可包含部分地由矽材料形成的基板。舉例而言，亦可使用絕緣體上矽(silicon-on-insulator,SOI)基板。矽基板的(111)面可用作用於成長晶體的面。矽基板可摻雜以諸如p型雜質的特定導電類型雜質。舉例而言，p型雜質可為選自由B、Al、Mg、Ca、Zn、Cd、Hg以及Ga組成的群組的至少一者。在特定實例中，p型雜質可由硼(B)形成。
p型雜質的摻雜濃度可經設定以使得矽基板的比電阻為1Ωcm或低於1Ωcm。舉例而言，p型雜質的摻雜濃度可為約5×1017/立方公分至約1×1020/立方公分，更特定言之，1×1018/立方公分至 5×1019/立方公分。
緩衝層可用於減少由矽基板與後續製程步驟期間形成的氮化物單晶之間的晶格失配導致的錯位、減少由熱膨脹係數之間的差異導致的變形且抑制裂紋的產生。緩衝層可形成為單一層或可具有包含多個層的多層結構。舉例而言，緩衝層可包含AlN成核層以及由含鋁(Al)氮化物晶體形成的晶格緩衝層。
隨後，可在緩衝層上形成III族氮化物晶體(S20)。
在此製程步驟期間，可供應III族金屬源以及氮源氣體至反應腔室內部，並反應以在其中受熱的矽基板(亦即，緩衝層)上成長III族氮化物晶體。
III族金屬源以及氮源氣體可經由單獨供應管線而供應至反應腔室。III族金屬源可包含有機金屬源氣體(例如，TMGa、TMAl、TMIn)以及載送有機金屬源氣體的載體氣體(例如，N2、H2)。氮源氣體可包含氫氣(H2)，連同氨氣(NH3)及氮氣(N2)。
與氮源氣體混合的氫氣可用作對成長高品質氮化物單晶而言必不可少的觸媒。在此製程期間，氮源氣體中的氫氣體積分數可為20%至40%。一般而言，相當大量(體積分數大於或等於50%)的氫氣已用作基本觸媒，但本申請案的發明者最近提議將氮源氣體中的氫氣體積分數維持於約40%或低於40%或更特定言之35%或低於35%的含量的方案。氫氣體積分數可按至少20%的量混合以充當基本觸媒。在此等條件下，III族氮化物晶體層可按2微米/小時與8微米/小時之間的商業上可行的成長速度成長。相比 而言，在III族氮化物晶體僅於氮氣下(例如，不具氫氣)成長的情形中，作用區的數個部分的成長速率極其緩慢(例如，遠低於1微米/小時)。
本發明者已驗證，氮化物晶體的成長溫度可藉由將氫氣控制為具有小體積分數來降低，同時仍維持高晶體品質(請參看圖9及圖10)。氮源氣體的氫氣體積分數可轉換為諸如莫耳分數、質量分數的不同單位。且，氫氣(H2)的體積分數可被表示為經由氮源氣體管線供應至腔室的流率。為了獲得前述效應，氫氣的流率可被表示為處於20000標準狀態立方公分/分(standard cubic centimeters per minute,sccm)至70000sccm的範圍內。
藉由降低氮源氣體中的氫氣體積分數，甚至可在約1040℃的溫度(相對低的成長溫度)下成長具有優良晶體品質的氮化物晶體。因此，藉由以此方式在保證氮化物晶體品質的同時降低成長溫度，可抑制或減少由基板與氮化物單晶之間的熱膨脹係數差異導致的變形。且，經由此方案，由於在具有大直徑(例如，8英寸或大於8英寸)的晶圓中加劇的翹曲的出現(或曲率的增大)而導致的薄膜厚度(特定言之，作用層的厚度)變化亦可顯著減小。且，回熔現象(成長氮化物晶體時矽基板所面對的長期問題)可顯著減輕。同時，可將成長溫度的範圍設定為至少950℃，以保證優良氮化物晶體的成長。
在本揭露中，成長溫度是指基板的溫度，所述溫度是藉由直接量測安置於反應腔室內的基板(或晶圓)的溫度而獲得。 儘管成長溫度實際上對應於基板的溫度，但成長溫度可不同於在反應腔室的任何其他區中所量測的溫度。舉例而言，即使基板的溫度被控制為約1040℃，但安置基板的基座(或主要圓盤)的溫度可在特定設備(例如，愛思強(Axitron)設備)中量測，以具有高於基板的實際溫度的溫度(例如，1150℃)。因此，在量測成長溫度時，可能需要考慮溫度可取決於沉積設備或量測位置而變化的事實。
調整氮源氣體中的氫氣體積分數的效應可描述如下。如本申請案的發明者所提議，藉由限制在成長氮化物晶體時供應的氫氣的量，在氫氣與氮自由基之間發生而產生NH3的不良副反應的機率可減小，因此甚至在相對低的溫度下所確保的可用氮的量的情況下，亦充分保證優良晶體的成長而不產生空位。新提議的氫氣供應的限制可被理解為實現在維持高品質晶體的同時降低成長溫度的效應。
氮源氣體可包含直接用作氮源氣體的氮氣(N2)連同氨氣(NH3)。舉例而言，氨氣(NH3)在全部氮源氣體中可具有約65%或少於65%的體積分數，且氮氣可具有約60%或少於60%的體積分數。
由本申請案的發明者提議的限制氫氣供應的方案可應用於晶格緩衝層的至少一部分或全部、緩衝層的一部分以及III族氮化物晶體。特定言之，所述方案可應用於GaN成長製程，以在1040℃或低於1040℃的溫度下成長高品質晶體。
同時，在對應層固有地在低溫下成長的狀況下或在氫氣未提供於氮源氣體中的狀況下，可不應用限制氫氣供應的方案。舉例而言，緩衝層的AlN成核層是在相對低的溫度下成長，且因此，限制氫氣供應的方案可不應用於AlN成核層。且，當晶格緩衝層是在低成長溫度下塗覆時，可不應用限制氫氣供應的方案。以此方式，即使氫氣的體積分數條件(40%或少於40%)部分不適用，亦可將對應階段中的成長溫度控制於1040℃以抑制回熔現象。
將參看圖2詳細地描述根據本例示性實施例的成長氮化物單晶的程序。
圖2為示意性地說明作為可用於本發明概念的例示性實施例中的薄膜沉積裝置的實例的金屬有機化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)裝置的視圖。
圖2所說明的化學氣相沉積裝置100可包含具有預定大小的內部空間的處理腔室120、可旋轉地安裝於處理腔室120內的基座130(亦稱作「圓盤」)、安置於基座130下的加熱單元140，以及定位於處理腔室120上方以接收待引入至處理腔室120的源氣體的腔室蓋150。
處理腔室120的內部空間可具有中空結構。處理腔室120可包含提供於其中以允許供應至基座130的上側的源氣體進行化學反應的反應空間135。此時，腔室蓋150與基座130之間的空間可被定義為反應空間135。舉例而言，反應空間135的高度可為約10毫米至20毫米，但本發明概念不限於此。
處理腔室120可由具有優良耐磨性、耐熱性以及耐蝕性的金屬形成。舉例而言，此材料可為不銹鋼(stainless steel,SUS)。腔室蓋150以及基座130亦可由與處理腔室120的材料相同或類似的材料形成。
基座130可定位於處理腔室120的中央部分處。處理腔室120的內部空間的中心軸線可實質上相同於基座130的旋轉軸134的軸線。基座130可具有凹穴(pocket)132，其中凹穴132具有圓盤形狀、凹陷以允許諸如充當沉積目標的矽基板晶圓的晶圓(W)置放於其中。基座130可具有多個凹穴132。
加熱單元140可設置於基座130下，以將輻射熱提供至基座130。此輻射熱可加熱置放於基座130中的晶圓W。加熱單元140(在電力施加至所述單元時產生熱的熱傳遞構件的類型)可配置於對應於凹穴132的區中。所述加熱單元可選自電加熱器、高頻感應、紅外線輻射以及雷射。
每一凹穴132可具有具預定曲率的凸底表面。即使諸如矽基板的晶圓W在成長製程期間翹曲，每一凹穴132的凸底表面亦可用來相對均勻地接觸並維持矽基板的空間，因此基於矽晶圓W的位置而有效地減小矽晶圓W中的溫度變化。
腔室蓋150可具有氣密密封處理腔室120以維持氣密性且能夠相對於處理腔室120打開及閉合的結構。腔室蓋150可具有設置於處理腔室120上方的蓮蓬頭型噴射結構，以朝向在其下方旋轉的基座130垂直地噴射源氣體。
所述蓮蓬頭型噴射結構可包含第一源供應單元151以及第二源供應單元152。第一源供應單元151可具有容納經由第一入口管161引入的第一源氣體G1的第一儲存腔室155。第二源供應單元152可具有容納經由第二入口管162引入的第二源氣體G2的第二儲存腔室158。
第一蓋構件153可安置於第一儲存腔室155與第二儲存腔室158之間。第一蓋構件153可具有多個第一噴射管154，以噴射引入至第一儲存腔室155的第一源氣體G1。第一噴射管154可穿透第二儲存腔室158且經配置以朝向基座130垂直地噴射第一源氣體G1。
且，第二蓋構件156可安置於第二儲存腔室158與基座130之間。第二蓋構件156可具有多個第二噴射管157，以噴射引入至第二儲存腔室158的第二源氣體G2。第二噴射管157可經配置以朝向基座130垂直地噴射第二源氣體G2。
在III族氮化物半導體薄膜沉積製程期間，可自氮源165提供第一源氣體G1以作為氮源氣體，且用於第一源氣體G1的供應管線亦被稱作「氫化物管線」。經由所述管線供應的氮源氣體可為N2及H2氣體連同NH3的混合物。可自III族金屬及/或摻雜劑源166提供第二源氣體G2以作為與載體氣體一起載送的金屬源，且用於第二源氣體G2的供應管線亦被稱作「金屬有機(MO)源管線」。經由所述管線供應的III族金屬源可視需要包含三甲基鋁(TMAl)、三甲基鎵(TMGa)、三乙基鎵(TEGa)及三甲基銦(TMIn) 中的至少一者，以及摻雜劑源。摻雜劑源對於p型摻雜劑可為鎂氣(Cp2Mg或(C5H5)2Mg)或對於n型摻雜劑可為鎂氣(SiH4或Si2H6)。載送III族金屬或摻雜劑源166的載體氣體可為氬氣、氮氣、氫氣、氦氣、氖氣、氙氣及其組合中的至少一者。對沉積製程所需的源的選擇以及對供應流率的調整可由源供應控制器170調整。
在蓮蓬頭型噴射結構中，第一源氣體G1可經由第一入口管161引入至第一儲存腔室155的內部，且引入的第一源氣體G1可經由第一噴射管154流動至反應空間135。且，第二源氣體G2可經由第二入口管162引入至第二儲存腔室158的內部，且引入的第二源氣體G2可經由第二噴射管157流動至反應空間135。因此，第一源氣體G1以及第二源氣體G2可沿著基座130的表面在反應空間135中進行化學反應，且薄膜(反應的產物)可沉積於晶圓W的表面上。
在反應後，殘餘的第一源氣體G1以及第二源氣體G2可自處理腔室120的中央朝向處理腔室120的外圓周流動，且經由設置於處理腔室120的外圍上的氣體出口163而向外排放。此排放處理可藉由使用排放泵180來執行。此外，可提供真空形成泵190連接至氣體出口163，以便在必要時(例如，在沉積製程之前)將處理腔室120的內部抽為真空。
腔室蓋150可具有諸如O形環的密封構件，以在組合至處理腔室120並抵靠處理腔室120閉合時維持氣密性。第一蓋構 件153以及第二蓋構件156可具有對應於腔室蓋150的形狀的總體圓形形狀，且可拆卸地附接至腔室蓋150。第一蓋構件153以及第二蓋構件156可由具有優良耐熱性的材料形成。舉例而言，第一蓋構件153以及第二蓋構件156可由石英或經碳化矽(SiC)塗佈的石墨形成。
可藉由使用前述MOCVD裝置來實施根據本發明概念的各種例示性實施例的製造氮化物晶體的方法。可按各種形式執行圖1所說明的成長製程(即，在矽基板上形成緩衝層以及氮化物晶體的製程)。圖3為說明圖1所說明的程序的特定實例的流程圖。
如圖3所說明，在矽基板上形成緩衝層的操作S10可包含形成成核層的操作S12以及在成核層上形成晶格緩衝層的操作S14。
根據本例示性實施例的形成緩衝層的操作可始於在矽基板上形成成核層的操作S12。
成核層可形成於矽基板的(111)面上。成核層可提供具有改良的潤濕性的成長表面。舉例而言，成核層可由AlN形成。成核層可防止基板的矽與氮化物單晶的鎵反應而形成共熔金屬的回熔現象。AlN成核層的形成可始於注入諸如三甲基鋁的鋁源的製程。Al源的第一次注入可防止矽基板最先暴露於氨氣而硝化。舉例而言，成核層可具有數十奈米至數百奈米的大小。
在操作S14中，可在成核層上形成晶格緩衝層。晶格緩衝層可具有形成於與稍後待成長的氮化物晶體的界面中的錯位環 (dislocation loop)以減小錯位密度。且，晶格緩衝層可減輕與稍後待成長的氮化物單晶的晶格失配以及熱膨脹係數失配，以在晶體成長時有效地產生壓縮應力且減小冷卻期間所產生的拉伸應力。晶格緩衝層可由含鋁(Al)的氮化物晶體形成，且可為單一層或多個層。舉例而言，晶格緩衝層可為分級AlxInyGa1-x-yN(0x,y1，x+y1)或Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0x1,x2,y1,y21，x1≠x2或y1≠y2，x1+y11，x2+y21)超晶格層，其中諸如AlGaN或Al的成份含量線性地或以階梯式方式增大或減小。在特定實例中，晶格緩衝層可具有AlGaN與AlN交替堆疊的結構。舉例而言，晶格緩衝層可為包含AlGaN/AlN/AlGaN的三層結構。
晶格緩衝層可在700℃至1040℃的溫度範圍內成長。然而，因為晶格緩衝層鄰近於矽基板，所以晶格緩衝層可敏感地影響回熔。考慮到此情況，晶格緩衝層的成長溫度可維持為較低。舉例而言，晶格緩衝層可在約1010℃或低於1010℃的溫度下成長。
將參看圖4至圖7詳細地描述如上所述的緩衝層的各種實例。
形成氮化物單晶的操作S20可包含在晶格緩衝層上依序形成第一氮化物半導體層、中間層以及第二氮化物半導體層的操作(S21、S23及S25)。
形成氮化物單晶的操作S20可始於在晶格緩衝層上形成第一氮化物半導體層的操作S21。
第一氮化物半導體層可為具有比晶格緩衝層的晶格常數大的晶格常數的氮化物晶體。第一氮化物半導體層可包含AlxInyGa1-x-yN(0x,y1，x+y<1)。舉例而言，第一氮化物半導體層可為GaN。
第一氮化物半導體層可在其與晶格緩衝層的界面處接收壓縮應力。在成長製程之後，當第一氮化物半導體層在室溫下冷卻時，可由於基板以及第一氮化物半導體層的熱膨脹係數之間的差異而產生拉伸應力。為了補償所述應力，在操作S23中，可在第一氮化物半導體層上形成中間層。中間層可為具有比第一氮化物半導體層的晶格常數小的晶格常數的氮化物晶體。舉例而言，中間層可為AlxGa1-xN(0.4<x<1)。
隨後，在操作S25中，可在中間層上形成第二氮化物半導體層。第二氮化物半導體層可具有高壓縮應力。藉由以第二氮化物半導體層的壓縮應力來補償施加至第一氮化物半導體層的相對弱的壓縮應力或拉伸應力，裂紋可減少。類似於第一氮化物半導體層，第二氮化物半導體層可包含AlxInyGa1-x-yN(0x,y1，x+y<1)。舉例而言，第二氮化物半導體層可為GaN。用作第一氮化物半導體層以及第二氮化物半導體層的GaN可為未經摻雜的GaN。
在特定實施例中，可在第二氮化物半導體層上另外形成具有至少一個氮化物半導體層的氮化物疊層。此氮化物半導體層可由AlxInyGa1-x-yN(0x,y1，x+y1)形成，且可為未經摻雜 層或可摻雜以n型及/或p型雜質。舉例而言，氮化物半導體層可為經提供以作為用於執行特定功能的部件的多個層。
前述沉積操作中所使用的氮源氣體可包含氫氣(H2)連同NH3及N2。氮源氣體中的氫氣的體積分數可為約40%或少於40%。
基於將氫氣控制為具有低體積分數的氮化物成長製程可大體上應用於整個氮化物晶體形成操作S20，或可僅應用於部分製程。
或者，除氮化物晶體形成操作S20外，基於低氫氣體積分數的氮化物晶體成長亦可有利地應用於成長高溫氮化物晶體的不同操作製程，以獲得高品質晶體。舉例而言，基於低氫氣體積分數的氮化物晶體成長亦可應用於緩衝層形成操作S10期間的形成晶格緩衝層的操作S14及/或在第二氮化物半導體層上形成至少一個氮化物半導體層的操作。
以此方式，藉由將氫氣控制為具有低體積分數，每一製程中的成長溫度可降低至具有預定範圍(例如，比1050℃至1080℃的常規成長溫度低約20℃至30℃)，同時仍保持優良的晶體品質。舉例而言，甚至可在氮化物晶體成長溫度為約1040℃的條件下獲得高品質氮化物晶體。
藉由將氫氣控制為在氫氣源氣體中具有低體積分數，以獲得的成長溫度的降低，可顯著減少由熱膨脹係數之間的差異導致的變形，且有效地改良由於成長製程而產生的翹曲所導致的薄 膜厚度的變化。特定言之，可預期顯著減少回熔缺陷出現的非凡效應。
圖4至圖7為說明本發明概念的例示性實施例中可使用的緩衝層以及應力補償層的結構的各種實例的橫截面圖。
如圖4所說明，緩衝層210、應力補償層220以及氮化物疊層230可依序安置於矽基板201上。
矽基板201可包含部分地由矽材料形成的基板，以及僅由矽材料形成的基板。舉例而言，亦可使用絕緣體上矽(SOI)基板。矽基板201的上表面可為(111)面。
緩衝層210可包含安置於矽基板201上的成核層212以及安置於成核層212上的晶格緩衝層214。
成核層212可為AlN。成核層212可經提供以防止回熔現象。且，成核層212可提供具有對晶體成長有利的增強潤濕性的成長表面。舉例而言，成核層212可具有數十奈米至數百奈米的大小。
晶格緩衝層214可使穿透錯位(threading dislocation)彎曲以減少缺陷。因為晶格緩衝層214具有較大厚度，所以稍後待成長的第一氮化物半導體層221中的壓縮應力鬆弛可減小，且缺陷可減少。晶格緩衝層214可具有數百奈米至數奈米的厚度。
晶格緩衝層214可具有單一組份，或可為由AlxInyGa1-x-yN(0x,y1，x+y1)形成的分級層，如圖4所說明。本例示性實施例中所使用的分級結構可包含多個層214-1、214-2、......、 214-n，且多個層214-1、214-2、......、214-n可具有Al組份依序減少的階梯式分級結構。在特定實例中，具有分級結構的晶格緩衝層214可用Al組份得以調整的三元(ternary-based)AlGaN來實施。在另一實例中，晶格緩衝層214可具有線性分級結構而非階梯式分級結構。
晶格緩衝層214可在數個階段中減少AlN成核層212與第一氮化物半導體層221之間的晶格失配。特定言之，晶格緩衝層214可在晶體成長期間有效地產生壓縮應力，從而減小在冷卻期間所產生的拉伸應力。
應力補償層220可包含依序安置於晶格緩衝層214上的第一氮化物半導體層221、第一中間層222以及第二氮化物半導體層223。
第一氮化物半導體層221可為具有比晶格緩衝層214的晶格常數大的晶格常數的氮化物晶體。第一氮化物半導體層221可包含AlxInyGa1-x-yN(0x，y1，x+y<1)，且可由(例如)GaN形成。第一氮化物半導體層221可在其與晶格緩衝層214的界面處接收壓縮應力。
因為第一氮化物半導體層221具有較大厚度，所以此壓縮應力可減輕。然而，若第一氮化物半導體層221的厚度增大(增大至大於或等於約2微米)，則當第一氮化物半導體層在完全成長之後在室溫下冷卻時，難以控制由於矽基板201以及第一氮化物半導體層221的熱膨脹係數之間的差異而產生的拉伸應力，且裂 紋可進一步出現。
第一中間層222可安置於第一氮化物半導體層221上以補償在冷卻操作期間所產生的拉伸應力。第一中間層222可為具有比第一氮化物半導體層221的晶格常數小的晶格常數的氮化物晶體。舉例而言，第一中間層222可由AlxGa1-xN(0.4<x<1)形成。
第二氮化物半導體層223可安置於第一中間層222上。第二氮化物半導體層223可具有壓縮應力。第二氮化物半導體層223的壓縮應力可補償施加至第一氮化物半導體層221的相對弱的壓縮應力或拉伸應力，從而抑制裂紋的出現。類似於第一氮化物半導體層221，第二氮化物半導體層223可包含AlxInyGa1-x-yN(0x,y1，x+y<1)。舉例而言，第二氮化物半導體層223可由GaN形成。第一氮化物半導體層221以及第二氮化物半導體層223中的至少一者可為未經摻雜的氮化物層，但本發明概念不限於此。
氮化物疊層230可另外安置於第二氮化物半導體層223上。氮化物疊層230可包含由AlxInyGa1-x-yN(0x,y1，x+y1)形成的至少一個氮化物半導體層。所述至少一個氮化物半導體層可為未經摻雜層或摻雜以n型或p型雜質的氮化物層。舉例而言，氮化物疊層230可為用於執行特定功能的元件(例如，半導體發光元件)的多個氮化物半導體層。
且，在本例示性實施例中，如上所述的限制氫氣的供應的方案可用於需要高溫成長的所有氮化物晶體成長製程中。舉例而言，限制氫氣供應的方案可應用於成長具有第一氮化物半導體 層221、第一中間層222以及第二氮化物半導體層223的應力補償層的所有製程，連同成長晶格緩衝層214的製程，或可視需要而選擇性地僅應用於成長製程的至少一部分階段。舉例而言，限制氫氣供應的方案可有利地用於需要高溫成長製程的單晶成長製程中。且，限制氫氣供應的方案可應用於氮化物疊層230的成長製程的部分製程。
參看圖5，類似於圖4的諸層，緩衝層210、應力補償層220以及氮化物疊層230依序安置於矽基板201上。
與圖4相比，由相同參考數字表示的圖5中的組件與圖4所說明的組件相同或類似，且除非另有提及，否則上文參看圖4所描述的內容可與本例示性實施例的描述組合。
類似於圖4所說明的緩衝層210，圖5中的緩衝層210可包含AlN成核層212以及晶格緩衝層214'，且本例示性實施例中所使用的晶格緩衝層214'可具有與圖4所說明的晶格緩衝層214的結構不同的結構。
晶格緩衝層214'可具有超晶格結構，其中具有不同組成的兩個或多於兩個層214a及214b交替堆疊。舉例而言，晶格緩衝層214'可為Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0x1,x2,y1,y21，x1≠x2或y1≠y2，x1+y11，x2+y21)超晶格層。如本例示性實施例中的具有超晶格結構的晶格緩衝層214'亦可有效地緩解矽基板201與第一氮化物半導體層221之間的應力。
除上文參看圖4所描述的第一氮化物半導體層221與第 二氮化物半導體層223以及安置於第一氮化物半導體層221與第二氮化物半導體層223之間的第一中間層222外，本例示性實施例中所使用的應力補償層220可更包含第二中間層224以及第三氮化物半導體層225。
第二中間層224以及第三氮化物半導體層225可被理解為執行與第一中間層222以及第二氮化物半導體層223的功能類似的功能的層。即，第二中間層224可安置於第二氮化物半導體層223上以便補償冷卻期間所產生的拉伸應力。第二中間層224可為具有比第二氮化物半導體層223的晶格常數小的晶格常數的氮化物晶體。舉例而言，類似於第一中間層222，第二中間層224可由AlxGa1-xN(0.4<x<1)形成。
第三氮化物半導體層225可安置於第二中間層224上。第三氮化物半導體層225可具有壓縮應力，且第三氮化物半導體層225的此壓縮應力可補償施加至定位於其下的第一氮化物半導體層221以及第二氮化物半導體層223(特定言之，第二氮化物半導體層223)的相對弱的壓縮應力或拉伸應力，從而抑制裂紋的出現。
類似於第二氮化物半導體層223，第三氮化物半導體層225可包含AlxInyGa1-x-yN(0x,y1，x+y<1)。舉例而言，第三氮化物半導體層225可由GaN形成。
參看圖6，類似於圖4，緩衝層210、應力補償層220以及氮化物疊層230依序安置於矽基板201上。然而，不同於圖4 所說明的實例，圖6所說明的應力補償層220包含罩幕層226以及形成於罩幕層226上的聚結(coalesced)氮化物層227。
罩幕層226可安置於第一氮化物半導體層221上。
來自第一氮化物半導體層221的大部分穿透錯位可由罩幕層226阻斷，且殘餘的部分穿透錯位亦可由稍後待成長的聚結氮化物層227彎曲。結果，稍後待成長的氮化物晶體的缺陷密度可顯著得以改良。聚結氮化物層227的厚度以及缺陷密度可取決於成長條件(例如，諸如溫度、壓力及/或V/III源的莫耳比的變數)而變化。
罩幕層226可由氮化矽(SiNx)或氮化鈦(TiN)形成。舉例而言，SiNx罩幕層226可藉由使用矽烷(SiH4)以及氨氣來形成。罩幕層226可不完全覆蓋第一氮化物半導體層221的表面。因此，第一氮化物半導體層221的暴露區可根據罩幕層226覆蓋第一氮化物半導體層221的程度來判定，且成長於所述暴露區上的氮化物晶體的初始島狀物(initial island)成長形式可變化。舉例而言，在氮化物半導體層的暴露區域藉由增大SiNx罩幕區而減小的狀況下，待成長於罩幕層226上的聚結氮化物層227的初始島狀物的密度可減小，而聚結島狀物的大小可相對增大。因此，聚結氮化物層227的厚度亦可增大。
在添加罩幕層226的狀況下，氮化物半導體層之間的應力可藉由罩幕層226解耦，從而部分阻斷傳遞至聚結氮化物層227的壓縮應力。且，在聚結氮化物層227的狀況下，相對拉伸應力 可在所成長的島狀物聚結時產生。結果，第一氮化物半導體層221可藉由緩衝層210來接收強壓縮應力，而罩幕層226上的聚結氮化物層227可由於應力解耦以及島狀物聚結而接收相對弱的壓縮應力或拉伸應力。當具有相對小的壓縮應力的層的厚度超過臨界點時，裂紋可在冷卻時出現在薄膜中，且因此，聚結氮化物層227的厚度可經選擇以符合條件，在所述條件下，缺陷密度減小，而裂紋不出現。
參看圖7，緩衝層210、應力補償層220以及氮化物疊層230依序安置於矽基板201上。
本例示性實施例中所使用的應力補償層220可包含在不同成長條件下形成的第一氮化物半導體層220a以及第二氮化物半導體層220b。第一氮化物半導體層220a可按二維(2D)模式成長，以使得第一氮化物半導體層220a的表面粗糙度的增大速率受到控制，以因此減少第一氮化物半導體層220a與第二氮化物半導體層220b之間的界面中的扭曲晶粒邊界的產生。
第一氮化物半導體層220a可在第一成長條件下形成，在所述第一成長條件中，第一氮化物半導體層220a的表面粗糙度與緩衝層210的表面粗糙度的比為3或少於3，且第二氮化物半導體層220b可在第二成長條件下形成於第一氮化物半導體層220a上。此處，第二成長條件的溫度、壓力以及V/III莫耳比中的至少一者可不同於第一成長條件的溫度、壓力以及V/III莫耳比，以使得3D成長模式可相對於第一成長條件而增大。
關於溫度，第一氮化物半導體層220a的成長溫度可設定為低於第二氮化物半導體層220b的成長溫度。舉例而言，第一氮化物半導體層220a可在950℃至1040℃的溫度下成長，且更特定言之，可在970℃至1035℃的溫度下成長。在所述成長溫度條件下，第一氮化物半導體層220a可具有高結晶度，且扭曲晶粒邊界的產生可有效地減少。
第二氮化物半導體層220b可在不同於第一成長條件的第二成長條件下成長，以使得3D成長模式得以加強。舉例而言，第二成長條件的溫度範圍可設定為高於第二氮化物半導體層220b的成長溫度。如上所述，可藉由將氮源氣體中的氫氣體積分數控制於40%或少於40%，而在1040℃或低於1040℃的溫度下成長第二氮化物半導體層220b。亦可藉由在類似條件下控制氫氣體積分數，而在低於1040℃的溫度下成長第一氮化物半導體層220a。
第一氮化物半導體層220a的第一成長條件亦可藉由調整V/III族源莫耳比的壓力來設定。通常，隨著壓力降低，結晶度以及壓縮應力可增大，且隨著V/III比增大，結晶度以及壓縮應力可增大。舉例而言，第一成長條件的壓力範圍可為20托至500托。第二成長條件的壓力範圍可為50托至300托。
第一氮化物半導體層220a可具有2奈米至1000奈米的厚度。第一氮化物半導體層220a的厚度增大可減少第一氮化物半導體層220a與第二氮化物半導體層220b之間的界面中的扭曲晶粒邊界的產生。然而，第一氮化物半導體層220a的增大可使整個 薄膜的結晶度降級。此是因為，基於第一氮化物半導體層220a是在比氮化物層的溫度低的溫度下成長，所以缺陷可能稍微增加。因此，較佳地，第一氮化物半導體層220a的厚度應減小，同時減少扭曲晶粒邊界的產生。
扭曲晶粒邊界的減少可引起堆疊於第一氮化物半導體層220a上的第二氮化物半導體層220b的缺陷減少。即，因為第一氮化物半導體層220a具有2奈米至1000奈米的厚度，以及與緩衝層的粗糙度的比為3或少於3的粗糙度，所以堆疊於第一氮化物半導體層220a上的第二氮化物半導體層220b的缺陷可減少。因此，因為是用較小厚度獲得相同結晶度，所以整個結構的厚度可減小，且舉例而言，即使在不使用罩幕層的情況下，可獲得6微米或少於6微米的緩衝層210以及應力補償層220的整體厚度。因此，晶體成長製程期間的處理時間以及成本可減小。
第二氮化物半導體層220b可由AlxInyGa1-x-yN(0x,y1，x+y<1)形成。第二氮化物半導體層220b可連續且直接地成長於第一氮化物半導體層220a上，而無需在第一氮化物半導體層220a與第二氮化物半導體層220b之間另外成長具有不同組成的層。第二氮化物半導體層220b可具有與第一氮化物半導體層220a的組成相同的組成。舉例而言，第一氮化物半導體層220a以及第二氮化物半導體層220b可為GaN。在特定實例中，第一氮化物半導體層220a可為未經摻雜的GaN且第二氮化物半導體層220b可為n型GaN。
且，在前述例示性實施例中，如上所述的限制性地供應氫氣的方案可用於需要高溫成長的所有氮化物晶體成長製程中。以此方式，藉由降低氮源氣體中的氫氣體積分數，甚至可在相對低的成長溫度下成長具有優良晶體品質的氮化物晶體。結果，由基板以及氮化物單晶的熱膨脹係數之間的差異導致的變形可受到抑制，且由翹曲的產生(或曲率的增大)導致的薄膜厚度的變化可顯著減小。
特定言之，回熔現象(在矽基板上成長氮化物晶體時，矽基板所面對的長期問題之一)可顯著減輕。
在下文中，將參考特定例示性實施例來詳細地描述本發明概念的各種效應。
實驗1：氮化物晶體的成長
藉由使用MOCVD設備，在矽基板的(111)面上形成緩衝層、應力補償層以及n型氮化物半導體層。
首先，在矽基板的(111)面上形成AlN成核層(約100奈米)，且在所述AlN成核層上形成Al0.3Ga0.7N(約410奈米)/AlN(約40奈米)/Al0.3Ga0.7N(約410奈米)以作為晶格緩衝層。隨後，形成未經摻雜的GaN層(約0.6微米)/Al0.5Ga0.5N中間層(約100奈米)/未經摻雜的GaN層(約0.6微米)以作為應力補償層。隨後，另外形成具有等於約3.5微米的厚度的n型GaN層。
在此實驗中，在相同條件下藉由使用MOCVD製程而在矽基板上形成氮化物疊層。使用NH3+N2+H2的混合氣體作為氮 源氣體；然而，氫氣的體積分數分別變為35%(改良實例1)、50%(對比實例1)、60%以及80%。且，在改良實例1中，氮化物是在約1,030℃的溫度下成長，所述溫度比對比實例1的成長溫度(約1,050℃)低20℃。
首先，經由原子力顯微鏡(ATM)對改良實例1中所獲得的n型氮化物半導體層的表面以及對比實例1中所獲得的n型氮化物半導體層的表面成像。結果，如圖8A及圖8B所說明，改良實例1中所獲得的氮化物半導體層的表面類似於對比實例1的氮化物半導體層的表面。即，在改良實例1中，氫氣體積分數降低且成長溫度亦降低至約1,030℃(比對比實例1的成長溫度低20℃)，但已證實，儘管成長溫度相對低，但改良實例1仍保持優良結晶度。一般而言，在低成長溫度的狀況下，可能不能充分確保用於氮化物晶體成長的氮，從而使由氮化物晶體的表面上的氮空位引起的晶體缺陷增加，藉此使晶體品質顯著降級。然而，在改良實例1中，雖然氮化物晶體是在相對低的溫度下成長，但氫氣的供應量受限制以減少氫與可用氮之間不需要的反應，因此充分地確保實質上可用的氮，藉此可確保優良的晶體品質。
接著，分析在所述實驗中獲得的每一氮化物疊層內所產生的回熔缺陷。圖9為說明回熔缺陷的平均大小變化為氫氣體積分數的函數的曲線圖。
如圖9所說明，據證實，在氫氣體積分數為50%、60%以及80%時，回熔缺陷(即，由矽鎵共熔金屬形成的缺陷)的平 均大小分別為相當高的約400微米、約500微米以及約600微米，而當氫氣體積分數被控制為約35%以及約10%時，回熔缺陷的大小顯著減小至約200微米的等級。此是因為回熔缺陷的產生受成長溫度影響。
關於改良實例1以及對比實例1，計算全部回熔缺陷中具有400微米或大於400微米的直徑的回熔缺陷的百分比，且在圖10的圖表中展示所述百分比。
如圖10的圖表所說明，在對比實例1的狀況下，極大回熔缺陷表示大部分的缺陷，占缺陷的34.17%，但在改良實例1中，極少偵測到極大回熔缺陷，其中，僅0.5%的缺陷是極大的。以此方式，可藉由降低成長溫度以及藉由降低氮源氣體中的氫氣體積分數來顯著減少回熔缺陷的出現。
因為可在維持高品質晶體以及減小回熔效應的同時降低成長溫度，所以由變形導致的翹曲的產生(曲率的增大)以及薄膜厚度的不平整度可得以改良。將在下文詳細描述此情況。
製造氮化物晶體的方法通常可用於藉由使用矽基板來製造氮化物半導體元件。特定言之，根據本發明概念的例示性實施例，在製造氮化物半導體元件的程序中，因為在維持高品質晶體的同時降低成長溫度，所以由變形導致的缺陷的出現(裂紋的出現、不平整薄膜厚度)可減少，且此外，可使用具有大直徑的晶圓(例如，8英寸晶圓)。
圖11為說明根據本發明概念的例示性實施例的成長氮化 物單晶的方法的流程圖。
在操作S40中，可在矽基板上形成緩衝層。
緩衝層可形成於矽基板的(111)面上。緩衝層可配置為一或多個層。舉例而言，緩衝層可包含AlN成核層以及由含鋁(Al)氮化物晶體形成的晶格緩衝層。晶格緩衝層可為單層或多個層。舉例而言，晶格緩衝層可為分級AlxInyGa1-x-yN(0x,y1，x+y1)或Alx1Iny1Ga1-x1-y1N/Alx2Iny2Ga1-x2-y2N(0x1,x2,y1,y21，x1≠x2或y1≠y2，x1+y11，x2+y21)超晶格層，其中諸如AlGaN或Al的成份含量在所述層的整個厚度上線性地或以階梯式方式增大或減小。在特定實例中，晶格緩衝層可具有AlGaN與AlN交替堆疊的結構。舉例而言，晶格緩衝層可為包含AlGaN/AlN/AlGaN的三層結構。在此製程期間，當晶格緩衝層是在高溫下成長時，氮源氣體中的氫氣體積分數可維持為約40%或少於約40%(例如，35%或少於35%)，且成長溫度可在高品質晶體得以維持的範圍內降低(例如，降低至約1,040℃或低於1,040℃)，以便有效地抑制回熔缺陷的產生。
隨後，在操作S50中，可在緩衝層上形成應力補償層。
應力補償層可為藉由調整在成長製程期間所產生的壓縮應力而在冷卻期間控制拉伸應力的層。舉例而言，應力補償層可安置於緩衝層上且包含：第一氮化物半導體層，具有比緩衝層的晶格常數大的晶格常數；中間層，安置於第一氮化物半導體層上，且具有比第一氮化物半導體層的晶格常數小的晶格常數；以及第 二氮化物半導體層，具有比中間層的晶格常數大的晶格常數。應力補償層可實施為具有各種結構。舉例而言，可有利地使用上文參看圖4至圖7所描述的各種堆疊結構。
在此製程期間，亦可將氮源氣體中的氫氣體積分數維持於約40%或少於約40%(例如，35%或少於35%)的含量以允許高品質晶體在相對低的溫度(例如，約1,040℃或低於約1,040℃)下成長。因此，在成長期間，回熔現象可減少且由熱膨脹引起的壓縮應力的產生可受到抑制，因此顯著地減輕晶圓翹曲的程度。
此後，在操作S60中，可在應力補償層上形成第一導電類型氮化物半導體層，且在操作S70中，可在第一導電類型氮化物半導體層上形成作用層。
所述第一導電類型氮化物半導體層可為滿足n型AlxInyGa1-x-yN(0x<1，0y<1，0x+y<1)的氮化物半導體，且此時，n型雜質可為矽(Si)。舉例而言，所述第一導電類型氮化物半導體層可為n型GaN。所述作用層可具有量子阱層以及量子阻障層交替地堆疊的多量子阱(multi quantum well,MQW)結構。舉例而言，在氮化物半導體的狀況下，可使用GaN/InGaN結構。所述作用層可具有單量子阱(single quantum well,SQW)結構。
特定言之，在成長製程期間，在操作S60中，可減小氮源氣體中的氫氣體積分數以減小由熱膨脹引起的應力所導致的晶圓翹曲的程度，此可有利地影響作用層的特性。即，可藉由減小 作為作用層的成長表面而提供的第一導電類型氮化物半導體層的表面的曲率，來減少根據位置的作用層中的厚度變化。舉例而言，在曲率程度高的狀況下，作用層(特定言之，量子阱層)在晶圓的外圍以及中央處可具有高厚度變化。此可使波長特性根據晶圓區而變化。相比之下，在本例示性實施例中，可藉由降低氮源氣體中的氫氣體積分數來降低成長溫度，而大大地減輕由於晶圓翹曲而導致的問題。
在操作S80中，可在作用層上形成第二導電類型氮化物半導體層。所述第二導電類型氮化物半導體層可為滿足p型AlxInyGa1-x-yN(0x<1，0y<1，0x+y<1)的氮化物半導體層，且此時，p型雜質可為鎂(Mg)。舉例而言，所述第二導電類型氮化物半導體層可為p型AlGaN/GaN。
此外，在操作S90中，可移除矽基板。根據本例示性實施例，在發光元件的狀況下，矽基板可吸收光且藉此使發光效率降級。因此，可能另外需要抑制矽基板的光吸收的方案。舉例而言，如本例示性實施例所說明，可移除矽基板。在移除矽基板的製程之前，可另外執行將永久基板提供至與矽基板所處表面對置的表面的製程(請參看圖21及圖22)。
可按各種方式修改並實施製造氮化物半導體發光元件的方法。舉例而言，在形成應力補償層之後且在成長作用層之前，第一導電類型氮化物半導體層(例如，n型氮化物半導體層)可具有V形坑結構。將參看圖12及圖13來描述特定實例。
圖12為說明根據本發明概念的另一例示性實施例的製造氮化物半導體發光元件的方法的流程圖，且圖13為說明根據圖12的製造方法而獲得的氮化物半導體發光元件的橫截面圖。
如圖13所說明，緩衝層210以及應力補償層220可依序形成於矽基板201上。在本例示性實施例中，組件可被理解為與上文參看圖4至圖7所描述的組件相同或類似，且除非另有提及，否則上文所描述的例示性實施例的內容可與本例示性實施例的描述組合。
在操作S61中，可在應力補償層220上成長第一導電類型氮化物半導體層231。
第一導電類型氮化物半導體層231可為具有AlxInyGa1-x-yN(0x1，0y1，0x+y1)的組成的氮化物單晶。所述第一導電類型氮化物半導體層可為n型GaN。所述第一導電類型氮化物半導體層的n型雜質濃度可為2×1018/立方公分或大於2×1018/立方公分。
接著，在操作S62中，可在第一導電類型氮化物半導體層231上成長具有多個V形坑的坑形成層232。
坑形成層232可為經n型雜質摻雜的具有AlxInyGa1-x-yN(0x1，0y1，0x+y1)的組成的氮化物單晶。舉例而言，類似於第一導電類型氮化物半導體層231，坑形成層232可為n型GaN。所述V形坑可具有六角錐形狀。在特定實例中，每一V形坑V的斜表面可為(1-101)面。V形坑V可藉由在相對低的溫 度下成長坑形成層232而形成。舉例而言，坑形成層232可在溫度950℃下、更特定言之在800℃至900℃的溫度下成長。在低溫晶體成長階段期間，V形坑可在解決拉伸應力的製程中產生。V形坑可在對應於第一導電類型氮化物半導體層231的錯位的位置處產生。
為了增強結晶度，坑形成層232可具有比第一導電類型氮化物半導體層231的雜質濃度低的雜質濃度。舉例而言，坑形成層232的n型雜質濃度可為1×1018/立方公分或少於1×1018/立方公分。
此後，在操作S63中，可在所述坑形成層上形成超晶格層233，以使得基於V形坑V的壓痕可得以維持。
超晶格層233可藉由交替地堆疊具有不同組成的第一氮化物膜233a以及第二氮化物膜233b而形成。第一氮化物膜233a以及第二氮化物膜233b可分別由具有不同組成的AlxInyGa1-x-yN(0x1，0y1，0x+y1)形成。超晶格層233可摻雜以諸如矽(Si)的n型雜質，或未經摻雜。
在一實例中，第一氮化物膜233a可由InyGa1-yN(0<y1)形成，且第二氮化物膜233b可由GaN形成。在另一實例中，第一氮化物膜233a可由GaN形成，且第二氮化物膜233b可由AlxGa1-xN(0<x1)形成。超晶格層233可包括三個不同類型的氮化物膜。舉例而言，超晶格層可藉由重複地堆疊AlGaN/GaN/InGaN來形成。
在一特定實例中，超晶格層233的第一氮化物膜233a以 及第二氮化物膜233b可由具有與作用層235的量子阻障層235a及/或量子阱層235b的組成相同或類似的組成的氮化物半導體形成。第一氮化物膜233a以及第二氮化物膜233b的厚度可為約0.5奈米至約20微米。第一氮化物膜233a可比第二氮化物膜233b薄。
隨後，在操作S70'中，可在超晶格層233上形成作用層235，以使得基於V形坑V的壓痕可得以維持。
作用層235可為單量子阱層(SQW)或多量子阱(MQW)結構。在MQW結構的狀況下，作用層235可包含多個量子阻障層235a以及多個量子阱層235b。舉例而言，作用層235可具有InGaN/GaN結構。當作用層235形成時，垂直成長速率以及側向成長速率可經調整而不填滿V形坑，因此維持基於多個V形坑的壓痕。成長速率可根據成長溫度、壓力以及前驅物的流率來調整。舉例而言，在調整成長溫度的狀況下，低溫成長(950℃或低於950℃)可為所希望的。
然而，根據組成，可能需要稍高溫度(高於950℃)下的成長。舉例而言，在形成InGaN量子阱層以及GaN量子阻障層的狀況下，製程是在800℃至1050℃的溫度範圍下執行，且在本文中，形成GaN量子阻障層的製程可在相對高的溫度下執行。
此後，可在作用層235上形成第二導電類型氮化物半導體層237(S80')，以使得V形坑V的壓痕可被填滿。
第二導電類型氮化物半導體層237可為經p型雜質摻雜的具有AlxInyGa1-x-yN(0x1，0y1，0x+y1)的組成的 氮化物單晶。鎂(Mg)可用作p型雜質。此製程可在相對高的溫度(1000℃或高於1000℃)下執行，以使用第二導電類型氮化物半導體層237來填滿V形坑V。
舉例而言，第二導電類型氮化物半導體層237可形成為包含第一層以及第二層。所述第二層可為諸如p型GaN的接觸層，且所述第一層可為填滿V形坑的平坦化層。特定言之，所述第一層可由具有大帶隙(band gap)的氮化物層形成，以便用作電子阻擋層。在一實例中，電子阻擋層可為p型AlGaN層。在另一實例中，所述第一層可具有具不同組成的兩個層重複地堆疊的超晶格結構。舉例而言，所述第一層可具有包含p型AlGaN/GaN的超晶格結構。
本申請案的發明者所提議的限制氫氣供應的方案亦可應用於第一導電類型氮化物半導體層的成長製程(例如，在步驟S60中)，以及應用於晶格緩衝層的成長製程(例如，在步驟S40中)、緩衝層的一部分(例如，在步驟S40中)的成長製程以及應力補償層的成長製程(例如，在步驟S50中)。特定言之，限制氫氣供應的方案可有利地應用於第一導電類型氮化物半導體層，以在1040℃或低於1040℃的成長溫度下成長為高品質晶體。
同時，在對應層固有地在低溫下成長的狀況下或在氫氣未提供於氮源氣體中的狀況下，可不應用限制氫氣供應的方案。舉例而言，儘管坑形成層是由n型GaN形成，但坑形成層是在相對低的溫度(950℃)下成長以形成V形坑，且因此，可不將限制 氫氣供應的方案應用於坑形成層。且，在形成含銦(In)的氮化物半導體層(如量子阱層)的狀況下，因為氮源氣體中不含有氫氣，所以可不應用限制氫氣供應的方案。以此方式，即使氫氣的體積分數條件(40%或少於40%)不適用於某些製程階段，亦可將對應階段中的成長溫度控制於1040℃以抑制回熔現象。
為了具體驗證藉由在根據本例示性實施例的製造氮化物半導體發光元件的方法中降低氮源氣體中的氫氣體積分數而獲得的效應，進行實驗2。
實驗2：製造氮化物半導體發光元件的方法
藉由使用MOCVD設備而在矽基板的(111)面上形成用於氮化物半導體發光元件的疊層(包含n型GaN/作用層/p型AlGaN/p型GaN)，連同緩衝層以及應力補償層。
首先，在矽基板的(111)面上形成AlN成核層(約100奈米)，且在所述AlN成核層上形成Al0.3Ga0.7N(約410奈米)/AlN(約40奈米)/Al0.3Ga0.7N(約410奈米)以作為晶格緩衝層。隨後，形成未經摻雜的GaN層(約0.6微米)/Al0.5Ga0.5N中間層(約100奈米)/未經摻雜的GaN層(約0.6微米)以作為應力補償層。隨後，另外形成n型GaN層(約3.5微米)/作用層/p型AlGaN/p型GaN。
在此實驗中，在相同條件下藉由使用MOCVD製程而在矽基板上形成氮化物疊層。然而，在改良實例2中，將氫氣、氨氣(NH3)及氮氣(N2)的流率分別設定為60公升/分鐘、40公升 /分鐘以及85公升/分鐘，且在對比實例2中，將氫氣、氨氣(NH3)及氮氣(N2)的流率分別設定為約150公升/分鐘、30公升/分鐘以及65公升/分鐘。在改良實例2中，將用於成長氮化物直至n型GaN層的溫度維持於約1,030℃，且將對比實例2中的成長溫度維持於略高的約1,050℃。
首先，在滿足實驗中所提議的條件的多批次中重複地進行所述實驗，且如圖14A及圖14B說明而配置所製造的氮化物半導體發光元件的曲率分佈。
圖14A及圖14B說明量測根據改良實例2以及對比實例2而獲得的氮化物半導體發光元件的n型GaN層與作用層之間的界面中的曲率分佈結果。
參看圖14A，在改良實例2的狀況下，所量測的曲率為約9Km-1至18Km-1，且最小量測值與最大量測值之間的差為約10Km-1或少於10Km-1。相比而言，參看圖14B，在對比實例2的狀況下，甚至高於約20Km-1的所量測曲率頻繁出現，且最小量測值與最大量測值之間的差被展示為極高，約35Km-1。
圖15為說明隨著成長時間的根據改良實例2以及對比實例2而獲得的樣本中的一者的n型GaN層與作用層之間的界面中的曲率分佈的曲線圖。如圖15所說明，在改良實例2的狀況下，在n型GaN成長之後作用層成長時的曲率的改變程度小於對比實例2的改變程度。
n型GaN層與作用層之間的界面中的曲率顯示甚至影響 氮化物單晶的厚度的變化。關於相同的整體薄膜厚度(約3.5微米)，對比實例2具有約2%的厚度變化，而改良實例2具有顯著較小的0.8%的厚度變化。此結果指示，得以保證作用層在整個晶圓區中的均勻厚度，且製造於同一晶圓中的氮化物半導體發光元件的波長特性的分散可預期得以顯著改良。
圖16至圖22為說明根據本發明概念的例示性實施例的製造氮化物半導體發光元件的方法的製程的橫截面圖。
如圖16所說明，在矽基板301的(111)面上依序形成緩衝層310以及應力補償層320，且隨後形成用於氮化物半導體發光元件的發光疊層。所述發光疊層包含第一導電類型氮化物半導體層322、作用層333以及第二導電類型氮化物半導體層334。
緩衝層310以及應力補償層320可具有各種結構，且圖4至圖7所說明的實例可被視為所述結構的特定實例。
發光疊層可經由連續製程與緩衝層310以及應力補償層320一起形成。舉例而言，可使用諸如金屬有機化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)、分子束磊晶(molecular beam epitaxy,MBE)、氫化物氣相磊晶(hydride vapor phase epitaxy,HVPE)或其類似者的製程。第一導電類型氮化物半導體層322可為滿足n型AlxInyGa1-x-yN(0x<1，0y<1，0x+y<1)的氮化物半導體，且n型雜質可為矽(Si)。舉例而言，第一導電類型氮化物半導體層322可為n型GaN。作用層333可具有量子阱層以及量子阻障層交替地堆疊的多量子阱(MQW)結 構。舉例而言，在氮化物半導體的狀況下，可使用GaN/InGaN結構。作用層可具有單量子阱(SQW)結構。第二導電類型氮化物半導體層334可為滿足p型AlxInyGa1-x-yN(0x<1，0y<1，0x+y<1)的氮化物半導體，且p型雜質可為鎂(Mg)。舉例而言，第二導電類型氮化物半導體層可為p型AlGaN/GaN。
在成長第一導電類型氮化物半導體層322以及緩衝層310與應力補償層320的製程期間，可供應在氮源氣體中具有40%或少於40%的體積分數的氫氣以降低氮化物單晶的成長溫度(例如，約1040℃或低於約1040℃)。結果，如上所述，在實驗結果(圖14B及圖15)中，第一導電類型氮化物半導體層322的界面的曲率可減小，且可保證所成長的作用層333的均勻厚度。
如圖17所說明，在發光疊層中形成允許第一導電類型氮化物半導體層322的部分區暴露的孔H。
孔H可形成以穿透第二導電類型氮化物半導體層334以及作用層333。在此製程期間所形成的孔H構成用於形成連接至第一導電類型氮化物半導體層322的電極的結構。
如圖18所說明，在由孔H暴露的區的上表面上且在第二導電類型氮化物半導體層334上形成第一絕緣層335a，暴露將形成電極的區，且可形成第一電極336a以及第二電極337a以分別連接至第一導電類型氮化物半導體層322以及第二導電類型氮化物半導體層334。第一絕緣層335a可由諸如SiO2或SiNx的絕緣材料形成。另外在第二電極337a上形成第二連接電極337b以使第 二電極結構337完整。
隨後，如圖19所說明，可形成第二絕緣層335b以覆蓋第二電極結構337並暴露第一電極336a。可藉由在元件的整個上表面上沉積絕緣材料以及選擇性地移除絕緣材料以使得僅第一電極336a暴露而獲得第二絕緣層335b。第二絕緣層335b可由諸如SiO2或SiNx的絕緣材料形成。第二絕緣層335b可將稍後待形成的第二連接電極337b與第一電極結構336電絕緣，且一起提供元件的鈍化層335與第一絕緣層335a。
此後，如圖20所說明，可在元件的上表面上形成連接至第一電極336a的第一連接電極336b，從而提供第一電極結構336。第一連接電極336b可經由孔H電連接至第一電極336a。在本例示性實施例中，第一電極結構336可位於與矽基板301對置的表面中。
隨後，如圖21及圖22所說明，可執行結合永久基板341的製程以及移除矽基板301的製程。
如圖21所說明，可在第一連接電極336b上安置永久基板341。永久基板341可為導電基板，且在此狀況下，永久基板341可提供將第一電極結構336連接至外部電路的結構。永久基板341可經由晶圓結合製程或藉由使用結合金屬層而結合至發光疊層。在另一實例中，導電永久基板可使用電鍍製程而形成於發光疊層的表面上。
此後，如圖22所說明，可移除矽基板301。可經由使用 雷射的基板分離製程、化學蝕刻製程或機械研磨製程來執行移除矽基板301的製程。在此製程期間，亦可將緩衝層以及應力補償層一起移除。如本例示性實施例所說明，可視需要在所得表面上形成凹陷及突起圖案P。可藉由在移除緩衝層以及應力補償層的製程期間使用乾式蝕刻(諸如，反應性離子蝕刻(reactive ion etching,RIE))或濕式蝕刻而形成凹陷及突起圖案P。此外，可將發光疊層劃分成多個元件單元，且可在發光疊層的暴露側向表面上形成額外鈍化層343。且，可部分地暴露第二連接電極337b以形成結合電極338，從而提供所要的氮化物半導體發光元件。
如上所述的製造氮化物半導體元件的方法可廣泛地且有利地應用於肖特基(Schottky)二極體、雷射二極體、場效電晶體或各種電力元件的製造方法，以及應用於如上文參看圖16至圖22所描述的製造氮化物發光元件的方法。
如上文所闡述，根據本發明概念的例示性實施例，可藉由降低氮源氣體中的氫氣體積分數來降低成長溫度，同時維持晶體品質。因此，由基板與氮化物單晶之間的熱膨脹係數的差異導致的變形可受到抑制。且，由於翹曲的發生(曲率的增大)所導致的薄膜厚度的變化可顯著減小。特定言之，因為薄膜(特定言之，作用層)可實施為在氮化物半導體發光元件中具有均勻厚度，所以可在整個區域中均勻地實施諸如發射波長的所要特性。此外，回熔現象(成長氮化物晶體時的矽基板的問題之一)可顯著減輕。
儘管上文展示且描述了例示性實施例，但熟習此項技術者將顯而易見的是，在不脫離如由隨附申請專利範圍界定的本發明概念的精神以及範疇的情況下，可進行修改以及變化。
S10、S20‧‧‧操作

Claims (25)

  1. 一種成長III族氮化物半導體的方法，包括：將含矽的基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，藉由將具有在20%至40%的範圍中的氫氣體積分數的氮源氣體與金屬源氣體同時提供至具有所述基板的反應腔室的內部，來成長所述III族氮化物半導體。
  2. 如申請專利範圍第1項所述的成長III族氮化物半導體的方法，更包括：在含矽的所述基板的表面上形成緩衝層；以及其中在將所述基板維持於所述溫度下的同時，執行同時地提供所述金屬源氣體與所述氮源氣體的步驟，以在所述緩衝層上形成III族氮化物晶體。
  3. 如申請專利範圍第2項所述的成長III族氮化物半導體的方法，其中形成所述緩衝層的步驟包括：在所述基板上形成AlN成核層；以及在所述AlN成核層上形成晶格緩衝層。
  4. 如申請專利範圍第3項所述的成長III族氮化物半導體的方法，其中在所述緩衝層上形成所述III族氮化物晶體的步驟包括：在所述晶格緩衝層上形成具有比所述晶格緩衝層的晶格常數大的晶格常數的第一氮化物半導體層；在所述第一氮化物半導體層上形成包含具有比所述第一氮化 物半導體層的晶格常數小的晶格常數的氮化物晶體的中間層；以及在所述中間層上形成組成與所述第一氮化物半導體層相同的第二氮化物半導體層，且其中在形成所述第一氮化物半導體層、所述中間層以及所述第二氮化物半導體層的步驟中，所述基板維持於950℃至1040℃的溫度下，且所述氮源氣體具備在20%至40%的範圍中的氫氣體積分數。
  5. 如申請專利範圍第2項所述的成長III族氮化物半導體的方法，更包括：作為形成所述III族氮化物晶體的一部分而在所述緩衝層上形成應力補償層；以及藉由執行以下步驟而在所述應力補償層上形成發光結構：在所述應力補償層上形成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成作用層；以及在所述作用層上形成第二導電類型氮化物半導體層，其中在形成所述應力補償層以及在所述應力補償層上形成所述第一導電類型氮化物半導體層的步驟中，所述基板維持於950℃至1040℃的溫度下，且所述氮源氣體具備在20%至40%的範圍中的氫氣體積分數。
  6. 如申請專利範圍第5項所述的成長III族氮化物半導體的方法，更包括： 藉由將所述第二導電類型氮化物半導體層結合至永久基板而在所述永久基板上安裝所述發光結構；以及移除所述基板、所述緩衝層以及所述應力補償層以暴露所述發光結構的所述第一導電類型氮化物半導體層。
  7. 如申請專利範圍第2項所述的成長III族氮化物半導體的方法，更包括：作為形成所述III族氮化物晶體的一部分而在所述緩衝層上形成應力補償層；以及藉由執行以下步驟而在所述應力補償層上形成發光結構：在所述應力補償層上形成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成具有多個坑壓痕的坑形成層；在所述坑形成層上形成超晶格層，以便將所述坑壓痕維持於所述超晶格層中；在所述超晶格層上形成作用層，以便將所述坑壓痕維持於所述作用層中；以及在所述作用層上形成第二導電類型氮化物半導體層，以便填充所述作用層中的所述坑壓痕，其中在形成所述應力補償層以及在所述應力補償層上形成所述第一導電類型氮化物半導體層的步驟中，所述基板維持於950℃至1040℃的溫度下，且所述氮源氣體具備在20%至40%的範圍中的氫氣體積分數。
  8. 如申請專利範圍第7項所述的成長III族氮化物半導體的方法，其中當在所述作用層上形成所述第二導電類型氮化物半導體層時，所述基板維持於1000℃或高於1000℃的溫度下。
  9. 如申請專利範圍第1項所述的成長III族氮化物半導體的方法，其中所述氮源氣體包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且其中所述金屬源氣體包含有機金屬源氣體與載體氣體。
  10. 如申請專利範圍第9項所述的成長III族氮化物半導體的方法，其中所述有機金屬源氣體包含三甲基鋁(TMAl)、三甲基鎵(TMGa)、三乙基鎵(TEGa)以及三甲基銦(TMIn)中的至少一者，且所述載體氣體包含氬氣、氮氣、氫氣、氦氣、氖氣、氙氣及其組合中的至少一者。
  11. 如申請專利範圍第1項所述的成長III族氮化物半導體的方法，其中所述氮源氣體具有在20%至35%的範圍中的氫氣體積分數，且其中所述基板維持於970℃至1035℃的溫度下。
  12. 一種成長III族氮化物半導體的方法，包括：將含矽的基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，藉由將包含以20000sccm至70000sccm的流率提供的氫氣的氮源氣體與金屬源氣體同時提供至具有所述基板的反應腔室的內部來成長所述III族氮化物半導體。
  13. 如申請專利範圍第12項所述的成長III族氮化物半導體的方法，其中氫氣是以20000sccm至70000sccm的流率提供，以將所述氮源氣體中的氫氣體積分數維持於20%至40%的範圍中。
  14. 如申請專利範圍第12項所述的成長III族氮化物半導體的方法，更包括：在含矽的所述基板的表面上形成緩衝層；在所述緩衝層上形成應力補償層；以及在所述應力補償層上形成第一導電類型氮化物半導體層，其中在將所述基板維持於950℃至1040℃的溫度下的同時，且在提供氫氣是以20000sccm至70000sccm的流率提供的所述氮源氣體的同時，形成所述應力補償層以及所述第一導電類型半導體層。
  15. 如申請專利範圍第14項所述的成長III族氮化物半導體的方法，更包括：在所述第一導電類型氮化物半導體層上形成作用層；以及在所述作用層上形成第二導電類型氮化物半導體層，其中所述第一導電類型氮化物半導體層、所述作用層以及所述第二導電類型氮化物半導體層在所述應力補償層上形成發光結構。
  16. 一種在基板上形成氮化物晶體的方法，包括：在含矽的所述基板的表面上形成包含成核層以及晶格緩衝層的緩衝層；以及 在所述晶格緩衝層上形成所述氮化物晶體，形成所述氮化物晶體的步驟包括在所述晶格緩衝層上依序形成第一氮化物半導體層、中間層以及第二氮化物半導體層，其中形成所述氮化物晶體的步驟包含針對形成所述氮化物晶體的步驟的至少一部分，提供包含以20000sccm至70000sccm的流率提供的氫氣的氮源氣體。
  17. 如申請專利範圍第16項所述的在基板上形成氮化物晶體的方法，其中所述第一氮化物半導體層具有比所述晶格緩衝層的晶格常數大的晶格常數，所述第一氮化物半導體層在所述晶格緩衝層上形成，且其中所述中間層具有比所述第一氮化物半導體層的晶格常數小的晶格常數。
  18. 如申請專利範圍第16項所述的在基板上形成氮化物晶體的方法，其中形成所述氮化物晶體的步驟包含在提供包含20000sccm至70000sccm的流率的氫氣的所述氮源氣體的同時，將所述基板維持於950℃至1040℃的溫度下。
  19. 如申請專利範圍第16項所述的在基板上形成氮化物晶體的方法，更包括：藉由執行以下步驟而在所述第二氮化物半導體層上形成發光結構：在所述第二氮化物半導體層上形成第一導電類型氮化物半導體層；在所述第一導電類型氮化物半導體層上形成作用層；以及 在所述作用層上形成第二導電類型氮化物半導體層，其中在形成所述氮化物晶體以及所述第一導電類型氮化物半導體層的步驟中，提供包含以20000sccm至70000sccm的流率提供的氫氣的所述氮源氣體。
  20. 一種在基板上形成氮化物晶體的方法，包括：將含矽的所述基板維持於950℃至1040℃的溫度下；以及在將所述基板維持於所述溫度下的同時，在所述基板上形成具有具400微米或少於400微米的平均大小的回熔缺陷的氮化物晶體。
  21. 如申請專利範圍第20項所述的在基板上形成氮化物晶體的方法，其中所述氮化物晶體形成以具有不大於1%的具有400微米或大於400微米的直徑的所述回熔缺陷。
  22. 如申請專利範圍第20項所述的在基板上形成氮化物晶體的方法，其中藉由將金屬源氣體以及氮源氣體同時提供至具有所述基板的反應腔室的內部而使所述氮化物晶體形成於所述基板上，其中所述氮源氣體具有在20%至40%的範圍中的氫氣體積分數。
  23. 如申請專利範圍第22項所述的在基板上形成氮化物晶體的方法，其中所述氮源氣體包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且其中所述金屬源氣體包含III族金屬源氣體以及載體氣體。
  24. 如申請專利範圍第20項所述的在基板上形成氮化物晶體 的方法，其中藉由將金屬源氣體以及氮源氣體同時提供至具有所述基板的反應腔室的內部而使所述氮化物晶體形成於所述基板上，其中所述氮源氣體具有20000sccm至70000sccm的流率。
  25. 如申請專利範圍第24項所述的在基板上形成氮化物晶體的方法，其中所述氮源氣體包含氫氣(H2)，以及氨氣(NH3)及氮氣(N2)中的至少一者，且其中所述金屬源氣體包含載體氣體，以及三甲基鋁(TMAl)、三甲基鎵(TMGa)、三乙基鎵(TEGa)及三甲基銦(TMIn)中的至少一者。
TW104112300A 2014-04-25 2015-04-17 成長ｉｉｉ族氮化物半導體的方法以及在基板上形成氮化物晶體的方法 TW201540861A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140049984A KR102188493B1 (ko) 2014-04-25 2014-04-25 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법

Publications (1)

Publication Number Publication Date
TW201540861A true TW201540861A (zh) 2015-11-01

Family

ID=54261850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104112300A TW201540861A (zh) 2014-04-25 2015-04-17 成長ｉｉｉ族氮化物半導體的方法以及在基板上形成氮化物晶體的方法

Country Status (5)

Country Link
US (1) US9871162B2 (zh)
KR (1) KR102188493B1 (zh)
CN (1) CN105023829A (zh)
DE (1) DE102015102592A1 (zh)
TW (1) TW201540861A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667693B (zh) * 2017-03-29 2019-08-01 美商雷森公司 具有連續降低的晶體錯位密度區之ｉｉｉ族氮化物結構
TWI703226B (zh) * 2020-01-21 2020-09-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6433248B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
CN106025009B (zh) * 2016-07-19 2018-06-26 安徽三安光电有限公司 一种发光二极管及其制备方法
CN106328772B (zh) * 2016-08-29 2018-12-11 扬州中科半导体照明有限公司 一种高质量氮化物外延片的制备方法
KR102320022B1 (ko) * 2017-03-09 2021-11-02 서울바이오시스 주식회사 반도체 발광 소자
CN106876545B (zh) * 2017-03-10 2019-02-22 太原理工大学 一种提高GaN基LED内量子效率的外延方法
CN106876540B (zh) * 2017-03-10 2019-01-25 太原理工大学 一种提高GaN基LED内量子效率的外延生长方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6658790B2 (ja) * 2018-04-19 2020-03-04 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、蒸着マスク準備体、蒸着マスクの製造方法、有機半導体素子の製造方法、有機ｅｌディスプレイの製造方法、及びパターンの形成方法
KR20210098725A (ko) * 2020-02-03 2021-08-11 삼성전자주식회사 적외선 검출 소자 및 이를 포함하는 적외선 검출 시스템
US20220344171A1 (en) * 2021-04-26 2022-10-27 Applied Materials, Inc. Localized stress modulation by implant to back of wafer
CN114664642B (zh) * 2022-03-23 2023-07-04 江苏第三代半导体研究院有限公司 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
CN117476825B (zh) * 2023-12-25 2024-04-12 北京中博芯半导体科技有限公司 AlGaN外延结构的生长方法及应用

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281830A (en) * 1990-10-27 1994-01-25 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride group compound
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP4234180B2 (ja) * 2007-07-02 2009-03-04 三菱電機株式会社 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101495381B1 (ko) 2007-11-21 2015-02-24 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체의 결정 성장 방법
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US9449859B2 (en) * 2009-10-09 2016-09-20 Applied Materials, Inc. Multi-gas centrally cooled showerhead design
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
JP2012054427A (ja) 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法
GB2485418B (en) 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
KR101761638B1 (ko) * 2011-01-19 2017-07-27 삼성전자주식회사 질화물 반도체 발광소자
US20120258581A1 (en) 2011-03-09 2012-10-11 Applied Materials, Inc. Mocvd fabrication of group iii-nitride materials using in-situ generated hydrazine or fragments there from
CN103492566B (zh) 2011-04-25 2017-06-13 东丽株式会社 乳癌患者对曲妥珠单抗的治疗敏感性预测用组合物和方法
EP2541589B1 (en) 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it
GB201112327D0 (en) 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
DE102011108080B4 (de) 2011-07-21 2015-08-20 Otto-Von-Guericke-Universität Magdeburg Gruppe-III-Nitrid-basierte Schichtenfolge, deren Verwendung und Verfahren ihrer Herstellung
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) * 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667693B (zh) * 2017-03-29 2019-08-01 美商雷森公司 具有連續降低的晶體錯位密度區之ｉｉｉ族氮化物結構
US10622447B2 (en) 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
TWI703226B (zh) * 2020-01-21 2020-09-01 樂鑫材料科技股份有限公司 銀奈米孿晶薄膜結構及其形成方法
US11488920B2 (en) 2020-01-21 2022-11-01 Ag Materials Technology Co., Ltd. Silver nano-twinned thin film structure and method for forming the same

Also Published As

Publication number Publication date
CN105023829A (zh) 2015-11-04
DE102015102592A1 (de) 2015-10-29
US20150311380A1 (en) 2015-10-29
KR20150124025A (ko) 2015-11-05
KR102188493B1 (ko) 2020-12-09
US9871162B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
TW201540861A (zh) 成長ｉｉｉ族氮化物半導體的方法以及在基板上形成氮化物晶體的方法
US8642368B2 (en) Enhancement of LED light extraction with in-situ surface roughening
CN102884644B (zh) 氮化物半导体元件的制造方法、氮化物半导体发光元件及发光装置
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
US20110244617A1 (en) Forming a compound-nitride structure that includes a nucleation layer
TWI425560B (zh) 半導體裝置、發光裝置及其製造方法
CN100524621C (zh) 晶态氮化镓基化合物的生长方法以及包含氮化镓基化合物的半导体器件
JP4996448B2 (ja) 半導体基板の作成方法
US9564316B2 (en) Method of manufacturing semiconductor device and method of maintaining deposition apparatus
TWI281197B (en) Method for making compound semiconductor and method for making semiconductor device
US20240304715A1 (en) A heterostructure for a high electron mobility transistor and a method of producing the same
CN104025260A (zh) 氮化物半导体元件结构体及其制造方法
US10700235B2 (en) Production method for group III nitride semiconductor
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
KR20150052246A (ko) 에피택시얼 웨이퍼 및 그 제조 방법
CN107887480B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
KR102534857B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
JP6562350B2 (ja) Ｉｉｉ族窒化物半導体装置の製造装置および製造方法ならびに半導体ウエハの製造方法
CN109473522A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN113990940B (zh) 碳化硅外延结构及其制造方法
CN107170855A (zh) 一种发光二极管外延片的制造方法
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子