KR20150052246A - 에피택시얼 웨이퍼 및 그 제조 방법 - Google Patents

에피택시얼 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20150052246A
KR20150052246A KR1020157008566A KR20157008566A KR20150052246A KR 20150052246 A KR20150052246 A KR 20150052246A KR 1020157008566 A KR1020157008566 A KR 1020157008566A KR 20157008566 A KR20157008566 A KR 20157008566A KR 20150052246 A KR20150052246 A KR 20150052246A
Authority
KR
South Korea
Prior art keywords
silicon substrate
aluminum
thin film
substrate
temperature
Prior art date
Application number
KR1020157008566A
Other languages
English (en)
Inventor
타쿠야 미노
타카요시 타카노
켄지 츠바키
히데키 히라야마
마사카즈 스기야마
Original Assignee
리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리켄 filed Critical 리켄
Publication of KR20150052246A publication Critical patent/KR20150052246A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

에피택시얼 웨이퍼는, 실리콘 기판과, 실리콘 기판의 일 표면측에 형성된 질화알루미늄 박막과, 실리콘 기판과 질화알루미늄 박막 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물을 구비하고 있다. 에피택시얼 웨이퍼의 제조 방법은, 실리콘 기판의 온도인 기판 온도를 300℃ 이상 1200℃ 미만의 제1소정 온도로 하고 나서 트리메틸알루미늄을 반응로 내에 공급하는 것에 의해, 실리콘 기판의 일 표면 상에 알루미늄 퇴적물을 형성하고, 그 후, 기판 온도를 1200℃ 이상 1400℃ 이하의 제2소정 온도로 하고 나서 트리메틸알루미늄 및 암모니아를 반응로 내에 공급하는 것에 의해, 실리콘 기판의 일 표면측에 질화알루미늄 박막을 형성한다.

Description

에피택시얼 웨이퍼 및 그 제조 방법{EPITAXIAL WAFER AND METHOD FOR PRODUCING SAME}
본 발명은, 실리콘 기판 상에 질화알루미늄 박막을 구비한 에피택시얼 웨이퍼 및 그 제조 방법에 관한 것이다.
Ⅲ족 질화물 반도체를 이용한 반도체 디바이스로서는, 발광 다이오드로 대표되는 발광 디바이스, HEMT(high electron mobility transistor)로 대표되는 전자 디바이스 등이 여러 곳에서 연구 개발되고 있다. 또한, 최근에서는, 고효율 백색 조명, 살균, 의료, 환경오염물질을 고속으로 처리하는 용도 등의 분야에서, Ⅲ족 질화물 반도체를 사용한 자외 발광 디바이스에 큰 기대가 모이고 있다.
그러나, Ⅲ족 질화물 반도체 결정은, 에피택시얼 성장용 기판으로서 이용 가능한 벌크 결정(예를 들면, GaN 자립 기판, AlN 자립 기판 등)의 저비용화 및 대구경화가 어려워, 이종 재료로 이루어지는 기판 상에 에피택시얼 성장시켜 이용되는 경우가 많다. 자외 발광 디바이스에 관해서는, 사파이어 기판 상에 질화알루미늄층을 에피택시얼 성장시킨 기판을 사용하는 것이 제안되어 있다(예를 들면, 일본국 특허공개공보 2009-54780호 공보: 특허문헌 1).
하지만, Ⅲ족 질화물 반도체 결정과 사파이어 기판은, 격자상수가 크게 다르다. 이 때문에, 사파이어 기판 상에 에피택시얼 성장시킨 Ⅲ족 질화물 반도체 결정에는, Ⅲ족 질화물 반도체 결정과 사파이어 기판의 격자상수차에 기인한 관통 전위가 발생하고 만다. 따라서, 반도체 디바이스에 있어서는, Ⅲ족 질화물 반도체 결정의 결정성의 향상 및 디바이스 특성의 향상이 요구되고 있다.
또한, 사파이어 기판은, 경도가 매우 높아, 연마 등의 가공이 어렵다. 이 때문에, 자외 발광 디바이스의 일종인 자외 발광 다이오드에 있어서는, 에피택시얼 성장용 기판에, 광 추출 효율을 향상시키기 위한 가공을 실시하기 어려웠다.
그 때문에, 종래부터, Ⅲ족 질화물 반도체 결정을 에피택시얼 성장시키는 기판으로서는, 실리콘 기판도 검토되고 있다(예를 들면, 일본국 특허공개공보 H05-343741호 공보: 특허문헌 2). 실리콘 기판은, 사파이어 기판에 비해, 미세 가공이나 연마 등의 가공이 비교적 용이하고, 또한, 방열성도 우수하다. 또한, 현상에서는, 실리콘 기판은, 사파이어 기판이나, Ⅲ족 질화물 반도체 결정 기판(예를 들면, GaN 기판, AlN 기판 등)에 비해, 대구경인 것을 염가로 구입 가능하다. 이 때문에, 실리콘 기판 상으로의 Ⅲ족 질화물 반도체 결정의 성장 기술은, 차세대의 고효율 자외 발광 디바이스의 개발에 있어서 중요한 요소 기술로 여겨지고 있다.
실리콘 기판 상에 질화알루미늄 박막을 에피택시얼 성장시키는 결정 성장법으로서는, 막두께 제어성 및 양산성의 관점에서, 예를 들면, MOVPE(metal organic vapor phase epitaxy)법이 있다.
하지만, 실리콘 기판은, 사파이어 기판과 마찬가지로, Ⅲ족 질화물 반도체와의 격자상수차가 크다. 이 때문에, 에피택시얼 성장용 기판으로서 실리콘 기판을 사용한 경우에는, 기판 상에 결정성이 우수한 단결정 Ⅲ족 질화물 반도체박막을 형성하기 어렵고, 결정성이 우수한 단결정 질화알루미늄 박막을 형성하기도 어려웠다.
여기서, 본원 발명자들은, MOVPE법에 의해 결정성이 우수한 고품질의 질화알루미늄 박막을 실리콘 기판 상에 성장시키기 위해서는, 사파이어 기판 상에 성장시키는 경우와 동일하게, 기판 온도를 1200℃ 이상으로 할 필요가 있다고 생각했다.
그리고, 본원 발명자들은, 실리콘 기판 상에 질화알루미늄 박막을 MOVPE법에 의해 성장시키는 실험을 반복 진행하여, 질화알루미늄 박막의 표면 평탄성을 광학현미경 및 SEM(scanning electron microscope)에 의해 평가했다. 그 결과, 본원 발명자들은, 기판 온도를 1200℃ 이상으로 해도, 질화알루미늄 박막의 표면 평탄성의 재현성이 낮고, 질화알루미늄 박막의 표면에 돌기가 존재하는 경우가 있다는 지견을 얻었다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 그 목적은, 실리콘 기판 상에 형성되는 질화알루미늄 박막의 표면 평탄성의 향상을 실현할 수 있는 에피택시얼 웨이퍼 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 에피택시얼 웨이퍼는, 실리콘 기판과, 상기 실리콘 기판의 일 표면측에 형성된 질화알루미늄 박막과, 상기 실리콘 기판과 상기 질화알루미늄 박막 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물을 구비하는 것을 특징으로 한다.
본 발명의 에피택시얼 웨이퍼의 제조 방법은, 실리콘 기판과, 상기 실리콘 기판의 일 표면측에 형성된 질화알루미늄 박막과, 상기 실리콘 기판과 상기 질화알루미늄 박막 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물을 구비하는 에피택시얼 웨이퍼의 제조 방법에 있어서, 상기 실리콘 기판을 준비하여 감압 MOVPE 장치의 반응로 내에 배치한 상태에 있어서, 상기 실리콘 기판의 온도인 기판 온도를 300℃ 이상 1200℃ 미만의 제1소정 온도로 하고 나서 알루미늄의 원료 가스인 트리메틸알루미늄을 상기 반응로 내에 공급하는 것에 의해, 상기 실리콘 기판의 상기 일 표면 상에 상기 알루미늄 퇴적물을 형성하는 제1공정과, 상기 제1공정 후에 상기 기판 온도를 1200℃ 이상 1400℃ 이하의 제2소정 온도로 하고 나서 상기 트리메틸알루미늄 및 질소의 원료 가스인 암모니아를 상기 반응로 내에 공급하는 것에 의해, 상기 실리콘 기판의 상기 일 표면측에 상기 질화알루미늄 박막을 형성하는 제2공정을 포함하는 것을 특징으로 한다.
이 에피택시얼 웨이퍼의 제조 방법에 있어서, 상기 제1공정에서는, 상기 알루미늄 퇴적물의 퇴적 두께를, 0.2nm보다 크고 20nm보다 작은 값으로 설정하는 것이 바람직하다.
본 발명의 에피택시얼 웨이퍼에 있어서는, 실리콘 기판 상에 형성되는 질화알루미늄 박막의 표면 평탄성의 향상을 실현할 수 있는 효과가 있다.
본 발명의 에피택시얼 웨이퍼의 제조 방법에 있어서는, 실리콘 기판 상에 형성하는 질화알루미늄 박막의 표면 평탄성의 향상을 실현할 수 있는 효과가 있다.
도 1은 실시형태에 따른 에피택시얼 웨이퍼의 개략 단면도이다.
도 2에 있어서, 도 2A는 실리콘 기판을 H2 가스 중에서 1300℃의 기판 온도로 어닐링한 후의 실리콘 기판의 조감 SEM 사진이고, 도 2B는 실리콘 기판을 H2 가스 중에서 1300℃의 기판 온도로 어닐링한 후의 실리콘 기판의 단면 SEM 사진이고, 도 2C는 실리콘 기판을 H2 가스 중에 있어서 1200℃의 기판 온도로 어닐링한 후의 실리콘 기판의 조감 SEM 사진이고, 도 2D는 실리콘 기판을 H2 가스 중에 있어서 1200℃의 기판 온도로 어닐링한 후의 실리콘 기판의 단면 SEM 사진이다.
도 3은 비교예 1에 따른 질화알루미늄 박막의 표면을 광학현미경에 의해 관찰한 표면 형태도이다.
도 4는 실시예에 따른 에피택시얼 웨이퍼에 있어서의 질화알루미늄 박막의 표면을 광학현미경에 의해 관찰한 표면 형태도이다.
도 5에 있어서, 도 5A는 비교예 2에 따른 질화알루미늄 박막의 표면을 광학현미경에 의해 관찰한 표면 형태도이고, 도 5B는 실시예에 따른 에피택시얼 웨이퍼에 있어서의 질화알루미늄 박막의 표면을 광학현미경에 의해 관찰한 표면 형태도이고, 도 5C는 비교예 3에 따른 질화알루미늄 박막의 표면을 광학현미경에 의해 관찰한 표면 형태도이다.
이하, 본 실시형태에 따른 에피택시얼 웨이퍼(1)에 대해 도 1을 참조하여 설명한다.
에피택시얼 웨이퍼(1)는, 실리콘 기판(11)과, 실리콘 기판(11)의 일 표면측에 형성된 질화알루미늄 박막(13)과, 실리콘 기판(11)과 질화알루미늄 박막(13) 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물(12)을 구비하고 있다.
알루미늄 퇴적물(12) 및 Ⅲ족 질화물 반도체 결정인 질화알루미늄 박막(13)은, 감압 MOVPE 장치에 의해 형성되어 있다.
에피택시얼 웨이퍼(1)는, Ⅲ족 질화물 반도체를 이용한 반도체 디바이스의 제조에 이용할 수 있고, 예를 들면, 자외 발광 다이오드 등의 제조에 이용할 수 있다. 즉, 에피택시얼 웨이퍼(1)에는, 웨이퍼 사이즈 및 자외 발광 다이오드의 칩 사이즈에 따른 복수의 자외 발광 다이오드를 형성할 수 있다. 여기서, 에피택시얼 웨이퍼(1)는, 그 위에 형성되는 Ⅲ족 질화물 반도체층의 결정성을 향상시킬 수 있게 된다.
자외 발광 다이오드를 제조하는 경우에는, 예를 들면, 에피택시얼 웨이퍼(1) 상에 제1도전형 제1질화물 반도체층을 형성하고, 그 후, 제1질화물 반도체층에 있어서의 에피택시얼 웨이퍼(1) 측과는 반대측에 AlGaN계 재료로 이루어지는 발광층을 형성하고, 그 후, 발광층에 있어서의 제1질화물 반도체층 측과는 반대측에 제2도전형 제2질화물 반도체층을 형성한다. 그 후, 제1질화물 반도체층에 전기적으로 접속된 제1전극과, 제2질화물 반도체층에 전기적으로 접속된 제2전극을 형성한다. 이 예에서는, 제1질화물 반도체층과 발광층과 제2질화물 반도체층이, 에피택시얼 웨이퍼(1) 상의 Ⅲ족 질화물 반도체층을 구성한다. 이 Ⅲ족 질화물 반도체층은, 예를 들면, 감압 MOVPE 장치에 의해 형성할 수 있다. 따라서, 알루미늄 퇴적물(12)과 질화알루미늄 박막(13)과 Ⅲ족 질화물 반도체층은, 동일한 감압 MOVPE 장치에 의해 형성할 수 있다. 제1전극 및 제2전극은, 예를 들면, 증착 장치 등을 이용하여 형성할 수 있다.
발광층은, 양자우물 구조를 구비하고 있는 것이 바람직하다. 양자우물 구조는, 다중 양자우물 구조여도 좋고, 단일 양자우물 구조여도 좋다. 발광층은, 목적으로 하는 발광 파장의 자외광을 발광하도록 우물층의 Al의 조성을 설정하면 된다. 여기서, AlGaN계 재료로 이루어지는 발광층에서는, Al의 조성을 변화시키는 것에 의해, 발광 파장(발광 피크 파장)을 210~360nm의 범위에서 임의의 발광 파장으로 설정할 수 있다. 예를 들면, 목적으로 하는 발광 파장이 265nm부근인 경우에는, Al의 조성을 0.50으로 설정하면 된다. 또한, 자외 발광 다이오드는, 발광층을 단층 구조로 하여, 발광층과 발광층의 두께 방향의 양측의 층(예를 들면, n형 질화물 반도체층 및 p형 질화물 반도체층)에서 더블 헤테로 구조가 형성되도록 해도 좋다.
제1질화물 반도체층은, 제1도전형이 n형인 경우, n형 질화물 반도체층이 된다. n형 질화물 반도체층은, 발광층으로 전자를 수송하기 위한 것이다. n형 질화물 반도체층의 두께는 일례로서 2㎛로 설정할 수 있지만, 특히 한정되지 않는다. 또한, n형 질화물 반도체층은, n형 AlxGa1-xN(0<x<1)층이다. 여기서, n형 질화물 반도체층을 구성하는 n형 AlxGa1-xN(0<x<1)층의 Al의 조성인 x는, 발광층에서 발광하는 자외광을 흡수하지 않는 조성이면, 특히 한정되지 않는다. 한편, n형 질화물 반도체층의 재료는, AlGaN에 한정되지 않고, 발광층에서 발광하는 자외광을 흡수하지 않는 조성이면, 예를 들면, AlInN, AlGaInN 등이어도 좋다.
제2질화물 반도체층은, 제2도전형이 p형인 경우, p형 질화물 반도체층이 된다. p형 질화물 반도체층은, 발광층으로 정공을 수송하기 위한 것이다. 또한, p형 질화물 반도체층은, p형 AlyGa1-yN(0<y<1)층이다. 여기서, p형 질화물 반도체층을 구성하는 p형 AlyGa1-yN(0<y<1)층의 Al의 조성인 y는, 발광층에서 발광하는 자외광을 흡수하지 않는 조성이면, 특히 한정되지 않는다. p형 질화물 반도체층의 두께는, 200nm 이하가 바람직하고, 100nm 이하가 더 바람직하다.
에피택시얼 웨이퍼(1)의 각 구성 요소에 대해서는, 이하 상세하게 설명한다.
실리콘 기판(11)은, 결정 구조가 다이아몬드 구조의 단결정 실리콘 기판이다. 단결정 실리콘 기판으로서는, 예를 들면, 지름이 50~300mm, 두께가 200~1000㎛ 정도의 실리콘 웨이퍼를 사용할 수 있다. 실리콘 기판(11)의 도전형은, p형, n형 중의 어느 것이어도 좋다. 또한, 실리콘 기판(11)의 저항율은, 특히 한정되지 않는다.
여기서, 질화알루미늄 박막(13)은, 실리콘 기판(11) 측과는 반대측의 표면이 (0001)면인 것이 바람직하다. 이 때문에, 실리콘 기판(11)은, 결정성이 우수한 질화알루미늄 박막(13)을 에피택시얼 성장시키는 관점에서, 질화알루미늄 박막(13)과의 격자 정합성을 고려하여, 상기 일 표면이 (111)면의 단결정 실리콘 기판을 채용하는 것이 바람직하다.
실리콘 기판(11)은, (111)면으로부터의 오프 각이 0~0.3°인 것이 바람직하다. 이에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성할 때는, 다수의 알루미늄 핵이 섬형(island shape)으로 형성되는 것을 억제할 수 있게 되고, 알루미늄 퇴적물(12)을 층형태의 연속막 내지 연속막에 가까운 상태로 할 수 있게 된다. 결과적으로, 에피택시얼 웨이퍼(1)는, 질화알루미늄 박막(13)의 고품질화를 실현할 수 있게 된다. 이는, 알루미늄 퇴적물(12)을 형성하기 위해 공급되는 원자가, 실리콘 기판(11)의 상기 일 표면 상에서 확산되어 안정한 장소에서 퇴적되기 쉬워지고, 실리콘 기판(11)의 오프 각이 작을수록 테라스 폭이 길어, 핵의 밀도를 감소시키기 쉬워지기 때문인 것으로 생각된다.
여기서, 본원 발명자들은, 감압 MOVPE 장치에 의해 실리콘 기판(11) 상에 질화알루미늄 박막(13)을 직접 성장시킨 경우에, 1200℃ 이상의 기판 온도에서 평탄성이 양호한 질화알루미늄 박막(13)이 형성되지 않는 원인에 대해 예의 연구를 했다. 그 일환으로서, 본원 발명자들은, 감압 MOVPE 장치의 반응로 내에 실리콘 기판(11)을 배치한 상태에서, H2 가스만을 공급하여 1200℃ 이상의 기판 온도에서 어닐링 시간을 바꾸어 어닐링하는 실험을 했다. 그리고, 본원 발명자들은, 감압 MOVPE 장치로부터 취출한, 어닐링후의 실리콘 기판(11)에 대해, 광학현미경 및 SEM 각각에 의한 관찰을 진행했다. 광학현미경에 의한 관찰 결과, 본원 발명자들은, 실리콘 기판(11)의 상기 일 표면측에, 다수의 검은 반점의 존재를 확인했다. 여기서, 본원 발명자들은, 반점이 무엇인지 특정하기 위해, 어닐링후의 실리콘 기판(11)에 대해, SEM에 의한 관찰을 진행했다. SEM에 의한 관찰 결과, 본원 발명자들은, 상술한 반점이, 돌기라는 지견을 얻었다.
어닐링후의 실리콘 기판(11)에는, 높이가 1~2㎛ 정도의 돌기가 형성된 것이나, 높이가 0.1~0.2㎛ 정도의 돌기가 형성된 것 등, 다양했다. 본원 발명자들은, 상술한 실험 결과로부터, 기판 온도가 높을수록 돌기의 높이 치수가 커지고, 어닐링 시간이 길수록 돌기의 높이 치수가 커지는 지견을 얻었다. 또한, 본원 발명자들은, 상술한 실험 결과로부터, 실리콘 기판(11)의 상기 일 표면에 형성된 돌기의 높이가, 0.1㎛ 이상이라는 지견을 얻었다. 도 2A, 2B는, 높이가 1~2㎛ 정도의 돌기가 형성된 실리콘 기판(11)의 SEM 사진이다. 도 2C, 2D는, 높이가 0.1~1㎛ 정도의 돌기가 형성된 실리콘 기판(11)의 SEM 사진이다.
또한, 본원 발명자들은, 실리콘 기판(11)에 형성된 돌기의 조성을 조사하기 위해, EDX법(energy dispersive X-ray spectroscopy)에 의한 조성 분석을 했다. EDX에 의한 조성 분석의 결과, 돌기는, 주된 성분이 실리콘과 질소였다. 그리고, 본원 발명자들은, 돌기가 발생한 원인으로서, 감압 MOVPE 장치의 반응로 내에 잔류하고 있던 암모니아가 실리콘 기판(11)과 1200℃ 이상의 고온하에서 반응하여, 질화실리콘이 형성된 것으로 생각했다.
또한, 본원 발명자들은, 이와 같은 돌기가, 질화알루미늄 박막(13) 상에 형성하는 Ⅲ족 질화물 반도체층의 에피택시얼 성장을 저해하고, Ⅲ족 질화물 반도체층을 구비한 반도체 디바이스의 성능 및 제품 비율의 저하를 일으키는 원인인 것으로 생각했다.
그리고, 본원 발명자들은, 실리콘 기판(11)의 상기 일 표면에 질화실리콘이 형성되는 것을 억제하고, 또한, 고품질의 단결정 질화알루미늄 박막(13)을 형성할 수 있게 하기 위해, 실리콘 기판(11)과 질화알루미늄 박막(13) 사이에 알루미늄 퇴적물(12)을 마련하는 것을 생각했다. 즉, 알루미늄 퇴적물(12)은, SiN 형성 억제층으로서 마련했다.
알루미늄 퇴적물(12)의 퇴적 두께는, 0.2nm보다 크고 20nm보다 작은 것이 바람직하다. 여기서, 알루미늄 퇴적물(12)의 퇴적 두께는, 미리 실험적으로 구한 알루미늄 퇴적물(12)의 퇴적 속도에, 알루미늄 퇴적물(12)의 퇴적 시간을 곱한 값이다. 여기서, 퇴적 속도에 대해서는, 퇴적 속도를 구하기 위해 실리콘 기판(11) 상에 비교적 두껍게 퇴적시킨 알루미늄 퇴적물(12)을 SEM에 의해 관찰하고, 단면 SEM 사진으로부터 구한 알루미늄 퇴적물(12)의 두께를, 이 알루미늄 퇴적물(12)의 퇴적 시간으로 나누는 것에 의해 구한 값이다.
알루미늄 퇴적물(12)의 퇴적 두께가 0.2nm보다 작은 값으로 설정되어 있는 경우에는, 알루미늄 퇴적물(12)의 형성후에, 실리콘 기판(11)의 상기 일 표면측에 질화실리콘이 형성되어버린다. 이는, 알루미늄 퇴적물(12)이 섬형 등의 비연속막이 되기 때문에, 알루미늄 퇴적물(12)의 형성후에 H2 가스를 공급하면서 기판 온도를 질화알루미늄 박막(13)의 성장 온도까지 상승시킬 때, 실리콘 기판(11)이 반응로 내에 잔류하고 있는 암모니아(NH3)나, 가열된 주변 부재(예를 들면, 실리콘 기판(11)을 유지하는 서셉터나, 원료 가스의 유로를 형성하는 부재 등)에 부착되어 있는 반응 생성물(질화물 반도체)로부터 이탈한 질소 원자와 반응해버리기 때문인 것으로 생각된다.
또한, 알루미늄 퇴적물(12)의 퇴적 두께가 20nm보다 큰 값으로 설정되어 있는 경우에는, 질화알루미늄 박막(13)의 표면 평탄성 저하의 원인이 된다. 이는, 질화알루미늄 박막(13)을 형성할 때의 기판 온도가 1200℃ 이상이기 때문에, 질화알루미늄 박막(13)의 형성전에 알루미늄 퇴적물(12)의 표면 평탄성이 저하되어버리기 때문인 것으로 생각된다.
질화알루미늄 박막(13)은, 그 위에 형성하는 질화물 반도체층의 관통 전위를 저감하는 동시에 질화물 반도체층의 잔류 변형을 저감하기 위한 버퍼층으로서 이용할 수 있다. 질화알루미늄 박막(13)은, 실리콘 기판(11)의 상기 일 표면상의 알루미늄 퇴적물(12)을 덮도록, 상술한 감압 MOVPE 장치에 의해 형성한다. 질화알루미늄 박막(13)을 성장시킬 때는, 감압 MOVPE 장치의 반응로 내에, 알루미늄의 원료 가스와 질소의 원료 가스를 공급한다. 알루미늄의 원료 가스는, TMA(trimethyl aluminum)이다. TMA의 분해 온도는 300℃이다. 질소의 원료 가스는 NH3이다.
질화알루미늄 박막(13)의 두께는, 예를 들면, 100nm~10㎛ 정도의 범위로 설정하는 것이 바람직하다. 질화알루미늄 박막(13)의 두께는, 표면의 평탄성을 고려하여 100nm 이상으로 하는 것이 바람직하다. 또한, 질화알루미늄 박막(13)의 두께는, 격자 부정합에 기인한 크랙의 발생을 방지하는 관점에서, 10㎛ 이하인 것이 바람직하다.
한편, 질화알루미늄 박막(13)은, 이 질화알루미늄 박막(13)을 형성할 때 불가피하게 혼입되는 H, C, O, Si, Fe 등의 불순물이 존재해도 좋다. 또한, 질화알루미늄 박막(13)은, 도전성 제어를 위해 의도적으로 도입되는 Si, Ge, Be, Mg, Zn, C 등의 불순물을 포함해도 좋다.
이하, 본 실시형태에 따른 에피택시얼 웨이퍼(1)의 제조 방법에 대해 설명한다.
(1) 실리콘 기판(11)을 반응로에 도입하는 공정
이 공정에서는, 상기 일 표면이 (111)면인 실리콘 기판(11)을 감압 MOVPE 장치의 반응로 내에 도입한다. 이 공정에서는, 반응로에 실리콘 기판(11)을 도입하기 전에, 실리콘 기판(11)에 대하 약품에 의한 전처리를 하는 것에 의해, 실리콘 기판(11)의 표면을 청정화하는 것이 바람직하다. 전처리로서는, 예를 들면, SPM(Sulfuric acid Peroxide Mixture)에 의해 유기물의 제거를 진행하고, 그 후, 불산에 의해 산화물의 제거를 진행한다. 또한, 이 공정에서는, 반응로에 실리콘 기판(11)을 도입한 후, 반응로 내를 진공 상태로 한다. 그 후에는, N2 가스 등을 반응로 내에 흘려보내는 것에 의해 반응로 내를 N2 가스로 채우고 나서, 배기하도록 해도 좋다.
(2) 알루미늄 퇴적물(12)을 형성하는 공정(제1공정)
이 공정은, 반응로 내의 압력을 제1소정 압력으로 감압한 후, 반응로 내를 규정 압력으로 유지하면서, 실리콘 기판(11)의 온도인 기판 온도를, 알루미늄 퇴적물(12)을 퇴적시키는 제1소정 온도까지 승온한다. 이 공정은, 그 후, 반응로 내의 압력을 제1소정 압력으로 유지하면서 기판 온도를 제1소정 온도로 유지한 상태에서, 알루미늄의 원료인 TMA 및 캐리어 가스인 H2 가스를 제1소정 시간만큼 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성한다. 제1소정 압력은, 예를 들면, 10kPa≒76Torr로 할 수 있지만, 이에 한정되지 않고, 예를 들면, 1kPa~40kPa 정도의 범위로 설정할 수 있다. 제1소정 온도는, 예를 들면, 900℃로 설정할 수 있지만, 이에 한정되지 않고, 300℃ 이상 1200℃ 미만의 온도 범위 내에서 설정하는 것이 바람직하다. 이는, 기판 온도가 1200℃ 미만이면, 1200℃ 이상의 고온하에서의 실리콘 기판(11)과 잔류 NH3 등과의 반응을 방지할 수 있게 되어, 질화실리콘의 돌기가 발생하는 것을 억제할 수 있기 때문이다. 또한, 이는, 기판 온도를 300℃로 하면 TMA가 분해하여 알루미늄 원자가 단독으로 실리콘 기판(11) 상에 도달할 수 있게 되어, 알루미늄 퇴적물(12)을 형성할 수 있게 되기 때문이다. 여기서, 제1소정 온도는, 500℃~1150℃ 정도의 온도 범위로 설정하는 것이 더 바람직하다. 이는, 기판 온도가 1150℃ 보다 높을 경우에는, 기판 온도가 고온측으로 오버슈트하거나 변동했을 때, 1200℃ 이상이 될 우려가 생기기 때문이다. 또한, 이는, 기판 온도를 500℃ 이상으로 하면, TMA의 분해 효율을 향상시킬 수 있어 거의 100%의 분해 효율할 수 있기 때문이다. 제1소정 시간은, 예를 들면, 6초로 설정할 수 있지만, 이에 한정되지 않고, 예를 들면, 3초~20초 정도의 범위로 설정하는 것이 바람직하다. 이 공정에서는, 캐리어 가스인 H2 가스의 유량에 대한 TMA의 농도를, 예를 들면, 0.010μmol/L 이상 1.0μmol/L 이하로 하는 것이 바람직하다. 이 TMA의 농도가 0.010μmol/L 미만인 경우에는, 알루미늄이 실리콘 기판(11)의 상기 일 표면의 전체적으로 고르게 퍼지기 어려워져, 알루미늄 퇴적물(12)이 형성되지 않는 개소가 생기거나, 알루미늄 퇴적물(12)의 퇴적 두께가 얇은 개소가 생겨버려, 결과적으로 질화알루미늄 박막(13)을 형성하기 전에 질화실리콘의 돌기가 형성되어버린다. 또한, TMA의 농도가 1.0μmol/L보다 높을 경우에는, 알루미늄 퇴적물(12)의 표면이 거칠어져, 그 위에 형성되는 질화알루미늄 박막(13)의 표면도 거칠어지기 때문이다.
한편, 에피택시얼 웨이퍼(1)의 제조 방법에 있어서는, 반응로 내에 도입된 실리콘 기판(11)의 기판 온도를, 제1공정 전에, 규정의 열처리 온도(예를 들면, 900℃)까지 승온하고, 나아가, 이 열처리 온도에 의한 가열에 의해 실리콘 기판(11)의 상기 일 표면을 청정화하도록 해도 좋다. 이 경우에는, 반응로 내에 H2 가스를 공급한 상태에서 실리콘 기판(11)을 가열하는 것에 의해, 청정화를 효과적으로 할 수 있다.
(3) 질화알루미늄 박막(13)을 형성하는 공정(제2공정)
이 공정에서는, 제1공정 후에 기판 온도를 1200℃ 이상 1400℃ 이하의 제2소정 온도로 하고 나서 TMA 및 질소의 원료 가스인 NH3을 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면측에 질화알루미늄 박막(13)을 형성한다.
더욱 구체적으로 설명하면, 이 공정에서는, 실리콘 기판(11)의 기판 온도를, 제2소정 온도에 설정한다. 이 제2소정 온도는, 결함이 적은 고품질의 질화알루미늄 박막(13)을 형성하기 위해, 1300℃로 설정하고 있지만, 이에 한정되지 않고, 1200℃ 이상 1400℃ 이하의 온도 범위로 설정하는 것이 바람직하고, 1250~1350℃의 온도 범위로 설정하는 것이 더 바람직하다. 이 공정에서는, 기판 온도가 1200℃ 미만인 경우, 결함이 적은 고품질의 질화알루미늄 박막(13)을 형성할 수 없다. 또한, 이 공정에서는, 기판 온도가 1400℃ 보다 고온이 되면, 질화알루미늄 박막의 표면이 거칠어져버려, 평탄성이 저하된다.
이 공정에서는, 예를 들면, 반응로 내에 H2 가스만을 공급하여 반응로 내의 압력을 제2소정 압력으로 유지하면서, 기판 온도를 제1소정 온도에서 제2소정 온도까지 상승시킨다. 제2소정 압력은, 제1소정 압력과 같은 값이 바람직하지만, 다른 값이어도 좋다. 이 공정에서는, 그 후, 기판 온도를 제2소정 온도로 유지한 상태에서, 알루미늄의 원료인 TMA, TMA의 캐리어 가스인 H2 가스 및 질소의 원료인 NH3을 반응로 내에 공급하여 질화알루미늄 박막(13)을 형성한다(에피택시얼 성장시킨다).
이 공정에서는, TMA와 NH3을 동시에 공급하여 질화알루미늄 박막(13)을 에피택시얼 성장시키는 성장 방법(이하, "동시 공급 성장법"이라 칭한다)을 채용하고 있다. 이 공정에서는, 동시 공급 성장법에 한정되지 않고, 예를 들면, TMA와 NH3의 공급 타이밍을 다르게 하여 질화알루미늄 박막(13)을 에피택시얼 성장시키는 성장 방법(이하, "교대 공급 성장법"이라 칭한다)을 채용해도 좋다. 또한, 이 공정에서는, 동시 공급 성장법과 교대 공급 성장법을 시계열적으로 조합해도 좋다. 또한, 이 공정에서는, TMA를 연속으로 공급하고 또한 NH3을 간헐적으로 공급하여 성장시키는 성장 방법(이하, "펄스 공급 성장법"이라 칭한다)을 채용해도 좋고, 동시 공급 성장법과 펄스 공급 성장법을 시계열적으로 조합해도 좋다. TMA와 NH3의 몰비를 나타내는 V/Ⅲ비는, 동시 공급 성장법, 교대 공급 성장법, 펄스 공급 성장법 모두, 1 이상 5000 이하인 것이 바람직하다. 이 공정에 있어서의 규정 압력(성장 압력)의 값은, 일례이며, 특히 한정되지 않는다. 한편, 질화알루미늄 박막(13)의 표면 평탄성을 좌우하는 기판 온도 이외의 파라미터로서, V/Ⅲ비, TMA의 공급량, 성장 압력 등도 생각되지만, 기판 온도가 가장 본질적인 파라미터인 것으로 생각된다.
상술한 (1)의 공정에 있어서 감압 MOVPE 장치의 반응로 내에 실리콘 기판(11)을 도입한 후, (3)의 공정이 종료할 때까지는, 감압 MOVPE 장치의 반응로 내에서 연속적으로 진행하는 것에 의해, 에피택시얼 웨이퍼(1)가 제조된다. 이 에피택시얼 웨이퍼(1)를 바로 자외 발광 다이오드의 제조에 제공하는 경우에는, 감압 MOVPE 장치로부터 에피택시얼 웨이퍼(1)를 취출하지 않고, 이 에피택시얼 웨이퍼(1) 상에 상술한 제1질화물 반도체층, 발광층 및 제2질화물 반도체층 등으로 이루어지는 Ⅲ족 질화물 반도체층을 차례로 형성하고, 그 후, 기판 온도를 실온부근까지 강온시켜, 감압 MOVPE 장치로부터 취출하도록 하면 된다.
이상으로 설명한 본 실시형태에 따른 에피택시얼 웨이퍼(1)는, 실리콘 기판(11)과, 실리콘 기판(11)의 일 표면측에 형성된 질화알루미늄 박막(13)과, 실리콘 기판(11)과 질화알루미늄 박막(13) 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물(12)을 구비하고 있다. 이에 의해, 에피택시얼 웨이퍼(1)는, 질화알루미늄 박막(13)의 형성전에 실리콘 기판(11)의 상기 일 표면측에 질화실리콘이 형성되는 것을 억제할 수 있게 되어, 실리콘 기판(11) 상에 형성되는 질화알루미늄 박막(13)의 표면 평탄성의 향상을 실현할 수 있게 된다.
또한, 본 실시형태에 따른 에피택시얼 웨이퍼(1)의 제조 방법은, 실리콘 기판(11)을 준비하여 감압 MOVPE 장치의 반응로 내에 배치한 상태에서, 제1공정, 제2공정을 차례로 진행한다. 제1공정은, 실리콘 기판(11)의 온도인 기판 온도를 300℃ 이상 1200℃ 미만의 제1소정 온도로 하고 나서 알루미늄의 원료 가스인 TMA를 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성한다. 제2공정은, 실리콘 기판(11)의 기판 온도를 1200℃ 이상 1400℃ 이하의 제2소정 온도로 하고 나서 TMA 및 질소의 원료 가스인 NH3을 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면측에 질화알루미늄 박막(13)을 형성한다. 그러나, 본 실시형태에 따른 에피택시얼 웨이퍼(1)의 제조 방법에서는, 제2공정 전에 제1공정을 마련하는 것에 의해, 실리콘 기판(11)의 상기 일 표면측에 질화실리콘이 형성되는 것을 억제할 수 있게 되어, 실리콘 기판(11) 상에 형성하는 질화알루미늄 박막(13)의 표면 평탄성의 향상을 실현할 수 있게 된다.
본 실시형태에 따른 에피택시얼 웨이퍼(1)의 제조 방법에 있어서, 제1공정에서는, 알루미늄 퇴적물(12)의 퇴적 두께를, 0.2nm보다 크고 20nm보다 작은 값으로 설정하는 것이 바람직하다. 이에 의해, 에피택시얼 웨이퍼(1)의 제조 방법에서는, 실리콘 기판(11) 상에 형성하는 질화알루미늄 박막(13)의 표면 평탄성의 향상을 실현할 수 있게 된다. 여기서, 제1공정에서는, 캐리어 가스인 H2 가스의 유량에 대한 TMA의 농도를, 0.010μmol/L 이상 1.0μmol/L 이하로 하는 것이 바람직하다. 이에 의해, 에피택시얼 웨이퍼(1)의 제조 방법에서는, 실리콘 기판(11) 상에 형성하는 질화알루미늄 박막(13)의 표면 평탄성의 향상을 실현할 수 있게 된다.
(실시예)
실시예에서는, 실시형태에서 설명한 에피택시얼 웨이퍼(1)의 제조 방법에 따라 에피택시얼 웨이퍼(1)를 제조했다.
실리콘 기판(11)으로서는, 도전형이 n형, 비저항이 1~3Ω·cm, 두께가 430㎛, 상기 일 표면이 (111)면인 실리콘 웨이퍼를 준비했다.
감압 MOVPE 장치에 실리콘 기판(11)을 도입하기 전의 전처리로서는, SPM(Sulfuric acid Peroxide Mixture)에 의해 유기물의 제거를 진행하고, 그 후, 불산에 의해 산화물의 제거를 진행했다.
반응로에 실리콘 기판(11)을 도입한 후에는, 반응로의 내부를 진공 상태로 하고, 그 후, 반응로 내의 압력을 제1소정 압력인 10kPa로 감압한 후, 반응로 내를 제1소정 압력으로 유지하면서 기판 온도를, 제1소정 온도인 900℃까지 승온했다. 제1공정에서는, 반응로 내의 압력을 제1소정 압력으로 유지하면서 기판 온도를 900℃로 유지한 상태에서, TMA 및 H2 가스를 제1소정 시간인 6초동안만 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성했다. 알루미늄 퇴적물(12)을 형성하는 제1공정에서는, TMA의 유량을 표준 상태에서 0.02L/min, 즉, 20SCCM(standard cc per minute), H2 가스의 유량을 표준 상태에서 100L/min, 즉, 100SLM(standard liter per minute)으로 각각 설정했다. 여기서, H2 가스의 유량에 대한 TMA의 농도는, 0.28μmol/L이다.
알루미늄 퇴적물(12)을 형성한 후에는, 기판 온도를 제2소정 온도인 1300℃까지 승온하고, 반응로 내의 압력을 제1소정 압력과 같은 제2소정 압력(10kPa)으로 유지하면서 기판 온도를 1300℃로 유지한 상태에서, TMA, H2 가스 및 NH3을 반응로 내에 공급하는 것에 의해, 막두께가 약 300nm인 질화알루미늄 박막(13)을 형성했다. 질화알루미늄 박막(13)을 형성하는 제2공정에서는, TMA의 유량을 표준 상태에서 0.1L/min, H2 가스의 유량을 표준 상태에서 100L/min, NH3의 유량을 표준 상태에서 1L/min으로 각각 설정했다.
(비교예 1)
비교예 1에서는, 실시예와 동일한 사양의 실리콘 기판(11)을 준비했다. 감압 MOVPE 장치에 실리콘 기판(11)을 도입하기 전의 전처리는, 실시예와 동일하게 했다. 반응로에 실리콘 기판(11)을 도입한 후에는, 반응로의 내부를 진공 상태로 하고, 그 후, 반응로 내의 압력을 제2소정 압력(10kPa)으로 감압한 후, 반응로 내를 제2소정 압력으로 유지하면서 기판 온도를, 제2소정 온도인 1300℃까지 승온하고, 실시예와 같은 조건으로 질화알루미늄 박막(13)을 형성했다.
(비교예 2)
비교예 2에서는, 실시예와 동일한 사양의 실리콘 기판(11)을 준비했다. 감압 MOVPE 장치에 실리콘 기판(11)을 도입하기 전의 전처리는, 실시예와 동일하게 했다. 반응로에 실리콘 기판(11)을 도입한 후에는, 반응로의 내부를 진공 상태로 하고, 그 후, 반응로 내의 압력을 제1소정 압력(10kPa)으로 감압한 후, 반응로 내를 제1소정 압력으로 유지하면서 기판 온도를, 제1소정 온도인 900℃까지 승온했다. 제1공정에서는, 반응로 내의 압력을 제1소정 압력으로 유지하면서 기판 온도를 900℃로 유지한 상태에서, TMA 및 H2 가스를 제1소정 시간인 6초동안만 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성했다. 알루미늄 퇴적물(12)을 형성하는 제1공정에서는, TMA의 유량을 표준 상태에서 0.0007L/min, 즉, 0.7SCCM, H2 가스의 유량을 표준 상태에서 100L/min, 즉, 100SLM으로 각각 설정했다. 여기서, H2 가스의 유량에 대한 TMA의 농도는, 0.0098μmol/L이다. 한편, 이 알루미늄 퇴적물(12)의 퇴적 조건은, 퇴적 두께를 0.2nm로 설정한 경우이다.
알루미늄 퇴적물(12)을 형성한 후에는, 기판 온도를 제2소정 온도인 1300℃까지 승온하고, 실시예와 같은 조건으로 질화알루미늄 박막(13)을 형성했다.
(비교예 3)
비교예 3에서는, 실시예와 동일한 사양의 실리콘 기판(11)을 준비했다. 감압 MOVPE 장치에 실리콘 기판(11)을 도입하기 전의 전처리는, 실시예와 동일하게 했다. 반응로에 실리콘 기판(11)을 도입한 후에는, 반응로의 내부를 진공 상태로 하고, 그 후, 반응로 내의 압력을 제1소정 압력(10kPa)으로 감압한 후, 반응로 내를 제1소정 압력으로 유지하면서 기판 온도를, 제1소정 온도인 900℃까지 승온했다. 제1공정에서는, 반응로 내의 압력을 제1소정 압력으로 유지하면서 기판 온도를 900℃로 유지한 상태에서, TMA 및 H2 가스를 제1소정 시간인 6초동안만 반응로 내에 공급하는 것에 의해, 실리콘 기판(11)의 상기 일 표면 상에 알루미늄 퇴적물(12)을 형성했다. 알루미늄 퇴적물(12)을 형성하는 제1공정에서는, TMA의 유량을 표준 상태에서 0.08L/min, 즉, 80SCCM, H2 가스의 유량을 표준 상태에서 100L/min, 즉, 100SLM으로 각각 설정했다. 여기서, H2 가스의 유량에 대한 TMA의 농도는, 1.1μmol/L이다. 한편, 이 알루미늄 퇴적물(12)의 퇴적 조건은, 퇴적 두께를 20nm로 설정한 경우이다.
알루미늄 퇴적물(12)을 형성한 후에는, 기판 온도를 제2소정 온도인 1300℃까지 승온하고, 실시예와 같은 조건으로 질화알루미늄 박막(13)을 형성했다.
비교예 1의 제조 방법으로 제작한 실리콘 기판(11) 상의 질화알루미늄 박막(13)의 표면은, 광학현미경으로 관찰한 결과, 도 3에 나타내는 바와 같이, 검은 반점이 다수 발생되어 있었다. 이 반점은, SEM에 의한 관찰 결과로부터, 높이가 0.1㎛ 이상의 돌기인 것을 알았다. 또한, EDX에 의한 조성 분석에 의해, 이 돌기의 주된 성분은, 실리콘과 질소인 것을 알았다. 이에 대해, 실시예의 제조 방법으로 제작한 실리콘 기판(11) 상의 질화알루미늄 박막(13)의 표면은, 광학현미경으로 관찰한 결과, 도 4에 나타내는 바와 같은 경면이 얻어졌다.
도 5A, 5B 및 5C는, 비교예 2, 실시예 및 비교예 3에서 형성한 질화알루미늄 박막(13)의 각각의 표면을 광학현미경에 의해 관찰한 결과를 나타내고 있다.
비교예 2의 질화알루미늄 박막(13)의 표면에는, 도 5A에 나타내는 바와 같이, 돌기(검은 반점)가 관찰된 것에 대해, 실시예의 질화알루미늄 박막(13)의 표면은, 도 5B에 나타내는 바와 같은 경면이며, 돌기는 존재하지 않았다. 한편, 비교예 2의 질화알루미늄 박막(13) 표면의 돌기의 수는, 질화알루미늄 박막(13)의 면내 전체에서 10개였다. 이에 의해, 비교예 2에서는, 비교예 1에 비해, 질화실리콘의 형성이 거의 억제되어 있는 것으로 생각된다. 그 때문에, 제1공정에 있어서의 TMA의 H2 가스의 유량에 대한 농도는, 0.010μmol/L 이상이 바람직한 것으로 생각된다.
비교예 3의 질화알루미늄 박막(13)의 표면에는, 도 5C에 나타내는 바와 같이, 돌기가 보이지 않지만, 약간 거친 것이 보여졌다. 질화알루미늄 박막(13)의 표면이 거칠어진 원인으로서는, 실리콘 기판(11)의 표면에서 과잉으로 퇴적된 알루미늄 퇴적물(12)의 표면이, 제2공정의 기판 온도에 기인하여 거칠어져버린 것이 영향을 미친 것으로 생각된다. 그 때문에, 제1공정에 있어서의 TMA의 H2 가스의 유량에 대한 농도는, 1.0μmol/L 이하가 바람직한 것으로 생각된다.

Claims (3)

  1. 실리콘 기판과, 상기 실리콘 기판의 일 표면측에 형성된 질화알루미늄 박막과, 상기 실리콘 기판과 상기 질화알루미늄 박막 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물을 구비하는 것을 특징으로 하는 에피택시얼 웨이퍼.
  2. 실리콘 기판과, 상기 실리콘 기판의 일 표면측에 형성된 질화알루미늄 박막과, 상기 실리콘 기판과 상기 질화알루미늄 박막 사이에 마련되어 질화실리콘의 형성을 억제하는 알루미늄 퇴적물을 구비하는 에피택시얼 웨이퍼의 제조 방법에 있어서,
    상기 실리콘 기판을 준비하여 감압 MOVPE 장치의 반응로 내에 배치한 상태에 있어서, 상기 실리콘 기판의 온도인 기판 온도를 300℃ 이상 1200℃ 미만의 제1소정 온도로 하고 나서 알루미늄의 원료 가스인 트리메틸알루미늄을 상기 반응로 내에 공급하는 것에 의해, 상기 실리콘 기판의 상기 일 표면 상에 상기 알루미늄 퇴적물을 형성하는 제1공정과,
    상기 제1공정 후에 상기 기판 온도를 1200℃ 이상 1400℃ 이하의 제2소정 온도로 하고 나서 상기 트리메틸알루미늄 및 질소의 원료 가스인 암모니아를 상기 반응로 내에 공급하는 것에 의해, 상기 실리콘 기판의 상기 일 표면측에 상기 질화알루미늄 박막을 형성하는 제2공정을 포함하는 것을 특징으로 하는 에피택시얼 웨이퍼의 제조 방법.
  3. 제2항에 있어서,
    상기 제1공정에서는, 상기 알루미늄 퇴적물의 퇴적 두께를, 0.2nm보다 크고 20nm보다 작은 값으로 설정하는 것을 특징으로 하는 에피택시얼 웨이퍼의 제조 방법.
KR1020157008566A 2012-09-06 2013-03-08 에피택시얼 웨이퍼 및 그 제조 방법 KR20150052246A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012196104A JP6090899B2 (ja) 2012-09-06 2012-09-06 エピタキシャルウェハの製造方法
JPJP-P-2012-196104 2012-09-06
PCT/JP2013/001502 WO2014038105A1 (ja) 2012-09-06 2013-03-08 エピタキシャルウェハ及びその製造方法

Publications (1)

Publication Number Publication Date
KR20150052246A true KR20150052246A (ko) 2015-05-13

Family

ID=50236746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157008566A KR20150052246A (ko) 2012-09-06 2013-03-08 에피택시얼 웨이퍼 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20150221502A1 (ko)
JP (1) JP6090899B2 (ko)
KR (1) KR20150052246A (ko)
TW (1) TW201411698A (ko)
WO (1) WO2014038105A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185398B2 (ja) 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
CN107078034B (zh) 2014-11-07 2020-10-23 住友化学株式会社 半导体基板以及半导体基板的检查方法
JP6540270B2 (ja) * 2015-06-24 2019-07-10 株式会社デンソー 炭化珪素半導体のエピタキシャル成長装置
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403194B2 (ja) * 1991-12-26 2003-05-06 キヤノン株式会社 Ｃｖｄ装置及びｃｖｄ法
JPH10242055A (ja) * 1997-02-26 1998-09-11 Agency Of Ind Science & Technol 窒化物半導体成膜方法
JP3707211B2 (ja) * 1997-07-24 2005-10-19 富士電機ホールディングス株式会社 Ｉｉｉ族窒化物半導体薄膜の製造方法
JP4277361B2 (ja) * 1999-05-20 2009-06-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
GB9916549D0 (en) * 1999-07-14 1999-09-15 Arima Optoelectronics Corp Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
JP2003332126A (ja) * 2002-05-13 2003-11-21 National Institute Of Advanced Industrial & Technology 磁性材料及びその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
JP2012054427A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 化合物半導体の製造方法

Also Published As

Publication number Publication date
WO2014038105A1 (ja) 2014-03-13
US20150221502A1 (en) 2015-08-06
TW201411698A (zh) 2014-03-16
JP2014053411A (ja) 2014-03-20
JP6090899B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
KR100712753B1 (ko) 화합물 반도체 장치 및 그 제조방법
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP3656606B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
TW201331987A (zh) 複合基材、其製造方法與發光元件
JP6120204B2 (ja) エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2008263023A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US20120021549A1 (en) Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP2008109084A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
JP2007335484A (ja) 窒化物半導体ウェハ
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
KR20150052246A (ko) 에피택시얼 웨이퍼 및 그 제조 방법
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP3991823B2 (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP4222287B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
US9287441B2 (en) Method for manufacturing semiconductor device
CN110050330B (zh) Iii族氮化物半导体
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
JPH09293678A (ja) ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid