CN107078034B - 半导体基板以及半导体基板的检查方法 - Google Patents

半导体基板以及半导体基板的检查方法 Download PDF

Info

Publication number
CN107078034B
CN107078034B CN201580059596.5A CN201580059596A CN107078034B CN 107078034 B CN107078034 B CN 107078034B CN 201580059596 A CN201580059596 A CN 201580059596A CN 107078034 B CN107078034 B CN 107078034B
Authority
CN
China
Prior art keywords
layer
crystal layer
crystal
semiconductor substrate
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580059596.5A
Other languages
English (en)
Other versions
CN107078034A (zh
Inventor
山田永
山本大贵
笠原健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN107078034A publication Critical patent/CN107078034A/zh
Application granted granted Critical
Publication of CN107078034B publication Critical patent/CN107078034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20008—Constructional details of analysers, e.g. characterised by X-ray source, detector or optical system; Accessories therefor; Preparing specimens therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体基板以及半导体基板的检查方法，其中，在使用外延生长法在Si基板上形成III族氮化物半导体层的情况下，满足该III族氮化物半导体层要求的耐电压等特性，并且，在确保薄膜电阻等物性值的面内均匀性的同时翘曲量小。本发明提供一种半导体基板，其中，硅基板上的氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，反应抑制层、应力产生层以及活性层从硅基板侧起按反应抑制层、应力产生层、活性层的顺序配置，应力产生层具有：第1晶体层，块状晶体状态下的晶格常数为a1；以及第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(a1＜a2)。

Description

半导体基板以及半导体基板的检查方法
技术领域
本发明涉及半导体基板以及半导体基板的检查方法。
背景技术
正在研究在Si基板上对III族氮化物半导体进行晶体生长的技术。例如，专利文献1公开了以抑制在器件化的工序中产生的破裂为目的而完成的III族氮化物外延基板。该III族氮化物外延基板的特征在于，具有：Si基板；初始层，与该Si基板相接；以及超晶格层叠体，形成在该初始层上，且具有多组层叠体，该层叠体依次具有由Al组成比超过0.5且为1以下的AlGaN构成的第1层以及由Al组成比超过0且为0.5以下的AlGaN构成的第2层，所述第2层的Al组成比随着远离所述基板而递减。
例如，专利文献2公开了一种能够抑制产生氮化物半导体层的破裂(裂纹)、晶体缺陷、翘曲且能够提高生产性的化合物半导体基板。该化合物半导体基板具备：硅单晶基板，晶面方位为(111)面；第1缓冲层，形成在所述硅单晶基板上，且由AlxGa1-xN单晶(0＜x≤1)构成；第2缓冲层，形成在所述第1缓冲层上，且交替地层叠有多个第1单层和第2单层，第1单层由厚度为250nm以上且350nm以下的AlyGa1-yN单晶(0≤y＜0.1)构成，第2单层由厚度为5.0nm以上且20nm以下的AlzGal-zN单晶(0.9＜z≤1)构成；以及半导体元件形成区域，形成在所述第2缓冲层上，且包含至少1层以上的氮化物类半导体单晶层。
例如，专利文献3公开了能够在抑制晶片的翘曲的同时进一步降低漏电流的半导体电子器件。该半导体电子器件是具备隔着缓冲层层叠在基板上的化合物半导体层的半导体电子器件，所述缓冲层具有在使用Al组成为0.2以下的氮化物类化合物半导体形成的第1层上层叠有使用Al组成为0.8以上的氮化物类化合物半导体形成的第2层的复合层。
非专利文献1～3记载了在Si基板上形成AlN层的技术。在该非专利文献1～3公开了对形成在Si基板上的AlN层的表面进行显微观察的图像，根据该图像可确认，在AlN层形成有许多孔。
在非专利文献4有如下记载，即，“如果能够进行交替地层叠GaN和AlN而使GaN上的AlN弛豫并在AlN上的GaN残留有压缩应力那样的生长，则可预想到能够使用GaN/AlN的应变周期构造(被称为应变层超晶格(Strained Layer Super-lattice)。以下记为SLS)使膜整体具有压缩应力。除了SLS以外，即使设为如下组合，即，越是层叠在上方的膜，晶格常数越扩大，也认为能够施加压缩应力。”
在先技术文献
专利文献
专利文献1：日本特开2013-021124号公报
专利文献2：日本特开2010-232322号公报
专利文献3：日本特开2008-171843号公报
非专利文献
非专利文献1：Y.Ohba.R.Sato，J.Crystal Growth 221，258(2000).
非专利文献2：G.Sarusi et al.，J.Electron.Mater.35，L15(2006).
非专利文献3：M.Tungare et al.，J.Appl.Phys.113，163108(2013).
非专利文献4：K.Matsumoto et al.，J.Vac.Soc.Jpn.54，6(2011)，p376-380.
发明内容
发明要解决的课题
在Si基板上形成III族氮化物半导体层的情况下，因为Si与III族氮化物半导体晶体的热膨胀系数不同，所以会产生基板的翘曲、III族氮化物半导体层的破裂(裂纹)。因此，像在前述的专利文献以及非专利文献记载的那样，形成产生内部压缩应力的层(应力产生层)，使该压缩应力与因热膨胀系数不同而在氮化物晶体层产生的拉伸应力相平衡，从而抑制恢复为室温的状态下的半导体基板的翘曲，并防止III族氮化物半导体层的破裂。
但是，在使用应力产生层来抑制半导体基板的翘曲时，会设计成使基板温度恢复为室温的状态下的翘曲变小，因此在基板处于高温状态的外延生长过程中，会在基板产生翘曲。在基板翘曲的状态下，难以遍及基板表面的整个区域均匀地控制微观的生长条件，此外，由于微观的生长条件对晶体品质以及薄膜电阻等特性的影响大，所以难以在降低室温中的基板的翘曲的同时遍及基板面内的整个区域均匀地维持晶体品质等特性。特别是，在使用6英寸等大的Si基板的情况下，外延生长过程中的翘曲量也会增大，因此更难以将恢复为室温时的翘曲量抑制得低且维持晶体品质等的均匀性。
此外，在Si基板上形成III族氮化物半导体层的情况下，以抑制构成Si基板的Si原子与III族原子包含的Ga原子的反应为目的，在Si基板与应力产生层之间配置反应抑制层。但是，本发明的发明人通过实验研究了解到，该反应抑制层除了具有抑制Si原子与Ga原子的反应的功能以外，根据与Si基板的界面的状态，对基板的翘曲的影响也大。因而，为了在有效地保护Si基板表面的同时适当地抑制基板的翘曲，需要恰当地控制反应抑制层的生长。
本发明的目的在于，提供如下的半导体基板，即，在使用外延生长法在Si基板上形成III族氮化物半导体层的情况下，满足该III族氮化物半导体层要求的耐电压等特性，并且，在确保薄膜电阻等物性值的面内均匀性的同时翘曲量小。特别是，其目的在于，提供一种即使在使用6英寸以上的大的Si基板的情况下也可确保上述的要求特性以及面内均匀性且翘曲量小的半导体基板。本发明的目的还在于，提供一种半导体基板，其能够在有效地保护Si基板的表面的同时确保上述的要求特性、面内均匀性，并且能够抑制翘曲。
用于解决课题的技术方案
为了解决上述课题，在本发明的第1方式中，提供一种半导体基板，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，其中，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，所述应力产生层具有：第1晶体层，块状晶体状态下的晶格常数为a1；以及第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(a1＜a2)。
所述第1晶体层可以具有包含2×1018cm-3以下的碳原子的部分，进而，所述第1晶体层可以具有包含1×1018cm-3以下的碳原子的部分。在所述第1晶体层的厚度超过5.0nm且不足20nm的情况下，所述第1晶体层可以具有包含5×1018cm-3以下的碳原子的部分。所述第2晶体层可以具有包含1×1018cm-3以上的碳原子的部分，进而，所述第2晶体层可以具有包含5×1018cm-3以上的碳原子的部分。
优选所述第1晶体层的厚度超过5.0nm且不足20nm，在该情况下，优选所述第2晶体层的厚度为10nm以上且300nm以下。若第2晶体层的厚度超过300nm，则半导体基板翘曲成上凸的倾向就会变强，因此第2晶体层的厚度优选为300nm以下，更优选为200nm以下，进一步优选为100nm。另外，所述第1晶体层的厚度优选为超过5.0nm且不足10nm，进一步优选为超过6.0nm且不足10nm，特别优选为超过6.0nm且不足9nm。
可以在所述反应抑制层的所述应力产生层侧的面以1×108个/cm2以上且1×109个/cm2以下的密度具有面积为7×10-12cm2以上的孔，在该情况下，优选在所述反应抑制层具有的所述孔的面积相对于整个面积的比为4％以下。
所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的衍射面(-1-14)中的Qx值能够设为超过-0.6427且不足-0.63977，在该情况下，优选构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度设为0.006至0.009rlu(倒晶格空间单位)的范围。在此，衍射面(-1-14)是用密勒指数标记的X射线的衍射面，是指基于密勒指数的面(hkl)的标记中的h＝-1、k＝-1、1＝4的情况。另外，指数-1有时标记为在1上画横线的记号(杠1)。
可以是，所述第1晶体层为AlxGa1-xN(0.9≤x≤1)，且所述第2晶体层为AlyGal-yN(0≤y≤0.3)。
所述应力产生层可以具有多个由所述第1晶体层以及所述第2晶体层构成的二层层叠。所述应力产生层还可以具有第3晶体层，所述第3晶体层位于与所述第2晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a3(a2＜a3)。所述应力产生层还可以具有第4晶体层，所述第4晶体层位于与第n晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数a4大于所述第n晶体层的晶格常数，所述第n晶体层位于所述第2晶体层的所述活性层侧。所述应力产生层还可以具有：第5晶体层，块状晶体状态下的晶格常数为a5；以及第6晶体层，位于与所述第5晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a6(a5＜a6)。
所述氮化物晶体层还可以具有中间层，所述中间层在所述反应抑制层与所述应力产生层之间位于与所述反应抑制层相接的位置，且块状晶体状态下的晶格常数大于所述反应抑制层的晶格常数。所述氮化物晶体层的厚度可以为500nm以上且13000nm以下。所述应力产生层可以包含1×1019cm-3以上的碳原子。
可以是，所述反应抑制层的厚度为30nm以上且300nm以下，所述硅基板的厚度为400μm以上，所述硅基板的直径为100mm以上，优选为150mm以上。此外，所述硅基板的直径可以为200mm以上。所述活性层的表面可以是镜面。
在本发明的第2方式中，提供一种半导体基板的检查方法，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，在所述半导体基板的检查方法中，在所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的Qx值超过-0.6427且不足-0.63977的情况下，判定为合格。
除了所述Qx值超过-0.6427且不足-0.63977的情况以外，还可以在构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度为0.006至0.009rlu的范围的情况下，判定为合格。
在本发明的第3方式中，提供一种半导体基板，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，其中，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，所述应力产生层具有：第1晶体层，块状晶体状态下的晶格常数为a1，且厚度超过5.0nm且不足20nm；以及第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(a1＜a2)。半导体基板也可以与上述的第1方式同样地，进一步具备追加的结构。
在本发明的第4方式中，提供一种半导体基板，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，其中，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，在所述反应抑制层的所述应力产生层侧的面，以1×108个/cm2以上且1×109个/cm2以下的密度具有面积为7×10-12cm2以上的孔。半导体基板也可以与上述的第1方式同样地，进一步具备追加的结构。
在本发明的第5方式中，提供一种半导体基板，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，其中，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的衍射面(-1-14)中的Qx值超过-0.6427且不足-0.63977。半导体基板也可以与上述的第1方式同样地，进一步具备追加的结构。
在本发明的第6方式中，提供一种半导体基板，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，其中，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，所述应力产生层具有：第1晶体层，块状晶体状态下的晶格常数为a1；以及第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(al＜a2)，所述第1晶体层具有包含2×1018cm-3以下的碳原子的部分。半导体基板也可以与上述的第1方式同样地，进一步具备追加的结构。
(一般的公开)
半导体基板可以具有硅基板和所述硅基板上的氮化物晶体层。所述氮化物晶体层可以至少具有从抑制硅原子与III族原子的反应的反应抑制层、产生压缩应力的应力产生层、以及形成电子元件的活性层中选择的任一层。在一个例子中，所述氮化物晶体层可以具有全部的所述反应抑制层、所述应力产生层、以及所述活性层。在另一个例子中，所述氮化物晶体层可以具有所述反应抑制层以及所述应力产生层。在另一个例子中，所述氮化物晶体层可以具有所述反应抑制层以及所述活性层。在另一个例子中，所述氮化物晶体层可以具有所述应力产生层以及所述应力产生层。
所述反应抑制层、所述应力产生层以及所述活性层可以从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置。所述应力产生层可以至少具有第1晶体层和第2晶体层中的任一个，所述第1晶体层在块状晶体状态下的晶格常数为a1，所述第2晶体层可以位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(a1＜a2)。在一个例子中，所述应力产生层可以具有所述第1晶体层以及所述第2晶体层这两者。
所述第1晶体层可以具有包含2×1018cm-3以下的碳原子的部分。所述第1晶体层可以具有包含1×1018cm-3以下的碳原子的部分。所述第1晶体层的厚度可以超过5.0nm且不足20nm。所述第2晶体层的厚度可以为10nm以上且300nm以下。可以在所述反应抑制层的所述应力产生层侧的面以1×108个/cm2以上且1×109个/cm2以下的密度具有面积为7×10-12cm2以上的孔。在所述反应抑制层具有的所述孔的面积相对于整个面积的比可以为4％以下。所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的衍射面(-1-14)中的Qx值可以超过-0.6427，且可以不足-0.63977。构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度可以为0.006至0.009rlu(倒晶格空间单位)的范围。所述第1晶体层可以具有包含5×1018cm-3以下的碳原子的部分。所述第2晶体层可以具有包含1×1018cm-3以上的碳原子的部分。所述第2晶体层可以具有包含5×1018cm-3以上的碳原子的部分。所述第1晶体层可以是AlxGa1-xN(0.9≤x≤1)。所述第2晶体层可以是AlyGa1-yN(0≤y≤0.3)。所述应力产生层可以具有多个由所述第1晶体层以及所述第2晶体层构成的二层层叠。所述应力产生层可以具有第3晶体层，所述第3晶体层可以位于与所述第2晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a3(a2＜a3)。所述应力产生层可以具有第4晶体层，所述第4晶体层可以位于与第n晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数a4大于所述第n晶体层的晶格常数，所述第n晶体层位于所述第2晶体层的所述活性层侧。所述应力产生层可以至少具有第5晶体层和第6晶体层中的任一个，所述第5晶体层在块状晶体状态下的晶格常数为a5，所述第6晶体层位于与所述第5晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a6(a5＜a6)。在一个例子中，所述应力产生层可以具有所述第5晶体层以及所述第6晶体层这两者。所述氮化物晶体层可以具有中间层，所述中间层可以在所述反应抑制层与所述应力产生层之间位于与所述反应抑制层相接的位置，且块状晶体状态下的晶格常数大于所述反应抑制层的晶格常数。所述氮化物晶体层的厚度可以是500nm以上且13000nm以下。所述应力产生层可以包含1×1019cm-3以上的碳原子。所述反应抑制层的厚度可以为30nm以上且300nm以下。所述硅基板的厚度可以为400μm以上。所述硅基板的直径可以为100mm以上。所述活性层的表面可以是镜面。
在以上说明的半导体基板的检查方法中，可以在所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的Qx值超过-0.6427且不足-0.63977的情况下，判定为合格。除了所述Qx值超过-0.6427且不足-0.63977的情况以外，还可以在构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度为0.006至0.009rlu的范围的情况下，判定为合格。
附图说明
图1是半导体基板100的剖视图。
图2是示出半导体基板100的变更例的剖视图。
图3是半导体基板200的剖视图。
图4是半导体基板300的剖视图。
图5是半导体基板400的剖视图。
图6是半导体基板500的剖视图。
图7是描绘了相对于第1晶体层106a的厚度的翘曲量的曲线图。
图8是描绘了相对于第1晶体层106a的厚度的表面粗糙度的曲线图。
图9是描绘了相对于第1晶体层106a的厚度的击穿电压的曲线图。
图10是描绘了相对于第1晶体层106a的厚度的薄膜电阻的偏差的曲线图。
图11是观察反应抑制层104的表面时的AFM像。
图12是示出翘曲的情形的曲线图。
图13是示出翘曲与孔密度的关系的曲线图。
图14是示出翘曲与面积比的关系的曲线图。
图15是示出衍射面(-1-14)中的X射线倒晶格映射的结果的图。
图16是示出翘曲与Qx的关系的曲线图。
图17是示出翘曲与X射线半峰值宽度的关系的曲线图。
图18是将碳原子的浓度表示为基于SIMS的深度分布的曲线图。
具体实施方式
(实施方式1)
图1是半导体基板100的剖视图。半导体基板100具有硅基板102和硅基板102上的氮化物晶体层。硅基板102是支承氮化物晶体层的支承基板。通过使用硅基板102作为支承基板，从而能够降低材料价格。此外，通过使用硅基板102作为支承基板，从而能够利用在现有的硅工艺中使用的半导体制造装置。由此，能够提高成本竞争力。进而，通过使用硅基板102作为支承基板，从而能够廉价地、且在工业上利用直径为150mm以上的大型的基板。
氮化物晶体层具有反应抑制层104、应力产生层106、以及活性层108，反应抑制层104、应力产生层106以及活性层108从硅基板102侧起按反应抑制层104、应力产生层106、活性层108的顺序配置。
反应抑制层104也可以是抑制硅原子与III族原子的反应的层。即，通过反应抑制层104，能够防止上层的III族氮化物半导体层包含的Ga与硅基板102包含的Si的合金化。作为反应抑制层104，能够举出Alx1Gal-x1N(0＜x1≤1)，代表性地，能够举出AlN层。通过反应抑制层104，能够保护硅基板102的表面，能够可靠地支承氮化物晶体层。此外，反应抑制层104形成在硅基板102上形成的氮化物晶体层的初始核。
在本发明的半导体基板中，硅基板上的氮化物晶体层的最初的氮化物层是反应抑制层104，该反应抑制层104的晶体特性对之后以共格方式生长的氮化物晶体层的晶体特性的影响大。
在反应抑制层104的应力产生层106侧的面，可以以1×108个/cm2以上且1×109个/cm2以下的密度具有面积为7×10-12cm2以上的孔。关于能够在反应抑制层104形成孔的情况，像非专利文献1～3记载的那样，孔的面积、密度能够根据硅基板102的表面处理、反应抑制层104的成膜条件而改变。然而，本发明的发明人发现，只要满足上述的孔的密度以及面积的条件，就能够在有效地保护硅基板102的表面的同时将半导体基板100的翘曲量控制得小，且能够确保适当的均匀性。另外，在反应抑制层104具有的孔的面积相对于整个面积的比能够设为4％以下。
在反应抑制层104中，优选氮化物晶体层的衍射面(-1-14)中的利用X射线倒晶格映射的Qx值超过-0.6427且不足-0.63977。通过做成为Qx值处于上述数值范围的反应抑制层104，从而能够在有效地保护硅基板102的表面的同时将半导体基板100的翘曲量控制得小，且能够确保适当的均匀性。此外，构成反应抑制层104的晶体的倒晶格坐标下的X射线半峰值宽度优选为0.006至0.009rlu(倒晶格空间单位)的范围。通过做成为X射线半峰值宽度处于上述数值范围的反应抑制层104，从而可得到同样的效果。
应力产生层106包含由第1晶体层106a和第2晶体层106b构成的二层层叠106c。第1晶体层106a具有包含2×1018cm-3以下的碳原子的部分。通过将第1晶体层的碳浓度设为2×1018cm-3以下，从而能够提高第1晶体层106a本身的晶体性，且能够提高耐电压、薄膜电阻等电特性、音响特性等机械特性、与杂质的反应等化学特性等第1晶体层106a的特性。此外，由于第1晶体层106a的晶体性提高，所以形成在第1晶体层106a上的上层，例如活性层108的晶体性提高，该上层的电特性、机械特性、化学特性提高。在该上层是活性层108的情况下，能够提高活性层108的移动度。即，能够在降低基板的翘曲的同时提高活性层108的耐压、移动度等特性。
第1晶体层106a也可以具有包含1×1018cm-3以下的碳原子的部分。在该情况下，能够进一步提高第1晶体层106a及其上层的晶体性或特性。
第1晶体层106a优选在块状晶体状态下的晶格常数为a1，且厚度超过5.0nm且不足20nm。第2晶体层106b优选位于与第1晶体层106a的活性层108侧相接的位置，且块状晶体状态下的晶格常数为a2(al＜a2)。
第1晶体层106a例如由AlxGa1-xN(0.9≤x≤1)构成，代表性的是AlN层。通过将第1晶体层106a的厚度设为超过5.0nm，从而能够增大应力产生层106的耐电压。另外，若增大第1晶体层106a的厚度，则膜的平坦性有受损的倾向，因此第1晶体层106a的厚度优选为超过5.0nm且不足10nm，更优选为超过6.0nm且不足10nm，特别优选为超过6.0nm且不足9nm。
第2晶体层106b例如由AlyGal-yN(0≤y≤0.3)构成。第2晶体层106b的厚度能够设为10nm以上且300nm以下。若第2晶体层106b的厚度超过300nm，则半导体基板100翘曲成上凸的倾向变强，因此第2晶体层106b的厚度优选为300nm以下。第2晶体层106b的厚度更优选为200nm以下，进一步优选为100nm。理想地，第2晶体层106b在与第1晶体层106a的异质接合面中形成为，晶体晶格相对于第1晶体层106a的晶体晶格以共格方式连续。如前所述，第2晶体层106b的块状状态下的晶格常数a2大于第1晶体层106a的块状状态下的晶格常数a1，因此若第2晶体层106b相对于第1晶体层106a是共格的，则在第2晶体层106b会蓄积对第1晶体层106a的压缩应力。由此，在应力产生层106产生压缩应力。
第1晶体层106a也可以具有包含5×1018cm-3以下，优选为2×1018cm-3以下的碳原子的部分。通过将第1晶体层的碳浓度设为5×1018cm-3以下，从而第1晶体层106a本身的晶体性提高，能够提高耐电压、薄膜电阻等电特性、音响特性等机械特性、与杂质的反应等化学特性等第1晶体层106a的特性。此外，由于第1晶体层106a的晶体性提高，所以形成在第1晶体层106a上的上层，例如，活性层108的晶体性提高，该上层的电特性、机械特性、化学特性提高。在该上层为活性层108的情况下，能够提高活性层108的移动度。即，能够在降低基板的翘曲的同时提高活性层108的耐压、移动度等特性。
第2晶体层106b可以具有包含1×1018cm-3以上的碳原子的部分。通过第2晶体层106b包含1×1018cm-3以上的碳原子，从而能够提高第2晶体层106b的耐电压，进而能够提高应力产生层106的耐电压。第2晶体层106b更优选具有包含5×1018cm-3以上的碳原子的部分。在该情况下，能够进一步提高第2晶体层106b以及应力产生层106的耐电压。
一般来说，为了提高氮化物层的耐电压，有时会尝试基于碳掺杂的n型杂质的补偿，但是本发明的发明人进行研究的结果了解到，利用碳掺杂未必一定会得到充分的耐电压，相反，通过降低第1晶体层106a的碳掺杂量，从而可得到充分的耐电压。关于可通过减少第1晶体层106a的碳掺杂量来得到充分的耐电压的机制的详细情况，并不清楚，推测与基于碳掺杂的补偿效果相比，基于第1晶体层106a的晶体性的提高的电阻率提高效果在600V这样的高电压区域在结果上效果更高。
另外，可认为第1晶体层106a与第2晶体层106b的异质界面是如下的界面，即，不是理想的共格界面，实际上在一部分具有缺陷，且在该缺陷部分产生晶格弛豫。可认为在实际的异质界面，生长为共格的部分和因缺陷而产生了晶格弛豫的部分混合存在，且可认为在第1晶体层106a与第2晶体层106b的异质界面中，共格的部分成为支配性的。
通过应力产生层106产生压缩应力，从而能够使该压缩应力与因热膨胀系数的不同而在氮化物晶体层产生的拉伸应力平衡，能够降低半导体基板100的翘曲。此外，通过将第1晶体层106a的厚度设为超过5.0nm且不足20nm，从而能够提高耐电压，且能够将薄膜电阻等物性值的面内偏差抑制得低。即，能够提高形成在硅基板102上的氮化物晶体层的均匀性。
虽然第1晶体层和第2晶体层形成为以共格方式连续，但是晶体的晶格常数具有彼此不同的值。在像这样晶格常数不同的情况下，晶格常数差增大，在膜厚增大的情况下，伴随着生长会在膜内蓄积应力应变，若生长膜厚超过临界膜厚，则有时会因为应变的弛豫而产生许多缺陷。若在产生许多缺陷后继续生长，则不能期待共格的生长，会进行三维生长，最终不是得到镜面的半导体基板，而是得到白浊了的半导体基板。
由于存在上述那样的生长上的问题，所以在第1晶体层106a以及第2晶体层106b那样的异质的层叠构造的情况下，若使第1晶体层106a为5nm以上，则难以得到良好的特性。在本发明中，虽然当增大第1晶体层106a的厚度时存在膜的平坦性受损的倾向，但是通过适当地调整生长条件等，从而氮化物晶体层或者半导体基板的表面(活性层108的表面)会成为镜面。例如，在由于生长炉的加热器异常而使生长温度成为900℃以下时，氮化物晶体层进行三维生长，半导体基板会白浊，表面将不是镜面。在该表面不是镜面的半导体基板中，薄膜电阻极大，无法作为器件进行动作。
关于氮化物晶体层(例如，应力产生层106)的厚度，一般来说，越厚则电阻越高，即可期待耐电压升高。在本发明中，在使用第1晶体层106a为5nm以上且表面为镜面的基板的情况下，可在维持耐电压的情况下改善翘曲，且意外地，可得到移动度的均匀性提高这样的效果。在此，所谓“表面为镜面”，是指在通常的荧光灯照明下(1000～5000勒克斯)无白浊。关于这些认为彼此没关系的特性参数平衡良好地提高的机制，并不清楚，但是发明人推测是生长过程中的翘曲的状态有影响。
活性层108例如由Alx4Ga1-x4N(0≤x4＜1)构成，代表性的是GaN层。活性层108也可以是AlInGaN层。活性层108是以后形成电子元件的层。活性层108能够分为两层，上层能够作为尽量减小了碳原子等杂质浓度的高纯度层，下层能够作为包含碳原子的层。通过使下层包含碳原子，从而能够提高耐电压，通过提高上层的纯度，从而能够减少杂质原子造成的载流子的散射，提高移动度。
氮化物晶体层的厚度优选设为500nm以上且13000nm以下。通过将氮化物晶体层的厚度设为该范围，从而能够减小半导体基板100的翘曲量。在硅基板102的厚度为400μm以上且硅基板102的直径为100mm以上的情况下，反应抑制层104的厚度优选设为30nm以上且300nm以下。通过将硅基板102以及反应抑制层104设为该范围，从而能够减小半导体基板100的翘曲量。
上述的氮化物晶体层的热膨胀系数比硅基板102大，若温度从外延生长时的高温度下降至室温，则氮化物晶体层比硅基板102收缩得大，其结果是，在氮化物晶体层产生拉伸应力。但是，在本实施方式的半导体基板100中，通过应力产生层106产生压缩应力，因此能够使该压缩应力与由氮化物晶体层的降温造成的拉伸应力平衡，从而能够抑制半导体基板100的翘曲。此外，在本实施方式的半导体基板100中，第1晶体层106a的厚度超过5.0nm，因此能够提高耐电压，从而能够提高薄膜电阻等膜物性的面内均匀性。
另外，只要在应力产生层106包含由第1晶体层106a以及第2晶体层106b构成的二层层叠106c，则应力产生层106的其它的层结构是任意的。例如，也可以是构成应力产生层106的晶体层的组成在深度方向上连续地变化的、所谓的渐变型的晶体层。在该情况下，也可以构成为，Ga组成比随着接近表面而提高。但是，抵消或削弱二层层叠106c产生的压缩应力那样的层结构并不优选。
在反应抑制层104与应力产生层106之间，或者在应力产生层106与活性层108之间、活性层108的上层，能够配置任意的层。例如，如图2所示，可以在反应抑制层104与应力产生层106之间形成中间层110，也可以在活性层108的上层形成肖特基层112。
中间层110是如下的层，即，在反应抑制层104与应力产生层106之间位于与反应抑制层104相接的位置，且块状晶体状态下的晶格常数大于反应抑制层104的晶格常数。中间层110例如由Alx2Ga1-x2N(0＜x2＜1)构成。理想地，中间层110在与反应抑制层104的异质接合面中，能够形成为晶体晶格相对于反应抑制层104的晶体晶格以共格方式连续。由此，中间层110由于与反应抑制层104的晶格常数差而产生压缩应力。此外，中间层110使在反应抑制层104形成的初始核扩大，并形成将在上层形成的应力产生层106的基底面。
另外，所谓中间层110与反应抑制层104的异质界面以共格方式连续毕竟是理想的状态，实际上，还混合存在由缺陷等造成的晶格弛豫，只不过共格生长的区域是支配性的，这与第1晶体层106a以及第2晶体层106b的异质界面中的情况相同。
肖特基层112例如是Alx5Gal-x5N(0＜x5＜1)。在活性层108以及肖特基层112的异质界面生成二维电子气(2DEG)，能够使其作为晶体管的沟道层发挥作用。肖特基层112能够根据形成的晶体管的构造而适当地进行变更。
(实施方式2)
图3是半导体基板200的剖视图。半导体基板200与半导体基板100同样地，在硅基板102上具有氮化物晶体层，在氮化物晶体层具有反应抑制层104、应力产生层106以及活性层108。但是，在半导体基板200的应力产生层106具有多个二层层叠106c。半导体基板200的其它结构与半导体基板100相同。
多个二层层叠106c也可以构成所谓的超晶格构造，即，重复层叠了许多二层层叠106c的多层层叠构造。二层层叠106c的重复数例如能够设为2～500。通过层叠许多二层层叠106c，从而能够增大应力产生层106产生的压缩应力。此外，能够通过二层层叠106c的层叠数容易地控制应力产生层106产生的压缩应力的大小。进而，通过层叠许多二层层叠106c，从而能够进一步提高基于第1晶体层106a的耐电压的提高。
(实施方式3)
图4是半导体基板300的剖视图。半导体基板300与半导体基板100同样地，在硅基板102上具有氮化物晶体层，在氮化物晶体层具有反应抑制层104、应力产生层106以及活性层108。但是，在半导体基板300的应力产生层106还具有第3晶体层106d，第3晶体层106d位于与第2晶体层106b的活性层108侧相接的位置，且块状晶体状态下的晶格常数为a3(a2＜a3)。半导体基板300的其它结构与半导体基板100相同。
第3晶体层106d例如由AlyGal-yN(0≤y＜1)构成，代表性的是AlGaN层。第3晶体层106d的厚度是任意的。理想地，第3晶体层106d在与第2晶体层106b的异质接合面中形成为，晶体晶格相对于第2晶体层106b的晶体晶格以共格方式连续。由于第3晶体层106d的块状状态下的晶格常数a3大于第2晶体层106b的块状状态下的晶格常数a2，所以在第3晶体层106d蓄积对第2晶体层106b的压缩应力。因此，由第3晶体层106d以及第2晶体层106b造成的压缩应力与由第1晶体层106a以及第2晶体层106b产生的压缩应力叠加，从而由应力产生层106产生大的压缩应力。
另外，所谓第3晶体层106d与第2晶体层106b的异质界面以共格方式连续毕竟是理想的状态，实际上，还混合存在由缺陷等造成的晶格弛豫，只不过共格生长的区域是支配性的，这与第1晶体层106a以及第2晶体层106b的异质界面中的情况相同。
(实施方式4)
图5是半导体基板400的剖视图。半导体基板400与半导体基板100同样地，在硅基板102上具有氮化物晶体层，在氮化物晶体层具有反应抑制层104、应力产生层106以及活性层108。但是，在半导体基板400的应力产生层106还具有第4晶体层106e，第4晶体层106e位于与第n晶体层106n的活性层108侧相接的位置，且块状晶体状态下的晶格常数a4大于第n晶体层106n的晶格常数，第n晶体层106n位于第2晶体层106b的活性层108侧。半导体基板400的其它结构与半导体基板100相同。在第n晶体层106n是半导体基板300中的第3晶体层106d的情况下，成为如下结构，即，依次层叠第1晶体层106a、第2晶体层106b、第3晶体层106d以及第4晶体层106e，且块状晶体状态下的晶格常数随着从第1晶体层106a前进到第4晶体层106e而增大。
第4晶体层106e例如由AlyGa1-yN(0≤y＜1)构成，代表性的是AlGaN层。第4晶体层106e的厚度是任意的。理想地，第4晶体层106e在与第n晶体层106n的异质接合面中形成为，晶体晶格相对于第n晶体层106n的晶体晶格以共格方式连续。由于第4晶体层106e的块状状态下的晶格常数大于第n晶体层106n的块状状态下的晶格常数，所以在第4晶体层106e蓄积对第n晶体层106n的压缩应力。因此，由第4晶体层106e以及第n晶体层106n造成的压缩应力与由第1晶体层106a以及第2晶体层106b产生的压缩应力叠加，从而由应力产生层106产生大的压缩应力。
另外，所谓第4晶体层106e与第n晶体层106n的异质界面以共格方式连续毕竟是理想的状态，实际上，还混合存在由缺陷等造成的晶格弛豫，只不过共格生长的区域是支配性的，这与第1晶体层106a以及第2晶体层106b的异质界面中的情况相同。
(实施方式5)
图6是半导体基板500的剖视图。半导体基板500与半导体基板100同样地，在硅基板102上具有氮化物晶体层，在氮化物晶体层具有反应抑制层104、应力产生层106以及活性层108。但是，在半导体基板500的应力产生层106还具有：块状晶体状态下的晶格常数为a5的第5晶体层106f；以及位于与第5晶体层106f的活性层108侧相接的位置，且块状晶体状态下的晶格常数为a6(a5＜a6)的第6晶体层106g。半导体基板500的其它结构与半导体基板100相同。
第5晶体层106f例如由AlyGa1-yN(0＜y≤1)构成，代表性的是AlGaN层。第5晶体层106f的厚度是任意的，可以是5nm以下。第6晶体层106g例如由AlyGal-yN(0≤y＜1)构成，代表性的是AlGaN层。第6晶体层106g的厚度是任意的。理想地，第6晶体层106g在与第5晶体层106f的异质接合面中形成为，晶体晶格相对于第5晶体层106f的晶体晶格以共格方式连续。如前所述，第6晶体层106g的块状状态下的晶格常数a6大于第5晶体层106f的块状状态下的晶格常数a5，因此如果第6晶体层106g相对于第5晶体层106f是共格的，则在第6晶体层106g蓄积对第5晶体层106f的压缩应力。因此，由第5晶体层106f以及第6晶体层106g造成的压缩应力与由第1晶体层106a以及第2晶体层106b产生的压缩应力叠加，从而由应力产生层106产生大的压缩应力。
另外，所谓第5晶体层106f与第6晶体层106g的异质界面以共格方式连续毕竟是理想的状态，实际上，还混合存在由缺陷等造成的晶格弛豫，只不过共格生长的区域是支配性的，这与第1晶体层106a以及第2晶体层106b的异质界面中的情况相同。此外，虽然在图6中第5晶体层106f以及第6晶体层106g配置在二层层叠106c的基板侧，但是也可以配置在二层层叠106c的活性层108侧。
关于以上在实施方式2～5中说明的各层结构，只要其组合与发明的主旨不相矛盾，就能够任意地组合。此外，关于在实施方式1～5中说明的各晶体层的组成以及层内的分布，只要满足明示的条件，就是任意的。例如，各晶体层中的厚度方向上的组成分布可以是均匀的，也可以是渐变地变化的。此外，关于在实施方式1～5中说明的各晶体层的厚度，只要满足明示的条件，就是任意的。关于各晶体层中的组成分布以及厚度的组合，只要满足明示的条件，也能够任意地组合。
在实施方式1～5中说明的各晶体层能够通过一般的外延生长法，例如MOCVD(Metal Organic Chemical Vapor Deposition：金属有机化学气相沉积)法来形成。关于在MOCVD法中使用的原料气体、制造装置、制膜温度等制造条件，也能够应用众所周知的材料、装置、条件。其中，在半导体基板100～500的制造方法中，能够按照数学式1所示的式子来决定第1晶体层106a的厚度t，并以决定的厚度t形成第1晶体层106a。
(数学式1)t＝0.00050×T+3.5(nm)
其中，T是氮化物晶体层的总厚度。
根据该方法，能够制造翘曲小且耐电压大的半导体基板100等。
在上述的实施方式1～5中，优选在位于第1晶体层106a的硅基板102侧的下层晶体层与第1晶体层106a的异质接合面中，第1晶体层106a的晶体晶格相对于下层晶体层的晶体晶格不以共格方式连续而晶格弛豫。在此，所谓不以共格方式连续而晶格弛豫，并不是指理想地完全晶格弛豫，而是指如下状态，即，在界面中混合存在共格的区域和晶格弛豫的区域，其中，晶格弛豫的区域是支配性的。
此外，在上述的实施方式1～5中，例如，构成用AlxGa1-xN(0＜x＜1)表示的氮化物晶体层的各晶体层的块状晶体状态下的晶格常数，能够通过Al组成比x进行调整。此外，异质接合面中的共格或者非共格的生长能够通过生长温度等工艺条件进行调整。
(实施方式6)
在实施方式1～5中，作为半导体基板100～500来理解了本发明的特征，但是本发明的特征还能够作为检查方法来理解。即，能够作为半导体基板的检查方法来理解，该半导体基板具有硅基板102和硅基板102上的氮化物晶体层，所述氮化物晶体层具有抑制硅原子与III族原子的反应的反应抑制层104、产生压缩应力的应力产生层106、以及形成电子元件的活性层108，反应抑制层104、应力产生层106以及活性层108从硅基板102侧起按反应抑制层104、应力产生层106、活性层108的顺序配置，在该半导体基板的检查方法中，在氮化物晶体层的衍射面(-1-14)中的利用X射线倒晶格映射的反应抑制层104的Qx值超过-0.6427且不足-0.63977的情况下，判定为合格。
在该情况下，除了所述Qx值超过-0.6427且不足-0.63977的情况以外，还能够在构成反应抑制层104的晶体的倒晶格坐标下的X射线半峰值宽度为0.006至0.009rlu的范围的情况下，判定为合格。
(实施例1)
在硅基板(大小：直径150mm)102上，通过MOCVD法依次形成反应抑制层104、中间层110、应力产生层106、活性层108以及肖特基层112。作为反应抑制层104，以150～230nm的厚度形成AlN层，作为中间层110，以250nm的厚度形成AlGaN层。作为第1晶体层106a，形成厚度为4.6～8.5nm的AlN层，作为第2晶体层106b，形成厚度为20～28nm的AlGaN层，将由AlN层以及AlGaN层构成的二层层叠106c重复层叠60～120次，作为应力产生层106。作为活性层108，形成厚度为600～1200nm的GaN层，作为肖特基层112，形成厚度为25nm的AlGaN层。通过改变Al源气体与Ga源气体的比，从而使各层的组成变化。使生长温度在1100～1175℃的范围变化。
像上述那样制作了实验例1～8的半导体基板。各实验例中的各晶体层的设计厚度(单位：nm)如表1所示。
[表1]
Figure BDA0001284136600000201
表2示出对实验例1～14的半导体基板评价了总厚度、翘曲量、表面粗糙度、击穿电压、薄膜电阻的偏差的结果。厚度通过椭圆光度法进行测定，表面粗糙度用AFM(AtomicForce Microscope：原子力显微镜)的10μm方形视野中的RMS(roughness of root meansquare：均方根粗糙度)进行评价。
[表2]
Figure BDA0001284136600000202
反应抑制层104、中间层110、应力产生层106、活性层108以及肖特基层112的总厚度为2779～5692nm的范围，与设计厚度大致一致。图7至图10分别是描绘了相对于第1晶体层106a的厚度的翘曲量、表面粗糙度、击穿电压、薄膜电阻的偏差的曲线图。
根据图7的曲线图可知，在第1晶体层106a的厚度为5.0nm以下的情况下，翘曲量大，或者翘曲量在负侧大，若第1晶体层106a的厚度超过5.0nm，则翘曲量减小。在超过5.0nm的情况下的翘曲量中，不能确认对第1晶体层106a的厚度的明确的依赖性。根据图8的曲线图能够确认如下倾向，即，若第1晶体层106a的厚度增大，则表面粗糙度增大。因此，在本发明中，第1晶体层106a的厚度设为不足20nm，优选设为10nm以下，更优选设为9nm以下。
根据图9的曲线图可知，随着第1晶体层106a的厚度增大，击穿电压增大，即，耐电压提高。可确认，在第1晶体层106a的厚度超过5.0nm的范围，能够实现击穿电压为600V以上的良好的耐电压。
根据图10的曲线图可知，若第1晶体层106a的厚度成为5.0nm以下，则薄膜电阻值的偏差增大。这表示，在第1晶体层106a为5.0nm以下的区域中，均匀性下降，且表示，在本发明的范围，即，第1晶体层106a的厚度超过5.0nm且不足20nm的范围，以薄膜电阻为代表的物性值的均匀性良好。
另外，在照度为2000lux的荧光灯照明下用肉眼对实验例1～8的半导体基板进行了确认，其结果是，半导体基板表面均没有白浊，均是镜面。
(实施例2)
在硅基板102上，通过MOCVD法依次形成反应抑制层104、中间层110、应力产生层106、活性层108以及肖特基层112。在形成反应抑制层104之前，用氨或Al源气体对硅基板102的表面进行处理，并作为反应抑制层104而以150nm的厚度形成AlN层。作为中间层110，以250nm的厚度形成AlGaN层。作为第1晶体层106a，形成厚度为7nm的AlN层，作为第2晶体层106b，形成厚度为28nm的AlGaN层，将由AlN层以及AlGaN层构成的二层层叠106c重复层叠84次，作为应力产生层106。作为活性层108，形成厚度为1500nm的GaN层，作为肖特基层112，形成厚度为25nm的AlGaN层。通过改变Al源气体与Ga源气体的比，从而使各层的组成变化。使生长温度在1130～1260℃的范围变化。
图11是用AFM(Atomic Force Microscope：原子力显微镜)对形成了反应抑制层104的阶段的反应抑制层104的表面进行观察时的AFM像。看起来黑(浓)的部分是孔。孔的大小(面积)为7×10-12cm2程度或其以上。
图12是示出改变了形成反应抑制层104之前的预处理条件的情况下的翘曲的情形的曲线图。横轴表示距基板中心的距离，纵轴表示与距基板中心的距离相应的表面的位置(高度)。即，基板产生向上凸或者向下凸的翘曲，通过改变预处理的条件，从而翘曲的高度不同。
图13是示出翘曲与孔密度的关系的曲线图，图14是示出翘曲与面积比的关系的曲线图。可知，在孔密度为1×108个/cm2以上且1×109个/cm2以下的情况下，翘曲小，在孔的面积相对于整个面积的比(面积比)为4％以下的情况下，翘曲小。
(实施例3)
与实施例2同样地，在硅基板102上制作了反应抑制层104、中间层110、应力产生层106、活性层108以及肖特基层112。
图15是示出半导体基板的衍射面(-1-14)中的X射线倒晶格映射的结果的图，示出了反应抑制层104的X射线倒晶格平面中的峰。反应抑制层104的峰用图中黑点示出。根据与反应抑制层104对应的峰(黑点)的位置，可读取Qz以及Qx的值。另外，Qz与c轴长对应，Qx与a轴长对应。本实施例3的半导体基板也与实施例2同样，若改变形成反应抑制层104之前的处理条件，则基板的翘曲量会变化(参照图12)，其结果是，根据翘曲的值，X射线倒晶格平面(Qx-Qz平面)中的反应抑制层104的峰顶点的位置会移动。
图16是示出翘曲与Qx的关系的曲线图。可知，Qx的值越大，翘曲越大。可知，在作为反应抑制层104的AlN层的Qx值超过-0.6427且不足-0.63977的情况下，翘曲的值处于合适的范围内。
图17是示出翘曲与X射线半峰值宽度的关系的曲线图。示出如下情况，即，X射线半峰值宽度越小，翘曲越小。
(实施例4)
以与实施例1相同的条件在硅基板102上形成反应抑制层104、中间层110以及应力产生层106，并使用SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)测定碳原子浓度的深度分布。
图18是示出碳原子浓度的深度分布的曲线图。在图18中，还同时示出了Ga原子与Al原子的组成比。Al组成比高的区域相当于第1晶体层106a，Ga组成比高的区域相当于第2晶体层106b。根据图18可以明确，在Al组成比高的第1晶体层106a中，碳浓度低，在Ga组成比高的第2晶体层106b中，碳浓度升高。可知，第1晶体层106a中的碳浓度示出2×1018cm-3以下的值，并至少在其一部分示出1×1018cm-3以下的值，第2晶体层106b中的碳浓度示出1×1018cm-3以上的值，并至少在其一部分示出5×1018cm-3以上的值。
(实施例5)
以与实施例1的实验例3相同的条件，在硅基板102上形成反应抑制层104、中间层110以及应力产生层106，并使用SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)测定碳原子浓度的深度分布。
可知，第1晶体层106a中的碳浓度不具有2×1018cm-3以下的区域。在第1晶体层106a中的碳浓度不具有2×1018cm-3以下的区域的情况下，像根据实验例3的结果所明确的那样，作为半导体基板的特性，翘曲量大，并且耐电压不足600V。即，可知，在第1晶体层106a中的碳浓度为2×1018cm-3以下的情况下，翘曲量小，可得到耐电压充分的磊晶。
附图标记说明
100：半导体基板，102：硅基板，104：反应抑制层，106：应力产生层，106a：第1晶体层，106b：第2晶体层，106c：二层层叠，106d：第3晶体层，106e：第4晶体层，106f：第5晶体层，106g：第6晶体层，106n：第n晶体层，108：活性层，110：中间层，112：肖特基层，200：半导体基板，300：半导体基板，400：半导体基板，500：半导体基板。

Claims (22)

1.一种半导体基板，具有硅基板和所述硅基板上的氮化物晶体层，其中，
所述氮化物晶体层具有：
反应抑制层，抑制硅原子与III族原子的反应；
应力产生层，产生压缩应力；以及
活性层，形成电子元件，
所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，
所述应力产生层具有：
第1晶体层，块状晶体状态下的晶格常数为a1，厚度超过5.0nm且不足20nm；以及
第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2，其中，a1＜a2；
所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的衍射面(-1-14)中的Qx值超过-0.6427且不足-0.63977。
2.根据权利要求1所述的半导体基板，其中，
所述第1晶体层具有包含2×1018cm-3以下的碳原子的部分。
3.根据权利要求2所述的半导体基板，其中，
所述第1晶体层具有包含1×1018cm-3以下的碳原子的部分。
4.根据权利要求1所述的半导体基板，其中，
所述第2晶体层的厚度为10nm以上且300nm以下。
5.根据权利要求1所述的半导体基板，其中，
在所述反应抑制层的所述应力产生层侧的面，以1×108个/cm2以上且1×109个/cm2以下的密度具有面积为7×10-12cm2以上的孔。
6.根据权利要求5所述的半导体基板，其中，
在所述反应抑制层具有的所述孔的面积相对于整个面积的比为4％以下。
7.根据权利要求1所述的半导体基板，其中，
构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度为0.006至0.009rlu的范围，其中，rlu是倒晶格空间单位。
8.根据权利要求1所述的半导体基板，其中，
所述第1晶体层具有包含5×1018cm-3以下的碳原子的部分。
9.根据权利要求1所述的半导体基板，其中，
所述第2晶体层具有包含1×1018cm-3以上的碳原子的部分。
10.根据权利要求9所述的半导体基板，其中，
所述第2晶体层具有包含5×1018cm-3以上的碳原子的部分。
11.根据权利要求1所述的半导体基板，其中，
所述第1晶体层是AlxGa1-xN，其中，0.9≤x≤1，
所述第2晶体层是AlyGa1-yN，其中，0≤y≤0.3。
12.根据权利要求1所述的半导体基板，其中，
所述应力产生层具有多个由所述第1晶体层以及所述第2晶体层构成的二层层叠。
13.根据权利要求1所述的半导体基板，其中，
所述应力产生层还具有：第3晶体层，位于与所述第2晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a3，其中，a2＜a3。
14.根据权利要求1所述的半导体基板，其中，
所述应力产生层还具有：第4晶体层，位于与第n晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数a4大于所述第n晶体层的晶格常数，所述第n晶体层位于所述第2晶体层的所述活性层侧。
15.根据权利要求1所述的半导体基板，其中，
所述应力产生层还具有：
第5晶体层，块状晶体状态下的晶格常数为a5；以及
第6晶体层，位于与所述第5晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a6，其中，a5＜a6。
16.根据权利要求1所述的半导体基板，其中，
所述氮化物晶体层还具有：中间层，在所述反应抑制层与所述应力产生层之间位于与所述反应抑制层相接的位置，且块状晶体状态下的晶格常数大于所述反应抑制层的晶格常数。
17.根据权利要求1所述的半导体基板，其中，
所述氮化物晶体层的厚度为500nm以上且13000nm以下。
18.根据权利要求1所述的半导体基板，其中，
所述应力产生层包含1×1019cm-3以上的碳原子。
19.根据权利要求1所述的半导体基板，其中，
所述反应抑制层的厚度为30nm以上且300nm以下，
所述硅基板的厚度为400μm以上，
所述硅基板的直径为100mm以上。
20.根据权利要求1所述的半导体基板，其中，
所述活性层的表面为镜面。
21.一种半导体基板的检查方法，所述半导体基板具有硅基板和所述硅基板上的氮化物晶体层，所述氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，所述反应抑制层、所述应力产生层以及所述活性层从所述硅基板侧起按所述反应抑制层、所述应力产生层、所述活性层的顺序配置，在所述半导体基板的检查方法中，
在所述氮化物晶体层的利用X射线倒晶格映射的所述反应抑制层的Qx值超过-0.6427且不足-0.63977的情况下，判定为合格。
22.根据权利要求21所述的半导体基板的检查方法，其中，
除了所述Qx值超过-0.6427且不足-0.63977的情况以外，还在构成所述反应抑制层的晶体的倒晶格坐标下的X射线半峰值宽度为0.006至0.009rlu的范围的情况下，判定为合格。
CN201580059596.5A 2014-11-07 2015-11-06 半导体基板以及半导体基板的检查方法 Active CN107078034B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2014-227596 2014-11-07
JP2014-227593 2014-11-07
JP2014-227595 2014-11-07
JP2014227593 2014-11-07
JP2014-227594 2014-11-07
JP2014227595 2014-11-07
JP2014227594 2014-11-07
JP2014227596 2014-11-07
PCT/JP2015/081411 WO2016072521A1 (ja) 2014-11-07 2015-11-06 半導体基板および半導体基板の検査方法

Publications (2)

Publication Number Publication Date
CN107078034A CN107078034A (zh) 2017-08-18
CN107078034B true CN107078034B (zh) 2020-10-23

Family

ID=55909244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580059596.5A Active CN107078034B (zh) 2014-11-07 2015-11-06 半导体基板以及半导体基板的检查方法

Country Status (8)

Country Link
US (1) US10763332B2 (zh)
JP (1) JP6656160B2 (zh)
KR (1) KR102416870B1 (zh)
CN (1) CN107078034B (zh)
AT (1) AT518350A3 (zh)
DE (1) DE112015005069T5 (zh)
TW (1) TWI657578B (zh)
WO (1) WO2016072521A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6796467B2 (ja) * 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
JP6859084B2 (ja) * 2016-11-30 2021-04-14 住友化学株式会社 半導体基板
JP6868389B2 (ja) * 2016-12-27 2021-05-12 住友化学株式会社 半導体基板および電子デバイス
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP2021027297A (ja) * 2019-08-08 2021-02-22 住友化学株式会社 エピタキシャル基板およびその製造方法
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN110783176B (zh) * 2019-10-30 2022-07-12 广西大学 一种低应力半导体材料制备方法
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
JP2023096570A (ja) * 2021-12-27 2023-07-07 国立研究開発法人産業技術総合研究所 化合物半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN103545361A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103682009A (zh) * 2012-09-05 2014-03-26 株式会社东芝 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
CN103782375A (zh) * 2011-07-11 2014-05-07 同和电子科技有限公司 第iii族氮化物外延基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP5136765B2 (ja) 2005-05-02 2013-02-06 日亜化学工業株式会社 窒化物系半導体素子及びその製造方法
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
EP2432005A4 (en) * 2009-05-11 2015-05-27 Dowa Electronics Materials Co Ltd EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP2013069939A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
JP6120204B2 (ja) * 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP6090899B2 (ja) * 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103782375A (zh) * 2011-07-11 2014-05-07 同和电子科技有限公司 第iii族氮化物外延基板及其制造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
CN103545361A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法、电源装置和高频放大器
CN103682009A (zh) * 2012-09-05 2014-03-26 株式会社东芝 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法

Also Published As

Publication number Publication date
KR102416870B1 (ko) 2022-07-05
CN107078034A (zh) 2017-08-18
TW201624695A (zh) 2016-07-01
US20170236906A1 (en) 2017-08-17
DE112015005069T5 (de) 2017-07-20
TWI657578B (zh) 2019-04-21
JP6656160B2 (ja) 2020-03-04
JPWO2016072521A1 (ja) 2017-09-21
AT518350A3 (de) 2019-06-15
WO2016072521A1 (ja) 2016-05-12
AT518350A2 (de) 2017-09-15
KR20170077227A (ko) 2017-07-05
US10763332B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN107078034B (zh) 半导体基板以及半导体基板的检查方法
TWI528581B (zh) Group III nitride epitaxial substrate and its manufacturing method
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5274785B2 (ja) ＡｌＧａＮ結晶層の形成方法
JP2013026321A (ja) 窒化物系半導体層を含むエピタキシャルウエハ
JP2011119715A (ja) Ｉｉｉ族窒化物エピタキシャル積層基板
US11011630B2 (en) Semiconductor wafer
US9419160B2 (en) Nitride semiconductor structure
EP2581929A1 (en) Epitaxial substrate and method for producing epitaxial substrate
CN103314429A (zh) 用于控制异质外延生长的iii族氮化物层的应力的层结构
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2010232322A (ja) 化合物半導体基板
JP2013069983A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP7429522B2 (ja) Ｉｉｉ族窒化物積層基板および半導体素子
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
JP7535399B2 (ja) Ｉｉｉ族窒化物積層物、半導体素子およびｉｉｉ族窒化物積層物の製造方法
Wang et al. Defect formation mechanism and quality improvement of InAlN epilayers grown by metal–organic chemical vapor deposition
KR20140022136A (ko) 반도체 발광소자
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
TW201834199A (zh) 半導體基板
Xiang et al. The Growth Technology of High-Voltage GaN on Silicon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant