TW201624695A - 半導體基板及半導體基板的檢查方法 - Google Patents

半導體基板及半導體基板的檢查方法 Download PDF

Info

Publication number
TW201624695A
TW201624695A TW104136661A TW104136661A TW201624695A TW 201624695 A TW201624695 A TW 201624695A TW 104136661 A TW104136661 A TW 104136661A TW 104136661 A TW104136661 A TW 104136661A TW 201624695 A TW201624695 A TW 201624695A
Authority
TW
Taiwan
Prior art keywords
layer
crystal layer
semiconductor substrate
crystal
stress
Prior art date
Application number
TW104136661A
Other languages
English (en)
Other versions
TWI657578B (zh
Inventor
山田永
山本大貴
笠原健司
Original Assignee
住友化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化學股份有限公司 filed Critical 住友化學股份有限公司
Publication of TW201624695A publication Critical patent/TW201624695A/zh
Application granted granted Critical
Publication of TWI657578B publication Critical patent/TWI657578B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/20008—Constructional details of analysers, e.g. characterised by X-ray source, detector or optical system; Accessories therefor; Preparing specimens therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明之課題，係提供一種半導體基板，在Si基板上使用磊晶成長法形成第III族氮化物半導體層時，該半導體基板係滿足該第III族氮化物半導體層被要求的耐電壓等特性，而且在確保薄片電阻等物性值的面內均勻性之同時，翹曲量小。 本發明之解決手段，係提供一種半導體基板，其中，在矽基板上的氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；反應抑制層、應力產生層及活性層係從矽基板側依照反應抑制層、應力產生層、活性層的順序配置，應力產生層係具有：在塊狀型結晶狀態之晶格常數為a1之第1結晶層；及定位成鄰接於第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層。

Description

半導體基板及半導體基板的檢查方法
本發明係有關於一種半導體基板及半導體基板的檢查方法。
在Si基板上使第III族氮化物半導體結晶成長之技術係正被研討中。例如，專利文獻1係揭示一種以抑制在裝置化的步驟產生的裂紋作為目的之第III族氮化物磊晶基板。該第III族氮化物磊晶基板之特徵在於具有Si基板、與該Si基板鄰接之初期層及超晶格積層體，其中該超晶格積層體係形成在該初期層上並且具有複數組積層體，該積體層係依照以下順序具有：第1層，其係由Al組成比為大於0.5且1以下的AlGaN所構成；及第2層，其係由Al組成比為大於0且0.5以下的AlGaN所構成；前述第2層的Al組成比係從前述基板越離開越漸減。
例如，專利文獻2係揭示一種化合物半導體基板，其能夠抑制氮化物半導體層產生裂紋(龜裂)和結晶缺陷、翹曲，且提升生產性。該化合物半導體基板係具備：結晶面方位為(111)面之矽單結晶基板；第1緩衝層，其係 形成在前述矽單結晶基板上且由AlxGa1-xN單結晶(0<x≦1)所構成；第2緩衝層，其係形成在前述第1緩衝層上，且使厚度為250nm以上且350nm以下的由AlyGa1-yN單結晶(0≦y<0.1)所構成的第1單層、厚度為5.0nm以上且20nm以下的由AlzGa1-zN單結晶(0.9<z≦1)所構成的第2單層交替地積層複數次而成；及半導體元件形成區域，其係形成在前述第2緩衝層上且包含至少1層以上的氮化物系半導體單結晶層。
例如，專利文獻3係揭示一種在抑制晶圓翹曲之同時，能夠進一步減低漏電流之半導體電子裝置。該半導體電子裝置係具備透過緩衝層而積層在基板上的化合物半導體層之半導體電子裝置；前述緩衝層係具有複合層，該複合層係在使用Al組成為0.2以下的氮化物系化合物半導體而形成之第1層上，積層有使用Al組成為0.8以上的氮化物系化合物半導體而形成之第2層。
非專利文獻1至3，係記載有在Si基板上形成AlN層之技術。該非專利文獻1至3係揭示將在Si基板上所形成的AlN層之表面進行顯微觀察所得到的影像，從該影像，能夠觀察到在AlN層係形成有許多孔穴。
非專利文獻4，係記載：「若能以使GaN與AlN交替地積層，使GaN上的AlN鬆弛，且在AlN上的GaN有壓縮應力殘留之方式成長時，係預料到能夠利用GaN/AlN的應變周期結構(稱為應變超晶格層(Strained Layer Super-lattice)，以下簡稱為SLS)而使膜全體具有壓縮 應力。據信，除了SLS以外，當設為隨著上方積層之膜而使晶格常數擴大的組合時，亦能夠增加壓縮應力」。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2013-021124號公報
[專利文獻2]日本特開2010-232322號公報
[專利文獻3]日本特開2008-171843號公報
[非專利文獻]
[非專利文獻1] Y. Ohba. R. Sato, J. Crystal Growth 221, 258(2000年).
[非專利文獻2] G. Sarusi等人，J. Electron. Mater. 35, L15(2006年).
[非專利文獻3] M. Tungare等人，J. Appl. Phys. 113, 163108(2013年).
[非專利文獻4] K. Matsumoto等人，J. Vac. Soc. Jpn. 54, 6(2011年)，第376-380頁.
在Si基板上形成第III族氮化物半導體層時，起因於Si與第III族氮化物半導體結晶的熱膨脹係數之差異，致使基板產生翹曲和第III族氮化物半導體層產生裂紋(龜裂)。因此，如前述專利文獻及非專利文獻所記載， 形成產生內部壓縮應力之層(應力產生層)，該壓縮應力與起因於熱膨脹係數之差異而在氮化物結晶層產生之拉伸應力係得到平衡，在返回室溫後的狀態抑制半導體基板產生翹曲，且防止第III族氮化物半導體層產生裂紋。
但是，使用應力產生層來抑制半導體基板產生翹曲，由於係以基板溫度在返回室溫的狀態下之翹曲變小之方式設計，因而基板在高溫狀態下的磊晶成長中，在基板會產生翹曲。基板產生翹曲的狀態時，難以遍及基板表面全域且均勻地控制微成長條件，又，因為微成長條件係大幅地影響結晶品質及薄片電阻等特性，所以難以同時減低基板在室溫產生翹曲、及遍及基板面內的全域且均勻地維持結晶品質等特性。特別是使用6英吋等較大的Si基板時，因為磊晶成長中的翹曲量亦變大，所以抑制返回室溫時的翹曲量而呈低值，而且維持結晶品質等的均勻性係變得更困難。
又，在Si基板上形成第III族氮化物半導體層時，為了抑制構成Si基板之Si原子與包含在第III族原子中的Ga原子產生反應之目的，而在Si基板與應力產生層之間配置反應抑制層。但是，依照本發明者等之實驗研討，充分理解該反應抑制層係除了具有抑制Si原子與Ga原子產生反應的功能以外，並會依照與Si基板的界面之狀態而大幅地影響基板產生翹曲。因此，為了在有效地保護Si基板表面之同時適當地抑制基板產生翹曲，必須適當地控制反應抑制層的成長。
本發明之目的，係提供一種半導體基板，在Si基板上使用磊晶成長法形成第III族氮化物半導體層時，該半導體基板係滿足該第III族氮化物半導體層被要求的耐電壓等特性，而且在確保薄片電阻等物性值的面內均勻性之同時，翹曲量小。特別是提供一種半導體基板，其即便使用6英吋以上之較大的Si基板時，亦能夠確保上述的要求特性及面內均勻性，而且翹曲量小。而且本發明之目的，係提供一種半導體基板，其在有效率地保護Si基板的表面之同時，能夠確保上述的要求特性、面內均勻性及抑制產生翹曲。
為了解決上述課題，在本發明的第1態樣中，係提供一種半導體基板，其係具有矽基板、及前述矽基板上的氮化物結晶層之半導體基板，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置，前述應力產生層係具有：在塊狀(bulk)型結晶狀態之晶格常數為a1之第1結晶層；及定位成鄰接於前述第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層。
前述第1結晶層亦可具有含有2×1018cm-3以下的碳原子之部分，而且，前述第1結晶層亦可具有含有1× 1018cm-3以下的碳原子之部分。前述第1結晶層的厚度大於5.0nm且小於20nm時，前述第1結晶層亦可具有含有5×1018cm-3以下的碳原子之部分。前述第2結晶層亦可具有含有1×1018cm-3以上的碳原子之部分，而且，前述第2結晶層亦可具有含有5×1018cm-3以上的碳原子之部分。
前述第1結晶層的厚度係以大於5.0nm且小於20nm為佳，此時，前述第2結晶層的厚度係以10nm以上且300nm以下為佳。第2結晶層的厚度大於300nm時，因為半導體基板往上凸地產生翹曲之傾向變強，所以第2結晶層的厚度係以300nm以下為佳，較佳為200nm以下，更佳是以100nm為佳。又，前述第1結晶層的厚度係以大於5.0nm且小於10nm為較佳，以大於6.0nm且小於10nm為更佳，以大於6.0nm且小於9nm為特佳。
在前述反應抑制層的前述應力產生層側之面，亦可以1×108個/cm2以上且1×109個/cm2以下的密度具有7×10-12cm2以上的面積之孔穴，此時，在前述反應抑制層所具有之前述孔穴的面積相對於總面積之比係以4%以下為佳。
前述氮化物結晶層的由X射線逆晶格測繪(mapping)所得之在前述反應抑制層的繞射面(-1-14)之Qx值能夠設為大於-0.6427且小於-0.63977，此時，在構成前述反應抑制層之結晶的逆晶格座標中之X射線尖峰(peak)半值寬度，係以設為0.006至0.009rlu(逆晶格空間單位)的範圍為佳。在此，繞射面(-1-14)係以密勒指數(Miller index) 記載X射線的繞射面，且係意指在依照密勒指數之面(hk1)的記載之h=-1、k=-1、l=4之情形。又，指數-1，係有以在1的上面畫橫線之記號(bar1)之形式而記載之情形。
前述第1結晶層可為AlxGa1-xN(0.9≦x≦1)，前述第2結晶層可為AlyGa1-yN(0≦y≦0.3)。
前述應力產生層，係可為具有複數個由前述第1結晶層及前述第2結晶層所構成之二層積層者。前述應力產生層亦可進一步具有第3結晶層，於第3結晶層係定位成鄰接於前述第2結晶層的活性層側，且在塊狀型結晶狀態之晶格常數為a3(a2<a3)。前述應力產生層亦可進一步具有第4結晶層，該第4結晶層係定位成鄰接於比前述第2結晶層更靠近前述活性層側之第n結晶層的活性層側，且在塊狀型結晶狀態之晶格常數a4比前述第n結晶層的晶格常數更大。前述應力產生層亦可進一步具有在塊狀型結晶狀態之晶格常數為a5之第5結晶層、及定位成鄰接於前述第5結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a6(a5<a6)之第6結晶層。
前述氮化物結晶層亦可進一步具有中間層，該中間層係在前述反應抑制層與前述應力產生層之間，定位成鄰接於前述反應抑制層，且在塊狀型結晶狀態之晶格常數比前述反應抑制層的晶格常數更大。前述氮化物結晶層的厚度可為500nm以上且13000nm以下。前述應力產生層亦可含有1×1019cm-3以上的碳原子。
前述反應抑制層的厚度為30nm以上且300nm 以下，前述矽基板的厚度為400μm以上，前述矽基板的直徑可為100mm以上，較佳為150mm以上。又，前述矽基板的直徑可為200mm以上。前述活性層的表面可為鏡面。
在本發明的第2態樣中，係提供一種半導體基板的檢查方法，其中該半導體基板具有矽基板、及前述矽基板上的氮化物結晶層，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置；該半導體基板的檢查方法係當前述氮化物結晶層之由X射線逆晶格測繪所得之前述反應抑制層的Qx值大於-0.6427且小於-0.63977時，判定為合格。
除了前述Qx值大於-0.6427且小於-0.63977之情況以外，還可在構成前述反應抑制層之結晶的逆晶格座標中之X射線尖峰半值寬度為0.006至0.009rlu的範圍時，亦判定為合格。
在本發明的第3態樣中，係提供一種半導體基板，其係具有矽基板、及前述矽基板上的氮化物結晶層之半導體基板，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基 板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置，前述應力產生層係具有：在塊狀型結晶狀態之晶格常數為a1，厚度為大於5.0nm且小於20nm之第1結晶層；及定位成鄰接於前述第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層。半導體基板係與上述的第1樣態同樣地，亦可進一步具備追加的構成。
在本發明的第4態樣中，係提供一種半導體基板，其係具有矽基板、及前述矽基板上的氮化物結晶層之半導體基板，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置，在前述反應抑制層的前述應力產生層側之面，係以1×108個/cm2以上且1×109個/cm2以下的密度具有7×10-12cm2以上的面積之孔穴。半導體基板係與上述的第1樣態同樣地，亦可進一步具備追加的構成。
在本發明的第5態樣中，係提供一種半導體基板，其係具有矽基板、及前述矽基板上的氮化物結晶層，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應 抑制層、前述應力產生層、前述活性層的順序配置，前述氮化物結晶層之由X射線逆晶格測繪所得之在前述反應抑制層的繞射面(-1-14)之Qx值大於-0.6427且小於-0.63977。半導體基板係與上述的第1樣態同樣地，亦可進一步具備追加的構成。
在本發明的第6態樣中，係提供一種半導體基板，其係具有矽基板、及前述矽基板上的氮化物結晶層之半導體基板，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置，前述應力產生層係具有：在塊狀型結晶狀態之晶格常數為a1之第1結晶層；及定位成鄰接於前述第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層，前述第1結晶層係具有含有2×1018cm-3以下的碳原子之部分。半導體基板係與上述的第1樣態同樣地，亦可進一步具備追加的構成。
(一般性揭示)
半導體基板係可具有矽基板、及前述矽基板上的氮化物結晶層。前述氮化物結晶層，係至少可具有選自下述的層之任一層：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層， 其係供電子元件形成。在一個例子中，前述氮化物結晶層係可具有前述反應抑制層、前述應力產生層、及前述活性層之全部。在其它例子中，前述氮化物結晶層係可具有前述反應抑制層及前述應力產生層。在其它例子中，前述氮化物結晶層係可具有前述反應抑制層及前述活性層。在其它例子中，前述氮化物結晶層係可具有前述應力產生層及前述應力產生層。
前述反應抑制層、前述應力產生層及前述活性層，係可從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置。前述應力產生層係至少可具有下述的任一者：在塊狀型結晶狀態之晶格常數為a1之第1結晶層；及可定位成鄰接於前述第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層。在一個例子中，前述應力產生層係可具有前述第1結晶層及前述第2結晶層之雙方。
前述第1結晶層係可具有含有2×1018cm-3以下的碳原子之部分。前述第1結晶層係可具有含有1×1018cm-3以下的碳原子之部分。前述第1結晶層的厚度係可大於5.0nm且小於20nm。前述第2結晶層的厚度可為10nm以上且300nm以下。在前述反應抑制層的前述應力產生層側之面，可以1×108個/cm2以上且1×109個/cm2以下的密度具有7×10-12cm2以上的面積之孔穴。在前述反應抑制層所具有的前述孔穴的面積相對於總面積之比可為4%以下。前述氮化物結晶層之由X射線逆晶格測繪所得之在前述反應抑 制層的繞射面(-1-14)之Qx值可為大於-0.6427，可為小於-0.63977。在構成前述反應抑制層之結晶的逆晶格座標之X射線尖峰半值寬度，可為從0.006至0.009rlu(逆晶格空間單位)的範圍。前述第1結晶層可具有含有5×1018cm-3以下的碳原子之部分。前述第2結晶層可具有含有1×1018cm-3以上的碳原子之部分。前述第2結晶層可具有含有5×1018cm-3以上的碳原子之部分。前述第1結晶層可為AlxGa1-xN(0.9≦x≦1)。前述第2結晶層可為AlyGa1-yN(0≦y≦0.3)。前述應力產生層可具有複數個由前述第1結晶層及前述第2結晶層所構成之二層積層。前述應力產生層係可在鄰接於前述第2結晶層的活性層側之位置，具有在塊狀型結晶狀態之晶格常數為a3(a2<a3)之第3結晶層。前述應力產生層係可在鄰接於比前述第2結晶層更靠近前述活性層側之第n結晶層的活性層側之位置，具有在塊狀型結晶狀態之晶格常數a4為比前述第n結晶層的晶格常數更大的第4結晶層。前述應力產生層係至少具有以下的任一者：在塊狀型結晶狀態之晶格常數為a5之第5結晶層、及定位成鄰接於前述第5結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a6(a5<a6)之第6結晶層。在一個例子中，前述應力產生層可具有前述第5結晶層及前述第6結晶層之雙方。前述氮化物結晶層亦可在前述反應抑制層與前述應力產生層之間，具有定位成鄰接於前述反應抑制層且在塊狀型結晶狀態之晶格常數比前述反應抑制層的晶格常數更大的中間層。前述氮化物結晶層的厚度可為500nm 以上且13000nm以下。前述應力產生層亦可含有1×1019cm-3以上的碳原子。前述反應抑制層的厚度可為30nm以上且300nm以下。前述矽基板厚度可為400μm以上。前述矽基板的直徑可為100mm以上。前述活性層的表面可為鏡面。
上述所敘述之半導體基板的檢查方法，係當前述氮化物結晶層的由X射線逆晶格測繪所得之在前述反應抑制層的Qx值大於-0.6427且小於-0.63977時，可判定為合格。除了前述Qx值大於-0.6427且小於-0.63977之情形以外，還可在構成前述反應抑制層之結晶的逆晶格座標中之X射線尖峰半值寬度在從0.006至0.009rlu的範圍時，判定為合格。
100‧‧‧半導體基板
102‧‧‧矽基板
104‧‧‧反應抑制層
106‧‧‧應力產生層
106a‧‧‧第1結晶層
106b‧‧‧第2結晶層
106c‧‧‧二層積層
106d‧‧‧第3結晶層
106e‧‧‧第4結晶層
106f‧‧‧第5結晶層
106g‧‧‧第6結晶層
106n‧‧‧第n結晶層
108‧‧‧活性層
110‧‧‧中間層
112‧‧‧肖特基層
200‧‧‧半導體基板
300‧‧‧半導體基板
400‧‧‧半導體基板
500‧‧‧半導體基板
第1圖係半導體基板100的剖面圖。
第2圖係顯示半導體基板100的變更例之剖面圖。
第3圖係半導體基板200的剖面圖。
第4圖係半導體基板300的剖面圖。
第5圖係半導體基板400的剖面圖。
第6圖係半導體基板500的剖面圖。
第7圖係標繪(plot)翹曲量對第1結晶層106a的厚度之圖表。
第8圖係標繪表面粗糙度對第1結晶層106a的厚度之圖表。
第9圖係標繪破壞電壓對第1結晶層106a的厚度之圖 表。
第10圖係標繪薄片電阻之變異度對第1結晶層106a的厚度之圖表。
第11圖係觀察反應抑制層104的表面時之AFM影像。
第12圖係顯示翹曲的情形之圖表。
第13圖係顯示翹曲與孔穴密度的關係之圖表。
第14圖係顯示翹曲與面積比的關係之圖表。
第15圖係顯示在繞射面(-1-14)之X射線逆晶格測繪的結果之圖。
第16圖係顯示翹曲與Qx的關係之圖表。
第17圖係顯示翹曲與X射線尖峰半值寬度的關係之圖表。
第18圖係藉由SIMS將碳原子的濃度以深度輪廓(profile)的方式表示之圖表。
(實施形態1)
第1圖係半導體基板100的剖面圖。半導體基板100係具有矽基板102、及矽基板102上的氮化物結晶層。矽基板102係支撐氮化物結晶層之支撐基板。藉由使用矽基板102作為支撐基板，能夠降低材料價格。又，藉由使用矽基板102作為支撐基板，能夠利用在以往的矽製程所使用之半導體製造裝置。藉此，能夠提高成本競争力。而且，藉由使用矽基板102作為支撐基板，能夠廉價且在工業上 利用直徑150mm以上的大型基板。
氮化物結晶層係具有反應抑制層104、應力產生層106、及活性層108，反應抑制層104、應力產生層106及活性層108係從矽基板102側依照反應抑制層104、應力產生層106、活性層108的順序配置。
反應抑制層104，可為抑制矽原子與第III族原子產生反應者。亦即，能夠防止在比反應抑制層104更上層的第III族氮化物半導體層所含有的Ga與矽基板102所含有的Si產生合金化。作為反應抑制層104者，能夠舉出Alx1Ga1-x1N(0<x1≦1)，代表性地能夠舉出AlN層。
藉由反應抑制層104，能夠保護矽基板102表面且確實地支撐氮化物結晶層。又，反應抑制層104係形成氮化物結晶層的初期核，該氮化物結晶層的初期核形成在矽基板102上。
在本發明的半導體基板中，矽基板上的氮化物結晶層之最初的氮化物層為反應抑制層104，該反應抑制層104的結晶特性，係對隨後同調(coherent)地成長之氮化物結晶層的結晶特性大幅地產生影響。
反應抑制層104的應力產生層106側之面，可以1×108個/cm2以上且1×109個/cm2以下的密度具有7×10-12cm2以上的面積之孔穴。在反應抑制層104能夠形成之孔穴，係如非專利文獻1至3所記載，依照矽基板102的表面處理和反應抑制層104的成膜條件，而能夠改變孔穴的面積和密度。但是，本發明者等發現只有在滿足上述之 孔穴的密度及面積條件時，能夠在有效地保護矽基板102的表面之同時，將半導體基板100的翹曲量抑制為低值，而且能夠確保適當的均勻性。又，在反應抑制層104所具有的孔穴面積相對於總面積之比，係能夠設為4%以下。
反應抑制層104較佳係在氮化物結晶層的繞射面(-1-14)之由X射線逆晶格測繪所得之Qx值為大於-0.6427且小於-0.63977。藉由Qx值成為上述數值範圍之反應抑制層104，在有效地保護矽基板102的表面之同時，能夠將半導體基板100的翹曲量抑制為低值，而且能夠確保適當的均勻性。又，在構成反應抑制層104之結晶的逆晶格座標之X射線尖峰半值寬度，係以0.006至0.009rlu(逆晶格空間單位)的範圍為佳。藉由設為X射線尖峰半值寬度為上述數值範圍之反應抑制層104，能夠得到同樣的效果。
應力產生層106，係包含由第1結晶層106a及第2結晶層106b所構成之二層積層106c。第1結晶層106a係具有含有2×1018cm-3以下的碳原子之部分。藉由使第1結晶層的碳濃度成為2×1018cm-3以下，第1結晶層106a本身的結晶性提升，能夠提升耐電壓、薄片電阻等電特性、音響特性等機械特性、與不純物的反應等化學特性等第1結晶層106a的特性。又，藉由提升第1結晶層106a的結晶性，在第1結晶層106a上所形成的上層(例如活性層108)的結晶性提升且該上層的電特性、機械特性、化學特性提升。該上層為活性層108時，能夠提升活性層108的移動度。亦即，在減低基板的翹曲之同時，能夠提升活性層108 的耐壓、移動度等特性。
第1結晶層106a，亦可具有含有1×1018cm-3以下的碳原子之部分。此時，能夠進一步提升第1結晶層106a及其上層的結晶性或特性。
第1結晶層106a係以在塊狀型結晶狀態之晶格常數為a1且厚度為大於5.0nm且小於20nm為佳。第2結晶層106b係以定位成鄰接於第1結晶層106a的活性層108側且在塊狀型結晶狀態之晶格常數係a2(a1<a2)為佳。
第1結晶層106a係例如由AlxGa1-xN(0.9≦x≦1)所構成，代表性為AlN層。藉由使第1結晶層106a的厚度大於5.0nm，能夠增大應力產生層106的耐電壓。又，增大第1結晶層106a的厚度時，因為有損害膜的平坦性之傾向，所以第1結晶層106a的厚度係以大於5.0nm且小於10nm為佳，以大於6.0nm且小於10nm為較佳，以大於6.0nm且小於9nm為特佳。
第2結晶層106b係例如由AlyGa1-yN(0≦y≦0.3)所構成。第2結晶層106b的厚度係能夠設為10nm以上且300nm以下。因為第2結晶層106b的厚度大於300nm時，半導體基板100往上凸地產生翹曲之傾向變強，所以第2結晶層106b的厚度係以300nm以下為佳。第2結晶層106b的厚度係較佳為200nm以下，更佳為100nm。第2結晶層106b，在與第1結晶層106a的異質接合面中，理想上，結晶晶格係以對第1結晶層106a的結晶晶格為同調地連續的方式形成。如前述，因為在第2結晶層106b的塊狀型狀 態之晶格常數a2係比在第1結晶層106a的塊狀型狀態之晶格常數a1更大，所以第2結晶層106b對第1結晶層106a為同調時，在第2結晶層106b係積蓄著對第1結晶層106a之壓縮應力。藉此，係在應力產生層106產生壓縮應力。
第1結晶層106a可具有含有5×1018cm-3以下，較佳是2×1018cm-3以下的碳原子之部分。藉由將第1結晶層的碳濃度設為5×1018cm-3以下，第1結晶層106a本身的結晶性提升，能夠提升耐電壓、薄片電阻等電特性、音響特性等機械特性、與不純物的反應等化學特性等第1結晶層106a的特性。又，藉由第1結晶層106a的結晶性提升，在第1結晶層106a上所形成之上層(例如活性層108)的結晶性提升且該上層的電特性、機械特性、化學特性提升。該上層為活性層108時，能夠提升活性層108的移動度。亦即，在減低基板產生翹曲之同時，能夠提升活性層108的耐壓、移動度等特性。
第2結晶層106b可具有含有1×1018cm-3以上的碳原子之部分。藉由第2結晶層106b為含有1×1018cm-3以上的碳原子，能夠提升第2結晶層106b的耐電壓且甚至提升應力產生層106的耐電壓。第2結晶層106b係以具有含有5×1018cm-3以上的碳原子之部分為較佳。此時，能夠進一步提升第2結晶層106b及應力產生層106的耐電壓。
通常，為了使氮化物層的耐電壓提升，有藉由碳摻雜來嘗試補償n型不純物之情形，但是本發明者等研討的結果，得知藉由碳摻雜未必能夠得到充分的耐電 壓，相反地，藉由使第1結晶層106a的碳摻雜量減低，能夠得到充分的耐電壓。關於藉由減少第1結晶層106a的碳摻雜量而能夠得到充分的耐電壓之機制，雖然其詳細並不清楚，推測相較於藉由碳摻雜之補償效果，提升第1結晶層106a的結晶性所致之電阻率提升效果，在600V之高電壓區域時，結果其效果為較高。
又，第1結晶層106a與第2結晶層106b的異質界面，不是理想的同調界面，實際上是在一部分具有缺陷，認為在該缺陷部分為晶格鬆弛的界面。認為在實際上的異質界面係摻雜同調地成長的部分及由於缺陷而晶格鬆弛的部分，在第1結晶層106a與第2結晶層106b的異質界面，同調的部分係具有支配性。
藉由應力產生層106產生壓縮應力，該壓縮應力與起因於熱膨脹係數的差異所引起在氮化物結晶層產生之拉伸應力得到平衡，而能夠減低半導體基板100的翹曲。又，藉由使第1結晶層106a的厚度成為大於5.0nm且小於20nm，能夠提高耐電壓且將薄片電阻等物性值的面內變異度(variation)抑制為較低。亦即，能夠提高在矽基板102上所形成之氮化物結晶層的均勻性。
第1結晶層與第2結晶層係以同調地連續之方式形成，但是結晶的晶格常數係具有互相不同之值。如此，晶格常數為不同時，晶格常數差異變大且膜厚變大時，隨著成長而在膜內積蓄應力應變，當成長膜厚大於臨界膜厚時，因為應變鬆弛而有產生許多缺陷之情形。產生許多 缺陷之後，繼續成長時，無法期望同調的成長，而有進行三維成長且在最後不是得到鏡面而是得到白濁的半導體基板之情形。
由於有如上述之成長上的問題點，所以如第1結晶層106a及第2結晶層106b之異質的積層結構時，若使第1結晶層106a成為5nm以上時，難以得到良好的特性。在本發明中，增大第1結晶層106a的厚度時，亦有損害膜的平坦性之傾向，但是藉由調整適當成長條件等，氮化物結晶層或半導體基板之表面(活性層108表面)係成為鏡面。例如，因成長爐的加熱器異常而成長溫度成為900℃以下時，氮化物結晶層係三維成長且半導體基板白濁，而且表面變成不是鏡面。該表面不是鏡面的半導體基板，其薄片電阻為非常大，作為裝置時係無法動作。
有關於氮化物結晶層(例如應力產生層106)的厚度，通常越厚時電阻越高，亦即能夠期待耐電壓變高。在本發明中，使用第1結晶層106a為5nm以上且表面為鏡面之基板時，在維持耐電壓的狀態下且改善翹曲之同時，意外地，能夠得到提升移動度的均勻性之效果。在此，所謂「表面為鏡面」，係指在通常的螢光燈照明下(1000至5000勒克司(lux))無白濁的情形。針對該等認為互相無關係的特性參數，使得平衡性良好地提升之機制係不清楚，但是本發明者等推測係成長過程的翹曲狀態造成影響。
活性層108係例如由Alx4Ga1-x4N(0≦x4<1)所構成，代表性為GaN層。活性層108可為AlInGaN層。活 性層108係在後來形成電子元件之層。活性層108係能夠分成2層，上層係能夠設為盡力減少碳原子等不純物濃度之高純度層，下層係能夠設為含有碳原子之層。藉由在下層含有碳原子而能夠提高耐電壓，藉由提高上層的純度而能夠使不純物原子所引起之載體的散射減少且能夠提高移動度。
氮化物結晶層的厚度係以成為500nm以上且13000nm以下為佳。藉由使氮化物結晶層的厚度成為該範圍，能夠減少半導體基板100的翹曲量。矽基板102的厚度為400μm以上且矽基板102的直徑為100mm以上時，反應抑制層104的厚度係以成為30nm以上且300nm以下為佳。藉由使矽基板102及反應抑制層104成為該範圍，能夠減少半導體基板100的翹曲量。
上述的氮化物結晶層，係熱膨脹係數比矽基板102更大，從磊晶成長時的高溫度下降至室溫為止之溫度時，氮化物結晶層之收縮係比矽基板102更大，其結果在氮化物結晶層產生拉伸應力。但是，在本實施形態的半導體基板100，因為藉由應力產生層106產生壓縮應力，所以使該壓縮應力與因氮化物結晶層的降溫所引起的拉伸應力得到平衡，而能夠抑制半導體基板100的翹曲。又，在本實施形態的半導體基板100中，因為第1結晶層106a的厚度大於5.0nm，所以能夠提高耐電壓且能夠提高薄片電阻等膜物性的面內均勻性。
又，只要在應力產生層106包含由第1結晶 層106a及第2結晶層106b所構成之二層積層106c，應力產生層106的其它的層構成為任意。例如構成應力產生層106之結晶層，其組成亦可在深度方向連續地變化而成為所謂漸變型(graded)的結晶層。此時，亦可以Ga組成比隨著接近表面而上升的方式構成。但是將二層積層106c所產生的壓縮應力相抵銷或減少之層構成係不佳。
在反應抑制層104與應力產生層106之間、或應力產生層106與活性層108之間、活性層108的上層，係能夠配置任意層。例如第2圖所顯示，在反應抑制層104與應力產生層106之間亦可形成中間層110，亦可在活性層108的上層形成肖特基(Schottky)層112。
中間層110係在反應抑制層104與應力產生層106之間且鄰接反應抑制層104之位置，而且在塊狀型結晶狀態之晶格常數係比反應抑制層104的晶格常數更大的層。中間層110係例如由Alx2Ga1-x2N(0<x2<1)所構成。中間層110，在與反應抑制層104的異質接合面中，理想上，結晶晶格係能夠以對反應抑制層104的結晶晶格為同調地連續之方式形成。藉此，中間層110係起因於與反應抑制層104的晶格常數差異而產生壓縮應力。又，中間層110係將由反應抑制層104所形成的初期核擴大且形成在上層形成的應力產生層106之基底面。
又，所謂中間層110與反應抑制層104的異質界面係同調地連續著，終究只是指理想的狀態，實際上亦摻雜因缺陷等而產生的晶格鬆弛，只不過同調成長的區 域係具備支配性，在第1結晶層106a與第2結晶層106b的異質界面之情況亦同樣。
肖特基層112係例如Alx5Ga1-x5N(0<x5<1)。在活性層108與肖特基層112的異質界面，係生成二維電子氣體(2DEG)且能夠作為電晶體的通道層發揮功能。肖特基層112係能夠按照所形成的電晶體結構而適當地變更。
(實施形態2)
第3圖係半導體基板200的剖面圖。半導體基板200係與半導體基板100同樣地，在矽基板102上具有氮化物結晶層，而在氮化物結晶層係具有反應抑制層104、應力產生層106及活性層108。但是，半導體基板200的應力產生層106係具有複數個二層積層106c。半導體基板200的其它構成係與半導體基板100同樣。
複數個二層積層106c，亦可構成許多個二層積層106c重複積層而成之多層積層結構，亦即構成所謂超晶格結構。二層積層106c的重複數目係例如能夠設為2至500。藉由積層多數個二層積層106c，能夠增大應力產生層106所產生的壓縮應力。又，藉由二層積層106c的積層數，能夠容易地控制應力產生層106所產生的壓縮應力之大小。而且，藉由積層多數個二層積層106c，能夠進一步提高藉由第1結晶層106a所提升之耐電壓。
(實施形態3)
第4圖係半導體基板300的剖面圖。半導體基板300係與半導體基板100同樣地，在矽基板102上具有氮化物結晶層，而氮化物結晶層係具有反應抑制層104、應力產生層106及活性層108。但是，半導體基板300的應力產生層106係在鄰接第2結晶層106b的活性層108側之位置，進一步具有在塊狀型結晶狀態之晶格常數為a3(a2<a3)之第3結晶層106d。半導體基板300的其它構成係與半導體基板100同樣。
第3結晶層106d係例如由AlyGa1-yN(0≦y<1)所構成，代表性為AlGaN層。第3結晶層106d的厚度係任意。第3結晶層106d，在與第2結晶層106b的異質接合面中，理想上，結晶晶格係以對第2結晶層106b的結晶晶格為同調地連續之方式形成。因為在第3結晶層106d的塊狀型狀態之晶格常數a3，係比在第2結晶層106b的塊狀型狀態之晶格常數a2更大，所以在第3結晶層106d係積蓄著對第2結晶層106b之壓縮應力。因而，藉由第3結晶層106d及第2結晶層106b所產生的壓縮應力係被重疊在藉由第1結晶層106a及第2結晶層106b所產生的壓縮應力，而在應力產生層106產生更大的壓縮應力。
又，所謂第3結晶層106d與第2結晶層106b的異質界面係同調地連續著，終究只是指理想的狀態，實際上亦摻雜因缺陷等而產生的晶格鬆弛，只不過同調成長的區域係具備支配性，在第1結晶層106a與第2結晶層106b的異質界面之情況亦同樣。
(實施形態4)
第5圖係半導體基板400的剖面圖。半導體基板400係與半導體基板100同樣地，在矽基板102上具有氮化物結晶層，而氮化物結晶層係具有反應抑制層104、應力產生層106及活性層108。但是，半導體基板400的應力產生層106係在鄰接於比第2結晶層106b更靠近活性層108側之第n結晶層106n的活性層108側之位置，進一步具有在塊狀型結晶狀態之晶格常數a4為比第n結晶層106n的晶格常數更大的第4結晶層106e。半導體基板400的其它構成係與半導體基板100同樣。在第n結晶層106n係半導體基板300之第3結晶層106d時，係依照第1結晶層106a、第2結晶層106b、第3結晶層106d及第4結晶層106e的順序積層，而且成為在塊狀型結晶狀態的晶格常數係隨著從第1結晶層106a往第4結晶層106e進展而變大之構成。
第4結晶層106e係例如由AlyGa1-yN(0≦y<1)所構成，代表性為AlGaN層。第4結晶層106e的厚度係任意。第4結晶層106e，在與第n結晶層106n的異質接合面中，理想上，結晶晶格係以對第n結晶層106n的結晶晶格為同調地連續之方式形成。因為在第4結晶層106e的塊狀型狀態之晶格常數係比在第n結晶層106n的塊狀型狀態之晶格常數更大，所以在第4結晶層106e係積蓄著對第n結晶層106n之壓縮應力。因而，藉由第4結晶層106e及第n結晶層106n所產生的壓縮應力係被重疊在藉由第1結 晶層106a及第2結晶層106b所產生的壓縮應力，而在應力產生層106產生更大的壓縮應力。
又，所謂第4結晶層106e與第n結晶層106n的異質界面係同調地連續著，終究只是指理想的狀態，實際上亦摻雜因缺陷等而產生的晶格鬆弛，只不過同調成長的區域係具備支配性，在第1結晶層106a與第2結晶層106b的異質界面之情況亦同樣。
(實施形態5)
第6圖係半導體基板500的剖面圖。半導體基板500係與半導體基板100同樣地，在矽基板102上具有氮化物結晶層，而氮化物結晶層係具有反應抑制層104、應力產生層106及活性層108。但是，半導體基板500的應力產生層106，係進一步具有在塊狀型結晶狀態之晶格常數為a5之第5結晶層106f、及定位成鄰接於第5結晶層106f的活性層108側且在塊狀型結晶狀態之晶格常數為a6(a5<a6)之第6結晶層106g。半導體基板500的其它構成係與半導體基板100同樣。
第5結晶層106f係例如由AlyGa1-yN(0<y≦1)所構成，代表性為AlGaN層。第5結晶層106f的厚度係任意，可為5nm以下。第6結晶層106g係例如由AlyGa1-yN(0≦y<1)所構成，代表性為AlGaN層。第6結晶層106g的厚度係任意。第6結晶層106g，在與第5結晶層106f的異質接合面中，理想上，結晶晶格係以對第5結晶層106f的結 晶晶格為同調地連續之方式形成。如前述，因為在第第6結晶層106g的塊狀型狀態之晶格常數a6，係比在第5結晶層106f的塊狀型狀態之晶格常數a5更大，所以只要第6結晶層106g對第5結晶層106f為同調，在第6結晶層106g係積蓄著對第5結晶層106f之壓縮應力。因而，藉由第5結晶層106f及第6結晶層106g所產生的壓縮應力係被重疊在藉由第1結晶層106a及第2結晶層106b所產生的壓縮應力，而在應力產生層106產生更大的壓縮應力。
又，所謂第5結晶層106f與第6結晶層106g的異質界面係同調地連續著，終究只是指理想的狀態，實際上亦摻雜因缺陷等而產生的晶格鬆弛，只不過同調成長的區域係具備支配性，在第1結晶層106a與第2結晶層106b的異質界面之情況亦同樣。又，在第6圖中，第5結晶層106f及第6結晶層106g係配置在比二層積層106c更靠近基板側，但是亦可配置在比二層積層106c更靠近活性層108側。
以上，在實施形態2至5所說明的各層構成，係只要其組合不與本發明的宗旨產生矛盾，就能夠任意地組合。又，在實施形態1至5所說明的各結晶層之組成及在層內的分布，係只要滿足載明的條件就可以任意。例如，在各結晶層之厚度方向的組成分布可為均勻，亦可為漸變地變化者。又，在實施形態1至5所說明的各結晶層的厚度，係只要滿足載明的條件就可以任意。在各結晶層中之組成分布及厚度的組合，亦是只要滿足載明的條件就可以 任意地組合。
在實施形態1至5所說明的各結晶層，係能夠使用通常的磊晶成長法，例如MOCVD(金屬有機化學氣相沈積法；Metal Organic Chemical Vapor Deposition)法來形成。關於在MOCVD法所使用的原料氣體、製造裝置、製膜溫度等製造條件，亦能夠使用眾所周知的材料、裝置、條件。但是在半導體基板100至500的製造方法中，係依照數1所顯示之式來決定第1結晶層106a的厚度t，而且能夠使用所決定的厚度t來形成第1結晶層106a。
(數1)t=0.00050×T+3.5(nm)
但是，T為氮化物結晶層的合計厚度。
依照該方法，能夠製造翹曲較小且耐電壓較大之半導體基板100等。
在上述的實施形態1至5中，在位於比第1結晶層106a更靠近矽基板102側之下層結晶層、與第1結晶層106a之異質接合面中，第1結晶層106a的結晶晶格對下層結晶層的結晶晶格，係以不同調地連續且晶格鬆弛為佳。在此，所謂不同調地連續且晶格鬆弛，不是指理想地完全地晶格鬆弛，而是指在界面為摻雜同調的區域與晶格鬆弛的區域之中，晶格鬆弛的區域係具有支配性之狀態。
又，在上述的實施形態1至5中，例如，構成AlxGa1-xN(0<x<1)表示的氮化物結晶層之各結晶層之在塊狀型結晶狀態之晶格常數，能夠藉由Al組成比x來調整。又，在異質接合面之同調或非同調的成長，係能夠藉 由成長溫度等製程條件來調整。
(實施形態6)
在實施形態1至5中，係以半導體基板100至500的方式而充分理解本發明的特徵，本發明的特徵係能夠以檢查方法的方式充分理解。亦即，能夠以下述半導體基板的檢查方法的方式充分理解，其中該半導體基板具有矽基板102、及矽基板102上的氮化物結晶層，前述氮化物結晶層係具有：反應抑制層104，其係抑制矽原子與第III族原子反應；應力產生層106，其係產生壓縮應力；及活性層108，其係形成電子元件；反應抑制層104、應力產生層106及活性層108係從矽基板102側依照反應抑制層104、應力產生層106、活性層108的順序配置；該檢查方法係當氮化物結晶層的繞射面(-1-14)之由X射線逆晶格測繪所得之在前述反應抑制層104的Qx值大於-0.6427且小於-0.63977時，判定為合格。
此時，除了前述Qx值大於-0.6427且小於-0.63977之情形以外，還可在構成反應抑制層104之結晶在逆晶格座標中之X射線尖峰半值寬度在從0.006至0.009rlu的範圍時，亦判為合格。
(實施例1)
在矽基板(大小：直徑150mm)102上，依次使用MOCVD法形成反應抑制層104、中間層110、應力產生層106、活 性層108及肖特基層112。以150至230nm的厚度形成AlN層作為反應抑制層104，以250nm的厚度形成AlGaN層形作為中間層110。形成4.6至8.5nm的厚度之AlN層作為第1結晶層106a，形成20至28nm的厚度之AlGaN層作為第2結晶層106b，而且將由AlN層及AlGaN層所構成之二層積層106c重複60至120次而積層且作為應力產生層106。形成600至1200nm的厚度之GaN層作為活性層108，形成25nm厚度之AlGaN層作為肖特基層112。各層的組成，係藉由改變Al源氣體與Ga源氣體之比而使其變化。成長溫度係在1100至1175℃的範圍使其變化。
如上述方式進行而製成實驗例1至8的半導體基板。在各實驗例中之各結晶層的設計厚度(單位：nm)係如表1。
表2係顯示將實驗例1至14的半導體基板針對合計厚度、翹曲量、表面粗糙度、破壞電壓、薄片電阻 的變異度進行評價之結果。厚度係藉由橢圓對稱法(ellipsometry)來測定，表面粗糙度係藉由AFM(原子力顯微鏡；Atomic Force Microscope)之在10μm四方形視野之RMS(均方根粗糙度；roughness of root mean square)來進行評價。
反應抑制層104、中間層110、應力產生層106、活性層108及肖特基層112的合計厚度係2779至5692nm的範圍，與設計厚度大約一致。從第7圖至第10圖係分別為標繪翹曲量、表面粗糙度、破壞電壓、薄片電阻的變異度對第1結晶層106a的厚度之圖表。
從第7圖的圖表，得知第1結晶層106a的厚度為5.0nm以下時，翹曲量大，或翹曲量在負值側為較大； 第1結晶層106a的厚度大於5.0nm時，翹曲量變小。大於5.0nm時的翹曲量，對第1結晶層106a的厚度之明確的依存性係無法確認。從第8圖的圖表，能夠確認第1結晶層106a的厚度變大時，表面粗糙度有變大之傾向。因此，在本發明中，第1結晶層106a的厚度係設為小於20nm，以10nm以下為佳，較佳為9nm以下。
從第9圖的圖表，得知破壞電壓係隨著第1結晶層106a的厚度變大而變大，亦即耐電壓提升。確認到在第1結晶層106a的厚度大於5.0nm的範圍，能夠實現破壞電壓600V以上之良好的耐電壓。
從第10圖的圖表，得知第1結晶層106a的厚度成為5.0nm以下時，薄片電阻值的變異度變大。這顯示在第1結晶層106a為5.0nm以下的區域，均勻性低落，而且顯示在本發明的範圍亦即第1結晶層106a的厚度為大於5.0nm且小於20nm的範圍，以薄片電阻作為代表之物性值的均勻性為良好。
又，在照度2000lux的螢光燈照明下，藉由肉眼確認實驗例1至8的半導體基板時，半導體基板表面係任一者均為鏡面而沒有白濁。
(實施例2)
在矽基板102上，依次使用MOCVD法形成反應抑制層104、中間層110、應力產生層106、活性層108及肖特基層112。在形成反應抑制層104前，使用氨或Al源氣體 處理矽基板102表面，以150nm的厚度形成AlN層作為反應抑制層104，以250nm的厚度形成AlGaN層形作為中間層110。形成7nm的厚度之AlN層作為第1結晶層106a，形成28nm的厚度之AlGaN層作為第2結晶層106b，而且將由AlN層及AlGaN層所構成之二層積層106c重複84次而積層且作為應力產生層106。形成1500nm的厚度之GaN層作為活性層108，形成25nm厚度之AlGaN層作為肖特基層112。各層的組成，係藉由改變Al源氣體與Ga源氣體之比而使其變化。成長溫度係在1130至1260℃的範圍使其變化。
第11圖係在已形成反應抑制層104的階段，使用AFM(Atomic Force Microscope)觀察反應抑制層104表面時之AFM影像。看起來較黑(較濃)的部分為孔穴。孔穴大小(面積)為7×10-12cm2左右或其以上。
第12圖係顯示改變形成反應抑制層104前的前處理條件時，產生翹曲的情形之圖表。橫軸係表示從基板中心起算的距離，縱軸係表示因應從基板中心起算的距離之表面位置(高度)。亦即，基板係產生往上凸或往下凸的翹曲，藉由改變前處理條件而翹曲高度不同。
第13圖係顯示翹曲與孔穴密度的關係之圖表，第14圖係顯示翹曲與面積比的關係之圖表。得知孔穴密度為1×108個/cm2以上且1×109個/cm2以下時，翹曲較小，孔穴面積相對於總面積之比(面積比)為4%以下時，翹曲較小。
(實施例3)
與實施例2同樣地，在矽基板102上，製造反應抑制層104、中間層110、應力產生層106、活性層108及肖特基層112。
第15圖係顯示在半導體基板的繞射面(-1-14)之X射線逆晶格測繪的結果之圖，而且係顯示在反應抑制層104的X射線逆晶格平面之尖峰者。反應抑制層104的尖峰係於圖中以黑點表示。從對應反應抑制層104之尖峰(黑點)的位置，能夠讀取Qz及Qx之值。又，Qz係對應c軸長，Qx係對應a軸長。本實施例3的半導體基板亦與實施例2同樣，改變形成反應抑制層104前的處理條件時，基板的翹曲量產生變化(參照第12圖)，而且在X射線逆晶格平面(Qx-Qz平面)之反應抑制層104的峰頂位置係因應翹曲之值而移動。
第16圖係顯示翹曲與Qx的關係之圖表。得知Qx之值越大，翹曲越大。得知反應抑制層104之AlN層的Qx值為大於-0.6427且小於-0.63977時，翹曲之值為在適當的範圍內。
第17圖係顯示翹曲與X射線尖峰半值寬度的關係之圖表。顯示X射線尖峰半值寬度越小，翹曲越小。
(實施例4)
在與實施例1同樣的條件下，在矽基板102上形成反 應抑制層104、中間層110及應力產生層106，使用SIMS(二次離子質譜法；Secondary Ion Mass Spectrometry)測定碳原子濃度的深度輪廓。
第18圖係顯示碳原子濃度的深度輪廓之圖表。在同圖中亦同時顯示Ga原子與Al原子的組成比。Al組成比高的區域係相當於第1結晶層106a，Ga組成比高的區域係相當於第2結晶層106b。從同圖可清楚明白，Al組成比高的第1結晶層106a係碳濃度低，Ga組成比高的第2結晶層106b係碳濃度高。得知在第1結晶層106a之碳濃度為2×1018cm-3以下，在至少其一部分係顯示1×1018cm-3以下之值，在第2結晶層106b之碳濃度為1×1018cm-3以上，在至少其一部分係顯示5×1018cm-3以上之值。
(實施例5)
在與實施例1的實驗例3同樣的條件下，在矽基板102上形成反應抑制層104、中間層110及應力產生層106，使用SIMS(Secondary Ion Mass Spectrometry)而測定碳原子濃度深度輪廓。
得知在第1結晶層106a之碳濃度，係不具有2×1018cm-3以下的區域。在第1結晶層106a之碳濃度係不具有2×1018cm-3以下的區域時，從實驗例3的結果能夠清楚明白，作為半導體基板的特性之翹曲量大，又，耐電壓小於600V。亦即，得知在第1結晶層106a之碳濃度為2×1018cm-3以下時，翹曲量小且能夠得到耐電壓充分的磊晶。
100‧‧‧半導體基板
106a‧‧‧第1結晶層
102‧‧‧矽基板
106b‧‧‧第2結晶層
104‧‧‧反應抑制層
106c‧‧‧二層積層
106‧‧‧應力產生層
108‧‧‧活性層

Claims (24)

  1. 一種半導體基板，係具有矽基板、及前述矽基板上的氮化物結晶層之半導體基板，其中，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置，前述應力產生層係具有：在塊狀型結晶狀態之晶格常數為a1之第1結晶層；及定位成鄰接於前述第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1<a2)之第2結晶層。
  2. 如申請專利範圍第1項所述之半導體基板，其中，前述第1結晶層具有含有2×1018cm-3以下的碳原子之部分。
  3. 如申請專利範圍第2項所述之半導體基板，其中，前述第1結晶層具有含有1×1018cm-3以下的碳原子之部分。
  4. 如申請專利範圍第1至3項中任一項所述之半導體基板，其中，前述第1結晶層的厚度大於5.0nm且小於20nm。
  5. 如申請專利範圍第4項所述之半導體基板，其中，前述第2結晶層之厚度為10nm以上且300nm以下。
  6. 如申請專利範圍第1至5項中任一項所述之半導體基 板，其中，在前述反應抑制層的前述應力產生層側之面，以1×108個/cm2以上且1×109個/cm2以下的密度具有7×10-12cm2以上的面積之孔穴。
  7. 如申請專利範圍第6項所述之半導體基板，其中，在前述反應抑制層所具有之前述孔穴的面積相對於總面積之比為4%以下。
  8. 如申請專利範圍第1至7項中任一項所述之半導體基板，其中，前述氮化物結晶層的由X射線逆晶格測繪所得之在前述反應抑制層的繞射面(-1-14)之Qx值大於-0.6427且小於-0.63977。
  9. 如申請專利範圍第8項所述之半導體基板，其中，在構成前述反應抑制層之結晶的逆晶格座標中之X射線尖峰半值寬度，在0.006至0.009rlu(逆晶格空間單位)的範圍。
  10. 如申請專利範圍第4至9項中任一項所述之半導體基板，其中，前述第1結晶層具有含有5×1018cm-3以下的碳原子之部分。
  11. 如申請專利範圍第2至10項中任一項所述之半導體基板，其中，前述第2結晶層具有含有1×1018cm-3以上的碳原子之部分。
  12. 如申請專利範圍第11項所述之半導體基板，其中，前述第2結晶層具有含有5×1018cm-3以上的碳原子之部分。
  13. 如申請專利範圍第2至12項中任一項所述之半導體基 板，其中，前述第1結晶層為AlxGa1-xN(0.9≦x≦1)，前述第2結晶層為AlyGa1-yN(0≦y≦0.3)。
  14. 如申請專利範圍第2至13項中任一項所述之半導體基板，其中，前述應力產生層具有複數個由前述第1結晶層及前述第2結晶層所構成之二層積層。
  15. 如申請專利範圍第2至13項中任一項所述之半導體基板，其中，前述應力產生層進一步具有第3結晶層，該第3結晶層係定位成鄰接於前述第2結晶層的活性層側，且在塊狀型結晶狀態之晶格常數為a3(a2<a3)。
  16. 如申請專利範圍第2至13項中任一項所述之半導體基板，其中，前述應力產生層進一步具有第4結晶層，該第4結晶層係定位成鄰接於比前述第2結晶層更靠近前述活性層側之第n結晶層的活性層側，且在塊狀型結晶狀-態之晶格常數a4比前述第n結晶層的晶格常數更大。
  17. 如申請專利範圍第2至13項中任一項所述之半導體基板，其中，前述應力產生層係進一步具有在塊狀型結晶狀態之晶格常數為a5之第5結晶層、及定位成鄰接於前述第5結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a6(a5<a6)之第6結晶層。
  18. 如申請專利範圍第2至17項中任一項所述之半導體基板，其中，前述氮化物結晶層進一步具有中間層，該中間層係在前述反應抑制層與前述應力產生層之間，定位成鄰接於前述反應抑制層，且在塊狀型結晶狀態之晶格 常數比前述反應抑制層的晶格常數更大。
  19. 如申請專利範圍第2至18項中任一項所述之半導體基板，其中，前述氮化物結晶層的厚度為500nm以上且13000nm以下。
  20. 如申請專利範圍第2至19項中任一項所述之半導體基板，其中，前述應力產生層係含有1×1019cm-3以上的碳原子。
  21. 如申請專利範圍第2至20項中任一項所述之半導體基板，其中，前述反應抑制層的厚度為30nm以上且300nm以下，前述矽基板的厚度為400μm以上，前述矽基板的直徑為100mm以上。
  22. 如申請專利範圍第2至21項中任一項所述之半導體基板，其中，前述活性層的表面為鏡面。
  23. 一種半導體基板的檢查方法，其中，該半導體基板具有矽基板、及前述矽基板上的氮化物結晶層，前述氮化物結晶層係具有：反應抑制層，其係抑制矽原子與第III族原子之反應；應力產生層，其係產生壓縮應力；及活性層，其係供電子元件形成；前述反應抑制層、前述應力產生層及前述活性層係從前述矽基板側依照前述反應抑制層、前述應力產生層、前述活性層的順序配置；該半導體基板的檢查方法係當前述氮化物結晶層之由X射線逆晶格測繪所得之前述反應抑制層的Qx值大於-0.6427且小於-0.63977時，判定為合格。
  24. 如申請專利範圍第23項所述之半導體基板的檢查方 法，其係除了前述Qx值大於-0.6427且小於-0.63977之情況以外，還在構成前述反應抑制層之結晶的逆晶格座標中之X射線尖峰半值寬度在0.006至0.009rlu的範圍時，亦判定為合格。
TW104136661A 2014-11-07 2015-11-06 半導體基板及半導體基板的檢查方法 TWI657578B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2014-227593 2014-11-07
JP2014227596 2014-11-07
JP2014227593 2014-11-07
JP2014-227596 2014-11-07
JP2014227594 2014-11-07
JP2014-227595 2014-11-07
JP2014227595 2014-11-07
JP2014-227594 2014-11-07

Publications (2)

Publication Number Publication Date
TW201624695A true TW201624695A (zh) 2016-07-01
TWI657578B TWI657578B (zh) 2019-04-21

Family

ID=55909244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136661A TWI657578B (zh) 2014-11-07 2015-11-06 半導體基板及半導體基板的檢查方法

Country Status (8)

Country Link
US (1) US10763332B2 (zh)
JP (1) JP6656160B2 (zh)
KR (1) KR102416870B1 (zh)
CN (1) CN107078034B (zh)
AT (1) AT518350A3 (zh)
DE (1) DE112015005069T5 (zh)
TW (1) TWI657578B (zh)
WO (1) WO2016072521A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744429B (zh) * 2016-11-30 2021-11-01 日商住友化學股份有限公司 半導體基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6796467B2 (ja) * 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
JP6868389B2 (ja) * 2016-12-27 2021-05-12 住友化学株式会社 半導体基板および電子デバイス
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP2021027297A (ja) * 2019-08-08 2021-02-22 住友化学株式会社 エピタキシャル基板およびその製造方法
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN110783176B (zh) * 2019-10-30 2022-07-12 广西大学 一种低应力半导体材料制备方法
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
JP2023096570A (ja) * 2021-12-27 2023-07-07 国立研究開発法人産業技術総合研究所 化合物半導体基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777253B2 (en) * 2000-12-20 2004-08-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor, method for fabricating semiconductor substrate, and semiconductor light emitting device
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
EP1881535B1 (en) * 2005-05-02 2016-06-01 Nichia Corporation Nitride based semiconductor element and method for fabricating the same
JP5224311B2 (ja) 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP5133927B2 (ja) * 2009-03-26 2013-01-30 コバレントマテリアル株式会社 化合物半導体基板
KR101321625B1 (ko) * 2009-05-11 2013-10-23 도와 일렉트로닉스 가부시키가이샤 전자 디바이스용 에피택셜 기판 및 그 제조방법
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
JP2013069939A (ja) * 2011-09-23 2013-04-18 Sumitomo Chemical Co Ltd 半導体基板および半導体基板の製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6090899B2 (ja) 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法
JP6120204B2 (ja) * 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744429B (zh) * 2016-11-30 2021-11-01 日商住友化學股份有限公司 半導體基板

Also Published As

Publication number Publication date
AT518350A2 (de) 2017-09-15
JP6656160B2 (ja) 2020-03-04
DE112015005069T5 (de) 2017-07-20
AT518350A3 (de) 2019-06-15
CN107078034A (zh) 2017-08-18
US20170236906A1 (en) 2017-08-17
CN107078034B (zh) 2020-10-23
KR102416870B1 (ko) 2022-07-05
US10763332B2 (en) 2020-09-01
KR20170077227A (ko) 2017-07-05
WO2016072521A1 (ja) 2016-05-12
JPWO2016072521A1 (ja) 2017-09-21
TWI657578B (zh) 2019-04-21

Similar Documents

Publication Publication Date Title
TWI657578B (zh) 半導體基板及半導體基板的檢查方法
Pan et al. Influence of the AlN nucleation layer on the properties of AlGaN/GaN heterostructure on Si (1 1 1) substrates
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013137476A1 (ja) 半導体積層基板、半導体素子、およびその製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5465469B2 (ja) エピタキシャル基板、半導体デバイス基板、およびｈｅｍｔ素子
TWI569328B (zh) A silicon-based substrate, a semiconductor device, and a semiconductor device
JP2011119715A (ja) Ｉｉｉ族窒化物エピタキシャル積層基板
JP2013026321A (ja) 窒化物系半導体層を含むエピタキシャルウエハ
Ma et al. Improved GaN-based LED grown on silicon (111) substrates using stress/dislocation-engineered interlayers
US9419160B2 (en) Nitride semiconductor structure
US11011630B2 (en) Semiconductor wafer
WO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
Cong et al. Design of the low-temperature AlN interlayer for GaN grown on Si (1 1 1) substrate
TWI699822B (zh) 半導體基體以及半導體裝置
JP2012079952A (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP6239017B2 (ja) 窒化物半導体基板
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法
TWI744429B (zh) 半導體基板
US20160118486A1 (en) Semiconductor device
Wang et al. Defect formation mechanism and quality improvement of InAlN epilayers grown by metal–organic chemical vapor deposition
EP3050075A1 (en) A semiconductor wafer and a method for producing the semiconductor wafer
JP2022054987A (ja) 窒化物半導体積層体の製造方法および窒化物半導体積層体