JP2013069983A - 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 - Google Patents

窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 Download PDF

Info

Publication number
JP2013069983A
JP2013069983A JP2011209031A JP2011209031A JP2013069983A JP 2013069983 A JP2013069983 A JP 2013069983A JP 2011209031 A JP2011209031 A JP 2011209031A JP 2011209031 A JP2011209031 A JP 2011209031A JP 2013069983 A JP2013069983 A JP 2013069983A
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
aln
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011209031A
Other languages
English (en)
Other versions
JP5179635B1 (ja
Inventor
Daisuke Honda
大輔 本田
Nobuaki Teraguchi
信明 寺口
Nobuyuki Ito
伸之 伊藤
Nobuyuki Hoteida
暢行 布袋田
Masakazu Matsubayashi
雅和 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011209031A priority Critical patent/JP5179635B1/ja
Priority to PCT/JP2012/074204 priority patent/WO2013047361A1/ja
Application granted granted Critical
Publication of JP5179635B1 publication Critical patent/JP5179635B1/ja
Publication of JP2013069983A publication Critical patent/JP2013069983A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】窒化物半導体デバイス用の半導体積層構造を成長させるために改善されたバッファ層構造を有する基板を製造する方法を提供する。
【解決手段】窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法は、Ｓｉ単結晶基板（１）の（１１１）主面上において６００℃以上９００℃以下の範囲内の基板温度で第１のＡｌＮバッファ層（２ａ）を堆積させ、この第１のＡｌＮバッファ層上において９００℃を超える基板温度で第２のＡｌＮバッファ層（２ｂ）を堆積させることを含む。
【選択図】図１

Description

本発明は、窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法の改善に関し、特にその基板が有するバッファ層構造の形成方法の改善に関する。そのように改善された製造方法による基板上に積層された複数の窒化物半導体層を含むエピタキシャルウエハは、例えばヘテロ接合電界効果トランジスタのような窒化物半導体デバイスの作製に好ましく利用され得るものである。
ヘテロ接合電界効果トランジスタに必要な例えばＧａＮチャネル層とＡｌＧａＮ障壁層との積層構造を含むエピタキシャルウエハを作製する場合、ＧａＮ基板が高価であることから、サファイア、ＳｉＣ、Ｓｉなどの異種材料の基板上にそれらの窒化物半導体層を結晶成長させることが従来から行なわれている。
異種材料の基板上に窒化物半導体層をＭＯＣＶＤ（有機金属気相堆積）で成長させる場合、基板と半導体層との間における結晶構造の相違、格子不整合、熱膨張係数差などに基づく歪を緩和するために、種々のバッファ層構造が用いられている。
例えば特許文献１の特開平２−２２９４７６号公報は、サファイア基材上に４００℃以上９００℃以下の比較的低い基板温度でＡｌＮ層をバッファ層として堆積させることを教示している。このように比較的低温で堆積されたバッファ層は、低温バッファ層とも呼ばれる。
しかし、低温バッファ層は、非晶質の母相中に微結晶や多結晶を含んでいる。したがって、半導体デバイス用の窒化物半導体層を低温バッファ層上に結晶成長させるために基板温度を１０００℃程度以上まで上昇させたとき、そのバッファ層内の非晶質の母相が多結晶化して内部に比較的多量の転位を含むことになる。そして、そのバッファ層上に成長させたデバイス用の窒化物半導体積層構造において、多量の転位が導入されると共に、結晶品質がばらついて、クラックが入りやすくなる傾向がある。
他方、例えば特許文献２の特開２００２−３６７９１７号公報は、サファイア基板上に１１００℃以上１２５０℃以下の比較的高い基板温度でＡｌＮ結晶層をバッファ層として堆積させることを教示している。このように比較的高温で堆積されたバッファ層は、高温バッファ層とも呼ばれる。
しかし、特許文献３の特開２００７−５９８５０号公報は、高温バッファ層上に成長させた窒化物半導体積層構造においてはクラックが発生しにくくなるが、そのバッファ層の表面において原子レベルでの平坦性を確保するためには、ＡｌＮ結晶バッファ層の厚さを大きくしなければならないと述べている。実際に、特許文献２は、発明の実施例において高温ＡｌＮバッファ層をかなり大きな２μｍの厚さに堆積することを教示している。特許文献３はまた、ＡｌＮ結晶バッファ層の厚さを大きくすれば基板とバッファ層との格子定数差に起因して基板に反りが発生しやすくなることも述べており、さらにＡｌＮバッファ層の堆積温度を高くすればそのバッファ層の表面に白濁が発生しやすくなることも述べている。
このような問題に鑑み、特許文献３は、高温ＡｌＮバッファ層を薄く形成してもその表面に白濁が生じることを抑制するために、高温ＡｌＮバッファ層の堆積の途中で温度、圧力、原料ガス流量などのＭＯＣＶＤ条件の少なくともいずれかを変化させることを教示している。より具体的には、特許文献３は、ＡｌＮバッファ層の堆積途中で基板温度を変化させる場合に、１１００℃から１５００℃の範囲内で変化させることを教示している。
特開平２−２２９４７６号公報 特開２００２−３６７９１７号公報 特開２００７−５９８５０号公報
本発明者達が引用文献３における基板の製造方法を検討したところ、ＡｌＮバッファ層の堆積途中で基板温度を１１００℃から１５００℃の範囲内で変化させても、そのバッファ層表面における白濁を十分には低減させることができなかった。
上述のような先行技術における課題に鑑み、本願発明は、窒化物半導体デバイス用の半導体積層構造を成長させるために改善されたバッファ層構造を有する基板を製造して提供することを主要な目的としている。
本発明者は、鋭意検討を重ねた結果、シリコン基板上に直接に高温ＡｌＮバッファ層を形成するのではなくて、低温ＡｌＮバッファ層を介在させることによって従来の高温ＡｌＮバッファ層に比べて表面平滑性が顕著に改善された新規なバッファ層構造が得られることを見出すに至った。ただし、高温ＡｌＮバッファ層の形成前に低温ＡｌＮバッファ層を介在させることによる基板表面の平滑性が改善される理由は、現時点において必ずしも明らかではない。
本発明によれば、窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法は、Ｓｉ単結晶基板の（１１１）主面上において６００℃以上９００℃以下の範囲内の基板温度で第１のＡｌＮバッファ層を堆積させ、この第１のＡｌＮバッファ層上において９００℃を超える基板温度で第２のＡｌＮバッファ層を堆積させることを含むことを特徴としている。
なお、第１のＡｌＮバッファ層は、その（０００１）面に平行な２分子層以上の厚さに堆積されることが好ましい。また、第１と第２のＡｌＮバッファ層は、８０ｎｍ以上３００ｎｍ以下の範囲内の合計厚さに堆積されることが好ましい。第２のＡｌＮバッファ層上に、ＡｌＧａＮバッファ層をさらに堆積することも好ましい。このＡｌＧａＮバッファ層は、Ａｌ組成比が順次低減された複数のサブ層を含むことができる。さらに、ＡｌＧａＮバッファ層上に、ＡｌＮ層／ＡｌＧａＮ層の繰返しを含む超格子バッファ層構造がさらに堆積されてもよい。
上記のような本発明によれば、高温ＡｌＮバッファ層を成長させる前にＳｉ基板表面に低温ＡｌＮバッファ層を均一に形成することによって、高温ＡｌＮバッファ層の表面が高い平坦性を有することが可能となる。
本発明の製造方法による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を示す模式的断面図である。 従来技術を利用して作製された基板の表面の一例を示すＡＦＭ（原子間力顕微鏡）像である。 本発明の製造方法による基板の表面の一例を示すＡＦＭ像である。 Ｓｉ基板上に形成されるＡｌＮ層の結晶化度に及ぼす堆積温度の影響を調べるためのＸ線回折測定結果を示すグラフである。 従来技術を利用して形成された基板を用いて作製された窒化物半導体デバイス用ウエハの表面における微小な凸状欠陥の分布を示す光学暗視野顕微鏡写真である。 本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面状態を示す光学暗視野顕微鏡写真である。 従来技術を利用して形成された基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥の形態を拡大して示す光学暗視野顕微鏡写真である。 本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥の形態を拡大して示す光学暗視野顕微鏡写真である。 （Ａ）は従来技術を利用して形成された基板を用いて作製された窒化物半導体デバイス用ウエハの表面の一部を示すＡＦＭ像であり、（Ｂ）は（Ａ）中の表面凹凸の断面形状を示すグラフである。 （Ａ）は本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面の一部を示すＡＦＭ像であり、（Ｂ）は（Ａ）中の表面凹凸の断面形状を示すグラフである。
（実施形態）
図１は、本発明の製造方法による基板を用いて作製し得るヘテロ接合電界効果トランジスタの積層構造の一例を模式的断面図で示している。このようなヘテロ接合電界効果トランジスタ用積層構造の作製方法の一例が、以下において説明される。基板１としては、（１１１）主面を有するＳｉ基板が用いられる。まず、フッ酸系のエッチャントでＳｉ基板１の表面酸化膜を除去した後に、ＭＯＣＶＤ（有機金属気相堆積）装置のチャンバ内にその基板がセットされる。
ＭＯＣＶＤ装置内ではＳｉ基板１が１０５０℃に加熱され、チャンバ内圧力１３．３ｋＰａの水素雰囲気にて基板表面のクリーニングが３００秒間行なわれる。その後、Ｓｉ基板１上に、低温Ａｌバッファ層２ａと高温ＡｌＮバッファ層２ｂが後で詳述される条件下で積層される。
その後、基板温度を１１５０℃に上昇させ、ＴＭＡ（トリメチルアルミニウム）流量＝９０．０ｓｃｃｍ、ＴＭＧ（トリメチルガリウム）流量＝１２．７ｓｃｃｍ、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．７Ｇａ０．３Ｎ層３が４００ｎｍの厚さに堆積される。続いて、ＴＭＡ流量＝５０．９ｓｃｃｍ、ＴＭＧ流量＝２２．１ｓｃｃｍ、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．４Ｇａ０．６Ｎ層４が４００ｎｍの厚さに堆積され、さらにＴＭＡ流量＝１６．４ｓｃｃｍ、ＴＭＧ流量＝３０．４、およびＮＨ３流量＝１２．５ｓｌｍの条件下で、Ａｌ０．１Ｇａ０．９Ｎ層５が４００ｎｍの厚さに堆積される。これによって、組成傾斜バッファ層構造３−５が形成される。
Ａｌ０．１Ｇａ０．９Ｎ層５上には、同じ基板温度の下で、ＡｌＮ層（５ｎｍ厚）／Ａｌ０．１Ｇａ０．９Ｎ層（２０ｎｍ厚）の５０周期の繰返しを含む超格子多層バッファ層構造６が堆積される。このとき、ＡｌＮ層はＴＭＡ流量＝１０２μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、Ａｌ０．１Ｇａ０．９Ｎ層はＴＭＧ流量＝７２０μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝８０μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され得る。なお、超格子多層バッファ層構造６は、ヘテロ接合電界効果トランジスタの製造コストや製造時間などの観点から省略されてもよい。
その後に基板温度が１１００℃に下げられ、ＴＭＧ流量＝２２４μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で、ＧａＮ層７が１３．３ｋＰａの圧力下で１．０μｍの厚さに堆積され、ＧａＮ層８が９０ｋＰａの圧力下で０．５μｍの厚さに堆積される。ここで、堆積圧力が低い場合にＴＭＧに含まれるカーボンがＧａＮ層内にドープされやすく、堆積圧力が高い場合にＴＭＧからＧａＮ層内にカーボンがドープされにくい傾向にある。
そして、ＧａＮ層８上には、１３．３ｋＰａの圧力下で、ＡｌＮ特性改善層９（１ｎｍ厚）、Ａｌ０．２Ｇａ０．８Ｎ障壁層１０（２０ｎｍ厚）およびＧａＮキャップ層１１（１ｎｍ厚）を含む電子供給層が堆積される。このとき、ＡｌＮ層９はＴＭＡ流量＝５１μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、ＡｌＧａＮ層１０はＴＭＧ流量＝４６μｍｏｌ／ｍｉｎ、ＴＭＡ流量＝７μｍｏｌ／ｍｉｎおよび、ＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され、そしてＧａＮ層１１はＴＭＧ流量＝５８μｍｏｌ／ｍｉｎおよびＮＨ３流量＝１２．５ｓｌｍの条件下で堆積され得る。
なお、以上の実施形態ではＡｌＧａＮ層３、４および５のＡｌ組成比が０．７、０．４および０．１の順に変化させられたが、組成傾斜バッファ層構造に含まれるＡｌＧａＮ層におけるＡｌ組成比の組合せはこの組合せに限定されるものではない。また、組成傾斜バッファ層構造に含まれて異なるＡｌ組成比を有するＡｌＧａＮ層の数も３層に限定されず、任意の数とすることができる。重要なことは、組成傾斜バッファ層構造の下面から上面に向かうにしたがってＡｌ組成比が徐々に減少していくことである。さらに、超格子多層バッファ層構造６は、ＡｌＮ層／Ａｌ０．１Ｇａ０．９Ｎ層の繰返しに限定されず、例えばＡｌ０．１Ｇａ０．９Ｎ層は他の組成比を有するＡｌＧａＮ層に置き換えることも可能である。
（ＡｌＮバッファ層の表面観察）
まず、従来技術を利用してＳｉ基板の（１１１）主面上に形成されたＡｌＮバッファ層の表面状態と本発明の製造方法によってＳｉ基板の（１１１）主面上に形成されたＡｌＮバッファ層の表面状態とが、ＡＦＭ（原子間力顕微鏡）観察によって比較された。すなわち、図２は従来技術を利用して作製された基板の表面の一例を示すＡＦＭ像であり、図３は本発明の製造方法による基板の表面の一例を示すＡＦＭ像である。
図２の基板においては、Ｓｉ基板上に厚さ２００ｎｍのＡｌＮバッファ層が１１００℃の基板温度でＭＯＣＶＤにて堆積された。このとき、窒素原子の供給流量に対するＡｌ原子の供給流量の比を表すＶ／IIIが２２３に設定され、成長速度は厚さ方向に０．２μｍ／ｈであった。
他方、図３の基板においては、Ｓｉ基板上に厚さ２０ｎｍの第１のＡｌＮバッファ層２ａが８００℃の基板温度でＭＯＣＶＤにて堆積され、その後に厚さ１８０ｎｍの第２のバッファ層２ｂが１１００℃の基板温度で堆積された。図３の場合においても、図２の場合と同様に、窒素原子の供給流量に対するＡｌ原子の供給流量の比を表すＶ／IIIが２２３に設定され、成長速度は厚さ方向に０．２μｍ／ｈに調整された。
図２と図３との比較から明らかなように、従来技術を利用して作製された図２の基板におけるＡｌＮバッファ層の表面には微小な凹凸が多数観察されるのに対して、本発明の製造方法による図３の基板におけるＡｌＮバッファ層２ｂの表面には微小な凹凸がほとんど存在していないことが分かる。
これらの図２と図３との基板におけるＡｌＮバッファ層の表面粗さをＡＦＭ観察データから測定したところ、図２に関しては１．１ｎｍのＲＭＳ（平均二乗根）粗さが得られ、図３に関しては０．２８ｎｍのＲＭＳ粗さが得られた。このことからも、本発明の製造方法による図３の基板におけるＡｌＮバッファ層は、従来技術を利用して作製された図２の基板におけるＡｌＮバッファ層の表面に比べて顕著に改善された平滑性を有していることが分かる。
（ＡｌＮバッファ層の結晶化度に関するＸ線回折測定）
図４は、Ｓｉ基板上に形成されるＡｌＮ層の結晶化度に及ぼす堆積温度の影響を調べるためのＸ線回折測定結果を示すグラフである。すなわち、図４のグラフにおいて、横軸はＡｌＮ層の堆積温度を表し、縦軸はＡｌＮ層の（０００２）面からのＸ線回折ピークの半値幅（°）を表している。また、グラフ中の黒四角印は２００ｎｍの厚さに堆積されたＡｌＮ層を表し、黒丸印は２０ｎｍの厚さに堆積されたＡｌＮ層を表している。
図４に示されたＡｌＮ層上には、図１に示された組成傾斜バッファ層構造３−５が形成され、その後にＸ線回折測定が行なわれた。すなわち、図４に示されたＡｌＮ層は、グラフの横軸に示された温度で堆積された後に、組成傾斜バッファ層構造３−５の堆積温度である１１５０℃に昇温されている。
図４において、Ｘ線回折ピークの半値幅が大きいほどＡｌＮ層の結晶化度が低いことを表している。図４から明らかなように、９００℃を超える温度で堆積されたＡｌＮ層は、組成傾斜バッファ層構造３−５が１１５０℃で堆積された後において約０．５°の小さな半値幅を示しており、高い結晶化度を有していることが分かる。これに対して、９００℃で堆積されたＡｌＮ層は、組成傾斜バッファ層構造３−５が１１５０℃で堆積された後においても約０．８°以上の大きな半値幅を示しており、比較的低い結晶化度を有していることが分かる。
図４においてはまた、９００℃の同じ温度で堆積された２つのＡｌＮ層に関して、厚さ２００ｎｍのＡｌＮ層に比べて厚さ２０ｎｍのＡｌＮ層がより小さな半値幅を有している。このことは、薄いＡｌＮ層が厚いＡｌＮ層に比べて結晶化しやすいことを意味していると考えられる。また、９００℃を超える種々の温度で堆積された厚さ２０ｎｍと厚さ２００ｎｍのＡｌＮ層は、いずれも約０．５の一定の小さな半値幅を有している。このことは、９００℃を超える温度で堆積されたＡｌＮ層は最大限の結晶化度に達していることを意味していると考えられる。
（窒化物半導体デバイス用ウエハの表面観察）
図５は、図２に示されているような従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における微小な凸状欠陥の分布を示す光学暗視野顕微鏡写真である。他方、図６は、図３に示されているような本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面状態を示す光学暗視野顕微鏡写真である。図５と図６のいずれのウエハにおいても、図１において説明された複数の窒化物半導体層３−１１がＡｌＮバッファ層上に堆積されており、これらの光学暗視野顕微鏡写真は窒化物半導体層１１における表面状態を示している。なお、図５と図６のそれぞれに示されている白抜きの線分によるスケールは２００μｍの長さを表している。
図５と図６の対比から明らかなように、従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面に比べて、本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面では微細な凸状欠陥が著しく低減していることが分かる。
図５と図６に示された窒化物半導体デバイス用ウエハの表面における凸状欠陥密度を測定したところ、図５のウエハでは８２５０個／ｃｍ２の欠陥密度であり、図６のウエハでは２５０個／ｃｍ２の欠陥密度に激減していた。
図７と図８は、それぞれ図５と図６に示された凸状欠陥をさらに拡大して示す光学暗視野顕微鏡写真である。これらの図に示されている白抜きの線分によるスケールは５０μｍの長さを表している。図７および図８から、凸状の表面欠陥は六方晶の窒化物半導体層における原子配列に対応した六角形状を基礎とした凸状欠陥であることが分かる。ただし、従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面を示す図７に比べて、本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面を示す図８においても、図５と図６の比較の場合と同様に、凸状欠陥の密度が明らかに低減していることが分かる。
（窒化物半導体デバイス用ウエハの表面粗さ）
図９（Ａ）は従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥を示すＡＦＭ像であり、（Ｂ）は（Ａ）のＡＦＭ像中の一走査線に沿った表面の断面凹凸形状を表している。すなわち、図９（Ｂ）のグラフの横軸は走査線方向の距離（μｍ）を表し、縦軸は表面の任意の基準面からの高さ（ｎｍ）を表している。そして、図９（Ｂ）のグラフ中に示された２つの楔印の間は、（Ａ）のＡＦＭ像中に示された２つの楔印の間に対応している。同様に、図１０（Ａ）は本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥を示すＡＦＭ像であり、（Ｂ）は（Ａ）のＡＦＭ像中の一走査線に沿った表面の断面凹凸形状を表している。
図９（Ｂ）と図１０（Ｂ）との対比から明らかなように、本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥は、従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面における凸状欠陥に比べてその段差が小さいことが分かる。
すなわち、本発明の製造方法による基板を用いて作製された窒化物半導体デバイス用ウエハの表面においては、従来技術による基板を用いて作製された窒化物半導体デバイス用ウエハの表面に比べて、図５と図６との対比で示されているように凸状欠陥密度が激減しているのみならず、凸状欠陥の段差も小さくなっていることが分かる。
（ＡｌＮバッファ層の厚さ）
本発明の製造方法による基板における低温ＡｌＮバッファ層２ａは、（０００１）面に平行な２分子層以上の厚さを有することが好ましい。なぜならば、１分子層の厚さでは、Ｓｉ基板の表面を均一に覆うことが困難だからである。また、低温ＡｌＮバッファ層２ａと高温ＡｌＮバッファ層２ｂとは、８０ｎｍ以上の合計厚さに堆積されることが好ましい。なぜらば、ＡｌＮバッファ層の合計厚さが８０ｎｍ未満であれば、高温ＡｌＮバッファ層２ｂの結晶成長による表面平坦性の改善を十分に得ることが困難になるからである。他方、低温ＡｌＮバッファ層２ａと高温ＡｌＮバッファ層２ｂとは、３００ｎｍ以下の合計厚さに堆積されることが好ましい。なぜらば、ＡｌＮバッファ層の合計厚さが３００ｎｍを超えれば、Ｓｉとの格子定数差に基づく歪によって基板が反ってクラックを生じる恐れがあるからである。
以上から明らかなように、本発明によれば、高温ＡｌＮバッファ層を成長させる前に基板表面に低温ＡｌＮバッファ層を均一に形成することによって、その高温ＡｌＮバッファ層の表面の平滑性を顕著に改善することができ、その結果として高温ＡｌＮバッファ層上に成長する窒化物半導体層の表面の平滑性をも改善することができる。
そして、そのように改善された表面平滑性を有する基板を利用することによって、その基板上において特性の改善された種々の窒化物半導体デバイスを作製することができる。
１ Ｓｉ基板、２ａ 低温ＡｌＮバッファ層、２ｂ 高温ＡｌＮバッファ層、３ Ａｌ０．７Ｇａ０．３Ｎ層、４ Ａｌ０．４Ｇａ０．６Ｎ層、５ Ａｌ０．１Ｇａ０．９Ｎ層、６ ＡｌＮ／Ａｌ０．１Ｇａ０．９Ｎ超格子多層バッファ構造、７ カーボンドープＧａＮ層、８ アンドープＧａＮチャネル層、９ ＡｌＮ特性改善層、１０ Ａｌ０．２Ｇａ０．８Ｎ障壁層、１１ ＧａＮキャップ層。
本発明によれば、窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法は、Ｓｉ単結晶基板の（１１１）主面上において６００℃以上９００℃以下の範囲内の基板温度で第１のＡｌＮバッファ層を堆積させ、この第１のＡｌＮバッファ層上において９００℃を超える基板温度で第２のＡｌＮバッファ層を堆積させることを含み、第１のＡｌＮバッファ層はその（０００１）面に平行な２分子層以上の厚さに堆積され、第１と第２のＡｌＮバッファ層は８０ｎｍ以上３００ｎｍ以下の範囲内の合計厚さに堆積されることを特徴としている。
なお、第２のＡｌＮバッファ層上に、ＡｌＧａＮバッファ層をさらに堆積することが好ましい。このＡｌＧａＮバッファ層は、Ａｌ組成比が順次低減された複数のサブ層を含むことができる。さらに、ＡｌＧａＮバッファ層上に、ＡｌＮ層／ＡｌＧａＮ層の繰返しを含む超格子バッファ層構造が堆積されてもよい。

Claims (6)

  1. 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法であって、
    Ｓｉ単結晶基板の（１１１）主面上において６００℃以上９００℃以下の範囲内の基板温度で第１のＡｌＮバッファ層を堆積させ、
    前記第１のＡｌＮバッファ層上において９００℃を超える基板温度で第２のＡｌＮバッファ層を堆積させることを含むことを特徴とする基板の製造方法。
  2. 前記第１のＡｌＮバッファ層はその（０００１）面に平行な２分子層以上の厚さに堆積されることを特徴とする請求項１に記載の基板の製造方法。
  3. 前記第１と第２のＡｌＮバッファ層は８０ｎｍ以上３００ｎｍ以下の範囲内の合計厚さに堆積されることを特徴とする請求項１または２に記載の基板の製造方法。
  4. 前記第２のＡｌＮバッファ層上にＡｌＧａＮバッファ層をさらに堆積することを特徴とする請求項１から３のいずれかに記載の基板の製造方法。
  5. 前記ＡｌＧａＮバッファ層はＡｌ組成比が順次低減された複数のサブ層を含むことを特徴とする請求項４に記載の基板の製造方法。
  6. 前記ＡｌＧａＮバッファ層上にＡｌＮ層／ＡｌＧａＮ層の繰返しを含む超格子バッファ層構造がさらに堆積されることを特徴とする請求項４または５に記載の基板の製造方法。
JP2011209031A 2011-09-26 2011-09-26 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 Active JP5179635B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011209031A JP5179635B1 (ja) 2011-09-26 2011-09-26 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
PCT/JP2012/074204 WO2013047361A1 (ja) 2011-09-26 2012-09-21 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209031A JP5179635B1 (ja) 2011-09-26 2011-09-26 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法

Publications (2)

Publication Number Publication Date
JP5179635B1 JP5179635B1 (ja) 2013-04-10
JP2013069983A true JP2013069983A (ja) 2013-04-18

Family

ID=47995393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209031A Active JP5179635B1 (ja) 2011-09-26 2011-09-26 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法

Country Status (2)

Country Link
JP (1) JP5179635B1 (ja)
WO (1) WO2013047361A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JPWO2016031334A1 (ja) * 2014-08-27 2017-05-25 シャープ株式会社 窒化物半導体および窒化物半導体の製造方法
WO2019123763A1 (ja) 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
US10438794B2 (en) 2017-06-29 2019-10-08 Globalwafers Co., Ltd. Semiconductor device and method of forming the same
US11955520B2 (en) 2020-12-11 2024-04-09 Kabushiki Kaisha Toshiba Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
JP2010225710A (ja) * 2009-03-23 2010-10-07 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235193A (ja) * 2003-01-28 2004-08-19 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2005235908A (ja) * 2004-02-18 2005-09-02 Osaka Gas Co Ltd 窒化物半導体積層基板及びＧａＮ系化合物半導体装置
JP2007059850A (ja) * 2005-08-26 2007-03-08 Ngk Insulators Ltd Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置
JP2010225710A (ja) * 2009-03-23 2010-10-07 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6012054492; Ｃ．Ｃ．ｈｕａｎｇ，　Ｒ．Ｗ．Ｃｈｕａｎｇ，　Ｓ．Ｊ．Ｃｈａｎｇ，　Ｊ．Ｃ．Ｌｉｎ　Ｙ．Ｃ．Ｃｈｅｎｇ，　Ｗ．Ｊ．Ｌｉｎ: 'ＭＯＣＶＤ　Ｇｒｏｗｔｈ　ｏｆ　ＩｎＮ　ｏｎ　Ｓｉ（１１１）　ｗｉｔｈ　Ｖａｒｉｏｕｓ　Ｂｕｆｆｅｒ　Ｌａｙｅｒｓ' Ｊｏｕｒｎａｌ　ｏｆ　ＥＬＥＣＴＲＯＮＩＣ　ＭＡＴＥＲＩＡＬＳ Ｖｏｌ．３７，　Ｎｏ．８, 20080523, １０５４-１０５７ *
JPN6012054493; Ｋａｎｊｉ　Ｙａｓｕｉ，　Ｓｕｇｕｒｕ　Ｈｏｓｈｉｎｏ，　Ｔａｄａｓｈｉ　Ａｋａｈａｎｅ: 'Ｅｐｉｔａｘｉａｌ　ｇｒｏｗｔｈ　ｏｆ　ＡｌＮ　ｆｉｌｍｓ　ｏｎ　Ｓｉ　ｓｕｂｓｔｒａｔｅｓ　ｂｙ　ＥＣＲ　ｐｌａｓｍａ　ａｓｓｉｓｔｅｄ　ＭＯＣＶＤ　ｕｎｄｅｒ　ｃｏｎｔｒｏｌｌｅｄ　ｐｌａｓｍａ' Ａｐｐｌｉｅｄ　Ｓｕｒｆａｃｅ　Ｓｃｉｅｎｃｅ Ｖｏｌ．１５９／１６０, 200006, ４６２-４６７ *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
JP2015103665A (ja) * 2013-11-25 2015-06-04 シャープ株式会社 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JPWO2016031334A1 (ja) * 2014-08-27 2017-05-25 シャープ株式会社 窒化物半導体および窒化物半導体の製造方法
US10438794B2 (en) 2017-06-29 2019-10-08 Globalwafers Co., Ltd. Semiconductor device and method of forming the same
TWI683372B (zh) * 2017-06-29 2020-01-21 環球晶圓股份有限公司 半導體元件及其形成方法
WO2019123763A1 (ja) 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
KR20200069377A (ko) 2017-12-19 2020-06-16 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
TWI699462B (zh) * 2017-12-19 2020-07-21 日商Ｓｕｍｃｏ股份有限公司 Iii族氮化物半導體基板的製造方法
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS
US11955520B2 (en) 2020-12-11 2024-04-09 Kabushiki Kaisha Toshiba Nitride semiconductor with multiple nitride regions of different impurity concentrations, wafer, semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2013047361A1 (ja) 2013-04-04
JP5179635B1 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
US9142723B2 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5842057B2 (ja) 半導体装置の製造方法
JP5319810B2 (ja) 窒化物半導体層の製造方法
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
US9896780B2 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
US9705031B2 (en) Semiconductor material
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP7260089B2 (ja) 窒化物半導体
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP2013093515A (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板とその製造方法
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5647997B2 (ja) エピタキシャル結晶基板の製造方法、エピタキシャル結晶基板及びそれを用いて製造された半導体デバイス
JP6527667B2 (ja) 窒化物半導体基板の製造方法
US20190103273A1 (en) Method for Producing Group III Nitride Laminate
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
WO2013038980A1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
Nouet et al. Characterization of thick HVPE GaN films
JP2016174071A (ja) 結晶成長方法
Severino et al. Growth of 3C-SiC on Si: influence of process pressure

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5179635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250