JP2007059850A - Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 - Google Patents
Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2007059850A JP2007059850A JP2005246852A JP2005246852A JP2007059850A JP 2007059850 A JP2007059850 A JP 2007059850A JP 2005246852 A JP2005246852 A JP 2005246852A JP 2005246852 A JP2005246852 A JP 2005246852A JP 2007059850 A JP2007059850 A JP 2007059850A
- Authority
- JP
- Japan
- Prior art keywords
- film
- group iii
- iii nitride
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
【課題】 ＡｌＮ薄膜が比較的薄くでき、しかも、白濁することなく形成されると共に、その上に成長されるデバイス素子を構成するIII 族窒化物薄膜層におけるクラックやピットが少なくなるようにした、III 族窒化物成膜用基板及びその製造方法と並びにそれを用いた半導体装置を提供する。
【解決手段】 基材１１と、この基材上に形成されるバッファ層としてのＡｌＮ薄膜１２と、を含んでおり、その上にIII 族窒化物薄膜から成る半導体装置が形成されるIII 族窒化物成膜用基板１０であって、ＡｌＮ薄膜が、その成膜途中で少なくとも一回成膜条件を変更して複数段階で成膜されるようにIII 族窒化物成膜用基板１０を構成する。
【選択図】 図１
【解決手段】 基材１１と、この基材上に形成されるバッファ層としてのＡｌＮ薄膜１２と、を含んでおり、その上にIII 族窒化物薄膜から成る半導体装置が形成されるIII 族窒化物成膜用基板１０であって、ＡｌＮ薄膜が、その成膜途中で少なくとも一回成膜条件を変更して複数段階で成膜されるようにIII 族窒化物成膜用基板１０を構成する。
【選択図】 図１
Description
本発明は、例えばIII 族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置に関する。
従来、例えば半導体装置を成膜するための成膜用基板を製造する場合、サファイア基板等の基材上にＡｌＮ（窒化アルミニウム）やＧａＮ（窒化ガリウム）等のバッファ層をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法やＭＢＥ（Molecular Beam Epitaxy）法により成膜するようにしている。
ここで、このようなバッファ層を成膜するためには、例えば特許文献１等による所謂低温バッファ層技術や、例えば特許文献２〜５による所謂ＡｌＮ直接高温成長技術が開示されている。
ここで、このようなバッファ層を成膜するためには、例えば特許文献１等による所謂低温バッファ層技術や、例えば特許文献２〜５による所謂ＡｌＮ直接高温成長技術が開示されている。
特許文献１に開示された低温バッファ層技術によれば、ＭＯＣＶＤ法を使用して、サファイア基板上に、例えば４００から６００℃程度の温度条件下にて、ＧａＮ等のバッファ層を数ｎｍから１００ｎｍ程度の厚さに成膜させることにより、成膜用基板を製造するようにしている。
そして、このようにして製造された成膜用基板のバッファ層上に、例えば１０００℃程度の温度にて、半導体装置のデバイスを構成するIII 族窒化物薄膜から成る薄膜層を成膜することにより、半導体装置が製造され得るようになっている。
しかしながら、このような低温バッファ層技術においては、成膜されるバッファ層は、微結晶を含んだアモルファスであるので、その後デバイス構造を成膜するために１０００℃程度まで温度上昇したとき、当該バッファ層の成膜時の温度と大きく異なることから、多結晶化して、内部に比較的多量の転位を含むことになる。このため、デバイス構造に関して、上記転位からの貫通転位に起因して、多量の転位が生成されると共に、結晶品質が大きくばらついて、結晶性が低下するため、クラックが入りやすくなってしまう。
これに対して、例えば特許文献５による上記ＡｌＮ直接高温成長技術によれば、同様にＭＯＣＶＤ法を使用して、サファイア基板上に、例えば１０００から１２５０℃程度の温度条件下にて、ＡｌＮ等のバッファ層を１から２μｍ程度の厚さに成膜させることにより、成膜用基板を製造するようにしている。
そして、このようにして製造された成膜用基板のバッファ層上に、例えば１０００℃程度の温度にて、半導体装置のデバイスを構成する薄膜層を成膜することにより、半導体装置が製造され得るようになっている。
ところで、上述した特許文献５によるＡｌＮ直接高温成長技術においては、クラックは実質的に発生しないが、バッファ層であるＡｌＮ薄膜の表面に関して原子レベルでの平坦性を確保するためには、このバッファ層の膜厚を０．５μｍ以下にすることはできない。したがって、薄膜化が困難であると共に、バッファ層の膜厚が０．５μｍ以上であるので基板との格子定数差に基づいて、基板に反りが発生しやすい。さらにバッファ層を形成するための材料が多く必要となり、バッファ付き基板の製造コストが高くなってしまうという課題がある。
また、クラックは発生しにくいものの、所謂ピットが発生しやすく、またバッファ層の成膜温度を高くすると、生成されるＡｌＮ薄膜に白濁が発生しやすくなってしまうという課題がある。
また、クラックは発生しにくいものの、所謂ピットが発生しやすく、またバッファ層の成膜温度を高くすると、生成されるＡｌＮ薄膜に白濁が発生しやすくなってしまうという課題がある。
本発明は、上記課題に鑑み、ＡｌＮ薄膜が比較的薄くでき、しかも、白濁することなく形成され得ると共に、その上に成長されるデバイス素子を構成するIII 族窒化物薄膜層におけるクラックやピットが少なくなるようにした、III 族窒化物成膜用基板及びその製造方法と並びにそれを用いた半導体装置を提供することを目的としている。
上記目的は、本発明の第一の構成によれば、基材と、この基材上に形成されるバッファ層としてのＡｌＮ系薄膜と、を含んでおり、その上にIII 族窒化物薄膜から成る半導体装置が形成されるIII 族窒化物成膜用基板であって、上記ＡｌＮ系薄膜が、その成膜途中で少なくとも一回は成膜条件を変更する複数段階で、成膜され、ピット密度が２×１０8 ｃｍ-2以下であることを特徴とする、III 族窒化物成膜用基板により達成される。
上記構成において、本発明によるIII 族窒化物成膜用基板は、好ましくは、上記成膜条件変更のパラメータが、成長温度，圧力または原料ガス流量及び流量比そして変更時期である。
好ましくは、基材は、サファイア基板，ＳｉＣ（炭化珪素）基板，Ｓｉ（シリコン）基板の何れかである。このとき、基材の表面に窒化処理が加えられていることが好ましい。また、好ましくは、ＡｌＮ系薄膜は、その成膜時間のうち、少なくとも一部で、成膜条件を無段階で変更して成膜されている。また、好ましくは、ＡｌＮ系薄膜は、ＡｌＮ薄膜である。好ましい形態として、Ｃ面の窒化物が成長されている。
上記構成において、本発明によるIII 族窒化物成膜用基板は、好ましくは、上記成膜条件変更のパラメータが、成長温度，圧力または原料ガス流量及び流量比そして変更時期である。
好ましくは、基材は、サファイア基板，ＳｉＣ（炭化珪素）基板，Ｓｉ（シリコン）基板の何れかである。このとき、基材の表面に窒化処理が加えられていることが好ましい。また、好ましくは、ＡｌＮ系薄膜は、その成膜時間のうち、少なくとも一部で、成膜条件を無段階で変更して成膜されている。また、好ましくは、ＡｌＮ系薄膜は、ＡｌＮ薄膜である。好ましい形態として、Ｃ面の窒化物が成長されている。
上記第一の構成によれば、例えばサファイア基板，ＳｉＣ基板またはＳｉ基板等の基材上に、ＡｌＮ薄膜が成膜条件、例えば成長温度，圧力または原料ガス流量及び流量比そして変更時期のパラメータの互いに異なる複数段階で成膜されることにより、単結晶のＡｌＮ薄膜が形成されることになり、ＡｌＮ薄膜の白濁が回避され得ると共に、より薄く形成され得ることになり、またＡｌＮ薄膜の転位密度が低減されることから、ＡｌＮ薄膜上に形成されるデバイス構造におけるピット発生密度が低減されることになり、クラックの発生も抑制され得る。
ＡｌＮ薄膜が、その成膜時間のうち少なくとも一部で、成膜条件を無段階で変更して成膜されている場合には、実質的に連続的に変化する無限段階として、ＡｌＮ膜が成膜されることになる。
ＡｌＮ薄膜が、その成膜時間のうち少なくとも一部で、成膜条件を無段階で変更して成膜されている場合には、実質的に連続的に変化する無限段階として、ＡｌＮ膜が成膜されることになる。
上記目的は、本発明の第二の構成によれば、基材上にバッファ層としてのＡｌＮ系薄膜を形成することにより、その上にIII 族窒化物薄膜から成る半導体装置を成長させるためのIII 族窒化物成膜用基板の製造方法であって、ＡｌＮ系薄膜を、その成膜途中で少なくとも一回は成膜条件を変更する複数段階で、成膜させることにより達成される。
上記構成において、好ましくは、基材は、サファイア基板，ＳｉＣ基板，Ｓｉ基板の何れかである。このとき、基材の表面に窒化処理を加えられている。
上記第二の構成によれば、例えばサファイア基板，ＳｉＣ基板，Ｓｉ基板等の何れかの基材上に、ＡｌＮ系薄膜を成膜途中で少なくとも一回成膜条件、例えば成長温度，圧力または原料ガス流量及び流量比そして変更時期のパラメータを変更して、複数段階で成膜させることにより、単結晶のＡｌＮ系薄膜が形成されることになり、ＡｌＮ系薄膜の白濁が回避され得ると共に、より薄く形成され、またＡｌＮ系薄膜の転位密度が低減されることから、ＡｌＮ系薄膜上に形成されるデバイス構造におけるピット発生密度が低減されて、クラックの発生も抑制され得る。
上記構成において、好ましくは、基材は、サファイア基板，ＳｉＣ基板，Ｓｉ基板の何れかである。このとき、基材の表面に窒化処理を加えられている。
上記第二の構成によれば、例えばサファイア基板，ＳｉＣ基板，Ｓｉ基板等の何れかの基材上に、ＡｌＮ系薄膜を成膜途中で少なくとも一回成膜条件、例えば成長温度，圧力または原料ガス流量及び流量比そして変更時期のパラメータを変更して、複数段階で成膜させることにより、単結晶のＡｌＮ系薄膜が形成されることになり、ＡｌＮ系薄膜の白濁が回避され得ると共に、より薄く形成され、またＡｌＮ系薄膜の転位密度が低減されることから、ＡｌＮ系薄膜上に形成されるデバイス構造におけるピット発生密度が低減されて、クラックの発生も抑制され得る。
上記構成において、好ましくは、成膜条件変更のパラメータが、成長温度，圧力または原料ガス流量及び流量比そして変更時期である。この構成によれば、全体として成膜時間をできるだけ短縮することができる。
ＡｌＮ系薄膜を、その成膜時間のうち少なくとも一部で、成膜条件を無段階で変更して成膜させるようにしてもよい。この構成によれば、実質的に連続的に変化する無限段階として、ＡｌＮ系膜が成膜されることになる。
成膜条件のうち、成膜温度を段階毎に徐々に高くなるように変更してもよい。好ましくは、成膜条件のうち、成膜時間を段階毎に長くなるように変更する。また、好ましくは、成膜条件のうち、Ｖ／III 比を段階毎に小さくなるように変更する。
上記成膜条件のうち、成膜温度を、段階毎に徐々に高くなるように変更する場合、成膜時間を、段階毎に長くなるように変更する場合、Ｖ／III 比を、段階毎に小さくなるように変更する場合には、何れの場合にも、より一層ピット発生密度が低減され、ＡｌＮ系薄膜の表面が平坦に形成され得る。
上記成膜条件のうち、成膜温度を、段階毎に徐々に高くなるように変更する場合、成膜時間を、段階毎に長くなるように変更する場合、Ｖ／III 比を、段階毎に小さくなるように変更する場合には、何れの場合にも、より一層ピット発生密度が低減され、ＡｌＮ系薄膜の表面が平坦に形成され得る。
成膜条件の変更の際に、ＡｌＮ系薄膜の成膜を一時的に中断するようにしてもよい。この構成によれば、中断中に、成膜条件の変更、特に原料ガスのＶ／III 比の変更を確実に行なうことができる。
或いは、成膜条件の変更の際に、ＡｌＮ系薄膜の成膜を中断せずに連続して行なってもよい。この構成によれば、全体として成膜時間をできるだけ短縮することができる。また、好ましくは、ＡｌＮ系薄膜は、ＡｌＮ薄膜である。
上記目的は、本発明の第三の構成によれば、上記III 族窒化物成膜用基板を使用して、あるいは上記方法により製造されたIII 族窒化物成膜用基板を使用して、上記III 族窒化物成膜用基板上に半導体装置のデバイス構造の薄膜を形成することにより構成したことを特徴とする半導体装置により達成される。
上記構成において、半導体装置のデバイス構造は、発光ダイオード，レーザダイオード等の半導体発光素子である。また、半導体装置のデバイス構造は、好ましくは、ＦＥＴ等の電子デバイスである。
上記構成において、半導体装置のデバイス構造は、発光ダイオード，レーザダイオード等の半導体発光素子である。また、半導体装置のデバイス構造は、好ましくは、ＦＥＴ等の電子デバイスである。
上記第三の構成によれば、上述したIII 族窒化物成膜用基板を使用して、発光ダイオード，レーザダイオードの半導体発光素子やＦＥＴ等の電子デバイスなどのデバイス構造の薄膜がIII 族窒化物成膜用基板のＡｌＮ系薄膜上に形成されることにより、当該デバイス構造における薄膜のピット発生密度が低減され、クラックの発生も抑制され得る。
本発明によれば、ＡｌＮ系薄膜が比較的薄くでき、しかも、白濁することなく形成され得ると共に、その上に成長されるデバイス素子を構成するIII 族窒化物薄膜層におけるクラックやピットが少なくなるようにした、III 族窒化物成膜用基板及びその製造方法が提供される。また、ＡｌＮ系薄膜のクラックおよびピットの発生を抑制することにより、ＡｌＮ系薄膜上に形成するIII 族窒化物膜の結晶品質をより安定して、高品質化することができる。
本発明によれば、半導体装置のデバイス構造となるべきＧａＮ，ＡｌＮ等のIII 族窒化物薄膜を成膜するための基板において、その表面に形成されるバッファ層としてのＡｌＮ系薄膜が、互いに異なる成膜条件の複数段階で成膜されることによって、上記ＡｌＮ系薄膜が比較的薄くしかも白濁することなく形成されると共に、その上に成長されるデバイス素子を構成するIII 族窒化物薄膜層におけるクラックやピットが少なくなる。
以下、本発明の実施の形態を図面により詳細に説明する。
図１は、本発明によるIII 族窒化物成膜用基板の構造を模式的に示す断面図である。図１において、III 族窒化物成膜用基板１０は、基材１１と、基材１１の表面に形成されたバッファ層としてのＡｌＮ薄膜１２と、から構成されている。 本発明の実施形態では、基板１１の上にＡｌＮ系薄膜としてのＡｌＮ薄膜１２が形成されている場合を説明する。ここで、ＡｌＮ系薄膜とは、III 族窒化物材料からなる薄膜で、全III 族元素のうちほとんどをＡｌ（アルミニウム）が占めており、概ね８０％以上のものをいう。
上記基材１１は、例えばサファイア基板，ＳｉＣ基板，Ｓｉ基板等から選ばれる何れかの基板が使用される。ＡｌＮ薄膜１２は、この場合、互いに成膜条件の異なる複数段階、図示の場合、点線で示すように、二段階でそれぞれＡｌＮ薄膜１２ａ，１２ｂとして成膜されている。サファイア基板の場合には、ＡｌＮ薄膜を形成する面は、ａ面又はｃ面とすることができる。
図１は、本発明によるIII 族窒化物成膜用基板の構造を模式的に示す断面図である。図１において、III 族窒化物成膜用基板１０は、基材１１と、基材１１の表面に形成されたバッファ層としてのＡｌＮ薄膜１２と、から構成されている。 本発明の実施形態では、基板１１の上にＡｌＮ系薄膜としてのＡｌＮ薄膜１２が形成されている場合を説明する。ここで、ＡｌＮ系薄膜とは、III 族窒化物材料からなる薄膜で、全III 族元素のうちほとんどをＡｌ（アルミニウム）が占めており、概ね８０％以上のものをいう。
上記基材１１は、例えばサファイア基板，ＳｉＣ基板，Ｓｉ基板等から選ばれる何れかの基板が使用される。ＡｌＮ薄膜１２は、この場合、互いに成膜条件の異なる複数段階、図示の場合、点線で示すように、二段階でそれぞれＡｌＮ薄膜１２ａ，１２ｂとして成膜されている。サファイア基板の場合には、ＡｌＮ薄膜を形成する面は、ａ面又はｃ面とすることができる。
ここで、成膜条件変更のパラメータとしては、成膜温度，圧力，原料ガスの流量及び原料ガス中のIII 族元素、Ｖ族元素のモル比（以下、適宜、単にＶ／III 比又は流量比とも
呼ぶ）そして成膜条件の変更時期が可能である。例えば、ＡｌＮ薄膜が、その成膜途中で少なくとも一回成膜条件を変更して、複数段階で成膜されればよい。また、ＡｌＮ薄膜が、その成膜時間のうち少なくとも一部で、成膜条件を無段階で変更して成膜されてもよい。成膜条件のうち、成膜温度を段階毎に徐々に高くなるように変更してもよい。成膜時間を段階毎に長くなるように変更してもよい。
呼ぶ）そして成膜条件の変更時期が可能である。例えば、ＡｌＮ薄膜が、その成膜途中で少なくとも一回成膜条件を変更して、複数段階で成膜されればよい。また、ＡｌＮ薄膜が、その成膜時間のうち少なくとも一部で、成膜条件を無段階で変更して成膜されてもよい。成膜条件のうち、成膜温度を段階毎に徐々に高くなるように変更してもよい。成膜時間を段階毎に長くなるように変更してもよい。
成膜条件のうち、成膜がIII −Ｖ化合物半導体である場合には、III 族元素（Ｇａ，ＡｌなどのIII 族元素）とＶ族元素（窒素や砒素などのＶ族元素）との比、即ち、Ｖ／III
比を、段階毎に小さくなるように変更してもよい。また、成膜条件の変更の際に、ＡｌＮ薄膜の成膜を一時的に中断してもよい。
比を、段階毎に小さくなるように変更してもよい。また、成膜条件の変更の際に、ＡｌＮ薄膜の成膜を一時的に中断してもよい。
図２は、図１のIII 族窒化物成膜用基板におけるＡｌＮ薄膜の成膜の一例を模式的に示すグラフである。図２に示すように、成膜途中で成膜温度を変更する場合には、第一の段階Ａにて、成膜温度１１００℃にて、ＡｌＮ薄膜１２を成膜させた後、途中から第二の段階Ｂにて、成膜温度１１５０℃にて、ＡｌＮ薄膜１２を成膜させる。
なお、上述した第一の段階Ａと第二の段階Ｂの間に、成膜中断期間Ｃを設けるようにしてもよい。この場合、成膜中断期間Ｃ内にて、温度や圧力の変更、原料ガスの交換等が確実に行なわれ得ることになる。その際、成膜中断期間Ｃは、例えば、１０秒や６０秒など、成膜条件等により好ましい時間が設定されるが、中断期間においては、ＮＨ3 とキャリアガスとの混合ガス雰囲気またはキャリアガス雰囲気とするとよい。ＴＭＡとキャリアガスとの混合ガス雰囲気では、ピットが多くなり好ましくない。
なお、上述した第一の段階Ａと第二の段階Ｂの間に、成膜中断期間Ｃを設けるようにしてもよい。この場合、成膜中断期間Ｃ内にて、温度や圧力の変更、原料ガスの交換等が確実に行なわれ得ることになる。その際、成膜中断期間Ｃは、例えば、１０秒や６０秒など、成膜条件等により好ましい時間が設定されるが、中断期間においては、ＮＨ3 とキャリアガスとの混合ガス雰囲気またはキャリアガス雰囲気とするとよい。ＴＭＡとキャリアガスとの混合ガス雰囲気では、ピットが多くなり好ましくない。
このようなIII 族窒化物成膜用基板１０を製造するための製造装置は、例えば図３に示すように構成される。
図３は、図１のIII 族窒化物成膜用基板を製造するためのIII 族窒化物成膜用基板を製造する装置の一実施形態の構成を示すブロック図である。図３において、製造装置２０は、基材１１上にＡｌＮ薄膜１２を形成するための装置、即ち、III 族有機金属ガス及び窒素元素を含むガスを原料ガスとして使用して、化学気相反応法によってIII 族窒化物薄膜を形成する、所謂ＭＯＣＶＤ装置である。この場合、製造装置２０は、ＡｌＮ薄膜１２を形成するための原料ガスを、基材１１の主面上に流すことができるように構成されている。
なお、上記製造装置２０は、ＡｌＮ薄膜の形成のみのために使用されるものではなく、所定の基材に対して単層または多層の結晶層をエピタキシャル成長させることもできるように構成されており、これにより種々のIII 族窒化物材料を用いた半導体装置のデバイス構造を形成することもできるようになっている。
図３は、図１のIII 族窒化物成膜用基板を製造するためのIII 族窒化物成膜用基板を製造する装置の一実施形態の構成を示すブロック図である。図３において、製造装置２０は、基材１１上にＡｌＮ薄膜１２を形成するための装置、即ち、III 族有機金属ガス及び窒素元素を含むガスを原料ガスとして使用して、化学気相反応法によってIII 族窒化物薄膜を形成する、所謂ＭＯＣＶＤ装置である。この場合、製造装置２０は、ＡｌＮ薄膜１２を形成するための原料ガスを、基材１１の主面上に流すことができるように構成されている。
なお、上記製造装置２０は、ＡｌＮ薄膜の形成のみのために使用されるものではなく、所定の基材に対して単層または多層の結晶層をエピタキシャル成長させることもできるように構成されており、これにより種々のIII 族窒化物材料を用いた半導体装置のデバイス構造を形成することもできるようになっている。
上記製造装置２０は、反応容器２１内に反応性ガス導入管２２を備えており、この反応性ガス導入管２２は、導入口２２ａ及び排気口２２ｂと、開口部２２ｃと、を有している。この導入口２２ａから反応性ガス導入管２２内に原料ガスが導入され、上記排気口２２ｂから排気されるようになっている。その際、上記開口部２２ｃが、反応容器２１内に収容された基材１１の主面に対向していることにより、上記基材１１の主面に対して原料ガスが接触し得るようになっている。
上記導入口２２ａには、配管系Ｌ１及びＬ２が接続されている。ここで、配管系Ｌ１は、例えば原料ガスとしてアンモニアガス（ＮＨ3 ），キャリアガスとして窒素ガス（Ｎ2 ）及び水素ガス（Ｈ2 ）の供給源２３ａ，２３ｂ，２３ｃに接続され、これらを供給するための配管系である。
これに対して、配管系Ｌ２は、例えば原料ガスとしてＴＭＡ（トリメチルアルミニウム；Ａｌ（ＣＨ3 ）3 ），ＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ3 ）3 ），ＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ3 ）3 ），ＴＥＢ（トリエチルホウ素；Ｂ（Ｃ2 Ｈ5 ）3 ），ＣＰ2 Ｍｇ（シクロペンタジエニルマグネシウム；Ｍｇ（Ｃ5 Ｈ5 ）2 ），シランガス（ＳｉＨ4 ）と、キャリアガスとして窒素ガス及び水素ガスを供給するための配管系である。
これに対して、配管系Ｌ２は、例えば原料ガスとしてＴＭＡ（トリメチルアルミニウム；Ａｌ（ＣＨ3 ）3 ），ＴＭＧ（トリメチルガリウム；Ｇａ（ＣＨ3 ）3 ），ＴＭＩ（トリメチルインジウム；Ｉｎ（ＣＨ3 ）3 ），ＴＥＢ（トリエチルホウ素；Ｂ（Ｃ2 Ｈ5 ）3 ），ＣＰ2 Ｍｇ（シクロペンタジエニルマグネシウム；Ｍｇ（Ｃ5 Ｈ5 ）2 ），シランガス（ＳｉＨ4 ）と、キャリアガスとして窒素ガス及び水素ガスを供給するための配管系である。
さらに、配管系Ｌ２には、エピタキシャル基板やデバイス形成の際の原料ガスとなるＴＭＡ，ＴＥＢ，ＴＭＧ，ＴＭＩ，ＣＰ2 Ｍｇ及びシランガスの供給源２３ｄから２３ｉが接続される。
なお、上記ＣＰ2 Ｍｇ及びシランガスは、それぞれIII 族窒化物におけるアクセプタ及びドナーとなるＭｇ及びＳｉの原料であるので、使用するアクセプタ及びドナーに応じて適宜に変更され得る。また、上記ＴＭＡ，ＴＥＢ，ＴＭＧ，ＴＭＩ，ＣＰ2 Ｍｇの供給源２３ｄから２３ｈは、所謂バブリングを行なうために、それぞれ窒素ガスの供給源２３ｂ及び水素ガスの供給源２３ｃに接続されている。
なお、上記ＣＰ2 Ｍｇ及びシランガスは、それぞれIII 族窒化物におけるアクセプタ及びドナーとなるＭｇ及びＳｉの原料であるので、使用するアクセプタ及びドナーに応じて適宜に変更され得る。また、上記ＴＭＡ，ＴＥＢ，ＴＭＧ，ＴＭＩ，ＣＰ2 Ｍｇの供給源２３ｄから２３ｈは、所謂バブリングを行なうために、それぞれ窒素ガスの供給源２３ｂ及び水素ガスの供給源２３ｃに接続されている。
さらに、上記製造装置２０においては、水素ガス，窒素ガスまたはこれらの混合ガスがキャリアガスとして機能するようになっていると共に、すべてのガス供給源２３ａから２３ｉは、それぞれ流量計によりガス流量が計測され、適宜に制御され得るようになっている。そして、このようなガス流量の制御によって、種々の混晶組成を有するIII 族窒化物が基材１１上にエピタキシャル成長される。
これに対して、上記排気口２２ｂには、反応容器２１内のガスを強制排気し、所定圧力の減圧雰囲気を達成し得るために、真空ポンプ２４が接続されている。
上記反応容器２１は、内部に基材１１を載置するためのサセプタ２１ａと、このサセプタ２１ａを反応容器２１内で支持する支持脚２１ｂと、を備えている。
サセプタ２１ａは、その直下に設けられたヒータ２５により加熱され、所定温度に温度制御され得る。
ここで、ヒータ２５は、例えば抵抗加熱や高周波誘導加熱式のヒータであって、基材１１に密着するサセプタ２１ａの温度を調整することによって、エピタキシャル成長温度を変化させることが可能になっている。即ち、製造装置２０でのＭＯＣＶＤ法によるエピタキシャル成長温度が、ヒータ２５によって制御される。
サセプタ２１ａは、その直下に設けられたヒータ２５により加熱され、所定温度に温度制御され得る。
ここで、ヒータ２５は、例えば抵抗加熱や高周波誘導加熱式のヒータであって、基材１１に密着するサセプタ２１ａの温度を調整することによって、エピタキシャル成長温度を変化させることが可能になっている。即ち、製造装置２０でのＭＯＣＶＤ法によるエピタキシャル成長温度が、ヒータ２５によって制御される。
このような製造装置２０を使用することにより、前述したIII 族窒化物成膜用基板１０上に、成膜途中にて、成膜温度，圧力，原料ガスの流量及び流量比、成膜条件変更時期を適宜に調整して、複数段階にてＡｌＮ薄膜１２を形成することが可能である。その際、１段階目は薄くし２段階目以降は順に厚く成膜するなどして、成長膜厚を段階的になるように条件設定することもできる。
その際、ヒータ２５の制御によって、成膜温度を変更することができる。また、真空ポンプ２４の制御によって、反応容器２１内の圧力を変更することができる。
さらに、各供給源２３ａから２３ｉに備えられた流量計を利用して、原料ガスの流量及び流量比を変更することができる。
さらに、各供給源２３ａから２３ｉに備えられた流量計を利用して、原料ガスの流量及び流量比を変更することができる。
図４は、図３の製造装置におけるＡｌＮ薄膜の成膜工程における温度変化を示すグラフである。図４に示すように、製造装置２０の反応容器２１内にて、サセプタ２１ａ上に基材１１を載置し、真空ポンプ２４により反応容器２１内を真空排気してから、ヒータ２５により基材１１を加熱し、続いて水素ガスによるクリーニングＤ及び基材１１の表面の窒化処理Ｅを行なう。その後、前述した第一の段階Ａ及び第二の段階Ｂにて、ＡｌＮ薄膜１２を二段階成膜する。これにより、III 族窒化物成膜用基板１１が完成する。この際、第一の段階Ａの成長開始温度は、例えば１１００℃など所定の温度以上であることが好ましい。所定の温度未満では、良質な膜が得られないためである。
本発明によれば、ＡｌＮ薄膜を比較的薄く、例えば、０．５μｍ以下とし、しかも、白濁することなく形成し得ると共に、その上に成長されるデバイス素子を構成する等のIII 族窒化物薄膜層におけるクラックやピットが少なくなるようにした、III 族窒化物成膜用基板及びその製造方法を提供することができる。
次に、上記III 族窒化物成膜用基板１１を用いた半導体装置について説明する。本発明のIII 族窒化物成膜用基板１１を用いた半導体装置は、この基板上に形成できる半導体装置であれば何でもよい。このような半導体装置としては、各種ダイオード、各種トランジスタ、これらの能動素子に抵抗やコンデンサなどの受動部品を含む集積回路などが挙げられる。
図５は、上述したIII 族窒化物成膜用基板１０上に半導体装置のデバイス構造をIII 族窒化物成膜により構成した半導体装置の第二の構成例を示している。
図５において、半導体装置３０は、図１に示したIII 族窒化物成膜用基板１０上に、第１のコンタクト層３１、第１のクラッド層３２，発光層３３，第２のクラッド層３４，第２のコンタクト層３５が順に成膜され、部分的に露出した第１のコンタクト層及び第２のコンタクト層には、電極３６，３７が形成されている発光ダイオードである。
この場合、III 族窒化物成膜用基板１１のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に形成される発光ダイオード３０のデバイス構造におけるピット密度も大幅に低減され、クラックの発生もないことから、発光ダイオード（ＬＥＤ）３０の品質も向上することになる。
図５において、半導体装置３０は、図１に示したIII 族窒化物成膜用基板１０上に、第１のコンタクト層３１、第１のクラッド層３２，発光層３３，第２のクラッド層３４，第２のコンタクト層３５が順に成膜され、部分的に露出した第１のコンタクト層及び第２のコンタクト層には、電極３６，３７が形成されている発光ダイオードである。
この場合、III 族窒化物成膜用基板１１のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に形成される発光ダイオード３０のデバイス構造におけるピット密度も大幅に低減され、クラックの発生もないことから、発光ダイオード（ＬＥＤ）３０の品質も向上することになる。
図６は、上述したIII 族窒化物成膜用基板１１上に半導体装置のデバイス構造をIII 族窒化物成膜により構成した半導体装置の第二の構成例を示している。
図６において、半導体装置４０は、図１に示したIII 族窒化物成膜用基板１０上に、第１のコンタクト層４１、第１のクラッド層４２，活性層４３，第２のクラッド層４４，第２のコンタクト層４５が順に成膜され、部分的に露出した第１のコンタクト層と第２のコンタクト層とには、電極４６，４７が形成されている半導体レーザダイオードである。
この場合、III 族窒化物成膜用基板１０のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に形成される半導体レーザダイオード４０のデバイス構造におけるピット密度も大幅に低減され、クラックの発生もないことから、半導体レーザダイオード（ＬＤ）４０の品質も向上する。
図６において、半導体装置４０は、図１に示したIII 族窒化物成膜用基板１０上に、第１のコンタクト層４１、第１のクラッド層４２，活性層４３，第２のクラッド層４４，第２のコンタクト層４５が順に成膜され、部分的に露出した第１のコンタクト層と第２のコンタクト層とには、電極４６，４７が形成されている半導体レーザダイオードである。
この場合、III 族窒化物成膜用基板１０のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に形成される半導体レーザダイオード４０のデバイス構造におけるピット密度も大幅に低減され、クラックの発生もないことから、半導体レーザダイオード（ＬＤ）４０の品質も向上する。
図７は、上述したIII 族窒化物成膜用基板１１上に半導体装置のデバイス構造をIII 族窒化物成膜により構成した半導体装置の第三の構成例を示している。
図７において、半導体装置５０は、図１に示したIII 族窒化物成膜用基板１０上に形成されたチャンネル層５１と、チャンネル層５１にイオン注入法などで形成されるソース領域５２及びドレイン領域５３と、ショットキー電極５４、ソース電極５５、ドレイン電極５６が形成されることにより、ＦＥＴ構造が形成されている。
この場合、III 族窒化物成膜用基板１０のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に積層されるＦＥＴ５０を構成するチャンネル層５１におけるピット密度も大幅に低減され、クラックの発生もないことから、ＦＥＴ５０の品質も向上する。
図７において、半導体装置５０は、図１に示したIII 族窒化物成膜用基板１０上に形成されたチャンネル層５１と、チャンネル層５１にイオン注入法などで形成されるソース領域５２及びドレイン領域５３と、ショットキー電極５４、ソース電極５５、ドレイン電極５６が形成されることにより、ＦＥＴ構造が形成されている。
この場合、III 族窒化物成膜用基板１０のＡｌＮ薄膜１２が低い転位密度で、原子レベルで平坦に形成されているので、その上に積層されるＦＥＴ５０を構成するチャンネル層５１におけるピット密度も大幅に低減され、クラックの発生もないことから、ＦＥＴ５０の品質も向上する。
以下、実施例に基づいて、本発明をさらに詳細に説明する。
最初に本発明のIII 族窒化物成膜用基板１１の製造方法について説明する。
基材１１として、２インチ径，厚さ４００μｍの（０００１）面サファイア単結晶を使用した。表１は、図３の製造装置によるIII 族窒化物成膜用基板の製造の実施例１〜実施例４における各成膜条件を示す表である。
最初に本発明のIII 族窒化物成膜用基板１１の製造方法について説明する。
基材１１として、２インチ径，厚さ４００μｍの（０００１）面サファイア単結晶を使用した。表１は、図３の製造装置によるIII 族窒化物成膜用基板の製造の実施例１〜実施例４における各成膜条件を示す表である。
各実施例では、製造装置２０の反応容器２１内の圧力を１５Ｔｏｒｒに設定した後、キャリアガスとして水素ガスを３５０ｍモル／分で流しながら、基材１１を所定温度で加熱してクリーニング処理を行い、次に、アンモニアガスを供給して、基材１１の表面を窒化処理した。その後、ＴＭＡ及びアンモニアガスを供給して、ＡｌＮ薄膜１２の一段目のＡｌＮ薄膜１２ａと二段目のＡｌＮ薄膜１２ｂを形成した。
実施例１では、１２００℃，１０分の水素ガスによるクリーニング処理と１２００℃，５分の窒化処理を行なった後、成膜条件として、圧力１５Ｔｏｒｒ，III 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０（４．５ｍモル／３５μモル），キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にて成膜温度１２００℃で膜厚０．３μｍのＡｌＮ薄膜１２ａを形成し、第二の段階にて成膜温度を１２００℃，１２２５℃，１２５０℃，１４００℃，１５００℃と変更して（それぞれ、比較例１−１、実施例１−１〜１−４と呼ぶ）、膜厚０．３μｍのＡｌＮ薄膜１２ｂを形成してＡｌＮ薄膜１２を成膜した。
図８は、実施例１によるIII 族窒化物成膜用基板上に形成されたＡｌＮ薄膜表面のピット密度を示すグラフである。図には、実施例１−１〜１−４及び比較例１−１のエッチピット密度を、○印で示し、従来技術のデータを破線で示している。破線の従来技術は、１段目の成膜条件を中断なく一切の条件を変更せず、連続的に成長させた場合、即ち、高温での単一条件での連続成長させた手法である。
図８に示すように、実施例１−１〜１−４のピット密度は、１×１０8 ／ｃｍ2 以下に低減していて、比較例１−１及び従来技術と比較して、エッチピット密度が大幅に改善されることが分かった。
図８に示すように、実施例１−１〜１−４のピット密度は、１×１０8 ／ｃｍ2 以下に低減していて、比較例１−１及び従来技術と比較して、エッチピット密度が大幅に改善されることが分かった。
図９は、実施例１−１及び比較例１−１のIII 族窒化物成膜用基板上に形成されたＡｌＮ薄膜表面の原子間力顕微鏡（ＡＦＭ）像を示す図である。図９に示すように、実施例１−１のＡｌＮ薄膜表面は、比較例１のそれと比較して平滑であることが分かる。
次に、実施例２について、説明する。
実施例２では、１１００℃，１０分の水素ガスによるクリーニング処理と１１００℃，１０秒の窒化処理を行なった後、成膜条件として、圧力１０Ｔｏｒｒ，成膜温度１１００℃，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にてIII 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，膜厚０．３μｍとし、第二の段階にてIII 族原料導入量を３５，１７．５，５２．５，３５，３５（μモル／分）と変更し、これに伴ってＶ族原料導入量を４．５，４．５，４．５，９．０，１．８（ｍモル／分）と変更して、Ｖ／III 比（原料ガス流量比）を１３０，２６０，８６，２６０，５０（それぞれ、実施例２−１〜２−５と呼ぶ）と変更して、膜厚０．３μｍでＡｌＮ薄膜１２を成膜した。
実施例２では、１１００℃，１０分の水素ガスによるクリーニング処理と１１００℃，１０秒の窒化処理を行なった後、成膜条件として、圧力１０Ｔｏｒｒ，成膜温度１１００℃，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にてIII 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，膜厚０．３μｍとし、第二の段階にてIII 族原料導入量を３５，１７．５，５２．５，３５，３５（μモル／分）と変更し、これに伴ってＶ族原料導入量を４．５，４．５，４．５，９．０，１．８（ｍモル／分）と変更して、Ｖ／III 比（原料ガス流量比）を１３０，２６０，８６，２６０，５０（それぞれ、実施例２−１〜２−５と呼ぶ）と変更して、膜厚０．３μｍでＡｌＮ薄膜１２を成膜した。
図１０は、実施例２によるIII 族窒化物成膜用基板上に形成されたＡｌＮ薄膜のピット密度を示すグラフである。図１０に示すように、ＡｌＮ薄膜表面のピット密度（／ｃｍ2 ）は、第一の段階Ａ（Ｖ／III ＝１３０）比よりも第二の段階ＢでＶ／III 比の低い、実施例２−３（Ｖ／III ＝８６）及び実施例２−５（Ｖ／III ＝５０）で、２×１０8 ／ｃｍ2 以下に改善されていることが確認された。これにより、成膜条件として、Ｖ／III 比を第二の段階Ｂでより低く変更する場合に、ピット密度が低減され得ることが分かった。
次に、実施例３について、説明する。
実施例３では、１１００℃，１０分の水素ガスによるクリーニング処理と１１００℃，７分の窒化処理を行なった後、成膜条件として、成膜温度１１００℃，III 族原料導入量４０（μモル／分），Ｖ族原料導入量２０（ｍモル／分），Ｖ／III 比（原料ガス流量比）５００，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にて圧力１５Ｔｏｒｒ，膜厚０．３μｍとし、第二の段階にて圧力を８，１０，１５，２０Ｔｏｒｒ（それぞれ、実施例３−１〜３−５と呼ぶ）と変更して、膜厚０．３μｍでＡｌＮ薄膜１２を成膜した。
実施例３では、１１００℃，１０分の水素ガスによるクリーニング処理と１１００℃，７分の窒化処理を行なった後、成膜条件として、成膜温度１１００℃，III 族原料導入量４０（μモル／分），Ｖ族原料導入量２０（ｍモル／分），Ｖ／III 比（原料ガス流量比）５００，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にて圧力１５Ｔｏｒｒ，膜厚０．３μｍとし、第二の段階にて圧力を８，１０，１５，２０Ｔｏｒｒ（それぞれ、実施例３−１〜３−５と呼ぶ）と変更して、膜厚０．３μｍでＡｌＮ薄膜１２を成膜した。
図１１は、実施例３によるIII 族窒化物成膜用基板上に形成されたＡｌＮ薄膜表面のピット密度を示すグラフである。図１１に示すように、ＡｌＮ薄膜表面におけるピット密度（／ｃｍ2 ）は、第一の段階（圧力が１５Ｔｏｒｒ）よりも第二の段階で圧力の低い、実施例３−１（第二の段階の圧力が８Ｔｏｒｒ）及び３−２（第二の段階の圧力が１０Ｔｏｒｒ）において、２×１０8 ／ｃｍ2 以下に改善されていることが確認された。これにより、圧力を第二の段階Ｂでより低く変更する場合に、ピット密度が低減され得ることが分かった。
なお、実施例３においては、圧力を８から２０Ｔｏｒｒの間で変化させた場合について示されているが、これに限らず、５から１００Ｔｏｒｒの間で変化させた場合でも同様の効果が得られた。
なお、実施例３においては、圧力を８から２０Ｔｏｒｒの間で変化させた場合について示されているが、これに限らず、５から１００Ｔｏｒｒの間で変化させた場合でも同様の効果が得られた。
次に、実施例４について、説明する。
実施例４−１〜３では、１２００℃，１０分の水素ガスによるクリーニング処理と１２００℃，３分の窒化処理を行なった後、成膜条件として、圧力８Ｔｏｒｒ，III 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にて成膜温度１２００℃，膜厚０．２，０．３，０．４μｍとし、第二の段階にて成膜温度を１２５０℃，膜厚０．４，０．３，０．２μｍで、それぞれＡｌＮ薄膜１２を成膜した。
実施例４−１〜３では、１２００℃，１０分の水素ガスによるクリーニング処理と１２００℃，３分の窒化処理を行なった後、成膜条件として、圧力８Ｔｏｒｒ，III 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，キャリアガス導入量３５０（ｍモル／分）を一定とし、第一の段階にて成膜温度１２００℃，膜厚０．２，０．３，０．４μｍとし、第二の段階にて成膜温度を１２５０℃，膜厚０．４，０．３，０．２μｍで、それぞれＡｌＮ薄膜１２を成膜した。
比較例４−１として、１２５０℃，１０分の水素ガスによるクリーニング処理と１２５０℃，３分の窒化処理を行なった後、成膜条件として、圧力８Ｔｏｒｒ，成膜温度１２５０℃，膜厚０．６μｍ，III 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，キャリアガス導入量３５０（ｍモル／分）を一定とし、ＡｌＮ薄膜１２を成膜した。
比較例４−２として、１２００℃，１０分の水素ガスによるクリーニング処理と１２００℃，３分の窒化処理を行なった後、成膜条件として、圧力８Ｔｏｒｒ，成膜温度１２００℃，膜厚０．６μｍ，III 族原料導入量３５（μモル／分），Ｖ族原料導入量４．５（ｍモル／分），Ｖ／III 比（原料ガス流量比）１３０，キャリアガス導入量３５０（ｍモル／分）を一定とし、ＡｌＮ薄膜１２を成膜した。
図１２は、実施例４によるIII 族窒化物成膜用基板上に形成されたＡｌＮ薄膜表面のピット密度を示すグラフである。図１２に示すように、ＡｌＮ薄膜表面におけるピット密度（／ｃｍ2 ）は、従来技術としての二つの比較例４−１及び４−２の結果と比較して、実施例４−１〜４−３の場合には、２×１０8 ／ｃｍ2 以下に改善されていることが分かった。ここで、成膜温度が最初から１２５０℃の場合（比較例４−１）では、ＡｌＮ薄膜１２の白濁が確認された。
なお、上述した実験４においては、ＡｌＮ薄膜１２の合計膜厚が０．６μｍの場合について示されているが、これに限らず、合計膜厚が０．２，０．４，０．８，１．０μｍの場合についても、ＡｌＮ薄膜１２ａ，１２ｂの膜厚比を変更して、圧力３０Ｔｏｒｒ，Ｖ／III 比２００，一段目の成膜温度１１５０℃，二段目の成膜温度１２５０℃にて、同様の効果が得られた。
なお、上述した実験４においては、ＡｌＮ薄膜１２の合計膜厚が０．６μｍの場合について示されているが、これに限らず、合計膜厚が０．２，０．４，０．８，１．０μｍの場合についても、ＡｌＮ薄膜１２ａ，１２ｂの膜厚比を変更して、圧力３０Ｔｏｒｒ，Ｖ／III 比２００，一段目の成膜温度１１５０℃，二段目の成膜温度１２５０℃にて、同様の効果が得られた。
図１３は、実施例４によるIII 族窒化物成膜用基板のＡｌＮ薄膜の一段目及び二段目の膜厚比と、ピット密度低減効果の高い範囲を示すグラフである。図１３に示すように、一段目膜厚（１２ａ）に対して、二段目膜厚（１２ｂ）は、実線で包囲された領域、即ち二段目の膜厚をより厚くした方が、特にピット低減の効果が高いことが分かった。
本発明は、上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。上述した実施形態においては、第一の段階Ａと第二の段階Ｂの間に成膜中断期間Ｃが設けられているが、例えば第一の段階Ａの後に、第二の段階Ｂにて、成膜条件が第一の段階Ａにおける成膜条件から連続的に（無限段階で）変化する場合には、成膜条件の分布が小さいので、成膜中断期間Ｃを省略することが可能である。また、ＡｌＮ系薄膜の成膜条件のうち、成膜温度、成膜時間及びＶ／III 比の要素から任意に選択し、例えば３要素全てを同時に変更して成膜することも可能である。
１０：III 族窒化物成膜用基板
１１：基材
１２，１２ａ，１２ｂ：ＡｌＮ薄膜
２０：III 族窒化物成膜用基板の製造装置
２１：反応容器
２１ａ：サセプタ
２２：反応性ガス導入管
２２ａ：導入口
２２ｂ：排気口
２２ｃ：開口部
２３ａ〜２３ｉ：供給源
２４：真空ポンプ
２５：ヒータ
３０：半導体装置（発光ダイオード）
３１，４１：第１のコンタクト層
３２、４２：第１のクラッド層
３３：発光層
３４，４４：第２のクラッド層
３５，４５：第２のコンタクト層
３６，３７，４６，４７：電極
４０：半導体装置（レーザダイオード）
４３：活性層
５０：半導体装置（ＦＥＴ）
５１：チャンネル層
５２：ソース領域
５３：ドレイン領域
５４：ショットキー電極
５５：ソース電極
５６：ドレイン電極
１１：基材
１２，１２ａ，１２ｂ：ＡｌＮ薄膜
２０：III 族窒化物成膜用基板の製造装置
２１：反応容器
２１ａ：サセプタ
２２：反応性ガス導入管
２２ａ：導入口
２２ｂ：排気口
２２ｃ：開口部
２３ａ〜２３ｉ：供給源
２４：真空ポンプ
２５：ヒータ
３０：半導体装置（発光ダイオード）
３１，４１：第１のコンタクト層
３２、４２：第１のクラッド層
３３：発光層
３４，４４：第２のクラッド層
３５，４５：第２のコンタクト層
３６，３７，４６，４７：電極
４０：半導体装置（レーザダイオード）
４３：活性層
５０：半導体装置（ＦＥＴ）
５１：チャンネル層
５２：ソース領域
５３：ドレイン領域
５４：ショットキー電極
５５：ソース電極
５６：ドレイン電極
Claims (20)
- 基材と、この基材上に形成されるバッファ層としてのＡｌＮ系薄膜と、を含んでおり、その上にIII 族窒化物薄膜から成る半導体装置が形成されるIII 族窒化物成膜用基板であって、
上記ＡｌＮ系薄膜が、その成膜途中で少なくとも一回は成膜条件を変更する複数段階で、成膜され、ピット密度が２×１０8 ｃｍ-2以下であることを特徴とする、III 族窒化物成膜用基板。 - 前記成膜条件変更のパラメータが、成長温度，圧力または原料ガス流量及び流量比そして変更時期であることを特徴とする、請求項１に記載のIII 族窒化物成膜用基板。
- 前記基材が、サファイア基板，ＳｉＣ基板，Ｓｉ基板の何れかであることを特徴とする、請求項１又は２に記載のIII 族窒化物成膜用基板。
- 前記基材の表面に窒化処理を加えたことを特徴とする、請求項３に記載のIII 族窒化物成膜用基板。
- 前記ＡｌＮ系薄膜が、その成膜時間のうち、少なくとも一部で、成膜条件を無段階で変更して、成膜されたことを特徴とする、請求項１から４の何れかに記載のIII 族窒化物成膜用基板。
- 前記ＡｌＮ系薄膜が、ＡｌＮ薄膜であることを特徴とする、請求項１から５の何れかに記載のIII 族窒化物成膜用基板。
- 基材上にバッファ層としてのＡｌＮ系薄膜を形成することにより、その上にIII 族窒化物薄膜から成る半導体装置を成長させるためのIII 族窒化物成膜用基板の製造方法であって、
上記ＡｌＮ系薄膜を、その成膜途中で少なくとも一回は成膜条件を変更する複数段階で、成膜させることを特徴とする、III 族窒化物成膜用基板の製造方法。 - 前記成膜条件変更のパラメータが、成長温度，圧力または原料ガス流量及び流量比そして変更時期であることを特徴とする、請求項７に記載のIII 族窒化物成膜用基板の製造方法。
- 前記基材が、サファイア基板，ＳｉＣ基板，Ｓｉ基板の何れかであることを特徴とする、請求項７又は８に記載のIII 族窒化物成膜用基板の製造方法。
- 前記基材の表面に窒化処理を加えたことを特徴とする、請求項９に記載のIII 族窒化物成膜用基板の製造方法。
- 前記ＡｌＮ系薄膜を、その成膜時間のうち、少なくとも一部で、成膜条件を無段階で変更して、成膜させることを特徴とする、請求項７から１０の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記成膜条件のうち、成膜温度を、段階毎に徐々に高くなるように変更することを特徴とする、請求項７から１１の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記成膜条件のうち、成膜時間を、段階毎に長くなるように変更することを特徴とする、請求項７から１２の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記成膜条件のうち、Ｖ／III 比を、段階毎に小さくなるように変更することを特徴とする、請求項７から１３の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記成膜条件の変更の際に、ＡｌＮ系薄膜の成膜を一時的に中断することを特徴とする、請求項７から１４の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記成膜条件の変更の際に、ＡｌＮ系薄膜の成膜を中断せずに連続して行なうことを特徴とする、請求項７から１４の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記ＡｌＮ系薄膜が、ＡｌＮ薄膜であることを特徴とする、請求項７から１６の何れかに記載のIII 族窒化物成膜用基板の製造方法。
- 前記請求項１から６の何れかによるIII 族窒化物成膜用基板を使用して、あるいは前記請求項７から１７の何れかによる方法により製造されたIII 族窒化物成膜用基板を使用して、前記III 族窒化物成膜用基板上に半導体装置のデバイス構造の薄膜を形成することにより構成されたことを特徴とする、半導体装置。
- 前記半導体装置のデバイス構造が、発光ダイオード，レーザダイオード等の半導体発光素子であることを特徴とする、請求項１８による半導体装置。
- 前記半導体装置のデバイス構造が、ＦＥＴ等の電子デバイスであることを特徴とする、請求項１８または１９による半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005246852A JP2007059850A (ja) | 2005-08-26 | 2005-08-26 | Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 |
| US11/467,319 US20070045662A1 (en) | 2005-08-26 | 2006-08-25 | Substrate for film growth of group iii nitrides, method of manufacturing the same, and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005246852A JP2007059850A (ja) | 2005-08-26 | 2005-08-26 | Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007059850A true JP2007059850A (ja) | 2007-03-08 |
Family
ID=37802825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005246852A Pending JP2007059850A (ja) | 2005-08-26 | 2005-08-26 | Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070045662A1 (ja) |
| JP (1) | JP2007059850A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008108381A1 (ja) * | 2007-03-02 | 2008-09-12 | National University Corporation Tokyo University Of Agriculture And Technology | Ｉｉｉ族窒化物結晶の製造方法 |
| JP2010267759A (ja) * | 2009-05-14 | 2010-11-25 | Tokuyama Corp | 積層体の製造方法 |
| JP2011086784A (ja) * | 2009-10-16 | 2011-04-28 | Ushio Inc | 窒素化合物半導体素子の製造方法 |
| WO2011118433A1 (ja) * | 2010-03-24 | 2011-09-29 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板および半導体素子 |
| JP2012015305A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2013021028A (ja) * | 2011-07-07 | 2013-01-31 | Ritsumeikan | ＡｌＮ層の製造方法およびＡｌＮ層 |
| JP2013069983A (ja) * | 2011-09-26 | 2013-04-18 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 |
| JP2015002341A (ja) * | 2013-06-18 | 2015-01-05 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR101532267B1 (ko) * | 2014-05-09 | 2015-06-30 | 광주과학기술원 | 질화물계 발광소자의 제조방법 |
| JP2016189469A (ja) * | 2011-05-25 | 2016-11-04 | エージェンシー フォー サイエンス， テクノロジー アンド リサーチ | 基板上にナノ構造を形成させる方法及びその使用 |
| WO2019156121A1 (ja) | 2018-02-08 | 2019-08-15 | 住友化学株式会社 | 半導体ウエハー |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5704724B2 (ja) * | 2009-09-07 | 2015-04-22 | パナソニック株式会社 | 窒化物半導体多層構造体の製造方法 |
| WO2014057748A1 (ja) * | 2012-10-12 | 2014-04-17 | 住友電気工業株式会社 | Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法 |
| CN109888063B (zh) * | 2019-01-23 | 2020-07-07 | 华灿光电（浙江）有限公司 | AlN模板及氮化镓基发光二极管外延片的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2002222771A (ja) * | 2000-11-21 | 2002-08-09 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 |
| JP2004099337A (ja) * | 2002-09-05 | 2004-04-02 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜、エピタキシャル基板、及び多層膜構造 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL173917B1 (pl) * | 1993-08-10 | 1998-05-29 | Ct Badan Wysokocisnieniowych P | Sposób wytwarzania krystalicznej struktury wielowarstwowej |
| JPH0964477A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2884083B1 (ja) * | 1998-03-25 | 1999-04-19 | 静岡大学長 | 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス |
| WO1999066565A1 (en) * | 1998-06-18 | 1999-12-23 | University Of Florida | Method and apparatus for producing group-iii nitrides |
| JP3591710B2 (ja) * | 1999-12-08 | 2004-11-24 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法 |
| US6312568B2 (en) * | 1999-12-07 | 2001-11-06 | Applied Materials, Inc. | Two-step AIN-PVD for improved film properties |
| JP3690326B2 (ja) * | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体の製造方法 |
| JP4823466B2 (ja) * | 2002-12-18 | 2011-11-24 | 日本碍子株式会社 | エピタキシャル成長用基板および半導体素子 |
-
2005
- 2005-08-26 JP JP2005246852A patent/JP2007059850A/ja active Pending
-
2006
- 2006-08-25 US US11/467,319 patent/US20070045662A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031588A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | 半導体素子 |
| JP2002222771A (ja) * | 2000-11-21 | 2002-08-09 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 |
| JP2004099337A (ja) * | 2002-09-05 | 2004-04-02 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜、エピタキシャル基板、及び多層膜構造 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8926752B2 (en) | 2007-03-02 | 2015-01-06 | Tokuyama Corporation | Method of producing a group III nitride crystal |
| WO2008108381A1 (ja) * | 2007-03-02 | 2008-09-12 | National University Corporation Tokyo University Of Agriculture And Technology | Ｉｉｉ族窒化物結晶の製造方法 |
| JP2010267759A (ja) * | 2009-05-14 | 2010-11-25 | Tokuyama Corp | 積層体の製造方法 |
| JP2011086784A (ja) * | 2009-10-16 | 2011-04-28 | Ushio Inc | 窒素化合物半導体素子の製造方法 |
| WO2011118433A1 (ja) * | 2010-03-24 | 2011-09-29 | 日本碍子株式会社 | 半導体素子用エピタキシャル基板および半導体素子 |
| US8853735B2 (en) | 2010-03-24 | 2014-10-07 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor device and semiconductor device |
| JP2012015305A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US8987015B2 (en) | 2010-06-30 | 2015-03-24 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
| JP2016189469A (ja) * | 2011-05-25 | 2016-11-04 | エージェンシー フォー サイエンス， テクノロジー アンド リサーチ | 基板上にナノ構造を形成させる方法及びその使用 |
| JP2013021028A (ja) * | 2011-07-07 | 2013-01-31 | Ritsumeikan | ＡｌＮ層の製造方法およびＡｌＮ層 |
| JP2013069983A (ja) * | 2011-09-26 | 2013-04-18 | Sharp Corp | 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法 |
| JP2015002341A (ja) * | 2013-06-18 | 2015-01-05 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR101532267B1 (ko) * | 2014-05-09 | 2015-06-30 | 광주과학기술원 | 질화물계 발광소자의 제조방법 |
| WO2019156121A1 (ja) | 2018-02-08 | 2019-08-15 | 住友化学株式会社 | 半導体ウエハー |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070045662A1 (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007059850A (ja) | Ｉｉｉ族窒化物成膜用基板及びその製造方法並びにそれを用いた半導体装置 | |
| US6528394B1 (en) | Growth method of gallium nitride film | |
| JP3786544B2 (ja) | 窒化物半導体素子の製造方法及びかかる方法により製造された素子 | |
| US20110244663A1 (en) | Forming a compound-nitride structure that includes a nucleation layer | |
| US20110081771A1 (en) | Multichamber split processes for led manufacturing | |
| JP2002222771A (ja) | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法 | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| JP2010192770A (ja) | エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 | |
| US20060175681A1 (en) | Method to grow III-nitride materials using no buffer layer | |
| JP2012222284A (ja) | エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法 | |
| TW200307313A (en) | Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer | |
| JP4727169B2 (ja) | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 | |
| JP2006232639A (ja) | 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置 | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| US6730611B2 (en) | Nitride semiconductor growing process | |
| JP2006060164A (ja) | 窒化物半導体デバイスおよび窒化物半導体結晶成長方法 | |
| JP2005210084A (ja) | エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板 | |
| JP4940928B2 (ja) | 窒化物半導体の製造方法 | |
| JP4679810B2 (ja) | エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法 | |
| US20070117356A1 (en) | Method of manufacturing single crystalline gallium nitride thick film | |
| US10700235B2 (en) | Production method for group III nitride semiconductor | |
| JP2005183524A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法 | |
| JP2007227803A (ja) | 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置 | |
| JP2005210091A (ja) | Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子 | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |