JP2010062351A - 積層半導体発光装置及び画像形成装置 - Google Patents

積層半導体発光装置及び画像形成装置 Download PDF

Info

Publication number
JP2010062351A
JP2010062351A JP2008226820A JP2008226820A JP2010062351A JP 2010062351 A JP2010062351 A JP 2010062351A JP 2008226820 A JP2008226820 A JP 2008226820A JP 2008226820 A JP2008226820 A JP 2008226820A JP 2010062351 A JP2010062351 A JP 2010062351A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
layer
planarization
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008226820A
Other languages
English (en)
Other versions
JP4555880B2 (ja
Inventor
Takahito Suzuki
貴人 鈴木
Yuuki Igari
友希 猪狩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP2008226820A priority Critical patent/JP4555880B2/ja
Priority to US12/461,894 priority patent/US8269229B2/en
Priority to EP09168775.6A priority patent/EP2161749B1/en
Priority to CN200910171368.3A priority patent/CN101677107B/zh
Publication of JP2010062351A publication Critical patent/JP2010062351A/ja
Application granted granted Critical
Publication of JP4555880B2 publication Critical patent/JP4555880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】複数の半導体発光素子を発光面に対し垂直方向に3次元集積した際、各半導体発光素子の結合効率を向上させ、漏れ光を防止する。
【解決手段】各半導体発光素子10−1〜10−3は、屈折率差を設けた平坦化層30−1,30−2を介して、分子間力を用いて集積化され、且つ、平坦化膜31−1,31−2は発光領域上に形成されており、その屈折率は発光領域外に形成された平坦化膜32−1,32−2より大きい。そのため、平坦化膜31−1,31−2の下層に設けられた半導体発光素子10−1,10−2から放射される光は、平坦化膜31−1,31−2を導波路として伝搬され、平坦化膜31−1,31−2上に集積化された半導体発光素子10−2,10−3に入射される。
【選択図】図1

Description

本発明は、放射光を発生する複数の薄膜状の半導体発光素子が積層された積層半導体発光装置と、この積層半導体発光装置が複数個集積化された画像形成装置とに関するものである。
従来、薄型化を可能とする表示方式として、バックライトにより照射された光を液晶パネルにより遮光して画像等を表示する液晶方式、あるいは、自発光型のプラズマ方式があるが、輝度、コントラスト、動作速度、視野角、消費電力、小型化、高精細化等の点で、それぞれ利点は多くあるものの、改善すべき問題点も多く残されている。
そのため、これらを改善する次世代表示方式として、有機エレクトロルミネッセンス(以下「有機EL」という。)を用いた表示方式と、単結晶発光ダイオード(単結晶Light Emitting Diode、以下「単結晶LED」という。)を用いた表示方式とが注目されている。
有機EL方式、あるいは単結晶LED方式共に、自発光型の発光素子を用いているため、輝度、コントラスト、動作速度、視野角及び消費電力において十分な特性を得ることができる。更には、液晶方式あるいはプラズマ方式と比較して表示装置機構をシンプルにすることができるため、小型化、軽量化に適した表示方式であると期待されている。又、表示装置機構がシンプルであるとから、フレキシブル表示装置等への応用にも適していると期待されている。
ここで、有機EL方式は、作製プロセスの観点からは、印刷技術を用いた発光素子形成が可能であり、高精細表示装置を作製することが可能である。そのため、フルカラー表示装置を作製する際においても、赤(R)、緑(G)、青(B)の各発光色を二次元に高精細作製することが可能であり、高精細なフルカラー表示装置の作製にも適している。しかし、発光特性としては、単結晶LED方式と比較すると発光効率が低く、信頼性についても、単結晶LEDに及ばないといった現状がある。
これに対し、単結晶LED方式は、有機EL方式に比べて発光効率及び信頼性が高いが、表示装置を形成する際、一般的には1画素当たりに1つの砲弾型LEDモジュールを用いて表示装置を形成しており、画素数を増やすに従い表示装置が大型化してしまう問題がある。又、小型表示装置の作製が可能とされるベアチップ状の単結晶LEDを用いた際においても、その1つ1つの単結晶LEDベアチップをダイシングによりウェハから切り出し、基板上ヘダイボンディングし、ワイヤボンドにより電気的に結線しなければならず、表示装置の小型化には大きな障壁がある。従って、単結晶LEDを用いたフルカラー表示装置を作製する際には、従来、R、G、B各発光素子を2次元に配列することにより、1画素を形成しなければならないため、高解像な高精細表示装置を作製する際はより技術的に困難であると考えられてきた。
そこで、単結晶LED方式を用い高精細なフルカラー発光素子を作製するための技術として、例えば、R、G、B各発光素子の省スペース実装を可能とするためのLEDアレイ、LEDヘッド及び画像記録装置の技術が、下記の特許文献1において提案されている。
特許文献1では、R、G、B各LEDとして、ベアチップからなる単結晶LEDを用い、この発光面に対して垂直方向、即ち、3次元にべアチップLEDを集積化することにより、省スペースにフルカラー発光素子を実装することが可能となる。これにより、発光特性の面で勝っている単結晶LEDを発光素子として用いた高精細画像形成装置の創出が可能となる。
特開2007−273898号公報
しかしながら、従来の特許文献1に記載された技術では、各LED間を接合するために、各LED上あるいはその裏面に貼り付け用電極あるいは被固着電極を設ける必要があり、それらの電極を接合することにより各LEDを実装している。そのため、各LED間にはそれらの電極の膜厚に相当する空気層により充填された空間が必然的に形成されてしまう。このような空気層が形成されると、各LEDから空気層に向けて光が放射される際、大きな屈折率差が生じてしまうので、LEDを構成している半導体層からの光の取り出し効率が低下してしまう。又、放射された光は空気層を伝搬して上層に形成されたLEDに入射されるのだが、その空気層は各LED間に無作為に形成されているため、その空気層を横方向へ伝搬してしまう光(漏れ光)の割合も大きくなる。その結果、各LED間の光の結合効率が著しく低下してしまう。従って、この3次元集積した多色集積LEDを高密度に形成した際、空気層を伝搬して横方向に放射される漏れ光が、隣接するLEDと干渉してしまい、色調を変調してしまう。更には、各LEDを前記のように貼り付け用電極、あるいは被固着電極を介して集積化しなければならず、その電極により放射光が遮断されてしまい、光の取り出し効率が低下してしまう。
本発明は、このような従来技術の課題を解決し、複数の発光素子を発光面に対し垂直方向に3次元集積した際、各発光素子の結合効率を向上させることにより、各発光素子間における漏れ光を低下する素子構造を提案すると共に、その集積方法についても新たな構造を提案し、光の取り出し効率の向上を図った積層半導体発光装置及び画像形成装置を提供することを目的とする。
本発明の積層半導体発光装置は、電気を光に変換して放射光を発生する発光領域をそれぞれ持った複数の薄膜状の半導体発光素子が、前記各発光領域に対して垂直方向に、絶縁性を有する平坦化層を介してそれぞれ接合されて積層された積層半導体発光装置であって、前記平坦化層において、前記各半導体発光素子における前記発光領域の上下方向に位置する第1の平坦化領域は、屈折率の大きな第1の平坦化膜により形成され、前記発光領域以外の第2の平坦化領域は、前記第1の平坦化膜よりも屈折率の小さな第2の平坦化膜により形成されている。更に、上層に積層される前記半導体発光素子は、下層に積層される前記半導体発光素子からの前記放射光を上方へ透過させる構成になっている。
本発明の他の積層半導体発光装置は、電気を光に変換して放射光を発生する発光領域をそれぞれ持った複数の薄膜状の半導体発光素子が、前記各発光領域に対して垂直方向に、絶縁性を有する平坦化層を介してそれぞれ接合されて積層された積層半導体発光装置であって、前記平坦化層において、前記各半導体発光素子における前記発光領域の上下方向に位置する第1の平坦化領域と、前記発光領域以外の第2の平坦化領域との間には、屈折率差形成用の空気層からなる分離溝が形成されている。更に、上層に積層される前記半導体発光素子は、下層に積層される前記半導体発光素子からの前記放射光を上方へ透過させる構成になっている。
前記各半導体発光素子は、例えば、前記各平坦化膜上に分子間力を用いて接合されている。
本発明の画像形成装置は、前記発明の積層半導体発光装置が複数個、基板上に1次元又は2次元に配列されて集積化されている。
本発明の積層半導体発光装置によれば、各半導体発光素子は、屈折率差を設けた第1及び第2の平坦化膜からなる平坦化層を介して集積化され、且つ、第1の平坦化膜は発光領域上に形成されており、その屈折率は発光領域外に形成された第2の平坦化膜より屈折率が大きい。そのため、第1の平坦化層の下層に設けられた半導体発光素子から放射される光は、その第1の平坦化膜を導波路として伝搬され、各平坦化層上に集積化された各半導体発光素子に入射される。従って、固着電極を介して集積化することにより、各半導体発光素子間に空気層が無作為に介在してしまう従来の構造と比較して、各半導体発光素子間の結合効率が向上し、漏れ光を防止することが可能となる。
例えば、平坦化層と半導体発光素子との間を分子間力を用いて集積化すると、遮光する材料を極力排除することができ、表層への光の取り出し効率を向上することができる。しかも、各半導体発光素子を空気層よりも屈折率の大きい第1の平坦化膜を用いて接合しているので、各半導体発光素子からの光の取り出し効率を向上することができる。
発明の他の積層半導体発光装置によれば、前記発明とほぼ同様の効果がある。更に、分離溝を用いることにより屈折率差を形成し、発光領域上に導波路構造を形成しているので、導波路としての機能を有する第1の平坦化膜を形成する際に、その形成工程を簡略化することが可能となる。
本発明の画像形成装置によれば、前記発明の集積半導体発光装置における効果により、複数の半導体発光素子を集積化した積層半導体発光装置による画素を高密度に配列した際、漏れ光による近傍発光画素への干渉を防ぐことができるのと同時に、高効率なフルカラー画像形成装置を作製することができる。
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の構成)
図1は、本発明の実施例1における積層半導体発光装置を示す図2中のX1−X2線拡大断面図である。この図1には、複数(例えば、3つ)の半導体発光素子をこの半導体発光面に対して垂直方向に3次元集積した多色集積半導体発光装置の断面構造が示されている。
本実施例1の積層半導体発光装置1は、例えば、上方へ光を出射して上側を表示面とする装置であり、支持基板1aを有し、この支持基板1a上に、1層目半導体発光素子10−1が形成されている。1層目半導体発光素子10−1は、予め形成しておいて分子間力を用いて支持基板1上に接合されるか、あるいは、支持基板1a上に直接、成長させることにより形成される。この1層目半導体発光素子10−1は、例えば、電気を光に変換して波長の長い放射光(R色光)を発生する発光領域を持った半導体薄膜からなるLEDであり、この半導体発光素子10−1が、1層目平坦化層30−1により覆われている。1層目平坦化層30−1は、半導体発光素子10−1における発光領域の上方向に位置する第1の平坦化領域と、その発光領域以外の第2の平坦化領域(即ち、第1の平坦化領域の周囲の第2の平坦化領域)とを有し、その第1の平坦化領域が、屈折率の大きな1層目の第1の平坦化膜31−1により形成され、更に、その第2の平坦化領域が、屈折率の小さな1層目の第2の平坦化膜32−1により形成されている。
1層目平坦化層30−1上には、2層目半導体発光素子10−2が、分子間力を用いて接合されている。半導体発光素子10−2は、例えば、電気を光に変換してR色波長よりも波長の短い放射光(G色光)を発生する発光領域を持った半導体薄膜からなるLEDであり、この半導体発光素子10−2が、2層目平坦化層30−2により覆われている。2層目平坦化層30−2は、1層目平坦化層30−1と同様に、半導体発光素子10−2における発光領域の上方向に位置する第1の平坦化領域と、この第1の平坦化領域の周囲の第2の平坦化領域とを有し、その第1の平坦化領域が、屈折率の大きな2層目の第1の平坦化膜31−2により形成され、更に、その第2の平坦化領域が、屈折率の小さな2層目の第2の平坦化膜32−2により形成されている。2層目平坦化層30−2上には、3層目半導体発光素子10−3が、分子間力を用いて接合されている。3層目半導体発光素子10−3は、例えば、電気を光に変換してG色波長よりも波長の短い放射光(B色光)を発生する発光領域を持った半導体薄膜からなるLEDである。
本実施例1の特徴は、各半導体発光素子10−1〜10−3間が、屈折率の異なる2種類の平坦化膜31−1,32−1及び31−2,32−2によりそれぞれ形成される各平坦化層30−1,30−2を用いて充填されている。各平坦化層30−1,30−2は、各半導体発光素子10−1〜10−3を集積化する際に凹凸構造を緩和して相互の接合強度を高める機能を有している。各半導体発光素子10−1〜10−3における発光領域の上下方向に位置する各第1の平坦化膜31−1,31−2は、この周囲にそれぞれ位置する各第2の平坦化膜32−1,32−2よりも屈折率が大きい材料で形成されている。
平坦化膜31−1,31−2,32−1,32−2は、例えば、ノボラック系永久レジスト、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、SOG(Spin coating On Glass)等からなる有機絶縁膜材料、あるいはSiN、SiO、Al等からなる無機絶縁膜材料により形成された後、研磨等により平坦化処理がされている。
各第1の平坦化膜31−1,31−2上には、各半導体発光素子10−1〜10−3がそれぞれ接合されている。各半導体発光素子10−1〜10−3は、各平坦化層30−1,30−2上にそれぞれ集積する際に、半導体発光素子10−1〜10−3を形成している半導体層と平坦化層30−1,30−2との間に働く分子間力を用いて接合されており、接合面には従来、接合のために用いていた固着電極を用いていない。そして、積層半導体発光装置1の表示面を上側として3つの半導体発光素子10−1〜10−3を集積する場合、上層に集積する半導体発光素子(10−3又は10−2)は下層に集積した半導体発光素子(10−2又は10−1)の放射光を吸収しない材料で形成される。そのため、R色、G色、B色の半導体発光素子10−1〜10−3を集積化する場合、下層から上層へ、バンドギャップ波長の長いR色、G色、B色の順に半導体発光素子10−1〜10−3が集積化されている。
各半導体発光素子10−1〜10−3は、少なくとも下層から上層へ、下側コンタクト層11、下側クラッド層12、活性層13、上側クラッド層14、及び上側コンタクト層15が順に積層された半導体層により形成されている。これらの各半導体発光素子10−1〜10−3は、例えば、エピタキシャル成長により形成されている。各半導体発光素子10−1〜10−3の膜厚は、例えば、約5μm以下が望ましい。
各半導体発光素子10−1〜10−3の全面は、層間絶縁膜16により覆われている。この層間絶縁膜16において、上側コンタクト層15上のほぼ全部に上側コンタクト用開口部が形成され、更に、下側コンタクト層11上の一部に下側コンタクト用開口部が形成されている。上側コンタクト用開口部内において、上側コンタクト層15のほぼ中央に上側電極17が形成され、更に、下側コンタクト用開口部内においても、下側コンタクト層11上に下側電極18が形成されている。上側電極17に関しては、例えば、下側に形成された半導体発光素子10−1,10−2からの放射光を遮光しないために、透明電極を用いることが望ましい。透明電極の材料としては、ITO(インジウム錫酸化物)を用いることができる。
1層目半導体発光素子10−1における上側電極17上には、1層目上側電極引出配線21−1が接続され、この1層目上側電極引出配線21−1が、図1の右方向へ、上側コンタクト層15上、層間絶縁膜16上、及び支持基板1a上に延設されている。更に、1層目半導体発光素子10−1における下側電極18上には、1層目下側電極引出配線22−1が接続され、この1層目下側電極引出配線22−1が、図1の紙面に対して垂直方向へ延設されている。これらの1層目上側電極引出配線21−1、及び1層目下側電極引出配線22−1上は、1層目平坦化層30−1により覆われている。
2層目半導体発光素子10−2における上側電極17上には、2層目上側電極引出配線21−2が接続され、この2層目上側電極引出配線21−2が、図1の右方向へ、上側コンタクト層15上、層間絶縁膜16上、及び1層目平坦化膜32−1上に延設されている。更に、2層目半導体発光素子10−2における下側電極18上には、2層目下側電極引出配線22−2が接続され、この2層目下側電極引出配線22−2が、図1の紙面に対して垂直方向へ延設されている。これらの2層目上側電極引出配線21−2、及び2層目下側電極引出配線22−2上は、2層目平坦化層30−2により覆われている。
同様に、3層目半導体発光素子10−3における上側電極17上には、3層目上側電極引出配線21−3が接続され、この3層目上側電極引出配線21−3が、図1の右方向へ、上側コンタクト層15上、層間絶縁膜16上、及び2層目平坦化膜32−2上に延設されている。更に、3層目半導体発光素子10−3における下側電極18上には、3層目下側電極引出配線22−3が接続され、この3層目下側電極引出配線22−3が、図1の紙面に対して垂直方向へ延設されている。
図2は、本発明の実施例1における図1の積層半導体発光装置を示す拡大平面図である。
各半導体発光素子10−1〜10−3における上側コンタクト層15上に形成される上側電極17は、発光領域全面に電流を拡散できるように、上側コンタクト層15のほぼ中央に配置された円形部分と、この円形部分から放射状に延びる複数の枝部分とにより構成されている。各半導体発光素子10−1〜10−3における上側電極17にそれぞれ接続された1層目、2層目、3層目の上側電極引出配線21−1〜21−3は、図2の右方向へ延設されている。
例えば、2層目平坦化膜32−2上には、図2の右側の上下方向に、1層目、2層目、3層目の上側電極引出配線21−1〜21−3にそれぞれ対応する上側電極共通配線23−1〜23−3が所定間隔隔てて形成されている。1層目上側電極引出配線21−1は、図示しない貫通電極等により立ち上げられて1層目上側電極共通配線23−1に接続されている。2層目上側電極引出配線21−2は、図示しない貫通電極等により立ち上げられ、1層目上側電極共通配線23−1上に設けられた上側配線層間絶縁膜24−1上を立体交差して2層目上側電極共通配線23−2に接続されている。3層目上側電極引出配線21−3は、1層目上側電極共通配線23−1及び2層目上側電極共通配線23−2上に設けられた上側配線層間絶縁膜24−2上を立体交差して3層目上側電極共通配線23−3に接続されている。
更に、2層目平坦化膜32−2上には、図2の下側の横方向に、下側電極共通配線24が形成され、この下側電極共通配線24が、上側電極共通配線23−1〜23−3上に設けられた共通配線層間絶縁膜25上を立体交差している。1層目、2層目、3層目の下側電極引出配線22−1〜22−3は、図示しない貫通電極等により立ち上げられて下側電極共通配線24に接続されている。
例えば、上側電極共通配線23−1〜23−3には、図示しない外部駆動回路が接続されると共に、下側電極共通配線24がグランドに接続されている。1層目、2層目、3層目の上側電極引出配線21−1〜21−3は、各上側電極共通配線23−1〜23−3を介して独立に駆動することが可能であり、各半導体発光素子10−1〜10−3に注入する電流値をコントロールすることにより、フルカラー発光が可能な構造になっている。
(実施例1の製造方法)
図3−1(a)〜(c)及び図3−2(d)、(e)は、図1及び図2の積層半導体発光装置1における製造方法の一例を示す模式的な製造工程図である。
図1及び図2のような積層半導体発光装置1を製造する場合、先ず、図3−1(a)の工程において、結晶成長基板である親基板40(例えば、GaAs基板、サファイア基板、InP基板、石英基板、あるいはSi基板等)を用意し、この親基板40上に、この親基板40に対して選択的にエッチングが可能な犠牲層41を形成する。犠牲層41は、次にこの上に形成される単結晶の半導体薄膜からなる半導体発光素子層10に対して選択的にエッチング可能な半導体材料を使用する。犠牲層41の形成後、例えば、半導体結晶成長法(エピタキシャル成長法)である有機金属化学蒸着法(MOCVD法)、有機金属化学気相エピタキシー法(MOVPE法)、あるいは分子線エピタキシー法(MBE法)等により、犠牲層41上に、積層構造を有する単結晶の半導体薄膜からなる半導体発光素子層10を順次形成する。半導体発光素子層10の膜厚は、例えば、約5μm以下が望ましい。
図3−1(b)の工程において、ホトリソグラフィ技術により、半導体発光素子層10を選択的にエッチングし、方形の半導体発光素子パターン10aを形成し、犠牲層41を露出させる。次に、半導体発光素子パターン1a上に支持体42を形成した後、エッチング液を使って犠牲層41をエッチングする。図3−1(b)では、犠牲層エッチングの途中の過程が示されている。
図3−1(c)の工程において、犠牲層41を全てエッチングすることにより、親基板40から半導体発光素子パターン1aを剥離する。
図3−2(d)の工程において、ガラス基板等の支持基板1aを用意する。支持体42に支持された半導体発光素子パターン1aを、支持基板1a上に位置決めする。
図3−2(e)の工程において、支持体42に支持された半導体発光素子パターン1aの裏面を、支持基板1aの表面に加圧及び密着させ、半導体発光素子パターン1aを支持基板1a上に、接合表面間に働く分子間力によって接合する。接合を完了した後、剥離剤等により、支持体42を除去する。
半導体発光素子パターン1aを支持基板1a上に接合した後、ホトリソグラフィ技術あるいはエッチング技術を用いて、図1に示すようなLED構造の1層目R色半導体発光素子10−1に加工する。化学的気相成長法(CVD法)等により、全面にSiN膜、有機絶縁膜等からなる層間絶縁膜16を被着し、ホトリソグラフィ技術により、半導体発光素子10−1の上面及び側面以外の層間絶縁膜16を除去すると共に、半導体発光素子10−1上における層間絶縁膜16の一部に、下側電極用開口部及び上側電極用開口部を形成する。
上側電極用開口部内に上側電極17を選択的に形成すると共に、下側電極用開口部内に下側電極18を選択的に形成する。上側電極17に関しては、下側に形成した半導体発光素子10−1からの放射光を遮光しないために、透明電極を用いることが望ましい。更に、上側電極17、上側電極開口部、層間絶縁膜16、及び支持基板1a上の一部に、上側電極引出配線21−1を選択的に形成すると共に、下側電極18上に、下側電極引出配線22−1を選択的に形成する。
半導体発光素子10−1を含む全面に、有機絶縁膜材料(例えば、ノボラック系永久レジスト、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、SOG等)、あるいは無機絶縁膜材料(例えば、SiN、SiO、Al等)からなる屈折率の大きい平坦化層を成膜した後、この平坦化層を発光領域上のみを残すようにパターニングして平坦化膜31−1を形成する。平坦化膜31−1を含む全面に、この平坦化膜31−1とほぼ同様の有機絶縁膜材料あるいは無機絶縁膜材料からなる屈折率の小さい平坦化層を成膜する。そして、研磨等により、屈折率の小さい平坦化層を、屈折率の大きい平坦化膜31−1が露出するまで削って、この平坦化膜31−1の周囲に平坦化膜32−1を形成し、更に、平坦化膜31−1と平坦化膜32−1とが同一面となるように面仕上げを行い、1層目平坦化層30−1を形成する。
なお、平坦化膜31−1と平坦化膜32−1との表面を研磨する際、平坦化膜31−1及び32−1の表面ラフネスにおける典型的な表面荒さ、即ち、微小領域におけるピークと谷の高低差が5nm以下であることが望ましい。
次に、1層目R色半導体発光素子10−1と同様に、予め親基板40上に形成しておいた2層目G色半導体発光素子層を、この2層目G色半導体発光素子層を形成している半導体層と1層目平坦化層30−1との間に働く分子間力を用いて、1層目平坦化層30−1上に接合する。この接合面には、従来、接合のために用いていた固着電極を用いないで、分子間力を用いて接合する。そして、ホトリソグラフイ技術あるいはエッチング技術を用いて、2層目G色半導体発光素子層を加工し、屈折率の大きい1層目平坦化膜31−1上に、LED構造の2層目G色半導体発光素子10−2を形成する。
1層目R色半導体発光素子10−1と同様に、2層目G色半導体発光素子10−2に対して、層間絶縁膜16、上側電極17、下側電極18、上側電極引出配線21−2、及び下側電極引出配線22−2を選択的に形成した後、これらの全面に、屈折率の大きい平坦化膜31−2、及び屈折率の小さい平坦化膜32−2からなる2層目平坦化層30−2を形成する。
更に、2層目G色半導体発光素子10−2と同様に、予め親基板40上に形成しておいた3層目B色半導体発光素子層を、この3層目B色半導体発光素子層を形成している半導体層と2層目平坦化層30−2との間に働く分子間力を用いて、2層目平坦化層30−2上に接合する。そして、ホトリソグラフイ技術あるいはエッチング技術を用いて、3層目B色半導体発光素子層を加工し、屈折率の大きい2層目平坦化膜31−2上に、LED構造の3層目B色半導体発光素子10−3を形成する。
その後、2層目G色半導体発光素子10−2と同様に、3層目B色半導体発光素子10−3に対して、層間絶縁膜16、上側電極17、下側電極18、上側電極引出配線21−3、及び下側電極引出配線22−3を選択的に形成する。更に、2層目平坦化膜32−2上に、上側電極共通配線23−1〜23−32、及び下側電極共通配線24を選択的に形成し、上側電極引出配線21−1〜21−3と上側電極共通配線23−1〜23−32とを接続すると共に、下側電極引出配線22−1〜22−3と下側電極共通配線24とを接続等すれば、図1及び図2の積層半導体発光装置1の製造が終了する。
(実施例1の動作)
例えば、図2の下側電極共通配線24を接地電位にし、上側電極共通配線23−1〜23−3に正電位を印加すると、上側電極共通配線23−1〜23−3→各層の上側電極引出配線21−1〜21−3→各層の半導体発光素子10−1〜10−3の上側電極17、下側電極18→各層の下側電極引出配線22−1〜22−3→下側電極共通配線24へと駆動電流が流れ、各層の半導体発光素子10−1〜10−3が点灯する。これにより、各半導体発光素子10−1〜10−3における活性層13が発光し、この放射光が屈折率の大きい平坦化膜31−1,31−2を通して上方へ出射される。
ここで、各半導体発光素子10−1〜10−3は、屈折率の異なる2種類の平坦化膜31−1,32−1及び31−2,32−2からなる平坦化層30−1,30−2を介在することにより、半導体発光素子発光面に対して垂直方向に集積化しており、発光領域上に配設された平坦化膜31−1,31−2は、それ以外の領域に配設された平坦化膜32−1,32−2よりも屈折率が大きい材料により形成されている。そのため、半導体発光素子10−1,10−2の発光領域から放出された放射光は、屈折率の大きい平坦化膜31−1,31−2内を導波し、この平坦化膜31−1,31−2上に集積化された半導体発光素子10−2,10−3における発光領域内にそのまま入射される。
更に、各半導体発光素子10−2,10−3は、分子間力を用いて平坦化層31−1,31−2上に集積化されているので、下層に形成された半導体発光素子10−1,10−2から放射された光を、接合用メタル層等により遮光されることなく、効率的に導波される。その上、各半導体発光素子10−2,10−3を形成する半導体層は、下層に形成された半導体発光素子10−1から放射される光を吸収しない材料で形成されているので、効率的に放射光を導波することが可能である。
(実施例1の効果)
本実施例1によれば、各半導体発光素子10−1〜10−3は、屈折率差を設けた平坦化層30−1,30−2を介して、各半導体層と平坦化層間に働く分子間力を用いて集積化され、且つ、平坦化膜31−1,31−2は発光領域上に形成されており、その屈折率は発光領域外に形成された平坦化膜32−1,32−2より大きい。そのため、平坦化膜31−1,31−2の下層に設けられた半導体発光素子10−1,10−2から放射される光は、平坦化膜31−1,31−2を導波路として伝搬され、この平坦化膜31−1,31−2上に集積化された半導体発光素子10−2,10−3に入射される。従って、固着電極を介して集積化することにより、各半導体発光素子間に空気層が無作為に介在してしまう従来の構造と比較して、各半導体発光素子間の結合効率が向上し、漏れ光を防止することが可能となる。
更に、従来のように固着電極による接合方式ではなく、平坦化層30−1,30−2と半導体発光素子間の分子間力を用いて集積化しているので、遮光する材料を極力排除することができ、表層への光の取り出し効率を向上することができる。しかも、従来のように空気層を介在せず、各半導体発光素子10−1〜10−3を空気層よりも屈折率の大きい平坦化膜31−1,31−2を用いて接合しているので、半導体発光素子10−1〜10−3からの光の取り出し効率を向上することができる。
(実施例1の変形例)
本実施例1における積層半導体発光装置1の構造や製造方法等は、種々の変形が可能である。その変形例としては、例えば、次の(a)〜(d)のようなものがある。
(a) 積層半導体発光装置1の支持基板については、1層目半導体発光素子10−1を支持基板上にそのままエピタキシャル成長により形成することにより、その半導体発光素子10−1の成長基板を支持基板1aとして用いることも可能である。
(b) 図3−1において、選択的に犠牲層41をエッチングすることが困難な化合物半導体(例えば、GaN系等)からなる半導体発光素子10−1〜10−3等の場合、薄膜化する手段の1つとして、半導体発光素子10−1〜10−3における成長基板の裏面をグラインド処理することにより、半導体発光素子10−1〜10−3として必要となるエピタキシャル成長層のみ約5μm以下程度に薄膜化し、その半導体薄膜を半導体発光素子10−1〜10−3として使用してもよい。
(c) 平坦化膜31−1,32−1及び31−2,32−2の形成方法としては、1層目半導体発光素子10−1上、あるいは既に集積化された半導体発光素子10−2上に、屈折率の大きい材料からなる平坦化層を成膜した後、この平坦化層を発光領域上のみを残すようにパターニングして平坦化膜31−1,31−2を形成した後、屈折率の小さい材料からなる平坦化層を全面に成膜し、最後に研磨等により、各平坦化膜31−1,31−2と各平坦化膜32−1,32−2とがそれぞれ同一面となるように面仕上げを行う。そして、屈折率の大きい各平坦化膜31−1,31−2上に、集積化する半導体発光素子10−2,10−3の発光領域が位置するようにアライメントして集積化してもよい。
(d) 積層半導体発光装置1は、R色で発光する半導体発光素子10−1、G色で発光する半導体発光素子10−2、及びB色で発光する半導体発光素子10−3のうちの少なくとも2種類以上の半導体発光素子で構成してもよい。
(実施例2の構成)
図4は、本発明の実施例2における積層半導体発光装置を示す拡大平面図、更に、図5は、図4中のX11−X12線拡大断面図であり、実施例1を示す図1及び図2中の要素と共通の要素には共通の符号が付されている。図5には、図1と同様に、複数(例えば、3つ)の半導体発光素子をこの半導体発光面に対して垂直方向に3次元集積した多色集積半導体発光装置の断面構造が示されている。
本実施例2の積層半導体発光装置1Aでは、実施例1の1層目平坦化層30−1及び2層目平坦化層30−2に代えて、これとは構造の異なる1層目平坦化層30−1A及び2層目平坦化層30−2Aが設けられている。各平坦化層30−1A,30−2Aは、各半導体発光素子10−1〜10−3における発光領域の上下方向に位置する第1の平坦化領域と、その発光領域以外の第2の平坦化領域(即ち、第1の平坦化領域の周囲の第2の平坦化領域)とを有し、その第1の平坦化領域を取り囲むように(即ち、発光領域を取り囲むように)、屈折率差形成用の空気層からなる分離溝33−1,33−2がそれぞれ形成されている。各平坦化層30−1A,30−2Aにおいて、第1の平坦化領域が、第1の平坦化膜31−1A,31−2Aによりそれぞれ形成され、その第2の平坦化領域が、第1の平坦化膜31−1A,31−2Aと同一の材料からなる第2の平坦化膜32−1A,32−2Aによりそれぞれ形成されている。
各平坦化層30−1A,30−2Aにおける分離溝33−1,33−2は、発光領域の上下に位置する第1の平坦化膜31−1A,31−2Aを、その周囲の第2の平坦化膜32−1A,32−2Aと空気層を介することにより分離し、屈折率差を形成する機能を有している。各平坦化層30−1A,30−2Aは、実施例1と同様に、有機絶縁膜材料(例えば、ノボラック系永久レジスト、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、SOG等)、あるいは無機絶縁膜材料(例えば、SiN、SiO、Al等)により形成されている。
その他、半導体発光素子10−1〜10−3の構成、半導体発光素子10−1〜10−3上に形成される層間絶縁膜16、上側、下側電極17,18、上側、下側電極引出配線21−1〜21−3,22−1〜22−3の構成、更に、上層に積層される半導体発光素子10−2,10−3は、下層に積層される半導体発光素子10−1,10−2からの放射光を上方へ透過させる構成や変形例等は、実施例1と同様である。
(実施例2の製造方法)
本実施例2の積層半導体発光装置1Aにおける製造方法では、各平坦化層30−1A,30−2Aを同一の材料で形成した後、分離溝33−1,33−2をそれぞれ形成するようにしている点が、実施例1と異なっている。
各分離溝33−1,33−2は、平坦化層30−1A,30−2Aを形成している有機絶縁膜材料が感光性材料である場合は、ホトリソグラフィ技術により形成することができ、感光性を有さない材料、あるいは無機絶縁膜材料である場合は、ドライエッチング技術等によりパターニングすることができる。そして、各平坦化膜31−1A,31−2Aと32−1A,32−2Aとの表面は、実施例1と同様に、典型的な表面凹凸、即ち微小領域におけるピークと谷の高低差が5nm以下であることが望ましい。
なお、平坦化膜31−1A,31−2Aと32−1A,32−2Aとが、下層に設けられた半導体発光素子10−1,10−2の影響により凹凸形状が大きく残ってしまう場合は、研磨等により平坦化することもできる。ただ、平坦化膜形成工程を簡略化するため、平坦化層30−1A,30−2Aを形成する材料は、平坦化層形成時点で表面凹凸形状を小さくできる材料であることが望ましい。
(実施例2の動作)
各半導体発光素子10−1〜10−3間を充填している平坦化膜31−1A,31−2Aの周囲には、各半導体発光素子10−1,10−2における発光領域を取り囲むように分離溝33−1,33−2がそれぞれ形成されているので、発光領域の周囲の平坦化膜32−1A,32−2Aと分離されている。そして、平坦化膜31−1A,31−2Aと各半導体発光素子10−2,10−3とは、従来のように空気層を介することなく、直接分子間力を用いて接合されている。そのため、実施例1と同様に、半導体発光素子10−1,10−2から平坦化膜32−1A,32−2Aへ効率的に放射光が導入される。しかも、発光領域上の平坦化膜31−1A,31−2Aの材料は、分離溝33−1,33−2を形成している空気層よりも屈折率が大きいので、導波路として作用して光の漏れが防止される。
(実施例2の効果)
本実施例2によれば、実施例1とほぼ同様の効果がある。更に、本実施例2では、平坦化膜31−1A,31−2Aと32−1A,32−2Aとを同一材料で形成しているにもかかわらず、分離溝33−1,33−2を用いることにより屈折率差を形成し、発光領域上に導波路構造を形成している。そのため、導波路としての機能を有する平坦化膜31−1A,31−2Aを形成する際に、その形成工程を簡略化することが可能となる。
(実施例3の構成)
図6は、実施例1の積層半導体発光装置1又は実施例2の積層半導体発光装置1Aを用いた本発明の実施例3における画像形成装置を示す概略の平面図である。
本実施例3の画像形成装置では、例えば、支持基板1a上に、実施例1の積層半導体発光装置1又は実施例2の積層半導体発光装置1Aが2次元に配列されており、全ての積層半導体発光装置1又は1Aが、上側電極共通配線23−1〜23−33及び下側電極共通配線24により電気的に接続されている。上側電極共通配線23−1〜23−3及び下側電極共通配線24は、支持基板1aの外縁近傍まで引き出されており、そこに外部駆動回路と電気的に接続可能とする上側電極共通配線接続用パッド23−1a〜23−3a及び下側電極共通配線接続用パッド24aが形成されている。
(実施例3の作用効果)
本実施例3によれば、実施例1で説明した効果により、半導体発光素子10−1〜10−3を集積化した積層半導体発光装置1又は1Aによる画素を高密度に配列した際、漏れ光による近傍発光画素への干渉を防ぐことができるのと同時に、高効率なフルカラー画像形成装置を作製することができる。
なお、積層半導体発光装置1又は1Aは、支持基板1a上に1次元に配列し、他の用途に使用することも可能である。
本発明の実施例1における積層半導体発光装置を示す図2中のX1−X2線拡大断面図である。 本発明の実施例1における図1の積層半導体発光装置を示す拡大平面図である。 図1及び図2の積層半導体発光装置1における製造方法の一例を示す模式的な製造工程図である。 図1及び図2の積層半導体発光装置1における製造方法の一例を示す模式的な製造工程図である。 本発明の実施例2における積層半導体発光装置を示す拡大平面図である。 図4中のX11−X12線拡大断面図である。 本発明の実施例3における画像形成装置を示す概略の平面図である。
符号の説明
1,1A 積層半導体発光装置
1a 支持基板
10−1〜10−3 半導体発光素子
30−1,30−1A,30−2,30−2A 平坦化層
31−1,31−1A,31−2,31−2A,32−1,32−1A,32−2,32−2A 平坦化膜
33−1,33−2 分離溝

Claims (7)

  1. 電気を光に変換して放射光を発生する発光領域をそれぞれ持った複数の薄膜状の半導体発光素子が、前記各発光領域に対して垂直方向に、絶縁性を有する平坦化層を介してそれぞれ接合されて積層された積層半導体発光装置であって、
    前記平坦化層において、前記各半導体発光素子における前記発光領域の上下方向に位置する第1の平坦化領域は、屈折率の大きな第1の平坦化膜により形成され、前記発光領域以外の第2の平坦化領域は、前記第1の平坦化膜よりも屈折率の小さな第2の平坦化膜により形成され、
    上層に積層される前記半導体発光素子は、下層に積層される前記半導体発光素子からの前記放射光を上方へ透過させる構成になっていることを特徴とする積層半導体発光装置。
  2. 前記平坦化層は、有機絶縁膜又は無機絶縁膜により形成されていることを特徴とする請求項1記載の積層半導体発光装置。
  3. 電気を光に変換して放射光を発生する発光領域をそれぞれ持った複数の薄膜状の半導体発光素子が、前記各発光領域に対して垂直方向に、絶縁性を有する平坦化層を介してそれぞれ接合されて積層された積層半導体発光装置であって、
    前記平坦化層において、前記各半導体発光素子における前記発光領域の上下方向に位置する第1の平坦化領域と、前記発光領域以外の第2の平坦化領域との間には、屈折率差形成用の空気層からなる分離溝が形成され、
    上層に積層される前記半導体発光素子は、下層に積層される前記半導体発光素子からの前記放射光を上方へ透過させる構成になっていることを特徴とする積層半導体発光装置。
  4. 前記各半導体発光素子は、前記各平坦化膜上に分子間力を用いて接合されていることを特徴とする請求項1〜3のいずれか1項に記載の積層半導体発光装置。
  5. 前記下層に積層される前記半導体発光素子の発光波長は、前記上層に積層される前記半導体発光素子の発光波長よりも長波長であることを特徴とする請求項1〜4のいずれか1項に記載の積層半導体発光装置。
  6. 前記複数の半導体発光素子は、赤色で発光する半導体発光素子、緑色で発光する半導体発光素子、及び青色で発光する半導体発光素子のうちの少なくとも2種類以上の半導体発光素子により構成されていることを特徴とする請求項1〜5のいずれか1項に記載の積層半導体発光装置。
  7. 請求項1〜6のいずれか1項に記載の積層半導体発光装置が複数個、基板上に1次元又は2次元に配列されて集積化されていることを特徴とする画像形成装置。
JP2008226820A 2008-09-04 2008-09-04 積層半導体発光装置及び画像形成装置 Expired - Fee Related JP4555880B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008226820A JP4555880B2 (ja) 2008-09-04 2008-09-04 積層半導体発光装置及び画像形成装置
US12/461,894 US8269229B2 (en) 2008-09-04 2009-08-27 Layered semiconductor light emitting device and image forming apparatus
EP09168775.6A EP2161749B1 (en) 2008-09-04 2009-08-27 Layered semiconductor light emitting device and image forming apparatus
CN200910171368.3A CN101677107B (zh) 2008-09-04 2009-08-31 层叠型半导体发光装置和图像形成设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008226820A JP4555880B2 (ja) 2008-09-04 2008-09-04 積層半導体発光装置及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2010062351A true JP2010062351A (ja) 2010-03-18
JP4555880B2 JP4555880B2 (ja) 2010-10-06

Family

ID=41395452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226820A Expired - Fee Related JP4555880B2 (ja) 2008-09-04 2008-09-04 積層半導体発光装置及び画像形成装置

Country Status (4)

Country Link
US (1) US8269229B2 (ja)
EP (1) EP2161749B1 (ja)
JP (1) JP4555880B2 (ja)
CN (1) CN101677107B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159672A (ja) * 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
JP2011159671A (ja) * 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
JP2011216886A (ja) * 2010-04-01 2011-10-27 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
JP2014523632A (ja) * 2011-05-10 2014-09-11 オステンド・テクノロジーズ・インコーポレーテッド 電気的相互接続部及び光学的相互接続部を組み込む半導体ウェハ接合
CN105825780A (zh) * 2010-10-14 2016-08-03 上海科斗电子科技有限公司 用于立体led显示器的空中立体成像系统
KR20190003162A (ko) * 2017-06-30 2019-01-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP2019509636A (ja) * 2016-03-09 2019-04-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法
CN113614918A (zh) * 2019-03-19 2021-11-05 首尔伟傲世有限公司 发光元件封装件及其应用
JP2022141706A (ja) * 2017-12-14 2022-09-29 ソウル バイオシス カンパニー リミテッド 発光積層構造体およびそれを備えたディスプレイ素子
WO2023033495A1 (ko) * 2021-09-01 2023-03-09 한국광기술원 초미세 화소구조, 표시장치 및 그 제조 방법
EP4152386A1 (en) 2021-09-17 2023-03-22 Oki Electric Industry Co., Ltd. Semiconductor device
JP7459210B2 (ja) 2021-11-17 2024-04-01 隆達電子股▲ふん▼有限公司 パッケージ構造、および、その形成方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117771B (zh) * 2009-12-31 2013-05-08 比亚迪股份有限公司 一种发光二极管外延片和管芯及其制作方法
JP5453303B2 (ja) * 2010-02-22 2014-03-26 パナソニック株式会社 発光装置とその製造方法
CN104282233B (zh) * 2010-10-14 2017-05-31 上海本星电子科技有限公司 复合式显示装置及其应用
CN104409021B (zh) * 2010-10-14 2017-01-18 上海聚然智能科技有限公司 分层电致发光材料屏
CN104240610B (zh) * 2010-10-14 2017-02-15 深圳华视光电有限公司 一种场致发光点驱动系统及其应用
KR101188748B1 (ko) * 2012-07-18 2012-10-09 지스마트 주식회사 투명전광판 및 그 제조방법
JP6608322B2 (ja) * 2016-03-31 2019-11-20 株式会社沖データ 光プリントヘッド及び画像形成装置
KR102563894B1 (ko) * 2017-02-08 2023-08-10 서울반도체 주식회사 발광 다이오드 및 이를 포함하는 발광 모듈
KR102304400B1 (ko) * 2017-03-20 2021-09-24 제이드 버드 디스플레이(상하이) 리미티드 마이크로 led 층을 적층하여 반도체 장치를 제조
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
CN110890028B (zh) * 2018-09-07 2021-09-28 深圳Tcl新技术有限公司 一种分体式led显示面板及其控制方法
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
JP2022532327A (ja) * 2019-05-14 2022-07-14 ソウル バイオシス カンパニー リミテッド 発光チップ
US11587914B2 (en) * 2019-05-14 2023-02-21 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
US11855121B2 (en) 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
US11901397B2 (en) 2019-05-14 2024-02-13 Seoul Viosys Co., Ltd. LED chip having fan-out structure and manufacturing method of the same
US11756980B2 (en) 2019-05-14 2023-09-12 Seoul Viosys Co., Ltd. LED chip package and manufacturing method of the same
TWI717978B (zh) * 2020-01-20 2021-02-01 友達光電股份有限公司 顯示裝置及顯示裝置的製造方法
US11961873B2 (en) 2020-05-11 2024-04-16 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
JP2023032326A (ja) 2021-08-26 2023-03-09 沖電気工業株式会社 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法
JP2024002572A (ja) * 2022-06-24 2024-01-11 沖電気工業株式会社 半導体装置及び半導体装置製造方法
FR3137242A1 (fr) 2022-06-28 2023-12-29 Aledia Dispositif optoélectronique et procédé de fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268523A (ja) * 1990-03-19 1991-11-29 Fujitsu Ltd 光モジュール
JPH08202288A (ja) * 1995-01-31 1996-08-09 Mitsubishi Cable Ind Ltd 半導体発光素子の配置構造とそれを用いてなる表示装置およびその製造方法
JPH08274376A (ja) * 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したiii−v化合物半導体エミッター
JP2006054336A (ja) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd 発光素子
JP2006173326A (ja) * 2004-12-15 2006-06-29 Nippon Leiz Co Ltd 光源装置
JP2006319149A (ja) * 2005-05-13 2006-11-24 Sony Corp 光源装置およびその製造方法並びに光源装置を用いた表示装置
JP2007251209A (ja) * 2007-06-18 2007-09-27 Toshiba Corp 発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206673A (ja) 1990-01-08 1991-09-10 Seiwa Denki Kk 発光ダイオード素子およびその製造方法
US6961190B1 (en) * 1999-07-26 2005-11-01 Labosphere Institute Bulk lens, light emitting body, lighting device and optical information system
JP2001203427A (ja) 2000-01-20 2001-07-27 Canon Inc 波長多重面型発光素子装置、その製造方法およびこれを用いた波長多重伝送システム
JP3659407B2 (ja) * 2001-08-03 2005-06-15 ソニー株式会社 発光装置
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
JP4507636B2 (ja) * 2003-03-27 2010-07-21 日亜化学工業株式会社 半導体発光素子
KR100987451B1 (ko) * 2003-12-04 2010-10-13 엘지전자 주식회사 면발광 소자
JP4908041B2 (ja) 2006-03-31 2012-04-04 株式会社沖データ 発光ダイオードアレイ、ledヘッド及び画像記録装置
JP2008130777A (ja) * 2006-11-20 2008-06-05 Olympus Corp 半導体発光装置
US20090108267A1 (en) * 2007-10-29 2009-04-30 Pai-Ling Sung Composite light-emitting-diode packaging structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03268523A (ja) * 1990-03-19 1991-11-29 Fujitsu Ltd 光モジュール
JPH08202288A (ja) * 1995-01-31 1996-08-09 Mitsubishi Cable Ind Ltd 半導体発光素子の配置構造とそれを用いてなる表示装置およびその製造方法
JPH08274376A (ja) * 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したiii−v化合物半導体エミッター
JP2006054336A (ja) * 2004-08-12 2006-02-23 Sanyo Electric Co Ltd 発光素子
JP2006173326A (ja) * 2004-12-15 2006-06-29 Nippon Leiz Co Ltd 光源装置
JP2006319149A (ja) * 2005-05-13 2006-11-24 Sony Corp 光源装置およびその製造方法並びに光源装置を用いた表示装置
JP2007251209A (ja) * 2007-06-18 2007-09-27 Toshiba Corp 発光装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159672A (ja) * 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
JP2011159671A (ja) * 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
JP2011216886A (ja) * 2010-04-01 2011-10-27 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
CN105825780A (zh) * 2010-10-14 2016-08-03 上海科斗电子科技有限公司 用于立体led显示器的空中立体成像系统
JP2014523632A (ja) * 2011-05-10 2014-09-11 オステンド・テクノロジーズ・インコーポレーテッド 電気的相互接続部及び光学的相互接続部を組み込む半導体ウェハ接合
US9306116B2 (en) 2011-05-10 2016-04-05 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
US10686099B2 (en) 2016-03-09 2020-06-16 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component
JP2019509636A (ja) * 2016-03-09 2019-04-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法
KR20190003162A (ko) * 2017-06-30 2019-01-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11322488B2 (en) 2017-06-30 2022-05-03 Lg Electronics Inc. Display device using semiconductor light emitting element
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11942457B2 (en) 2017-06-30 2024-03-26 Lg Electronics Inc. Display device using semiconductor light emitting element
JP2022141706A (ja) * 2017-12-14 2022-09-29 ソウル バイオシス カンパニー リミテッド 発光積層構造体およびそれを備えたディスプレイ素子
US11804512B2 (en) 2017-12-14 2023-10-31 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
JP7387821B2 (ja) 2017-12-14 2023-11-28 ソウル バイオシス カンパニー リミテッド 発光積層構造体およびそれを備えたディスプレイ素子
CN113614918A (zh) * 2019-03-19 2021-11-05 首尔伟傲世有限公司 发光元件封装件及其应用
WO2023033495A1 (ko) * 2021-09-01 2023-03-09 한국광기술원 초미세 화소구조, 표시장치 및 그 제조 방법
EP4152386A1 (en) 2021-09-17 2023-03-22 Oki Electric Industry Co., Ltd. Semiconductor device
JP7459210B2 (ja) 2021-11-17 2024-04-01 隆達電子股▲ふん▼有限公司 パッケージ構造、および、その形成方法

Also Published As

Publication number Publication date
EP2161749A2 (en) 2010-03-10
EP2161749A3 (en) 2011-01-12
US20100051975A1 (en) 2010-03-04
US8269229B2 (en) 2012-09-18
CN101677107B (zh) 2014-06-18
EP2161749B1 (en) 2014-07-23
JP4555880B2 (ja) 2010-10-06
CN101677107A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
JP4555880B2 (ja) 積層半導体発光装置及び画像形成装置
US11923348B2 (en) Light emitting device with LED stack for display and display apparatus having the same
KR101968592B1 (ko) 통합된 컬러 led 마이크로 디스플레이
US20230121389A1 (en) Light emitting device with led stack for display and display apparatus having the same
JP2022003413A (ja) 表示装置
KR20200062863A (ko) 디스플레이 장치 및 제조 방법
CN111211142A (zh) 发光二极管像素及显示装置
CN111213248A (zh) 发光堆叠结构和具有该发光堆叠结构的显示装置
CN107195654B (zh) 一种全彩半导体发光微显示器及其制造工艺
US20230120107A1 (en) Method of producing optoelectronic semiconductor components and an optoelectronic semiconductor component
US10381400B2 (en) Method of manufacturing light emitting device
US20190319065A1 (en) Method of manufacturing light emitting device
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US11961873B2 (en) Light emitting device for display and display apparatus having the same
JP7447304B2 (ja) モノリシック電子デバイス
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
US11756940B2 (en) Light emitting device for display and display apparatus having the same
US11437353B2 (en) Light emitting device for display and display apparatus having the same
US20230261158A1 (en) Light-emitting device and display apparatus
CN117878208A (zh) 一种发光二极管元件及发光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100318

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4555880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees