JPH08274376A - シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター - Google Patents

Abstract

(57)【要約】 【課題】 シリコンデバイスと集積できる多色発光デバ
イスを得る。 【解決手段】 青、緑、および赤の光を放射する３個の
ＬＥＤ（５１０−５２０−５３０）のスタック（５０
０）が、シリコンに格子整合し、シリコン基板（５４
０）の上に形成された窒化ＩＩＩ−Ｖ化合物半導体材料
を含むＬＥＤを備えたフルカラーディスプレイ用の画素
を提供する。シリコンの信号処理およびＬＥＤドライバ
ーの回路を同じシリコン基板上に作製することができ、
それにより小型ですべてを内蔵したシステムが提供され
る。前記フルカラーディスプレイ上にレンズアレイを搭
載することができ、観察者の目に極く接近して配置され
たディスプレイとレンズアレイとの組み合わせによって
単純で高分解能のディスプレイシステムが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子デバイスに関す
るものであり、更に詳細にはシリコンに対して格子整合
したＩＩＩ−Ｖ化合物半導体材料（周期律表のＩＩＩ族
元素とＶ族元素との化合物）を含むデバイスおよびシス
テムに関する。

【０００２】

【従来の技術】高性能なトランジスタおよび集積回路特
性に対する絶え間のない要求の結果、シリコンバイポー
ラートランジスタやＣＭＯＳトランジスタおよびガリウ
ム砒素ＭＥＳＦＥＴのような既存のデバイスの進歩の他
に、新しい型や材料のデバイスが生まれてきた。特に、
高周波特性を向上させるためのデバイス寸法の縮小の結
果、電位障壁を通り抜けてキャリアがトンネリングする
ような量子力学的な効果が観測されるようになった。こ
のことは、そのようなトンネリング現象を利用した共鳴
トンネリングダイオードや共鳴トンネリングホットエレ
クトロントランジスタといった新しい種類のデバイスへ
とつながってきた。

【０００３】

【発明の解決しようとする課題】半導体発光ダイオード
およびレーザーは、クロストークがなく広い帯域幅の、
信号変調のための搬送波を提供する光という利点のため
に、通信システムでは極く一般的なものとなってきた。
波長１．５５μｍの光を利用する赤外レーザーはＩｎＰ
基板上のＧａ_X Ｉｎ_1-X Ａｓ_Y Ｐ_1-Y −ＩｎＰのような
材料系を利用し、また、可視光の発光ダイオードはＧａ
ＡｓまたはＧａＰ基板上のＧａＡｓ_Y Ｐ_{1- Y} のような材
料系を利用するのが普通である。これはまた、Ａｌ_X Ｇ
ａ_1-X Ａｓ−ＧａＡｓ材料系を含むようなヘテロ接合バ
イポーラートランジスタも可能とする。しかし、これら
の材料は結晶格子の不整合のために、シリコン集積回路
へ組み込むことが容易でない。

【０００４】青色および紫外光の半導体エミッターには
バンドギャップの大きい材料が必要であり、各種の材料
について検討がなされてきた。例えば、Ｊ．Ｖａｃ．Ｓ
ｃｉ．Ｔｅｃｈ．Ｂの第Ｂ−１０巻（１９９２年）の頁
１２３７に発表されたストライト（Ｓｔｒｉｔｅ）およ
びモルコス（Ｍｏｒｋｏｃ）による論文、”レビュー：
ＧａＮ、ＡｌＮおよびＩｎＮ（ＧａＮ、ＡｌＮ，ａｎｄ
ＩｎＮ：Ａ Ｒｅｖｉｅｗ）”は、ＩＩＩ−Ｖ化合物
のＧａＮ、ＡｌＮ、およびＩｎＮとそれらの合金に関す
る研究についてレビューを行い、更に発光ダイオードお
よび量子井戸デバイスへの応用の可能性について述べて
いる。

【０００５】欧州特許出願第０ ４８７ ８２３ Ａ２
号（１９９２年）はＺｎＯ基板上のＩＩＩ−Ｖ化合物半
導体レーザーを開示しており、その半導体としてはＧａ
Ｎ_{0. 92}Ａｓ_0.08、ＡｌＮ_0.85Ａｓ_0.15およびそれらの混
合物を含んでいるが、これらはいずれもＧａＮやＡｌＮ
のようなウルツ鉱結晶構造のＺｎＯと格子整合する。図
面にはＺｎＯ上のＧａＮ_0.91Ｐ_0.09とＡｌ_0.12Ｇａ_0.88
Ｎ_0.90Ｐ_0.10とが開示されている。

【０００６】同様に、欧州特許出願第０ ３９５ ３９
２ Ａ２（１９９０年）はＧａＰ、ＳｉＣ、およびＢＰ
のような基板上のＩＩＩ−Ｖ化合物半導体レーザーを開
示している。その半導体はＧａ_X Ａｌ_1-X ＮとＢＰとの
超格子か、あるいはＧａ_X Ａｌ_Y Ｂ_1-X-Y Ｎ_Z Ｐ_1-Z の
ような五元化合物のいずれかであり、後者の例としては
Ｇａ_0.2 Ａｌ_0.3 Ｂ_0.5 Ｎ_0.5 Ｐ_0.5 、Ｇａ_0.25Ａｌ
_0.25Ｂ_0.5 Ｎ_0.5 Ｐ_0.5、およびＧａ_0.4 Ａｌ_0.1 Ｂ
_0.5 Ｎ_0.5 Ｐ_0.5 が挙げられている。

【０００７】共鳴トンネリングダイオードは２端子デバ
イスであって、伝導キャリアが電位障壁を通り抜けてト
ンネリングすることによって、負の微分抵抗を示す部分
を有する電流−電圧曲線を実現する。もともとのエサキ
ダイオードは高濃度にドープされたＰＮ接合ダイオード
中でのバンド間トンネリング（すなわち、伝導帯から価
電子帯へ）を利用していることを思い出されたい。新し
い共鳴トンネリングダイオード構造は単一バンド中で量
子井戸を通り抜ける共鳴トンネリングを利用している。
ＡｌＧａＡｓ／ＧａＡｓ量子井戸を示す図１を参照。更
に、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈ．Ｂの第Ｂ−１１巻
（１９９３年）の頁９６５に発表されたマルス（Ｍａｒ
ｓ）等による論文、”ＡｌＡｓ／ＧａＡｓ二重障壁共鳴
トンネリングダイオードの再現性ある成長および応用
（Ｒｅｐｒｏｄｕｃｉｂｌｅ Ｇｒｏｗｔｈ ａｎｄ
Ａｐｐｌｉｃａｔｉｏｎ ｏｆ ＡｌＡｓ／ＧａＡｓ
Ｄｏｕｂｌｅ Ｂａｒｒｉｅｒ Ｒｅｓｏｎａｎｔ Ｔ
ｕｎｎｅｌｉｎｇ Ｄｉｏｄｅｓ）”およびＩＥＥＥ
Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．の第１２巻（１９９１
年）の頁４８０に発表されたオズベイ（Ｏｚｂａｙ）等
による論文、”１１０ＧＨｚモノリシック共鳴トンネリ
ングダイオードのトリガー回路（１１０−ＧＨｚＭｏｎ
ｏｌｉｔｈｉｃ Ｒｅｓｏｎａｎｔ−Ｔｕｎｎｅｌｉｎ
ｇ−ＤｉｏｄｅＴｒｉｇｇｅｒ Ｃｉｒｃｕｉｔ）”、
はそれぞれＧａＡｓ構造中に埋め込まれたＡｌＡｓの２
つのトンネリング障壁を利用して量子井戸共鳴トンネリ
ングダイオードを構成している。この量子井戸は４．５
ｎｍの厚さで、１．７ｎｍの厚さのトンネリング障壁で
よい。図２は室温における電流−電圧特性を示してい
る。このような共鳴トンネリング”ダイオード”が対称
的であることに注意されたい。図３ａに示すようなバイ
アス状態では、量子井戸中の離散的な電子準位（サブバ
ンドの下端）はカソードの伝導帯下端と揃うことにな
り、それによって電子のトンネリングが容易に起こり、
大電流が流れる。逆に、図３ｂに示すようなバイアス状
態では、カソードの伝導帯が量子井戸レベルの中間に揃
うことになって、トンネリングが抑制され、電流は少な
い。ここでも、これらの材料はシリコンと格子整合せ
ず、従って標準的なシリコン集積回路中へ組み込むこと
は容易でない。

【０００８】

【課題を解決するための手段】本発明は、Ｖ族元素の１
つとして窒素を含めることでシリコンと格子整合させた
ＩＩＩ−Ｖ化合物半導体を含む可視光での光電子的なヘ
テロ接合デバイスを提供し、更に、シリコンと前記のよ
うな窒化ＩＩＩ−Ｖ構造との両方を含み、メガネのよう
に観察者の人が装着することのできるようなフルカラー
のディスプレイおよび検出器を実現できる集積回路を提
供する。窒化ＩＩＩ−Ｖ化合物はまた、ガリウム砒素等
のその他の基板材料に対しても格子整合させることがで
きる。

【０００９】このようなデバイスおよび材料は、標準的
なシリコンと両立するプロセスで以て光電子的な共鳴ト
ンネリングダイオードを作製することができ、従ってＣ
ＭＯＳおよびバイポーラートランジスタのようなその他
のシリコンデバイスと集積することができるという技術
的な特長を有する。また、前記小型のディスプレイおよ
び検出器は人の目のそばに装着することを可能にする。

【００１０】分かり易くするために図面は模式的なもの
とした。

【００１１】

【発明の実施の形態】窒化ＩＩＩ−Ｖ構造の概説 ＩＩＩ族元素としてアルミニウム（Ａｌ）、ガリウム
（Ｇａ）、およびインジウム（Ｉｎ）のうちから選び、
Ｖ族元素として窒素（Ｎ）、砒素（Ａｓ）、およびリン
（Ｐ）のうちから選んで構成したＩＩＩ−Ｖ化合物は多
様な特性を示す。バンドギャップはＩｎＡｓで０．３６
ｅＶ、ＡｌＮで約６ｅＶ；ウルツ鉱（ＡｌＮ、ＧａＮ、
ＩｎＮ）または閃亜鉛鉱形結晶構造；および格子定数は
ＡｌＮで０．４４ｎｍ、ＩｎＡｓで０．６１ｎｍであ
る。９種類の２元化合物に関する格子定数（閃亜鉛鉱
形）およびバンドギャップをシリコンに関する格子定数
（０．５４ｎｍ）およびバンドギャップ（１．１ｅＶ）
と一緒に示した図４を参照されたい。各ＩＩＩ族元素に
ついての３種類の化合物を線でつないで傾向を示してあ
る。シリコンと格子整合し、従ってシリコン基板上のシ
リコンデバイスと集積化できるようにするためには、３
元または４元（あるいはそれ以上）のＩＩＩ−Ｖ化合物
は、２種類のＶ族元素のうち少なくとも１つとして窒素
を含まなければならない。さもなければ格子定数がシリ
コンのそれを越えてしまう。

【００１２】ＩＩＩ族元素にはホウ素も含まれ、Ｖ族元
素にはアンチモンも含まれるので、これらの元素を窒化
ＩＩＩ−Ｖ中へ置き換えて用いることができるが、シリ
コンと格子整合する光電子的材料として特別に有利な特
徴をなんら提供しない。実際、アンチモン化合物はそれ
に対応する砒素化合物と比べてより大きな格子定数を有
し、ホウ素化合物のＢＮやＢＡｓも間接遷移型のバンド
ギャップを持つので、直接遷移型のバンドギャップを備
える合金に対する代替とはならない。

【００１３】図５ａは、各種のＩＩＩ−Ｖ化合物を含む
３個の発光ダイオードのスタックであって、３色ディス
プレイを構成する１つの画素として使用できるスタック
の立面断面図を示している。一般に参照番号５００で示
したこのスタックは、シリコン基板５４０上に積重ねら
れた、金属ダイオードコンタクト５１６、５２８、５３
６、および５３８を備えており、青色発光ダイオード
（ＬＥＤ）５１０、緑色ＬＥＤ５２０、および赤色ＬＥ
Ｄ５３０を含んでいる。赤色ＬＥＤ５３０から放出され
る光子は青色ＬＥＤ５１０および緑色ＬＥＤ５２０を構
成する材料のバンドギャップよりも小さいエネルギーを
有している。従って、図５ａの上方へ放出される赤色光
子は吸収されることなくスタック５００の最上部から外
へ脱出できる。（しかし、下方へ放出された赤色光子
は、シリコンの（間接遷移型）バンドギャップが光子エ
ネルギーよりも小さいために、シリコンによって吸収さ
れてしまう。）同様に、緑色ＬＥＤ５２０によって上方
へ放出される光子は青色ＬＥＤ５１０を貫通してスタッ
ク５００の最上部から外へ脱出する。もちろん、下方へ
放出される緑色光子は赤色ＬＥＤ５１０を構成する材料
によって吸収される。最後に、青色ＬＥＤ５１０によっ
て上方へ放出される光子はスタック５００の最上部から
外へ脱出し、下方へ放出される青色光子は緑色ＬＥＤ５
２０を構成する材料によって吸収されよう。

【００１４】各画素は３原色のうちのすべての色、２つ
の色、あるいは１つの色をそれぞれに独立的な可変強度
で以て放出することができるし、あるいはすべての画素
が全く放出しないようにもできる。図５ｃは、それぞれ
青、緑、赤の放出強度を決める３つの独立した電流
Ｉ_B 、Ｉ_G 、およびＩ_R を用いた等価回路を示す。図６
は画素５００を採用して構成されたディスプレイ６００
の一部を切り取って示した鳥瞰図である。

【００１５】図７ａ−ｂは、別の１つの３色スタックと
そのアレイとを示しており、そのスタックは差分的(dif
ferential)な放出のための差分的(differential)なＬＥ
Ｄ寸法を備えている。

【００１６】図８は図６のディスプレイを応用したヘッ
ドアップディスプレイを示している。特に、各スタック
５００の面内寸法は１０μｍ×１０μｍである。そのよ
うな面内寸法を有する画素を１０００個×１０００個並
べたアレイを含むディスプレイは、ほんの１ｃｍ×１ｃ
ｍの寸法にしかならず、図８の立面断面図に示したのと
同じように、ほとんどメガネと同じように目の前に直接
装着することができよう。レンズアレイ８１０がディス
プレイ６００のＬＥＤから発散する光を集束させて、観
察者８３０に対して無限遠に見かけの像を与える。ディ
スプレイドライバーおよびイメージ信号発生器８２０は
ＬＥＤアレイと同じシリコンダイの上へ集積することが
できる。外部の電子機器（例えば、観察者８３０のコー
トのポケットの中）への電気的臍帯（ｕｍｂｉｌｉｃａ
ｌ）コードが電力と信号の両方を提供することができ、
あるいは無線周波リンクによって、これも観察者８３０
のポケットにある送信機からのイメージ信号（そして多
分電力も）を提供することができ、あるいはまたイメー
ジ信号をドライバー／発生器８２０の一部であり、電力
用の電池を備えたメモリ中に蓄えることができる。レン
ズアレイ８１０は画素の上に直接形成されたマイクロレ
ンズのアレイでよいが、そうでなければＬＥＤダイへ取
り付けられたモノリシックなアレイでもよい。

【００１７】更に、図８にようなディスプレイは赤外イ
メージャー（例えば、X を約０．２および０．３とした
時、Ｈｇ_1-X Ｃｄ_X Ｔｅのような材料を含む２色赤外Ｃ
ＣＤ）と組み合わせて、赤外シーンを検出することと、
そのイメージを可視の色へ変換することの両方を行うこ
とができる。図９ａ−ｂは、入力レンズアレイ、ＣＣＤ
イメージャー、フルカラーＬＥＤディスプレイ、および
出力レンズアレイを層状に組み合わせた検出器−ディス
プレイ９００を図解的に示してある。ＣＣＤイメージャ
ーからの信号はＣＣＤあるいはＬＥＤアレイと同じダイ
上にある回路によって処理されて、ＬＥＤディスプレイ
を駆動するために使用される。後出の応用のセクション
でこの検出器−ディスプレイおよびその他の実施例につ
いて詳細に説明する。

【００１８】スタック中に配置されたこれらの３色材料
はまた、層状チャンネルのＣＣＤ中へ配置して、それに
よってフィルターを無くすることもできる。しかし、電
極構造がより厄介になる。ＣＣＤとして使用する場合に
は、ｐｎ接合検出器が逆にディスプレイＬＥＤのように
なる。

【００１９】シリコン格子に整合した窒化ＩＩＩ−Ｖ化
合物はまた、シリコン集積回路上へ組み込まれた共鳴ト
ンネリングダイオード、共鳴トンネリングトランジス
タ、およびヘテロ接合バイポーラートランジスタ中に用
いることができる。特に、トンネリング障壁の高さはバ
ンドギャップの広い材料（例えば、ＡｌＡｓＮ）とバン
ドギャップの狭い材料（例えば、ＩｎＧａＡｓＮ）とを
合金化することによって調節でき、一方量子井戸やアノ
ードおよびカソード、あるいはエミッターおよびコレク
ターはバンドギャップの狭い材料とすることができる。

【００２０】

【実施例】ＬＥＤスタック ＧａＡｓ_0.81Ｎ_0.19およびＡｌＡｓ_0.82Ｎ_0.18はいずれ
もシリコンの格子（格子定数０．５４３ｎｍ）に整合し
た格子定数を有し、それぞれ直接遷移型の約１．９ｅＶ
（赤い光）と間接遷移型の約３．６ｅＶ（近紫外）のバ
ンドギャップを有する。従って、これらの２つの３元化
合物を合金化することによって得られる４元化合物は、
格子をシリコンに整合させることができ、１．９ｅＶか
ら３．６ｅＶの間のすべてのバンドギャップを持つこと
ができる。そしてバンドギャップは約３．０ｅＶ以上の
エネルギーに対しては直接遷移型である。

【００２１】図５ａのスタック５００に関して、青色Ｌ
ＥＤ５１０は、約２．６ｅＶ（青い光）のバンドギャッ
プを有するＡｌ_0.5 Ｇａ_0.5 Ａｓ_0.81Ｎ_0.19のｐ形層５
１２とｎ形層５１４とを含む。緑色ＬＥＤ５２０は約
２．２ｅＶ（緑の光）のバンドギャップを有するＡｌ
_0.2 Ｇａ_0.8 Ａｓ_0.81Ｎ_0.19のｐ形層５２２とｎ形層５
２４とを含む。そして、赤色ＬＥＤ５３０は約１．９ｅ
Ｖ（赤い光）のバンドギャップを有するＧａＡｓ_0.81Ｎ
_0.19のｐ形層５３２とｎ形層５３４とを含む。スタック
５００は１０μｍ×１０μｍの面内寸法を有し、隣接す
るスタック間の空間にはＬＥＤを励起するための電流を
供給する導電性ラインが含まれている。図５ｃに示すよ
うな接続において、スタックを行、列の形に配置したア
レイの中で、隣接スタック間には２本の導電性ラインと
２本の列導電性ラインとが含まれている。後述のディス
プレイ応用のセクションを参照されたい。

【００２２】別のスタック構造においては、必要な電流
を簡略化するために、付加的なコンタクトおよび相互接
続という犠牲を払ってＬＥＤを互いに分離している。特
に、図５ｂは、青色ＬＥＤが緑色ＬＥＤから未ドープの
ＡｌＡｓ_0.82Ｎ_0.18層によって分離されてはいるが、コ
ンタクトを５個含むＬＥＤスタックの立面断面図を示し
ている。青色ＬＥＤのための個別のコンタクトは青電流
を送信する。一方、赤および緑色ＬＥＤのアノードは共
通コンタクト、一般にアースまたはＶ_SUPPLY用の電力プ
レーンまたはバスを有し、それは赤と緑の電流の和を送
信する。

【００２３】更に別のスタック構造では、青色ＬＥＤと
緑色ＬＥＤとの間、および赤色ＬＥＤと緑色ＬＥＤとの
間の両方の分離のために未ドープのＡｌＡｓ_0.82Ｎ_0.18
を使用する。このスタックは６個のコンタクトと３個の
独立したＬＥＤ電流とを有する。

【００２４】上述のスタックにおいて、アノードおよび
カソードは切り替えることができ、電流の向きを逆にす
ることによっても同じ機能を保持することができる。

【００２５】ＬＥＤ傾斜スタック ＬＥＤスタック５００を修正して、傾斜した表面を持た
せて、緑と赤色の光を増やし、それによってＬＥＤスタ
ック内での散乱や吸収を補償するようにすることができ
る。特に、図７ａは傾斜したＬＥＤスタック７００の立
面断面図を示し、それは、すべてＡｌ_0.3 Ｇａ_0.7 Ａｓ
_0.81Ｎ_0.19を含むｐ形層７１２、ｎ形層７１４、および
ｎ＋行コンタクト層７１６を含む青色ＬＥＤ７１０；す
べてＡｌ _0.2 Ｇａ_0.8 Ａｓ_0.81Ｎ_0.19を含むｐ形層７２
２、ｎ形層７２４、およびｎ＋行コンタクト層７２６を
含む緑色ＬＥＤ７２０；そして、すべてＧａＡｓ_0.81Ｎ
_{0. 19}を含むｐ形層７３２、ｎ形層７３４、およびｎ＋行
コンタクト層７３６を含む赤色ＬＥＤ７３０を含むもの
となっている。緑色ＬＥＤ層７２２−７２４は青色ＬＥ
Ｄ層７１２−７１４の外側へ広がり、緑色と赤色の光だ
けが出てくるエリアを提供している。そして、赤色ＬＥ
Ｄ層７３２−７３４も緑色ＬＥＤ層７２２−７２４の外
側へ広がり、赤色の光だけが出てくるエリアを提供して
いる。図７ｂは画素のアレイの平面図で、各画素はスタ
ック７００を含んでおり、露出されたＬＥＤにはラベル
が付けられている。すなわち、Ｂは傾斜スタックの最上
レベルであり、Ｇは次のレベル、そしてＲは最も下のレ
ベルである。また、図７ｂは行ライン（ｎ＋行導電性層
へ接続する導体）および列ライン（ＬＥＤのｐ形層へ接
続する導体）の配置も示している。

【００２６】このアレイは、ブラウン管のラスター走査
と同じように、行画素を短時間だけ逐次駆動することで
イメージを生成する。１つの行の画素を駆動するため
に、対応する行ラインをアースへつなぎ（その他のすべ
ての行ラインは浮遊状態）、その行のＬＥＤをターンオ
ンさせるための適当な電圧／電流を列ラインへ供給し、
所望の強度の光を放射させる。１つの行が駆動される頻
度が１秒間に少なくとも約３０回であれば、人間の目に
はその行はちらつきの無いものとして見える。

【００２７】多色ＬＥＤスタック ＬＥＤスタック５００を修正して、１色だけのもの、２
色、４色あるいはそれ以上の数の色を持つものとするこ
とができる。特に、ＬＥＤ放射光の色の選択は材料のバ
ンドギャップの設定に帰着し、色の数はスタック中のＬ
ＥＤの数に対応する。ただし、最も下のＬＥＤから放射
される光が上部のＬＥＤを通過するようにするために
は、スタック中で上から下へ向かってバンドギャップが
徐々に狭くならなければならない。傾斜したスタックは
バンドギャップが順序通りになっていなくても利用でき
るが、下のＬＥＤから放射される光が上に被さっている
ＬＥＤによって部分的に吸収されることに伴う効率の低
下が生ずる。

【００２８】リン・窒化ＩＩＩ−Ｖ ＧａＰもＡｌＰもいずれもシリコンよりも少し大きい格
子定数を持っており、従って、砒化・窒化物と同じよう
に、リン化物と窒化物を組み合わせることによってシリ
コンに格子整合させることができる。しかし、ＧａＰの
バンドギャップは２．２６ｅＶであり、シリコンに格子
整合させるためにわずかな（およそ０．０２）窒素を加
えることは湾曲（ｂｏｗｉｎｇ）によるバンドギャップ
のわずかな減少を起こす（およそ２．２０ｅＶへ）。そ
してこのバンドギャップは緑と赤との中間の位置する。
このように、３色すべてを実現するために、ＡｌＰＮも
ＩｎＰＮもどちらもＧａＰＮと一緒に使用しなければな
らない。あるいは、ＡｌＰ _0.98Ｎ_0.02とＩｎＰ_0.5 Ｎ
_0.5 だけを組み合わせて３色すべてを得ることもでき
る。

【００２９】ＬＥＤスタック作製 図１０ａ−ｃはＬＥＤスタック５００のアレイを作製す
る第１の好適実施例の方法を示す立面断面図であって、
次の工程

【００３０】（１）厚さが６３５μｍ（２５ミル）で、
直径が１０１．６ｍｍ（４インチ）の（１００）または
（１１１）面方位のｐ形シリコンウエハ１００２からス
タートする。ウエハ１００２の一部に第１レベルの絶縁
体を通してｎ形およびｐ形ウエルを形成し、次にＣＭＯ
Ｓデバイスを作成する。次に、ウエハ１００２を分子ビ
ームエピタキシー（ＭＢＥ）成長炉に挿入し、ウエハ１
００２のその部分のＣＭＯＳデバイスからすべての自然
酸化物を除去し、バッファ層としての未ドープシリコン
１００４を０．５μｍの厚さ、エピタキシャル成長させ
る。次に、窒化ＩＩＩ−Ｖ層を成長させて、図１０ａに
示されたような次の層状構造を得る。 層 材料 厚さ ドーピング 青アノード ｐＡl_0.5Ｇａ_0.5 Ａｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ 青カソード ｎＡl_0.5Ｇａ_0.5 Ａｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ 緑カソード ｎＡl_0.5Ｇａ_0.5 Ａｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ 緑アノード ｐＡl_0.5Ｇａ_0.5 Ａｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ 赤アノード ｐＧａＡｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ 赤カソード ｎＧａＡｓ_0.81Ｎ_0.19 ２００ｎｍ １×１０¹⁸ バッファ 未ドープＳｉ ５００ｎｍ 未ドープ 基板 ｐＳｉ ５００μｍ １×１０¹⁶ これらの層には図１０ａに示すように番号が振ってあ
る。アース面を設けるのであればバッファ層にドーピン
グを行うことができる（赤色ＬＥＤは絶縁層によって基
板から分離する）。

【００３１】（２）フォトレジストをスピン塗布し、そ
れをパターニングして青色ＬＥＤの場所を定義する（あ
るいはディスプレイ画素としてのダイオードスタックア
レイを作製するのであれば、前記フォトレジストパター
ンは青色ＬＥＤすべての場所を定義する）。普通は、青
色ＬＥＤは丸いかあるいは四角いか、あるいは矩形の面
内形状をしており、寸法は５μｍ×５μｍから５０μｍ
×１００μｍまである。次に、硫酸と過酸化水素水との
混合液中で時間を決めたエッチングを行ってＡl_0.5Ｇａ
_0.5 Ａｓ_0.81Ｎ_0.19をエッチし、ｎ形Ａｌ_0.2 Ｇａ_0.8
Ａｓ_0.81Ｎ_0.19１０１２のところでエッチングを停止さ
せる。このエッチングは青色ＬＥＤ層の材料をほんの約
０．４μｍ除去するだけで、湿式のエッチングの特徴で
ある等方的なエッチングが引き起こす横方向への浸食の
問題は生じないし、青色ＬＥＤメサはステップカバレッ
ジの問題を呈しない。次にフォトレジストを剥離する。

【００３２】（３）側壁のパッシベーションと絶縁との
ために厚さ１００ｎｍの窒化シリコン層１０３０を堆積
させる。第２のフォトレジストをスピン塗布し、それを
パターニングして緑色ＬＥＤの場所を定義する。次に、
リン酸または塩素−フッ素プラズマによってパターン化
されたフォトレジストをマスクにして窒化シリコンをエ
ッチし、次に金属コンタクト５２８を堆積させ、フォト
レジストをリフトオフする。１つのスタックと、その第
１のスタックから約スタック１つ分だけ離れた所に位置
する隣接スタックの一部を示す図１０ｂを参照。

【００３３】（４）フォトレジストをスピン塗布し、そ
れをパターニングしてスタック間の窒化シリコン１０３
０を露出させ、露出した窒化シリコンをリン酸またはフ
ッ素のドライエッチングで除去する。次に、露出したＡ
ｌ_0.2 Ｇａ_0.8 Ａｓ_0.81Ｎ_{0. 19}をｐ形ＧａＡｓ_0.81Ｎ
_0.19１００８のところまでエッチし、フォトレジストを
剥離する。金属５２８がエッチマスクの一部として機能
し、自己整合した構造を提供することに注目されたい。
図１０ｃを参照。

【００３４】（５）別の厚さ１００ｎｍの共形（ｃｏｎ
ｆｏｒｍａｌ）の窒化シリコン層１０３２を堆積させ
る。これも側壁のパッシベーションと絶縁のためのもの
である。次に、フォトレジストのスピン塗布およびパタ
ーニングを行って、赤色ＬＥＤの場所を定義する。パタ
ーン化されたフォトレジストをエッチマスクとして使っ
て露出した窒化シリコンを除去し、次に金属をスパッタ
し、フォトレジストをリフトオフして金属コンタクト５
３６を形成する。図１０ｂと似た図１０ｄを参照。

【００３５】（６）再びフォトレジストをパターニング
して、スタック間の窒化シリコンを露出させ、露出した
窒化シリコンを除去し、時間を決めたエッチングによっ
てｐ形ＧａＡｓ_0.81Ｎ_0.19１００８をｎ形ＧａＡｓ_0.81
Ｎ_0.19のところまでエッチする。第３の厚さ１００ｎｍ
の窒化シリコン層１０３４を堆積させ、フォトレジスト
をスピン塗布する。フォトレジストをパターニングし
て、赤色ＬＥＤのカソードコンタクトと青色ＬＥＤのア
ノードコンタクトの場所を定義する。そして、パターン
化されたフォトレジストをエッチマスクとして用い、露
出した窒化シリコンを除去し、金属をスパッタしフォト
レジストをリフトオフして金属コンタクト５１６、５３
８を形成する。図１０ｅを参照。

【００３６】（７）フォトレジストのスピン塗布および
パターニングを行って、窒化シリコン層中へコンタクト
５２８、５３６へのビアを定義し、更にスタックの周囲
を定義する。次に、露出した窒化シリコンをエッチし
て、コンタクトおよびｎ形ＧａＡｓ_0.81Ｎ_0.19１００６
を露出させる。金属コンタクトのところで止まるような
選択性を有するエッチを使用してＧａＡｓ_0.81Ｎ_0.19１
００６をエッチングしてスタックを完成させる。スタッ
クの上部にある窒化シリコンは１つのスタック中のＬＥ
Ｄによって放射される３色すべてに対して透明であるこ
とに注意されたい。最後に、スタック間の空間に絶縁物
（それは窒化シリコン、あるいは二酸化シリコン、また
はポリイミド等でよい）を備えた相互接続ラインが形成
され、金属コンタクトへの接続が施される。ＬＥＤスタ
ックを覆い、すべてを覆う窒化シリコン絶縁を示す図１
０ｆを参照。

【００３７】窒化ＩＩＩ−Ｖトンネリング障壁および量
子井戸 図１１は好適実施例の共鳴トンネリングダイオード（Ｒ
ＴＤ）１１００を立面断面図で示し、それはシリコンウ
エハ１１０２、ＧａＡｓ_0.81Ｎ_0.19エミッター（ｎ＋層
１１０４および未ドープ層１１０６）、ＡｌＡｓ_0.82Ｎ
_0.18トンネリング障壁１１０８および１１１２、ＩｎＡ
ｓ_0.41Ｎ_0.59量子井戸１１１０、ＧａＡｓ_0.81Ｎ_0.19コ
レクター（ｎ＋層１１１６および未ドープ層１１１
４）、および金属コンタクト１１１８、１１２０を含ん
でいる。ＧａＡｓＮ、ＡｌＡｓＮ、そしてＩｎＡｓＮは
すべて閃亜鉛鉱の格子を有し、それはシリコンの格子に
整合している。ＡｌＡｓＮトンネリング障壁１１０８お
よび１１１２はそれぞれ厚さ２ｎｍであり、ＩｎＡｓＮ
量子井戸１１１０は厚さ４ｎｍであり、未ドープの部分
１１０６と１１１４はそれぞれＧａＡｓＮのエミッター
とコレクターであって厚さは数ｎｍである。メサ１１３
０は２０μｍ×２０μｍの面内寸法を持つ。

【００３８】図１２はダイオード１１００に関するバン
ドダイアグラムであり、バンド端の不連続を示してい
る。Γ点（結晶運動量は（０、０、０）２π／ａ）に加
えて、伝導帯のＸおよびＬ点の電子エネルギー（結晶運
動量は（１、０、０）２π／ａと（１／２，１／２，１
／２）２π／ａ）が示されていることに注意。Ｘ、Ｌ点
とΓ点との大きなエネルギーの差（０．９ｅＶ）は共鳴
トンネリングダイオードが室温動作において低い谷電流
と高いピーク対谷電流比とを持つことを示唆する。

【００３９】図１３はＩＩＩ族元素としてＡｌ、Ｇａ、
またはＩｎを、Ｖ族元素としてＡｓまたはＮを取り上げ
た時のＩＩＩ−Ｖ化合物半導体に関するバンドギャップ
と格子定数を示している。これらの化合物間の合金でシ
リコンに対して格子整合するもののバンドギャップは約
１．０ｅＶ（ＩｎＡｓ_0.41Ｎ_0.59）から約３．０ｅＶ
（Ａｌ_0.8 Ｇａ_0.2 Ａｓ_0.8 Ｎ_0.2 ）まで変化し、そし
てそれらは直接遷移形の材料である。このような広いバ
ンドギャップの範囲は、モノリシックカラーディスプレ
イ、すべての可視波長のレーザー、等々の各種の光電子
デバイスをシリコン上へ作製することを可能にする。

【００４０】多様なダイオード１１００においては、Ｇ
ａＡｓＮのエミッターおよびコレクターをＩｎＡｓＮの
エミッターおよびコレクターで置き換えることができ、
そうすれば量子井戸とエミッターおよびコレクターをす
べて同じ材料で構成することができるようになる。同様
に、多様なダイオード１１００においては、ＩｎＡｓＮ
量子井戸をＧａＡｓＮで以て置き換えることができ、そ
れにより、ここでもエミッターおよびコレクターと量子
井戸とが同じ材料で構成できるようになる。それらの構
造は数少ない材料を使用するので製造工程が簡略化でき
る。

【００４１】一般にＩｎ_X Ａｌ_1-X Ａｓ_Y Ｎ_1-Y やＡｌ
_X Ｇａ_1-X Ａｓ_Y Ｎ_1-Y のような４元のＩＩＩ−Ｖ化合
物を使用することで、シリコンとの格子整合を保ちつ
つ、バンドギャップを自由に設計することができる。

【００４２】窒化ＩＩＩ−Ｖとシリコンのトンネリング
障壁および量子井戸 別の共鳴トンネリングダイオードの好適実施例１４００
ではシリコンの他に、量子井戸とトンネリング障壁のた
めの、シリコンと格子整合したＩＩＩ−Ｖ化合物半導体
を使用している。特に図１４は、ＩｎＰ_0.5 Ｎ_0.5 トン
ネリング障壁とともに、シリコンのエミッターおよびコ
レクターと量子井戸を含むダイオード１４００を示して
いる。図１５はバンドダイアグラムである。シリコンの
伝導帯の低エネルギーの谷はＸ点の近くにあるので、図
１５はＬ点およびΓ点のエネルギーの表示と一緒にＸ点
エネルギーをも示している。１．１ｅＶというＸ点にお
けるバンド不連続は十分なトンネリング障壁高さを提供
する。

【００４３】多様なダイオード１４００においては、Ａ
ｌＡｓ_0.82Ｎ_0.18のトンネリング障壁をＩｎＰＮのトン
ネリング障壁で置き換えることができ、その場合不連続
は１．３ｅＶとなる。更に、X ＝０．９８とした時の、
ＡｌＰ_X Ｎ_1-X およびＧａＰ _X Ｎ_1-X で構成される層を
ＩｎＰＮの代わりに使用することができ、また組成変化
する歪み層を使用することもできる。

【００４４】リン化物添加 ＡｌＰおよびＧａＰはシリコンの格子定数に近いがわず
かに大きい格子定数を有するので、ＡｌＰおよび／また
はＧａＰを添加された、シリコンに格子整合する窒化Ｉ
ＩＩ−Ｖ化合物は他の組成よりも窒素の割合が若干大き
くなってくる。このため、バンドギャップの調節にはよ
り厄介な材料処理を必要とすることになる。例えば、赤
色ＬＥＤ材料のＧａＡｓ_0.81Ｎ_0.19は約１．９ｅＶのバ
ンドギャップを持ち、ＧａＰは約２．３ｅＶのバンドギ
ャップを持つため、シリコンに対して格子整合するよう
にこれらの材料をほぼ等分に混ぜ合わせた合金は、中間
のバンドギャップを有し、ほぼＧａＡｓ_0.39Ｎ_0.11Ｐ
_0.5 の組成を持つことになる。

【００４５】その他の基板 シリコン（室温における格子定数は０．５４３１ｎｍ）
の格子定数に整合する窒化ＩＩＩ−Ｖ化合物は、組成を
少し変えることによって室温で０．５４５１ｎｍの格子
定数を有するガリウムリン（ＧａＰ）に格子整合させる
ことができる。図１３によればＮに対するＡｓの成分比
をわずかに増加させれば十分であることが分かる。こう
すれば、類似の共鳴トンネリング構造がＧａＰ上でも利
用できる。

【００４６】同様に、シリコンカーバイド（X ＝７／８
または３／４の時のＳｉ_X Ｃ_1-X ）のような基板もＡｓ
ＰＮＩＩＩ−Ｖ化合物と一緒に使用できる。

【００４７】窒化ＩＩＩ−Ｖ作製 共鳴トンネリングダイオード１１００の作製は、単に各
種の層を分子ビームエピタキシーで成長させて、その後
コレクター金属コンタクトを形成し、メサエッチとエミ
ッター金属コンタクトの形成を行うだけである。窒素源
としては分子状の窒素を使用し、それはプラズマ中で分
解して原子状の窒素ビームを供給する。その他の元素の
ソースは蒸発セル（ｅｆｆｕｓｉｏｎ ｃｅｌｌ）でよ
い。同様に、ガリウムにはトリメチルガリウム、砒素に
は第三ブチルアルシン、リンには第三ブチルフォスフィ
ン、そして原子状の窒素にはＥＣＲプラズマソースを用
いた化学的ビームエピタキシーを膜成長のために使用す
ることもできる。

【００４８】もちろん、ダイオード１１００は対称的で
あるから、エミッターとコレクターを区別する必要はな
い。しかし、格子整合した窒化ＩＩＩ−Ｖ化合物は混合
障壁ダイオード中の結晶性障壁にも使用できる。

【００４９】多重ピーク共鳴 これまで述べた好適実施例の構造の上に更に、トンネリ
ング障壁と量子井戸を成長させるだけで、単結晶コレク
ター実施例を直列多重量子井戸へ拡張して、多重共鳴ピ
ークを有する共鳴トンネリングダイオードを形成するこ
とができる。量子井戸寸法のエミッター／コレクターを
備えるため、そのような直列の多重量子井戸は超格子を
構成する。

【００５０】ＲＴＤ応用 これまで述べた共鳴トンネリングダイオードの任意のも
のはバイポーラートランジスタのエミッター中に組み込
んで、共鳴トンネリングバイポーラートランジスタを形
成することができる。

【００５１】好適実施例のダイオードは図１６ａ−ｃに
示されたメモリセルのような各種の構造に組み込むこと
ができる。特に、図１６ａはスタティックランダムアク
セスメモリ（ＳＲＡＭ）セル１６００を示しており、そ
れは共鳴トンネリングダイオード（ＲＴＤ）１６０２お
よび１６０４を直列に（ＲＴＤ１６０２がＲＴＤ１６０
４に対する負荷になっている）含み、ワードライン１６
１２上の電圧によって制御されるシリコン電界効果トラ
ンジスタのパスゲート１６０８によってビットライン１
６１０へつながれている。セル１６００のノード１６０
６の双安定性は各ＲＴＤの谷電流よりもわずかに大きい
ところに設定されたバイアス電圧Ｖｄｄによってもたら
され、そのため一方のＲＴＤがそれの谷にある時に、他
方のＲＴＤが小さいバイアスで動作することになる。図
１６ｂは、各ＲＴＤが図２に示した特性を持つ時の、Ｒ
ＴＤ１６０２−１６０４に関する重畳された電流−電圧
曲線を示している。交点（一対はＶｄｄ（高）に近いノ
ード１６０６上の電圧のもの、別の一対はノード１６０
６（低）のもの）は安定な直列動作点を示している。ま
た、大きなドライバーによってノード１６０６ないしパ
スゲート１６０８へアクセスし、ノード１６０６を高、
低いずれかの状態へ強制的に駆動することはセル１６０
０を所望の安定状態へ強制的に駆動することである。一
方、パスゲート１６０８を介してノード１６０６へアク
セスするセンス増幅器はセルの状態を損なうことなしに
検出する。もちろん、図２に示したのよりも大きいＲＴ
Ｄのピーク対谷の比であれば、ノード１６０６に対する
高、低の安定電圧はそれぞれＶｄｄ、０へより接近す
る。

【００５２】図１６ｃは単一のシリコン電界効果トラン
ジスタと好適実施例のＲＴＤを使用した図１６ａの構造
の鳥瞰図を示す。電界効果トランジスタのドレインにお
けるＲＴＤの並列的な配置が、ＲＴＤの場所を定義する
メサエッチによる同時作製を可能にすることに注意され
たい。上述の共鳴トンネリング構造を標準的なシリコン
デバイスと一緒に集積化することは、まず共鳴トンネリ
ングプロセスを最初に施すか、あるいはシリコンデバイ
スの作製を最初に行うか、あるいはそれらを混ぜ合わせ
ながら行うかのいずれかの方法で実現できる。デバイス
の作製の後に、標準的な金属配線を行う。

【００５３】ディスプレイ応用 図１７ａおよびｂは画素アレイを含むディスプレイの一
部分（３画素×３画素）の立面断面図および平面図であ
り、各画素は図５ａまたは図１０ｆに示したＬＥＤスタ
ックであり、このほかに勾配のついた屈折率を有するレ
ンズのアレイを含んでいる。これは図８のディスプレイ
およびレンズアレイ用として使用できる。特に、図１７
ａは３色ＬＥＤスタック１７１１−１７１３（窒化ＩＩ
Ｉ−Ｖ化合物の接合でできている）とその上を覆う窒化
シリコンの絶縁物１７０４とを備えたシリコン基板１７
０２を示している。マイクロレンズアレイ１７３０は屈
折率に勾配のついた（ＧＲＩＮ）マイクロレンズ１７３
１−１７３３を含んでいる。ＧＲＩＮマイクロレンズ
は、リン等のドーパントをレンズの光軸（図１７ａで
は、レンズ１７３１に対しては１７４１、レンズ１７３
２に対しては１７４２、レンズ１７３３に対しては１７
４３）に沿ってドーパント濃度が最大になるように、そ
して光軸に直交する方向ではドーパント濃度が減少して
いくように打ち込むことによって、ガラス（二酸化シリ
コン）膜中に形成される。このドーパントがガラスの屈
折率を高め、それによってレンズが形成される。各マイ
クロレンズ１７３１−１７３３はそれぞれ対応する隣接
画素１７１１−１７１３からの発散光を集束させる。こ
の集束された画素光は、ディスプレイが観察者の目のレ
ンズの寸法に近く、そして観察者がディスプレイの向こ
うに焦点を合わせる時に、観察者の網膜にイメージを結
像する。このイメージの寸法は焦点距離に依存する。例
えば、無限遠に焦点を合わせるとイメージは点になり、
ディスプレイのすぐ後ろに焦点を合わせると視野のほと
んどを占めることになる。

【００５４】図１８は集束された光がどのようにイメー
ジを生成するかを示している。特に、目のレンズ１８０
２は例示点Ａ、Ｂ、およびＣを含む面に焦点が合ってい
る。実線および破線で示した光線は、網膜１８０４上の
Ａ’、Ｂ’、およびＣ’への集束によって、この焦点距
離を示している。ディスプレイ１８１０は、実線のみで
示された、例示画素Ａ”、Ｂ”、およびＣ”からの集束
された平行な光線を放射する。これら放射光線は点Ａ、
Ｂ、およびＣから放出される光と同じ網膜エリアを刺激
し、それらの点のイメージを生成する。

【００５５】目のレンズ１８０２が無限遠に焦点が合っ
ている時、レンズに入射する平行な光線は網膜１８０４
上の１つの点へ収斂するので、この場合ディスプレイ１
８１０が無限遠の１つの点以上のものとして見えるため
には、ディスプレイから放射される光線は平行であるべ
きでない。むしろ、ＧＲＩＮマイクロレンズは図１９に
示されたように、無限遠に焦点の合った目のレンズに対
しては、横方向に離れた点からの光線の軸に沿うように
傾いている。特に、目のレンズ１９０２が無限遠に焦点
が合っている時、例示点Ａ、Ｂ、およびＣからの光線は
網膜１９０４上のそれぞれＡ’、Ｂ’、およびＣ’に収
斂し、従って、ディスプレイ１９１０は例示画素Ａ”、
Ｂ”、およびＣ”から、わずかに収斂するラインに沿っ
て光を放射するマイクロレンズアレイを含む。画素から
の光線間の角度は見かけの像の寸法を決定する。

【００５６】図２０は３色ＬＥＤスタック２０１１−２
０１２（窒化ＩＩＩ−Ｖ化合物接合からできている）お
よびそれを覆う窒化シリコン絶縁物２００４を備えたシ
リコン基板２００２を立面断面図で示している。マイク
ロレンズアレイ２０３０はＧＲＩＮマイクロレンズ２０
３１−２０３２を含んでいる。このＧＲＩＮマイクロレ
ンズはリン等のドーパントを打ち込むことによって形成
できるが、打ち込みビームの方向を膜上で変化させて、
レンズの光軸（図２０では、レンズ２０３１に対しては
２０４１、レンズ２０３２に対しては２０４２）が表面
に対して所望の角度を持つようにしている。比較的厚い
レンズアレイ２０１０を得るためには、打ち込みは多重
ガラス膜に対して多段階に分けて実施される。１つの膜
に対して打ち込みを行った後に、別の膜（厚さは１−２
μｍオーダー）を堆積（酸化物マイクロレンズアレイの
場合にはＴＥＯＳ分解のように低温）させるか、あるい
は付着させて、そして打ち込みを施す。このようにすれ
ば、打ち込みビームを傾ける必要はなく、むしろ引き続
く膜の上で打ち込み場所をずらしていけばよい。実際、
単一の膜に対して、角度の付いた打ち込みを模擬するよ
うにエネルギーを変えて多重打ち込みを実施した。図２
１は引き続く打ち込みによって場所がずれていくことに
よって光軸に角度が付いたマイクロレンズの一部を示し
ている。水平方向のハッチの部分は打ち込まれた不純物
を示している。画素の面内寸法は比較的大きい（例え
ば、１０μｍ×１０μｍ）ので、レンズ直径も大きくな
り、打ち込みのための膜のマスクを使わないでパルス的
なイオンビームを用いることができる。もっと精度を高
くするためには、各膜の打ち込みをパターン化されたマ
スクを用いて行う。そうすればサブミクロンの精度が容
易に達成できる。すべての堆積および打ち込みが終わっ
た後に、不純物の分布を拡散させ、滑らかにするための
アニールを施す。

【００５７】図２２は、図９ａ−ｂに示したような検出
器−ディスプレイの組み合わせに対するデータの流れを
示している。ＣＣＤ検出器２２０２はセルアレイ２２０
４を含み、そのセルの各々はイメージングフェーズにお
いて入射光束に比例する光電子を集める。出力シフトレ
ジスター２２０６は、アレイ中のゲートをトグルする読
み出しフェーズにおいてアレイを通してクロックダウン
（ｃｌｏｃｋｅｄ ｄｏｗｎ）されることで、集められ
た光電子パケットの行を並列的に受信する。シフトレジ
スター２２０６は光電子パケットを出力センス増幅器２
２０８へシフトし、ラスター走査形式で入射光束に対応
する逐次的なアナログ出力信号の流れを生成する。も
し、ＣＣＤが１０００×１０００のアレイで、１／５０
秒毎に１つのイメージフレーム（セルアレイ２２０４の
全てのセルに対応する信号のセット）を出力すれば、シ
フトレジスター２２０６への光電子パケットのクロック
入力は約１００ｋＨｚで行われることになり、シフトレ
ジスター２２０６のデータ出力シフトは約１００ｋＨｚ
で行われることになる。もちろん、もっと小型のアレ
イ、あるいはもっと遅いフレーム速度であれば、もっと
遅いクロックおよびシフトレジスタが使用できる。

【００５８】ディスプレイ２２５２は逐次的なアナログ
出力信号の流れをＣＣＤ２２０２からバッファおよび信
号処理器２２３０を経由して受信するシフトレジスター
２２５６を含んでいる。シフトレジスター２２５６に、
一旦、アレイ２２０４からの１行分のセルに対応する信
号を与えられれば、それらの信号は並列的にシフトされ
て、列電流ドライバーをターンオンさせ、戻り電流を供
給するようにディスプレイアレイ２２５４中の対応する
行を駆動する。独立した色電流を備えた３色の場合、シ
フトレジスタ２２５６は３個の並列シフトレジスターを
含み、それらはバッファおよび信号処理器２２３０から
並列的に信号を与えられるか、あるいは逐次的入力を受
け取ってそれを３つの並列シフトレジスターへ分割す
る。駆動された行は３つの電流すべてに対する共通の戻
りになる。符号化された電流（例えば図５ａ）を備えた
３色の場合はより複雑な駆動が必要である。バッファお
よび信号処理器はフレーム周期を均一に埋めるために、
３色画素駆動のタイミングを分散させて、各々の画素行
が１／５０秒毎に、約１／５０ミリ秒間だけターンオン
するようにする。

【００５９】要約すれば、３つの可能性がある。（１）
高ＬＥＤ電流でデューティサイクルの低い場合は画素ス
キャンを行う、（２）中程度のＬＥＤ電流で中程度のデ
ューティサイクルの場合はラインスキャンを行う、そし
て、（３）小さいＬＥＤ電流で高いデューティサイクル
（１００％）の場合は、各画素にアナログメモリとバッ
ファ／増幅器を持たせたスタティックディスプレイを採
用する。

【００６０】図２３は図２２の検出器−ディスプレイの
単一チップ版であるが、類似の要素に対しては同じ参照
符号を使用している。これは、レジスター２２０６から
の逐次的な出力シフトの代わりに並列的な信号転送を、
また３色レジスター２２５６への逐次的なシフトの代わ
りに並列的な転送を可能にしている。検出器２２０４は
ＣＣＤ（バックサイド照明方式）を形成している狭いバ
ンドギャップ（例えば、赤外に感度を持つ）の窒化ＩＩ
Ｉ−Ｖ化合物であり、またディスプレイは既に述べたよ
うな可視光バンドギャップの窒化ＩＩＩ−Ｖ化合物でよ
い。レジスターとバッファおよび信号処理器とはシリコ
ン基板の下側に形成できる。

【００６１】上述のディスプレイおよび検出器−ディス
プレイのための電力は、メガネ型のホールダーの枠など
のようなディスプレイホールダーに備えられた電池から
取るか、あるいは観察者が運ぶことのできる大型電源へ
の電力用臍帯線から取る。更に、検出器に受信されたイ
メージは、電気配線を経由するか、あるいは変調された
無線周波によって遠隔のビデオ録画装置へ送信すること
もできる。この場合、ディスプレイはビデオ録画装置の
ビューファインダーとして機能し、可視光周波数を検出
し、そして観察者は録画装置を運ぶ必要がない。要する
に、バッファおよび信号処理器２２３０はビデオ信号の
送信および受信のための入り口点を提供するわけであ
る。図２４はビデオ録画／再生装置、コンピューター、
およびテレビを備えた無線周波リンクシステムを図解的
に示している。

【００６２】検出器なしのディスプレイの別の用途とし
ては、電気的臍帯コード、あるいは光ファイバー、また
は無線周波リンクを介して電力と一緒に信号を受信する
ようになったテレビ受信機、コンピューターモニター、
あるいはビデオテープ／ディスク再生装置が含まれる。

【００６３】観察者の両方の目にディスプレイを備える
ことは双眼鏡およびステレオディスプレイを提供するこ
とになる。更にそれら２つのディスプレイの色内容を変
化させることによって立体視を与えることができる。同
様に、多数の検出器を１つまたは複数個のディスプレイ
へつなぐことによって観察者は動くことなく多数の方向
を逐次的に観察することができる。

【００６４】最後に、３色ＬＥＤの一次元アレイはステ
レオ受信機信号強度、アナログ電圧計等の計測器のバー
グラフディスプレイに有用である。また単一画素の３色
ディスプレイは玩具、信号インジケーター等に利用でき
る。

【００６５】スタティックディスプレイ ＬＥＤをシリコンと集積化することによってディスプレ
イをそのための制御メモリと一体化して瞬間的なスクリ
ーン更新のできる１００％のデューティサイクルを達成
できる。特に、各画素は、それのＬＥＤ電流（１つまた
は複数）を図２５ａ−ｄに示すような対応するメモリセ
ルの状態によって直接的に制御される。図２５ａは、シ
リコンに格子整合したＬＥＤ２５０６へ電流を供給する
電流源ＦＥＴ２５０４のゲート電圧を駆動する一般的な
アナログメモリセル２５０２を示している。

【００６６】デジタルディスプレイのためには、このＬ
ＥＤはメモリセルデバイスの負荷でよく、コンパクトな
メモリセルと画素との組み合わせを実現できる。図２５
ｂはそのようなメモリセルと画素との組み合わせ２５２
０を示しており、そこには抵抗２５２４および共鳴トン
ネリングダイオード（ＲＴＤ）２５２６と直列につなが
れたＬＥＤ２５２２が含まれている。パストランジスタ
２５２８はメモリセルの状態を切り替えることを許容す
る。ＲＴＤ２５２６はＲＴＤ１１００と類似のものでよ
い。図２５ｃはメモリセルと画素との組み合わせ２５２
０の動作を示しており、次のようになっている。ＲＴＤ
２５２６が小電流で高電圧状態の時、ノード２５３０は
高電圧にあって、ＬＥＤ２５２２および抵抗２５２４の
両端には小さい電圧降下しかない。従ってＬＥＤ２５２
２の発光は無視できる。反対に、ＲＴＤ２５２６が中間
電圧、中間電流の状態の時、ノード２５３０は中間電圧
へ下がり、従って抵抗２５２４およびＬＥＤ２５２２を
流れる電流は約５倍に増大する。従って、ＬＥＤ２５２
２は目に見える強度の光を放射する。

【００６７】図２５ｄはＤＲＡＭセルと画素との組み合
わせを示し、セルのコンデンサー２５４２およびＦＥＴ
のゲートに蓄えられた電荷がＦＥＴ２５４４およびＬＥ
Ｄ２５４６を流れる電流を制御し、従ってＬＥＤ２５４
６によって放射される光を制御する。パストランジスタ
２５４８はコンデンサー２５４２および２５４４のゲー
トへの電荷の充、放電を許容し、従ってＬＥＤ２５４６
のオン／オフの切り替えを許容する。

【００６８】検出器応用 感光素子等の窒化ＩＩＩ−Ｖ化合物を含むＣＣＤ検出器
は、絶縁物としての広バンドギャップ窒化ＩＩＩ−Ｖ化
合物が、ゲートとしてのドープされた中間バンドギャッ
プ窒化ＩＩＩ−Ｖを覆うような形に、３つのチャンネル
を積み重ねた形に作製できる。図２６はそのスタック構
造を示し、図２７は伝導帯下端のダイアグラムである。
仮想フェーズ（ｖｉｒｔｕａｌ ｐｈａｓｅ）ＣＣＤは
単一ゲートのみを必要とし、引き続くゲートレベル間の
電圧が電位井戸の深さを決定する。このＣＣＤはフィル
ターなしで３色を提供でき、各画素は３色すべてを検出
する。従って、色同士の間で空間的なオフセットを設け
る必要がない。従って、カラーＣＣＤカメラは３ＣＣＤ
カメラの位置合わせの問題がないし、フィルター付きの
単一ＣＣＤカメラの補間の問題もない。

【００６９】修正および特長 好適実施例は、（積層された）ＬＥＤ、ディスプレイお
よび検出器、および共鳴トンネリング構造のためのシリ
コンと両立する窒化ＩＩＩ−Ｖ化合物という特徴の１つ
またはいくつかを保ちつつ、いろんなやり方で変更を加
えることができる。

【００７０】例えば、シリコンに格子整合する窒化ＩＩ
Ｉ−Ｖ化合物のバンドギャップは組成を変えることによ
って制御することができる。また、格子定数もシリコン
格子定数材料上へのエピタキシャルな歪み層によって変
えることができる。格子の違いに依存して歪み層の厚さ
を変化させる。ＬＥＤスタックおよびトンネリング障壁
および量子井戸（１個または複数）の寸法も変えること
ができる。ＬＥＤスタックは面積（画素の分解能を反映
する）と高さ（横方向の抵抗を反映する）の両方で変化
させることができる。トンネリング障壁はより大きい電
流のためには薄くするし、トンネリング障壁は異なる厚
さのものが可能である。また、量子井戸の厚さも共鳴レ
ベルを上、下に調節するために変更することができる。

【００７１】ディスプレイは、冷カソード放出を利用し
た電界放出ディスプレイのような任意の小さい画素ディ
スプレイでも構わない。

【００７２】センサー要素は冷却されていないシリコン
ボロメーターアレイでもよいし、あるいはその他の光学
的（可視または赤外）センサーでも構わない。

【００７３】以上の説明に関して更に以下の項を開示す
る。 （１）多色光エミッターであって、（ａ）第１の色の光
に対応するバンドギャップエネルギーを備えた第１の半
導体材料を含む第１の接合、（ｂ）第２の色の光に対応
するバンドギャップエネルギーを備えた第２の半導体材
料を含み、前記第１の接合を覆う第２の接合であって、
前記第２の半導体材料の格子が前記第１の半導体材料に
整合しており、また前記第２の半導体材料のバンドギャ
ップエネルギーが前記第１の半導体材料のそれよりも大
きいものである、第２の接合、および（ｃ）前記第１お
よび第２の接合への電気的接続、を含む光エミッター。

【００７４】（２）第１項記載の光エミッターであっ
て、更に、（ｃ）第３の色の光に対応するバンドギャッ
プエネルギーを備えた第３の半導体材料を含み、前記第
２の接合を覆う第３の接合であって、前記第３の半導体
材料の格子が前記第２の半導体材料に整合しており、ま
た前記第３の半導体材料のバンドギャップエネルギーが
前記第２の半導体材料のそれよりも大きいものである、
第３の接合、および（ｄ）前記第３の接合への電気的接
続、を含む光エミッター。

【００７５】（３）第２項記載の光エミッターであっ
て、（ａ）前記第１の接合がシリコン基板上にあって、
前記第１の半導体材料がシリコンに格子整合している光
エミッター。

【００７６】（４）第３項記載の光エミッターであっ
て、（ａ）前記第１、第２、および第３の半導体材料
が、０≦X ≦１および０≦Y ≦１とした時、Ａｌ_X Ｇａ
_1-X Ａｓ_Y Ｎ_1-Y である光エミッター。

【００７７】（５）第２項記載の光エミッターであっ
て、（ａ）前記第１の接合が前記第２の接合の外へ広が
っている光エミッター。

【００７８】（６）多色光エミッターアレイであって、 （ａ）多色光エミッターが行および列の形に配置された
アレイであって、前記光エミッターの各々が（ｉ）第１
の色の光に対応するバンドギャップエネルギーを備えた
第１の半導体材料を含む第１の接合、（ｉｉ）第２の色
の光に対応するバンドギャップエネルギーを備えた第２
の半導体材料を含み、前記行および列に対して直交する
方向で前記第１の接合を覆っている第２の接合であっ
て、前記第２の半導体材料の格子が前記第１の半導体材
料に整合しており、また前記第２の半導体材料のバンド
ギャップエネルギーが前記第１の半導体材料のそれより
も大きいものである、第２の接合、を含んでおり、更に （ｂ）前記多色エミッターの各々の前記第１および第２
の接合への電気的接続、を含む光エミッターアレイ。

【００７９】（７）第６項記載のアレイであって、
（ａ）前記電気的接続が行および列の導体を含んでいる
光エミッターアレイ。

【００８０】（８）ディスプレイであって、 （ａ）人間の顔にフィットする寸法のサポート、 （ｂ）行および列の形に配置された多色光エミッターの
アレイであって、前記人間の顔の目の前に設置するよう
に前記サポートに取り付けられており、前記光エミッタ
ーの各々が、（ｉ）第１の色の光に対応するバンドギャ
ップエネルギーを備えた第１の半導体材料を含む第１の
接合、（ｉｉ）第２の色の光に対応するバンドギャップ
エネルギーを備えた第２の半導体材料を含み、前記行お
よび列に直交する方向で前記第１の接合を覆っている第
２の接合であって、前記第２の半導体材料の格子が前記
第１の半導体材料に整合しており、また前記第２の半導
体材料のバンドギャップエネルギーが前記第１の半導体
材料のそれよりも大きいものである、第２の接合、を含
んでおり、更に （ｂ）前記多色エミッターの各々の前記第１および第２
の接合への電気的接続、を含むディスプレイ。

【００８１】（９）第８項記載のディスプレイであっ
て、更に（ａ）前記サポートへ取り付けられて、出力を
前記アレイの入力へつながれた検出器を含むディスプレ
イ。

【００８２】（１０）第９項記載のディスプレイであっ
て、（ａ）前記検出器の出力がビデオ録画装置へもつな
がれているディスプレイ。

【００８３】（１１）第１０項記載のディスプレイであ
って、（ａ）前記検出器の出力が無線周波を介して前記
ビデオ録画装置へつながれているディスプレイ。

【００８４】（１２）第９項記載のディスプレイであっ
て、（ａ）前記検出器が赤外イメージャーであるディス
プレイ。

【００８５】（１３）多色検出器であって、（ａ）基板
上の画素のアレイであって、各画素が格子整合した半導
体材料層のスタックを含み、第１層が第１の色に対応す
る第１のバンドギャップを有し、第２層が第２の色に対
応する第２のバンドギャップを有する、画素アレイを含
む多色検出器。

【００８６】（１４）第１３項記載の検出器であって、
（ａ）前記画素アレイが仮想フェーズ電荷結合デバイス
を構成する検出器。

【００８７】（１５）スタティックディスプレイであっ
て、（ａ）基板上へ集積された画素のアレイであって、
前記画素の各々が電流制御メモリセルと直列につながれ
た発光ダイオードを含んでいる画素のアレイを含むスタ
ティックディスプレイ。

【００８８】（１６）第１５項記載のディスプレイであ
って、（ａ）前記メモリセルが前記発光ダイオードを通
る２段階の電流レベルだけを許容するようになったスタ
ティックディスプレイ。

【００８９】（１７）第１５項記載のディスプレイであ
って、（ａ）前記基板がシリコンであり、そして（ｂ）
前記発光ダイオードがシリコンに格子整合したＩＩＩ−
Ｖ化合物半導体を含んでいる、スタティックディスプレ
イ。

【００９０】（１８）青、緑、および赤の光を放射する
３個のＬＥＤ５１０−５２０−５３０のスタック５００
が、シリコンに格子整合し、シリコン基板５４０の上に
形成された窒化ＩＩＩ−Ｖ化合物半導体材料を含むＬＥ
Ｄを備えたフルカラーディスプレイ用の画素を提供す
る。シリコンの信号処理およびＬＥＤドライバーの回路
を同じシリコン基板上に作製することができ、それによ
り小型ですべてを内蔵したシステムが提供される。前記
フルカラーディスプレイ上にレンズアレイを搭載するこ
とができ、観察者の目に極く接近して配置されたディス
プレイとレンズアレイとの組み合わせによって単純で高
分解能のディスプレイシステムが得られる。

【関連出願へのクロスリファレンス】本出願は１９９４
年８月１５日付けの米国特許出願第０８／２９０，２７
５号の一部継続出願である。以下の同時譲渡された米国
特許出願も関連する事項を開示している。１９９４年８
月４日付けの第０８／２８６，０６７号、１９９３年１
０月２９日付けの第０８／１４５，２６７号、１９９４
年５月３１日付けの第０８／２５０，９７６号、１９９
１年５月２３日付けの第０７／７０４，５３５号、１９
９３年５月２０日付けの第０８／０６５，０８７号、１
９９３年６月２１日付けの第０８／０４８，４０６号。

【図面の簡単な説明】

【図１】既知の共鳴トンネリングダイオードのバンドダ
イアグラム。

【図２】既知の共鳴トンネリングダイオードの電流−電
圧特性図。

【図３】既知の共鳴トンネリングダイオードのバンドダ
イアグラムであって、ａは電流の大きいバイアス状態、
ｂは電流の小さいバイアス状態を示す図。

【図４】バンドギャップと格子定数を示す図。

【図５】フルカラーＬＥＤスタックの好適実施例であっ
て、ａおよびｂは断面図、ｃおよびｄはフルカラーＬＥ
Ｄ電流符号化の様子を示す図。

【図６】フルカラーＬＥＤディスプレイの一部分の鳥瞰
図。

【図７】表面が傾斜したフルカラーＬＥＤスタック好適
実施例であって、ａはその断面図、ｂはアレイの平面
図。

【図８】観察者に装着されたフルカラーＬＥＤディスプ
レイの好適実施例図。

【図９】好適実施例の検出器−ディスプレイ組の模式図
であって、ａは鳥瞰図、ｂは回路図。

【図１０】好適実施例の製造方法の工程を示す立面断面
図であって、ａは層状の成長を行った段階、ｂはリフト
オフで金属コンタクト５２８を形成した段階、ｃは層１
００８のところまでエッチングを行った段階、ｄはリフ
トオフで金属コンタクト５３６を形成した段階、ｅはリ
フトオフで金属コンタクト５１６、５３８を形成した段
階、ｆは絶縁物を備えた相互接続ラインを形成した段階
を示す図。

【図１１】共鳴トンネリングダイオードの好適実施例
図。

【図１２】図１１の実施例のバンドダイアグラム。

【図１３】格子定数とバンドギャップを示す図。

【図１４】共鳴トンネリングダイオードの別の好適実施
例図。

【図１５】図１４の実施例のバンドダイアグラム。

【図１６】好適実施例のダイオードを応用したメモリセ
ルであって、ａは回路図、ｂは電流−電圧特性、ｃは鳥
瞰図。

【図１７】マイクロレンズアレイの一部分であって、ａ
は立面断面図、ｂは平面図。

【図１８】光線の集束の様子を示す図。

【図１９】光線の集束の様子を示す図。

【図２０】光軸が傾いたマイクロレンズアレイの一部分
の断面図。

【図２１】別の方法で作成された、光軸が傾いたマイク
ロレンズアレイの一部分の拡大図。

【図２２】検出器−ディスプレイ組の模式的ブロック
図。

【図２３】単一チップ式の検出器−ディスプレイ実施例
を示す図。

【図２４】検出器−ディスプレイの組を離れた装置へつ
なぐための無線周波リンク接続図。

【図２５】その他のシリコンメモリセルデバイスと集積
することによってスタティックディスプレイを構成する
シリコン格子に整合したＬＥＤの模式図であって、ａは
一般的なアナログメモリセルによる駆動回路、ｂはメモ
リセルと画素との組み合わせ、ｃはｂの回路の電流−電
圧特性、ｄはＤＲＡＭセルと画素との組み合わせを示す
図。

【図２６】３色ＣＣＤ構造の立面断面図。

【図２７】３色ＣＣＤ構造のバンドダイアグラム。

【符号の説明】

５００ スタック構造 ５１０ 青色発光ダイオード ５１２ ｐ形層 ５１４ ｎ形層 ５１６ 金属コンタクト ５２０ 緑色発光ダイオード ５２２ ｐ形層 ５２４ ｎ形層 ５２８ 金属コンタクト ５３０ 赤色発光ダイオード ５３２ ｐ形層 ５３４ ｎ形層 ５３６ 金属コンタクト ５３８ 金属コンタクト ５４０ シリコン基板 ６００ ディスプレイ ７００ 傾斜したＬＥＤスタック ７１０ 青色ＬＥＤ ７１２ ｐ形層 ７１４ ｎ形層 ７１６ ｎ＋行コンタクト層 ７２０ 緑色ＬＥＤ ７２２ ｐ形層 ７２４ ｎ形層 ７２６ ｎ＋行コンタクト層 ７３０ 赤色ＬＥＤ ７３２ ｐ形層 ７３４ ｎ形層 ７３６ ｎ＋行コンタクト層 ８１０ レンズアレイ ８２０ ドライバーおよびイメージ信号発生器 ８３０ 観察者 ９００ 検出器−ディスプレイ １００２ シリコンウエハ １００４ 未ドープシリコン １００６ ｎ形ＧａＡｓ_0.81Ｎ_0.19 １００８ ｐ形ＧａＡｓ_0.81Ｎ_0.19 １０１２ ｎ形Ａｌ_0.2 Ｇａ_0.8 Ａｓ_0.81Ｎ_0.19 １０３０ 窒化シリコン層 １０３２ 共形窒化シリコン層 １０３４ 窒化シリコン層 １１００ 共鳴トンネリングダイオード（ＲＴＤ） １１０２ シリコンウエハ １１０４ ｎ＋層 １１０６ 未ドープ層 １１０８ トンネリング障壁 １１１０ 量子井戸 １１１２ トンネリング障壁 １１１４ 未ドープ層 １１１６ ｎ＋層 １１１８ 金属コンタクト １１２０ 金属コンタクト １１３０ メサ １４００ 共鳴トンネリングダイオード １６００ ＳＲＡＭセル １６０２ 共鳴トンネリングダイオード １６０４ 共鳴トンネリングダイオード １６０６ ノード １６０８ ＦＥＴパスゲート １６１０ ビットライン １６１２ ワードライン １７０２ シリコン基板 １７０４ 窒化シリコン絶縁物 １７１１ ＬＥＤスタック １７１２ ＬＥＤスタック １７１３ ＬＥＤスタック １７３０ マイクロレンズアレイ １７３１ マイクロレンズ １７３２ マイクロレンズ １７３３ マイクロレンズ １７４１ 光軸 １７４２ 光軸 １７４３ 光軸 １８０２ 目のレンズ １８０４ 網膜 １８１０ ディスプレイ １９０２ 目のレンズ １９０４ 網膜 １９１０ ディスプレイ ２００２ シリコン基板 ２００４ 窒化シリコン絶縁物 ２０１０ レンズアレイ ２０１１ ＬＥＤスタック ２０１２ ＬＥＤスタック ２０１３ ＬＥＤスタック ２０３０ ＧＲＩＮマイクロレンズアレイ ２０３１ ＧＲＩＮマイクロレンズ ２０３２ ＧＲＩＮマイクロレンズ ２０３３ ＧＲＩＮマイクロレンズ ２０４１ 光軸 ２０４２ 光軸 ２０４３ 光軸 ２２０２ ＣＣＤ検出器 ２２０４ アレイ ２２０６ 出力シフトレジスター ２２０８ 出力センス増幅器 ２２３０ バッファおよび信号処理器 ２２５２ ディスプレイ ２２５４ ディスプレイアレイ ２２５６ シフトレジスター ２５０２ アナログメモリセル ２５０４ 電流源ＦＥＴ ２５０６ ＬＥＤ ２５２０ メモリセルと画素の組み合わせ ２５２２ ＬＥＤ ２５２４ 抵抗 ２５２６ 共鳴トンネリングダイオード（ＲＴＤ） ２５２８ パストランジスタ ２５３０ ノード ２５４２ セルコンデンサー ２５４４ ＦＥＴ ２５４６ ＬＥＤ ２５４８ パストランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 多色エミッターであって、 （ａ）第１の色の光に対応するバンドギャップエネルギ
   ーを備えた第１の半導体材料を含む第１の接合、 （ｂ）第２の色の光に対応するバンドギャップエネルギ
   ーを備えた第２の半導体材料を含み、前記第１の接合を
   覆う第２の接合であって、前記第２の半導体材料の格子
   が前記第１の半導体材料に整合しており、また前記第２
   の半導体材料のバンドギャップエネルギーが前記第１の
   半導体材料のそれよりも大きいものである、第２の接
   合、および （ｃ）前記第１および第２の接合への電気的接続、を含
   むエミッター。