JP2002076517A - 半導体レーザ素子及びその作製方法 - Google Patents
半導体レーザ素子及びその作製方法Info
- Publication number
- JP2002076517A JP2002076517A JP2000266796A JP2000266796A JP2002076517A JP 2002076517 A JP2002076517 A JP 2002076517A JP 2000266796 A JP2000266796 A JP 2000266796A JP 2000266796 A JP2000266796 A JP 2000266796A JP 2002076517 A JP2002076517 A JP 2002076517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser device
- semiconductor laser
- plane
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 しきい値電流が低い、狭ストライプ型の内部
電流狭窄構造を有するＧａＡｓ系半導体レーザ素子を提
供する。 【解決手段】 本半導体レーザ素子１０は、発光波長６
００〜１６５０ｎｍ帯の半導体レーザ素子であって、半
導体基板１２として、底面が（１００）面１４ａと、側
面が（１１１）Ａ面１４ｂの凹部１４を（１００）面に
備えるＧａＡｓ基板を有する。レーザ素子は、凹部１４
に沿ってＧａＡｓ基板上に、ｎ−ＧａＡｓバッファ層１
６、ｎ−ＡｌＧａＡｓクラッド層１８を有し、電流狭窄
構造として、クラッド層１８の（１００）面に形成さ
れ、Ｎを殆ど含まない膜厚２０ｎｍのＡｌＡｓ（Ｎ）層
２０と、（１１１）Ａ面１４ｂに形成され、Ｎ含有率が
高く、Ａｓ含有率が低いＡｌＮ（Ａｓ）層２２とを備え
る。レーザ素子は、ＡｌＡｓ（Ｎ）層及びＡｌＮ（Ａ
ｓ）層に沿って、更に、ＳＣＨ−ＭＱＷ２４、ｐ−Ａｌ
ＧａＡｓクラッド層２６、及びクラッド層２６の凹部の
底面（１００）面に沿って設けられた幅２μｍのｐ−Ｇ
ａＡｓコンタクト層２８を備える。
電流狭窄構造を有するＧａＡｓ系半導体レーザ素子を提
供する。 【解決手段】 本半導体レーザ素子１０は、発光波長６
００〜１６５０ｎｍ帯の半導体レーザ素子であって、半
導体基板１２として、底面が（１００）面１４ａと、側
面が（１１１）Ａ面１４ｂの凹部１４を（１００）面に
備えるＧａＡｓ基板を有する。レーザ素子は、凹部１４
に沿ってＧａＡｓ基板上に、ｎ−ＧａＡｓバッファ層１
６、ｎ−ＡｌＧａＡｓクラッド層１８を有し、電流狭窄
構造として、クラッド層１８の（１００）面に形成さ
れ、Ｎを殆ど含まない膜厚２０ｎｍのＡｌＡｓ（Ｎ）層
２０と、（１１１）Ａ面１４ｂに形成され、Ｎ含有率が
高く、Ａｓ含有率が低いＡｌＮ（Ａｓ）層２２とを備え
る。レーザ素子は、ＡｌＡｓ（Ｎ）層及びＡｌＮ（Ａ
ｓ）層に沿って、更に、ＳＣＨ−ＭＱＷ２４、ｐ−Ａｌ
ＧａＡｓクラッド層２６、及びクラッド層２６の凹部の
底面（１００）面に沿って設けられた幅２μｍのｐ−Ｇ
ａＡｓコンタクト層２８を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ素子
及びその作製方法に関し、更に詳細には、ＧａＡｓ基板
上にＡｌＡｓ（Ｎ）層とＡｌ（Ａｓ）Ｎ層との組み合わ
せによる内部電流狭窄構造を有する半導体レーザ素子、
特に発光波長０．６μｍから１．６５μｍの帯域の半導
体レーザ素子として最適な半導体レーザ素子及びその作
製方法に関するものである。
及びその作製方法に関し、更に詳細には、ＧａＡｓ基板
上にＡｌＡｓ（Ｎ）層とＡｌ（Ａｓ）Ｎ層との組み合わ
せによる内部電流狭窄構造を有する半導体レーザ素子、
特に発光波長０．６μｍから１．６５μｍの帯域の半導
体レーザ素子として最適な半導体レーザ素子及びその作
製方法に関するものである。
【０００２】
【従来の技術】従来、ＧａＡｓ基板上に形成した、発光
波長９８０ｎｍ帯の狭ストライプ型半導体レーザ素子の
分野では、活性層上に形成されたストライプ状リッジに
電流注入領域を有するリッジ導波路型半導体レーザ素子
が、作製が容易であり、動作信頼性も高いという理由か
ら、代表的に用いられている。
波長９８０ｎｍ帯の狭ストライプ型半導体レーザ素子の
分野では、活性層上に形成されたストライプ状リッジに
電流注入領域を有するリッジ導波路型半導体レーザ素子
が、作製が容易であり、動作信頼性も高いという理由か
ら、代表的に用いられている。
【０００３】
【発明が解決しようとする課題】しかし、リッジ導波路
型半導体レーザ素子は、埋め込み型ストライプ半導体レ
ーザ素子、つまり内部電流狭窄構造を有する半導体レー
ザ素子に比べて、しきい値電流が高くなるという問題点
があった。リッジ導波路型半導体レーザ素子のしきい値
電流が埋め込み型ストライプ半導体レーザ素子に比べて
高くなる原因は、通常、リッジ下部の幅が２μｍから３
μｍ程度の狭い幅であっても、活性層の位置では、リッ
ジ上部の電流注入領域から注入された電流が拡散して、
リッジ下部の１．５倍程度に、つまり電流注入領域の幅
が３μｍから５μｍ程度に広がることに起因している。
ここで、埋め込み型ストライプ半導体レーザ素子とは、
活性層を有する２重ヘテロ構造をエッチングしてメサ状
に形成し、次いでメサの両側を電流狭窄層で埋め込んだ
構造の半導体レーザを言う。特に、屈折率の小さい化合
物半導体層で埋め込んだ内部電流狭窄構造を有する半導
体レーザ素子は、屈折率導波路型半導体レーザ素子とし
て分類され、安定した単一モードの横モード発振を持続
することができるので、光通信分野の光源として最適と
考えられている。
型半導体レーザ素子は、埋め込み型ストライプ半導体レ
ーザ素子、つまり内部電流狭窄構造を有する半導体レー
ザ素子に比べて、しきい値電流が高くなるという問題点
があった。リッジ導波路型半導体レーザ素子のしきい値
電流が埋め込み型ストライプ半導体レーザ素子に比べて
高くなる原因は、通常、リッジ下部の幅が２μｍから３
μｍ程度の狭い幅であっても、活性層の位置では、リッ
ジ上部の電流注入領域から注入された電流が拡散して、
リッジ下部の１．５倍程度に、つまり電流注入領域の幅
が３μｍから５μｍ程度に広がることに起因している。
ここで、埋め込み型ストライプ半導体レーザ素子とは、
活性層を有する２重ヘテロ構造をエッチングしてメサ状
に形成し、次いでメサの両側を電流狭窄層で埋め込んだ
構造の半導体レーザを言う。特に、屈折率の小さい化合
物半導体層で埋め込んだ内部電流狭窄構造を有する半導
体レーザ素子は、屈折率導波路型半導体レーザ素子とし
て分類され、安定した単一モードの横モード発振を持続
することができるので、光通信分野の光源として最適と
考えられている。
【０００４】そこで、本発明の目的は、このような実情
に鑑み、しきい値電流が低い、狭ストライプ型の内部電
流狭窄構造を有するＧａＡｓ系半導体レーザ素子を提供
することである。
に鑑み、しきい値電流が低い、狭ストライプ型の内部電
流狭窄構造を有するＧａＡｓ系半導体レーザ素子を提供
することである。
【０００５】
【課題を解決するための手段】本発明者は、ＡｌＡｓＮ
層は、Ｎ含有率が高くなるにつれて、電気絶縁性が増大
するという現象と、１９９９年春季応用物理学会予稿集
の２９ｐ−Ｔ−６に発表されている「ＧａＩｎＮＡｓ／
ＧａＡｓ量子井戸構造のＭＯＶＰＥ成長における基板オ
フ角の効果」に関する研究とに注目した。１９９９年春
季応用物理学会予稿集２９ｐ−Ｔ−６によれば、ＧａＡ
ｓ基板の基板面をＡ方向にオフした場合、オフ角を増加
させるにつれ、基板面に成長させたＧａＩｎＮＡｓ層の
ＰＬ波長は長波長にシフトする、つまり、ＧａＩｎＮＡ
ｓ層のＮ含有率が増加する。そこで、Ｎを含むＧａＮＡ
ｓ層、又はＡｌＡｓＮ層をＧａＡｓ基板上に成長させる
場合、通常、ＧａＡｓ基板の（１００）面上に成長させ
ているが、本発明者は、（１００）面と（１１１）Ａ面
方向に傾斜した面を有するＧａＡｓ基板を用いることに
より、Ｎの取り込み量を変化させ、Ｎ含有率が低く、Ａ
ｓ含有率が高く、電気絶縁性が低いＡｌＡｓ（Ｎ）層を
（１００）面上に、Ｎ含有率の高く、Ａｓ含有率が低
く、電気絶縁性が高いＡｌ（Ａｓ）Ｎ層を（１１１）Ａ
面上に成膜することにより、電流狭窄構造を形成するこ
とを着想した。そして、本発明者は、この着想を実験的
に確認して、本発明を発明するに至った。
層は、Ｎ含有率が高くなるにつれて、電気絶縁性が増大
するという現象と、１９９９年春季応用物理学会予稿集
の２９ｐ−Ｔ−６に発表されている「ＧａＩｎＮＡｓ／
ＧａＡｓ量子井戸構造のＭＯＶＰＥ成長における基板オ
フ角の効果」に関する研究とに注目した。１９９９年春
季応用物理学会予稿集２９ｐ−Ｔ−６によれば、ＧａＡ
ｓ基板の基板面をＡ方向にオフした場合、オフ角を増加
させるにつれ、基板面に成長させたＧａＩｎＮＡｓ層の
ＰＬ波長は長波長にシフトする、つまり、ＧａＩｎＮＡ
ｓ層のＮ含有率が増加する。そこで、Ｎを含むＧａＮＡ
ｓ層、又はＡｌＡｓＮ層をＧａＡｓ基板上に成長させる
場合、通常、ＧａＡｓ基板の（１００）面上に成長させ
ているが、本発明者は、（１００）面と（１１１）Ａ面
方向に傾斜した面を有するＧａＡｓ基板を用いることに
より、Ｎの取り込み量を変化させ、Ｎ含有率が低く、Ａ
ｓ含有率が高く、電気絶縁性が低いＡｌＡｓ（Ｎ）層を
（１００）面上に、Ｎ含有率の高く、Ａｓ含有率が低
く、電気絶縁性が高いＡｌ（Ａｓ）Ｎ層を（１１１）Ａ
面上に成膜することにより、電流狭窄構造を形成するこ
とを着想した。そして、本発明者は、この着想を実験的
に確認して、本発明を発明するに至った。
【０００６】上記目的を達成するために、本発明に係る
半導体レーザ素子は、底面として設けられた（１００）
面と、（１００）面の両縁からそれぞれ側面として斜め
上方に向かう（Ｎ１１）Ａ面（Ｎ；整数）とからなる凹
部を（１００）面に有する段差基板として形成されたＧ
ａＡｓ基板と、ＧａＡｓ基板上に直接、又はＧａＡｓ基
板上に化合物半導体層を介して、ＧａＡｓ基板の（１０
０）面上に形成されたＡｌＡｓ（Ｎ）層と、（Ｎ１１）
Ａ面に形成され、ＡｌＡｓ（Ｎ）層よりＮ含有率が高
く、Ａｓ含有率が低いＡｌ（Ａｓ）Ｎ層とからなるＡｌ
ＡｓＮ電流狭窄構造とを備えていることを特徴としてい
る。
半導体レーザ素子は、底面として設けられた（１００）
面と、（１００）面の両縁からそれぞれ側面として斜め
上方に向かう（Ｎ１１）Ａ面（Ｎ；整数）とからなる凹
部を（１００）面に有する段差基板として形成されたＧ
ａＡｓ基板と、ＧａＡｓ基板上に直接、又はＧａＡｓ基
板上に化合物半導体層を介して、ＧａＡｓ基板の（１０
０）面上に形成されたＡｌＡｓ（Ｎ）層と、（Ｎ１１）
Ａ面に形成され、ＡｌＡｓ（Ｎ）層よりＮ含有率が高
く、Ａｓ含有率が低いＡｌ（Ａｓ）Ｎ層とからなるＡｌ
ＡｓＮ電流狭窄構造とを備えていることを特徴としてい
る。
【０００７】実用的には、（Ｎ１１）Ａ面（Ｎ；整数）
のＮが１であって、（１００）面上にはＡｌＡｓ（Ｎ）
層が形成され、段差基板の（１１１）Ａ面上にはＡｌ
（Ａｓ）Ｎ層が形成されている。
のＮが１であって、（１００）面上にはＡｌＡｓ（Ｎ）
層が形成され、段差基板の（１１１）Ａ面上にはＡｌ
（Ａｓ）Ｎ層が形成されている。
【０００８】本発明の好適な実施態様では、半導体レー
ザ素子の活性層を、ＧａＩｎＰ、ＡｌＧａＩｎＰ、Ａｌ
ＧａＡｓ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳ
ｂ、ＧａＩｎＮＡｓ及びＧａＩｎＮＡｓＳｂのいずれか
で形成することにより、発光波長０．６μｍから１．６
５μｍの帯域の半導体レーザ素子を作製することができ
る。
ザ素子の活性層を、ＧａＩｎＰ、ＡｌＧａＩｎＰ、Ａｌ
ＧａＡｓ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳ
ｂ、ＧａＩｎＮＡｓ及びＧａＩｎＮＡｓＳｂのいずれか
で形成することにより、発光波長０．６μｍから１．６
５μｍの帯域の半導体レーザ素子を作製することができ
る。
【０００９】本発明に係る半導体レーザ素子では、凹部
の（１００）面には低Ｎ含有率の低電気絶縁性のＡｌＡ
ｓＮ層が形成されているので、注入電流が（１００）面
を通過して流れるものの、（Ｎ１１）Ａ面、例えば（１
１１）Ａ面には、高Ｎ含有率、低Ａｓ含有率の高電気絶
縁性のＡｌＮ（Ａｓ）層が形成されているいるので、注
入電流は（１１１）Ａ面に阻まれて流れない。この結
果、狭い、例えば２μｍ幅の平坦な（１００）面領域と
（１１１）Ａ面領域の組み合わせは、内部電流狭窄構造
を構成するので、活性層を内部電流狭窄構造に近接して
配置することにより、（１００）面領域にのみ電流が流
れて、余分な漏れ電流が（１００）面領域以外に流れな
くなるので、しきい値電流は、埋め込みヘテロ型ストラ
イプ半導体レーザ素子と同程度に小さくなる。つまり、
本発明では、凹部の（１００）面の幅が電流注入領域の
幅に相当し、凹部の（１００）面の幅を狭くして、狭ス
トライプ型半導体レーザ素子を形成することにより、し
きい値電流を低下させることができる。好適には、凹部
の（１００）面の幅は２μｍ以下であり、（Ｎ１１）Ａ
面の下端と上端との高低差は、２μｍ以上である。
の（１００）面には低Ｎ含有率の低電気絶縁性のＡｌＡ
ｓＮ層が形成されているので、注入電流が（１００）面
を通過して流れるものの、（Ｎ１１）Ａ面、例えば（１
１１）Ａ面には、高Ｎ含有率、低Ａｓ含有率の高電気絶
縁性のＡｌＮ（Ａｓ）層が形成されているいるので、注
入電流は（１１１）Ａ面に阻まれて流れない。この結
果、狭い、例えば２μｍ幅の平坦な（１００）面領域と
（１１１）Ａ面領域の組み合わせは、内部電流狭窄構造
を構成するので、活性層を内部電流狭窄構造に近接して
配置することにより、（１００）面領域にのみ電流が流
れて、余分な漏れ電流が（１００）面領域以外に流れな
くなるので、しきい値電流は、埋め込みヘテロ型ストラ
イプ半導体レーザ素子と同程度に小さくなる。つまり、
本発明では、凹部の（１００）面の幅が電流注入領域の
幅に相当し、凹部の（１００）面の幅を狭くして、狭ス
トライプ型半導体レーザ素子を形成することにより、し
きい値電流を低下させることができる。好適には、凹部
の（１００）面の幅は２μｍ以下であり、（Ｎ１１）Ａ
面の下端と上端との高低差は、２μｍ以上である。
【００１０】また、ＡｌＮは、ＡｌＡｓに比べて、バン
ドギャップが大きく、屈折率が小さい。凹部を有するＧ
ａＡｓ基板上に凹部に沿ってＧａＩｎＡｓ活性層を形成
し、凹部に存在するＧａＩｎＡｓ活性層をＡｌＡｓ
（Ｎ）層で囲むような形にすることにより、屈折率が小
さい層でＧａＩｎＡｓ活性層を囲んだ屈折率導波路型半
導体レーザ素子となる。これにより、横モードを安定な
単一モードで発振する半導体レーザ素子を実現してい
る。
ドギャップが大きく、屈折率が小さい。凹部を有するＧ
ａＡｓ基板上に凹部に沿ってＧａＩｎＡｓ活性層を形成
し、凹部に存在するＧａＩｎＡｓ活性層をＡｌＡｓ
（Ｎ）層で囲むような形にすることにより、屈折率が小
さい層でＧａＩｎＡｓ活性層を囲んだ屈折率導波路型半
導体レーザ素子となる。これにより、横モードを安定な
単一モードで発振する半導体レーザ素子を実現してい
る。
【００１１】本発明に係る半導体レーザの作製方法は、
ＡｌＡｓ（Ｎ）層とＡｌ（Ａｓ）Ｎ層との組み合わせに
よる電流狭窄構造を有する半導体レーザ素子の作製方法
であって、底面として設けられた（１００）面と、（１
００）面の両縁からそれぞれ側面として斜め上方に向か
う（Ｎ１１）Ａ面（Ｎ；整数）とからなる凹部をＧａＡ
ｓ基板の（１００）面に形成する工程と、ＧａＡｓ基板
上に直接、又はＧａＡｓ基板上に化合物半導体層を介し
て、クラッキングしたＡＨ3 を照射しつつ、ラジカル窒
素及びアルミニウム原子を同時に照射して、（１００）
面上にＡｌＡｓ（Ｎ）層を成膜し、（Ｎ１１）Ａ面上に
ＡｌＡｓ（Ｎ）層よりＮ含有率が高く、Ａｓ含有率が低
いＡｌ（Ａｓ）Ｎ層を成膜する工程とを備えていること
を特徴としている。
ＡｌＡｓ（Ｎ）層とＡｌ（Ａｓ）Ｎ層との組み合わせに
よる電流狭窄構造を有する半導体レーザ素子の作製方法
であって、底面として設けられた（１００）面と、（１
００）面の両縁からそれぞれ側面として斜め上方に向か
う（Ｎ１１）Ａ面（Ｎ；整数）とからなる凹部をＧａＡ
ｓ基板の（１００）面に形成する工程と、ＧａＡｓ基板
上に直接、又はＧａＡｓ基板上に化合物半導体層を介し
て、クラッキングしたＡＨ3 を照射しつつ、ラジカル窒
素及びアルミニウム原子を同時に照射して、（１００）
面上にＡｌＡｓ（Ｎ）層を成膜し、（Ｎ１１）Ａ面上に
ＡｌＡｓ（Ｎ）層よりＮ含有率が高く、Ａｓ含有率が低
いＡｌ（Ａｓ）Ｎ層を成膜する工程とを備えていること
を特徴としている。
【００１２】本発明方法に係る半導体レーザ素子の作製
方法では、埋め込みヘテロ型半導体レーザ素子の場合の
ように、半導体レーザ素子の作製プロセス中に、活性層
をエッチングすることにより活性層を大気に晒すという
ようなことがないので、活性層を酸化させないというメ
リットがあり、高信頼性の半導体レーザ素子を実現する
ことができる。
方法では、埋め込みヘテロ型半導体レーザ素子の場合の
ように、半導体レーザ素子の作製プロセス中に、活性層
をエッチングすることにより活性層を大気に晒すという
ようなことがないので、活性層を酸化させないというメ
リットがあり、高信頼性の半導体レーザ素子を実現する
ことができる。
【００１３】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体レーザ素子の実施形態例 本実施形態例は、本発明に係る半導体レーザ素子の実施
形態の一例であって、図１は本実施形態例の半導体レー
ザ素子の構成を示す断面図である。本実施形態例の半導
体レーザ素子１０は、発光波長９８０ｎｍ帯の半導体レ
ーザ素子であって、半導体基板１２として、底面として
設けられた（１００）面１４ａと、（１００）面１４ａ
の両縁からそれぞれ側面として斜め上方に向かう（１１
１）Ａ面１４ｂとからなる凹部１４を（１００）面に備
える８０μｍ程度の板厚のＧａＡｓ基板を有する。（１
００）面１４ａの幅は２μｍ、（１１１）Ａ面１４ｂの
下端と上端との高低差は２μｍ、凹部のピッチは２５０
μｍである。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体レーザ素子の実施形態例 本実施形態例は、本発明に係る半導体レーザ素子の実施
形態の一例であって、図１は本実施形態例の半導体レー
ザ素子の構成を示す断面図である。本実施形態例の半導
体レーザ素子１０は、発光波長９８０ｎｍ帯の半導体レ
ーザ素子であって、半導体基板１２として、底面として
設けられた（１００）面１４ａと、（１００）面１４ａ
の両縁からそれぞれ側面として斜め上方に向かう（１１
１）Ａ面１４ｂとからなる凹部１４を（１００）面に備
える８０μｍ程度の板厚のＧａＡｓ基板を有する。（１
００）面１４ａの幅は２μｍ、（１１１）Ａ面１４ｂの
下端と上端との高低差は２μｍ、凹部のピッチは２５０
μｍである。
【００１４】半導体レーザ素子１０は、ＧａＡｓ基板１
２上に、凹部１４に沿って、膜厚０．３μｍで、キャリ
ア濃度が１×１０18ｃｍ-3のｎ−ＧａＡｓバッファ層１
６、及び、膜厚１．５μｍで、キャリア濃度が１×１０
18ｃｍ-3のｎ−Ａｌ0.3Ｇａ0 .7Ａｓクラッド層１８を有
する。また、半導体レーザ素子１０は、電流狭窄構造と
して、ｎ−ＡｌＧａＡｓクラッド層１８の（１００）面
に形成され、Ｎを殆ど含まない膜厚２０ｎｍのＡｌＡｓ
（Ｎ）層２０と、（１１１）Ａ面に形成され、Ｎ含有率
が高く、Ａｓ含有率が低いＡｌＮ（Ａｓ）層２２とを備
えている。ＡｌＮ（Ａｓ）層２２は、Ｎを選択的に取り
込み、その結果、逆にＡｓを殆ど含んでいない。
２上に、凹部１４に沿って、膜厚０．３μｍで、キャリ
ア濃度が１×１０18ｃｍ-3のｎ−ＧａＡｓバッファ層１
６、及び、膜厚１．５μｍで、キャリア濃度が１×１０
18ｃｍ-3のｎ−Ａｌ0.3Ｇａ0 .7Ａｓクラッド層１８を有
する。また、半導体レーザ素子１０は、電流狭窄構造と
して、ｎ−ＡｌＧａＡｓクラッド層１８の（１００）面
に形成され、Ｎを殆ど含まない膜厚２０ｎｍのＡｌＡｓ
（Ｎ）層２０と、（１１１）Ａ面に形成され、Ｎ含有率
が高く、Ａｓ含有率が低いＡｌＮ（Ａｓ）層２２とを備
えている。ＡｌＮ（Ａｓ）層２２は、Ｎを選択的に取り
込み、その結果、逆にＡｓを殆ど含んでいない。
【００１５】半導体レーザ素子１０は、ＡｌＡｓ（Ｎ）
層２０及びＡｌＮ（Ａｓ）層２２に沿って、更に、膜厚
０．１μｍのＧａＡｓ光閉じ込め層、Ｇａ0.8Ｉｎ0.2Ａ
ｓ量子井戸活性層、及び膜厚０．１μｍのＧａＡｓ光閉
じ込め層からなるＳＣＨ−ＭＱＷ２４、キャリア濃度が
１×１０18ｃｍ-3で膜厚１．５μｍのｐ−Ａｌ0.3Ｇａ
0.7Ａｓクラッド層２６、及びｐ−ＡｌＧａＡｓクラッ
ド層２６の凹部の底面（１００）面に沿って設けられた
幅２μｍの、キャリア濃度が３×１０19ｃｍ-3で膜厚
０．２μｍのｐ−ＧａＡｓコンタクト層２８を備えてい
る。また、半導体レーザ素子１０は、ｐ側電極３０とし
て、ｐ−ＧａＡｓコンタクト層２８及びｐ−ＡｌＧａＡ
ｓクラッド層２６上にＴｉ／Ｐｔ／Ａｕの積層金属膜
を、ｎ型電極３２としてＧａＡｓ基板１２の裏面にＡｕ
ＧｅＮｉ／Ａｕの積層金属膜を備えている。半導体レー
ザ素子１０の共振器長は、３００μｍであって、レーザ
前端面はａｓ−ｃｌｅａｖｅ、レーザ後端面はＰＣＶＤ
によりＨＲコーテイングが施されている。
層２０及びＡｌＮ（Ａｓ）層２２に沿って、更に、膜厚
０．１μｍのＧａＡｓ光閉じ込め層、Ｇａ0.8Ｉｎ0.2Ａ
ｓ量子井戸活性層、及び膜厚０．１μｍのＧａＡｓ光閉
じ込め層からなるＳＣＨ−ＭＱＷ２４、キャリア濃度が
１×１０18ｃｍ-3で膜厚１．５μｍのｐ−Ａｌ0.3Ｇａ
0.7Ａｓクラッド層２６、及びｐ−ＡｌＧａＡｓクラッ
ド層２６の凹部の底面（１００）面に沿って設けられた
幅２μｍの、キャリア濃度が３×１０19ｃｍ-3で膜厚
０．２μｍのｐ−ＧａＡｓコンタクト層２８を備えてい
る。また、半導体レーザ素子１０は、ｐ側電極３０とし
て、ｐ−ＧａＡｓコンタクト層２８及びｐ−ＡｌＧａＡ
ｓクラッド層２６上にＴｉ／Ｐｔ／Ａｕの積層金属膜
を、ｎ型電極３２としてＧａＡｓ基板１２の裏面にＡｕ
ＧｅＮｉ／Ａｕの積層金属膜を備えている。半導体レー
ザ素子１０の共振器長は、３００μｍであって、レーザ
前端面はａｓ−ｃｌｅａｖｅ、レーザ後端面はＰＣＶＤ
によりＨＲコーテイングが施されている。
【００１６】ｎ−ＡｌＧａＡｓクラッド層１８の凹部の
（１００）面に電気絶縁性の低いＡｌＡｓ（Ｎ）層２０
が形成されているので、注入電流が流れるが、一方、
（１１１）Ａ面には電気絶縁性の高いＡｌ（Ａｓ）Ｎ層
２２が形成されているために、電流が流れない。この結
果、ＡｌＡｓ（Ｎ）層２０及びＡｌＮ（Ａｓ）層２２上
に形成されているＳＣＨ−ＭＱＷ２４では、凹部底の平
坦な２μｍ幅の活性層領域にのみ電流が流れ、それ以外
の領域には余分な漏れ電流が流れなくなる。よって、し
きい値電流が、埋め込み型の狭ストライプ型半導体レー
ザ素子と同じ程度に低くなる。また、ＡｌＮは、ＡｌＡ
ｓに比べて、バンドギャップが大きいため、屈折率もＡ
ｌＮの方が小さくなる。図１のような構成の半導体レー
ザ素子１０は、凹部のＧａＩｎＡｓ活性層が屈折率の低
いＡｌＮ（Ａｓ）層２２で囲まれているので、活性層が
屈折率の低い層で囲まれた屈折率導波路型半導体レーザ
素子となる。これにより、横モードも安定な単一モード
が得られる。
（１００）面に電気絶縁性の低いＡｌＡｓ（Ｎ）層２０
が形成されているので、注入電流が流れるが、一方、
（１１１）Ａ面には電気絶縁性の高いＡｌ（Ａｓ）Ｎ層
２２が形成されているために、電流が流れない。この結
果、ＡｌＡｓ（Ｎ）層２０及びＡｌＮ（Ａｓ）層２２上
に形成されているＳＣＨ−ＭＱＷ２４では、凹部底の平
坦な２μｍ幅の活性層領域にのみ電流が流れ、それ以外
の領域には余分な漏れ電流が流れなくなる。よって、し
きい値電流が、埋め込み型の狭ストライプ型半導体レー
ザ素子と同じ程度に低くなる。また、ＡｌＮは、ＡｌＡ
ｓに比べて、バンドギャップが大きいため、屈折率もＡ
ｌＮの方が小さくなる。図１のような構成の半導体レー
ザ素子１０は、凹部のＧａＩｎＡｓ活性層が屈折率の低
いＡｌＮ（Ａｓ）層２２で囲まれているので、活性層が
屈折率の低い層で囲まれた屈折率導波路型半導体レーザ
素子となる。これにより、横モードも安定な単一モード
が得られる。
【００１７】半導体レーザ素子の作製方法の実施形態例 本実施形態例は、本発明に係る半導体レーザ素子の作製
方法を上述の半導体レーザ素子１０の作製に適用した実
施形態の一例であって、図２（ａ）から（ｃ）及び図３
（ｄ）から（ｅ）は、それぞれ、本実施形態例の方法に
従って半導体レーザ素子を作製する際の工程毎の断面図
である。まず、ｎ−ＧａＡｓ基板１２にフォトリソグラ
フィ処理及びエッチング加工を施して、図２（ａ）に示
すように、底面として（１００）面１４ａと、（１０
０）面１４ａの両縁からそれぞれ斜め上方に向かう側面
として（１１１）Ａ面１４ｂとからなる凹部１４を（１
００）面に形成する。凹部のピッチは長手方向に２５０
μｍとし、凹部の平坦底面である（１００）面１４ａの
幅は２μｍとし、凹部の高さ方向の段差、即ち（１１
１）Ａ面１４ｂの下端と上端との差は２μｍとする。
方法を上述の半導体レーザ素子１０の作製に適用した実
施形態の一例であって、図２（ａ）から（ｃ）及び図３
（ｄ）から（ｅ）は、それぞれ、本実施形態例の方法に
従って半導体レーザ素子を作製する際の工程毎の断面図
である。まず、ｎ−ＧａＡｓ基板１２にフォトリソグラ
フィ処理及びエッチング加工を施して、図２（ａ）に示
すように、底面として（１００）面１４ａと、（１０
０）面１４ａの両縁からそれぞれ斜め上方に向かう側面
として（１１１）Ａ面１４ｂとからなる凹部１４を（１
００）面に形成する。凹部のピッチは長手方向に２５０
μｍとし、凹部の平坦底面である（１００）面１４ａの
幅は２μｍとし、凹部の高さ方向の段差、即ち（１１
１）Ａ面１４ｂの下端と上端との差は２μｍとする。
【００１８】次いで、ＧａＡｓ基板１２をガスソースＭ
ＢＥ成長装置に搬入し、サーマルクリーニングの後、エ
ピタキシャル成長を行う。先ず、図２（ｂ）に示すよう
に、キャリア濃度が１×１０18ｃｍ-3のｎ−ＧａＡｓバ
ッファ層１６を膜厚０．３μｍで、続いて、キャリア濃
度が１×１０18ｃｍ-3のｎ−Ａｌ0.3Ｇａ0.7Ａｓクラッ
ド層１８を膜厚１．５μｍで成長させる。
ＢＥ成長装置に搬入し、サーマルクリーニングの後、エ
ピタキシャル成長を行う。先ず、図２（ｂ）に示すよう
に、キャリア濃度が１×１０18ｃｍ-3のｎ−ＧａＡｓバ
ッファ層１６を膜厚０．３μｍで、続いて、キャリア濃
度が１×１０18ｃｍ-3のｎ−Ａｌ0.3Ｇａ0.7Ａｓクラッ
ド層１８を膜厚１．５μｍで成長させる。
【００１９】次に、以下の成長プロセス条件で、ｎ−Ａ
ｌＧａＡｓクラッド層１８に形成された凹部に沿って、
クラッキングしたＡｓＨ3を照射しつつ、ラジカル窒素
及びアルミニウム原子を同時に照射することにより、図
２（ｃ）に示すように、（１００）面にはＮを殆ど含ま
ないＡｌＡｓ（Ｎ）層２０を成膜し、（１１１）Ａ斜面
にはＮを選択的に取り込み、その結果、Ａｓを殆ど含ま
ないＡｌＮ（Ａｓ）層２２を成膜する。平坦底面に成膜
するＮを殆ど含まないＡｌＡｓ（Ｎ）層の膜厚は、３ｎ
ｍ以上２００ｎｍ以下、例えば２０ｎｍであるように成
長プロセス条件を制御する。
ｌＧａＡｓクラッド層１８に形成された凹部に沿って、
クラッキングしたＡｓＨ3を照射しつつ、ラジカル窒素
及びアルミニウム原子を同時に照射することにより、図
２（ｃ）に示すように、（１００）面にはＮを殆ど含ま
ないＡｌＡｓ（Ｎ）層２０を成膜し、（１１１）Ａ斜面
にはＮを選択的に取り込み、その結果、Ａｓを殆ど含ま
ないＡｌＮ（Ａｓ）層２２を成膜する。平坦底面に成膜
するＮを殆ど含まないＡｌＡｓ（Ｎ）層の膜厚は、３ｎ
ｍ以上２００ｎｍ以下、例えば２０ｎｍであるように成
長プロセス条件を制御する。
【００２０】成長プロセス条件 成長方法 ：ガスソースＭＢＥ法 ＡｓＨ3の分圧 ：５×１０-5Torr ラジカル窒素の分圧 ：６×１０-6Torr アルミニウム原子の分圧 ４×１０-7Torr 成長温度 ４５０℃
【００２１】続いて、図３（ｄ）に示すように、ＡｌＡ
ｓ（Ｎ）層２０及びＡｌ（Ａｓ）Ｎ層２２上に、膜厚
０．１μｍのＧａＡｓ光閉じ込め層、Ｇａ0.8Ｉｎ0.2Ａ
ｓ量子井戸活性層、及び膜厚０．１μｍのＧａＡｓ光閉
じ込め層からなるＳＣＨ−ＭＱＷ２４、キャリア濃度が
１×１０18ｃｍ-3で膜厚１．５μｍのｐ−Ａｌ0.3Ｇａ0
.7Ａｓクラッド層２６、及びキャリア濃度が３×１０19
ｃｍ-3で膜厚０．２μｍのｐ−ＧａＡｓコンタクト層２
８を、順次、成長させる。次いで、図３（ｅ）に示すよ
うに、フォトリソグラフィ処理とエッチング加工によ
り、ｐ−ＡｌＧａＡｓクラッド層２６の凹部の２μｍ幅
の平坦底面上にのみ、ｐ−ＧａＡｓコンタクト層２８を
残す。次いで、図１に示すように、ｐ−ＧａＡｓコンタ
クト層２８及びｐ−ＡｌＧａＡｓクラッド層２６上にＴ
ｉ／Ｐｔ／Ａｕの積層金属膜を蒸着して、ｐ側電極３０
を形成する。更に、ＧａＡｓ基板１２の裏面を研磨して
８０μｍ程度の板厚に調整した後、ＡｕＧｅＮｉ／Ａｕ
の積層金属膜を蒸着して、ｎ側電極３２を形成する。
ｓ（Ｎ）層２０及びＡｌ（Ａｓ）Ｎ層２２上に、膜厚
０．１μｍのＧａＡｓ光閉じ込め層、Ｇａ0.8Ｉｎ0.2Ａ
ｓ量子井戸活性層、及び膜厚０．１μｍのＧａＡｓ光閉
じ込め層からなるＳＣＨ−ＭＱＷ２４、キャリア濃度が
１×１０18ｃｍ-3で膜厚１．５μｍのｐ−Ａｌ0.3Ｇａ0
.7Ａｓクラッド層２６、及びキャリア濃度が３×１０19
ｃｍ-3で膜厚０．２μｍのｐ−ＧａＡｓコンタクト層２
８を、順次、成長させる。次いで、図３（ｅ）に示すよ
うに、フォトリソグラフィ処理とエッチング加工によ
り、ｐ−ＡｌＧａＡｓクラッド層２６の凹部の２μｍ幅
の平坦底面上にのみ、ｐ−ＧａＡｓコンタクト層２８を
残す。次いで、図１に示すように、ｐ−ＧａＡｓコンタ
クト層２８及びｐ−ＡｌＧａＡｓクラッド層２６上にＴ
ｉ／Ｐｔ／Ａｕの積層金属膜を蒸着して、ｐ側電極３０
を形成する。更に、ＧａＡｓ基板１２の裏面を研磨して
８０μｍ程度の板厚に調整した後、ＡｕＧｅＮｉ／Ａｕ
の積層金属膜を蒸着して、ｎ側電極３２を形成する。
【００２２】ストライプ方向に共振器長を、例えば３０
０μｍで構成し、レーザ前端面をａｓ−ｃｌｅａｖｅ、
レーザ後端面をＰＣＶＤによりＨＲコーテイングする。
その後、凹部を中心として、２５０μｍピッチで半導体
レーザチップを切り出すことにより、半導体レーザ素子
を作製することができる。
０μｍで構成し、レーザ前端面をａｓ−ｃｌｅａｖｅ、
レーザ後端面をＰＣＶＤによりＨＲコーテイングする。
その後、凹部を中心として、２５０μｍピッチで半導体
レーザチップを切り出すことにより、半導体レーザ素子
を作製することができる。
【００２３】（１００）面にはＮを殆ど含まないＡｌＡ
ｓ（Ｎ）層が形成されているので、注入電流が（１０
０）面を通過して流れる一方、（１１１）Ａ面には電気
絶縁性の高いＡｌ（Ａｓ）Ｎ層２２が形成されているの
で、電流が（１１１）Ａ面を通過して流れない。従っ
て、本実施形態例の方法で作製した半導体レーザ素子で
は、平坦な２μｍ幅の活性層領域のみ電流が流れ、余分
な漏れ電流が流れなくなるので、しきい値電流が小さ
い。
ｓ（Ｎ）層が形成されているので、注入電流が（１０
０）面を通過して流れる一方、（１１１）Ａ面には電気
絶縁性の高いＡｌ（Ａｓ）Ｎ層２２が形成されているの
で、電流が（１１１）Ａ面を通過して流れない。従っ
て、本実施形態例の方法で作製した半導体レーザ素子で
は、平坦な２μｍ幅の活性層領域のみ電流が流れ、余分
な漏れ電流が流れなくなるので、しきい値電流が小さ
い。
【００２４】また、ＡｌＡｓに比べてＡｌＮはバンドギ
ャップが大きいため、屈折率もＡｌＮの方が小さくな
る。よって、本実施形態例の方法で作製した半導体レー
ザ素子１０は、凹部のＧａＩｎＡｓ活性層を屈折率の低
いＡｌ（Ａｓ）Ｎ層２２で囲んだ屈折率導波路型半導体
レーザ素子となるので、横モードも安定な単一モードが
得られる。このように、本実施形態例の方法によれば、
ＧａＡｓ基板上に屈折率導波型／内部電流狭窄型の半導
体レーザ素子を容易に作製することができる。更には、
本実施形態例の半導体レーザ素子の作製方法では、埋め
込みヘテロ型半導体レーザ素子の場合のように、半導体
レーザ素子の作製プロセス中に、活性層をエッチングす
ることにより活性層を大気に晒すというようなことがな
いので、活性層を酸化させないというメリットがあり、
高信頼性の半導体レーザ素子を実現することができる。
ャップが大きいため、屈折率もＡｌＮの方が小さくな
る。よって、本実施形態例の方法で作製した半導体レー
ザ素子１０は、凹部のＧａＩｎＡｓ活性層を屈折率の低
いＡｌ（Ａｓ）Ｎ層２２で囲んだ屈折率導波路型半導体
レーザ素子となるので、横モードも安定な単一モードが
得られる。このように、本実施形態例の方法によれば、
ＧａＡｓ基板上に屈折率導波型／内部電流狭窄型の半導
体レーザ素子を容易に作製することができる。更には、
本実施形態例の半導体レーザ素子の作製方法では、埋め
込みヘテロ型半導体レーザ素子の場合のように、半導体
レーザ素子の作製プロセス中に、活性層をエッチングす
ることにより活性層を大気に晒すというようなことがな
いので、活性層を酸化させないというメリットがあり、
高信頼性の半導体レーザ素子を実現することができる。
【００２５】実施形態例では、９８０ｎｍ帯レーザの例
を示したが、活性層の材料をＧａＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎ
ＡｓＳｂ、ＧａＩｎＮＡｓ、ＧａＩｎＮＡｓＳｂとし
て、クラッド層と光閉じ込め層をそれぞれの活性層に適
応した材料とすることにより、波長６００〜１６５０ｎ
ｍ帯の波長域をカバーできる。この際、ＡｌＡｓＮの電
流狭窄技術を実施形態例と同様に使うことができる。ま
た、本実施形態例では、ガスソースＭＢＥ法による成長
例を示したが、ＭＢＥ、ＣＢＥ、ＭＯＣＶＤ法でも良
い。
を示したが、活性層の材料をＧａＩｎＰ、ＡｌＧａＩｎ
Ｐ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎ
ＡｓＳｂ、ＧａＩｎＮＡｓ、ＧａＩｎＮＡｓＳｂとし
て、クラッド層と光閉じ込め層をそれぞれの活性層に適
応した材料とすることにより、波長６００〜１６５０ｎ
ｍ帯の波長域をカバーできる。この際、ＡｌＡｓＮの電
流狭窄技術を実施形態例と同様に使うことができる。ま
た、本実施形態例では、ガスソースＭＢＥ法による成長
例を示したが、ＭＢＥ、ＣＢＥ、ＭＯＣＶＤ法でも良
い。
【００２６】
【発明の効果】本発明の半導体レーザ素子は、ＧａＡｓ
基板の（１００）面上に形成された導電性のＡｌＡｓ
（Ｎ）層と、（Ｎ１１）Ａ面に形成され、ＡｌＡｓ
（Ｎ）層よりＮ含有率が高く、従って電気絶縁性の高い
Ａｌ（Ａｓ）Ｎ層とからなるＡｌＡｓＮ電流狭窄構造と
を備えている。本発明は、凹部の（１００）面の幅を狭
くすることにより、注入電流の広がりを防止して、しき
い値電流を低下させることができるので、しきい値電流
が低い、狭ストライプ型の内部電流狭窄構造を有するＧ
ａＡｓ系半導体レーザ素子を実現している。また、本発
明に係る半導体レーザ素子は、凹部のＧａＩｎＡｓ活性
層を屈折率の低いＡｌ（Ａｓ）Ｎ層２２で囲むことによ
り、屈折率導波路型半導体レーザ素子の構成と同じ構成
を有するので、横モードも安定な単一モードが得られ
る。本発明方法によれば、ＧａＡｓ基板上に屈折率導波
型／内部電流狭窄型の半導体レーザ素子を容易に作製す
ることができ、しかも、埋め込みヘテロ型半導体レーザ
素子の場合のように、半導体レーザ素子の作製プロセス
中に、活性層をエッチングすることにより活性層を大気
に晒すというようなことがないので、活性層を酸化させ
ないというメリットがあり、動作の高信頼性を実現する
ことができる。
基板の（１００）面上に形成された導電性のＡｌＡｓ
（Ｎ）層と、（Ｎ１１）Ａ面に形成され、ＡｌＡｓ
（Ｎ）層よりＮ含有率が高く、従って電気絶縁性の高い
Ａｌ（Ａｓ）Ｎ層とからなるＡｌＡｓＮ電流狭窄構造と
を備えている。本発明は、凹部の（１００）面の幅を狭
くすることにより、注入電流の広がりを防止して、しき
い値電流を低下させることができるので、しきい値電流
が低い、狭ストライプ型の内部電流狭窄構造を有するＧ
ａＡｓ系半導体レーザ素子を実現している。また、本発
明に係る半導体レーザ素子は、凹部のＧａＩｎＡｓ活性
層を屈折率の低いＡｌ（Ａｓ）Ｎ層２２で囲むことによ
り、屈折率導波路型半導体レーザ素子の構成と同じ構成
を有するので、横モードも安定な単一モードが得られ
る。本発明方法によれば、ＧａＡｓ基板上に屈折率導波
型／内部電流狭窄型の半導体レーザ素子を容易に作製す
ることができ、しかも、埋め込みヘテロ型半導体レーザ
素子の場合のように、半導体レーザ素子の作製プロセス
中に、活性層をエッチングすることにより活性層を大気
に晒すというようなことがないので、活性層を酸化させ
ないというメリットがあり、動作の高信頼性を実現する
ことができる。
【図１】実施形態例の半導体レーザ素子の構成を示す断
面図である。
面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態
例の方法に従って半導体レーザ素子を作製する際の工程
毎の断面図である。
例の方法に従って半導体レーザ素子を作製する際の工程
毎の断面図である。
【図３】図３（ｄ）から（ｅ）は、それぞれ、図２
（ｃ）に続いて、実施形態例の方法に従って半導体レー
ザ素子を作製する際の工程毎の断面図である。
（ｃ）に続いて、実施形態例の方法に従って半導体レー
ザ素子を作製する際の工程毎の断面図である。
１０ 実施形態例の半導体レーザ素子 １２ ＧａＡｓ基板 １４ 凹部 １４ａ （１００）面 １４ｂ （１１１）Ａ面 １６ ｎ−ＧａＡｓバッファ層 １８ ｎ−Ａｌ0.3Ｇａ0.7Ａｓクラッド層 ２０ ＡｌＡｓ（Ｎ）層 ２２ ＡｌＮ（Ａｓ）層 ２４ ＳＣＨ−ＭＱＷ ２６ ｐ−Ａｌ0.3Ｇａ0.7Ａｓクラッド層 ２８ ｐ−ＧａＡｓコンタクト層 ３０ ｐ側電極 ３２ ｎ型電極
Claims (5)
- 【請求項１】 底面として設けられた（１００）面と、
（１００）面の両縁からそれぞれ側面として斜め上方に
向かう（Ｎ１１）Ａ面（Ｎ；整数）とからなる凹部を
（１００）面に有する段差基板として形成されたＧａＡ
ｓ基板と、 ＧａＡｓ基板上に直接、又はＧａＡｓ基板上に化合物半
導体層を介して、ＧａＡｓ基板の（１００）面上に形成
されたＡｌＡｓ（Ｎ）層と、（Ｎ１１）Ａ面に形成さ
れ、ＡｌＡｓ（Ｎ）層よりＮ含有率が高く、Ａｓ含有率
が低いＡｌ（Ａｓ）Ｎ層とからなるＡｌＡｓＮ電流狭窄
構造とを備えていることを特徴とする半導体レーザ素
子。 - 【請求項２】 （Ｎ１１）Ａ面（Ｎ；整数）のＮが１で
あって、（１００）面上にはＡｌＡｓ（Ｎ）層が形成さ
れ、段差基板の（１１１）Ａ面上にはＡｌ（Ａｓ）Ｎ層
が形成されていることを特徴とする請求項１に記載の半
導体レーザ素子。 - 【請求項３】 凹部の（１００）面の幅は２μｍ以下で
あり、（Ｎ１１）Ａ面の下端と上端との高低差は２μｍ
以上であることを特徴とする請求項１又は２に記載の半
導体レーザ素子。 - 【請求項４】 半導体レーザ素子の活性層が、ＧａＩｎ
Ｐ、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩ
ｎＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＡｓ及びＧａＩ
ｎＮＡｓＳｂのいずれかで形成されていることを特徴と
する請求項１に記載の半導体レーザ素子。 - 【請求項５】 ＡｌＡｓ（Ｎ）層とＡｌ（Ａｓ）Ｎ層と
の組み合わせによる電流狭窄構造を有する半導体レーザ
素子の作製方法であって、 底面として設けられた（１００）面と、（１００）面の
両縁からそれぞれ側面として斜め上方に向かう（Ｎ１
１）Ａ面（Ｎ；整数）とからなる凹部をＧａＡｓ基板の
（１００）面に形成する工程と、 ＧａＡｓ基板上に直接、又はＧａＡｓ基板上に化合物半
導体層を介して、クラッキングしたＡＨ3 を照射しつ
つ、ラジカル窒素及びアルミニウム原子を同時に照射し
て、（１００）面上にＡｌＡｓ（Ｎ）層を成膜し、（Ｎ
１１）Ａ面上にＡｌＡｓ（Ｎ）層よりＮ含有率が高く、
Ａｓ含有率が低いＡｌ（Ａｓ）Ｎ層を成膜する工程とを
備えていることを特徴とする半導体レーザ素子の作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266796A JP4531955B2 (ja) | 2000-09-04 | 2000-09-04 | 半導体レーザ素子及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266796A JP4531955B2 (ja) | 2000-09-04 | 2000-09-04 | 半導体レーザ素子及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076517A true JP2002076517A (ja) | 2002-03-15 |
| JP4531955B2 JP4531955B2 (ja) | 2010-08-25 |
Family
ID=18753824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266796A Expired - Fee Related JP4531955B2 (ja) | 2000-09-04 | 2000-09-04 | 半導体レーザ素子及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4531955B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259566A (ja) * | 1992-03-11 | 1993-10-08 | Fujitsu Ltd | 半導体発光装置 |
| JPH0645708A (ja) * | 1991-09-20 | 1994-02-18 | Fujitsu Ltd | ストライプレーザダイオードおよびその製造方法 |
| JPH0715088A (ja) * | 1993-04-28 | 1995-01-17 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| JPH08274376A (ja) * | 1995-03-15 | 1996-10-18 | Texas Instr Inc <Ti> | シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター |
| JPH09283857A (ja) * | 1996-04-11 | 1997-10-31 | Ricoh Co Ltd | 半導体の製造方法及び半導体素子 |
| JP2000124553A (ja) * | 1998-10-16 | 2000-04-28 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
-
2000
- 2000-09-04 JP JP2000266796A patent/JP4531955B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645708A (ja) * | 1991-09-20 | 1994-02-18 | Fujitsu Ltd | ストライプレーザダイオードおよびその製造方法 |
| JPH05259566A (ja) * | 1992-03-11 | 1993-10-08 | Fujitsu Ltd | 半導体発光装置 |
| JPH0715088A (ja) * | 1993-04-28 | 1995-01-17 | Sharp Corp | 半導体レーザ素子およびその製造方法 |
| JPH08274376A (ja) * | 1995-03-15 | 1996-10-18 | Texas Instr Inc <Ti> | シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター |
| JPH09283857A (ja) * | 1996-04-11 | 1997-10-31 | Ricoh Co Ltd | 半導体の製造方法及び半導体素子 |
| JP2000124553A (ja) * | 1998-10-16 | 2000-04-28 | Fujitsu Ltd | 半導体レーザ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4531955B2 (ja) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| JP3653169B2 (ja) | 窒化ガリウム系半導体レーザ素子 | |
| US7687290B2 (en) | Method for manufacturing semiconductor optical device | |
| US6707071B2 (en) | Semiconductor light-emitting device | |
| JPH07235732A (ja) | 半導体レーザ | |
| JP2000312054A (ja) | 半導体素子の製造方法、及び半導体素子 | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| US8802468B2 (en) | Semiconductor light emitting device and fabrication method for semiconductor light emitting device | |
| JPH06112594A (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JP2002076502A (ja) | 半導体レーザ素子 | |
| JP3234799B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP3864634B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP4748646B2 (ja) | フォトニック結晶レーザおよび光伝送システム | |
| JP4876428B2 (ja) | 半導体発光素子 | |
| JP4935676B2 (ja) | 半導体発光素子 | |
| JPH11340573A (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP2001244560A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
| JPH10303505A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JP4531955B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JP2556270B2 (ja) | 歪量子井戸型半導体レーザ | |
| JP2000294877A (ja) | 高出力半導体レーザ及びその製造方法 | |
| JP2001237499A (ja) | 半導体発光素子の製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100521 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |