JP7387821B2 - 発光積層構造体およびそれを備えたディスプレイ素子 - Google Patents

発光積層構造体およびそれを備えたディスプレイ素子 Download PDF

Info

Publication number
JP7387821B2
JP7387821B2 JP2022106571A JP2022106571A JP7387821B2 JP 7387821 B2 JP7387821 B2 JP 7387821B2 JP 2022106571 A JP2022106571 A JP 2022106571A JP 2022106571 A JP2022106571 A JP 2022106571A JP 7387821 B2 JP7387821 B2 JP 7387821B2
Authority
JP
Japan
Prior art keywords
epitaxial
electrode
light
stack
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022106571A
Other languages
English (en)
Other versions
JP2022141706A (ja
Inventor
ヒョン チェ，ジョン
ギュ ジャン，ソン
ジュン イ，ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022141706A publication Critical patent/JP2022141706A/ja
Application granted granted Critical
Publication of JP7387821B2 publication Critical patent/JP7387821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明の例示的な実施例は、発光積層構造体（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｓｔａｃｋｅｄ ｓｔｒｕｃｔｕｒｅ）およびそれを含むディスプレイ素子（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）に関し、より詳細には、積層構造体を備えたマイクロ発光素子およびそれを備えたディスプレイ装置に関する。
発光ダイオードは、ディスプレイ装置、自動車ランプ、および一般照明などの様々な分野で無機光源として広く用いられてきた。長寿命、低電力消費、速い応答速度などの利点により、発光ダイオードは、従来の光源を急激に代替してきた。
一方、関連技術のダイオードは、ディスプレイ装置においてバックライト光源として主に用いられてきた。しかし、近年、マイクロＬＥＤディスプレイは、発光ダイオードを用いて画像を直接実現する次世代ディスプレイとして開発されてきた。
一般に、ディスプレイ装置は、青色、緑色、および赤色の混合色相を用いて種々の色相を実現する。ディスプレイ装置は、種々の画像を有する画像を実現するための複数のピクセル（ｐｉｘｅｌ）を含み、それぞれのピクセルは、青色、緑色、および赤色のサブピクセル（ｓｕｂｐｉｘｅｌ）を含む。特定のピクセルの色相はサブピクセルの色相によって決定され、画像は、これらのサブピクセルの組み合わせにより実現される。また、ＬＥＤを用いたディスプレイ素子は、通常、最終基板上に個別的に成長された赤色、緑色、および青色のＬＥＤ構造を形成することで製造される場合があり、これは、製造工程の複雑さを増加させる場合がある。
マイクロＬＥＤディスプレイの場合、それぞれのサブピクセルに対応するマイクロＬＥＤが二次元の平面上に配列される。したがって、１つの基板上に多数のマイクロＬＥＤが配置される必要がある。しかしながら、マイクロＬＥＤは、表面積が１０，０００μｍ2以下の非常に小さいサイズを有するため、かかる小さいサイズにより、様々な問題がある。特に、サイズの小さい発光ダイオードは取り扱いにくく、ディスプレイパネルに、特に、数十万若しくは数百万を超える発光ダイオードを実装することは容易ではない。また、実装されたマイクロＬＥＤのうち、欠陥のあるＬＥＤを良好なＬＥＤで入れ替えることも容易ではない。
また、サブピクセルが二次元の平面上に配列されるため、青色、緑色、および赤色のサブピクセルを含む１つのピクセルが占める面積が相対的に増加する。これにより、限定された領域内にサブピクセルを配列するためには、それぞれのサブピクセルの面積を減少させる必要があるが、発光面積の減少により、輝度の低下が誘発され得る。
本背景部分に開示された上記の情報は、本発明の概念の背景を理解するためのものにすぎず、したがって、先行技術を構成しない情報を含み得る。
本発明の原理および幾つかの例示的な実現例に係る発光積層構造体は、ピクセル面積を増加させることなく、それぞれのサブピクセルの発光面積を増加させることができる。
本発明の原理および幾つかの例示的な実現例によって構成された発光ダイオードおよび該発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、改善された色純度および色再現を提供する。
本発明の原理および幾つかの例示的な実現例によって構成された発光ダイオードおよび該発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、構成要素間の接続性を改善し、および／または製造煩雑性を減少させることができる単純な構造を有する。
例示的な実施例に係る発光積層構造体は、重なって配置され、それぞれが互いに異なる波長帯域の光を第１方向に放出するように構成された複数のエピタキシャルサブユニット（ｅｐｉｔａｘｉａｌ ｓｕｂ－ｕｎｉｔ）と、エピタキシャルサブユニットに共通電圧および発光信号を印加するようにエピタキシャルサブユニットの下に配置された複数の接触部と、を含む。
発光積層構造体は、エピタキシャルサブユニットの下に配置され、接触部に接続された配線（ｗｉｒｉｎｇ）を有する基板をさらに含むことができる。
エピタキシャルサブユニットは、基板上に順に配置された第１エピタキシャルスタック（ｆｉｒｓｔ ｅｐｉｔａｘｉａｌ ｓｔａｃｋ）、第２エピタキシャルスタック（ｓｅｃｏｎｄ ｅｐｉｔａｘｉａｌ ｓｔａｃｋ）、および第３エピタキシャルスタック（ｔｈｉｒｄ ｅｐｉｔａｘｉａｌ ｓｔａｃｋ）を含むことができる。
接触部は、第１、第２、および第３エピタキシャルスタックに共通電圧を印加するための共通接触部を含むことができ、第１接触部、第２接触部、および第３接触部は、それぞれ第１、第２、および第３エピタキシャルスタックに発光信号を印加することができる。
第１、第２、および第３エピタキシャルスタックは、それぞれｐ型半導体層、活性層、およびｎ型半導体層を含むことができ、共通接触部は、第１、第２、および第３エピタキシャルスタックのｐ型半導体層に接続され、第１、第２、および第３接触部は、それぞれ第１、第２、および第３エピタキシャルスタックのｎ型半導体層に接続されることができる。
第１エピタキシャルスタックは、第１エピタキシャルスタックのｎ型半導体層を露出させる窪み（ｒｅｃｅｓｓ）を有することができ、第１接触部は、その窪みで第１エピタキシャルスタックの露出したｎ型半導体層に接続されることができる。
第１接触部は、第１エピタキシャルスタックの下に配置された第１パッド電極を含むことができ、第１パッド電極は、窪みよりも大きい幅を有することができる。
第１接触部は、第１パッド電極の下に配置された第１パッドをさらに含むことができ、第１パッドは窪みよりも大きい幅を有する。
第２接触部および第３接触部は、それぞれ第１エピタキシャルスタックの下に配置された第２パッド電極および第３パッド電極を含むことができる。
共通接触部は、第１エピタキシャルスタックの下に配置された共通パッド電極を含むことができる。
共通パッド電極、第１、第２、および第３パッド電極は、実質的に同一の物質を含むことができ、同一層上に配置される。
第２および第３エピタキシャルスタックのｎ型半導体層の少なくとも１つは、その一面に形成された凹凸パターンを有することができる。
発光積層構造体は、第１、第２、および第３エピタキシャルスタックのｐ型半導体層にそれぞれ接続された第１ｐ型電極、第２ｐ型電極、および第３ｐ型電極をさらに含むことができる。
第１ｐ型電極は、基板と第１エピタキシャルスタックとの間に配置されることができる。
第２ｐ型電極は、第１エピタキシャルスタックと第２エピタキシャルスタックとの間に配置されることができ、第３ｐ型電極は、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に配置されることができる。
第２ｐ型電極および第３ｐ型電極の少なくとも１つは、透明導電性物質を含むことができる。
第２および第３エピタキシャルスタックの少なくとも１つは第１コンタクトホールを有することができ、第２および第３ｐ型電極の少なくとも１つは、第１コンタクトホールの直径と異なる直径を有する第２コンタクトホールを有することができる。
エピタキシャルサブユニットの少なくとも１つは、表面積が約１０，０００μｍ２以下のマイクロＬＥＤを含むことができる。
エピタキシャルサブユニットは、基板上に配置され、第１色相の光を放出するように構成された第１エピタキシャルサブユニットと、第１エピタキシャルサブユニット上に配置され、第１色相の光と異なる波長帯域を有する第２色相の光を放出するように構成された第２エピタキシャルサブユニットと、第２エピタキシャルサブユニット上に配置され、第１および第２色相の光と異なる波長帯域を有する第３色相の光を放出するように構成された第３エピタキシャルサブユニットと、を含むことができる。
第１色相の光、第２色相の光、および第３色相の光は、それぞれ赤色光、緑色光、および青色光であることができる。
発光積層構造体は、第１エピタキシャルサブユニットと第２エピタキシャルサブユニットとの間に配置された第１波長通過フィルタをさらに含むことができる。
発光積層構造体は、第２エピタキシャルサブユニットと第３エピタキシャルサブユニットとの間に配置された第２波長通過フィルタをさらに含むことができる。
配線は、第１、第２、および第３エピタキシャルサブユニットのｎ型半導体層にそれぞれ発光信号を印加するための第１信号ライン、第２信号ライン、および第３信号ラインを含むことができる。
エピタキシャルサブユニットから放出された光は互いに異なるエネルギー帯域を有し、その光のエネルギー帯域は、第１方向に沿って増加することができる。
エピタキシャルサブユニットは独立して駆動可能であってもよい。
下部のエピタキシャルサブユニットから放出された光が、上部のエピタキシャルサブユニットを介して透過されるように構成されることができる。
エピタキシャルサブユニットのそれぞれは、下部のエピタキシャルスタックから放出された光の少なくとも約８０％を透過するように構成されることができる。
ディスプレイ素子は複数のピクセルを含み、ピクセルの少なくとも１つは、例示的な実現例に係る発光積層構造体を含むことができる。
ディスプレイ素子は、パッシブマトリックス方式により駆動されるように構成されることができる。
ディスプレイ素子は、アクティブマトリックス方式により駆動されるように構成されることができる。
例示的な実現例に係る発光積層構造体は、重なって配置され、それぞれ互いに異なる波長帯域を有する有色光を放出するように構成された複数のエピタキシャルサブユニットと、隣接したエピタキシャルサブユニットの間に配置され、そのエピタキシャルサブユニットに接続された共通電極と、を含み、エピタキシャルサブユニットの発光領域は互いに重なり合う。
エピタキシャルサブユニットは、順に重なって配置された第１エピタキシャルスタック、第２エピタキシャルスタック、および第３エピタキシャルスタックを含むことができる。
共通電極は、ｉ）第１エピタキシャルスタックと第２エピタキシャルスタックとの間、およびｉｉ）第２エピタキシャルスタックと第３エピタキシャルスタックとの間、のうち１つの間に配置された共有電極（ｓｈａｒｅｄ ｅｌｅｃｔｒｏｄｅ）を含むことができる。
発光積層構造体は、共通電圧および発光信号を印加するようにエピタキシャルサブユニット上に配置された接触部をさらに含むことができ、その接触部は、第１、第２、および第３エピタキシャルスタックに共通電圧を印加するための共通接触部と、第１、第２、および第３エピタキシャルスタックに発光信号を印加するための第１接触部、第２接触部、および第３接触部と、を含むことができる。
発光積層構造体は、第１、第２、および第３エピタキシャルスタックにそれぞれ発光信号を印加するための第１信号ライン、第２信号ライン、および第３信号ラインと、第１、第２、および第３エピタキシャルスタックに共通電圧を印加する共通ラインと、をさらに含むことができ、第１、第２、および第３信号ラインは、それぞれ第１、第２、および第３接触部に接続されることができ、共通ラインは共通接触部に接続されることができる。
第１、第２、および第３信号ラインは第１方向に延伸し、共通ラインは、第１方向と交差する第２方向に延伸することができる。
共通接触部は、第１、第２、および第３エピタキシャルスタックにそれぞれ共通電圧を印加するための第１共通コンタクト電極、第２共通コンタクト電極、および第３共通コンタクト電極を含むことができ、第２および第３共通コンタクト電極は共有電極を含むことができる。
第１、第２、および第３エピタキシャルスタックはそれぞれ、ｐ型半導体層、活性層、およびｎ型半導体層を含むことができる。
第２エピタキシャルスタックにおけるｎ型半導体層、活性層、およびｐ型半導体層の積層順序は、第１および第３エピタキシャルスタックの少なくとも１つにおける積層順序と異なることができる。
共有電極は、第２エピタキシャルスタックのｐ型半導体層および第３エピタキシャルスタックのｐ型半導体層と直接接触することができる。
第２エピタキシャルスタックにおいて、ｐ型半導体層、活性層、およびｎ型半導体層が連続して積層されることができ、第３エピタキシャルスタックにおいて、ｎ型半導体層、活性層およびｐ型半導体層が連続して積層されることができる。
共有電極は、第２エピタキシャルスタックのｎ型半導体層および第３エピタキシャルスタックのｎ型半導体層と直接接触することができる。
発光積層構造体は、第２共通コンタクト電極と前記第３共通コンタクト電極との間に配置された波長通過フィルタをさらに含むことができる。
第２および第３共通コンタクト電極は、波長通過フィルタに設けられているコンタクトホールを介して互いに接続されることができる。
第１共通コンタクト電極は、第１エピタキシャルスタックの下に配置されることができる。
発光積層構造体は、第１、第２、および第３エピタキシャルスタックを覆う絶縁層をさらに含むことができ、この場合、第１共通コンタクト電極は、その絶縁層に形成されているコンタクトホールを介して第２および第３共通コンタクト電極に接続されることができる。
エピタキシャルサブユニットから放出された光のエネルギー帯域は、最下部のエピタキシャルサブユニットから最上部のエピタキシャルサブユニットに向かって増加することができる。
エピタキシャルサブユニットは独立して駆動可能であってもよい。
下部のエピタキシャルサブユニットから放出された光は、上部のエピタキシャルサブユニットを介して透過されるように構成されることができる。
エピタキシャルサブユニットのそれぞれは、下部のエピタキシャルサブユニットから放出された光の少なくとも約８０％を透過するように構成されることができる。
エピタキシャルサブユニットは、基板上に配置され、第１色相の光を放出するように構成された第１エピタキシャルスタックと、第１エピタキシャルスタック上に配置され、第１色相の光と異なる波長帯域を有する第２色相の光を放出するように構成された第２エピタキシャルスタックと、第２エピタキシャルスタック上に配置され、第１および第２色相の光と異なる波長帯域を有する第３色相の光を放出するように構成された第３エピタキシャルスタックと、を含むことができる。
第１色相の光、第２色相の光、および第３色相の光は、それぞれ赤色光、緑色光、および青色光であることができる。
発光積層構造体は、第１エピタキシャルスタックと第２エピタキシャルスタックとの間に配置された第１波長通過フィルタをさらに含むことができる。
発光積層構造体は、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に配置された第２波長通過フィルタをさらに含むことができる。
第１～第３エピタキシャルスタックの少なくとも１つは、その一面に形成された凹凸パターンを有することができる。
ディスプレイ素子は複数のピクセルを含むことができ、そのピクセルの少なくとも１つは、例示的な実施例に係る発光積層構造体を含むことができる。
ディスプレイ素子は、パッシブマトリックス方式により駆動されることができる。
ディスプレイ装置は、アクティブマトリックス方式により駆動されることができる。
例示的な実施例に係るディスプレイ装置は、薄膜トランジスタ（ＴＦＴ）基板と、ＴＦＴ基板の上面に配置された電極パッドと、ＴＦＴ基板上に配置された第１発光ダイオード（ＬＥＤ）サブユニットと、第１ＬＥＤサブユニット上に配置された第２ＬＥＤサブユニットと、第２ＬＥＤサブユニット上に配置された第３ＬＥＤサブユニットと、第１、第２、および第３ＬＥＤサブユニットを電極パッドに電気的に接続するコネクタと、第１ＬＥＤサブユニットとＴＦＴ基板との間に配置され、第１、第２、および第３ＬＥＤサブユニットのｎ型半導体層に電気的に接続される第１層と、を含み、第１、第２、および第３ＬＥＤサブユニットは独立に駆動可能であり、第１ＬＥＤサブユニットで生成した光が、第２および第３ＬＥＤサブユニットを介してディスプレイ素子の外部に放出されるように構成され、第２ＬＥＤサブユニットで生成した光が、第３ＬＥＤサブユニットを介してディスプレイ素子の外部に放出されるように構成される。
第１、第２、および第３ＬＥＤサブユニットはそれぞれ、赤色、緑色、および青色光を放出するように構成された第１、第２、および第３ＬＥＤスタックを含むことができる。
ディスプレイ装置は、第１ＬＥＤサブユニットとＴＦＴ基板との間に配置され、電極パッドに固着（ｂｏｎｄ）されたパッドをさらに含むことができ、この場合、第１、第２、および第３ＬＥＤサブユニットのｐ型半導体層は、それぞれ互いに異なる電極パッドに電気的に接続されることができる。
パッドの少なくとも１つは、第１層に電気的に接続されることができる。
ディスプレイ装置は、パッドと第１ＬＥＤサブユニットとの間にそれぞれ配置された第２補助電極をさらに含むことができ、第２補助電極および第１層は、実質的に同一の物質を含むことができる。
第１層は、複数のピクセル領域上に連続的に配置された接地層（ｇｒｏｕｎｄ ｌａｙｅｒ）を含むことができる。
ディスプレイ装置は、第１ＬＥＤサブユニットのｐ型半導体層とオーミック接触する第１反射電極をさらに含むことができ、この場合、第１反射電極は第１層から絶縁されることができ、第１反射電極の一部は、第１層とＴＦＴ基板との間に介在される。
第１反射電極は、オーミック接触層および反射層を含むことができる。
ディスプレイ装置は、同一層上に配置され、反射層と同一の物質を含む第１補助電極をさらに含むことができる。
コネクタは、第１ＬＥＤサブユニットを貫通する第１下部コネクタ、第２下部コネクタ、および第３下部コネクタを含むことができ、第１下部コネクタは、第１ＬＥＤサブユニットのｎ型半導体層に電気的に接続され、第２下部コネクタおよび第３下部コネクタは、第１ＬＥＤサブユニットから電気的に絶縁され、電極パッドにそれぞれ電気的に接続される。
コネクタは、第２ＬＥＤサブユニットを貫通する第１中間コネクタ、第２中間コネクタ、および第３中間コネクタをさらに含むことができ、第１中間コネクタは、第２ＬＥＤサブユニットのｎ型半導体層を第１下部コネクタに電気的に接続することができ、第２中間コネクタは、第２ＬＥＤサブユニットのｐ型半導体層を第２下部コネクタに電気的に接続することができ、第３中間コネクタは、第２ＬＥＤサブユニットから電気的に絶縁され、第３下部コネクタに接続されることができる。
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在され、第２下部ＬＥＤサブユニットのｐ型半導体層とオーミック接触する第２透明電極をさらに含むことができ、この場合、第２下部コネクタは第２透明電極に接続されることができる。
コネクタは、第３ＬＥＤサブユニットを貫通する第１上部コネクタおよび第２上部コネクタをさらに含むことができ、第１上部コネクタは、第３ＬＥＤサブユニットのｎ型半導体層を第１中間コネクタに電気的に接続することができ、第２上部コネクタは、第３ＬＥＤサブユニットのｐ型半導体層を第３中間コネクタに電気的に接続することができる。
ディスプレイ装置は、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在され、第３ＬＥＤサブユニットのｐ型半導体層とオーミック接触する第３透明電極をさらに含むことができ、この場合、第２上部コネクタは第３透明電極に接続されることができる。
第１下部コネクタ、第１中間コネクタ、および第１上部コネクタは、実質的に垂直な方向に積層されることができ、第２下部コネクタおよび第２中間コネクタは、実質的に垂直な方向に積層されることができ、第３下部コネクタ、第３中間コネクタ、および第２上部コネクタは、実質的に垂直な方向に積層されることができる。
ディスプレイ装置は、第１ＬＥＤサブユニットで生成した光を透過し、第２ＬＥＤサブユニットで生成した光を反射するように、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在された第１カラーフィルタと、第１および第２ＬＥＤサブユニットで生成した光を透過し、第３ＬＥＤサブユニットで生成した光を反射するように、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在された第２カラーフィルタと、をさらに含むことができる。
ディスプレイ装置は、ＴＦＴ基板と第１ＬＥＤサブユニットとの間に介在されたアンダーフィル（ｕｎｄｅｒｆｉｌｌ）をさらに含むことができる。
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在された第１ボンディング層と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在された第２ボンディング層と、をさらに含むことができ、この場合、第１ボンディング層は、第１ＬＥＤサブユニットで生成した光を透過するように構成されることができ、第２ボンディング層は、第１ＬＥＤサブユニットおよび第２ＬＥＤサブユニットで生成した光を透過するように構成されることができる。
ディスプレイ装置は、第３ＬＥＤサブユニットの上に配置された導光体（ｌｉｇｈｔ ｇｕｉｄｅ）をさらに含むことができる。
ディスプレイ装置は、導光体上に配置されたマイクロレンズをさらに含むことができる。
ディスプレイ装置は、ＴＦＴ基板上に配置された複数の単位ピクセル（ｕｎｉｔ ｐｉｘｅｌ）をさらに含むことができ、この場合、単位ピクセルの少なくとも１つは、電極パッド、第１ＬＥＤサブユニット、第２ＬＥＤサブユニット、第３ＬＥＤサブユニット、コネクタ、および第１層を含むことができる。
単位ピクセルの少なくとも１つは、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含むことができる。
上述の一般的な説明および以下の詳細な説明は、何れも例示的且つ説明的なものであり、特許請求の範囲に記載の本発明についての追加の説明を提供するように意図されたものと理解されるべきである。
本発明の原理および幾つかの例示的な実現例に係る発光積層構造体は、ピクセル面積を増加させることなく、それぞれのサブピクセルの発光面積を増加させることができる。
本発明の原理および幾つかの例示的な実現例によって構成された発光ダイオードおよび該発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、改善された色純度および色再現を提供する。
本発明の原理および幾つかの例示的な実現例によって構成された発光ダイオードおよび該発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、構成要素間の接続性を改善し、および／または製造工程の複雑さを減少させることができる単純な構造を有する。
本発明の追加の理解を提供するために含まれ、且つ本明細書に組み込まれて本明細書の一部を構成する添付図面は、本発明の例示的な実施例を示し、以下の詳細な説明とともに、本発明の概念を説明する役割を有する。
例示的な実施例に係る発光積層構造体の概略的な断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係るディスプレイ素子の平面図である。 図７のＰ１部分の拡大平面図である。 例示的な実施例に係るディスプレイ素子を示したブロック図である。 例示的な実施例に係るパッシブ型ディスプレイ素子において、１つのサブピクセルを示した回路図である。 例示的な実施例に係るアクティブ型ディスプレイ素子において、１つのサブピクセルを示した回路図である。 例示的な実施例に係るピクセルの平面図である。 図１２のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを形成する方法を示した平面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係る対応する平面図のＩ－Ｉ’線に沿って切断した断面図である。 図２７ＡのＰ２に対応する部分を示した拡大断面図である。 図２７ＡのＰ２に対応する部分を示した拡大断面図である。 図２７ＡのＰ２に対応する部分を示した拡大断面図である。 図２７ＡのＰ２に対応する部分を示した拡大断面図である。 例示的な実施例に係る発光積層構造体の概略的な断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の断面図である。 例示的な実施例に係る発光積層構造体の概略的な断面図である。 例示的な実施例に係る発光積層構造体の概略的な断面図である。 例示的な実施例に係る発光積層構造体の概略的な断面図である。 例示的な実施例に係るディスプレイ素子の平面図である。 図４０のＰ１部分の拡大斜視図である。 例示的な実施例に係るディスプレイ素子のブロック図である。 例示的な実施例に係るパッシブ型ディスプレイ素子において、サブピクセルの回路図である。 例示的な実施例に係るアクティブ型ディスプレイ素子において、サブピクセルの回路図である。 例示的な実施例に係るピクセルの平面図である。 図４５のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図４７のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図４９のＩ－Ｉ’線に沿って切断した断面図である。 図４９のＩ－Ｉ’線に沿って切断した断面図である。 図４９のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 図５１のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図５３のＩ－Ｉ’線に沿って切断した断面図である。 図５３のＩ－Ｉ’線に沿って切断した断面図である。 図５３のＩ－Ｉ’線に沿って切断した断面図である。 図５３のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図５５のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に従って、基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。 図５７のＩ－Ｉ’線に沿って切断した断面図である。 例示的な実施例に係るディスプレイ装置の概略的な平面図である。 図５９ＡのＡ－Ｂ線に沿って切断した概略的な断面図である。 例示的な実施例に係るディスプレイ装置の概略的な回路図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図である。 例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な断面図である。 他の例示的な実施例に係るディスプレイ装置の概略的な平面図である。 他の例示的な実施例に係るディスプレイ装置の概略的な断面図である。 他の例示的な実施例に係るディスプレイ装置を示した概略的な平面図である。 他の例示的な実施例に係るディスプレイ装置を示した概略的な断面図である。 他の例示的な実施例に係るディスプレイ装置の概略的な断面図である。 他の例示的な実施例に係るディスプレイ装置を示した概略的な断面図である。 例示的な実施例に係るディスプレイ装置の概略的な断面図である。 例示的な実施例に係るディスプレイ装置の概略的な断面図である。 例示的な実施例に係るディスプレイ装置の概略的な断面図である。 例示的な実施例に係るディスプレイ装置の概略的な断面図である。 他の例示的な実施例に係るディスプレイ装置の概略的な断面図である。
以下の説明において、説明の目的のために、本発明の様々な例示的な実施例または実現例の完全な理解を提供するために、多数の特定の詳細事項が説明される。本明細書で用いられる「実施例」および「実現例」は、本明細書に開示された本発明の概念の１つ以上を利用するデバイスまたは方法の非制限的な例を示す相互交換可能な単語である。しかし、様々な例示的な実施例が、これらの特定の詳細事項を利用しないこともあり、１つ以上の等価配列体を利用して実施されることもあることは、明らかである。他の例において、公知の構造およびデバイスが、様々な例示的な実施例を不明瞭にすることを避けるために、ブロック図の形態で示される。また、様々な例示的な実施例は、互いに異なることがあるが、排他的である必要はない。例えば、例示的な実施例の特定の形状、構成、および特性は、本発明の概念を逸脱しない限り、他の例示的な実施例で使用または実現される場合がある。
他に明示しない限り、示された例示的な実施例は、本発明の概念が実際に実現され得る幾つかの方式の変化する詳細事項の例示的な特徴を提供するものと理解されるべきである。したがって、他に明示しない限り、様々な実施例の特徴部、構成要素、モジュール、層、膜、パネル、領域、および／または態様など（以下、個別的または集合的に「要素」と称される）は、本発明の概念を逸脱しない限り、他に組み合わせされ、分離され、相互交換され、および／または再配列されてもよい。
添付の図面における断面ハッチング、および／または陰影の使用は、一般に、隣接した要素間の境界を明確にするために提供される。このように、断面ハッチングまたは陰影の有無は、明示しない限り、要素の特定の材料、材料の状態量、寸法、割合、例示された要素間の共通性および／または任意の他の特性、属性、状態量などに対する如何なる選好度または要求度を伝えるものではなく、または表すものではない。また、添付の図面において、要素のサイズおよび相対的なサイズは、明確性および／または説明の目的のために誇張されることがある。例示的な実施例が異なって実現される場合、特定の工程順序は、説明された順序と異なって行われる場合がある。例えば、２つの連続して説明された工程が、実質的に同時に行われ、または説明された順序とは反対の順に行われる場合がある。また、同一の参照符号は同一の要素を表す。
層のような要素が、他の要素または層「上にある」か、それに「接続される」か、またはそれに「結合される」と言及される際には、上記の要素は、直接的に他の要素または層上にあるか、それに接続されるか、それに結合される場合があり、または、介在要素または層が存在する場合がある。しかし、要素または層が他の要素または層「上に直接あるか」、それに「直接接続されるか」、またはそれに「直接結合される」と言及された際には、介在要素または層が存在しない。そのために、「接続される」という用語は、介在要素がある状態またはない状態で、物理的な、電気的な、および／または流体的な接続を指す場合がある。また、Ｄ１軸、Ｄ２軸、およびＤ３軸は、ｘ、ｙ、およびｚ軸のような直交座標係の３つの軸に制限されず、より広い意味で解釈されてもよい。例えば、Ｄ１軸、Ｄ２軸、およびＤ３軸は、互いに直角であってもよく、または互いに直角ではない互いに異なる方向を表してもよい。本開示の目的のために、「Ｘ、Ｙ、およびＺのうち１つ以上」および「Ｘ、Ｙ、およびＺからなる群から選択される１つ以上」は、Ｘのみ、Ｙのみ、Ｚのみ、または、例えば、ＸＹＺ、ＸＹＹ、ＹＺ、およびＺＺなどのような、Ｘ、Ｙ、およびＺのうち２つ以上の任意の組み合わせと解釈されてもよい。本明細書で用いられる用語「および／または」は、結び付けられて記載された項目のうち１つ以上の任意のおよび全ての組み合わせを含む。
「第１」、「第２」などの用語が、様々な形態の要素を説明するために本明細書で用いられるが、これらの要素が、これらの用語によって限定されてはならない。これらの用語は、１つの要素を他の１つの要素と区別するために用いられる。したがって、以下で述べられる第１要素は、本開示の教示を逸脱しない範囲内で第２要素と命名され得る。
「下に」、「下側に」、「直下に」、「下部の」、「上に」、「上部の」、「上方に」、「より高い」、（例えば、「側壁」のように）「側部」などのような、空間的に相対的な用語は、説明の目的のために、そして、それにより、図面に示されたような１つの要素と他の要素（ら）との関係を説明するために、本明細書で用いられる場合がある。空間的に相対的な用語は、図面に示された方位に加え、使用、作動、および／または製造中の装置の互いに異なる方位を含むように意図される。例えば、図面で装置が回転されると、他の要素または特徴部の「下側に」または「下に」と説明された要素は、他の要素または特徴部の「上に」置かれるはずである。したがって、「下側に」という例示的な用語は、上および下の方位を共に含み得る。また、装置は、それ以外の方位に置かれることがあり（例えば、９０°回転され、または他の方位に置かれるなど）、このように、本明細書で用いられる空間的に相対的な用語は、その状況に応じて解釈されてもよい。
本明細書で用いられる専門用語は、特定の実施例を説明するためのものであって、限定的なものではない。本明細書で用いられる単数形は、文脈で明確にそうでないことを示さない限り、複数の形態も含む。また、本明細書で用いられる「備えている」、「備える」、「含んでいる」、および／または「含む」という用語は、言及された特徴、整数、ステップ、作動、要素、構成要素、および／またはそのグループの存在を明示するが、１つ以上の他の特徴、整数、ステップ、作動、要素、構成要素、および／またはそのグループの存在または付加を排除しない。また、本明細書で用いられる用語「実質的に」、「約」、およびその他の類似の用語は、程度を表す用語ではなく近似度を表す用語として用いられ、このように、当該技術分野において通常の知識を有する者により認識可能な、測定、計算、および／または提供された値の固有偏差を説明するために用いられる。
様々な例示的な実施例が、理想的な例示的な実施例および／または中間構造物の概略的な例示図である、断面および／または分解例示図を参照して以下で説明される。このように、例えば、製造技術および／または公差の結果として例示図の形状からの変形が予想され得る。したがって、本明細書に開示された例示的な実施例は、特定の示された領域の形状に限定されると解釈されてはならず、例えば、製造に起因して発生する形状における偏差を含むと解釈されるべきである。このように、図面に示された領域は、本質的に概略的であってもよく、この領域の形状は、デバイスの領域の実際の形状を反映しないこともあり、このように、必ずしも限定的であることを意図しない。
他に定義されない限り、本明細書で用いられる（技術的または科学的な用語を含む）全ての用語は、本開示が属する技術分野において通常の知識を有する者によって通常理解されるものと同一の意味を有する。通常用いられる辞書で定義された用語のような用語は、関連技術の事情でその意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想的であるか過度に形式的な観点で解釈されてはならない。
本願で用いられるように、例示的な実施例に係る発光積層構造体または発光ダイオードは、当該技術分野で知られているように、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含んでいてもよい。他の例示的な実施例において、マイクロＬＥＤは、特定の用途に応じて、約４，０００μｍ２未満、または約２，５００μｍ２未満の表面積を有する場合がある。また、発光素子は、フリップボンディング（ｆｌｉｐ ｂｏｎｄｉｎｇ）のような様々な構成で実装される場合があるため、本発明の概念は、第１、第２、および第３ＬＥＤスタックの特定の積層順序に制限されない。
図１は、例示的な実施例に係る発光積層構造体の概略的な断面図である。
図１を参照すると、例示的な実施例に係る発光積層構造体は、基板１０上に順に積層された複数のエピタキシャルスタックを含む。基板１０は前面および後面を有するプレートの形態で提供される。
エピタキシャルスタックは基板１０の前面に実装されることができ、基板１０は様々な形態で提供される場合がある。例えば、基板１０は絶縁物質で形成されることができる。基板１０の材料は、ガラス、石英、有機重合体、有機／無機複合物などを含むことができる。しかし、本発明の概念は、基板１０を形成する特定物質に制限されず、絶縁性を有する限り、種々の物質を含むことができる。例示的な実施例において、基板１０上に、それぞれのエピタキシャルスタックに発光信号および共通電圧を供給する配線部が配置されることができる。特に、それぞれのエピタキシャルスタックがアクティブマトリックス方式により駆動される場合、薄膜トランジスタを含む駆動要素が、配線部の他にも基板１０上にさらに配置されることができる。この場合、基板１０は、プリント回路基板または複合基板で形成されることができ、配線部および／または駆動要素は、ガラス、シリコン、石英、有機重合体、または有機／無機複合体上に形成される。
エピタキシャルスタックは、基板１０の前面に順に積層されることができる。複数のエピタキシャルスタックはそれぞれ光を放出する。
例示的な実施例において、エピタキシャルスタックの数は２つ以上であることができ、エピタキシャルスタックは、それぞれ異なる波長帯域の光を放出することができる。特に、エピタキシャルスタックは、異なるエネルギー帯域を有することができる。以下、発光積層構造体が、基板１０上に順に積層された３つのエピタキシャルスタック層２０、３０、および４０を含むと説明するが、本発明の概念が特定個数のエピタキシャルスタック層に制限されるものではない。
それぞれのエピタキシャルスタックは、様々な波長帯域のうち、可視光帯域の有色光を放出することができる。例示的な実施例において、最下部に配置されたエピタキシャルスタックから放出された光が、最も低いエネルギー帯域を有する、最も長い波長の有色光であることができる。その上に配置されたエピタキシャルスタックは、最下部から最上部に向かってより短い波長を有する有色光を順に放出することができる。このような方式により、最上部に配置されたエピタキシャルスタックから放出された光が、最も高いエネルギー帯域を有する、最も短い波長の有色光であることができる。例えば、第１エピタキシャルスタック２０は第１色相の光Ｌ１を放出することができ、第２エピタキシャルスタック３０は第２色相の光Ｌ２を放出することができ、第３エピタキシャルスタック４０は第３色相の光Ｌ３を放出することができる。ここで、第１～第３色相の光Ｌ１～Ｌ３は、互いに異なる色相の光に対応し、第１～第３色相の光Ｌ１～Ｌ３は、互いに異なる波長帯域の有色光であることができ、第１～第３色相の光Ｌ１～Ｌ３の波長は、順に短くなることができる。特に、第１～第３色相の光Ｌ１～Ｌ３は、互いに異なる波長帯域を有することができ、有色光は、そのエネルギーが、第１色相の光Ｌ１から第３色相の光Ｌ３に向かって高くなる短波長帯域を有することができる。
示された例示的な実施例において、第１色相の光Ｌ１は赤色光であり、第２色相の光Ｌ２は緑色光であり、そして第３色相の光Ｌ３は青色光であることができる。しかし、本発明の概念がこれに制限されるものではない。
発光積層構造体が、当該技術分野に公知のように約１０，０００μｍ２未満、または他の例示的な実施例において、約４，０００μｍ２未満または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、第１エピタキシャルスタック２０は、マイクロＬＥＤの小さいフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）により、作動に悪影響を与えることなく、赤色、緑色、および青色光のうち何れか１つを放出することができ、第２および第３エピタキシャルスタック３０および４０は、赤色、緑色、および青色光のうち他の１つを放出することができる。
エピタキシャルスタック２０、３０および４０はそれぞれ、基板１０の前方方向（以下、「前方方向」という）に光を放出する。例えば、１つのエピタキシャルスタックから放出された光は、光経路に位置している任意の他のエピタキシャルスタック（ら）を介して前方方向に進む。ここで、「前方方向」は、基板１０から第１、第２、および第３エピタキシャルスタック２０、３０、および４０が積層される方向を意味し得る。
以下で、基板１０の「前方方向」は「上側方向」を意味し、基板１０の「後方方向」は「下側方向」を意味する場合がある。しかし、上記で定義された用語、すなわち、「上側方向」および「下側方向」は相対的な方向であり、発光積層構造体のエピタキシャルスタックが配列または積層される方向によって変わる場合がある。
エピタキシャルスタック２０、３０および４０はそれぞれ上側方向に光を放出し、それぞれのエピタキシャルスタック２０、３０および４０は、その下に配置されたエピタキシャルスタックから放出された光の殆どを透過する。特に、第１エピタキシャルスタック２０から放出された光は、第２エピタキシャルスタック３０および第３エピタキシャルスタック４０を通過して前方方向に進み、第２エピタキシャルスタック３０から放出された光は、第３エピタキシャルスタック４０を通過して前方方向に進む。このように、最下部のエピタキシャルスタック以外の他のエピタキシャルスタックの少なくとも一部または全部は、透光性物質で形成されることができる。透光性物質は、特定の波長の光または特定の波長の光の一部を透過する物質、または全体光を透過する物質であることができる。例示的な実施例において、それぞれのエピタキシャルスタック２０、３０および４０は、その下に配置されたエピタキシャルスタックから放出された光の６０％以上を透過することができる。他の例示的な実施例において、それぞれのエピタキシャルスタック２０、３０および４０は、その下に配置されたエピタキシャルスタックから放出された光の８０％以上を透過することができる。さらに他の例示的な実施例において、それぞれのエピタキシャルスタック２０、３０および４０は、その下に配置されたエピタキシャルスタックから放出された光の９０％以上を透過することができる。
例示的な実施例に係る発光積層構造体のエピタキシャルスタック２０、３０および４０は、それぞれエピタキシャルスタックに発光信号を印加する信号ラインを接続することで、独立に駆動可能である。また、例示的な実施例に係る発光積層構造体は、エピタキシャルスタック２０、３０および４０から光が放出されるか否かによって、種々の色相を実現することができる。また、互いに異なる波長の光を放出するエピタキシャルスタックは、互いに垂直に重なり合うように形成されるため、発光積層構造体を形成することが可能である。
図２Ａおよび図２Ｂは、例示的な実施例に係る発光積層構造体の断面図である。
図２Ａを参照すると、例示的な実施例に係る発光積層構造体は、第１、第２、および第３接着層６０ａ、６０ｂ、６０ｃを挟んで基板１０上に配置された第１、第２、および第３エピタキシャルスタック２０、３０、および４０を含む。第１接着層６０ａは、導電性または非導電性物質で形成されることができる。幾つかの例示的な実施例において、第１接着層６０ａの一部は、第１接着層６０ａを基板１０に電気的に接続するための導電性を有することができる。第１接着層６０ａは、透明または不透明物質で形成されることができる。例示的な実施例において、基板１０が不透明物質で形成され、基板１０上に配線部などが形成される場合、第１接着層６０ａは、不透明物質、例えば、光を吸収する物質で形成されることができる。第１接着層６０ａのための吸光物質としては、各種重合体接着剤、例えば、エポキシ系重合体接着剤が使用できる。
第２および第３接着層６０ｂおよび６０ｃは、非導電性物質で形成され、透光性物質を含むことができる。例えば、第２および第３接着層６０ｂおよび６０ｃとして、光学的に透明な接着剤が使用できる。第２および第３接着層６０ｂおよび６０ｃは、光学的に透明であり、且つそれぞれのエピタキシャルスタックに安定して接着できる限り、種々の物質を含むことができる。例えば、第２および第３接着層６０ｂおよび６０ｃは、有機物質として、エポキシ重合体、種々のフォトレジスト、パリレン、ＰＭＭＡ（ポリ（メチルメタクリレート））、ＢＣＢ（ベンゾシクロブテン）ＳＵ‐８などを含むことができ、無機物質として、酸化ケイ素、酸化アルミニウム、溶融ガラスなどを含むことができる。幾つかの例示的な実施例において、導電性酸化物が接着層として使用可能である。この場合、導電性酸化物は、他の構成要素から絶縁されるべきである。有機物質または無機物質の溶融ガラスが接着層として用いられる場合、その物質は、接着表面上にコーティングされることができ、真空状態で高温および高圧でその上に固着（ｂｏｎｄ）されることができる。接着層として無機物質（溶融ガラスを除く）が用いられる場合、その無機物質は、例えば、接着層上に無機物質の蒸着、化学機械的平坦化（ＣＭＰ）、合成構造物の表面のプラズマ処理、および高真空での接着により、接着層上に固着されることができる。
第１エピタキシャルスタック２０は、互いに順に積層されたｐ型半導体層２５、活性層２３、およびｎ型半導体層２１を含む。第２エピタキシャルスタック３０は、順に重なって積層されたｐ型半導体層３５、活性層３３、およびｎ型半導体層３１と、を含む。第３エピタキシャルスタック４０は、順に重なって積層されたｐ型半導体層４５、活性層４３、およびｎ型半導体層４１を含む。
第１エピタキシャルスタック２０のｐ型半導体層２５、活性層２３、およびｎ型半導体層２１は、例えば、赤色光を放出する半導体物質を含むことができる。
赤色光を放出する半導体物質は、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、リン化ガリウムヒ素（ＧａＡｓＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化ガリウム（ＧａＰ）などを含むことができるが、これらに制限されるものではない。
第１エピタキシャルスタック２０のｐ型半導体層２５の下には、第１ｐ型コンタクト電極２７が設けられることができる。第１エピタキシャルスタック２０の第１ｐ型コンタクト電極２７は、単層または多層の金属で形成されることができる。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、およびＣｕなどの金属、またはこれらの合金を含む種々の物質が、第１ｐ型コンタクト電極として使用可能である。第１ｐ型コンタクト電極２７は、第１エピタキシャルスタック２０の上側方向への光出力効率を向上させるために、高い反射率を有する金属を含むことができる。
第２エピタキシャルスタック３０は、順に積層されたｐ型半導体層３５、活性層３３、およびｎ型半導体層３１を含む。ｐ型半導体層３５、活性層３３、およびｎ型半導体層３１は、例えば、緑色光を放出する半導体物質を含むことができる。緑色光を放出する半導体物質は、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、ＡｌＧａＩｎＰ、ＡｌＧａＰなどを含むことができるが、これらに制限されるものではない。
第２エピタキシャルスタック３０のｐ型半導体層３５の下には、第２ｐ型コンタクト電極３７が設けられる。第２ｐ型コンタクト電極３７は、第１エピタキシャルスタック２０と第２エピタキシャルスタック３０との間、具体的には、第２接着層６０ｂと第２エピタキシャルスタック３０との間に介在される。
第３エピタキシャルスタック４０は、順に積層されたｐ型半導体層４５、活性層４３、およびｎ型半導体層４１を含む。ｐ型半導体層４５、活性層４３、およびｎ型半導体層４１は、例えば、青色光を放出する半導体物質を含むことができる。青色光を放出する半導体物質は、ＧａＮ、ＩｎＧａＮ、セレン化亜鉛（ＺｎＳｅ）などを含むことができるが、これらに制限されるものではない。
第３エピタキシャルスタック４０のｐ型半導体層４５の下には、第３ｐ型コンタクト電極４７が設けられる。第３ｐ型コンタクト電極４７は、第２エピタキシャルスタック３０と第３エピタキシャルスタック４０との間、具体的には、第３接着層６０ｃと第３エピタキシャルスタック４０との間に介在される。
示された例示的な実施例において、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１およびｐ型半導体層２５、３５、および４５が、それぞれ単層構造を有すると示されているが、幾つかの例示的な実施例において、それぞれの層は、多層構造を有するか、超格子層（ｓｕｐｐｅｒｌａｔｔｉｃ ｌａｙｅｒ）を含むことができる。また、第１、第２、および第３エピタキシャルスタック２０、３０、および４０の活性層２３、３３、および４３は、単一量子井戸構造または多重量子井戸構造を含むことができる。
第２および第３ｐ型コンタクト電極３７および４７は、第２および第３エピタキシャルスタック３０および４０を実質的に覆う。第２および第３ｐ型コンタクト電極３７および４７は、その下に配置されたエピタキシャルスタックから放出された光を透過可能な、透明な導電性物質で形成されることができる。例えば、第２および第３ｐ型コンタクト電極３７および４７はそれぞれ、透明導電性酸化物（ＴＣＯ）で形成されることができる。透明導電性酸化物は、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、インジウムスズ酸化亜鉛（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器およびスパッタを用いて化学気相蒸着（ＣＶＤ）および物理気相蒸着（ＰＶＤ）により蒸着されることができる。第２および第３ｐ型コンタクト電極３７および４７は、以下でより詳細に記載されるように透過率を満たす範囲内で、製造工程においてエッチングストッパとして機能するのに十分な厚さ、例えば、約２０００Åまたは約２μｍの厚さを有することができる。
共通ラインは、第１、第２、および第３ｐ型コンタクト電極２７、３７、および４７に接続されることができる。共通ラインは、共通電圧を供給するラインであってもよい。また、発光信号ラインは、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１にそれぞれ接続されることができる。例示的な実施例において、共通電圧ＳＣは、共通ラインを介して第１ｐ型コンタクト電極２７、第２ｐ型コンタクト電極３７、および第３ｐ型コンタクト電極４７に印加され、第１、第２、および第３エピタキシャルスタック２０、３０、および４０の発光は、それぞれ発光信号ラインを介して第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１に発光信号を印加することで制御される。例示的な実現例において、第１発光信号ＳＲは赤色光を放出するための信号であり、第２発光信号ＳＧは緑色光を放出するための信号であり、第３発光信号ＳＢは青色光を放出するための信号であってもよい。
共通電圧が第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｐ型半導体層２５、３５、および４５に印加されると説明し、発光信号ＳＲ、ＳＧ、およびＳＢは、それぞれ第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１に印加されると説明したが、本発明の概念はこれに制限されるものではない。他の例示的な実施例において、共通電圧は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１に印加されてもよく、発光信号ＳＲ、ＳＧ、およびＳＢは、それぞれ第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｐ型半導体層２５、３５、および４５に印加されてもよい。
図２Ｂは、共通電圧が第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１に印加され、発光信号ＳＲ、ＳＧ、およびＳＢが、それぞれ第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｐ型半導体層２５、３５、および４５に印加される、本発明の概念の例示的な実施例に係る発光積層構造体の断面図である。
図２Ｂを参照すると、示された例示的な実施例に係る発光積層構造体は、エピタキシャルスタック２０、３０、および４０の層が、ｎ型半導体層２１、３１、および４１、活性層２３、３３、および４３、およびｐ型半導体層２５、３５、および４５の順に形成されていることを除き、図２Ａと実質的に類似である。この場合、ｎ型半導体層２１、３１、および４１の下には、n型コンタクト電極２９、３９、および４９がそれぞれ設けられてもよい。このように、実質的に類似の構成要素についての詳細な説明は、重複を避けるために省略する。
例示的な実施例によると、第１、第２、および第３エピタキシャルスタック２０、３０、および４０は、それぞれ関連発光信号に応答して駆動される。より具体的に、第１エピタキシャルスタック２０は第１発光信号ＳＲによって駆動され、第２エピタキシャルスタック３０は第２発光信号ＳＧによって駆動され、第３エピタキシャルスタック４０は第３発光信号ＳＢによって駆動される。第１、第２、および第３発光信号ＳＲ、ＳＧ、およびＳＢが第１、第２、および第３エピタキシャルスタック２０、３０、および４０に独立して印加されるため、第１、第２、および第３エピタキシャルスタック２０、３０、および４０は、互いに独立して駆動されてもよい。発光積層構造体は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０から上側方向に放出された第１、第２、および第３色相の光の組み合わせによって多様に決定される色相の光を生成することができる。
色相を表示する時に、異なる色相の光が異なる平面から放出されないが、異なる色相の光が重畳領域から放出されるため、例示的な実施例に係る発光積層構造体は発光素子の小型化を可能とする。一般に、異なる色相の光、例えば、赤色、緑色、および青色光を放出する従来の発光素子は、フルカラー（ｆｕｌｌ ｃｏｌｏｒ）を実現するために、同一の平面上で互いに離隔している。この場合、それぞれの発光素子が同一の平面上に配置される際に、その素子が比較的大きい面積を占める。しかし、例示的な実施例に係る発光素子は、互いに異なる色相の光を放出するように１つの領域で互いに重なり合う積層構造を含むため、非常に小さい面積でフルカラーが実現可能である。このように、小さい面積で高解像度の素子が製造されることができる。
また、従来の発光素子が積層方式により製造されるとしても、従来の発光素子は、各発光素子用のラインを介して個々の発光素子と接続するための個々の接触部を形成することで製造される場合があり、これは、複雑な構造により、製造工程の複雑さを増加させる場合がある。しかし、例示的な実施例に係る発光積層構造体は、１つの基板上に多重エピタキシャル積層構造体を形成し、最小の工程により多重エピタキシャル積層構造体に接触部を形成し、接触部と多重エピタキシャルスタック構造体とを接続することで形成されることができる。また、個々の色相の発光素子が製作されて個別的に実装される従来のディスプレイ素子の製造方法に比べて、本発明の概念によると、複数の発光素子に代えて１つの発光積層構造体のみが実装されることにより、製造方法が非常に単純化される。
例示的な実施例に係る発光積層構造体は、高純度および高効率の有色光を提供するための種々の構成要素をさらに含むことができる。例えば、例示的な実施例に係る発光積層構造体は、比較的短い波長の光が、より長い波長の光を放出するエピタキシャルスタックに進むことを遮断する波長通過フィルタを含むことができる。
以下、例示的な実施例に係る発光積層構造体について説明するにあたり、図１～図２Ｂのものとの差異を中心に説明する。また、以下では、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層２１、３１、および４１に発光信号が印加されるとして説明し、共通電圧は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｐ型半導体層２５、３５、および４５に印加されるとして説明するが、本発明の概念がこれに制限されるものではない。
図３は、例示的な実施例に係る発光積層構造体の断面図である。
図３を参照すると、例示的な実施例に係る発光積層構造体は、第１エピタキシャルスタック２０と第２エピタキシャルスタック３０との間に第１波長通過フィルタ７１を含むことができる。
第１波長通過フィルタ７１は、第１エピタキシャルスタック２０から放出された第１色相の光を透過することができ、第１色相の光を除いた任意の他の光を遮断または反射することができる。このように、第１エピタキシャルスタック２０から放出された第１色相の光は、上側方向に進むことができるが、第２および第３エピタキシャルスタック３０および４０から放出された第２および第３色相の光は、第１エピタキシャルスタック２０に向かって進まず、第１波長通過フィルタ７１によって反射または遮断されることができる。
第１色相の光よりも高いエネルギーおよび短い波長を有する第２および第３色相の光が第１エピタキシャルスタック２０に入射される際に、第２および第３色相の光は、第１エピタキシャルスタック２０で追加的な発光を誘導し得る。示された例示的な実施例において、第２および第３色相の光は、第１波長通過フィルタ７１により、第１エピタキシャルスタック２０に入射されることが防止される。
第２エピタキシャルスタック３０と第３エピタキシャルスタック４０との間には、第２波長通過フィルタ７３を設けることができる。第２波長通過フィルタ７３は、第１および第２エピタキシャルスタック２０および３０から放出された第１および第２色相の光を透過することができ、第１および第２色相の光を除いた任意の他の光を反射または遮断することができる。このように、第１および第２エピタキシャルスタック２０および３０から放出された第１および第２色相の光は、上側方向に進むことができるが、第３エピタキシャルスタック４０から放出された第３色相の光は、第１および第２エピタキシャルスタック２０および３０に向かって進まず、第２波長通過フィルタ７３によって反射または遮断されることができる。
第１および第２色相の光よりも高いエネルギーおよび短い波長を有する第３色相の光が第１および第２エピタキシャルスタック２０および３０に入射される際に、第３色相の光は、第１および第２エピタキシャルスタック２０および３０の追加的な発光を誘導し得る。示された例示的な実施例において、第３波長の光は、第２波長通過フィルタ７３により、第１および第２エピタキシャルスタック２０および３０に入射されることが防止される。
例示的な実施例に係る発光積層構造体は、均一な光を提供するための種々の構成要素をさらに含むことができる。例えば、幾つかの例示的な実施例において、発光積層構造体は、光出力表面上に種々の凹凸部分を有することができる。
図４～図６は、例示的な実施例に係る発光積層構造体の断面図である。
図４～図６を参照すると、例示的な実施例に係る発光積層構造体は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０の少なくとも１つのｎ型半導体層の上面に、凹凸部ＰＲを含むことができる。
図４を参照すると、凹凸部ＰＲは第１エピタキシャルスタック２０上に形成されることができる。図５を参照すると、凹凸部ＰＲは、第１および第３エピタキシャルスタック２０および４０上にそれぞれ設けられることができる。図６を参照すると、凹凸部ＰＲは、第１、第２、および第３エピタキシャルスタック２０、３０、および４０上にそれぞれ設けられることができる。凹凸部ＰＲを含むエピタキシャルスタックにおいて、凹凸部ＰＲは、エピタキシャルスタックの光出力面に対応するｎ型半導体層上に設けられることができる。
凹凸部ＰＲは、多辺角錐状、半球状、およびランダムに配列された粗い表面のような、発光効率を向上させるための種々の形状に形成されることができる。凹凸部ＰＲは、種々のエッチング工程を用いたテクスチャリング（ｔｅｘｔｕｒｉｎｇ）により形成されることができる。あるいは、凹凸部ＰＲは、凹凸部を有するパターニングされたサファイア基板を用いて形成されることができる。パターニングされたサファイア基板が当該エピタキシャルスタックから除去される際に、パターニングされたサファイア基板上の凹凸部分が当該エピタキシャルスタックに転写されることができる。
例示的な実施例において、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のそれぞれから放出された光は、可視性（ｖｉｓｉｂｉｌｉｔｙ）の差を誘発し得る異なる強度を有していてもよい。例示的な実施例によると、第１、第２、および第３エピタキシャルスタック２０、３０、および４０の光出射面に凹凸部ＰＲを選択的に形成することで、発光効率が向上することができるため、第１～第３色相の光における可視性の差が減少されることができる。例えば、赤色および／または青色光は、緑色光に比べて可視性が低い。このように、第１エピタキシャルスタック２０および／または第３エピタキシャルスタック４０をテクスチャリングすることは、エピタキシャルスタックから放出された光間の可視性の差を減少させることができる。特に、発光積層構造体の最下部には、赤色光に対応するエピタキシャルスタックが配置されるため、赤色光の強度が小さい。このように、赤色光を放出するエピタキシャルスタックの上面に凹凸部ＰＲを形成することで、光効率が向上することができる。
例示的な実施例に係る発光積層構造体は、種々の色相を表現し得る発光素子として形成されることができるため、その発光積層構造体は、以下でさらに詳述するピクセルとして採用可能である。
図７は、例示的な実施例に係るディスプレイ素子の平面図であり、図８は、図７のＰ１部分の拡大平面図である。
図７および図８を参照すると、例示的な実施例に係るディスプレイ素子１００は、テキスト、ビデオ、写真、二次元または三次元画像などのような視覚的情報を表示することができる。
ディスプレイ素子１００は、閉多角形チェーンまたは回路を形成するように閉ループを有する直線セグメントを含む多角形、円形、曲面を含む楕円形など、半円形、直線、または曲面を含む半楕円形などの、種々の形状で設けられることができる。以下では、ディスプレイ素子１００が実質的に長方形状を有すると説明するが、本発明の概念がこれに制限されるものではない。
ディスプレイ素子１００は、画像を表示する複数のピクセル１１０を含む。それぞれのピクセル１１０は、画像を表示する最小単位に相当することができる。それぞれのピクセル１１０は、図１～図６を参照して説明した例示的な実施例に係る発光積層構造体を含むことができ、白色光および／または有色光を放出することができる。
例示的な実施例において、それぞれのピクセル１１０は、赤色光を放出する第１サブピクセル１１０Ｒと、緑色光を放出する第２サブピクセル１１０Ｇと、青色光を放出する第３サブピクセル１１０Ｂと、を含む。第１、第２、および第３サブピクセル１１０Ｒ、１１０Ｇ、および１１０Ｂは、上述の発光積層構造体の第１、第２、および第３エピタキシャルスタック２０、３０、および４０にそれぞれ対応することができる。
ピクセル１１０は、行と列のマトリックスに配列される。本願で用いられるように、行と列のマトリックスに配列されるピクセル１１０は、列に沿って正確に一列に配列されるか、ピクセル１１０の位置などが変化され得るように実質的にジグザグ状に列に沿って配列されるピクセル１１０を称することができる。
図９は、例示的な実施例に係るディスプレイ素子のブロック図である。
図９を参照すると、例示的な実施例に係るディスプレイ素子１００は、タイミングコントローラ３５０と、スキャン駆動部３１０と、データ駆動部３３０と、配線部と、ピクセルと、を含む。それぞれのピクセルが複数のサブピクセルを含む場合、それぞれのサブピクセルは、配線部を介してスキャン駆動部３１０、データ駆動部３３０などに接続されることができる。
タイミングコントローラ３５０は、ディスプレイ素子１００を駆動するために、外部（例えば、画像データを伝送する外部システム）から種々の制御信号および画像データを受信する。タイミングコントローラ３５０は、受信された画像データを再配列し、再配列されたデータをデータ駆動部３３０に供給することができる。タイミングコントローラ３５０は、スキャン駆動部３１０およびデータ駆動部３３０を駆動するために、スキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号および生成されたデータ制御信号をスキャン駆動部３１０およびデータ駆動部３３０に供給することができる。
スキャン駆動部３１０は、タイミングコントローラ３５０から供給されたスキャン制御信号に相当するスキャン信号を生成することができる。データ駆動部３３０は、タイミングコントローラ３５０から供給されるデータ制御信号および画像データに相当するデータ信号を生成することができる。
配線部は複数の信号ラインを含む。特に、配線部は、スキャン駆動部３１０とサブピクセルとを接続するスキャンライン１３０Ｒ、１３０Ｇ、および１３０Ｂ（以下、あわせて図面符号「１３０」と示す）と、データ駆動部３３０とサブピクセルとを接続するデータライン１２０と、を含む。スキャンライン１３０は、それぞれのピクセル１１０のサブピクセルに接続されることができる。したがって、それぞれのピクセル１１０のサブピクセルに接続されたスキャンラインは、「第１、第２、および第３スキャンライン１３０Ｒ、１３０Ｇ、および１３０Ｂ」と称される。
配線部は、タイミングコントローラ３５０とスキャン駆動部３１０、タイミングコントローラ３５０とデータ駆動部３３０、または任意の他の構成要素を接続することができ、ディスプレイ素子１００を駆動するために用いられる関連信号を伝達するための複数のラインを含むことができる。
スキャンライン１３０は、スキャン駆動部３１０により生成されたスキャン信号をサブピクセルに供給する。データ駆動部３３０により生成されたデータ信号は、データライン１２０に出力される。
サブピクセルはスキャンライン１３０およびデータライン１２０に接続される。サブピクセルは、スキャンライン１３０からスキャン信号が供給される際に、データライン１２０から受信されたデータ信号に応答して選択的に発光する。例えば、それぞれのフレーム期間の間に、それぞれのサブピクセルは、受信されたデータ信号に相当する輝度を有する光を放出する。黒色輝度に相当するデータ信号が供給されるサブピクセルは、当該フレーム期間の間に発光しないため、黒色を表示することができる。
例示的な実施例において、サブピクセルは、パッシブ駆動方式またはアクティブ駆動方式により駆動されることができる。ディスプレイ素子１００がアクティブ駆動方式により駆動される場合、ディスプレイ素子１００は、スキャン信号およびデータ信号の他にも、それにさらに供給された第１および第２ピクセル電圧に基づいて駆動されることができる。
図１０は、例示的な実施例に係る１つのサブピクセルを示した回路図である。特に、例示的な実施例に係る回路図は、パッシブ型ディスプレイ素子に含まれている赤色のサブピクセル１１０Ｒのようなサブピクセルに対応することができる。第２および第３サブピクセル１１０Ｇおよび１１０Ｂは、第１サブピクセル１１０Ｒと実質的に同一の方式により駆動されることができるため、重複を避けるために、第２および第３サブピクセル１１０Ｇおよび１１０Ｂについての繰り返される説明は省略する。
図１０を参照すると、第１サブピクセル１１０Ｒは、第１スキャンライン１３０Ｒとデータライン１２０との間に接続された発光素子１５０を含む。発光素子１５０は第１エピタキシャルスタック２０に対応することができる。ｐ型半導体層とｎ型半導体層との間にしきい電圧以上の電圧が印加されると、第１エピタキシャルスタック２０は、印加された電圧の大きさに相当する輝度で発光する。特に、第１サブピクセル１１０Ｒの発光は、第１スキャンライン１３０Ｒに印加されるスキャン信号の電圧および／またはデータライン１２０に印加されるデータ信号の電圧を調節することで制御されることができる。
図１１は、例示的な実施例に係る第１サブピクセルを示した回路図である。例示的な実施例に係る回路図は、アクティブ型ディスプレイ素子に含まれているサブピクセルに対応することができる。
ディスプレイ素子１００がアクティブ型ディスプレイ素子である場合、第１サブピクセル１１０Ｒには、スキャン信号およびデータ信号だけでなく、第１および第２画素電圧ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されることができる。
図１１を参照すると、第１サブピクセル１１０Ｒは、少なくとも１つの発光素子１５０と、その発光素子１５０に接続されたトランジスタユニットと、を含む。
発光素子１５０は第１エピタキシャルスタック２０に対応することができる。発光素子１５０のｎ型半導体層は、トランジスタユニットを介して第１ピクセル電圧ＥＬＶＤＤに接続されることができ、ｐ型半導体層は、第２ピクセル電圧ＥＬＶＳＳに接続されることができる。第１ピクセル電圧ＥＬＶＤＤおよび第２ピクセル電圧ＥＬＶＳＳは、互いに異なる電位を有することができる。例えば、第２ピクセル電圧ＥＬＶＳＳの電位は、発光素子１５０のしきい電圧より小さくなく、且つ第１ピクセル電圧ＥＬＶＤＤの電位より低いことができる。発光素子１５０は、トランジスタユニットにより制御される駆動電流に相当する輝度で発光することができる。
例示的な実施例によると、トランジスタユニットは、第１および第２トランジスタＭ１およびＭ２と、ストレージキャパシタＣｓｔと、を含む。しかし、トランジスタユニットの構造は多様に変形されてよく、図１１に示された構造に制限されない。
第１トランジスタＭ１（スイッチングトランジスタ）のソース電極はデータライン１２０に接続され、ドレイン電極は第１ノードＮ１に接続される。第１トランジスタＭ１のゲート電極は第１スキャンライン１３０Ｒに接続される。第１トランジスタＭ１をターンオン（ｔｕｒｎ ｏｎ）するのに十分な電圧のスキャン信号が第１スキャンライン１３０Ｒから供給されると、第１トランジスタＭ１がターンオンされ、データライン１２０と第１ノードＮ１を接続する。この場合、当該フレームのデータ信号がデータライン１２０に供給され、そのデータ信号が第１ノードＮ１に伝達される。第１ノードＮ１に伝達されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
第２トランジスタＭ２（駆動トランジスタ）のソース電極は第１ピクセル電圧ＥＬＶＤＤに接続され、そのドレイン電極はｎ型半導体層に接続される。第２トランジスタＭ２のゲート電極は第１ノードＮ１に接続される。第２トランジスタＭ２は、第１ノードＮ１の電圧に基づいて、発光素子１５０に供給される駆動電流の量を制御する。
ストレージキャパシタＣｓｔの第１末端は第１ピクセル電圧ＥＬＶＤＤに接続され、その第２末端は第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に相当する電圧を充電し、次のフレームのデータ信号が供給されるまで、その充電された電圧を維持する。
図１１は、２つのトランジスタを含むトランジスタユニットを示しているが、本発明の概念がこれに制限されるものではなく、トランジスタユニットの構造は多様に変更または変形され得る。例えば、トランジスタユニットは、さらに多くのトランジスタ、さらに多くのキャパシタなどを含むことができる。第１および第２トランジスタ、ストレージキャパシタ、および信号ラインの構造は、当該技術分野で広く知られているため、その詳細な説明は省略する。
図１２は、例示的な実施例に係るピクセルの平面図であり、図１３は、図１２のＩ－Ｉ’線に沿って切断した断面図である。
図１２および図１３を参照すると、例示的な実施例に係るピクセルは、複数のエピタキシャルスタックが積層された発光領域、および平面視において発光領域を囲む周辺領域を含む。複数のエピタキシャルスタックは、第１、第２、および第３エピタキシャルスタック２０、３０、および４０を含む。
発光領域の少なくとも一側には、配線部を第１、第２、および第３エピタキシャルスタック２０、３０、および４０に接続するための接触部が設けられる。接触部は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０に共通電圧を印加するための共通接触部５０ｃと、第１エピタキシャルスタック２０に発光信号を供給するための第１接触部２０ｃと、第２エピタキシャルスタック３０に発光信号を供給するための第２接触部３０ｃと、第３エピタキシャルスタック４０に発光信号を供給するための第３接触部４０ｃと、を含む。
発光積層構造体が、平面視において実質的に四角形状を有する場合、接触部２０ｃ、３０ｃ、４０ｃ、および５０ｃは、その四角形状のそれぞれの角に対応する領域に配置されることができる。しかし、本発明の概念がこれに制限されるものではなく、発光積層構造体の形状によって、接触部２０ｃ、３０ｃ、４０ｃ、および５０ｃの位置が多様に変更され得る。
共通接触部５０ｃには、共通パッド電極５９ｃおよび共通パッド５９ｐが設けられる。共通パッド電極５９ｃは、共通ブリッジ電極５９ｂまたは直接接触により、第１、第２、および第３ｐ型コンタクト電極２７、３７、および４７を介して第１、第２、および第３エピタキシャルスタック２０、３０、および４０に電気的に接続される。第１接触部２０ｃには、第１パッド電極２９ｃおよび第１パッド２９ｐが設けられる。第１パッド電極２９ｃは、第１ｎ型コンタクト電極２９を介して第１エピタキシャルスタック２０と電気的に接続される。
第２接触部３０ｃには、第２パッド電極３９ｃおよび第２パッド３９ｐが設けられる。第２パッド電極３９ｃは、第２ブリッジ電極３９ｂを介して第２エピタキシャルスタック３０と電気的に接続される。
第３接触部４０ｃには、第３パッド電極４９ｃおよび第３パッド４９ｐが設けられる。第３パッド電極４９ｃは、第３ブリッジ電極４９ｂを介して第３エピタキシャルスタック４０と電気的に接続される。
共通パッド電極５９ｃと共通パッド５９ｐ、第１パッド電極２９ｃと第１パッド２９ｐ、第２パッド電極３９ｃと第２パッド３９ｐ、および第３パッド電極４９ｃと第３パッド４９ｐは、重なり合うように設けられることができ、平面視において、実質的に同一の形状および実質的に同一の面積を有することができる。しかし、本発明の概念がこれに制限されるものではなく、共通パッド電極５９ｃと共通パッド５９ｐ、第１パッド電極２９ｃと第１パッド２９ｐ、第２パッド電極３９ｃと第２パッド３９ｐ、および第３パッド電極４９ｃと第３パッド４９ｐは、種々の形状および面積を有することができる。示された例示的な実施例において、共通パッド電極５９ｃと共通パッド５９ｐ、第１パッド電極２９ｃと第１パッド２９ｐ、第２パッド電極３９ｃと第２パッド３９ｐ、および第３パッド電極４９ｃと第３パッド４９ｐは、互いに完全に重なり合うように実質的に同一の形状および実質的に同一の面積を有すると説明する。
オーミック電極２７’は、第１ｐ型コンタクト電極２７と重なり合うように、接触部を除いた発光領域に設けられる。オーミック電極２７’は、第１ｐ型コンタクト電極２７と第１エピタキシャルスタック２０のｐ型半導体層を電気的に接続するように設けられることができ、１つ以上のオーミック電極を含むことができる。例えば、示された例示的な実施例で示されたように、３つのオーミック電極２７’が設けられることができる。オーミック接触用のオーミック電極２７’は種々の物質で形成されることができる。例えば、ｐ型オーミック電極に対応するオーミック電極２７’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。この場合、オーミック電極２７’の材料の反射率は、Ａｇ、Ａｌ、またはＡｕなどの物質の反射率よりも低いため、追加の反射電極がさらに配置されることができる。特に、追加の反射電極の材料として、Ａｇ、Ａｕなどが使用可能であり、Ｔｉ、Ｎｉ、Ｃｒ、またはＴａのような物質で形成された金属接着層が、隣接した構成要素との接着のために配置されることができる。この場合、金属接着層は、Ａｇ、Ａｕなどを含む反射電極の上面および下面に薄く蒸着されることができる。
オーミック電極２７’は、第１接触部２０ｃから離隔した領域に配置されることができる。例えば、オーミック電極２７’は、電流の拡散のために、できるかぎり第１接触部２０ｃから離隔することができる。また、オーミック電極２７’は、第２および第３接触部３０ｃおよび４０ｃから離隔した領域に配置されることができる。このように、第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐを形成する際に、または基板１０と固着される際に、発光積層構造体の下部に生じ得る段差（ｓｔｅｐ）が最小化されることができる。
共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃに対応する場合があり、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐと電気的に接続される配線部および／または薄膜トランジスタのような駆動要素が、基板１０上にさらに設けられることができる。この場合、共通ラインは共通パッド５９ｐに接続されることができ、第１、第２、および第３発光信号ラインは、第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐにそれぞれ接続されることができる。
基板１０、第１エピタキシャルスタック２０、第２エピタキシャルスタック３０、および第３エピタキシャルスタック４０の間には、接着層、コンタクト電極、および波長通過フィルタが設けられる。
特に、例示的な実施例によると、発光積層構造体は、第１接着層６０ａを挟んで基板１０上に設けられる。
発光積層構造体は、順に積層された第１、第２、および第３エピタキシャルスタック２０、３０、および４０と、共通接触部５０ｃと、第１、第２、および第３エピタキシャルスタック２０、３０、および４０に接続された第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃと、を含む。
配線部は基板１０上に形成されることができ、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃは、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃを、導電性接着層６１を介して基板１０の配線部と電気的に接続することができる。
導電性接着層６１は、半田ペーストまたは銀ペーストのような伝導性ペースト、導電性樹脂、または異方性導電性フィルムを含むことができる。
基板１０が導電性接着層６１を含まない場合、基板１０と発光積層構造体との間に、発光積層構造体を基板１０に付着するための第１接着層６０ａが設けられることができる。
第１エピタキシャルスタック２０は発光積層構造体の最下部に設けられる。第１エピタキシャルスタック２０の一部領域は、下側に突出し、且つ上側に凹陥したメサ（ｍｅｓａ）構造を有することができる。特に、第１エピタキシャルスタック２０のｐ型半導体層、活性層、およびｎ型半導体層の一部が除去され、ｎ型半導体層を下側方向に露出させることができる。以下、第１エピタキシャルスタック２０のｐ型半導体層、活性層、およびｎ型半導体層の一部を除去することにより凹陥した部分は、「窪み」と称され、メサが形成される部分は、「突出部」と称されることができる。この場合、平面視において、窪みは、第１接触部２０ｃに対応する領域、具体的には、第１パッド２９ｐが形成された領域内に設けられる。例示的な実施例において、窪みのサイズは、以下で説明するとおり、発光積層構造体と基板１０を固着する際に生じ得る段差を最小化するために、第１パッド２９ｐのサイズよりも小さいことができる。
第１エピタキシャルスタック２０の下面、特に、基板１０と向い合う第１エピタキシャルスタック２０の表面には、第１絶縁層８１が配置される。第１絶縁層８１には複数のコンタクトホールが形成されている。窪みおよび突出部に対応する第１絶縁層８１の領域には、コンタクトホールがそれぞれ設けられる。
窪みに対応するコンタクトホールには、第１エピタキシャルスタック２０のｎ型半導体層と接触する第１ｎ型コンタクト電極２９が設けられる。突出部に対応するコンタクトホールには、第１エピタキシャルスタック２０のｐ型半導体層と接触するオーミック電極２７’が設けられる。
第１ｎ型コンタクト電極２９は種々の導電性物質で形成されることができ、種々の金属およびこれらの合金の少なくとも１つで形成されることができる。例示的な実施例において、第１ｎ型コンタクト電極２９は、ＡｕＧｅまたはＡｕＴｅのようなＡｕ合金で形成されることができる。第１ｐ型オーミック電極２７’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。この際、オーミック電極２７’の材料の反射率はＡｇ、Ａｌ、Ａｕなどのような物質の反射率よりも低いため、追加の反射電極がさらに配置されることができる。例示的な実施例において、追加の反射電極の材料として、Ａｇ、Ａｕなどが使用可能であり、Ｔｉ、Ｎｉ、Ｃｒ、またはＴａのような物質で形成された金属接着層が、隣接した要素との接着のために配置されることができる。この場合、Ａｇ、Ａｕなどを含む反射電極の上面および下面には、接着層が薄く蒸着されることができる。しかし、本発明の概念がこれに制限されるものではなく、第１ｎ型コンタクト電極２９またはオーミック電極２７’は、種々の他の物質で形成されることができる。
オーミック電極２７’および第１絶縁層８１上には、第１ｐ型コンタクト電極２７、共通パッド電極５９ｃ、および第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃが設けられる。共通接触部５０ｃには共通パッド電極５９ｃが設けられ、第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃにそれぞれ設けられる。この場合、第１ｐ型コンタクト電極２７と共通パッド電極５９ｃは一体に形成されることができ、電気的接続のために、オーミック電極２７’と接触することができる。
第１ｐ型コンタクト電極２７は、第１エピタキシャルスタック２０から放出された光を反射するように反射率を有する物質で形成されることができる。第１絶縁層８１は、第１エピタキシャルスタック２０から放出された光の反射を補助するために反射率を有することができる。例えば、第１絶縁層８１は、全方向反射層（ｏｍｎｉ－ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ（ＯＤＲ））構造を有することができる。
共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、互いに離隔して電気的／物理的に絶縁される。共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃにそれぞれ対応する領域を覆うのに十分なサイズを有することができる。また、共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、実質的に同一の物質を含み、同一層上に配置されることができる。
特に、第１パッド電極２９ｃは、第１接触部２０ｃに対応する領域を覆い、第１エピタキシャルスタック２０の窪みよりも大きく形成される。また、第２および第３パッド電極３９ｃおよび４９ｃと共通パッド電極５９ｃは、第２接触部３０ｃ、第３接触部４０ｃ、および共通接触部５０ｃにそれぞれ対応する領域を覆うことができ、第１パッド電極２９ｃのサイズと同一または類似のサイズを有するように設けられることができる。第１パッド電極２９ｃのサイズが窪みのサイズよりも大きいため、後で第１パッド２９ｐを形成する際に、窪みによる段差の影響が最小化されることができる。第１パッド電極２９ｃの他にも、第２および第３パッド電極３９ｃおよび４９ｃと共通パッド電極５９ｃは、実質的に同一の高さで、同一の絶縁層上に設けられることができ、第２および第３パッド３９ｐおよび４９ｐと共通パッド５９ｐに接続されたブリッジ電極（後述する）との接触部が狭く形成されても、十分に広い面積で設けられることができる。このように、第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃと共通パッド電極５９ｃにより、第１エピタキシャルスタック２０の後面に生じ得る段差が最小化されることができる。
第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃと共通パッド電極５９ｃが形成された第１エピタキシャルスタック２０の後面には、第２絶縁層８３が設けられる。第２絶縁層８３は、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃに対応する領域にコンタクトホールを含む。共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃの下面の一部は、第２絶縁層８３に形成されたコンタクトホールを介して露出する。第２絶縁層８３のコンタクトホールは、共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃよりも小さく形成されることができる。
共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、第２絶縁層８３の下に設けられる。共通パッド５９ｐは共通接触部５０ｃ上に配置され、コンタクトホールを介して共通パッド電極５９ｃに接続される。第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃにそれぞれ配置され、コンタクトホールを介して第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃにそれぞれ接続される。共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、第２絶縁層８３の下面から下側方向に突出する。導電性接着層６１は、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐの下部面にそれぞれ設けられ、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐが基板１０に付着されるようにする。第１接着層６０ａは、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐが設けられていない、基板１０と第２絶縁層８３との間に設けられる。
第１エピタキシャルスタック２０の上面には第３絶縁層８５が設けられる。第１エピタキシャルスタック２０は、共通接触部５０ｃと第２および第３接触部３０ｃおよび４０ｃで垂直に貫通するコンタクトホールを有する。共通パッド電極５９ｃと第２および第３パッド電極３９ｃおよび４９ｃの上面の一部は、第１エピタキシャルスタック２０のコンタクトホールにより露出する。共通パッド電極５９ｃと第２および第３エピタキシャルスタック３０および４０を接続する共通ブリッジ電極５９ｂ、第２パッド電極３９ｃと第２エピタキシャルスタック３０を接続する第２ブリッジ電極３９ｂ、および第３パッド電極４９ｃと第３エピタキシャルスタック４０を接続する第３ブリッジ電極４９ｂは、第１エピタキシャルスタック２０のコンタクトホールに設けられる。第１エピタキシャルスタック２０からの絶縁のための第３絶縁層８５は、コンタクトホールの内壁に設けられる。
第２接着層６０ｂは第１エピタキシャルスタック２０および第３絶縁層８５に設けられ、第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７が、第２接着層６０ｂ上に順に設けられる。第２エピタキシャルスタック３０は、底面から上側方向に積層されたｐ型半導体層、活性層、およびｎ型半導体層を含むことができる。
第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７は、共通接触部５０ｃと第２および第３接触部３０ｃおよび４０ｃで垂直に貫通するコンタクトホールを有する。
共通接触部５０ｃにおいて、第１波長通過フィルタ７１および第２ｐ型コンタクト電極３７は第１直径を有するコンタクトホールを有し、第２エピタキシャルスタック３０および第４絶縁層８７は第１直径よりも大きい第２直径を有するコンタクトホールを有する。第４絶縁層８７が全てのコンタクトホールの側壁に設けられるため、コンタクトホールに形成された共通ブリッジ電極５９ｂは、コンタクトホールの周囲に配置された構成要素から絶縁される。しかし、第２エピタキシャルスタック３０のコンタクトホールは、下部コンタクトホールの直径よりも大きい直径を有するため、第２ｐ型コンタクト電極３７の上面の一部は、より大きい直径を有するコンタクトホールで露出する。共通接触部５０ｃに形成されたコンタクトホールには共通ブリッジ電極５９ｂが形成されているため、共通ブリッジ電極５９ｂと第２ｐ型コンタクト電極３７は、互いに直接接触して接続されることができる。
第２接触部３０ｃにおいて、第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７は、実質的に同一の直径を有するコンタクトホールを有する。第４絶縁層８７に形成されたコンタクトホールは、このコンタクトホールの外面に沿って第２エピタキシャルスタック３０の上面を露出させることができる。第２ブリッジ電極３９ｂがコンタクトホールに設けられるため、第２ブリッジ電極３９ｂは、第２エピタキシャルスタック３０の上面の一部、特に、第２エピタキシャルスタック上に設けられた第４絶縁層８７のコンタクトホールを覆う。このように、第２ブリッジ電極３９ｂは、第２エピタキシャルスタック３０の上部と直接接触して接続されることができる。第２エピタキシャルスタック３０の上部はｎ型半導体層に対応することができる。第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７に設けられたコンタクトホールの側壁上には第４絶縁層８７が設けられるため、その中に設けられた第２ブリッジ電極３９ｂは、コンタクトホールの周囲に配置された構成要素から絶縁される。
第３接触部４０ｃにおいて、第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７は、実質的に同一の直径を有するコンタクトホールを有する。第１波長通過フィルタ７１、第２ｐ型コンタクト電極３７、第２エピタキシャルスタック３０、および第４絶縁層８７に設けられたコンタクトホールの側壁上には第４絶縁層８７が設けられるため、その中に設けられた第２ブリッジ電極３９ｂは、コンタクトホールの周囲に配置された構成要素から絶縁される。
第３接着層６０ｃは第２エピタキシャルスタック３０上に設けられる。第３接着層６０ｃ上には、第２波長通過フィルタ７３、第３ｐ型コンタクト電極４７、第３エピタキシャルスタック４０、および第５絶縁層８９が順に設けられる。第３エピタキシャルスタック４０は、底面から上側方向に積層されたｐ型半導体層、活性層、およびｎ型半導体層を含むことができる。
第２波長通過フィルタ７３、第３ｐ型コンタクト電極４７、第３エピタキシャルスタック４０、および第５絶縁層８９は、共通接触部５０ｃおよび第３接触部４０ｃで垂直に貫通するコンタクトホールを有する。第２接触部３０ｃに対応する第２波長通過フィルタ７３、第３ｐ型コンタクト電極４７、第３エピタキシャルスタック４０、および第５絶縁層８９には、コンタクトホールが設けられない。
共通接触部５０ｃにおいて、第２波長通過フィルタ７３および第３ｐ型コンタクト電極４７は、第３直径を有するコンタクトホールを有し、第３エピタキシャルスタック４０および第５絶縁層８９は、第３直径よりも大きい第４直径を有するコンタクトホールを有する。第５絶縁層８９が全てのコンタクトホールの側壁に設けられるため、その中に設けられた共通ブリッジ電極５９ｂは、コンタクトホールの周囲に配置された構成要素から絶縁される。しかし、第３エピタキシャルスタック４０に形成されたコンタクトホールが、下部コンタクトホールの直径よりも大きい直径を有するため、第３ｐ型コンタクト電極４７の上面の一部は、より大きい直径を有するコンタクトホールで露出する。共通接触部５０ｃに設けられたコンタクトホールには共通ブリッジ電極５９ｂが形成されているため、共通ブリッジ電極５９ｂと第３ｐ型コンタクト電極４７は、互いに直接接触して接続されることができる。
第３接触部４０ｃにおいて、第２波長通過フィルタ７３、第３ｐ型コンタクト電極４７、第３エピタキシャルスタック４０、および第５絶縁層８９は、実質的に同一の直径を有するコンタクトホールを有する。第５絶縁層８９は、コンタクトホールの外面に沿って第３エピタキシャルスタック４０の上面を露出させるコンタクトホールを有する。第３ブリッジ電極４９ｂがコンタクトホールに設けられるため、第３ブリッジ電極４９ｂは、第３エピタキシャルスタック４０の上面の一部、特に、第３エピタキシャルスタック４０上に設けられた第５絶縁層８９のコンタクトホールを覆う。このように、第３ブリッジ電極４９ｂは、第３エピタキシャルスタック４０の上部と直接接触して接続されることができる。第３エピタキシャルスタック４０の上部はｎ型半導体層に対応することができる。第２波長通過フィルタ７３、第３ｐ型コンタクト電極４７、第３エピタキシャルスタック４０、および第５絶縁層８９に設けられたコンタクトホールの側壁上には第５絶縁層８９が設けられるため、その中に設けられた第３ブリッジ電極４９ｂは、コンタクトホールの周囲に配置された構成要素から絶縁される。
第１、第２、第３、第４、および第５絶縁層８１、８３、８５、８７、および８９は、種々の有機／無機絶縁物質で形成されることができるが、本発明の概念が、絶縁層を形成する特定の物質に制限されるものではない。例えば、第１、第２、第３、第４、および第５絶縁層８１、８３、８５、８７、および８９は、窒化シリコン、酸化シリコンなどを含む無機絶縁物質、またはポリイミドを含む有機絶縁物質で形成されることができる。
例示的な実施例において、第１、第２、および第３エピタキシャルスタック２０、３０、および４０の上面、特に、第１、第２、および第３エピタキシャルスタック２０、３０、および４０のｎ型半導体層のそれぞれの上面に、凹凸部が選択的に設けられることができる。凹凸部は、発光領域に対応する部分のみに設けられてもよく、それぞれのｎ型半導体層の全上面に設けられてもよい。
幾つかの例示的な実施例において、第５絶縁層８９は発光積層構造体の側面に設けられることができ、第５絶縁層８９の他にも、追加の光不透過（ｌｉｇｈｔ－ｏｐａｑｕｅ）層がさらに設けられることができる。光不透過層は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０からの光が発光積層構造体の側面に出射されることを防止するための遮光層であり、光を吸収または光を反射する物質を含むことができる。光不透過層は、光を吸収または反射する限り、特に制限されない。例示的な実施例において、光不透過層は、分散ブラッグ反射（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ（ＤＢＲ））誘電体鏡（ｄｉｅｌｅｃｔｒｉｃ ｍｉｒｒｏｒ）、または絶縁層上に形成された金属性反射層であってもよく、または黒色の有機重合体層であってもよい。金属性反射層が光不透過層として用いられる場合、金属性反射層は、他の発光積層構造体の構成要素から電気的に絶縁されることができる。
発光積層構造体の側面に光不透過層が設けられる場合、特定の発光積層構造体から放出された光が、隣接した発光積層構造体に影響を与えることを防止し、または隣接した発光積層構造体の間で発生し得る色混合現象を防止することができる。
例示的な実施例に係る発光積層構造体において、共通パッド電極５９ｃを介して第１、第２、および第３エピタキシャルスタック２０、３０、および４０に共通電圧が印加され、第１、第２、および第３発光信号は、第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃを介して第１、第２、および第３エピタキシャルスタック２０、３０、および４０にそれぞれ印加される。特に、共通パッド電極５９ｃは、第１ｐ型コンタクト電極２７およびオーミック電極２７’を介して第１エピタキシャルスタック２０のｐ型半導体層に電気的に接続され、共通ブリッジ電極５９ｂおよび第２ｐ型コンタクト電極３７を介して第２エピタキシャルスタック３０のｐ型半導体層に電気的に接続され、共通ブリッジ電極５９ｂおよび第３ｐ型コンタクト電極４７を介して第３エピタキシャルスタック４０のｐ型半導体層に電気的に接続される。第１パッド電極２９ｃは、第１ｎ型コンタクト電極２９を介して第１エピタキシャルスタック２０のｎ型半導体層に電気的に接続され、第２パッド電極３９ｃは、第２ブリッジ電極３９ｂを介して第２エピタキシャルスタック３０のｎ型半導体層に電気的に接続され、第３パッド電極４９ｃは、第３ブリッジ電極４９ｂを介して第３エピタキシャルスタック４０のｎ型半導体層に電気的に接続される。
このような方式により、共通電圧が共通接触部５０ｃに印加され、発光信号がそれぞれ第１、第２、および第３エピタキシャルスタック２０、３０、および４０に印加されることにより、第１、第２、および第３エピタキシャルスタック２０、３０、および４０が独立して発光するように制御されることができるため、それぞれのエピタキシャルスタックが発光するか否かによって、色相が多様に実現されることができる。
例示的な実施例に係る発光積層構造体は、後述のように、基板１０上に、第１、第２、および第３エピタキシャルスタック２０、３０、および４０を順に積層することで製造されることができる。
図１４、図１６、図１８、図２０、図２２、図２４、図２６、図２８、図３０、および図３２は、基板１０上に第１、第２、および第３エピタキシャルスタック２０、３０、および４０を形成する方法を示した平面図である。図１５Ａ、図１５Ｂ、図１７、図１９Ａ、図１９Ｂ、図２１、図２３、図２５Ａ、図２５Ｂ、図２７Ａ、図２７Ｂ、図２９、図３１Ａ～図３１Ｅ、および図３３Ａ～図３３Ｅは、図１４、図１６、図１８、図２０、図２２、図２４、図２６、図２８、図３０、および図３２のＩ－Ｉ’線に沿って切断した断面図である。
図１４および図１５Ａを参照すると、第１仮基板１０ｐ上に第１エピタキシャルスタック２０を形成する。例示的な実施例において、第１仮基板１０ｐは、第１エピタキシャルスタック２０を形成するための半導体基板であることができ、例えば、ＧａＡｓ基板であることができる。第１エピタキシャルスタック２０は、第１仮基板１０ｐ上にｎ型半導体層、活性層、およびｐ型半導体層を形成し、ｎ型半導体層、活性層、およびｐ型半導体層の一部を除去することで形成可能な、窪みＲＣおよび突出部ＰＴＲを含むメサ構造を有するように形成されることができる。窪みＲＣは第１接触部２０ｃに対応する領域に設けられ、窪みＲＣが形成される領域を除いた任意の他の領域との段差を減少させるために、後で形成される第１パッド電極２９ｃまたは第１パッド２９ｐよりも小さく形成されることができる。
図１４および図１５Ｂを参照すると、メサ構造が形成された第１エピタキシャルスタック２０上に第１絶縁層８１を形成し、ｐ型半導体層上にオーミック電極２７’を形成する。
例示的な実施例に係るオーミック電極２７’は、蒸着により第１エピタキシャルスタック２０上に絶縁層を形成する工程、フォトレジストをコーティングする工程、露光および現像によりフォトレジストをパターニングする工程、フォトレジストパターンをマスクとして用いて、湿式エッチングまたは乾式エッチングによりコンタクトホールを形成する工程、フォトレジストパターンが設けられた第１エピタキシャルスタック２０の前方面（ｆｒｏｎｔ ｓｕｒｆａｃｅ）上にオーミック電極層を蒸着する工程、およびフォトレジストパターンをリフトオフする（ｌｉｆｔｉｎｇ ｏｆｆ）工程、により形成されることができる。例示的な実施例において、オーミック電極２７’は、ＡｕＢｅおよびＡｕ層の少なくとも１つを蒸着することで形成されることができる。
図１６および図１７を参照すると、第１絶縁層８１上に第１ｎ型コンタクト電極２９を形成する。第１ｎ型コンタクト電極２９は窪み内に設けられることができ、第１ｎ型コンタクト電極２９の直径は、窪みの直径よりも小さいことができる。
例示的な実施例に係る第１ｎ型コンタクト電極２９は、フォトレジストをコーティングする工程、露光および現像によりフォトレジストをパターニングする工程、フォトレジストパターンをマスクとして用いて、湿式エッチングまたは乾式エッチングによりコンタクトホールを形成する工程、第１ｎ型コンタクト電極２９の材料を、フォトレジストパターンが設けられた第１エピタキシャルスタック２０の前方面に蒸着する工程、およびフォトレジストパターンをリフトオフする工程、により形成されることができる。例示的な実施例において、第１ｎ型コンタクト電極２９は、ＡｕＧｅ層を蒸着することで形成されることができる。
図１８および図１９Ａを参照すると、オーミック電極２７’および第１ｎ型コンタクト電極２９が形成された第１絶縁層８１上に、共通パッド電極５９ｃ、第１ｐ型コンタクト電極２７、および第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃを形成する。ここで、共通パッド電極５９ｃと第１ｐ型コンタクト電極２７は一体に形成されることができる。
共通パッド電極５９ｃ、第１ｐ型コンタクト電極２７、および第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、導電性物質を蒸着し、例えば、フォトリソグラフィを用いて、蒸着された導電性物質をパターニングすることで形成されることができる。
図１８および図１９Ｂを参照すると、共通パッド電極５９ｃ、第１ｐ型コンタクト電極２７、および第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃ上に、第２絶縁層８３を形成する。第２絶縁層８３は、窪みと突出部との間の段差を補償するのに十分な厚さを有するように形成されることができる。第２絶縁層８３が十分な厚さで形成された後、平坦化が行われ、第２絶縁層８３の表面を平坦化することができる。平坦化は、ＣＭＰなどを用いて行われることができる。
図２０および図２１を参照すると、第２絶縁層８３をパターニングすることで、第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃと共通接触部５０ｃにコンタクトホールをそれぞれ形成する。第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃと共通接触部５０ｃに形成されたコンタクトホールは、第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃと共通パッド５９ｃの上面の一部を露出させる。
図２２および図２３を参照すると、第２絶縁層８３が形成された第１エピタキシャルスタック２０上に、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐを形成する。例示的な実施例において、共通パッド電極５９ｃと第１、第２、および第３パッド電極２９ｃ、３９ｃ、および４９ｃは、単一工程により形成されることができるため、同一層上で、実質的に同一の物質を含むことができる。
共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃに対応する領域に設けられることができ、共通接触部５０ｃと第１、第２、および第３接触部２０ｃ、３０ｃ、および４０ｃに対応する領域を覆うように形成される。共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐができる限り広く形成されることにより、それぞれのエピタキシャルスタックから発生した熱を容易に放出することができ、基板に固着される時における誤整列の可能性を減少することができる。また、第１パッド２９ｐは、窪みが形成されている領域よりも大きく形成されるため、窪みの段差による接着欠陥を防止することができる。
共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、導電性物質で形成されることができ、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、およびＣｕ、またはこれらの合金のような種々の金属を含むことができる。また、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、単一層または多層で形成されることができる。共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐが多層で形成される場合、特定の金属が拡散されることを防止するために、バリア金属層が追加されることができる。例示的な実施例において、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐは、ＡｕＳｎで形成されることができ、Ｓｎの拡散を防止するために、パッド５９ｐ、２９ｐ、３９ｐ、および４９ｐと電極５０ｃ、２９ｃ、３９ｃ、および４９ｃと間に、Ｃｒ、Ｔｉ、Ｎｉ、Ｗ、またはこれらの合金を含むバリア層が追加されることができる。
図２４、図２５Ａ、および図２５Ｂを参照すると、第１仮基板１０ｐ上に形成された第１エピタキシャルスタック２０は、第１接着層６０ａが形成されている基板１０上に反転させて付着することができる。このように、第１エピタキシャルスタック２０の層は、ｐ型半導体層、活性層、およびｎ型半導体層の順に基板１０の上部面に配置される。
導電性接着層６１は、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐに対応するように基板１０の領域に形成される。第１仮基板１０ｐは、図２５Ｂに示されたように、共通パッド５９ｐと第１、第２、および第３パッド２９ｐ、３９ｐ、および４９ｐを、導電性接着層６１に向い合うように第１仮基板１０ｐに整列させた後、上部から下側方向に加圧されることができる。
図２６および図２７Ａを参照すると、第１エピタキシャルスタック２０および第１絶縁層８１の一部を除去することでコンタクトホールを形成する。コンタクトホールが共通接触部５０ｃと第２および第３接触部３０ｃおよび４０ｃにそれぞれ形成されるため、共通パッド電極５９ｃと第２および第３パッド電極３９ｃおよび４９ｃの上面が露出する。
図２６および図２７Ｂを参照すると、第１エピタキシャルスタック２０上に第３絶縁層８５を形成する。第３絶縁層８５が第１エピタキシャルスタック２０の上面およびコンタクトホールの側面に形成されるため、共通パッド電極５９ｃと第２および第３パッド電極３９ｃおよび４９ｃは、露出した状態に維持される。
第３絶縁層８５は、第１エピタキシャルスタック２０の上面に絶縁物質を含む層を形成し、フォトリソグラフィを用いてコンタクトホールを異方性エッチングすることで形成されることができる。
第１エピタキシャルスタック２０に形成されたコンタクトホールは十分な直径を有すると示されているが、それぞれのコンタクトホールの実際の直径は非常に小さいため、第１エピタキシャルスタック２０の上面に第３絶縁層８５が十分な厚さを有するように形成される場合、各コンタクトホールの内側面のみに第３絶縁層８５を形成することが困難となる。例示的な実施例において、以下でより詳細に説明されるとおり、それぞれのコンタクトホールの内側面上に第３絶縁層８５をより容易に形成するために、追加のサブ絶縁層を形成する工程が用いられることができる。
図３４Ａ～図３４Ｄは、図２７ＡのＰ２に対応する部分を示した拡大断面図であって、他の例示的な実施例に従ってコンタクトホールに第３絶縁層８５を形成する工程を順に示す。図３４Ａ～図３４Ｃに示されたコンタクトホール内に絶縁層を形成する工程は、任意の他のエピタキシャル層のためのコンタクトホール内に絶縁層を形成するのに適用可能であることはいうまでもない。
図３４Ａを参照すると、コンタクトホールを形成する前に、第１エピタキシャルスタック２０の上面に第１サブ絶縁層８５ａを形成する。図３４Ｂを参照すると、第１サブ絶縁層８５ａおよび第１エピタキシャルスタック２０をエッチングすることで、第２パッド電極３９ｃの上面を露出させる。図３４Ｃを参照すると、第１エピタキシャルスタック２０、およびコンタクトホールが形成された第１サブ絶縁層８５ａ上に、第２サブ絶縁層８５ｂを形成する。図３４Ｄを参照すると、第２サブ絶縁層８５ｂをエッチングすることで、第２パッド電極３９ｃの上面をさらに露出させる。このように、コンタクトホールの内側面には第２サブ絶縁層８５ｂのみが形成され、第１エピタキシャルスタック２０の上面には第１および第２サブ絶縁層８５ａおよび８５ｂが形成される。このように、第１エピタキシャルスタック２０の上面に設けられた最終的な絶縁層８５の厚さが、コンタクトホールの内側面に設けられた絶縁層の厚さよりも大きいため、第１エピタキシャルスタック２０の上面に、十分な厚さを有し、且つコンタクトホールの内側面を覆うのに十分に薄い絶縁層を形成することが可能である。
さらに図２７Ｂを参照すると、第１エピタキシャルスタック２０の上面およびコンタクトホールの内側面を、上述のように第３絶縁層８５で覆う。
図２８および図２９を参照すると、第３絶縁層８５が形成されている第１エピタキシャルスタック２０上に、共通ブリッジ電極５９ｂと第２および第３ブリッジ電極３９ｂおよび４９ｂを形成する。共通ブリッジ電極５９ｂはコンタクトホールを介して共通パッド電極５９ｃと接続され、第２ブリッジ電極３９ｂはコンタクトホール介して第２パッド電極３９ｃと接続され、第３ブリッジ電極４９ｂはコンタクトホールを介して第３パッド電極４９ｃと接続される。
図３０および図３１Ａを参照すると、第２仮基板上に第２エピタキシャルスタック３０を形成し、第２接着層６０ｂを挟んで第１エピタキシャルスタック２０上に第２エピタキシャルスタック３０を転倒させて付着させることができる。例示的な実施例によると、第２ｐ型コンタクト電極３７と第１波長通過フィルタ７１は、第２接着層６０ｂと第２エピタキシャルスタック３０との間に形成されることができる。第２エピタキシャルスタック３０が第１エピタキシャルスタック２０上に付着された後に、第２仮基板が除去されることができる。第２仮基板は、様々な方法により除去されることができる。例えば、第２仮基板がサファイア基板である場合、サファイア基板は、レーザーリフトオフ（ｌｉｆｔ－ｏｆｆ）方法、応力リフトオフ方法、機械的リフトオフ方法、物理的研磨方法などにより除去されることができる。
幾つかの例示的な実施例において、第２仮基板が除去された後、凹凸部ＰＲが第２エピタキシャルスタック３０の上面（またはｎ型半導体層）に形成されることができる。凹凸部ＰＲは、様々なエッチング工程を用いたテクスチャリングにより形成されることができる。あるいは、凹凸部ＰＲは、仮基板として、凹凸部を有するパターニングされたサファイア基板を用いて形成されることができる。パターニングされたサファイア基板が当該エピタキシャルスタックから除去される際に、パターニングされたサファイア基板上の凹凸部が当該エピタキシャルスタックに転写される。幾つかの例示的な実施例において、凹凸部は、マイクロフォト工程を用いた乾式エッチング、結晶特性を用いた湿式エッチング、サンドブラストのような物理的方法を用いたテクスチャリング、イオンビームエッチング、およびブロック共重合体のエッチング速度差を用いたテクスチャリングのような、様々な方法により形成されることができる。
図３０および図３１Ｂを参照すると、第２エピタキシャルスタック３０の一部を除去することでコンタクトホールを形成する。コンタクトホールが共通接触部５０ｃと第２および第３接触部３０ｃおよび４０ｃにそれぞれ形成されるため、第２ｐ型コンタクト電極３７の上面の一部が露出する。第２ｐ型コンタクト電極３７は十分な厚さで形成され、エッチングストッパとして機能することができる。
図３０および図３１Ｃを参照すると、共通接触部５０ｃと第２および第３接触部３０ｃおよび４０ｃに対応する第２ｐ型コンタクト電極３７、第１波長通過フィルタ７１、および第２接着層６０ｂの一部を除去することで、コンタクトホールに追加のコンタクトホールを形成する。共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂの上面の一部がコンタクトホールにより露出する。
この場合、共通接触部５０ｃに形成された追加のコンタクトホールは、第２エピタキシャルスタック３０に形成されたコンタクトホールよりも小さい直径を有することができる。より具体的に、第２エピタキシャルスタック３０の一部を除去することで形成されたコンタクトホールを「上部コンタクトホール」と仮定し、第２ｐ型コンタクト電極３７、第１波長通過フィルタ７１、および第２接着層６０ｂの一部を除去することで形成されたコンタクトホールを「下部コンタクトホール」と仮定すると、上部コンタクトホールの直径は下部コンタクトホールの直径よりも大きい。このように、コンタクトホールが形成された後、上部コンタクトホールの直径がより大きいため、第２ｐ型コンタクト電極３７の上面が露出する。
図３０および図３１Ｄを参照すると、コンタクトホールが形成された第２エピタキシャルスタック３０上に第４絶縁層８７を形成する。第４絶縁層８７は、第２エピタキシャルスタック３０の上面およびそれぞれのコンタクトホールの側面を覆うように形成される。
共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂの上面の一部を露出させるように第４絶縁層８７がエッチングされる。また、第４絶縁層８７には、第２接触部３０ｃに対応する第２エピタキシャルスタック３０の上面の一部を露出させるようにコンタクトホールが形成される。
図３０および図３１Ｅを参照すると、第４絶縁層８７が形成された第２エピタキシャルスタック３０上に、共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂを形成する。共通ブリッジ電極５９ｂは、露出した第２ｐ型コンタクト電極３７と直接接触することができる。また、第２ブリッジ電極３９ｂは、第２接触部３０ｃに対応する領域で、第２エピタキシャルスタック３０の上面の一部を露出させる第４絶縁層８７のコンタクトホールを覆うように形成される。このような方式により、第２ブリッジ電極３９ｂは、第２エピタキシャルスタック３０の上面と直接接触することができる。
図３２および図３３Ａを参照すると、第３仮基板上に第３エピタキシャルスタック４０を形成する。第３エピタキシャルスタック４０は、第３接着層６０ｃを挟んで第２エピタキシャルスタック３０上に反転させて付着することができる。例示的な実施例によると、第３ｐ型コンタクト電極４７と第２波長通過フィルタ７３は、第３エピタキシャルスタック４０と第３接着層６０ｃとの間に形成されることができる。第３エピタキシャルスタック４０が第２エピタキシャルスタック３０上に付着された後、第３仮基板が除去されることができる。第３仮基板は、上述の第２仮基板を除去するためのものと実質的に同一の工程により除去されることができる。
幾つかの例示的な実施例において、第３仮基板が除去された後、凹凸部ＰＲが第３エピタキシャルスタック４０の上面（またはｎ型半導体層）上に形成されることができる。
図３２および図３３Ｂを参照すると、第３エピタキシャルスタック４０の一部を除去することで、第３エピタキシャルスタック４０にコンタクトホールを形成する。コンタクトホールが共通接触部５０ｃおよび第３接触部４０ｃにそれぞれ形成されるため、ｐ型コンタクト電極４７の上面の一部が露出する。第３ｐ型コンタクト電極４７は十分な厚さで形成され、エッチングストッパとして機能することができる。
図３２および図３３Ｃを参照すると、共通接触部５０ｃおよび第３接触部４０ｃに対応する領域を除去することで、第３ｐ型コンタクト電極４７、第２波長通過フィルタ７３、および第３接着層６０ｃにコンタクトホールを形成する。このように、共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂの上面の一部がコンタクトホールにより露出する。
共通接触部５０ｃの第３ｐ型コンタクト電極４７、第２波長通過フィルタ７３、および第３接着層６０ｃに形成されたコンタクトホールは、第３エピタキシャルスタック４０に形成されたコンタクトホールよりも小さい直径を有する。このように、上部コンタクトホールの直径がより大きいため、コンタクトホールが形成された後、第３ｐ型コンタクト電極４７の上面が露出する。
図３２および図３３Ｄを参照すると、コンタクトホールが形成された第３エピタキシャルスタック４０上に第５絶縁層８９を形成する。第５絶縁層８９は、第３エピタキシャルスタック４０の上面およびそれぞれのコンタクトホールの側面を覆うように形成される。
共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂの上面の一部を露出させるように第５絶縁層８９をエッチングする。第３接触部４０ｃに対応する領域で、第３エピタキシャルスタック４０の上面の一部を露出させるように第５絶縁層８９にコンタクトホールを形成する。
図３２および図３３Ｅを参照すると、第５絶縁層８９が形成された第３エピタキシャルスタック４０上に、共通ブリッジ電極５９ｂ、第２ブリッジ電極３９ｂ、および第３ブリッジ電極４９ｂを形成する。共通ブリッジ電極５９ｂは、露出した第３ｐ型コンタクト電極４７と直接接触することができる。また、第３ブリッジ電極４９ｂは、第３接触部４０ｃに対応する領域で、第３エピタキシャルスタック４０の上面の一部を露出させるコンタクトホールを覆うように形成されるため、第３ブリッジ電極４９ｂは、第３エピタキシャルスタック４０の上面と直接接触することができる。
幾つかの例示的な実施例において、第５絶縁層８９は発光積層構造体の側面に設けられることができ、第５絶縁層８９の他にも、追加の光不透過層がさらに設けられることができる。光不透過層は、第１、第２、および第３エピタキシャルスタック２０、３０、および４０からの光が発光積層構造体の側面を介して出射されることを防止するための遮光層であるため、光を吸収または反射する物質を含むことができる。光不透過層は、異なる屈折率の２つの絶縁層を蒸着することで形成されることができる。例えば、光不透過層は、低屈折率の物質および高屈折率の物質を順に積層し、または異なる屈折率の絶縁層を積層することで形成されることができる。異なる屈折率の物質は特に制限されず、例えば、ＳｉＯ２およびＳｉＮｘを含むことができる。
上述のように、例示的な実施例によると、複数のエピタキシャルスタックを順に積層した後、複数のエピタキシャルスタックに配線部と接点を同時に形成することが可能である。
図３５は、例示的な実施例に係る発光積層構造体の概略的な断面図である。
図３５を参照すると、例示的な実施例に係る発光積層構造体は、順に積層された複数のエピタキシャルスタックを含む。エピタキシャルスタックは、前面および後面を有する実質的にプレート状の基板２００に配置される。
基板２００の前面には複数のエピタキシャルスタックが実装されることができ、基板２００は様々な形態で設けられることができる。基板２００は絶縁物質で形成されることができる。基板２００の材料は、ガラス、石英、有機重合体、有機／無機複合体などを含むことができる。しかし、本発明の概念が基板２００の特定材料に制限されるものではない。例えば、基板２００は、絶縁性を有する限り、種々の物質を含むことができる。例示的な実施例において、基板２００上には、それぞれのエピタキシャルスタックに発光信号および共通電圧を供給できる配線部がさらに配置されることができる。特に、それぞれのエピタキシャルスタックがアクティブマトリックス方式により駆動される場合、薄膜トランジスタを含む駆動素子が、配線部の他にも基板２００上にさらに配置されることができる。このように、基板２００はプリント回路基板で形成されてもよく、ガラス、シリコン、石英、有機重合体または有機／無機複合体上に配線部および／または駆動素子が形成されている複雑な基板で実現されてもよい。
複数のエピタキシャルスタックは、基板２００の前面に順に積層されることができる。複数のエピタキシャルスタックはそれぞれ有色光を放出する。
例示的な実施例において、２つ以上のエピタキシャルスタックが重なって配置されることができ、エピタキシャルスタックは、それぞれ異なる波長帯域を有する有色光を放出することができる。より具体的に、複数のエピタキシャルスタックは、異なるエネルギー帯域を有することができる。以下、発光積層構造体が、基板２００上に配置された、３つの順に積層されたエピタキシャルスタック層を含むと説明するが、本発明の概念が特定個数の積層されたエピタキシャル層に制限されるものではない。
それぞれのエピタキシャルスタックは、様々な波長帯域のうち、可視波長帯域の有色光を放出することができる。最下部のエピタキシャルスタックから放出された光は、最も低いエネルギー帯域を有する最も長い波長を有することができ、その上に配置されたエピタキシャルスタックから放出された光は、より短い波長を有することができる。最上部のエピタキシャルスタックから放出された光は、最も高いエネルギー帯域を有する最も短い波長を有することができる。例えば、第１エピタキシャルスタック２２０は第１色相の光Ｌ１を放出することができ、第２エピタキシャルスタック２３０は第２色相の光Ｌ２を放出することができ、第３エピタキシャルスタック２４０は第３色相の光Ｌ３を放出することができる。第１～第３色相の光Ｌ１～Ｌ３は、互いに異なる色相の光、例えば、異なる波長帯域を有する光に対応し、第１～第３色相の光Ｌ１～Ｌ３の波長は、順に短いことができる。特に、第１～第３色相の光Ｌ１～Ｌ３は、互いに異なる波長帯域を有することができ、第１色相の光Ｌ１から第３色相の光Ｌ３に向かって、光のエネルギーが増加することができる。
示された例示的な実施例において、第１色相の光Ｌ１は赤色光であることができ、第２色相の光Ｌ２は緑色光であることができ、第３色相の光Ｌ３は青色光であることができる。しかし、本発明の概念がこれに制限されるものではない。発光積層構造体が、当該技術分野において公知されているように、約１０，０００μｍ２未満、または他の例示的な実施例において、約４，０００μｍ２未満または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、第１エピタキシャルスタック２２０は、マイクロＬＥＤの小さいフォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）により、作動に悪影響を与えることなく、赤色、緑色、および青色光のうち何れか１つを放出することができ、第２および第３エピタキシャルスタック２３０および２４０は、赤色、緑色、および青色光のうち他の１つを放出することができる。
エピタキシャルスタック２２０、２３０、および２４０はそれぞれ、基板２００から上側方向（以下、「前方方向」という）に光を放出する。この場合、１つのエピタキシャルスタックから放出された光は、光の経路上に位置している任意の他のエピタキシャルスタック（ら）を介して前方方向に進む。前方方向は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０が積層される方向に対応することができる。
以下、基板２００の前方方向を「上側方向」と、基板２００の後方方向を「下側方向」ともいう。しかし、「上側方向」および「下側方向」という用語は相対的な用語であり、発光積層構造体のエピタキシャルスタックが配列または積層される方向によって変わる場合がある。
エピタキシャルスタック２２０、２３０、および２４０はそれぞれ上側方向に光を放出し、エピタキシャルスタック２２０、２３０、および２４０は、下部のエピタキシャルスタックから放出された光の殆どを透過する。特に、第１エピタキシャルスタック２２０から放出された光は、第２エピタキシャルスタック２３０および第３エピタキシャルスタック２４０を通過して前方方向に進み、第２エピタキシャルスタック２３０から放出された光は、第３エピタキシャルスタック２４０を通過して前方方向に進む。このように、最下部のエピタキシャルスタック以外の他のエピタキシャルスタックの少なくとも一部または全部は、透光性物質で形成されることができる。例えば、透光性物質は、特定の波長の光を透過する物質または特定の波長の光の一部を透過する物質だけでなく、全体光を透過する物質を含む。例示的な実施例において、それぞれのエピタキシャルスタック２２０、２３０、および２４０は、その下に配置されたエピタキシャルスタックから放出された光の６０％以上を透過することができる。他の例示的な実施例において、それぞれのエピタキシャルスタック２２０、２３０、および２４０は、その下に配置されたエピタキシャルスタックから放出された光の８０％以上を透過することができる。さらに他の例示的な実施例において、それぞれのエピタキシャルスタック２２０、２３０、および２４０は、その下に配置されたエピタキシャルスタックから放出された光の９０％以上を透過することができる。
例示的な実施例に係る発光積層構造体のエピタキシャルスタック２２０、２３０、および２４０は、それぞれエピタキシャルスタックに発光信号を印加する信号ラインを接続することで、独立して駆動されることができる。また、例示的な実施例に係る発光積層構造体は、エピタキシャルスタック２２０、２３０、および２４０から光が放出されるか否かによって、種々の色相を実現することができる。互いに異なる波長の光を放出するエピタキシャルスタックは、互いに重なり合うように垂直に形成されるため、発光積層構造体を形成することが可能である。
図３６Ａおよび図３６Ｂは、例示的な実施例に係る発光積層構造体の断面図である。
図３６Ａを参照すると、例示的な実施例に係る発光積層構造体において、第１エピタキシャルスタック２２０は、第１接着層２６０ａを挟んで基板２００上に配置されることができる。第１接着層２６０ａは、導電性または非導電性物質で形成されることができる。第１接着層２６０ａが基板２００に電気的に接続される必要がある場合、第１接着層２６０ａの一部領域は導電性を有することができる。第１接着層２６０ａは、透明または不透明物質で形成されることができる。例示的な実施例において、基板２００が不透明物質で形成され、基板２００上に配線部などが形成される場合、第１接着層２６０ａは、例えば、光を吸収する不透明物質で形成されることができる。第１接着層２６０ａのための光吸収物質としては、種々の重合体接着剤、例えば、エポキシ系重合体接着剤が使用できる。
第２および第３エピタキシャルスタック２３０および２４０は、第２接着層２６０ｂを挟んで第１エピタキシャルスタック２２０上に配置されることができる。第２接着層２６０ｂは、非導電性物質で形成され、透光性物質を含むことができる。例えば、第２接着層２６０ｂとしては、光学的に透明な接着剤が使用できる。第２接着層２６０ｂを形成する物質は、接着層が光学的に透明であり、且つそれぞれのエピタキシャルスタックに安定して接着できるかぎり、特に制限されない。例えば、第２接着層２６０ｂは、有機物質として、エポキシ重合体、種々のフォトレジスト、パリレン、ＰＭＭＡ（ポリ（メチルメタクリレート））、ＢＣＢ（ベンゾシクロブテン）ＳＵ‐８などを含むことができ、無機物質として、酸化ケイ素、酸化アルミニウム、溶融ガラスなどを含むことができる。幾つかの例示的な実施例において、導電性酸化物が接着層として使用可能である。この場合、導電性酸化物は、任意の他の構成要素から絶縁されるべきである。有機物質が接着層として用いられる場合、および無機物質の溶融ガラスが用いられる場合、その物質が接着面にコーティングされ、その上に真空状態で高温および高圧で固着されることができる。無機物質（溶融ガラスを除く）が接着層として用いられる場合、その無機物質は、下記の工程により接着層に固着されることができる：接着層上に無機物質を蒸着する工程、化学－機械的平坦化（ＣＭＰ）工程、得られる構造体の表面にプラズマ処理する工程、および高真空で結合する工程。
第１エピタキシャルスタック２２０は、ｐ型半導体層２２５、活性層２２３、およびｎ型半導体層２２１を含む。第２エピタキシャルスタック２３０は、ｐ型半導体層２３５、活性層２３３、およびｎ型半導体層２３１を含み、第３エピタキシャルスタック２４０は、ｐ型半導体層２４５、活性層２４３、およびｎ型半導体層２４１を含む。
第１エピタキシャルスタック２２０は、基板２００上に順に積層されたｐ型半導体層２２５、活性層２２３、およびｎ型半導体層２２１を含み、例えば、赤色光を放出する半導体物質を含むことができる。
赤色光を放出する半導体物質は、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、リン化ガリウムヒ素（ＧａＡｓＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、リン化ガリウム（ＧａＰ）などを含むことができる。しかし、赤色光を放出する半導体物質がこれに制限されるものではなく、種々の他の物質が使用可能である。
第１エピタキシャルスタック２２０のｐ型半導体層２２５の下には、第１ｐ型コンタクト電極２２５ｐが設けられることができる。第１エピタキシャルスタック２２０の第１ｐ型コンタクト電極２２５ｐは、単層または多層の金属で形成されることができる。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、およびＣｕのような金属、またはこれらの合金を含む種々の物質が、第１ｐ型コンタクト電極２２５ｐとして使用可能である。第１ｐ型コンタクト電極２２５ｐは、反射率の高い金属を含むことができる。第１ｐ型コンタクト電極２２５ｐが高い反射率の金属で形成されるため、第１エピタキシャルスタック２２０の上側方向への発光効率が向上することができる。
第２エピタキシャルスタック２３０は、順に重なって積層されたｎ型半導体層２３１、活性層２３３、およびｐ型半導体層２３５を含む。ｎ型半導体層２３１、活性層２３３、およびｐ型半導体層２３５は、例えば、緑色光を放出する半導体物質を含むことができる。緑色光を放出する半導体物質は、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、ＡｌＧａＩｎＰ、ＡｌＧａＰなどを含むことができる。しかし、緑色光を放出する半導体物質がこれに制限されるものではなく、種々の他の物質が使用可能である。
第２エピタキシャルスタック２３０のｎ型半導体層２３１の下には、第２ｎ型コンタクト電極２３１ｎが設けられる。第２ｎ型コンタクト電極２３１ｎは、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間、具体的には、第２接着層２６０ｂと第２エピタキシャルスタック２３０との間に介在される。
第２ｎ型コンタクト電極２３１ｎは、透明な導電性酸化物（ＴＣＯ）で形成されることができる。透明な導電性酸化物は、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウムスズ亜鉛（ＩＴＺＯ）などを含むことができる。透明な導電性化合物は、蒸発器およびスパッタを用いて、化学的気相蒸着（ＣＶＤ）および物理的気相蒸着（ＰＶＤ）により蒸着されることができる。第２ｎ型コンタクト電極２３１ｎは、所定の光透過率を満たし、且つ後述の製造工程でエッチングストッパとして機能するのに十分な厚さ、例えば、約２０００Åまたは約２μｍの厚さを有する。
第２エピタキシャルスタック２３０のｐ型半導体層２３５の下には、第２ｐ型コンタクト電極２３５ｐが設けられる。第２ｐ型コンタクト電極２３５ｐは、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に介在される。
第３エピタキシャルスタック２４０は、順に重なって積層されたｐ型半導体層２４５、活性層２４３、およびｎ型半導体層２４１を含む。ｐ型半導体層２４５、活性層２４３、およびｎ型半導体層２４１は、例えば、青色光を放出する半導体物質を含むことができる。青色光を放出する半導体物質は、ＧａＮ、ＩｎＧａＮ、ＺｎＳｅなどを含むことができる。しかし、青色光を放出する半導体物質がこれに制限されるものではなく、種々の他の物質が使用可能である。
第３エピタキシャルスタック２４０のｐ型半導体層２４５の下には、第３ｐ型コンタクト電極２４５ｐが設けられる。第３ｐ型コンタクト電極２４５ｐは、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に介在される。
第２エピタキシャルスタック２３０のｐ型半導体層２３５と第３エピタキシャルスタック２４０のｐ型半導体層２４５との間の第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐは、第２エピタキシャルスタック２３０および第３エピタキシャルスタック２４０により共有され得る共有電極を形成することができる。
第２ｐ型コンタクト電極２３５ｐと第３ｐ型コンタクト電極２４５ｐは、少なくとも部分的に互いに接触することができ、物理的および／または電気的に接続されることができる。このように、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐの少なくとも１つに信号が印加されても、同一の信号が、第２エピタキシャルスタック２３０のｐ型半導体層２３５および第３エピタキシャルスタック２４０のｐ型半導体層２４５に印加されることができる。例えば、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐのうち何れか１つの一側に共通電圧が印加される場合、その共通電圧は、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐの両方を介して第２および第３ｐ型エピタキシャルスタック２３０および２４０のそれぞれのｐ型半導体層に印加される。
示された例示的な実施例において、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のｎ型半導体層２２１、２３１、および２４１およびｐ型半導体層２２５、２３５、および２４５は、それぞれ単一層と示されているが、幾つかの例示的な実施例において、それぞれの層は多層であってもよく、超格子層を含んでもよい。また、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の活性層２２３、２３３、および２４３は、単一量子井戸構造または多重量子井戸構造を含むことができる。
示された例示的な実施例において、共有電極を構成する第２および第３ｐ型コンタクト電極２３５ｐおよび２４５ｐは、第２および第３エピタキシャルスタック２３０および２４０を実質的に覆う。第２および第３ｐ型コンタクト電極２３５ｐおよび２４５ｐは、下部のエピタキシャルスタックから放出された光を透過できるように、透明な導電性物質で形成されることができる。例えば、第２および第３ｐ型コンタクト電極２３５ｐおよび２４５ｐは、透明な導電性酸化物（ＴＣＯ）で形成されることができる。透明な導電性酸化物は、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウムスズ亜鉛（ＩＴＺＯ）などを含むことができる。透明な導電性化合物は、蒸発器およびスパッタを用いて、化学的気相蒸着（ＣＶＤ）および物理的気相蒸着（ＰＶＤ）により蒸着されることができる。第２および第３ｐ型コンタクト電極２３５ｐおよび２４５ｐは、所定の光透過率を満たし、且つ後述の製造工程でエッチングストッパとして機能するのに十分な厚さ、例えば、約２０００Åまたは約２μｍの厚さを有することができる。
第１、第２、および第３ｐ型コンタクト電極２２５ｐ、２３５ｐ、および２４５ｐには共通ラインが接続されることができる。共通ラインは共通電圧を印加することができる。また、発光信号ラインが第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のｎ型半導体層２２１、２３１、および２４１にそれぞれ接続されることができる。例示的な実施例において、共通電圧ＳＣは、共通ラインを介して第１ｐ型コンタクト電極２２５ｐ、第２ｐ型コンタクト電極２３５ｐ、および第３ｐ型コンタクト電極２４５ｐに印加され、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の発光は、それぞれ発光信号ラインを介して第１エピタキシャルスタック２２０のｎ型半導体層２２１、第２エピタキシャルスタック２３０の第２ｎ型コンタクト電極２３１ｎ、および第３エピタキシャルスタック２４０のｎ型半導体層２４１に発光信号を印加することで制御される。発光信号は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０にそれぞれ対応する第１、第２、および第３発光信号ＳＲ、ＳＧ、およびＳＢを含むことができる。例示的な実施例において、第１発光信号ＳＲは赤色光を放出するための信号であり、第２発光信号ＳＧは緑色光を放出するための信号であり、第３発光信号ＳＢは青色光を放出するための信号であることができる。
上述のように、例示的な実施例によると、共有電極を介して、２つの隣接したエピタキシャルスタックに同一の信号が同時に供給されることができる。この場合、互いに向かい合う２つの隣接したエピタキシャルスタックの半導体層は、同一の極性型の不純物でドープされることができる。例えば、共有電極を挟んで互いに向かい合う２つの半導体層は、ｐ型半導体層であることができる。
図３６Ａに、３つのエピタキシャルスタック、および第２および第３エピタキシャルスタック２３０および２４０の間に設けられた共有電極を示したが、本発明の概念がこれに制限されるものではない。例えば、共有電極の位置は、２つのエピタキシャルスタックが互いに隣接する限り、多様に変更され得る。例えば、４つのエピタキシャルスタックを含む発光積層構造体において、２つの半導体層に同一の信号を印加する場合、共有電極は、互いに向い合い、且つ同一の極性型の不純物でドープされた２つの半導体層の間の任意の他の位置に設けられることができる。
例示的な実施例によると、共有電極を介して２つの隣接したエピタキシャルスタックに同一の信号が印加されることができるため、それぞれのエピタキシャルスタックに信号を印加するための接触部の数が減少されることができる。例えば、３つのエピタキシャルスタックに共通電圧を印加するために、３つのエピタキシャルスタック毎にそれぞれ接触部が形成されることができる。しかし、例示的な実施例によると、共通電圧は、２つの接触部分を介してのみ３つのエピタキシャルスタックに印加されることができる。具体的な接触構造は、以下でより詳細に説明する。
図３６Ｂは、他の例示的な実施例に係る発光積層構造体の断面図である。示された実施例に係る発光積層構造体は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のｎ型半導体層２２１、２３１、および２４１に共通電圧が印加され、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のｐ型半導体層２２５、２３５、および２４５に発光信号が印加されることを除き、図３６Ａのものと実質的に類似である。
図３６Ｂを参照すると、第１エピタキシャルスタック２２０は、基板２００上に順に積層されたｎ型半導体層２２１、活性層２２３、およびｐ型半導体層２２５を含むことができ、赤色光を放出する半導体物質を含むことができる。
第１エピタキシャルスタック２２０のｎ型半導体層２２１の下には、第１ｎ型コンタクト電極２２１ｎが設けられることができる。第１エピタキシャルスタック２２０の第１ｎ型コンタクト電極２２１ｎは、単層または多層の金属であることができる。例示的な実施例において、第１ｎ型コンタクト電極２２１ｎは、ＡｕＧｅまたはＡｕＴｅのようなＡｕ合金で形成されることができる。
第２エピタキシャルスタック２３０は、順に重なって積層されたｐ型半導体層２３５、活性層２３３、およびｎ型半導体層２３１を含む。ｐ型半導体層２３５、活性層２３３、およびｎ型半導体層２３１は、緑色光を放出する半導体物質を含むことができる。
第２エピタキシャルスタック２３０のｐ型半導体層２３５の下には、第２ｐ型コンタクト電極２３５ｐが設けられる。第２ｐ型コンタクト電極２３５ｐは、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間、具体的には、第２接着層２６０ｂと第２エピタキシャルスタック２３０との間に介在される。
第２エピタキシャルスタック２３０のｎ型半導体層２３１上には第２ｎ型コンタクト電極２３１ｎが設けられる。第２ｎ型コンタクト電極２３１ｎは、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に介在される。
第３エピタキシャルスタック２４０は、順に重なって積層されたｎ型半導体層２４１、活性層２４３、およびｐ型半導体層２４５を含む。ｎ型半導体層２４１、活性層２４３、およびｐ型半導体層２４５は、青色光を放出する半導体物質を含むことができる。
第３エピタキシャルスタック２４０のｎ型半導体層２４１の下には、第３ｎ型コンタクト電極２４１ｎが設けられる。第３ｎ型コンタクト電極２４１ｎは、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に介在される。
第２エピタキシャルスタック２３０のｎ型半導体層２３１と第３エピタキシャルスタック２４０のｎ型半導体層２４１との間の第２ｎ型コンタクト電極２３１ｎおよび第３ｎ型コンタクト電極２４１ｎは、第２エピタキシャルスタック２３０および第３エピタキシャルスタック２４０により共有され得る共有電極を構成することができる。
第２ｎ型コンタクト電極２３１ｎと第３ｎ型コンタクト電極２４１ｎは、少なくとも部分的に互いに接触することができ、物理的および／または電気的に接続されることができる。このように、第２ｎ型コンタクト電極２３１ｎおよび第３ｎ型コンタクト電極２４１ｎの少なくとも１つに信号が印加されても、同一の信号が、第２エピタキシャルスタック２３０のｎ型半導体層２３１および第３エピタキシャルスタック２４０のｎ型半導体層２４１に印加されることができる。
示された例示的な実施例において、共通ラインは、第１、第２、および第３n型コンタクト電極２２１ｎ、２３１ｎ、および２４１ｎに接続されることができる。発光信号ラインは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のｐ型半導体層２２５、２３５、および２４５にそれぞれ接続されることができる。共通電圧ＳＣは、共通ラインを介して第１ｎ型コンタクト電極２２１ｎ、第２ｎ型コンタクト電極２３１ｎ、および第３ｎ型コンタクト電極２４１ｎに印加され、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の発光は、それぞれ発光信号ラインを介して第１エピタキシャルスタック２２０のｐ型半導体層２２５、第２エピタキシャルスタック２３０の第２ｐ型コンタクト電極２３５ｐ、および第３エピタキシャルスタック２４０のｐ型半導体層２４５に発光信号を印加することで制御される。
例示的な実施例によると、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０は、それぞれ関連発光信号に応答して駆動される。より具体的に、第１エピタキシャルスタック２２０は第１発光信号ＳＲによって駆動され、第２エピタキシャルスタック２３０は第２発光信号ＳＧによって駆動され、第３エピタキシャルスタック２４０は第３発光信号ＳＢによって駆動される。第１、第２、および第３発光信号ＳＲ、ＳＧ、およびＳＢは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に独立して印加されることができるため、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０は互いに独立して駆動されることができる。このように、発光積層構造体は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０から上側方向に放出された第１、第２、および第３色相の光の組み合わせによって多様に決定される色相の光を生成することができる。
色を表示する時に、互いに異なる平面から互いに異なる色相の光が放出されないが、重畳領域から互いに異なる色相の光が放出されるため、例示的な実施例に係る発光積層構造体は発光素子の小型化を可能とする。一般に、異なる色相の光、例えば、赤色、緑色、および青色光を放出する従来の発光素子は、フルカラーを実現するために、同一の平面上で互いに離隔される。この場合、それぞれの発光素子が同一の平面上に配置されるため、その素子が比較的大きい面積を占める。しかし、例示的な実施例に係る発光素子は、異なる色相の光を放出するように１つの領域で互いに重なり合っている積層構造を含むため、非常に小さい面積でフルカラーが実現可能である。このように、小さい面積で高解像度の素子が製造されることができる。
また、従来の発光素子が積層方式により製造されるとしても、その従来の発光素子は、各発光素子用のラインを介して個々の発光素子と接続するための個々の接触部を形成することで製造されるため、複雑な構造により、製造工程の複雑さを増加させる場合がある。しかし、例示的な実施例に係る発光積層構造体は、１つの基板上に多重エピタキシャルスタック構造を形成し、最小の工程により多重エピタキシャルスタック構造に接触部を形成し、接触部と多重エピタキシャルスタック構造とを接続することで形成されることができる。特に、共有電極の使用により接点の数が減少されるため、構造および製造方法がさらに単純化されることができる。また、個々の色相の発光素子が製造されて個別的に実装される従来のディスプレイ素子の製造方法に比べて、本発明の概念によると、複数の発光素子に代えて１つの発光積層構造体のみが実装されることにより、製造方法が非常に単純化される。
例示的な実施例に係る発光積層構造体は、高純度および高効率の有色光を提供するための種々の構成要素をさらに含むことができる。例えば、例示的な実施例に係る発光積層構造体は、比較的短い波長の光が、より長い波長の光を放出するエピタキシャルスタックに進むことを遮断するための波長通過フィルタを含むことができる。
以下、例示的な実施例に係る発光積層構造体について説明するにあたり、図３６Ａおよび図３６Ｂのものとの差異を中心に説明する。実質的に同一の構成要素についての詳細な説明は、重複を避けるために省略する。
図３７は、例示的な実施例に係る発光積層構造体の概略的な断面図である。
図３７を参照すると、例示的な実施例に係る発光積層構造体は、第１エピタキシャルスタック２２０と第２エピタキシャルスタック２３０との間に第１波長通過フィルタ２７１を含むことができる。
第１波長通過フィルタ２７１は、第１エピタキシャルスタック２２０から放出された第１色相の光を透過することができ、第１色相の光を除いた他の光を遮断または反射することができる。このように、第１エピタキシャルスタック２２０から放出された第１色相の光は、上側方向に進むことができるが、第２および第３エピタキシャルスタック２３０および２４０から放出された第２および第３色相の光は、第１エピタキシャルスタック２２０に向かって進まず、第１波長通過フィルタ２７１によって反射または遮断されることができる。
第１色相の光よりも高いエネルギーおよび短い波長を有する第２および第３色相の光が第１エピタキシャルスタック２２０に入射される際に、第２および第３色相の光は、第１エピタキシャルスタック２２０で追加的な発光を誘導し得る。示された例示的な実施例において、第２および第３色相の光は、第１波長通過フィルタ２７１により、第１エピタキシャルスタック２２０に入射されることが防止される。
例示的な実施例において、第２エピタキシャルスタック２３０と第３エピタキシャルスタック２４０との間に、第２波長通過フィルタ２７３が配置されることができる。特に、第２波長通過フィルタ２７３は、共有電極をともに構成する第２ｐ型コンタクト電極２３５ｐと第３ｐ型コンタクト電極２４５ｐとの間に設けられることができる。第２波長通過フィルタ２７３は、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐよりも小さく形成され、第２波長通過フィルタ２７３が形成されていない領域で、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐが互いに接続されるようにする。例えば、第２波長通過フィルタ２７３は少なくとも１つのコンタクトホールを含むことができ、第２ｐ型コンタクト電極２３５ｐおよび第３ｐ型コンタクト電極２４５ｐは、そのコンタクトホールを介して互いに接続されることができる。
第２波長通過フィルタ２７３は、第１および第２エピタキシャルスタック２２０および２３０から放出された第１および第２色相の光を透過することができ、第１および第２色相の光を除いた他の光を反射または遮断することができる。このように、第１および第２エピタキシャルスタック２２０および２３０から放出された第１および第２色相の光は、上側方向に進むことができるが、第３エピタキシャルスタック２４０から放出された第３色相の光は、第１および第２エピタキシャルスタック２２０および２３０に向かって進まず、第２波長通過フィルタ２７３によって反射または遮断されることができる。
第１および第２色相の光よりも高いエネルギーおよび短い波長を有する第３色相の光が第１および第２エピタキシャルスタック２２０および２３０に入射される際に、第３色相の光は、第１および第２エピタキシャルスタック２２０および２３０で追加的な発光を誘導し得る。示された例示的な実施例において、第３波長の光は、第２波長通過フィルタ２７３により、第１および第２エピタキシャルスタック２２０および２３０に入射されることが防止される。
例示的な実施例に係る発光積層構造体は、均一な光を提供するための種々の構成要素をさらに含むことができる。例えば、例示的な実施例に係る発光積層構造体は、光出射面に種々の凹凸部を有することができる。
図３８および図３９は、例示的な実施例に係る発光積層構造体の断面図である。
図３８および図３９を参照すると、例示的な実施例に係る発光積層構造体は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の少なくとも１つの上面に形成された凹凸部を含むことができる。
凹凸部ＰＲは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０上に選択的に形成されることができる。図３８に示されたように、凹凸部ＰＲは、第１および第３エピタキシャルスタック２２０および２４０上にそれぞれ設けられることができる。他の実施例によると、凹凸部ＰＲは、図１に示されたように、第１および第３エピタキシャルスタック２２０および２４０上に設けられることができる。凹凸部ＰＲは、エピタキシャルスタックの光出射面に対応する半導体層上に設けられることができる。
例示的な実施例によると、第１エピタキシャルスタック２２０上に凹凸部ＰＲが形成される場合、第１波長通過フィルタ２７１は、その上面に直接設けられることができる。例示的な実施例において、第１エピタキシャルスタック２２０と第１波長通過フィルタ２７１との間に追加の絶縁層が設けられることができる。第１エピタキシャルスタック２２０と第２波長通過フィルタ２７３との間に設けられた絶縁層は、その表面を平坦化する絶縁層であることができる。これにより、第２波長通過フィルタ２７３が第１エピタキシャルスタック２２０上で効率的に機能するようにすることができる。
凹凸部ＰＲは、発光効率を向上させることができ、多辺角錐状、半球状、およびランダムに配列された粗い表面のような様々な形状に形成されることができる。凹凸部ＰＲは、種々のエッチング工程によりテクスチャリングまたはパターニングされたサファイア基板を用いて形成されることができる。例示的な実施例において、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０から放出された第１、第２、および第３色相の光は、可視性の差を誘し得る異なる光強度を有することができる。例示的な実施例によると、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の光出射面に凹凸部ＰＲを選択的に形成することで、発光効率を向上させることができるため、第１～第３色相の光における可視光の差を減少させることができる。例えば、赤色および／または青色は、緑色に比べて可視性が低い。このように、可視性の差は、第１エピタキシャルスタック２２０および／または第３エピタキシャルスタック２４０のテクスチャリングにより減少されることができる。例えば、赤色光を放出するエピタキシャルスタックが発光積層構造体の最下部に配置される場合、赤色光の強度は小さいことができる。このように、赤色光を放出するエピタキシャルスタックの上部面に凹凸部ＰＲを形成することで、光効率が向上することができる。
例示的な実施例に係る発光積層構造体は、種々の色相を表現することができ、以下でさらに詳述するピクセルとして採用可能である。
図４０は、例示的な実施例に係るディスプレイ素子の平面図であり、図４１は、図４０のＰ１部分の拡大斜視図である。
図４０および図４１を参照すると、例示的な実施例に係るディスプレイ素子２００は、テキスト、ビデオ、写真、二次元または三次元画像などのような任意の視覚的情報を表示することができる。
ディスプレイ素子２００は、閉多角形チェーンまたは回路を形成するように閉ループを有する直線セグメントを含む多角形、円形、曲面を含む楕円形など、半円形、直線、または曲面を含む半楕円形などの、種々の形状で設けられることができる。以下では、ディスプレイ素子２００が実質的に長方形状を有すると説明するが、本発明の概念がこれに制限されるものではない。
ディスプレイ素子１００は、画像を表示する複数のピクセル２１１０を含む。それぞれのピクセル２１１０は、画像を表示する最小単位に相当することができる。それぞれのピクセル２１１０は、図３５～図３９を参照して説明した例示的な実施例に係る発光積層構造体を含むことができ、白色光および／または有色光を放出することができる。
例示的な実施例において、それぞれのピクセル２１１０は、赤色光を放出する第１サブピクセル２１１０Ｒと、緑色光を放出する第２サブピクセル２１１０Ｇと、青色光を放出する第３サブピクセル２１１０Ｂと、を含む。第１、第２、および第３サブピクセル２１１０Ｒ、２１１０Ｇ、および２１１０Ｂは、上述の発光積層構造体の第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０にそれぞれ対応することができる。
ピクセル２１１０は、行と列のマトリックスに配列される。本願で用いられるように、行と列のマトリックスに配列されるピクセル２１１０は、列に沿って正確に一列に配列されるか、ピクセル２１１０の位置などが変化され得るように実質的にジグザグ状に列に沿って配列されるピクセル２１１０を称することができる。
図４２は、例示的な実施例に係るディスプレイ素子のブロック図である。
図４２を参照すると、例示的な実施例に係るディスプレイ素子２００は、タイミングコントローラ２３５０と、スキャン駆動部２３１０と、データ駆動部２３３０と、配線部と、ピクセルと、を含む。それぞれのピクセルが複数のサブピクセルを含む場合、それぞれのサブピクセルは、配線部を介してスキャン駆動部２３１０、データ駆動部２３３０などに接続されることができる。
タイミングコントローラ２３５０は、ディスプレイ素子２００を駆動するために、外部（例えば、画像データを伝送する外部システム）から種々の制御信号および画像データを受信する。タイミングコントローラ２３５０は、受信された画像データを再配列し、再配列されたデータをデータ駆動部２３３０に供給することができる。タイミングコントローラ２３５０は、スキャン駆動部２３１０およびデータ駆動部２３３０を駆動するために、スキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号および生成されたデータ制御信号をスキャン駆動部２３１０およびデータ駆動部２３３０に供給することができる。
スキャン駆動部２３１０は、タイミングコントローラ２３５０から供給されたスキャン制御信号に相当するスキャン信号を生成することができる。
データ駆動部２３３０は、タイミングコントローラ２３５０から供給されるデータ制御信号および画像データに対応するデータ信号を生成することができる。
配線部は複数の信号ラインを含む。特に、配線部は、スキャン駆動部２３１０とサブピクセルとを接続するスキャンライン２１３０と、データ駆動部２３３０とサブピクセルとを接続するデータライン２１２０と、を含む。スキャンライン２１３０は、それぞれのピクセル２１１０のサブピクセルに接続されることができる。スキャンラインは第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂを含み、以下であわせて図面符号「１３０」と示す。
配線部は、タイミングコントローラ２３５０とスキャン駆動部２３１０、タイミングコントローラ２３５０とデータ駆動部２３３０、または任意の他の構成要素を接続することができ、関連信号を伝達するための複数のラインをさらに含むことができる。
スキャンライン２１３０は、スキャン駆動部２３１０により生成されたスキャン信号をサブピクセルに供給する。データ駆動部２３３０により生成されたデータ信号は、データライン２１２０に出力される。
サブピクセルはスキャンライン２１３０およびデータライン２１２０に接続される。サブピクセルは、スキャンライン２１３０からスキャン信号が供給される際に、データライン２１２０から受信されたデータ信号に応答して選択的に発光する。例えば、それぞれのフレーム期間の間に、それぞれのサブピクセルは、受信されたデータ信号に相当する輝度を有する光を放出する。黒色輝度に相当するデータ信号が供給されるサブピクセルは、当該フレーム期間の間に発光しないため、黒色を表示することができる。
例示的な実施例において、サブピクセルは、パッシブ駆動方式またはアクティブ駆動方式により駆動されることができる。ディスプレイ素子２００がアクティブ駆動方式により駆動される場合、ディスプレイ素子２００は、スキャン信号およびデータ信号の他にも、それにさらに供給された第１および第２ピクセル電圧に基づいて駆動されることができる。
図４３は、例示的な実施例に係る１つのサブピクセルを示した回路図である。特に、示された例示的な実施例に係る回路図は、パッシブ型ディスプレイ素子に含まれている赤色のサブピクセル２１１０Ｒのようなサブピクセルに対応することができる。第２および第３サブピクセル２１１０Ｇおよび２１１０Ｂは、第１サブピクセル２１１０Ｒと実質的に同一の方式により駆動されることができるため、重複を避けるために、第２および第３サブピクセル２１１０Ｇおよび２１１０Ｂについての繰り返される説明は省略する。
図４３を参照すると、第１サブピクセル２１１０Ｒは、スキャンライン２１３０Ｒとデータライン２１２０との間に接続された発光素子２１５０を含む。発光素子２１５０は第１エピタキシャルスタック２２０に対応することができる。ｐ型半導体層とｎ型半導体層との間にしきい電圧以上の電圧が印加されると、第１エピタキシャルスタック２２０は、印加された電圧の大きさに相当する輝度で発光する。特に、第１サブピクセル２１１０Ｒの発光は、スキャンライン２１３０に印加されるスキャン信号の電圧および／またはデータライン２１２０に印加されるデータ信号の電圧を調節することで制御されることができる。
図４４は、例示的な実施例に係る第１サブピクセルを示した回路図である。示された例示的な実施例に係る回路図は、アクティブ型ディスプレイ素子に含まれたサブピクセルに対応することができる。
ディスプレイ素子２００がアクティブ型ディスプレイ素子である場合、第１サブピクセル２１１０Ｒには、スキャン信号およびデータ信号だけでなく、第１および第２画素電圧ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されることができる。
図４４を参照すると、第１サブピクセル２１１０Ｒは、少なくとも１つの発光素子２１５０と、その発光素子２１５０に接続されたトランジスタユニットと、を含む。
発光素子２１５０は第１エピタキシャルスタック２２０に対応することができる。発光素子２１５０のｎ型半導体層は、トランジスタユニットを介して第１ピクセル電圧ＥＬＶＤＤに接続されることができ、ｐ型半導体層は、第２ピクセル電圧ＥＬＶＳＳに接続されることができる。第１ピクセル電圧ＥＬＶＤＤおよび第２ピクセル電圧ＥＬＶＳＳは、互いに異なる電位を有することができる。例えば、第２ピクセル電圧ＥＬＶＳＳの電位は、発光素子２１５０のしきい電圧より小さくなく、且つ第１ピクセル電圧ＥＬＶＤＤの電位より低いことができる。発光素子２１５０は、トランジスタユニットにより制御される駆動電流に相当する輝度で発光することができる。
例示的な実施例によると、トランジスタユニットは、第１および第２トランジスタＭ１およびＭ２と、ストレージキャパシタＣｓｔと、を含む。しかし、トランジスタユニットの構造は多様に変形されてよく、図４４に示された構造に制限されない。
第１トランジスタＭ１（スイッチングトランジスタ）のソース電極はデータライン２１２０に接続され、ドレイン電極は第１ノードＮ１に接続される。第１トランジスタＭ１のゲート電極は第１スキャンライン２１３０Ｒに接続される。第１トランジスタＭ１をターンオン（ｔｕｒｎ ｏｎ）するのに十分な電圧のスキャン信号が第１スキャンライン２１３０Ｒから供給されると、第１トランジスタＭ１がターンオンされ、データライン２１２０と第１ノードＮ１を接続する。この場合、当該フレームのデータ信号がデータライン２１２０に供給され、そのデータ信号が第１ノードＮ１に伝達される。第１ノードＮ１に伝達されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
第２トランジスタＭ２（駆動トランジスタ）のソース電極は第１ピクセル電圧ＥＬＶＤＤに接続され、そのドレイン電極はｎ型半導体層に接続される。第２トランジスタＭ２のゲート電極は第１ノードＮ１に接続される。第２トランジスタＭ２は、第１ノードＮ１の電圧に基づいて、発光素子２１５０に供給される駆動電流の量を制御する。
ストレージキャパシタＣｓｔの第１末端は第１ピクセル電圧ＥＬＶＤＤに接続され、その第２末端は第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に相当する電圧を充電し、次のフレームのデータ信号が供給されるまで、その充電された電圧を維持する。
図４４は、２つのトランジスタを含むトランジスタユニットを示しているが、本発明の概念がこれに制限されるものではなく、トランジスタユニットの構造は多様に変化または変更され得る。例えば、トランジスタユニットは、さらに多くのトランジスタ、さらに多くのキャパシタなどを含むことができる。第１および第２トランジスタ、ストレージキャパシタ、および信号ラインの構造は、当該技術分野に広く知られているため、その詳細な説明は省略する。
以下、パッシブマトリックス型を参照してピクセルを説明するが、本発明の概念がこれに制限されるものではない。
図４５は、例示的な実施例に係るピクセルの平面図であり、図４６は、図４５のＩ－Ｉ’線に沿って切断した断面図である。
図４５および図４６を参照すると、例示的な実施例に係るピクセルは、複数のエピタキシャルスタックが積層された発光領域、および発光領域を囲む周辺領域を含む。示された例示的な実施例において、複数のエピタキシャルスタックは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０を含む。
例示的な実施例に係るピクセルは、平面視において、複数のエピタキシャルスタックが積層された発光領域を有する。発光領域の少なくとも一側には、配線部を第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に接続するための接触部が設けられる。接触部は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に共通電圧を印加するための共通接触部２５０ｃと、第１エピタキシャルスタック２２０に発光信号を供給するための第１接触部２２０ｃと、第２エピタキシャルスタック２３０に発光信号を供給するための第２接触部２３０ｃと、第３エピタキシャルスタック２４０に発光信号を供給するための第３接触部２４０ｃと、を含む。
例示的な実施例において、図３６Ａおよび図３６Ｂに示されたように、共通電圧が印加される第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の半導体層の極性型によって、積層構造体が変更され得る。特に、共通接触部２５０ｃでは、共通電圧を印加するためのコンタクト電極が、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０毎にそれぞれ設けられることができ、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に対応するコンタクト電極は、「第１、第２、および第３共通コンタクト電極」と称されることができる。共通電圧がｐ型半導体層に印加される場合、例示的な実施例に係る第１、第２、および第３共通コンタクト電極は、それぞれ第１、第２、および第３ｐ型共通コンタクト電極であることができる。共通電圧がｎ型半導体層に印加される場合、他の例示的な実施例に係る第１、第２、および第３共通コンタクト電極は、それぞれ第１、第２、および第３ｎ型コンタクト電極であることができる。以下、共通電圧がｐ型半導体層に適用されるとして説明し、特に、第１、第２、および第３共通コンタクト電極は、それぞれ第１、第２、および第３ｐ型コンタクト電極であるとすることができる。
例示的な実施例によると、発光積層構造体が、平面視において実質的に四角形状を有する場合、接触部２２０ｃ、２３０ｃ、２４０ｃ、および２５０ｃは、実質的にその四角形状のそれぞれの角に対応する領域に配置されることができる。しかし、本発明の概念がこれに制限されるものではなく、発光積層構造体の形状によって、接触部２２０ｃ、２３０ｃ、２４０ｃ、および２５０ｃの位置が多様に変更され得る。
複数のエピタキシャルスタックは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０を含む。第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０にそれぞれ発光信号を供給する第１、第２、および第３発光信号ライン、および第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に共通電圧を供給する共通ラインは、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に接続される。示された例示的な実施例において、第１、第２、および第３発光信号ラインは、それぞれ第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂに対応し、共通ラインは、データライン２１２０に対応することができる。第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂとデータライン２１２０は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０に接続される。
例示的な実施例において、第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂは、第１方向（例えば、水平方向）に延びることができる。データライン２１２０は、第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂと実質的に交差する第２方向（例えば、垂直方向）に延びることができる。しかし、第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂとデータライン２１２０の延びる方向はこれに制限されず、ピクセルの配列によって多様に変更され得る。
データライン２１２０および第１ｐ型コンタクト電極２２５ｐが、第１方向と交差する第２方向に実質的に長く延び、第１エピタキシャルスタック２２０のｐ型半導体層に共通電圧を設けるため、データライン２１２０と第１ｐ型コンタクト電極２２５ｐは、実質的に同一の要素と見なされることができる。このように、「第１ｐ型コンタクト電極２２５ｐ」および「データライン２１２０」という用語は、以下では相互交換的に用いられる。
第１ｐ型コンタクト電極２２５ｐが設けられる発光領域には、第１ｐ型コンタクト電極２２５ｐと第１エピタキシャルスタック２２０のオーミック接触のためのオーミック電極２２５ｐ’が配置される。オーミック電極２２５ｐ’は複数のオーミック電極を含むことができる。オーミック電極２２５ｐ’はオマック接触に用いられ、種々の物質で形成されることができる。例示的な実施例において、ｐ型オーミック電極に対応するオーミック電極２２５ｐ’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。オーミック電極２２５ｐ’の材料の反射率は、Ａｇ、Ａｌ、またはＡｕのような物質の反射率よりも低いため、追加の反射電極がさらに配置されることができる。例えば、追加の反射電極の材料として、Ａｇ、Ａｕなどが使用可能であり、Ｔｉ、Ｎｉ、Ｃｒ、またはＴａのような物質で形成された金属接着層が、隣接した構成要素との接着のために配置されることができる。この場合、接着層は、Ａｇ、Ａｕなどを含む反射電極の上面および下面に薄く蒸着されることができる。
第１スキャンライン２１３０Ｒは第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック２２０に接続され、データライン２１２０はオーミック電極２２５ｐ’を介して第１エピタキシャルスタック２２０に接続される。第２スキャンライン２１３０Ｇは第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック２３０に接続され、データライン２１２０は第４および第５コンタクトホールＣＨ４およびＣＨ５を介して第２エピタキシャルスタック２３０に接続される。第３スキャンライン２１３０Ｂは第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック２４０に接続され、データライン２１２０は第４および第５コンタクトホールＣＨ４およびＣＨ５を介して第３エピタキシャルスタック２４０に接続される。第２および第３エピタキシャルスタック２３０および２４０は、第４および第５コンタクトホールＣＨ４およびＣＨ５に設けられたブリッジライン２１２０ｂを介して同時に接続される。
基板２００、第１エピタキシャルスタック２２０、第２エピタキシャルスタック２３０、および第４エピタキシャルスタック２４０の間には、接着層、コンタクト電極、および波長通過フィルタが設けられる。以下、例示的な実施例に係るピクセルを積層順に説明する。
示された例示的な実施例によると、第１エピタキシャルスタック２２０は、第１接着層２６０ａを挟んで基板２００上に設けられる。第１エピタキシャルスタック２２０は、底部から上側方向に積層されたｐ型半導体層、活性層、およびｎ型半導体層を含むことができる。
第１エピタキシャルスタック２２０の下面、特に、基板２００と向い合う第１エピタキシャルスタック２２０の表面には、第１絶縁層２８１が配置される。第１絶縁層２８１には複数のコンタクトホールが形成される。コンタクトホールには、第１エピタキシャルスタック２２０のｐ型半導体層と接するオーミック電極２２５ｐ’が設けられる。オーミック電極２２５ｐ’は種々の物質で形成されることができる。例示的な実施例において、ｐ型オーミック電極に対応するオーミック電極２２５ｐ’は、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）を含むことができる。この場合、オーミック電極２２５ｐ’を形成する物質の反射率はＡｇ、Ａｌ、Ａｕなどのような物質の反射率よりも低いため、追加の反射電極がさらに配置されることができる。例えば、追加の反射電極の材料として、Ａｇ、Ａｕなどが使用可能であり、Ｔｉ、Ｎｉ、Ｃｒ、またはＴａのような物質で形成された金属接着層が、隣接成分との接着のために配置されることができる。この場合、金属接着層は、Ａｇ、Ａｕなどを含む反射電極の上面および下面に薄く蒸着されることができる。
第１ｐ型コンタクト電極２２５ｐ（例えば、データライン２１２０）はオーミック電極２２５ｐ’と接触する。第１ｐ型コンタクト電極２２５ｐは、第１絶縁層２８１と第１接着層２６０ａとの間に設けられる。
第１ｐ型コンタクト電極２２５ｐは、平面視において、第１エピタキシャルスタック２２０、特に、第１エピタキシャルスタック２２０の発光領域と重なり合い、全体または大部分の発光領域を覆うように設けられることができる。第１ｐ型コンタクト電極２２５ｐは、第１エピタキシャルスタック２２０から放出された光を反射するための反射物質を含むことができる。また、第１絶縁層２８１は、第１エピタキシャルスタック２２０から放出された光を反射するための反射物質を含むことができる。例えば、第１絶縁層２８１は全方向反射層（ｏｍｒ－ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ（ＯＤＲ））構造を有することができる。
第１エピタキシャルスタック２２０の上面には、第１波長通過フィルタ２７１および第１ｎ型コンタクト電極２２１ｎが設けられる。
第１波長通過フィルタ２７１は、第１エピタキシャルスタック２２０の実質的に全ての発光領域を覆うように第１エピタキシャルスタック２２０の上面に設けられる。
第１ｎ型コンタクト電極２２１ｎは、第１接触部２２０ｃに対応する領域に設けられることができ、導電性物質で形成されることができる。第１波長通過フィルタ２７１にはコンタクトホールが形成され、第１ｎ型コンタクト電極２２１ｎは、そのコンタクトホールを介して第１エピタキシャルスタック２２０のｎ型半導体層と接触する。
第２接着層２６０ｂは第２エピタキシャルスタック２３０上に設けられ、第２ｎ型コンタクト電極２３１ｎおよび第２エピタキシャルスタック２３０は第２接着層２６０ｂ上に順に設けられる。第２エピタキシャルスタック２３０は、底面から上側方向に積層されたｎ型半導体層、活性層、およびｐ型半導体層を含むことができる。
例示的な実施例において、第２エピタキシャルスタック２３０の面積は、第１エピタキシャルスタック２２０の面積よりも小さいことができる。第１接触部２２０ｃに対応する第２エピタキシャルスタック２３０の領域が除去されることで、第１ｎ型コンタクト電極２２１ｎの上面の一部が露出する。また、第２エピタキシャルスタック２３０の面積は、第２ｎ型コンタクト電極２３１ｎの面積よりも小さいことができる。第２接触部２３０ｃに対応する第２エピタキシャルスタック２３０の領域が除去されることで、第２ｎ型コンタクト電極２３１ｎの上面の一部が露出する。
第２エピタキシャルスタック２３０の上面には、第２ｐ型コンタクト電極２３５ｐ、第２波長通過フィルタ２７３、および第３ｐ型コンタクト電極２４５ｐが順に設けられる。第２波長通過フィルタ２７３の面積は第２エピタキシャルスタック２３０の面積と類似であり、第２波長通過フィルタ２７３は、その一部領域でコンタクトホールを有することができる。第２ｐ型コンタクト電極２３５ｐと第３ｐ型コンタクト電極２４５ｐは、コンタクトホールを介して物理的および電気的に接続されることができる。コンタクトホールは複数個が形成されることができ、第３接触部２４０ｃのような特定の接触部に対応する領域に設けられることができる。あるいは、第２ｐ型コンタクト電極２３５ｐと第３ｐ型コンタクト電極２４５ｐが互いに接続される部分が変更され得る。
第３エピタキシャルスタック２４０は第３ｐ型コンタクト電極２４５ｐ上に設けられる。第２エピタキシャルスタック２３０は、底面から上側方向に積層されたｐ型半導体層、活性層、およびｎ型半導体層を含むことができる。
第３エピタキシャルスタック２４０の面積は、第２エピタキシャルスタック２３０の面積よりも小さいことができる。第３エピタキシャルスタック２４０の面積は、第３ｐ型コンタクト電極２４５ｐの面積よりも小さいため、第３ｐ型コンタクト電極２４５ｐの上面の一部が露出することができる。
第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０の積層構造を覆う第２絶縁層２８３は第３エピタキシャルスタック２４０上に配置される。第２絶縁層２８３は、窒化ケイ素、酸化ケイ素などを含む無機絶縁物質、またはポリイミドを含む有機絶縁物質のような種々の有機／無機絶縁物質で形成されることができるが、これに制限されるものではない。
第２絶縁層２８３には、第１ｎ型コンタクト電極２２１ｎの上面を露出させる第１コンタクトホールＣＨ１が形成されることができる。第１スキャンライン２１３０Ｒは、第１コンタクトホールＣＨ１を介して第１ｎ型コンタクト電極２２１ｎに接続される。
第２絶縁層２８３上には第３絶縁層２８５が設けられる。第３絶縁層２８５は、第２絶縁層２８３と実質的に同一の物質を含むことができる。第３絶縁層２８５は種々の有機／無機絶縁物質で形成されることができるが、本発明の概念が第２および第３絶縁層２８３、２８５の特定材料に制限されるものではない。
第２および第３スキャンライン２１３０Ｇおよび２１３０Ｂとブリッジライン２１２０ｂは第３絶縁層２８５上に設けられる。
第３絶縁層２８５には、第２接触部２３０ｃで第２ｎ型コンタクト電極２３１ｎの上面を露出させる第２コンタクトホールＣＨ２、第３接触部２４０ｃで第３エピタキシャルスタック２４０の上面、例えば、第３エピタキシャルスタック２４０のｎ型半導体層を露出させる第３コンタクトホールＣＨ３、および共通接触部２５０ｃで第３ｐ型コンタクト電極２４５ｐの上面と第１ｐ型コンタクト電極２２５ｐの上面を露出させる第４および第５コンタクトホールＣＨ４およびＣＨ５が設けられる。
第２スキャンライン２１３０Ｇは、第２コンタクトホールＣＨ２を介して第２ｎ型コンタクト電極２３１ｎに接続される。第３スキャンライン２１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック２４０のｎ型半導体層に接続される。
データライン２１２０は、第４コンタクトホールＣＨ４および第５コンタクトホールＣＨ５に設けられたブリッジライン２１２０ｂを介して第３ｐ型コンタクト電極２４５ｐと接続される。第３ｐ型コンタクト電極２４５ｐは、第２ｐ型コンタクト電極２３５ｐと接続されて共有電極を形成し、第１ｐ型コンタクト電極２２５ｐはデータライン２１２０に対応するため、第１、第２、および第３ｐ型コンタクト電極２２５ｐ、２３５ｐ、および２４５ｐはそれぞれブリッジライン２１２０ｂを介して接続される。
第３スキャンライン２１３０Ｂは、第３エピタキシャルスタック２４０のｎ型半導体層と直接接触して電気的に接続されることができる。しかし、本発明の概念がこれに制限されるものではなく、第３スキャンライン２１３０Ｂと第３エピタキシャルスタック２４０のｎ型半導体層との間に、第３ｎ型コンタクト電極がさらに設けられることができる。
例示的な実施例において、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０のそれぞれの上面には、凹凸部が選択的に設けられることができる。凹凸部は、それぞれの半導体層の発光領域に対応する部分のみに設けられてもよく、それぞれの半導体層の全上面に設けられてもよい。
例示的な実施例において、ピクセルの側面に対応する第３絶縁層２８５の側面には、非透光層（ｌｉｇｈｔ ｎｏｎ－ｔｒａｎｓｍｉｓｓｉｖｅ ｌａｙｅｒ）がさらに設けられることができる。非透光層は、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０からの光が発光積層構造体の側面に向かって出射されることを防止するための光吸収または反射物質を含む遮光層であることができる。
非透光層は、光を吸収または反射する限り特に制限されない。例示的な実施例において、非透光層は、ＤＢＲ誘電体鏡、または絶縁層上に形成された金属性反射層であってもよく、黒色の有機重合体層であってもよい。金属性反射層が非透光層として用いられる場合、金属性反射層はピクセルの構成要素から電気的に絶縁されることができる。
非透光層がピクセルの側面に設けられる場合、特定のピクセルからの光が隣接ピクセルに影響を与えることが防止され、または、隣接ピクセルから放出された光との色混合現象を誘発することが防止されることができる。
上述のピクセルは、以下で詳述するように、基板２００上に第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０を順に積層することで製造されることができる。
図４７、図４９、図５１、図５３、図５５、および図５７は、例示的な実施例に従って基板上に第１、第２、および第３エピタキシャルスタックを順に積層する方法を示した平面図である。
図４８、図５０Ａ、図５０Ｂおよび図５０Ｃ、図５２Ａ、図５２Ｂ、図５２Ｃ、図５２Ｄ、図５２Ｅ、図５２Ｆ、図５２Ｇ、図５２Ｈ、図５４Ａ、図５４Ｂ、図５４Ｃ、図５４Ｄ、図５６、および図５８は、図４７、図４９、図５１、図５３、図５５、および図５７のＩ－Ｉ’線に沿って切断した断面図である。
図４７および図４８を参照すると、第１仮基板２１０ｐ上に第１エピタキシャルスタック２２０およびオーミック電極２２５ｐ’を形成する。
第１仮基板２１０ｐは、第１エピタキシャルスタック２２０を形成するための半導体基板であってもよく、例えば、ＧａＡｓ基板であってもよい。第１エピタキシャルスタック２２０は、第１仮基板２１０ｐ上にｎ型半導体層、活性層、およびｐ型半導体層を積層することで形成される。
第１仮基板２１０ｐ上に第１絶縁層２８１を形成し、第１絶縁層２８１のコンタクトホールにはオーミック電極２２５ｐ’を形成する。
オーミック電極２２５ｐ’は、第１仮基板２１０ｐ上に第１絶縁層２８１を形成し、フォトレジストをコーティングし、フォトレジストをパターニングし、パターニングされたフォトレジスト上にオーミック電極２２５ｐ’の材料を蒸着し、フォトレジストパターンをリフトオフすることにより形成されることができる。しかし、本発明の概念がこれに制限されるものではない。例えば、オーミック電極２２５ｐ’は、第１絶縁層２８１を形成し、フォトリソグラフィにより第１絶縁層２８１をパターニングし、オーミック電極２２５ｐ’の材料を用いてオーミック電極層を形成し、フォトリソグラフィによりオーミック電極層をパターニングすることにより形成されることができる。
図４９および図５０Ａを参照すると、オーミック電極２２５ｐ’が形成された第１仮基板２１０ｐ上に第１ｐ型コンタクト電極２２５ｐ（例えば、データライン２１２０）を形成する。第１ｐ型コンタクト電極２２５ｐは反射性物質で形成されることができる。第１ｐ型コンタクト電極２２５ｐは、例えば、金属物質を蒸着し、フォトリソグラフィを用いて蒸着された材料をパターニングすることにより形成されることができる。
図４９および図５０Ｂを参照すると、第１仮基板２１０ｐ上に形成された第１エピタキシャルスタック２２０は、第１接着層２６０ａが形成された基板２００上に転倒させて付着することができる。
図４９および図５０Ｃを参照すると、第１エピタキシャルスタック２２０が基板２００上に付着された後、第１仮基板２１０ｐを除去する。第１仮基板２１０ｐは、湿式エッチング、乾式エッチング、物理的除去、およびレーザーリフトオフのような様々な方法により除去されることができる。
幾つかの例示的な実施例において、第１仮基板２１０ｐが除去された後、第１エピタキシャルスタック２２０の上面（またはｎ型半導体層）に凹凸部が形成されることができる。凹凸部は、様々なエッチング工程を用いたテクスチャリングにより形成されることができる。例えば、凹凸部は、マイクロフォト工程を用いた乾式エッチング、結晶性を用いた湿式エッチング、サンドブラストのような物理的方法を用いたテクスチャリング、イオンビームエッチング、ブロック共重合体のエッチング速度差を用いたテクスチャリングのような、様々な方法により形成されることができる。
図５１および図５２Ａを参照すると、第１エピタキシャルスタック２２０の上面に第１ｎ型コンタクト電極２２１ｎおよび第１波長通過フィルタ２７１を形成する。
第１ｎ型コンタクト電極２２１ｎは、第１エピタキシャルスタック２２０上に第１波長通過フィルタ２７１を形成し、フォトレジストをコーティングし、フォトレジストをパターニングし、パターニングされたフォトレジスト上に第１ｎ型コンタクト電極２２１ｎの材料を蒸着し、フォトレジストパターンをリフトオフすることにより形成されることができる。しかし、本発明の概念がこれに制限されるものではなく、例えば、２枚のマスクを用いたフォトリソグラフィにより形成されることができる。
図５１および図５２Ｂを参照すると、第２仮基板２１０ｑ上に、第３エピタキシャルスタック２４０、第３ｐ型コンタクト電極２４５ｐ、および第２波長通過フィルタ２７３を形成する。
第２仮基板２１０ｑはサファイア基板を含むことができる。第３エピタキシャルスタック２４０は、第２仮基板２１０ｑ上にｎ型半導体層、活性層、およびｐ型半導体層を積層することで形成される。
第２波長通過フィルタ２７３は、第３エピタキシャルスタック２４０および第３ｐ型コンタクト電極２４５ｐよりも小さく形成されることができ、または、その内部にコンタクト電極を有するように形成されることができる。第２波長通過フィルタ２７３はフォトリソグラフィによりパターニングされることができる。
図５１および図５２Ｃを参照すると、第２波長通過フィルタ２７３が形成されている第２仮基板２１０ｑ上に第２ｐ型コンタクト電極２３５ｐを形成する。第２ｐ型コンタクト電極２３５ｐは、第２波長通過フィルタ２７３が形成されていない場合に生じ得る段差を覆うのに十分な厚さを有するように形成されることができる。第２ｐ型コンタクト電極２３５ｐが第３ｐ型コンタクト電極２４５ｐと直接接触するため、第３ｐ型コンタクト電極２４５ｐと第２ｐ型コンタクト電極２３５ｐは、第２波長通過フィルタ２７３が設けられていない領域で一体に形成される。
第２ｐ型コンタクト電極２３５ｐが形成された後、第２ｐ型コンタクト電極２３５ｐの上面に対して平坦化工程が行われることができる。第２ｐ型コンタクト電極２３５ｐを形成する場合、第２波長通過フィルタ２７３が形成されない場合に生じ得る段差で空隙が形成され得るが、その空隙による光散乱は有意ではない。
図５１および図５２Ｄを参照すると、第３仮基板２１０ｒ上に第２エピタキシャルスタック２３０および第２ｐ型コンタクト電極２３５ｐを形成し、第２ｐ型コンタクト電極２３５ｐが形成された第２仮基板２１０ｑ上に、第２エピタキシャルスタック２３０を反転させて付着させることができる。
第３仮基板２１０ｒはサファイア基板を含むことができる。第３エピタキシャルスタック２４０は、第３仮基板２１０ｒ上にｎ型半導体層、活性層、およびｐ型半導体層を積層することで形成される。
例示的な実施例において、第２ｐ型コンタクト電極２３５ｐは、２つの基板間のボンディングを向上させるために、実質的に同一の物質で、互いに向い合う第２仮基板２００ｑおよび第３仮基板２００ｒの両面に形成されることができる。
図５１および図５２Ｅを参照すると、第２エピタキシャルスタック２３０を第３エピタキシャルスタック２４０上に付着した後、第３仮基板２１０ｒを除去する。第３仮基板２１０ｒは、湿式エッチング、乾式エッチング、物理的除去、およびレーザーリフトオフのような様々な方法により除去されることができる。例えば、第３仮基板２１０ｒがサファイア基板である場合、そのサファイア基板は、レーザーリフトオフ方法、応力リフトオフ方法、機械的リフトオフ方法、物理的研磨方法などにより除去されることができる。
図５１および図５２Ｆを参照すると、第２および第３エピタキシャルスタック２３０および２４０が形成されている第２仮基板２１０ｑの第２エピタキシャルスタック２３０上に第２ｎ型コンタクト電極２３１ｎを形成する。
図５１および図５２Ｇを参照すると、第２および第３エピタキシャルスタック２３０および２４０が形成されている第２仮基板２１０ｑを、第２接着層２６０ｂを挟んで第１エピタキシャルスタック２２０上に転倒させて付着する。この際、第２ｎ型コンタクト電極２３１ｎと第１波長通過フィルタ２７１が互いに向かい合うように配置される。
図５１および図５２Ｈを参照すると、第２および第３エピタキシャルスタック２３０および２４０を第１エピタキシャルスタック２２０上に付着した後、第２仮基板２１０ｑを除去する。第２仮基板２１０ｑは、湿式エッチング、乾式エッチング、物理的除去、およびレーザーリフトオフのような様々な方法により除去されることができる。例えば、第２仮基板２１０ｑがサファイア基板である場合、そのサファイア基板は、レーザーリフトオフ方法、応力リフトオフ方法、機械的リフトオフ方法、物理的研磨方法などにより除去されることができる。
このように、第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０は基板２００上に積層される。例示的な実施例によると、第２仮基板２１０ｑが除去された後、第３エピタキシャルスタック２４０の上面（またはｎ型半導体層）に凹凸部が形成されることができる。凹凸部は、様々なエッチング工程を用いたテックスチョリングにより形成されることができる。凹凸部は、第２仮基板として、凹凸を有するパターニングされたサファイア基板を用いることで形成されることができる。この場合、第３エピタキシャルスタック２４０上の凹凸部が容易に形成されることができる。パターニングされたサファイア基板が第３エピタキシャルスタック２４０から除去される際に、パターニングされたサファイア基板上の凹凸部が第３エピタキシャルスタック２４０に転写されることができる。
図５３および図５４Ａを参照すると、第１エピタキシャルスタック２２０の第１ｐ型コンタクト電極２２５ｐはデータライン２１２０に接続される。しかし、第１エピタキシャルスタック２２０の第１ｎ型コンタクト電極２２１ｎは、第１スキャンライン２１３０Ｒに接続されず、第２および第３エピタキシャルスタック２３０および２４０の第２および第３スキャンライン２１３０Ｇおよび２１３０Ｂとデータライン２１２０にも接続されないため、第１、第２、および第３スキャンライン２１３０Ｒ、２１３０Ｇ、および２１３０Ｂとデータライン２１２０との接続のための工程が、後続の工程で行われる。
特に、第３エピタキシャルスタック２４０がパターニングされる。第３エピタキシャルスタック２４０の実質的な部分は、発光領域を除いて除去される。特に、第１および第２接触部２２０ｃおよび２３０ｃと共通接触部２５０ｃに対応する第３エピタキシャルスタック２４０の一部が除去される。第３エピタキシャルスタック２４０は、フォトリソグラフィを用いた乾式エッチングまたは湿式エッチングのような様々な方法により除去されることができる。この場合、第３ｐ型コンタクト電極２４５ｐはエッチングストッパとして機能することができる。
図５３および図５４Ｂを参照すると、第３ｐ型コンタクト電極２４５ｐ、第２波長通過フィルタ２７３、第２ｐ型コンタクト電極２３５ｐ、および第２エピタキシャルスタック２３０を、発光領域を除いた領域から除去する。特に、第１接触部２２０ｃおよび第２接触部２３０ｃに対応する第３ｐ型コンタクト電極２４５ｐの一部、第２波長通過フィルタ２７３の一部、第２ｐ型コンタクト電極２３５ｐの一部、および第２エピタキシャルスタック２３０の一部が除去される。第３ｐ型コンタクト電極２４５ｐ、第２波長通過フィルタ２７３、第２ｐ型コンタクト電極２３５ｐ、および第２エピタキシャルスタック２３０は、フォトリソグラフィを用いた乾式エッチングまたは湿式エッチングのような様々な方法により除去されることができる。この場合、第２ｎ型コンタクト電極２３１ｎはエッチングストッパとして機能することができる。
図５３および図５４Ｃを参照すると、第２ｎ型コンタクト電極２３１ｎおよび第２接着層２６０ｂを、発光領域を除いた領域から除去する。特に、第１接触部２２０ｃに対応する第２ｎ型コンタクト電極２３１ｎおよび第２接着層２６０ｂの一部が除去される。このように、第１接触部２２０ｃ上の第１ｎ型コンタクト電極２２１ｎの上面が露出する。第２ｎ型コンタクト電極２３１ｎおよび第２接着層２６０ｂは、湿式エッチングまたはフォトリソグラフィを用いた乾式エッチングのような様々な方法により除去されることができる。
図５３および図５４Ｄを参照すると、第１波長通過フィルタ２７１、第１エピタキシャルスタック２２０、および第１絶縁層２８１を発光領域を除いた領域から除去することで、第１ｐ型コンタクト電極２２５ｐの上面を露出させる。第１波長通過フィルタ２７１、第１エピタキシャルスタック２２０、および第１絶縁層２８１は、フォトリソグラフィを用いた乾式エッチングまたは湿式エッチングのような様々な方法により除去されることができる。この場合、第１ｐ型コンタクト電極２２５ｐはエッチングストッパとして機能することができる。
図５５および図５６を参照すると、パターニングされた第１、第２、および第３エピタキシャルスタック２２０、２３０、および２４０上に複数のコンタクトホールを有する第２絶縁層２８３を形成し、第２絶縁層２８３上に第１スキャンライン２１３０Ｒを形成する。第２絶縁層２８３は第１接触部２２０ｃに対応する領域で第１コンタクトホールＣＨ１を有し、第１コンタクトホールＣＨ１により、第１ｎ型コンタクト電極２２１ｎの上面が露出する。第１スキャンライン２１３０Ｒは、第１コンタクトホールＣＨ１を介して第１ｎ型コンタクト電極２２１ｎに接続される。幾つかの例示的な実施例において、第１コンタクトホールＣＨ１の他にも、第２絶縁層２８３にはダミー（ｄｕｍｍｙ）コンタクトホールＣＨ’が選択的に形成されることができる。ダミーコンタクトホールＣＨ’は、第２接触部２３０ｃ、第３接触部２４０ｃ、および共通接触部２５０ｃに対応する領域に設けられることができる。ダミーコンタクトホールＣＨ’は、第２接触部２３０ｃ、第３接触部２４０ｃ、および共通接触部２５０ｃに形成された第２～第４コンタクトホールの内側壁の傾斜を減少させることができる。
第２絶縁層２８３および第１スキャンライン２１３０Ｒは、様々な方法、例えば、複数のマスクシートを用いたフォトリソグラフィにより形成されることができる。例示的な実施例において、第１コンタクトホールＣＨ１およびダミーコンタクトホールＣＨ’を有する第２絶縁層２８３は、実質的に基板２００の全表面に絶縁層２８３を形成し、その絶縁層２８３をフォトリソグラフィを用いてパターニングすることで形成されることができる。次に、第２絶縁層２８３が形成された基板２００上にフォトレジストをコーティングし、パターニングされたフォトレジスト上に第１スキャンライン２１３０Ｒの材料を蒸着し、フォトレジストパターンをリフトオフすることで第１スキャンライン２１３０Ｒが形成されることができる。
図５７および図５８を参照すると、第１スキャンライン２１３０Ｒが形成された基板２００上に第３絶縁層２８５を形成し、第３絶縁層２８５上に第２スキャンライン２１３０Ｇ、第３スキャンライン２１３０Ｂ、およびブリッジライン２１２０ｂを形成する。
第２スキャンライン２１３０Ｇ、第３スキャンライン２１３０Ｂ、およびブリッジライン２１２０ｂは、様々な方法、例えば、複数のマスクシートを用いたフォトリソグラフィにより第３絶縁層２８５上に形成されることができる。
例示的な実施例において、第２、第３、第４、および第５コンタクトホールＣＨ２、ＣＨ３、ＣＨ４、およびＣＨ５を有する第３絶縁層２８５が形成される。この際、ダミーコンタクトホールから第３絶縁層２８５を除去することで、第２、第３、および第４コンタクトホールＣＨ２、ＣＨ３、およびＣＨ４を形成することができる。より具体的に、第２コンタクトホールＣＨ２は第２接触部２３０ｃに対応する領域に形成され、第３コンタクトホールＣＨ３は第３接触部２４０ｃに対応する領域に形成され、第４コンタクトホールＣＨ４は共通接触部２５０ｃに対応する領域に形成される。第２、第３、および第４コンタクトホールＣＨ２、ＣＨ３、およびＣＨ４とともに、共通接触部２５０ｃに対応する領域には第５コンタクトホールＣＨ５がさらに形成される。このように、第２ｎ型コンタクト電極２３１ｎの上面は第２コンタクトホールＣＨ２により露出し、第３エピタキシャルスタック２４０の上面は第３コンタクトホールＣＨ３により露出し、第３ｐ型コンタクト電極２４５ｐの上面は第４コンタクトホールＣＨ４により露出し、第１ｐ型コンタクト電極２２５ｐの上面は第５コンタクトホールＣＨ５により露出する。
次に、第２スキャンライン２１３０Ｇ、第３スキャンライン２１３０Ｂ、およびブリッジライン２１２０ｂを形成する。
第２スキャンライン２１３０Ｇ、第３スキャンライン２１３０Ｂ、およびブリッジライン２１２０ｂは、第３絶縁層２８５が形成された基板２００上にフォトレジストをコーティングし、フォトレジストをパターニングし、パターニングされたフォトレジスト上に第２スキャンライン２１３０Ｇ、第３スキャンライン２１３０Ｂ、およびブリッジライン２１２０ｂの材料を蒸着し、フォトレジストパターンをリフトオフすることにより形成されることができる。このように、第２スキャンライン２１３０Ｇは第２コンタクトホールＣＨ２を介して第２ｎ型コンタクト電極２３１ｎに接続され、第３スキャンライン２１３０Ｂは第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック２４０のｎ型半導体層に接続される。ブリッジライン２１２０ｂは、第４コンタクトホールＣＨ４を介して第３ｐ型コンタクト電極２４５ｐに接続され、第５コンタクトホールＣＨ５を介して第１ｐ型コンタクト電極２２５ｐに接続される。
例示的な実施例において、第２絶縁層２８３および／または第３絶縁層２８５が形成されたピクセルの側面には、非透光層がさらに形成されることができる。非透光層は、ＤＢＲ誘電体鏡、絶縁層上に形成された金属性反射層、または有機重合体層で実現されることができる。金属反射層が非透光層として用いられる場合、非透光層は、電気絶縁のために、ピクセルの他の要素と浮遊状態（ｆｌｏａｔｉｎｇ ｓｔａｔｅ）で形成されることができる。例示的な実施例において、非透光層は、異なる屈折率の２つの絶縁層を蒸着することで形成されることができる。例えば、非透光層は、低屈折率の物質および高屈折率の物質を順に積層し、またはＳｉＯ２およびＳｉＮｘのような異なる屈折率の絶縁層を積層することで形成されることができる。
上述のように、例示的な実施例によると、複数のエピタキシャルスタックを順に積層した後、複数のエピタキシャルスタックに配線部および接点を同時に形成することが可能である。
例示的な実施例によると、発光積層構造体は、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に共有電極を含み、ｐ型およびｎ型コンタクト電極は、メサ構造なしに第１エピタキシャルスタックの上面および下面にそれぞれ設けられる。しかし、本発明の概念がこれに制限されるものではなく、第２エピタキシャルスタックと第３エピタキシャルスタックとの間に共有電極が設けられてもよく、第１エピタキシャルスタックは、ｐ型コンタクト電極とｎ型コンタクト電極の両方がその下面に設けられているメサ構造を有することができる。
図５９Ａは、例示的な実施例に係るディスプレイ装置の概略的な平面図であり、図５９Ｂは、図５９ＡのＡ－Ｂ線に沿って切断した概略的な断面図である。
図５９Ａおよび図５９Ｂを参照すると、例示的な実施例に係るディスプレイ装置は、基板３５１と、電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄと、第１ＬＥＤスタック３２３と、第２ＬＥＤスタック３３３と、第３ＬＥＤスタック３４３と、第１反射電極３２５と、第１オーミック電極３２５ｎと、第１補助電極３２５ｄと、接地層３２８と、第２補助電極３２８ｄと、第２透明電極３３５と、第３透明電極３４５と、第１カラーフィルタ３３７と、第２カラーフィルタ３４７と、アンダーフィル３５５と、第１ボンディング層３６５と、第２ボンディング層３７５と、を含むことができる。ディスプレイ装置は、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄと、複数のコネクタ３５９ｂ、３５９ｃ、３５９ｄ、３６９ｂ、３６９ｃ、３６９ｄ、３７９ｃ、および３７９ｄと、絶縁層３２６、３２７、３２９、３５７、３６７、および３７７と、をさらに含むことができる。
基板３５１はＬＥＤスタック３２３、３３３、および３４３を支持する。また、基板３５１には回路が配置されることができる。例えば、基板３５１は、薄膜トランジスタ（ＴＦＴ）が形成されているシリコン基板であることができる。ＴＦＴ基板は、液晶ディスプレイ（ＬＣＤ）分野などのようなディスプレイ分野で、アクティブマトリックス駆動のために広く用いられている。ＴＦＴ基板の構造は当該技術分野で広く知られているため、その詳細な説明は省略する。
図５９Ｂは、基板３５１上に配置された単位ピクセルの断面図を示しているが、複数の単位ピクセルが基板３５１上に配列されることができ、アクティブマトリックス方法により駆動されることができる。
電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄが基板３５１上に配置される。それぞれの単位ピクセルに対応する電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄが基板３５１上に配置される。電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄは、それぞれ基板３５１の回路に接続される。電極パッド３５３ｄは、それぞれの単位ピクセルに設けられると示されているが、幾つかの例示的な実施例において、電極パッド３５３ｄは、全てのピクセルに設けられなくてもよい。以下で詳述するように、接地層３２８はピクセル上に連続的に配置されることができる。したがって、電極パッド３５３ｄは、１つのピクセルのみに設けられることができる。
第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、および第３ＬＥＤスタック３４３はそれぞれ、ｎ型半導体層と、ｐ型半導体層と、ｎ型半導体層とｐ型半導体層との間に介在された活性層と、を含む。特に、活性層は多重量子井戸構造を有することができる。
第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３は、基板３５１に近く配置されるほど、より長い波長の光を放出する。例えば、第１ＬＥＤスタック３２３は赤色光を放出する無機発光ダイオードであり、第２ＬＥＤスタック３３３は緑色光を放出する無機発光ダイオードであり、第３ＬＥＤスタック３４３は青色光を放出する無機発光ダイオードであることができる。第１ＬＥＤスタック３２３はＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック３３３および第３ＬＥＤスタック３４３はＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに制限されるものではなく、ピクセルが、当該技術分野において公知されたように、約１０，０００μｍ２未満、他の例示的な実施例において、約４，０００μｍ２未満または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、第１ＬＥＤスタック３２３は、マイクロＬＥＤの小さいフォームファクタにより、作動に悪影響を与えることなく、赤色、緑色、および青色光のうち何れか１つを放出することができ、第２および第３ＬＥＤスタック３３３および３４３は、赤色、緑色、および青色光のうち他の１つを放出することができる。
また、それぞれのＬＥＤスタック３２３、３３３、または３４３の両面は、それぞれｎ型半導体層およびｐ型半導体層である。以下、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３のそれぞれの上面をｎ型と記載し、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３のそれぞれの下面をｐ型と記載する。しかし、本発明の概念がこれに制限されるものではなく、それぞれのＬＥＤスタックの上面および下面の半導体型は反対であってもよい。
第３ＬＥＤスタック３４３の上面がｎ型である場合、化学的エッチングを用いた表面テクスチャリングにより、粗い表面が第３ＬＥＤスタック３４３の上面に形成されることができる。また、表面テクスチャリングにより、粗い表面が第１ＬＥＤスタック３２３および第２ＬＥＤスタック３３３の上面に形成されることもできる。一般に、緑色光は赤色光や青色光より可視性が高い。このように、第２ＬＥＤスタック３３３が緑色光を放出する場合、第１ＬＥＤスタック３２３および第３ＬＥＤスタックに表面テクスチャリングが適用されるのに対し、第２ＬＥＤスタック３３３には、表面テクスチャリングが適用されないか、より少ない表面テクスチャリングが適用されることができる。このような方式により、第１ＬＥＤスタック３２３および第３ＬＥＤスタックで光抽出効率が改善し、ＬＥＤスタック間における発光効率が実質的に均一になることができる。
第１ＬＥＤスタック３２３は基板３５１により近く配置され、第２ＬＥＤスタック３３３は第１ＬＥＤスタック３２３上に配置され、第３ＬＥＤスタック３４３は第２ＬＥＤスタック上に配置される。例示的な実施例に係る第１ＬＥＤスタック３２３は、第２および第３ＬＥＤスタック３３３および３４３に比べて長い波長の光を放出することができるため、第１ＬＥＤスタック３２３で生成した光が、第２および第３ＬＥＤスタック３３３および３４３を介して外部に放出されることができる。また、例示的な実施例に係る第２ＬＥＤスタック３３３は、第３ＬＥＤスタック３４３に比べて長い波長の光を放出することができるため、第２ＬＥＤスタック３３３で生成した光が、第３ＬＥＤスタック３４３を介して外部に放出されることができる。
第１反射電極３２５は、第１ＬＥＤスタック３２３のｐ型半導体層とオーミック接触し、第１ＬＥＤスタック３２３で生成した光を反射させる。例えば、第１反射電極３２５は、オーミック接触層３２５ａおよび反射層３２５ｂを含むことができる。
オーミック接触層３２５ａはｐ型半導体層と部分的に接触する。オーミック接触層３２５ａは、オーミック接触層３２５ａによる光吸収を防止するために、制限された面積に形成されることができる。オーミック接触層３２５ａは、少なくとも１つの領域で第１ＬＥＤスタック３２３と接触することができる。オーミック接触層３２５ａは、透明な導電性酸化物またはＡｕＺｎまたはＡｕＢｅのようなＡｕ合金で形成されることができる。
反射層３２５ｂは、オーミック接触層３２５ａおよび第１ＬＥＤスタック３２３の下面を覆う。反射層３２５ｂは、Ａｌ、Ａｇ、またはＡｕのような反射金属層を含むことができる。また、反射層３２５ｂは、反射金属層の接着力を向上させるために、反射金属層の上面および下面に、Ｔｉ、Ｔａ、Ｎｉ、またはＣｒのような接着金属層を含むことができる。反射層３２５ｂは、第１ＬＥＤスタック３２３で生成した光、例えば、赤色光に対する反射率が高い金属層で形成されることができる。反射層３２５ｂは、第２ＬＥＤスタック３３３および第３ＬＥＤスタック３４３で生成した光、例えば、緑色光または青色光に対して低い反射率を有することができる。このように、反射層３２５ｂは、第２および第３ＬＥＤスタック３３３および３４３で生成して基板３５１に向かって進む光を吸収することで、光干渉を減少させることができる。例えば、Ａｕは、赤色光に対する反射率が高く、青色光および緑色光に対する反射率が低いため、第１ＬＥＤスタック３２３で反射層３２５ｂを形成する材料として用いられることができる。
幾つかの例示的な実施例において、オーミック接触層３２５ａは省略されてもよく、第１反射電極３２５は、反射率が高く、且つオーミック接触を形成できるＡｕＺｎまたはＡｕＢｅのようなＡｕ合金を含む反射層３２５ｂを含むことができる。
第１反射電極３２５は、コネクタ３５９ｂ、３５９ｃ、および３５９ｄが形成されるべき領域で互いに離隔しており、反射領域３２５ｂのものと実質的に同一の物質で形成された第１補助電極３２５ｄが、それらの領域に配置されることができる。第１補助電極３２５ｄは、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄが形成される際に段差が生じることを防止するために形成されることができるが、幾つかの例示的な実施例では省略されてもよい。第１補助電極３２５ｄは、絶縁層３２６により第１ＬＥＤスタック３２３から離隔する。
第１オーミック電極３２５ｎは、第１ＬＥＤスタック３２３の上面に配置され、第１ＬＥＤスタック３２３のｎ型半導体層とオーミック接触される。第１オーミック電極３２５ｎは、ＡｕＧｅのようなＡｕ合金で形成されることができる。
絶縁層３２６は、第１反射電極３２５と第１ＬＥＤスタック３２３との間に配置され、ＬＥＤスタック３２３の下面を露出させる少なくとも１つの開口部３２６ａ（図６２Ｂ参照）を有することができる。オーミック接触層３２５は開口部３２６ａに配置されることができ、または、反射層３２５ｂは、開口部３２６ａを介して第１ＬＥＤスタック３２３のｐ型半導体層とオーミック接触することができる。
絶縁層３２７は、第１反射電極３２５および第１補助電極３２５ｄと基板３５１との間に配置されることができ、第１反射電極３２５および第１補助電極３２５ｄを露出させる開口部を有することができる。
接地層３２８は、絶縁層３２７と基板３５１との間に配置される。接地層３２８は、絶縁層３２７の開口部を介して第１補助電極３２５ｄのうち１つに接続されることができる。補助電極３２５ｄが省略される場合、接地層３２８は、絶縁層３２６と接触するか、絶縁層３２６から離隔して絶縁層３２７上に配置されることができる。接地層３２８は、金属のような導電性物質層で形成されることができる。接地層３２８は、１つのピクセル領域のみに配置されてもよく、複数のピクセル領域に連続的に配置されてもよい。
接地層３２８は第１反射電極３２５から電気的に絶縁される。接地層３２８は、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３のｎ型半導体層に共通に電気的に接続される。したがって、接地層３２８は、第１ＬＥＤスタック３２３のｐ型半導体層に電気的に接続された第１反射電極３２５から絶縁される。
第２補助電極３２８ｄは絶縁層３２７の開口部に配置されることができる。第２補助電極３２８ｄは、接地層３２８と同一の平面に形成されることができ、接地層３２８と実質的に同一の物質を含むことができる。第２補助電極３２８ｄは、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄが形成される際に段差が生じることを防止するように配置されるが、幾つかの例示的な実施例では省略されてもよい。第２補助電極３２８ｄのうち１つは反射電極３２５に接続されることができ、第２補助電極３２８ｄのうち他のものは、第１補助電極３２５ｄ上にそれぞれ配置されることができる。
絶縁層３２９は、接地層３２８および第２補助電極３２８ｄと基板３５１との間に配置されることができ、接地層３２８および第２補助電極３２８ｄを露出させる開口部を有することができる。
バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄは、接地層３２８および第２補助電極３２８ｄを電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄに電気的に接続するように、接地層３２８および第２補助電極３２８ｄと電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄとの間に配置される。バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄは、絶縁層３２９の開口部を介して接地層３２８および第２補助電極３２８ｄ上に形成され、電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄに固着されることができる。バンプパッド３３０ｄは全てのピクセルに設けられてもよいが、これに制限されるものではない。例えば、バンプパッド３３０ｄは、電極パッド３５３ｄのように、ピクセルに選択的に形成されることができる。
アンダーフィル３５５は、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄおよび電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄを保護し、且つバンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄの接着力を強化するために、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄと電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄと間の空間を満たす。幾つかの例示的な実施例において、アンダーフィル３５５に代えて異方性導電性フィルム（ＡＣＦ）が用いられることができる。ＡＣＦは、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄと電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄとを互いに電気的に接続するために、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄと電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄとの間に配置されることができる。
第２透明電極３３５は、第２ＬＥＤスタック３３３のｐ型半導体層とオーミック接触することができる。第２透明電極３３５は、赤色光および緑色光を透過する金属層または導電性酸化物層で形成されることができる。第３透明電極３４５は、第３ＬＥＤスタック３３３のｐ型半導体層とオーミック接触することができる。第３透明電極３４５は、赤色、緑色、および青色を透過する金属層または導電性酸化物層で形成されることができる。第２透明電極３３５および第３透明電極３４５は、電流の分散を補助するために、それぞれのＬＥＤスタックのｐ型半導体層とオーミック接触することができる。例えば、第２および第３透明電極３３５および３４５に用いられる導電性酸化物層は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
第１カラーフィルタ３３７は、第１ＬＥＤスタック３２３と第２ＬＥＤスタック３３３との間に配置されることができる。第２カラーフィルタ３４７は、第２ＬＥＤスタック３３３と第３ＬＥＤスタック３４３との間に配置されることができる。第１カラーフィルタ３３７は、第１ＬＥＤスタック３２３で生成した光を透過させ、第２ＬＥＤスタック３３３で生成した光を反射させる。このように、第１ＬＥＤスタック３２３で生成した光は、第２ＬＥＤスタック３３３および第３ＬＥＤスタック３４３を介して外部に放出されることができ、第２ＬＥＤスタック３３３から放出された光は、第３ＬＥＤスタック３４３を介して外部に放出されることができる。また、第２ＬＥＤスタック３３３で生成した光が第１ＬＥＤスタック３２３に入射されて損失されることを防止することができ、または、第３ＬＥＤスタック３４３で生成した光が第２ＬＥＤスタック３３３に入射されて損失されることを防止することができる。
幾つかの例示的な実施例において、第１カラーフィルタ３３７は第３ＬＥＤスタック３４３で生成した光を反射することができる。
第１および第２カラーフィルタ３３７および３４７は、例えば、低周波数域、すなわち、長波長帯域のみを通過させる低減通過フィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ）、または所定波長帯域のみを通過させる帯域通過フィルタ（ｂａｎｄ ｐａｓｓ ｆｉｌｔｅｒ）、または所定波長帯域のみを遮断する帯域阻止フィルタ（ｂａｎｄ ｓｔｏｐ ｆｉｌｔｅｒ）であることができる。特に、第１および第２カラーフィルタ３３７および３４７は、互いに異なる屈折率を有する絶縁層を交互に積層することで形成されることができ、例えば、ＴｉＯ２およびＳｉＯ２絶縁層を交互に積層することで形成されることができる。特に、第１および第２カラーフィルタ３３７および３４７は、分散ブラッグ反射層（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ（ＤＢＲ））を含むことができる。分散ブラッグ反射層の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することで制御されることができる。また、低減通過フィルタおよび帯域通過フィルタは、互いに異なる屈折率を有する絶縁層を交互に積層することで形成されることができる。
第１ボンディング層３６５は、第２ＬＥＤスタック３３３を第１ＬＥＤスタック３２３に結合させる。図面に示されたように、第１ボンディング層３６５は、第１ＬＥＤスタック３２３と接触することができ、第１カラーフィルタ３３７と接触することができる。第１ボンディング層３６５は、第１ＬＥＤスタック３２３で生成した光を透過することができる。
第２ボンディング層３７５は、第３ＬＥＤスタック３４３を第２ＬＥＤスタック３３３に結合させる。図面に示されたように、第１ボンディング層３７５は、第２ＬＥＤスタック３３３と接触することができ、第２カラーフィルタ３４７と接触することができる。しかし、本発明の概念がこれに制限されるものではなく、第２発光ダイオードスタック３３３上に透明な導電層が配置されることができる。第２ボンディング層３７５は、第１ＬＥＤスタック３２３および第２ＬＥＤスタック３３３で生成した光を透過することができる。
ボンディング層３６５および３７５は、互いに結合された２つのターゲットのそれぞれに透明有機層または透明無機層を形成し、そのターゲットを互いにボンディングすることで形成されることができる。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含む。有機層は高真空および高圧で固着されることができ、無機層は、例えば、化学的機械的研磨工程により表面を平坦化した後、プラズマなどを用いて、表面エネルギーが低くなる時に高真空下で固着されることができる。また、第１および第２ボンディング層３６５および３７５は、例えば、透光性スピンオンガラス（ｓｐｉｎ－ｏｎ－ｇｌａｓｓ）で形成されることができる。
一方、第１ＬＥＤスタック３２３のｎ型半導体層を接地層３２８に電気的に接続するために、第１－１コネクタ３５９ｄが採用される。第１－１コネクタ３５９ｄは、第１オーミック電極３２５ｎを、接地層３２８が接続された第１補助電極３２５ｄに接続することができる。
第１－１コネクタ３５９ｄは、第１ＬＥＤスタック３２３を貫通することができ、絶縁層３５７により、第１ＬＥＤスタック３２３のｐ型半導体層から電気的に絶縁される。絶縁層３５７は、第１ＬＥＤスタック３２３の上面を少なくとも部分的に覆うことができ、第１オーミック電極３２５ｎを覆うことができる。しかし、絶縁層３５７は、第１補助電極３２５ｄを露出させる開口部および第１オーミック電極３２５ｎを露出させる開口部を有することができる。第１－１コネクタ３５９ｄは、絶縁層３５７の開口部を介して第１補助電極３２５ｄおよび第１オーミック接触部３２５ｎに接続されることができる。
第１－１コネクタ３５９ｄは第１ＬＥＤスタック３２３を貫通すると示されているが、幾つかの例示的な実施例では、第１－１コネクタ３５９ｄは、第１ＬＥＤスタック３２３の側面に形成されることができる。
一方、第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃは、第１ＬＥＤスタック３２３を貫通して第１補助電極３２５ｄに接続されることができる。第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃは第１ＬＥＤスタック３２３から絶縁される。このように、絶縁層３５７は、第１ＬＥＤスタック３２３と第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃとの間に介在されることができる。
一方、第２ＬＥＤスタック３３３のｎ型半導体層を電極パッド３５３ｄに電気的に接続するように、第２－１コネクタ３６９ｄが配置される。第２－１コネクタ３６９ｄは、第２ＬＥＤスタック３３３の上面に接続され、第２ＬＥＤスタック３３３を貫通することができる。しかし、本発明の概念がこれに制限されるものではなく、第２－１コネクタ３６９ｄは第２ＬＥＤスタック３３３の側面に形成されることができる。一方、図面に示されたように、第２－１コネクタ３６９ｄは、第１－１コネクタ３５９ｄに接続され、電極パッド３５３ｄに電気的に接続されることができる。また、第１－１コネクタ３５９ｄには、第２－１コネクタ３６９ｄが垂直方向に積層されることができる。
絶縁層３６７は、第２－１コネクタ３６９ｄが第２ＬＥＤスタック３３３のｐ型半導体層および第２透明電極３３５に短絡されることを防止するために、第２ＬＥＤスタック３３３と第２－１コネクタ３６９ｄとの間に介在されることができる。絶縁層３６７は、第２ＬＥＤスタック３３３の上面を覆うことができるが、第２－１コネクタ３６９ｄの接続を可能とする開口部を有することができる。
第２－２コネクタ３６９ｂは、第２透明電極３３５を電極パッド３５３ｂに電気的に接続するように配置される。第２－２コネクタ３６９ｂは、第２透明電極３３５を介して第２ＬＥＤスタック３３３のｐ型半導体層に電気的に接続される。図面に示されたように、第２－２コネクタ３６９ｂは第２ＬＥＤスタック３３３を貫通することができる。しかし、本発明の概念がこれに制限されるものではなく、第２ＬＥＤスタック３３３の側面には第２－２コネクタ３６９ｂが形成されることができる。絶縁層３６７は、第２－２コネクタ３６９ｂが第２ＬＥＤスタック３３３の上部表面に短絡されることを防止するために、第２－２コネクタ３６９ｂと第２ＬＥＤスタック３３３との間に介在される。
また、第２ＬＥＤスタック３３３を貫通するように、第２－３コネクタ３６９ｃが配置されることができる。第２－３コネクタ３６９ｃは電極パッド３５３ｃに電気的に接続されることができ、例えば、第１－３コネクタ３５９ｃに接続されることができる。第２－３コネクタ３６９ｃは第２ＬＥＤスタック３３３から絶縁される。このように、絶縁層３６７は、第２ＬＥＤスタック３３３と第２－３コネクタ３６９ｃとの間に介在されることができる。
第２－３コネクタ３６９ｃは中間コネクタとして機能することができ、幾つかの例示的な実施例では省略されてもよい。
一方、第３ＬＥＤスタック３４３の上面を電極パッド３５３ｄに電気的に接続するために、第３－１コネクタ３７９ｄが配置される。第３－１コネクタ３７９ｄは、第３ＬＥＤスタック３４３の上面、すなわち、ｎ型半導体層に接続され、第３ＬＥＤスタック３４３を貫通することができる。図面に示されたように、第３－１コネクタ３７９ｄは、第２－１コネクタ３６９ｄに接続され、電極パッド３５３ｄに電気的に接続されることができる。
一方、第３－１コネクタ３７９ｄが第３ＬＥＤスタック３４３の下面に短絡されることを防止するために、第３ＬＥＤスタック３４３と第３－１コネクタ３７９ｄとの間に絶縁層３７７が介在されることができる。絶縁層３７７は、第３ＬＥＤスタック３４３の上面を覆うことができるが、第３－１コネクタ３７９ｄの接続を可能とするために、第３ＬＥＤスタック３４３の上部面を露出させる開口部を有することができる。
第３透明電極３４５を電極パッド３５３ｃに電気的に接続するために、第３－２コネクタ３７９ｃが配置される。第３－２コネクタ３７９ｃは、第３透明電極３４５を介して第３ＬＥＤスタック３４３の下面に電気的に接続される。図面に示されたように、第３－２コネクタ３７９ｃは第３ＬＥＤスタック３４３を貫通することができる。しかし、本発明の概念がこれに制限されるものではなく、第３－２コネクタ３７９ｃは第３ＬＥＤスタック３４３の側面に形成されることができる。第３－２コネクタ３７９ｃが第３ＬＥＤスタック３４３の上面に短絡されることを防止するために、絶縁層３７７が第３－２コネクタ３７９ｃと第３ＬＥＤスタック３４３との間に介在される。
図面に示されたように、第３－２コネクタ３７９ｃは、第２－３コネクタ３６９ｃに接続され、電極パッド３５３ｃに電気的に接続されることができる。この場合、第２－３コネクタ３６９ｃおよび第１－３コネクタ３５９ｃは中間コネクタとして機能することができる。また、図面に示されたように、第３－２コネクタ３７９ｃは第２－３コネクタ３６９ｃ上に垂直方向に積層されることができる。このように、第１－３コネクタ３５９ｃ、第２－３コネクタ３６９ｃ、および第３－２コネクタ３７９ｃは、互いに電気的に接続され、垂直方向に積層される。また、第１－１コネクタ３５９ｄ、第２－１コネクタ３６９ｄ、および第３－１コネクタ３７９ｄも垂直方向に積層されることができる。
コネクタは光経路に沿って配置され、光を吸収することができる。コネクタが横方向に離隔して配置される場合、光が放出される面積が減少され、光損失が増加し得る。例示的な実施例によると、コネクタが垂直方向に積層されるため、コネクタによる第１ＬＥＤスタック３２３および第２ＬＥＤスタック３３３で生成した光の損失が抑制されることができる。
幾つかの例示的な実施例において、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３の側面を覆う光反射層または遮光物質層は、第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、および第３ＬＥＤスタック３４３の側面を介して光が放出される時に生じ得るピクセル間の光干渉を防止するように形成されることができる。例えば、光反射層は、反射金属層または高反射性有機層が蒸着された、分散ブラッグ反射層（ＤＢＲ）またはＳｉＯ２などで形成された絶縁層を含むことができる。他の例として、遮光層としてブラックエポキシが使用できる。このような方式により、遮光物質は、画像のコントラストを増加させるために、発光デバイス間の光干渉を防止することができる。
示された例示的な実施例によると、第１ＬＥＤスタック３２３は電極パッド３５３ｄおよび３５３ａに電気的に接続され、第２ＬＥＤスタック３３３は電極パッド３５３ｄおよび３５３ｂに電気的に接続され、第３ＬＥＤスタック３４３は電極パッド３５３ｄおよび３５３ｃに電気的に接続される。このように、第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、および第３ＬＥＤスタック３４３のカソードは電極パッド３５３ｄに共通に電気的に接続され、第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、および第３ＬＥＤスタック３４３のアノードは、異なる電極パッド３５３ａ、３５３ｂ、および３５３ｃにそれぞれ電気的に接続される。このような方式により、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３が独立して駆動されることができる。また、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３は、薄膜トランジスタ基板３５１上に配置され、アクティブマトリックス方式により駆動されるように、基板３５１内の回路に電気的に接続される。
図６０は、例示的な実施例に係るディスプレイ装置の概略的な回路図である。
図６０を参照すると、例示的な実施例に係る駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１～Ｖｒｏｗ３に接続され、データ電圧がデータラインＶｄａｔａ１～Ｖｄａｔａ３に印加されると、電圧は当該発光ダイオードに印加される。また、Ｖｄａｔａ１～Ｖｄａｔａ３の値に応じて、当該キャパシタに電荷が充電される。キャパシタの充電電圧によりＴｒ２のターンオン状態が維持されることができるため、Ｖｒｏｗ１に供給される電源が遮断されても、キャパシタの電圧が維持されることができ、発光ダイオードＬＥＤ１～ＬＥＤ３に電圧が印加されることができる。また、Ｖｄａｔａ１～Ｖｄａｔａ３の値に応じて、ＬＥＤ１～ＬＥＤ３に流れる電流が変更され得る。電流は、Ｖｄｄを介して持続的に供給されることができるため、連続的な発光が可能である。
トランジスタＴｒ１およびＴｒ２およびキャパシタは、キャパシタ３５１に形成されることができる。ＬＥＤ１～ＬＥＤ３は、１つのピクセルに積層された第１、第２、および第３スタック３２３、３３３、および３４３に対応することができる。第１、第２、および第３ＬＥＤスタックのアノードはトランジスタＴｒ２に接続され、第１、第２、および第３ＬＥＤスタックのカソードは接地される。示された例示的な実施例において、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３は、接地されるべき接地層３２８に共通に接続されることができる。また、接地層３２８は、２つ以上のピクセルに連続的に配置されることができ、さらに、全てのピクセルで、ディスプレイ装置の全てのＬＥＤスタックに共通に接続されることができる。接地層３２８は、アクティブマトリックス駆動回路のノイズを除去するために、ピクセルと基板との間に配置されることができる。
図６１Ａは、ディスプレイ装置をアクティブマトリックス方式により駆動するための回路図を示しているが、本発明の概念がこれに制限されるものではなく、種々の回路が使用できる。
図６１Ａ、図６１Ｂ、図６２Ａ、図６２Ｂ、図６３Ａ、図６３Ｂ、図６４Ａ、図６４Ｂ、図６５Ａ、図６５Ｂ、図６６Ａ、図６６Ｂ、図６７Ａ、図６７Ｂ、図６８Ａ、図６８Ｂ、図６９Ａ、図６９Ｂ、図７０Ａ、図７０Ｂ、図７１Ａ、図７１Ｂ、図７２Ａ、図７２Ｂ、図７３Ａ、図７３Ｂ、図７４Ａ、図７４Ｂ、図７５Ａ、および図７５Ｂは、例示的な実施例に従ってディスプレイ装置を製造する方法を示した概略的な平面図および断面図である。図面において、それぞれの平面図は、図５９Ａの平面図に対応し、それぞれの断面図は、対応する平面図のＡ－Ｂ線に沿って切断した断面図に対応する。
図６１Ａおよび図６１Ｂを参照すると、第１基板３２１上に第１ＬＥＤスタック３２３を成長させる。第１基板３２１は、例えば、ＧａＡｓ基板であることができる。第１ＬＥＤスタック３２３は、ＡｌＧａＩｎＰ系半導体層で形成されることができ、ｎ型半導体層、活性層、およびｐ型半導体層を含む。
第１ＬＥＤスタック３２３上に開口部３２６ａを有する絶縁層３２６を形成し、第１反射電極３２５が形成されるように、オーミック接触層３２５ａおよび反射層３２５ｂを形成する。第１反射電極３２５は、それぞれのピクセル領域に形成され、第１ＬＥＤスタック３２３のｐ型半導体層に電気的に接続される。オーミック接触層３２５ａは、リフトオフ技術などにより絶縁層３２６の開口部に形成されることができる。
反射層３２５ｂは絶縁層３２６上に形成され、オーミック接触層３２５ａを覆う。反射層３２５ｂは、それぞれのピクセル領域において、３つの角部分を除いた領域に形成されることができる。反射層３２５ｂはリフトオフ技術などにより形成されることができる。反射層３２５ｂがオーミック接触物質を含む場合、オーミック接触層３２５ａは、幾つかの例示的な実施例で省略されてもよい。
第１補助電極３２５ｄは、絶縁層３２６上に反射層３２５ｂとともに形成される。第１補助電極３２５ｄは、リフトオフ技術などにより、反射層３２５ｂと実質的に同一の物質を用いて反射層３２５ｂとともに形成されることができる。第１補助電極３２５ｄは、それぞれのピクセル領域の３つの角近傍に配置されることができる。
図６２Ａおよび図６２Ｂを参照すると、反射層３２５ｂおよび第１補助電極３２５ｄ上に絶縁層３２７を形成する。絶縁層３２７は、反射層３２５ｂおよび第１補助電極３２５ｄを露出させる開口部を有する。絶縁層３２７の開口部は、図面に示されたように、実質的に長方形状を有することができる。しかし、絶縁層３２７の開口部の形状はこれに制限されず、幾つかの例示的な実施例では他の形状を有してもよい。
図６３Ａおよび図６３Ｂを参照すると、絶縁層３２７上に接地層３２８および第２補助電極３２８ｄを形成する。接地層３２８は、殆どのピクセル領域を覆うことができ、第１補助電極３２５ｄのうち１つに接続されることができる。第２補助電極３２８ｄのうち１つは第１反射電極３２５に接続され、残りの第２補助電極３２８ｄは第１補助電極３２５ｄ上にそれぞれ配置されることができる。幾つかの例示的な実施例において、第１補助電極３２５ｄおよび第２補助電極３２８ｄは省略されてもよい。
接地層３２８は、それぞれのピクセル領域に形成されることができる。しかし、本発明の概念がこれに制限されるものではなく、複数のピクセル領域に接地層３２８が連続的に形成されることができる。
図６４Ａおよび図６４Ｂを参照すると、接地層３２８および第２補助電極３２８ｄ上に絶縁層３２９を形成することができる。絶縁層３２９は、接地層３２８および第２補助電極３２８ｄを露出させる開口部を有する。
上述の絶縁層３２６、３２７、および３２８は、電気絶縁物質、例えば、酸化シリコンまたは窒化シリコンで形成されることができる。
次に、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄを形成する。バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄは、絶縁層３２９の開口部を介して接地層３２８および第２補助電極３２８ｄ上にそれぞれ配置される。バンプパッド３３０ａ、３３０ｂ、および３３０ｃとバンプパッド３３０ｄは、それぞれのピクセル領域に形成されることができる。しかし、本発明の概念がこれに制限されるものではなく、幾つかのピクセル領域または１つのピクセル領域のみにバンプパッド３３０ｄが形成されてもよい。
図６５Ａを参照すると、第２基板３３１上に第２ＬＥＤスタック３３３を成長させ、第２ＬＥＤスタック３３３上に第２透明電極３３５および第１カラーフィルタ３３７を形成する。第２ＬＥＤスタック３３３は、窒化ガリウム系半導体層で形成されることができ、ＧａＩｎＮ井戸層を含む。第２基板３３１は、窒化ガリウム系半導体層が成長し得る基板であり、第１基板３２１と異なる。ＧａＩｎＮの組成比は、第２ＬＥＤスタック３３３が、例えば、緑色光を放出するように決定されることができる。一方、第２透明電極３３５はｐ型半導体層とオーミック接触する。
また、図６５Ｂを参照すると、第３基板３４１上に第３ＬＥＤスタック３４３を成長させ、第３ＬＥＤスタック３４３上に第３透明電極３４５および第２カラーフィルタ３４７を形成する。第３ＬＥＤスタック３４３は、窒化ガリウム系半導体層で形成されることができ、ＧａＩｎＮ井戸層を含む。第３基板３４１は、窒化ガリウム系半導体層が成長し得る基板であり、第１基板３２１と異なる。ＧａＩｎＮの組成比は、第３ＬＥＤスタック３４３が、例えば、青色光を放出するように決定されることができる。一方、第３透明電極３４５はｐ型半導体層とオーミック接触する。
第１カラーフィルタ３３７および第２カラーフィルタ３４７は、図５９Ａおよび図５９Ｂを参照して説明したものと実質的に同一であるため、重複を避けるためにその詳細な説明は省略する。
図６６Ａおよび図６６Ｂを参照すると、基板３５１上に電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄを形成する。基板３５１は、薄膜トランジスタが形成されているＳｉ基板であってもよい。電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄは、１つのピクセル領域に対応するように４つの角領域に分布されて配置されることができる。電極パッド３５３ｄは、それぞれのピクセル領域に形成されることができる。しかし、幾つかの例示的な実施例において、電極パッド３５３ｄは、幾つかのピクセル領域のみに形成されてもよく、１つのピクセル領域のみに形成されてもよい。
第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、第３ＬＥＤスタック３４３、および電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄは、それぞれ異なる基板上に形成され、第１ＬＥＤスタック３２３、第２ＬＥＤスタック３３３、第３ＬＥＤスタック３４３、および電極パッド３５３ａ、３５３ｂ、３５３ｃ、および３５３ｄを形成する順序は特に制限されない。
図６７Ａおよび図６７Ｂを参照すると、基板３５１にバンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄを固着することで、第１ＬＥＤスタック３２３が基板３５１に結合されるようにする。アンダーフィル３５５は基板３５１と第１ＬＥＤスタック３２３との間の空間を満たすことができる。幾つかの例示的な実施例において、アンダーフィル３５５に代えて、バンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄと基板３５１との間に異方性導電フィルム（ＡＣＦ）が配置されることができる。
第１基板３２１は、化学的エッチング技術などにより第１ＬＥＤスタック３２３から除去される。このように、第１ＬＥＤスタック３２３のｎ型半導体層が上面に露出する。光抽出の効率を向上させるために、露出したｎ型半導体層の表面に、表面テクスチャリングにより粗い表面が形成されることができる。
図６８Ａおよび図６８Ｂを参照すると、露出した第１ＬＥＤスタック３２３上に第１オーミック電極３２５ｎを形成することができる。第１オーミック電極３２５ｎは、それぞれのピクセル領域に形成されることができる。
次に、第１補助電極３２５ｄを露出させる開口部が形成されるように、第１ＬＥＤスタック３２３をパターニングする。第１ＬＥＤスタック３２３がパターニングされる時に、第１ＬＥＤスタック３２３はピクセル領域毎に互いに分離されることができる。
図６９Ａおよび図６９Ｂを参照すると、開口部内の第１ＬＥＤスタック３２３の側面を覆うように絶縁層３５７を形成する。また、絶縁層３５７は、第１ＬＥＤスタック３２３の上面を少なくとも部分的に覆うことができる。絶縁層３５７は、第１補助電極３２５ｄおよび第１オーミック電極３２５ｎを露出させるように形成される。
次に、露出した第１補助電極３２５ｄにそれぞれ接続されたコネクタ３５９ｂ、３５９ｃ、および３５９ｄを形成する。第１－１コネクタ３５９ｄは、第１オーミック電極３２５ｎ、および接地層３２８が接続された第１補助電極３２５ｄに接続される。このように、第１ＬＥＤスタック３２３のｎ型半導体層は接地層３２８に電気的に接続される。
第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃは、絶縁層３５７により第１ＬＥＤスタック３２３から絶縁される。第１－２コネクタ３５９ｂは電極パッド３５３ｂに電気的に接続され、第１－３コネクタ３５９ｃは電極パッド３５３ｃに電気的に接続される。
図７０Ａおよび図７０Ｂを参照すると、第１－１、第１－２、および第１－３コネクタ３５９ｄ、３５９ｂ、および３５９ｃが形成された第１ＬＥＤスタック３２３上に、図６５Ａの第２ＬＥＤスタック３３３を第１ボンディング層３６５を介して結合させる。第１カラーフィルタ３３７は、第１ＬＥＤスタック３２３と向かい合うように配置され、第１ボンディング層３６５に固着される。第１ボンディング層３６５は、第１ＬＥＤスタック３２３上に予め配置されることができ、第１カラーフィルタ３３７は、第１ボンディング層３６５と向かい合うように配置されて第１ボンディング層３６５に固着されることができる。あるいは、ボンディング物質層が第１ＬＥＤスタック３２３および第１カラーフィルタ３３７上にそれぞれ形成されて互いに固着され、第２ＬＥＤスタック３３３が第１ＬＥＤスタック３２３に結合されるようにすることができる。一方、第２基板３３１は、レーザーリフトオフ、化学的リフトオフなどのような技術により第２ＬＥＤスタック３３３から分離されることができる。このように、第２ＬＥＤスタック３３３のｎ型半導体層が露出する。露出したｎ型半導体層は、化学的エッチングなどにより表面テクスチャリングされることができる。しかし、幾つかの例示的な実施例において、第２ＬＥＤスタック３３３に対する表面テクスチャリングは省略されてもよい。
図７１Ａおよび図７１Ｂを参照すると、第２ＬＥＤスタック３３３をパターニングして第２透明電極３３５が露出するようにし、露出した第２透明電極３３５を部分的にエッチングした後、第１カラーフィルタ３３７および第１ボンディング層３６５をエッチングすることで、第１－１コネクタ３５９ｄを露出させる開口部を形成する。また、第２ＬＥＤスタック３３３、第２透明電極３３５、第１カラーフィルタ３３７、および第１ボンディング層３６５を貫通することで、第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃを露出させる開口部がともに形成されることができる。また、第２ＬＥＤスタック３３３は、ピクセル領域毎に互いに分離されることができる。
図７２Ａおよび図７２Ｂを参照すると、露出した開口部の側面を覆う絶縁層３６７を形成する。また、絶縁層３６７は第２ＬＥＤスタック３３３の上面を覆うことができる。しかし、絶縁層３６７は第２透明電極３３５を露出させ、また、第１－１コネクタ３５９ｄ、第１－２コネクタ３５９ｂ、および第１－３コネクタ３５９ｃを露出させる。また、絶縁層３６７は、第２ＬＥＤスタック３３３の上面を部分的に露出させる。
次に、開口部に、第２－１コネクタ３６９ｄ、第２－２コネクタ３６９ｂ、および第２－３コネクタ３６９ｃを形成する。第２－１コネクタ３６９ｄは、第２ＬＥＤスタック３３３の露出した上面を第１－１コネクタ３５９ｄに電気的に接続する。このように、第２ＬＥＤスタック３３３のｎ型半導体層は接地層３２８に電気的に接続される。第２－１コネクタ３６９ｄは、絶縁層３６７により、第２ＬＥＤスタック３３３のｐ型半導体層および第２透明電極３３５から絶縁される。
第２－２コネクタ３６９ｂは、第２透明電極３３５および第１－２コネクタ３５９ｂを互いに電気的に接続し、絶縁層３６７により、第２ＬＥＤスタック３３３の上面から絶縁される。第２透明電極３３５は、第２－２コネクタ３６９ｂ、第１－２コネクタ３５９ｂ、バンプパッド３３０ｂなどを介して電極パッド３５３ｂに電気的に接続される。このように、第２ＬＥＤスタック３３３のｐ型半導体層は電極パッド３５３ｂに電気的に接続され、第２ＬＥＤスタック３３３のｎ型半導体層は電極パッド３５３ｄに電気的に接続される。
第２－３コネクタ３６９ｃは第１－３コネクタ３５９ｃに接続され、絶縁層３６７により、第２ＬＥＤスタック３３３および第２透明電極３３５から絶縁される。
図７３Ａおよび図７３Ｂを参照すると、第２－１、第２－２、および第２－３コネクタ３６９ｄ、３６９ｂ、および３６９ｃが形成された第２ＬＥＤスタック上に、図６５Ｂの第３ＬＥＤスタックを第２ボンディング層３７５を介して結合させる。第２カラーフィルタ３４７は、第２ＬＥＤスタック３３３と向かい合うように配置され、第２ボンディング層３７５に固着されることができる。第２ボンディング層３７５は、第２ＬＥＤスタック３３３上に予め配置されることができ、第２カラーフィルタ３４７は、第２ボンディング層３７５と向かい合うように配置されて第２ボンディング層３７５に固着されることができる。あるいは、ボンディング物質層が第２ＬＥＤスタック３３３および第２カラーフィルタ３４７上にそれぞれ形成されて互いに固着され、第３ＬＥＤスタック３４３が第２ＬＥＤスタック３３３に固着されるようにすることができる。一方、第３基板３４１は、レーザーリフトオフ、化学的リフトオフなどのような技術により第３ＬＥＤスタック３４３から分離されることができる。このように、第３ＬＥＤスタック３４３のｎ型半導体層が露出する。露出したｎ型半導体層は、化学的エッチングなどにより表面テクスチャリングされることができる。
図７４Ａおよび図７４Ｂを参照すると、第３ＬＥＤスタック３４３をパターニングして第３透明電極３４５が露出するようにし、露出した第３透明電極３４５を部分的にエッチングし、第２カラーフィルタ３４７および第２ボンディング層３７５をエッチングすることで、第２－１コネクタ３６９ｄを露出させる開口部が形成されるようにする。また、第３ＬＥＤスタック３４３、第３透明電極３４５、第２カラーフィルタ３４７、および第２ボンディング層３７５を貫通することで、第２－３コネクタ３６９ｃを露出させる開口部を形成する。
図７５Ａおよび図７５Ｂを参照すると、露出した開口部の側面を覆う絶縁層３７７を形成する。しかし、絶縁層３７７は第３透明電極３４５を露出させ、また、第２－１コネクタ３６９ｄおよび第２－３コネクタ３６９ｃを露出させる。また、絶縁層３７７は、ＬＥＤスタック３４３の上面を覆うことができるが、ＬＥＤスタック３４３の上面を部分的に露出させることができる。
次に、開口部に第３－１コネクタ３７９ｄおよび第３－２コネクタ３７９ｃを形成する。第３－１コネクタ３７９ｄは、第３ＬＥＤスタック３４３の上面、例えば、ｎ型半導体層を第２－１コネクタ３６９ｄに接続する。このように、第３ＬＥＤスタック３４３のｎ型半導体層は接地層３２８に電気的に接続される。
第３－２コネクタ３７９ｂは、第３透明電極３４５および第２－３コネクタ３６９ｃを互いに電気的に接続し、絶縁層３７７により、第３ＬＥＤスタック３４３の上面から絶縁される。第３透明電極３４５は、第３－２コネクタ３７９ｃ、第２－３コネクタ３６９ｃ、第１－３コネクタ３５９ｃ、バンプパッド３３０ｃなどを介して電極パッド３５３ｃに電気的に接続される。
示された例示的な実施例によると、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３のカソードは、接地層３２８および電極パッド３５３ｄに共通に電気的に接続され、第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３のアノードは、それぞれ電極パッド３５３ａ、３５３ｂ、および３５３ｃに独立して接続されてピクセルに供給される。
図６１Ａ～７５Ｂは、例示的な実施例に係る１つの単位ピクセルの製造方法を示したものであるが、基板３５１上に複数の単位ピクセルがマトリックス状に配列されることができ、ディスプレイ部が実質的に類似の方式により形成されることができる。第１、第２、および第３ＬＥＤスタック３２３、３３３、および３４３は、単位ピクセルに対応するように基板３２１、３３１、および３４１上に互いに離隔して配置される。しかし、接地層３２８は複数のピクセル領域に連続的に配置されることができる。このような方式により、複数のピクセルがウエハレベルで形成されるため、小さいサイズのピクセルが個別的に実装される必要がない。
また、ピクセル間の光干渉を防止するために、ピクセルの側面を覆う光反射層または遮光物質層がさらに形成されることができる。例えば、光反射層は、反射性金属層または高反射性有機層が蒸着された、分散ブラッグ反射層（ＤＢＲ）またはＳｉＯ２などで形成された絶縁層を含むことができる。例えば、発光素子間の光干渉を防止し、画像のコントラストを増加させることができる遮光層として、ブラックエポキシが使用できる。
図７６Ａおよび図７６Ｂは、それぞれ他の例示的な実施例に係るディスプレイ装置の概略的な平面図および断面図である。
図７６Ａおよび図７６Ｂを参照すると、例示的な実施例に係るディスプレイ装置は、反射層３２５ｂ、第１補助電極３２５ｄ、および絶縁層３２７が省略され、オーミック接触層３２５ａおよび絶縁層３２６上に接地層３２８および第２補助電極３２８ｄが形成されているという点で、上述のディスプレイ装置と異なる。
接地層３２８および第２補助電極３２８ｄは、反射層３２５ｂと実質的に同一の物質で形成されることができる。このように、接地層３２８および第２補助電極３２８ｄは反射層３２５ｂとして機能することができる。そのために、オーミック接触層３２５は補助電極３２８ｄのうち１つの下側領域のみに形成されることができる。
絶縁層３２９およびバンプパッド３３０ａ、３３０ｂ、３３０ｃ、および３３０ｄは、図６４Ａおよび図６４Ｂを参照して説明したとおり、接地層３２８および第２補助電極３２８ｄ上に形成され、後続工程は、上述と実質的に同一の方式により行われることができる。しかし、反射層３２５ｂおよび第１補助電極３２５ｄが省略されているため、第１－１コネクタ３５９ｄは接地層３２８に直接接続され、第１－２コネクタ３５９ｂおよび第１－３コネクタ３５９ｃは第２補助電極３２８ｄにそれぞれ接続される。
図７７Ａおよび図７７Ｂは、それぞれさらに他の例示的な実施例に係るディスプレイ装置の概略的な平面図および断面図である。
図７７Ａおよび図７７Ｂを参照すると、例示的な実施例に係るディスプレイ装置は、反射層３２５ｂおよび第１補助電極３２５ｄが省略されているという点で、図７６Ａおよび図７６Ｂのディスプレイ装置と実質的に同一である。しかし、示された例示的な実施例に係るディスプレイ装置は、オーミック接触層２５ａが複数の領域に配置されており、第２補助電極３２８ｄのうち１つがオーミック接触層２５ａを電気的に接続するように、第２補助電極３２８ｄのうち１つの形状が変更されているという点で異なる。
図７８は、さらに他の例示的な実施例に係るディスプレイ装置の概略的な断面図である。
図７８を参照すると、例示的な実施例に係るディスプレイ装置は、第３ＬＥＤスタック３４３上に配置された導光層３８１をさらに含むことを除き、図５９Ａおよび図５９Ｂを参照して説明したディスプレイ装置と実質的に類似である。
導光層３８１は、第３ＬＥＤスタック３４３および絶縁層３７７を覆うことができる。導光層３８１は、ピクセル間の光干渉を防止するために、第３ＬＥＤスタック３４３の表面を介して放出された光を導光することができる。導光層３８１は、第３ＬＥＤスタック３４３および絶縁層３７７と異なる屈折率を有する物質層を含むことができる。
図７９は、さらに他の例示的な実施例に係るディスプレイ装置を示した概略的な断面図である。
図７９を参照すると、例示的な実施例に係るディスプレイ装置は、導光層３９１が、光を導光するための導光孔３９１ｈを含むという点を除き、図７８を参照して説明したディスプレイ装置と実質的に類似である。導光層３９１は、光反射物質または光吸収物質で形成されることができる。このように、導光層３９１は、隣接したピクセル領域に向かって進む光を反射または吸収および遮断することで、ピクセル間の光干渉を防止することができる。光反射物質の例は、白色の感光性ソルダレジスト（ＰＳＲ）のような光反射物質を含むことができ、光吸収物質の例は、ブラックエポキシなどを含むことができる。また、第３ＬＥＤスタック３４３の上面には粗い表面Ｒが形成される。
図８０Ａ、図８０Ｂ、図８０Ｃ、および図８０Ｄは、例示的な実施例に係るディスプレイ装置の概略的な断面図である。
図８０Ａを参照すると、例示的な実施例に係るディスプレイ装置は、導光層３９１の孔３９１ｈが透明物質３９３で満たされていることを除き、図７９を参照して説明したディスプレイ装置と実質的に類似である。透明物質３９３は導光層３９１と異なる屈折率を有する。このように、透明物質３９３と導光層３９１の界面で内部全反射が生じ、外部に放出される光を誘導することができる。
導光層３９１には孔が形成され、導光層３９１は透明物質３９３で覆われ、透明物質３９３が、導光層３９１が露出するまで化学的機械的研磨により平坦化されることで、導光層３９１の孔が透明物質３９３で満たされることができる。
透明物質３９３の上面は、導光層３９１の上面に平行であってもよいが、図８０Ｂに示されたように、導光層３９１の上面に比べて上向きに突出した凸面を有してもよく、または、図８０Ｃに示されたように、導光層３９１の上面に比べて下向きに凹んでいる凹面を有してもよい。透明物質３９３の上面が凸面を有する場合、光が集中されて照度を向上させることができ、透明物質３９３の上面が凹面を有する場合、光の方向角が増加することができる。透明物質３９３の上面の形状は、例えば、化学機械的研磨工程の研磨速度によって調節されることができる。
また、導光層３９１の孔の内壁が傾斜していると示されているが、幾つかの例示的な実施例では、導光層３９１の孔の内壁は、図８０Ｄに示されたように垂直に形成されるなど、多様に変形可能である。
図８１は、さらに他の例示的な実施例に係るディスプレイ装置の概略的な断面図である。
図８１を参照すると、例示的な実施例に係るディスプレイ装置は、マイクロレンズ３９５をさらに含むという点を除き、図８０Ａ、図８０Ｂ、図８０Ｃ、および図８０Ｄを参照して説明したディスプレイ装置と実質的に類似である。
マイクロレンズ３９５の上面は凸レンズ状を有することができるが、本発明の概念がこれに制限されるものではない。マイクロレンズ３９５はそれぞれのピクセル領域に配置され、ピクセル間の光干渉を防止するために、放出された光の視野角を狭める。
マイクロレンズ３９５はフォトリソグラフィ工程により形成されることができ、例えば、ポリイミド、シリコンなどで形成されることができる。マイクロレンズ３９５の幅は約２００μｍ以下、より具体的には、１００μｍ以下であることができる。
特定の例示的な実施例および実現例が本明細書で説明されたが、このような説明から、他の実施例および変形例も明白である。したがって、本発明の概念は、かかる実施例に限定されず、当該技術分野で通常の知識を有する者に明白なように、添付の特許請求の範囲のより広い範囲および種々の自明な変形例と等価の配列体に限定される。

Claims (15)

  1. 順に重なって配置され、それぞれが互いに異なる波長を有する有色光を放出するように構成された第１、第２、および第３エピタキシャルサブユニットを含む複数のエピタキシャルサブユニットと、
    前記複数のエピタキシャルサブユニットのうちの隣接した２つのエピタキシャルサブユニットの間に配置された電極と、
    前記複数のエピタキシャルサブユニットのうちの隣接した２つのエピタキシャルサブユニットの間に配置された凹凸部と、
    前記第１、第２、および第３エピタキシャルサブユニットに共通電圧を印加するための共通接触部と、前記第１、第２、および第３エピタキシャルサブユニットのそれぞれに発光信号を印加するための第１接触部、第２接触部、および第３接触部と、を含む接触部と、を含み、
    前記複数のエピタキシャルサブユニットの発光領域および前記電極が互いに重なり合っており、
    前記凹凸部の下に配置されたエピタキシャルサブユニットから放出された光は、前記凹凸部を透過し、
    前記第１、第２、および第３エピタキシャルサブユニットのそれぞれは、ｐ型半導体層、活性層、およびｎ型半導体層を含み、
    前記第２エピタキシャルサブユニットにおける前記ｐ型半導体層、前記活性層、前記ｎ型半導体層の積層順序は、前記第１エピタキシャルサブユニットおよび前記第３エピタキシャルサブユニットの少なくとも１つにおける前記ｐ型半導体層、前記活性層、前記ｎ型半導体層の積層順序と異なる、発光積層構造体。
  2. 前記複数のエピタキシャルサブユニットは、独立して駆動可能である、請求項１に記載の発光積層構造体。
  3. 前記第１、第２、および第３エピタキシャルサブユニットは、互いに異なるエネルギー帯域を有する、請求項１に記載の発光積層構造体。
  4. さらに、前記隣接する２つのエピタキシャルサブユニットの間に介在する接着層を含み、
    前記接着層は、非導電性かつ透光性の特性を有する、請求項１に記載の発光積層構造体。
  5. 前記第１エピタキシャルサブユニットは、前記第２エピタキシャルサブユニットおよび前記第３エピタキシャルサブユニットよりも長い波長を有する光を生成する、請求項１に記載の発光積層構造体。
  6. 前記第１エピタキシャルサブユニットは赤色光を放出し、
    前記第２エピタキシャルサブユニットおよび前記第３エピタキシャルサブユニットの一方は緑色光を放出し、他方は青色光を放出する、請求項１に記載の発光積層構造体。
  7. 前記凹凸部は、前記第１エピタキシャルサブユニットと前記第２エピタキシャルサブユニットとの間に配置され、
    前記第１エピタキシャルサブユニットから放出された赤色光は、前記凹凸部を透過する、請求項１に記載の発光積層構造体。
  8. 前記凹凸部は、前記ｎ型半導体層と接して設けられている、請求項１に記載の発光積層構造体。
  9. 前記凹凸部は、複数設けられている、請求項１に記載の発光積層構造体。
  10. 前記凹凸部は、凹凸部を有するパターニングされた基板を用いて形成される、請求項１に記載の発光積層構造体。
  11. 平面視において、前記発光積層構造体は実質的に四角形状を有し、
    前記共通接触部、前記第１接触部、前記第２接触部、および前記第３接触部の各々は、前記四角形状の角に対応する領域に配置される、請求項１に記載の発光積層構造体。
  12. 前記共通接触部は、共通パッド電極および共通パッドを含み、
    前記第１接触部は、第１パッド電極および第１パッドを含み、
    前記第２接触部は、第２パッド電極および第２パッドを含み、
    前記第３接触部は、第３パッド電極および第３パッドを含み、
    前記共通パッド電極および前記共通パッドは、互いに重なり合うように実質的に同一の形状を有し、
    前記第１パッド電極および前記第１パッドは、互いに重なり合うように実質的に同一の形状を有し、
    前記第２パッド電極および前記第２パッドは、互いに重なり合うように実質的に同一の形状を有し、
    前記第３パッド電極および前記第３パッドは、互いに重なり合うように実質的に同一の形状を有する、請求項１に記載の発光積層構造体。
  13. 前記共通パッド電極、前記第１パッド電極、前記第２パッド電極、および前記第３パッド電極は、実質的に同一の物質を含む、請求項１２に記載の発光積層構造体。
  14. 前記電極は、透明導電性物質を含む、請求項１に記載の発光積層構造体。
  15. 請求項１乃至請求項１４のいずれか一項に記載の発光積層構造体を備え、白色光を放射する、ディスプレイ素子。
JP2022106571A 2017-12-14 2022-06-30 発光積層構造体およびそれを備えたディスプレイ素子 Active JP7387821B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201762598823P 2017-12-14 2017-12-14
US201762598863P 2017-12-14 2017-12-14
US62/598,823 2017-12-14
US62/598,863 2017-12-14
US201862617038P 2018-01-12 2018-01-12
US62/617,038 2018-01-12
US16/219,716 2018-12-13
US16/219,716 US10886327B2 (en) 2017-12-14 2018-12-13 Light emitting stacked structure and display device having the same
PCT/KR2018/015888 WO2019117656A1 (en) 2017-12-14 2018-12-14 Light emitting stacked structure and display device having the same
JP2020532747A JP7100133B2 (ja) 2017-12-14 2018-12-14 発光積層構造体およびそれを備えたディスプレイ素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020532747A Division JP7100133B2 (ja) 2017-12-14 2018-12-14 発光積層構造体およびそれを備えたディスプレイ素子

Publications (2)

Publication Number Publication Date
JP2022141706A JP2022141706A (ja) 2022-09-29
JP7387821B2 true JP7387821B2 (ja) 2023-11-28

Family

ID=66814740

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020532747A Active JP7100133B2 (ja) 2017-12-14 2018-12-14 発光積層構造体およびそれを備えたディスプレイ素子
JP2022106571A Active JP7387821B2 (ja) 2017-12-14 2022-06-30 発光積層構造体およびそれを備えたディスプレイ素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020532747A Active JP7100133B2 (ja) 2017-12-14 2018-12-14 発光積層構造体およびそれを備えたディスプレイ素子

Country Status (7)

Country Link
US (3) US10886327B2 (ja)
EP (1) EP3724930A4 (ja)
JP (2) JP7100133B2 (ja)
KR (1) KR102601422B1 (ja)
CN (3) CN111525006A (ja)
BR (1) BR112020011233A2 (ja)
WO (1) WO2019117656A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
CN208141792U (zh) 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN113424550A (zh) * 2019-01-09 2021-09-21 杜比实验室特许公司 具有环境光补偿的显示器管理
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
GB2600045B (en) * 2019-06-28 2023-12-20 Massachusetts Inst Technology Integrated structure for an optoelectronic device and method of fabricating the same
CN110211950B (zh) * 2019-07-04 2024-04-30 深圳市思坦科技有限公司 一种发光器件、发光器件的制备方法及显示装置
JP2022543804A (ja) * 2019-08-07 2022-10-14 ソウル バイオシス カンパニー リミテッド 発光ダイオードディスプレイパネル及びそれを有するディスプレイ装置
JP7360272B2 (ja) * 2019-08-19 2023-10-12 株式会社ジャパンディスプレイ 表示装置
CN110634443B (zh) * 2019-09-24 2021-01-26 京东方科技集团股份有限公司 发光元件保护电路及发光元件保护电路的驱动方法
US11810944B2 (en) 2019-10-23 2023-11-07 Seoul Viosys Co., Ltd. LED display apparatus
JP2022553986A (ja) * 2019-10-23 2022-12-27 ソウル バイオシス カンパニー リミテッド Ｌｅｄディスプレイ装置
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
KR102364498B1 (ko) * 2019-12-11 2022-02-17 주식회사 썬다이오드코리아 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소
TWI717978B (zh) * 2020-01-20 2021-02-01 友達光電股份有限公司 顯示裝置及顯示裝置的製造方法
DE21817305T1 (de) * 2020-06-03 2023-07-06 Jade Bird Display (shanghai) Limited Systeme und verfahren für mehrfarbige led-pixeleinheit mit vertikaler lichtemission
TWI777887B (zh) * 2020-08-19 2022-09-11 友達光電股份有限公司 元件基板及其製造方法
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel
CN112736169A (zh) * 2021-03-30 2021-04-30 北京芯海视界三维科技有限公司 发光器件及显示装置
KR20220140059A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
EP4086964A1 (en) * 2021-05-06 2022-11-09 Sundiode Korea Pixel of micro display having vertically stacked sub-pixels and common electrode
JP2023032326A (ja) * 2021-08-26 2023-03-09 沖電気工業株式会社 発光装置、半導体構造体、薄膜層製造方法及び発光装置製造方法
KR20230041905A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치
CN114497112B (zh) * 2022-03-30 2022-07-15 季华实验室 一种MicroLED显示面板制作方法及显示面板
CN117352625B (zh) * 2023-12-04 2024-02-20 镭昱光电科技(苏州)有限公司 MicroLED微显示芯片及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305909A (ja) 2006-05-15 2007-11-22 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法
JP2010062351A (ja) 2008-09-04 2010-03-18 Oki Data Corp 積層半導体発光装置及び画像形成装置
JP2015012244A (ja) 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Family Cites Families (210)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710003B2 (ja) 1988-03-11 1995-02-01 信越半導体株式会社 混色発光半導体素子
JP3259931B2 (ja) 1992-04-17 2002-02-25 シャープ株式会社 半導体発光素子および半導体表示装置
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH07263752A (ja) * 1994-03-18 1995-10-13 Sony Corp 半導体カラー発光素子
JP3620877B2 (ja) 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
JPH08213657A (ja) 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
FR2726126A1 (fr) 1994-10-24 1996-04-26 Mitsubishi Electric Corp Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
JPH08274376A (ja) 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター
US5583350A (en) 1995-11-02 1996-12-10 Motorola Full color light emitting diode display assembly
US5583349A (en) 1995-11-02 1996-12-10 Motorola Full color light emitting diode display
JP3724035B2 (ja) * 1996-01-11 2005-12-07 ソニー株式会社 発光素子装置の製造方法
US6046543A (en) 1996-12-23 2000-04-04 The Trustees Of Princeton University High reliability, high efficiency, integratable organic light emitting devices and methods of producing same
KR100298205B1 (ko) 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6853411B2 (en) 2001-02-20 2005-02-08 Eastman Kodak Company Light-producing high aperture ratio display having aligned tiles
JP3643328B2 (ja) 2001-08-21 2005-04-27 ファナック株式会社 ２次元ｌｄアレイ発光装置
TW522534B (en) 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
US6888305B2 (en) 2001-11-06 2005-05-03 Universal Display Corporation Encapsulation structure that acts as a multilayer mirror
CN100392873C (zh) 2001-12-07 2008-06-04 张修恒 叠置晶片全彩色发光二极管的封装结构及方法
JP2003197968A (ja) 2001-12-18 2003-07-11 Shuko Cho 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造
TW523942B (en) 2002-03-05 2003-03-11 Hsiu-Hen Chang package socket and package legs structure for LED and manufacturing of the same
US7511311B2 (en) 2002-08-01 2009-03-31 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
US6717358B1 (en) 2002-10-09 2004-04-06 Eastman Kodak Company Cascaded organic electroluminescent devices with improved voltage stability
EP1482566A3 (en) 2003-05-28 2004-12-08 Chang Hsiu Hen Light emitting diode electrode structure and full color light emitting diode formed by overlap cascaded die bonding
JP4699681B2 (ja) 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
JP2005072323A (ja) 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
JP2005190768A (ja) 2003-12-25 2005-07-14 Toyota Industries Corp 照明装置
US7745986B2 (en) 2004-02-09 2010-06-29 Universal Display Corporation Transflective display having full color OLED blacklight
EP2254390B1 (en) 2004-03-26 2012-07-04 Panasonic Corporation Organic light emitting element
US7528810B2 (en) 2004-05-25 2009-05-05 Victor Company Of Japan, Limited Display with multiple emission layers
US7271420B2 (en) 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
US20080128728A1 (en) 2004-09-10 2008-06-05 Luminus Devices, Inc. Polarized light-emitting devices and methods
US8017955B2 (en) 2004-11-19 2011-09-13 Koninklijke Philips Electronics N.V. Composite LED modules
KR100665120B1 (ko) 2005-02-28 2007-01-09 삼성전기주식회사 수직구조 질화물 반도체 발광소자
KR20060098307A (ko) * 2005-03-11 2006-09-18 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
WO2006100711A1 (ja) 2005-03-18 2006-09-28 Fujitsu Limited 表示装置およびその製造方法
JP5417598B2 (ja) * 2005-03-25 2014-02-19 国立大学法人富山大学 多機能有機ダイオードマトリクスパネル
JP4636501B2 (ja) 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
KR100691177B1 (ko) 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
JP4802556B2 (ja) 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
KR100672535B1 (ko) 2005-07-25 2007-01-24 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조방법
JP4869661B2 (ja) 2005-08-23 2012-02-08 株式会社Ｊｖｃケンウッド 表示装置
JP2007095844A (ja) 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
JP5193048B2 (ja) 2005-09-30 2013-05-08 ソウル オプト デバイス カンパニー リミテッド 垂直に積層された発光ダイオードを有する発光素子
JP2007114278A (ja) 2005-10-18 2007-05-10 Fuji Xerox Co Ltd 光アドレス型空間光変調素子の駆動方法、および光アドレス型空間光変調素子駆動装置
KR100845694B1 (ko) 2006-01-18 2008-07-11 주식회사 엘지화학 적층형 유기발광소자
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
US20070222922A1 (en) 2006-03-22 2007-09-27 Eastman Kodak Company Graded contrast enhancing layer for use in displays
US7808013B2 (en) 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP5030742B2 (ja) 2006-11-30 2012-09-19 株式会社半導体エネルギー研究所 発光素子
KR20080054626A (ko) 2006-12-13 2008-06-18 엘지디스플레이 주식회사 유기 전계발광표시소자 및 그 제조방법
TWI440210B (zh) 2007-01-22 2014-06-01 Cree Inc 使用發光裝置外部互連陣列之照明裝置及其製造方法
EP2122695A4 (en) 2007-03-08 2013-09-11 3M Innovative Properties Co NETWORK OF LUMINESCENT ELEMENTS
JP4983346B2 (ja) * 2007-04-02 2012-07-25 ソニー株式会社 半導体発光装置
JP2008263127A (ja) 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
US7687812B2 (en) * 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
US20080308819A1 (en) 2007-06-15 2008-12-18 Tpo Displays Corp. Light-Emitting Diode Arrays and Methods of Manufacture
US9136498B2 (en) 2007-06-27 2015-09-15 Qd Vision, Inc. Apparatus and method for modulating photon output of a quantum dot light emitting device
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8058663B2 (en) * 2007-09-26 2011-11-15 Iii-N Technology, Inc. Micro-emitter array based full-color micro-display
US7623560B2 (en) * 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US8022421B2 (en) 2007-11-06 2011-09-20 Industrial Technology Institute Light emitting module having LED pixels and method of forming the same
CN100580965C (zh) * 2007-12-12 2010-01-13 厦门市三安光电科技有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
US7732803B2 (en) 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
KR100937866B1 (ko) 2008-05-15 2010-01-21 삼성모바일디스플레이주식회사 유기발광 표시장치
KR101458958B1 (ko) 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
JP2009302201A (ja) 2008-06-11 2009-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
TWI537900B (zh) 2008-08-19 2016-06-11 索爾維美國有限公司 使用者可組態之鑲嵌發光裝置
TW201014452A (en) 2008-08-19 2010-04-01 Plextronics Inc Organic light emitting diode lighting devices
JP5097057B2 (ja) 2008-08-29 2012-12-12 株式会社沖データ 表示装置
JP5024247B2 (ja) 2008-09-12 2012-09-12 日立電線株式会社 発光素子
US7977872B2 (en) 2008-09-16 2011-07-12 Global Oled Technology Llc High-color-temperature tandem white OLED
TW201017863A (en) 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
US8809893B2 (en) 2008-11-14 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US9184410B2 (en) 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
EP2406821A2 (en) 2009-03-13 2012-01-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8946204B2 (en) 2009-05-07 2015-02-03 Gruenenthal Gmbh Substituted phenylureas and phenylamides as vanilloid receptor ligands
KR101077789B1 (ko) 2009-08-07 2011-10-28 한국과학기술원 Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이
US8796699B2 (en) 2009-11-24 2014-08-05 University Of Florida Research Foundation, Inc. Method and apparatus for sensing infrared radiation
US8642363B2 (en) 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
US9236532B2 (en) 2009-12-14 2016-01-12 Seoul Viosys Co., Ltd. Light emitting diode having electrode pads
JP5443286B2 (ja) 2009-12-24 2014-03-19 スタンレー電気株式会社 フェイスアップ型光半導体装置
KR101631652B1 (ko) 2009-12-29 2016-06-20 삼성전자주식회사 광민감성 투명 산화물 반도체 재료를 이용한 이미지 센서
JP2011159671A (ja) 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
US20110204376A1 (en) 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
EP2366753B1 (en) 2010-03-02 2015-06-17 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element and Lighting Device
US8866131B2 (en) 2010-04-02 2014-10-21 Hitachi, Ltd. Organic light-emitting device and light source apparatus using same
CN102668135B (zh) * 2010-06-24 2016-08-17 首尔伟傲世有限公司 发光二极管
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
JP5333382B2 (ja) 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US9941319B2 (en) 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
KR20120040011A (ko) 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN102593303A (zh) 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
US20120236532A1 (en) 2011-03-14 2012-09-20 Koo Won-Hoe Led engine for illumination
JP5854419B2 (ja) 2011-03-18 2016-02-09 国立大学法人山口大学 多波長発光素子及びその製造方法
FR2964498A1 (fr) 2011-03-21 2012-03-09 Soitec Silicon On Insulator Empilement de led de couleur
WO2012128188A1 (en) 2011-03-23 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and lighting device
JP5095840B2 (ja) 2011-04-26 2012-12-12 株式会社東芝 半導体発光素子
WO2012147759A1 (ja) * 2011-04-27 2012-11-01 Ｊｘ日鉱日石エネルギー株式会社 有機ｅｌ素子用の光取出し透明基板及びそれを用いた有機ｅｌ素子
TW201248945A (en) 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US8884316B2 (en) 2011-06-17 2014-11-11 Universal Display Corporation Non-common capping layer on an organic device
JP2013070030A (ja) 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
KR101902392B1 (ko) 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
CN103107288B (zh) * 2011-11-10 2016-02-03 乐金显示有限公司 白光有机发光器件和使用白光有机发光器件的显示装置
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
CN102593290B (zh) 2012-01-18 2014-08-13 鄂尔多斯市荣泰光电科技有限责任公司 白光led外延片及其制作工艺以及白光led芯片的制作方法
KR20130104612A (ko) 2012-03-14 2013-09-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
US20130264587A1 (en) 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
US8835948B2 (en) 2012-04-19 2014-09-16 Phostek, Inc. Stacked LED device with diagonal bonding pads
JP5888096B2 (ja) 2012-04-26 2016-03-16 コニカミノルタ株式会社 表示装置
TW201344955A (zh) 2012-04-27 2013-11-01 Phostek Inc 發光二極體裝置
US9257665B2 (en) 2012-09-14 2016-02-09 Universal Display Corporation Lifetime OLED display
US8946052B2 (en) 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
DE102013112602B4 (de) 2012-12-18 2020-11-12 Lg Display Co., Ltd. Weiße organische Lichtemissionsvorrichtung
US20140184062A1 (en) 2012-12-27 2014-07-03 GE Lighting Solutions, LLC Systems and methods for a light emitting diode chip
US20140191243A1 (en) 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom
US9443833B2 (en) 2013-01-31 2016-09-13 Nthdegree Technologies Worldwide Inc. Transparent overlapping LED die layers
JP2014175427A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
TW201438188A (zh) * 2013-03-25 2014-10-01 Miracle Technology Co Ltd 堆疊式發光二極體陣列結構
DE112014002456B4 (de) 2013-05-17 2017-07-13 Panasonic Intellectual Property Management Co., Ltd. Organisches elektrolumineszierendes Element und Beleuchtungs-Einrichtung
CN105230124A (zh) 2013-05-17 2016-01-06 松下知识产权经营株式会社 有机电致发光元件
JP2015012044A (ja) 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
KR102050461B1 (ko) 2013-06-28 2019-11-29 엘지디스플레이 주식회사 유기 발광 소자
TWI727366B (zh) 2013-08-09 2021-05-11 日商半導體能源研究所股份有限公司 發光元件、顯示模組、照明模組、發光裝置、顯示裝置、電子裝置、及照明裝置
DE102013109451B9 (de) 2013-08-30 2017-07-13 Osram Oled Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2016540347A (ja) 2013-11-15 2016-12-22 ロッキード・マーティン・アドバンスト・エナジー・ストレージ・エルエルシーＬｏｃｋｈｅｅｄ Ｍａｒｔｉｎ Ａｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｓｔｏｒａｇｅ， ＬＬＣ レドックスフロー電池の充電状態確定方法及び基準電極の較正方法
JP6497647B2 (ja) 2013-12-24 2019-04-10 パナソニックＩｐマネジメント株式会社 表示装置及び表示装置の製造方法
KR101452801B1 (ko) 2014-03-25 2014-10-22 광주과학기술원 발광다이오드 및 이의 제조방법
KR20150121306A (ko) 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
KR20150131522A (ko) 2014-05-15 2015-11-25 엘지디스플레이 주식회사 유기 발광 표시 소자 디스플레이 패널
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
JP2016027361A (ja) 2014-07-01 2016-02-18 株式会社リコー エレクトロクロミック表示装置およびその製造方法、駆動方法
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
JP6351520B2 (ja) * 2014-08-07 2018-07-04 株式会社東芝 半導体発光素子
JP6413460B2 (ja) 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR20160027875A (ko) 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
US9847051B2 (en) 2014-11-04 2017-12-19 Apple Inc. Organic light-emitting diode display with minimized subpixel crosstalk
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US20160163940A1 (en) 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
KR102402260B1 (ko) 2015-01-08 2022-05-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102434778B1 (ko) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102038443B1 (ko) 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101771461B1 (ko) 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6637674B2 (ja) 2015-04-30 2020-01-29 信越化学工業株式会社 プリント配線板、プリント配線板の製造方法、及び半導体装置
CN104952995B (zh) 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
US20160336482A1 (en) 2015-05-12 2016-11-17 Epistar Corporation Light-emitting device
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
JP2016225221A (ja) 2015-06-02 2016-12-28 コニカミノルタ株式会社 電界発光素子
JP2017011202A (ja) 2015-06-25 2017-01-12 京セラ株式会社 発光装置
TWI577042B (zh) 2015-07-15 2017-04-01 南臺科技大學 發光二極體晶片及數據發射及接收裝置
KR102594189B1 (ko) 2015-08-18 2023-10-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR102415331B1 (ko) 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
KR102443035B1 (ko) * 2015-09-02 2022-09-16 삼성전자주식회사 Led 구동 장치 및 그를 포함하는 조명 장치
US10032757B2 (en) * 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
KR102460072B1 (ko) 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
KR102406606B1 (ko) 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR101739851B1 (ko) * 2015-10-30 2017-05-25 주식회사 썬다이오드코리아 파장변환구조체를 포함하는 발광 소자
US10304813B2 (en) 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
KR102546307B1 (ko) 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20170082187A (ko) * 2016-01-05 2017-07-14 삼성전자주식회사 백색 발광장치 및 디스플레이 장치
TWI581455B (zh) 2016-01-29 2017-05-01 友達光電股份有限公司 發光裝置及發光裝置之製造方法
KR102524805B1 (ko) 2016-02-12 2023-04-25 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102328852B1 (ko) 2016-02-24 2021-11-22 삼성디스플레이 주식회사 유기발광소자
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
DE102016104280A1 (de) 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR20170108321A (ko) 2016-03-17 2017-09-27 주식회사 루멘스 발광 다이오드
KR102517336B1 (ko) 2016-03-29 2023-04-04 삼성전자주식회사 디스플레이 패널 및 이를 구비한 멀티비전 장치
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN105789237A (zh) 2016-04-25 2016-07-20 京东方科技集团股份有限公司 Led显示模组、显示装置及显示模组的制作方法
KR102567320B1 (ko) * 2016-04-30 2023-08-16 엘지디스플레이 주식회사 유기 발광 소자 및 이를 적용한 유기 발광 표시 장치
JP6683003B2 (ja) 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
KR20170129983A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
US10388691B2 (en) 2016-05-18 2019-08-20 Globalfoundries Inc. Light emitting diodes (LEDs) with stacked multi-color pixels for displays
CN107437551B (zh) 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
EP3297044A1 (en) 2016-09-19 2018-03-21 Nick Shepherd Improved led emitter, led emitter array and method for manufacturing the same
CN106449659B (zh) 2016-11-11 2019-06-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示器
KR102642304B1 (ko) 2016-11-28 2024-02-28 삼성전자주식회사 광전자 소자 및 전자 장치
US11287563B2 (en) 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
US10400958B2 (en) 2016-12-30 2019-09-03 Lumileds Llc Addressable color changeable LED structure
CN106898601A (zh) 2017-02-15 2017-06-27 佛山市国星光电股份有限公司 三角形组合的led线路板、三角形led器件及显示屏
WO2018156876A1 (en) 2017-02-24 2018-08-30 Kim, Jeehwan Methods and apparatus for vertically stacked multicolor light-emitting diode (led) display
CN106848043A (zh) 2017-03-28 2017-06-13 光创空间（深圳）技术有限公司 一种led器件的封装方法及led器件
TWI699496B (zh) 2017-03-31 2020-07-21 億光電子工業股份有限公司 發光裝置和照明模組
TWI613806B (zh) 2017-05-16 2018-02-01 錼創科技股份有限公司 微型發光二極體裝置及顯示面板
KR20190001050A (ko) 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
KR102503578B1 (ko) 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN109216329B (zh) 2017-07-07 2020-09-08 鸿富锦精密工业（深圳）有限公司 微型led显示面板及其制备方法
KR102476136B1 (ko) 2017-09-05 2022-12-09 삼성전자주식회사 Led를 이용한 디스플레이 장치
US10892297B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
KR102509639B1 (ko) 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
WO2019147738A1 (en) 2018-01-23 2019-08-01 Light Share, LLC Full-color monolithic micro-led pixels
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305909A (ja) 2006-05-15 2007-11-22 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法
JP2010062351A (ja) 2008-09-04 2010-03-18 Oki Data Corp 積層半導体発光装置及び画像形成装置
JP2015012244A (ja) 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
US20170288093A1 (en) 2016-04-04 2017-10-05 Samsung Electronics Co., Ltd. Led light source module and display device

Also Published As

Publication number Publication date
BR112020011233A2 (pt) 2020-11-17
US20240055467A1 (en) 2024-02-15
KR102601422B1 (ko) 2023-11-14
CN111525006A (zh) 2020-08-11
US20190189681A1 (en) 2019-06-20
JP2021507515A (ja) 2021-02-22
CN111524926A (zh) 2020-08-11
JP7100133B2 (ja) 2022-07-12
KR20200088822A (ko) 2020-07-23
EP3724930A4 (en) 2021-09-08
US11804512B2 (en) 2023-10-31
JP2022141706A (ja) 2022-09-29
CN111213248A (zh) 2020-05-29
US20210126044A1 (en) 2021-04-29
US10886327B2 (en) 2021-01-05
WO2019117656A1 (en) 2019-06-20
EP3724930A1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
JP7387821B2 (ja) 発光積層構造体およびそれを備えたディスプレイ素子
US11522008B2 (en) Display device having light emitting stacked structure
US11935912B2 (en) Light emitting device having commonly connected LED sub-units
US11756984B2 (en) Light emitting stacked structure and display device having the same
US11527514B2 (en) LED unit for display and display apparatus having the same
US11527519B2 (en) LED unit for display and display apparatus having the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231115

R150 Certificate of patent or registration of utility model

Ref document number: 7387821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150