JP2015012044A - 半導体発光素子 - Google Patents

Abstract

【課題】光取り出し効率を向上させ、色割れを抑制することができる半導体発光素子を提供する。
【解決手段】電極と、第１積層体１０と、第２積層体２０と、第１光透過電極４１と、第１配線電極４６と、を備えた半導体発光素子１１０において、第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５とを含み、第２半導体層１３は、第１半導体層１１と電極との間に設けられ、第１発光層１５は、第１半導体層１１と第２半導体層１３との間に設けられ、第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。第３半導体層２１は、第２半導体層１３と電極との間に設けられる。第４半導体層２３は、第３半導体層２１と反射電極５１との間に設けられる。第２発光層２５は、第３半導体層２１と第４半導体層２３との間に設けられる。第１配線電極４６は、第２半導体層１３と第３半導体層２１との間に設けられる。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子に関する。

ＬＥＤ（Light Emitting Diode）などの半導体発光素子の構造として、複数のＬＥＤチップが積層された複数色ＬＥＤの構造が提案されている。複数のＬＥＤチップが積層されるため、各基板の厚さや積層方法などによっては、光取り出し効率の低下や放熱性の低下が生ずることがある。複数のＬＥＤチップのそれぞれの発光領域が異なるため、色割れが生ずることがある。半導体発光素子において、光取り出し効率の向上や色割れの抑制などが求められている。

特開２００８−２６３１２７号公報

本発明の実施形態は、光取り出し効率を向上させることができる、あるいは色割れを抑制することができる半導体発光素子を提供する。

実施形態によれば、電極と、第１積層体と、第２積層体と、第１光透過電極と、第１配線電極と、を備えた半導体発光素子が提供される。前記第１積層体は、第１半導体層と、第２半導体層と、第１発光層と、を含む。前記第１半導体層は、前記電極と第１方向に離間して設けられる。前記第２半導体層は、前記第１半導体層と前記電極との間に設けられる。前記第１発光層は、前記第１半導体層と前記第２半導体層との間に設けられる。前記第２積層体は、第３半導体層と、第４半導体層と、第２発光層と、を含む。前記第３半導体層は、前記第２半導体層と前記電極との間に設けられる。前記第４半導体層は、前記第３半導体層と前記電極との間に設けられる。前記第２発光層は、前記第３半導体層と前記第４半導体層との間に設けられる。前記第１光透過電極は、前記第２半導体層と前記第３半導体層との間に設けられる。前記第１光透過電極は、前記第２半導体層および前記第３半導体層とオーミック接触する。前記第１光透過電極は、前記第１発光層および前記第２発光層が放出する光を透過する。前記第１配線電極は、前記第２半導体層と前記第３半導体層との間に設けられる。前記第１配線電極は、前記第１光透過電極と電気的に接続される。

図１（ａ）および図１（ｂ）は、第１の実施形態に係る半導体発光素子を表す模式的斜視図である。 図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子を示す模式図である。 図３（ａ）〜図３（ｃ）は、第１の実施形態に係る半導体発光素子の要素を示す模式的平面図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体発光素子の別の要素を示す模式的平面図である。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体発光素子の別の要素を示す模式的平面図である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の半導体発光素子を示す模式図である。 図７（ａ）〜図７（ｄ）は、第１の実施形態に係る別の半導体発光素子の要素を示す模式的平面図である。 図８（ａ）〜図８（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を示す模式的平面図である。 図９（ａ）〜図９（ｃ）は、第１の実施形態に係る別の半導体発光素子の別の要素を示す模式的平面図である。 図１０（ａ）〜図１０（ｄ）は、第１の実施形態に係る別の半導体発光素子を示す模式図である。 図１１（ａ）〜図１１（ｃ）は、第１の実施形態に係る別の半導体発光素子の要素を示す模式的平面図である。 図１２（ａ）〜図１２（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を示す模式的平面図である。 図１３（ａ）〜図１３（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を示す模式的平面図である。 図１４（ａ）および図１４（ｂ）は、第２の実施形態に係る半導体発光素子を表す模式的斜視図である。 図１５（ａ）〜図１５（ｄ）は、第２の実施形態に係る半導体発光素子を示す模式図である。 図１６（ａ）〜図１６（ｃ）は、第２の実施形態に係る半導体発光素子の要素を示す模式的平面図である。 図１７（ａ）〜図１７（ｄ）は、第２の実施形態に係る半導体発光素子の別の要素を示す模式的平面図である。 図１８（ａ）〜図１８（ｃ）は、第２の実施形態に係る半導体発光素子の別の要素を示す模式的平面図である。 図１９（ａ）〜図１９（ｃ）は、第２の実施形態に係る別の半導体発光素子を示す模式図である。 図２０（ａ）および図２０（ｂ）は、第３の実施形態に係る半導体発光素子を表す模式的斜視図である。 図２１（ａ）〜図２１（ｄ）は、第３の実施形態に係る半導体発光素子を示す模式図である。 図２２（ａ）および図２２（ｂ）は、第３の実施形態に係る半導体発光素子の要素を示す模式的平面図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１（ａ）および図１（ｂ）は、第１の実施形態に係る半導体発光素子の概略を表す模式的斜視図である。
図１（ａ）は、第１の実施形態に係る半導体発光素子の構造の概略を表す模式的斜視図である。図１（ｂ）は、第１発光層から放出される光の取り出し領域および第２発光層から放出される光の取り出し領域を表す模式的斜視図である。

図１（ａ）および図１（ｂ）に表した半導体発光素子１１０は、第１積層体１０と、第２積層体２０と、第１光透過電極４１と、第１配線電極４６と、反射電極５１と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１は、第１導電形である。第２半導体層１３は、第２導電形である。第２導電形は、第１導電形とは異なる。例えば、第１導電形は、ｎ形である。例えば、第２導電形は、ｐ形である。第１導電形は、ｐ形であってもよい。第２導電形は、ｎ形であってよい。以下の例では、第１導電形がｎ形である。以下の例では、第２導電形がｐ形である。

第３半導体層２１は、第３導電形である。第４半導体層２３は、第４導電形である。第４導電形は、第３導電形とは異なる。例えば、第３導電形は、ｎ形である。例えば、第４導電形は、ｐ形である。第３導電形は、ｐ形であってもよい。第４導電形は、ｎ形であってよい。以下の例では、第３導電形がｎ形である。以下の例では、第４導電形がｐ形である。

第１半導体層１１は、反射電極５１と第１方向に離間する。第２半導体層１３は、第１半導体層１１と反射電極５１との間に設けられる。第１発光層１５は、第１半導体層１１と第２半導体層１３との間に設けられる。例えば図１（ａ）に表したように、第１発光層１５は、第１光Ｌ１を放出する。第１光Ｌ１は、第１ピーク波長を有する。

反射電極５１から第１半導体層１１に向かう方向をＺ軸とする。Ｚ軸方向と直交する１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向と直交する方向をＹ軸方向とする。この例では、Ｚ軸方向は、第１方向に一致する。

第３半導体層２１は、第２半導体層１３と反射電極５１との間に設けられる。第４半導体層２３は、第３半導体層２１と反射電極５１との間に設けられる。第２発光層２５は、第３半導体層２１と第４半導体層２３との間に設けられる。例えば図１（ａ）に表したように、第２発光層２５は、第２光Ｌ２を放出する。第２光Ｌ２は、第２ピーク波長を有する。第２光Ｌ２の第２ピーク波長は、第１光Ｌ１の第１ピーク波長とは異なる。

第１光透過電極４１は、第２半導体層１３と第３半導体層２１との間に設けられる。第１光透過電極４１は、第２半導体層１３とオーミック接触する。第１光透過電極４１は、第３半導体層２１とオーミック接触する。第１光透過電極４１は、第１発光層１５が放出する第１光Ｌ１を透過する。第１光透過電極４１は、第２発光層２５が放出する第２光Ｌ２を透過する。

第１光透過電極４１は、第１発光層１５から放出される光に対して透過率５０％以上の特性を示す。第１光透過電極４１は、第２発光層２５から放出される光に対して透過率５０％以上の特性を示す。第１光透過電極４１は、導電性を有する。第１光透過電極４１は、ｐ形半導体層およびｎ形半導体層の少なくともいずれかに対してオーミック接触可能な材料を含む。例えば、第１光透過電極４１の材料としては、ＩＴＯ、ＩＴＯＮおよびＺｎＯなどが挙げられる。第１光透過電極４１の厚さ（Ｚ軸方向の長さ）は、例えば約１０ナノメートル（ｎｍ）以上１００００ｎｍ以下程度である。第１光透過電極４１の厚さが比較的薄い場合には、光の透過率が向上する。第１光透過電極４１の厚さが比較的厚い場合には、第１光透過電極４１のシート抵抗が低減する。これにより、第１光透過電極４１を流れる電流の広がり性が向上する。第１光透過電極４１は、比較的薄い金属や、比較的薄い金属の酸化物を含んでいてもよい。

第１配線電極４６は、第２半導体層１３と第３半導体層２１との間に設けられる。第１配線電極４６は、第１光透過電極４１と電気的に接続される。

第１方向に対して垂直な平面に投影したときに、第１発光層１５は、反射電極５１の内側に位置する。これについては、後に詳述する。反射電極５１は、第４半導体層２３とオーミック接触する。反射電極５１は、例えば銀（Ａｇ）を含む。

第１光透過電極４１は、第２半導体層１３のオーミック電極と、第３半導体層２１のオーミック電極と、を兼ねる。つまり、第１光透過電極４１は、第２半導体層１３と第３半導体層２１との間における共通のオーミック電極である。
第１配線電極４６は、第２半導体層１３の配線電極と、第３半導体層２１の配線電極と、を兼ねる。つまり、第１配線電極４６は、第２半導体層１３と第３半導体層２１との間における共通の配線電極である。
第１配線電極４６は、第２半導体層１３と非オーミック接触する。

第１発光層１５から反射電極５１へ向かって放出される第１光Ｌ１は、反射電極５１により主にＺ軸方向へ反射される。第２発光層２５から反射電極５１へ向かって放出される第２光Ｌ２は、反射電極により主にＺ軸方向へ反射される。実施形態に係る半導体発光素子１１０では、第１発光層１５から放出される光は、主にＺ軸方向へ取り出される。実施形態に係る半導体発光素子１１０では、第２発光層２５から放出される光は、主にＺ軸方向へ取り出される。本願明細書において、「主にＺ軸方向」という範囲には、Ｚ軸方向に対して厳密に平行な方向だけではなく、Ｚ軸方向に対して斜めの方向であって、Ｚ軸方向に対して平行な成分をＺ軸方向に対して垂直な成分よりも多く有する方向が含まれる。

第１発光層１５から放出しＺ軸方向へ取り出される第１光Ｌ１においては、第１発光層１５の非発光領域１７ｃが生ずる。そのため、例えば図１（ｂ）に表したように、第１光取り出し領域１７は、第１取り出し部分１７ａと、第２取り出し部分１７ｂと、を含む。第１取り出し部分１７ａは、Ｚ軸方向に対して垂直な平面（ＸＹ平面）内において第２取り出し部分１７ｂと離間する。

第２発光層２５から放出しＺ軸方向へ取り出される第２光Ｌ２においては、第１配線電極４６により陰２７ｃが生ずる。そのため、例えば図１（ｂ）に表したように、第２光取り出し領域２７は、第３取り出し部分２７ａと、第４取り出し部分２７ｂと、を含む。第３取り出し部分２７ａは、Ｚ軸方向に対して垂直な平面（ＸＹ平面）内において第４取り出し部分２７ｂと離間する。

前述したように、第１光透過電極４１は、第２半導体層１３と第３半導体層２１との間における共通のオーミック電極である。第１配線電極４６は、第２半導体層１３と第３半導体層２１との間における共通の配線電極である。
実施形態によれば、オーミック電極の設置数および配線電極の設置数を低減することができる。オーミック電極の設置数および配線電極の設置数を減らすと、第１光取り出し領域１７および第２光取り出し領域２７が広がる。これにより、半導体発光素子１１０の発光効率を向上させることができる。

実施形態によれば、セルフアラインで第１光取り出し領域１７と第２光取り出し領域２７とを合わせることができる。つまり、セルフアラインで第１取り出し部分１７ａと第３取り出し部分２７ａを合わせることができる。セルフアラインで第２取り出し部分１７ｂと第４取り出し部分２７ｂとを合わせることができる。言い換えれば、ＸＹ平面内において、セルフアラインで１非発光領域１７ｃの位置と陰２７ｃの位置とを合わせることができる。これにより、色割れを抑制することができる。

図２（ａ）〜図２（ｃ）は、第１の実施形態に係る半導体発光素子を例示する模式図である。
図３（ａ）〜図３（ｃ）は、第１の実施形態に係る半導体発光素子の要素を例示する模式的平面図である。
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る半導体発光素子の別の要素を例示する模式的平面図である。
図５（ａ）〜図５（ｃ）は、第１の実施形態に係る半導体発光素子の別の要素を例示する模式的平面図である。
図２（ａ）は、第１の実施形態に係る半導体発光素子を例示する模式的平面図である。図２（ｂ）は、図２（ａ）に表したＡ１−Ａ２線断面図である。図２（ｃ）は、図２（ａ）に表したＢ１−Ｂ２線断面図である。

図２（ａ）〜図２（ｃ）に表した半導体発光素子１１１は、第１積層体１０と、第２積層体２０と、第１光透過電極４１と、第１配線電極４６と、反射電極５１と、絶縁層５３と、支持基板５５と、裏面電極５７と、第１電極６１と、第２電極６３と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１と、第２半導体層１３と、第１発光層１５と、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、は、図１（ａ）および図１（ｂ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

裏面電極５７は、反射電極５１と第１方向とは反対方向（この例ではマイナスＺ軸方向）に離間する。支持基板５５は、裏面電極５７と反射電極５１との間に設けられる。支持基板５５は、例えばシリコン基板などである。図２（ｂ）〜図３（ｂ）に表したように、裏面電極５７は、支持基板５５の表面（第１支持基板面５５ｓ）に設けられる。

図３（ｃ）に表したように、反射電極５１の周囲には、絶縁層５３が設けられる。絶縁層は、例えばＳｉＯ_２を含む。

図４（ｂ）に表したように、第１光透過電極４１は、第１透過部分４１ｐと、第２透過部分４１ｑと、を有する。第１透過部分４１ｐは、第２半導体層２３と、第３半導体層２１と、の間に設けられる。第２透過部分４１ｑは、第１方向に対して垂直な平面内で第１透過部分４１ｐと並ぶ。言い換えれば、第１方向に対して垂直な方向において、第２透過部分４１ｑは、第１透過部分４１ｐと並ぶ。また、第１方向において、第１透過部分４１ｐは、第１発光層１５と一致してもよい。

第１電極６１と、第１発光層１５と、の間に、第１半導体層１１が配置される。第１電極６１は、第１半導体層１１と電気的に接続される。図２（ａ）および図５（ｃ）に表したように、第１電極６１は、パッド部６１ｐと、第１細線部６１ｑと、第２細線部６１ｒと、を有する。第１細線部６１ｑは、パッド部６１ｐを基部としてパッド部６１ｐの外方へ延在する。第２細線部６１ｒは、パッド部６１ｐを基部としてパッド部６１ｐの外方へ延在する。

図２（ｃ）に表したように、第２電極６３と、第３半導体層２１と、の間に、第２透過部分４１ｑが配置される。第２電極６３は、第２半導体層１３と電気的に接続される。第２電極６３は、第３半導体層２１と電気的に接続される。

図３（ｃ）および図５（ａ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１発光層１５を投影して形成される第１発光層領域１５ａの外縁（第１発光層外縁１５ｂ）は、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａの外縁（反射電極外縁５１ｂ）の内側に位置する。言い換えれば、第１方向において、第１発光層１５は、反射電極５１の内側に位置する。第１方向において、反射電極５１は、第１発光層１５と一致してもよい。第１方向において、反射電極５１は、第１透過部分４１ｐと一致してもよい。

これにより、第１光取り出し領域１７（図１（ｂ）参照）を第２光取り出し領域２７（図１（ｂ）参照）と略同じにすることができ、光取り出し効率を向上させつつ、色むらを低減することができる。

図３（ｃ）および図５（ｂ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第２電極６３を投影して形成される第２電極領域６３ａは、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａと離間する。言い換えれば、第１方向に対して垂直な方向において、第２電極６３は、反射電極５１と離間する。

第１方向において、第２電極６３と重なる位置で放出される光は、第２電極６３に比較的吸収されやすい。第１方向に対して垂直な方向において、第２電極６３が反射電極５１と離間すると、第２電極６３に到達して吸収される光の割合を低減し、光取り出し効率を向上させることができる。

図５（ｃ）に表したように、第１方向に対して垂直な平面に第１電極６１を投影して形成される第１電極領域６１ａの少なくとも一部は、第１方向に対して垂直な平面に第１配線電極４６を投影して形成される第１配線領域４６ａと重なる。言い換えれば、第１方向において、第１電極６１の少なくとも一部は、第１配線電極４６と重なる。これにより、第１光取り出し領域１７を第２光取り出し領域２７とさらに略同じにすることができ、光取り出し効率を向上させつつ、色むらを低減することができる。

図２（ａ）〜図２（ｃ）に表した半導体発光素子１１１の製造方法の例について説明する。

成長基板（例えばサファイア基板またはシリコン（Ｓｉ）基板など）上に、第３半導体層２１と、第２発光層２５と、第４半導体層２３と、がこの順に設けられる第２積層体２０を含む第２結晶層を、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法で成長させる。これにより、第２半導体ウェーハを作製する。第２発光層２５は、第２ピーク波長を有する第２光Ｌ２を放出する。

第２積層体２０を含む第２結晶層上（この例では第４半導体層２３上）に、４００ｎｍの厚さのＳｉＯ_２（図２（ｂ）および図２（ｃ）の例では絶縁層５３）を形成する。
リフトオフ法により、ＳｉＯ_２を除去した第４半導体層２３上に２００ｎｍの厚さの銀（Ａｇ）を形成し、熱処理を行う。例えば、酸素中で３００℃の熱処理、または酸素中で８００℃の熱処理を行う。これにより、第４半導体層２３上に反射電極５１を形成する。

第４半導体層２３の表面（第４半導体層面２３ｓ）（図２（ｂ）および図２（ｃ）参照）の略全体に、バリアメタルと半田接合用の金属層（ＴｉＷ５０ｎｍ／Ｐｔ１００ｎｍ／ＴｉＷ５０ｎｍ／Ｐｔ１００ｎｍ／Ｔｉ１００ｎｍ／Ａｕ５０ｎｍ）とを形成する。これにより、バリアメタルと半田接合用の金属層とで反射電極５１を覆う。

２０００ｎｍの厚さのＡｕＳｎ半田が形成されたシリコン基板を、別途用意する。そのシリコン基板と、前述した第２半導体ウェーハと、を例えば約２８０℃程度で接合する。シリコン基板と第２半導体ウェーハとの接合には、ＡｕＩｎやＮｉＳｎなどの半田層を用いる液相拡散接合が用いられてもよい。この場合には、接合温度（２００℃以上２５０℃以下）に対して、半田層の融点は４００℃以上１１００℃以下となる。半田接合後の工程温度を、接合温度以上にすることができる。

成長基板を除去する。成長基板がサファイア基板である場合には、ＬＬＯ（レーザリフトオフ）法により成長基板を除去する。成長基板がシリコン基板である場合には、ドライエッチングなどにより成長基板を除去する。
成長基板を除去し露出した第２結晶層を、ドライエッチングする。これにより、第３半導体層２１を露出させる。

露出した第３半導体層２１の上に、４００ｎｍの厚さの光透過電極（例えばＩＴＯなど）を形成し、熱処理を行う。例えば、窒素中で７００℃の熱処理を行う。これにより、第１光透過電極４１の一部（第２透過電極部分４１ｂ）（図２（ｂ）および図２（ｃ）参照）を形成する。第２透過電極部分４１ｂの厚さ（Ｚ軸方向の長さ）は、４００ｎｍに限定されず、例えば約５０ｎｍ以上１００００ｎｍ以下程度である。
ＣＭＰ（Chemical Mechanical Polishing）処理により、第２透過電極部分４１ｂの表面（第２電極面４１ｄ）を平坦化する。

成長基板（例えばサファイア基板またはシリコン（Ｓｉ）基板など）上に、ＭＯＣＶＤ法で、第１半導体層１１と、第１発光層１５と、第２半導体層１３と、がこの順に設けられる第１積層体１０を含む第１結晶層をＭＯＣＶＤ法で成長させる。これにより、第１半導体ウェーハを作製する。第１発光層１５は、第２ピーク波長とは異なる第１ピーク波長を有する第１光Ｌ１を放出する。第１ピーク波長は、第２ピーク波長よりも長くともよく、第２ピーク波長よりも短くともよい。第１ピーク波長が第２ピーク波長よりも短い場合には、第１ピーク波長が第２ピーク波長よりも長い場合と比較して、第１発光層１５は、第２発光層２５から放出された第２光Ｌ２を吸収し難い。これによれば、半導体発光素子１１１の光取り出し効率が向上する。

第１結晶層上（この例では第２半導体層１３上）に、４００ｎｍの厚さの光透過電極（例えばＩＴＯなど）を形成し、熱処理を行う。例えば、窒素中で７００℃の熱処理を行う。これにより、第１光透過電極４１の別の一部（第１透過電極部分４１ａ）（図２（ｂ）および図２（ｃ）参照）を形成する。

第１透過電極部分４１ａに、ドライエッチング加工を施す。これにより、第２半導体層１３を露出させる。リフトオフ法にて、４００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕを形成する。これにより、第１配線電極４６を形成する。第１配線電極４６は、第２半導体層１３上に形成された光透過電極と電気的に接続され、露出した第２半導体層１３と接触する。第１配線電極４６の幅（第１配線電極幅Ｗ１）（図４（ｃ）参照）は、例えば約１０マイクロメートル（μｍ）程度である。第１配線電極幅Ｗ１は、１０μｍには限定されない。また、第１配線電極４６の作り方は、これに限定されない。例えば、４００ｎｍの厚さの光透過電極を形成しないで、第１配線電極４６のみを形成してもよい。その場合には、後述する接合用の光透過電極を形成した後に、熱処理を行う。

第１配線電極４６は、各層（この例では第２半導体層１３）に対する密着性が比較的高い材料を含む。第１配線電極４６は、抵抗率が比較的低い材料を含む。第１配線電極幅Ｗ１が相対的に狭いと、放出される光に対する吸収領域が相対的に減る。そのため、光取り出し領域が向上する。第１配線電極幅Ｗ１が相対的に広いと、第１配線電極４６の抵抗が減る。そのため、電流の広がりが良くなる。発光効率が向上する。動作電圧が低下する。寿命が向上する。

第１配線電極４６は、第２半導体層１３と非オーミック接触する。第１配線電極４６のコンタクト抵抗は、光透過電極４２のコンタクト抵抗よりも高い。第１配線電極４６が第２半導体層１３と非オーミック接触することと、第１配線電極４６のコンタクト抵抗が光透過電極４２のコンタクト抵抗よりも高いことと、については、両者の少なくともいずれかが成立していればよい。第１配線電極４６と第２半導体層１３との間においては、絶縁されていることがより望ましい。

第２半導体層１３の表面（第２半導体層面１３ｓ）（図２（ｂ）および図２（ｃ）参照）の略全体に、接合用の光透過電極を形成する。これにより、第１光透過電極４１の別の一部（第１透過電極部分４１ａ）（図２（ｂ）および図２（ｃ）参照）を形成し、第１配線電極４６を覆う。第１透過電極部分４１ａの厚さ（Ｚ軸方向の長さ）は、例えば約５０ｎｍ以上１００００ｎｍ以下程度である。
ＣＭＰ処理により、第１透過電極部分４１ａの表面（第１電極面４１ｃ）を平坦化する。

ＣＭＰ処理した第１透過電極部分４１ａと、ＣＭＰ処理した第２透過電極部分４１ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１００℃の熱と１キロニュートン（ｋＮ）の圧力とを加えつつ、第１半導体ウェーハと第２半導体ウェーハとを接合する。これにより、第２半導体層１３が第３半導体層２１と電気的に接続される。これにより、第１透過電極部分４１ａおよび第２透過電極部分４１ｂを、同一の電極（第１光透過電極４１）とみなすことができる。第１配線電極４６は、第２半導体層１３と第３半導体層２１との間における共通の配線電極の機能を有する。

第１半導体ウェーハの成長基板を除去する。第１半導体ウェーハの成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。第１半導体ウェーハの成長基板がシリコン基板である場合には、ドライエッチングなどにより成長基板を除去する。 露出した第１結晶層を、ドライエッチングする。これにより、第１半導体層１１を露出させる。

露出した第１半導体層１１を含む第１結晶層の一部を、ドライエッチングにより除去する。これにより、第１光透過電極４１を露出させる。
露出した第１光透過電極４１の一部を、ドライエッチングにより除去する。これにより、第２結晶層（この例では第３半導体層２１）を露出させる。
露出した第２結晶層の一部を、ドライエッチングにより、除去する。これにより、第４半導体層２３に接触していたＳｉＯ_２を露出させる。

露出した第１光透過電極４１上に、５００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕをリフトオフ法で形成する。これにより、第２電極６３を形成する。
露出した第１半導体層１１上に、５００ｎｍの厚さのＡｌ／Ｎｉ／Ａｕをリフトオフ法で形成する。これにより、第１電極６１を形成する。図５（ｃ）に表したように、第１電極６１は、パッド部６１ｐと、第１細線部６１ｑと、第２細線部６１ｒと、を有する。第１細線部６１ｑの幅（第１細線部幅Ｗ２）（図５（ｃ）参照）は、例えば約１０μｍ程度である。第２細線部６１ｒの幅（第２細線部幅Ｗ３）（図５（ｃ）参照）は、例えば約１０μｍ程度である。

第１光透過電極４１は、第２半導体層１３における光透過電極と、第３半導体層２１における光透過電極と、を兼ねる。第１配線電極４６は、第２半導体層１３における配線電極と、第３半導体層２１における配線電極と、を兼ねる。
実施形態によれば、配線電極が、１つ減る。光透過電極が、１つ減る。パッドが、１つ減る。発光領域を拡大させることができる。半導体発光素子１１１の製造工程を削減することができる。直接接合用のＣＭＰ処理を容易にすることができる。これにより、光取り出し効率が向上する。発光効率が向上する。歩留りが向上する。コストが低減する。動作電圧が低減する。

実施形態では、第２発光層２５に対して陰となる配線電極（この例では第１配線電極４６）が、第１発光層１５の非発光領域となる配線電極（この例では第１配線電極４６）と同一である。そのため、第１発光層１５の発光領域は、第２発光層２５の主面から放出される光の光取り出し領域とセルフアラインで略一致する。これにより、色割れを抑制することができる。

第１積層体１０と第２積層体２０との間には、接合用の誘電体（例えばＳｉＯ_２など）が設けられていてもよい。第１透過電極部分４１ａと第２透過電極部分４１ｂとの間の接合強度が比較的低い場合には、接合用の誘電体は、第１透過電極部分４１ａと第２透過電極部分４１ｂとの間の接合強度を補うことができる。

半導体発光素子１１１の製造方法の例では、第１半導体層１１を露出させた段階で、第１半導体層１１の表面に光取り出し用の凹凸構造を形成してもよい。第３半導体層２１を露出させた段階で、第３半導体層２１の表面に光取り出し用の凹凸構造を形成してもよい。

図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。
図７（ａ）〜図７（ｄ）は、第１の実施形態に係る別の半導体発光素子の要素を例示する模式的平面図である。
図８（ａ）〜図８（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を例示する模式的平面図である。
図９（ａ）〜図９（ｃ）は、第１の実施形態に係る別の半導体発光素子の別の要素を例示する模式的平面図である。

図６（ａ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。図６（ｂ）は、図６（ａ）に表したＣ１−Ｃ２線断面図である。図６（ｃ）は、図６（ａ）に表したＤ１−Ｄ２線断面図である。

図６（ａ）〜図６（ｃ）に表した半導体発光素子１１２は、第１積層体１０と、第２積層体２０と、第１光透過電極４１と、第１配線電極４６と、第２配線電極４７と、反射電極５１と、第１接合層５４と、第２接合層５６と、支持基板５５と、裏面電極５７と、第１貫通電極５８ａと、第２貫通電極５８ｂと、第３貫通電極５８ｃと、を備える。

第１積層体１０と、第２積層体２０と、第１光透過電極４１と、第１配線電極４６と、反射電極５１と、支持基板５５と、は、図１（ａ）〜図２（ｃ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

図６（ｂ）、図６（ｃ）および図７（ａ）に表したように、実施形態に係る半導体発光素子１１２では、裏面電極５７は、第１裏面パッド５７ａと、第２裏面パッド５７ｂと、第３裏面パッド５７ｃと、を含む。第１支持基板面５５ｓ上において、第１裏面パッド５７ａは、第２裏面パッド５７ｂと離間する。第１支持基板面５５ｓ上において、第１裏面パッド５７ａは、第３裏面パッド５７ｃと離間する。第１支持基板面５５ｓ上において、第２裏面パッド５７ｂは、第３裏面パッド５７ｃと離間する。裏面電極５７の他の設置形態は、図２（ａ）〜図２（ｃ）に関して前述したものと同様である。

図６（ｃ）および図７（ｃ）に表したように、第１接合層５４は、第１接合部５４ａと、第２接合部５４ｂと、第１絶縁層５４ｃと、第２絶縁層５４ｄと、第３絶縁層５４ｅと、を有する。第１接合層５４は、例えばＳｉＯ_２を含む。
図６（ｂ）および図６（ｃ）に表したように、第２接合層５６は、第３接合部５６ａと、第４接合部５６ｂと、を有する。第１貫通電極５８ａは、第１貫通電極部５８ａａと、第２貫通電極部５８ａｂと、を有する。第２貫通電極５８ｂは、第３貫通電極部５８ｂａと、第４貫通電極部５８ｂｂと、第５貫通電極部５８ｂｃと、を有する。第３貫通電極は、第６貫通電極部５８ｃａと、第７貫通電極部５８ｃｂと、を有する。
第１貫通電極５８ａは、支持基板５５と、反射電極５１と、第４半導体層２３と、第２発光層２５と、を第１方向（この例ではＺ軸方向）に貫通する。第１貫通電極５８ａは、第２半導体層１３および第３半導体層２１と電気的に接続される。第１貫通電極５８ａは、第１裏面パッド５７ａと電気的に接続される。

第２貫通電極５８ｂは、支持基板５５と、第２積層体２０（第４半導体層２３、第２発光層２５、第３半導体層２１）と、第１光透過電極４１と、第２半導体層１３と、第１発光層１５と、を第１方向に貫通する。第２貫通電極５８ｂは、第１半導体層１１と電気的に接続される。第２貫通電極５８ｂは、第２裏面パッド５７ｂと電気的に接続される。

第３貫通電極５８ｃは、支持基板５５と、第１接合部５４ａと、第２接合部５４ｂと、を貫通する。第３貫通電極５８ｃは、反射電極５１と電気的に接続される。第３貫通電極５８ｃは、第３裏面パッド５７ｃと電気的に接続される。

第１絶縁層５４ｃは、第１貫通電極５８ａと反射電極５１との間、第１貫通電極５８ａと第４半導体層２３との間、および、第１貫通電極５８ａと第２発光層２５との間に設けられる。第１絶縁層５４ｃは、第３半導体層２１と第４半導体層２３との間のショートを防ぐ。

第２絶縁層５４ｄは、第２貫通電極５８ｂと反射電極５１との間、第２貫通電極５８ｂと第２積層体２０（第４半導体層２３、第２発光層２５、第３半導体層２１）との間、第２貫通電極５８ｂと第１光透過電極４１との間、第２貫通電極５８ｂと第２半導体層１３との間、および、第２貫通電極５８ｂと第１発光層１５との間に設けられる。第２絶縁層５４ｄは、第３半導体層２１と第４半導体層２３との間のショートを防ぐ。第２絶縁層５４ｄは、第２貫通電極５８ｂと第２積層体２０との間のショートを防ぐ。

図６（ｂ）、図６（ｃ）、図８（ｃ）および図８（ｄ）に表したように、第２接合層５６は、第１光透過電極４１の周囲に設けられる。第２接合層５６は、例えばＳｉＯ_２を含む。

図６（ｂ）および図６（ｃ）に表したように、第２配線電極４７は、第１方向において第１配線電極４６と離間する。第２配線電極４７と第２半導体層１３との間に、第１発光層１５が配置される。

図９（ａ）および図９（ｃ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１配線電極４６を投影して形成される第１配線領域４６ａの少なくとも一部は、第１方向に対して垂直な平面に第２配線電極４７を投影して形成される第２配線領域４７ａと重なる。言い換えれば、第１方向において、第１配線電極４６の少なくとも一部は、第２配線電極４７と重なる。

図６（ａ）〜図６（ｃ）に表した半導体発光素子１１２の製造方法の例について説明する。

ドーピングされていないシリコン（Ｓｉ）の支持基板５５の表面（第２支持基板面５５ｔ）（図６（ｂ）および図６（ｃ）参照）に、例えば１０００ｎｍの厚さのＳｉＯ_２を形成する。このＳｉＯ_２は、第１接合部５４ａの一部となる。第１接合部５４ａの形成方法としては、例えばＥＣＲスパッタ法やプラズマＣＶＤ法を用いることができる。ＥＣＲスパッタ法およびプラズマＣＶＤ法においては、低温で良質な層質が得られる。プラズマＣＶＤ法では、材料の回り込み性が比較的良好である。そのため、段差が比較的大きい場合には、ボイドの発生を抑制することができる。

第１貫通電極５８ａの第２部分（第２貫通電極部５８ａｂ）と、第２貫通電極５８ｂの第３部分（第５貫通電極部５８ｂｃ）と、第３貫通電極５８ｃの第２部分（第７貫通電極部５８ｃｂ）と、を形成する。例えば、Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ（ＴＳＶ）技術を用いることができる。第２貫通電極部５８ａｂは、ＳｉＯ_２と支持基板５５とを第１方向に貫通する。第５貫通電極部５８ｂｃは、ＳｉＯ_２と支持基板５５とを第１方向に貫通する。第７貫通電極部５８ｃｂは、ＳｉＯ_２と支持基板５５とを第１方向に貫通する。各貫通電極部と支持基板５５との間の絶縁を確実にするため、各貫通電極部と支持基板５５との間に絶縁膜を形成してもよい。

支持基板５５の第１支持基板面５５ｓに、例えば、８００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕを形成する。これにより、第１裏面パッド５７ａと、第２裏面パッド５７ｂと、第３裏面パッド５７ｃと、を形成する。第１裏面パッド５７ａは、第２貫通電極部５８ａｂと電気的に接続される。第２裏面パッド５７ｂは、第５貫通電極部５８ｂｃと電気的に接続される。第３裏面パッド５７ｃは、第７貫通電極部５８ｃｂと電気的に接続される。

例えば、第１方向に対して垂直な平面に投影したときの半導体発光素子１１２のサイズが１ｍｍ□の場合には、第１裏面パッド５７ａ、第２裏面パッド５７ｂおよび第３裏面パッド５７ｃのそれぞれのサイズは、例えば約１００ｎｍ□以上４００ｎｍ□以下程度である。第１方向に対して垂直な平面に投影したときの第１裏面パッド５７ａ、第２裏面パッド５７ｂおよび第３裏面パッド５７ｃのそれぞれ形としては、例えば矩形、円形、扇形およびそれらの組合せのいずれかが挙げられる。

ＣＭＰ処理により、第１接合部５４ａを平坦化する。その際、第２貫通電極部５８ａｂ、第５貫通電極部５８ｂｃおよび第７貫通電極部５８ｃｂを露出させる。段差が比較的大きい場合において、ＣＭＰ処理により第１接合部５４ａを平坦化するときには、より厚い厚さのＳｉＯ_２が必要となる。例えば、段差の３倍の厚さのＳｉＯ_２が必要となる。ＣＭＰ処理前に、ＳｉＯ_２の段差をドライエッチングなどで減らし擬似的な平坦状態を作ることで、平坦化に必要となるＳｉＯ_２の厚さを薄く抑えることができる。また、スラリーを変えて、金属とＳｉＯ_２との選択比を調整することで、金属とＳｉＯ_２とが混在した状態における平坦化を容易にすることができる。

成長基板（例えばサファイア基板またはシリコン（Ｓｉ）基板など）上に、第３半導体層２１と、第２発光層２５と、第４半導体層２３と、がこの順に設けられる第２積層体２０を含む第２結晶層を、ＭＯＣＶＤ法で成長させる。これにより、第２半導体ウェーハを作製する。第２発光層２５は、第２ピーク波長を有する第２光Ｌ２を放出する。

第２結晶層上（この例では第４半導体層２３上）に、４００ｎｍの厚さのＳｉＯ_２を形成する。このＳｉＯ_２は、第３絶縁層５４ｅの一部となる。
リフトオフ法により、ＳｉＯ_２を除去した第４半導体層２３上に２００ｎｍの厚さの銀（Ａｇ）を形成し、熱処理を行う。これにより、第４半導体層２３上に反射電極５１を形成する。

第４半導体層２３の第４半導体層面２３ｓ（図６（ｂ）参照）の略全体に、金属層（ＴｉＷ５０ｎｍ／Ｐｔ１００ｎｍ／Ａｕ１０００ｎｍ／Ｔｉ５０ｎｍ）を形成してもよい。これにより、反射電極５１を金属層（ＴｉＷ５０ｎｍ／Ｐｔ１００ｎｍ／Ａｕ１０００ｎｍ／Ｔｉ５０ｎｍ）覆ってもよい。金属層（ＴｉＷ５０ｎｍ／Ｐｔ１００ｎｍ／Ａｕ１０００ｎｍ／Ｔｉ５０ｎｍ）は、第４半導体層２３の比較的広い領域に電流を広げることができる。これにより、実効的な発光領域が増える。発光効率が向上する。動作電圧が低減する。

ドライエッチングにより、反射電極５１と、第４半導体層２３と、第２発光層２５の一部と、を除去する。これにより、第３半導体層２１を露出する第１穴を形成する。第１穴の深さ（Ｚ軸方向の長さ）は、例えば約１０００ｎｍ程度である。第１穴の内壁は、ＸＹ平面に対して垂直方向（Ｚ軸方向）に延在していてもよい。第１穴の内壁は、Ｚ軸方向に対して傾斜した方向に延在していてもよい。言い換えれば、第１穴の内壁は、テーパ形状に形成されていてもよい。

第１穴の内壁がＸＹ平面に対して垂直方向に延在している場合には、第１穴が占有する面積を最小化することができる。そのため、発光面積を増やすことができる。
第１穴の内壁がテーパ形状に形成されている場合には、第１絶縁層５４ｃのカバレージおよび第２絶縁層５４ｄのカバレージが向上する。

第１穴の内径は、例えば約１μｍ以上１００μｍ以下程度である。第１穴の内径は、好ましくは約５μｍ以上２０μｍ以下程度である。
第１穴の内径が相対的に小さいと、第２発光層２５の面積を相対的に増やすことができる。発光領域を拡大することができる。発光効率が向上する。動作電圧が低減する。
第１穴の内径が相対的に大きいと、相対的に大きい直径の第１貫通電極５８ａを形成することができる。

ドライエッチングにより、反射電極５１と、第４半導体層２３と、第２発光層２５と、第３半導体層２１の一部と、を除去する。これにより、成長基板を露出する第２穴を形成する。第２穴の深さ（Ｚ軸方向の長さ）は、例えば約５０００ｎｍ程度である。

反射電極５１と、露出した第４半導体層２３と、露出した第２発光層２５と、露出した第３半導体層２１と、成長基板と、の表面上の全体に、１０００ｎｍの厚さの誘電体（例えばＳｉＯ_２）を形成する。これにより、第１絶縁層５４ｃおよび第２絶縁層５４ｄを形成する。第１絶縁層５４ｃは、第３半導体層２１と第４半導体層２３との間のショートを防ぐ。第２絶縁層５４ｄは、第３半導体層２１と第４半導体層２３との間のショートを防ぐ。第２絶縁層５４ｄは、第４貫通電極部５８ｂｂと第２積層体２０との間のショートを防ぐ。第４半導体層２３上のＳｉＯ_２は、第２接合部５４ｂの一部となる。

第１穴の底のＳｉＯ_２を除去することで、第３半導体層２１を露出させる。露出した第３半導体層２１に、２００ｎｍの厚さのＡｌ／Ｔｉを形成する。これにより、第１端部電極５８ｄ（図６（ｃ）参照）を形成する。第１端部電極５８ｄの厚さ（Ｚ軸方向の長さ）は、例えば約１０ｎｍ以上１００００ｎｍ以下程度である。第１端部電極５８ｄの厚さは、好ましくは約５０ｎｍ以上１０００ｎｍ以下程度である。第１端部電極５８ｄの材料は、Ａｌ／Ｔｉに限定されず、第３半導体層２１とオーミック接触する材料であればよい。第１端部電極５８ｄは、単層構造を有する。第１端部電極５８ｄは、異なる金属が積層される構造を有していてもよい。

第１穴をアルミニウム（Ａｌ）で塞ぐ。これにより、第１貫通電極５８ａの第１部分（第１貫通電極部５８ａａ）を形成する。第２穴をアルミニウム（Ａｌ）で塞ぐ。これにより、第２貫通電極５８ｂの第２部分（第４貫通電極部５８ｂｂ）を形成する。反射電極５１上のＳｉＯ_２の一部を除去する。これにより、反射電極５１を露出させる。露出した反射電極５１に、第３貫通電極５８ｃの第１部分（第６貫通電極部５８ｃａ）を形成する。

第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａの形成方法は、蒸着法と組み合わせたリフトオフ法、スパッタ法、ＣＶＤ法、めっき、またはそれらの組合せでもよい。例えば、無電解めっき法で銅（Ｃｕ）を形成してもよい。その場合には、シード層として銅（Ｃｕ）の層または金（Ａｕ）の層を第１穴および第２穴のそれぞれに形成してもよい。めっき用シード層延長技術として、Ｓｅｅｄ Ｌａｙｅｒ Ｅｎｈａｎｃｅｍｅｎｔ処理を行ってもよい。例えば、ＣＶＤ法でタングステン（Ｗ）を形成してもよい。

第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれの材料は、Ｃｕ、Ａｇ、Ｎｉ、Ｔｉ、Ａｕ、ＷおよびＡｌよりなる群から選択されるいずれかの金属、または、Ｃｕ、Ａｇ、Ｎｉ、Ｔｉ、Ａｕ、ＷおよびＡｌよりなる群から選択される少なくともいずれかを含む合金であってもよい。第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれの材料は、大電流を流せるように抵抗率が比較的低い金属であってもよい。これによれば、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれに、比較的大電流を流すことができる。第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれの材料は、放出される光に対する反射率が高い金属であってもよい。これによれば、光取り出し効率が向上する。

反射電極５１の上に、第２接合部５４ｂを形成する。例えば、第２接合部５４ｂの材料は、ＳｉＯ_２である。第２接合部５４ｂの厚さは、例えば約１００ｎｍ以上１００００ｎｍ以下程度である。第２接合部５４ｂの形成方法としては、例えばＥＣＲスパッタ法やプラズマＣＶＤ法を用いることができる。ＥＣＲスパッタ法およびプラズマＣＶＤ法においては、低温で良質な層質が得られる。プラズマＣＶＤ法では、材料の回り込み性が比較的良好である。そのため、段差が比較的大きい場合には、ボイドの発生を抑制することができる。

ＣＭＰ処理により、第２接合部５４ｂを平坦化する。その際、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａを露出させる。

ＣＭＰ処理で、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれと、ＳｉＯ_２と、を同時に平坦化するためには、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれと、ＳｉＯ_２と、のエッチングレート比を調整したスラリーを用いるとよい。平坦化後に、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれの材料のエッチングレートが遅いスラリーで僅かに削ることで、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａのそれぞれを僅かに飛び出させることができる。

支持基板５５上において、第２貫通電極部５８ａｂ、第５貫通電極部５８ｂｃおよび第７貫通電極部５８ｃｂのそれぞれについても同様の処理を施す。第１貫通電極部５８ａａと、第２貫通電極部５８ａｂと、を接合して接触させる。第４貫通電極部５８ｂｂと、第５貫通電極部５８ｂｃと、を接合して接触させる。第６貫通電極部５８ｃａと、第７貫通電極部５８ｃｂと、を接合して接触させる。金属は、延性があるため圧縮応力を受けつつ潰れる。これにより、ＳｉＯ_２を接合させつつ、第１貫通電極部５８ａａと、第２貫通電極部５８ａｂと、を歩留り良く導通させることができる。第４貫通電極部５８ｂｂと、第５貫通電極部５８ｂｃと、を歩留り良く導通させることができる。第６貫通電極部５８ｃａと、第７貫通電極部５８ｃｂと、を歩留り良く導通させることができる。

金属の比較的高い熱膨張係数を利用し、第１貫通電極部５８ａａと第２貫通電極部５８ａｂとの間、第４貫通電極部５８ｂｂと第５貫通電極部５８ｂｃとの間、及び、第６貫通電極部５８ｃａと第７貫通電極部５８ｃｂとの間を導通させる方法を用いてもよい。ＣＭＰ処理後に接合させて３５０℃程度の熱処理を行うことで、第１貫通電極部５８ａａと、第２貫通電極部５８ａｂと、第４貫通電極部５８ｂｂと、第５貫通電極部５８ｂｃと、第６貫通電極部５８ｃａと、第７貫通電極部５８ｃｂと、が膨張する。これにより、確実な導通が得られる。

ＣＭＰ処理した第１接合部５４ａと、ＣＭＰ処理した第２接合部５４ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１５０℃の熱と１ｋＮの圧力とを加えつつ、支持基板５５と第２半導体ウェーハとを接合する。その際、第１貫通電極部５８ａａと第２貫通電極部５８ａｂとの位置合わせ、第４貫通電極部５８ｂｂと第５貫通電極部５８ｂｃとの位置合わせ、第６貫通電極部５８ｃａと第７貫通電極部５８ｃｂとの位置合わせを行う。これにより、第１貫通電極部５８ａａと第２貫通電極部５８ａｂとの間、第４貫通電極部５８ｂｂと第５貫通電極部５８ｂｃとの間、及び、第６貫通電極部５８ｃａと第７貫通電極部５８ｃｂとの間を導通させる。

成長基板を除去する。成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。成長基板がシリコン基板である場合には、ドライエッチングなどで成長基板を除去する。
露出した第２結晶層を、ドライエッチングする。これにより、第３半導体層２１および第４貫通電極部５８ｂｂを露出させる。

露出した第３半導体層２１および露出した第４貫通電極部５８ｂｂの上に、５００ｎｍの厚さの光透過電極（例えばＩＴＯなど）を形成し、熱処理を行う。これにより、第３半導体層２１に対するオーミック電極を形成する。このオーミック電極は、第２透過電極部分４１ｂの一部となる。このオーミック電極を加工し、第１方向（この例ではＺ軸方向）に対して垂直な平面に投影したときに、オーミック電極の外周部を反射電極５１の外周部と略同じ形とする。これにより、第２透過電極部分４１ｂを形成する。その際、第４貫通電極部５８ｂｂ上の光透過電極を除去する。これにより、第４貫通電極部５８ｂｂを露出させる。

第３半導体層２１上および第２透過電極部分４１ｂ上に、４００ｎｍの厚さのＳｉＯ_２を形成する。このＳｉＯ_２は、第２透過電極部分４１ｂと第４貫通電極部５８ｂｂとの間を絶縁する絶縁部となる。第４貫通電極部５８ｂｂ上のＳｉＯ_２を除去する。これにより、第４貫通電極部５８ｂｂを露出させる。露出した第２貫通電極５８ｂ上に金属を形成し、第２貫通電極５８ｂを第１方向へ延在させる。第２貫通電極５８ｂ上に金属を形成する方法は、前述した通りである。

第３半導体層２１の上に、第４接合部５６ｂを形成する。第４接合部５６ｂは、例えばＳｉＯ_２を含む。第４接合部５６ｂの厚さは、例えば約１００ｎｍ以上１００００ｎｍ以下程度である。第４接合部５６ｂの厚さは、好ましくは例えば約１０００ｎｍ程度である。ＣＭＰ処理により、第４接合部５６ｂを平坦化する。その際、第４貫通電極部５８ｂｂおよび第２透過電極部分４１ｂを露出させる。

成長基板（例えばサファイア基板またはシリコン（Ｓｉ）基板など）上に、ＭＯＣＶＤ法で、第１半導体層１１と、第１発光層１５と、第２半導体層１３と、がこの順に設けられる第１積層体１０を含む第１結晶層をＭＯＣＶＤ法で成長させる。これにより、第１半導体ウェーハを作製する。第１発光層１５は、第２ピーク波長とは異なる第１ピーク波長を有する第１光Ｌ１を放出する。第１ピーク波長は、第２ピーク波長よりも長くともよく、第２ピーク波長よりも短くともよい。第１ピーク波長が第２ピーク波長よりも短い場合には、第１ピーク波長が第２ピーク波長よりも長い場合と比較して、第１発光層１５は、第２発光層２５から放出された第２光Ｌ２を吸収し難い。これによれば、半導体発光素子１１１の光取り出し効率が向上する。

第１結晶層上（この例では第２半導体層１３上）に、５００ｎｍの厚さのＡｌ／Ｎｉ／Ａｕ／Ｔｉをリフトオフ法にて形成する。これにより、第２半導体層１３の第１配線電極４６を形成する。第１配線電極４６については、電流広がり性を改善するために形成する。電流広がり性の度合いは、光透過電極の抵抗率に起因する。第１配線電極４６の形成により、第２半導体層１３の比較的広い領域に電流を広げることができる。

第１配線電極４６は、第２半導体層１３と非オーミック接触していてもよい。第１配線電極幅Ｗ１（図９（ａ）参照）は、例えば約１０μｍ程度である。半導体発光素子１１２のサイズが小さい場合には、第１配線電極４６を形成しなくともよい。第１配線電極４６の厚さ（Ｚ軸方向の長さ）は、例えば約１０ｎｍ以上１００００ｎｍ以下程度である。第１配線電極４６の厚さは、好ましくは約５０ｎｍ以上１０００ｎｍ以下程度である。

第１配線電極４６の厚さが相対的に薄いと、ＣＭＰ工程で平坦化する際に、段差が相対的に小さくなる。そのため、必要な削り量が少なくなる。第３接合部５６ａの厚さ（Ｚ軸方向の長さ）の薄層化や、処理時間短縮により、コストが低減する。第１配線電極４６の厚さが相対的に厚いと、第１配線電極４６の配線抵抗が相対的に低下する。そのため、電流広がりがよくなる。実効的な発光領域が増える。発光効率が向上する。動作電圧が低下する。

第２半導体層１３の上の略全体に、５００ｎｍの厚さの光透過電極（例えばＩＴＯなど）を形成する。これにより、光透過電極で第１配線電極４６を覆う。光透過電極を加工し、第１透過電極部分４１ａと第２透過電極部分４１ｂとを貼り合わせるときの形状を実質的に同じとする。熱処理を行い、第１透過電極部分４１ａを形成する。

ドライエッチングにより、第１透過電極部分４１ａと、第２半導体層１３と、第１発光層１５の一部と、を除去する。これにより、第１半導体層１１を露出する第３穴を形成する。第３穴の深さ（Ｚ軸方向の長さ）は、例えば約１０００ｎｍ程度である。第３穴の内壁は、ＸＹ平面に対して垂直方向（Ｚ軸方向）に延在していてもよい。第３穴の内壁は、Ｚ軸方向に対して傾斜した方向に延在していてもよい。言い換えれば、第３穴の内壁は、テーパ形状に形成されていてもよい。

第３穴の内壁がＸＹ平面に対して垂直方向に延在している場合には、第３穴が占有する面積を最小化することができる。そのため、発光面積を増やすことができる。
第３穴の内壁がテーパ形状に形成されている場合には、第２絶縁層５４ｄのカバレージのカバレージが向上する。

第３穴の内径は、例えば約１μｍ以上１００μｍ以下程度である。第３穴の内径は、好ましくは約５μｍ以上２０μｍ以下程度である。
第３穴の内径が相対的に小さいと、第１発光層１５の面積を相対的に増やすことができる。発光領域を拡大することができる。発光効率が向上する。動作電圧が低減する。
第３穴の内径が相対的に大きいと、相対的に大きい直径の第２貫通電極５８ｂを形成することができる。

第１透過電極部分４１ａと、露出した第２半導体層１３と、露出した第１発光層１５と、露出した第１半導体層１１と、の表面上の全体に、１０００ｎｍの厚さの誘電体（例えばＳｉＯ_２）を形成する。これにより、第３接合部５６ａおよび第２絶縁層５４ｄを形成する。第２絶縁層５４ｄは、第１半導体層１１と第２半導体層１３との間のショートを防ぐ。第２半導体層１３上のＳｉＯ_２は、第３接合部５６ａの一部となる。

第３穴の底のＳｉＯ_２を除去することで、第１半導体層１１を露出させる。露出した第１半導体層１１に、２００ｎｍの厚さのＡｌ／Ｔｉを形成する。これにより、第２端部電極５８ｅ（図６（ｃ）参照）を形成する。第２端部電極５８ｅの厚さ（Ｚ軸方向の長さ）は、例えば約１０ｎｍ以上１００００ｎｍ以下程度である。第２端部電極５８ｅの厚さは、好ましくは約５０ｎｍ以上１０００ｎｍ以下程度である。第２端部電極５８ｅの材料は、Ａｌ／Ｔｉに限定されず、第１半導体層１１とオーミック接触する材料であればよい。第２端部電極５８ｅは、単層構造を有する。第２端部電極５８ｅは、異なる金属が積層される構造を有していてもよい。

第３穴をアルミニウム（Ａｌ）で塞ぐ。これにより、第２貫通電極５８ｂの第１部分（第３貫通電極部５８ｂａ）を形成する。第３貫通電極部５８ｂａの形成方法は、第１貫通電極部５８ａａ、第４貫通電極部５８ｂｂおよび第６貫通電極部５８ｃａに関して前述した通りである。

ＣＭＰ処理により、第３接合部５６ａを平坦化する。その際、第３貫通電極部５８ｂａおよび第１透過電極部分４１ａを露出させる。

ＣＭＰ処理した第３接合部５６ａと、ＣＭＰ処理した第４接合部５６ｂと、を直接接合で接合する。同時に、ＣＭＰ処理した第１透過電極部分４１ａと、ＣＭＰ処理した第２透過電極部分４１ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１５０℃の熱と１ｋＮの圧力とを加えつつ、第１半導体ウェーハと第２半導体ウェーハとを接合する。その際、第３貫通電極部５８ｂａと第４貫通電極部５８ｂｂとの位置合わせを行う。これにより、第３貫通電極部５８ｂａと第４貫通電極部５８ｂｂとを導通させる。

成長基板を除去する。成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。成長基板がシリコン基板である場合には、ドライエッチングなどで成長基板を除去する。
露出した第１結晶層を、ドライエッチングする。これにより、第１半導体層１１を露出させる。

露出した第１半導体層１１上に、１０００ｎｍの厚さのＡｌ／Ｎｉ／Ａｕをリフトオフ法で形成する。これにより、第２配線電極４７を形成する。第２配線電極４７の厚さ（Ｚ軸方向の長さ）は、例えば約１００ｎｍ以上１００００ｎｍ以下程度である。第２配線電極４７の厚さが相対的に厚いと、第２配線電極４７の配線抵抗が相対的に下がる。そのため、電流をより広げることができる。

第１方向（この例ではＺ軸方向）に対して垂直な平面に投影したときに、第１配線電極４６の少なくとも一部は、第２配線電極４７と重なる。第２発光層２５から放出される第２光の一部は、第１配線電極４６に遮られ、第１配線電極４６の直上には取り出されにくい。これに対して、実施形態によれば、第１方向において、第１配線電極４６の少なくとも一部が第２配線電極４７と重なるため、第２発光層２５から放出される第２光は、第２配線電極４７で遮られにくい。そのため、光取り出し効率が向上する。色むらを低減させることができる。
ダイシングなどで個片化し、半導体発光素子１１２とする。

第１方向において、第１貫通電極５８ａは、第１配線電極４６と重なっていてもよい。第１方向において、第１貫通電極５８ａは、第２配線電極４７と重なっていてもよい。第１方向において、第２貫通電極５８ｂは、第１配線電極４６と重なっていてもよい。第１方向において、第２貫通電極５８ｂは、第２配線電極４７と重なっていてもよい。これにより、新たな貫通電極を設けることで生ずる発光領域の縮小を抑えることができる。光取り出し効率が向上する。色割れを低減することができる。

各半導体層（例えば第１半導体層１１など）に対しては、複数の貫通電極を接続させてもよい。面内の複数箇所に電流経路を設けることで、電流の広がりを改善させることができる。光出力が向上する。動作電圧を低減することができる。複数箇所の貫通電極を支持基板５５内または接合層（例えば第１接合層５４）内で、電気的に接続させてもよい。裏面パッド（この例では、第１裏面パッド５７ａ、第２裏面パッド５７ｂおよび第３裏面パッド５７ｃ）を１つにまとめることで、アセンブリ工程を簡略化することができる。歩留りが向上する。

第１貫通電極５８ａは、第３半導体層２１ではなく、第１光透過電極４１に接触していてもよい。第１貫通電極５８ａは、半導体発光素子１１２の外側（周辺）に形成されてもよい。第２貫通電極５８ｂは、半導体発光素子１１２の外側（周辺）に形成されてもよい。第３貫通電極５８ｃは、半導体発光素子１１２の外側（周辺）に形成されてもよい。

図１０（ａ）〜図１０（ｄ）は、第１の実施形態に係る別の半導体発光素子を例示する模式図である。
図１１（ａ）〜図１１（ｃ）は、第１の実施形態に係る別の半導体発光素子の要素を例示する模式的平面図である。
図１２（ａ）〜図１２（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を例示する模式的平面図である。
図１３（ａ）〜図１３（ｄ）は、第１の実施形態に係る別の半導体発光素子の別の要素を例示する模式的平面図である。

図１０（ａ）は、第１の実施形態に係る別の半導体発光素子を例示する模式的平面図である。図１０（ｂ）は、図１０（ａ）に表したＥ１−Ｅ２線断面図である。図１０（ｃ）は、図１０（ａ）に表したＦ１−Ｆ２線断面図である。図１０（ｄ）は、図１０（ａ）に表したＧ１−Ｇ２線断面図である。

図１０（ａ）〜図１０（ｄ）に表した半導体発光素子１１３は、図２（ａ）〜図２（ｃ）に表した半導体発光素子１１１に対して、第３積層体３０と、第２光透過電極４３と、第２配線電極４７と、をさらに備える。半導体発光素子１１３は、第１電極６１（例えば図２（ａ）参照）および第２電極６３（例えば図２（ａ）参照）の代わりに、第３電極６５と、第４電極６７と、第５電極６９と、を備える。

第１積層体１０と、第２積層体２０と、反射電極５１と、支持基板５５と、は、図１（ａ）〜図２（ｃ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

第３積層体３０は、第５半導体層３１と、第６半導体層３３と、第３発光層３５と、を含む。第５半導体層３１は、第５導電形である。第６半導体層３３は、第６導電形である。第６導電形は、第５導電形とは異なる。例えば、第５導電形は、ｎ形である。例えば、第６導電形は、ｐ形である。第５導電形は、ｐ形であってもよい。第６導電形は、ｎ形であってよい。以下の例では、第５導電形がｎ形である。以下の例では、第６導電形がｐ形である。

第５半導体層３１は、第１半導体層１１と第１方向（この例ではＺ軸方向）に離間する。第６半導体層３３は、第５半導体層３１と第１半導体層１１との間に設けられる。第３発光層３５は、第５半導体層３１と第６半導体層３３との間に設けられる。例えば図１０（ｂ）〜図１０（ｄ）に表したように、第３発光層３５は、第３光Ｌ３を放出する。第３光は、第３ピーク波長を有する。第３ピーク波長は，第１ピーク波長とは異なる。第３ピーク波長は、第２ピーク波長とは異なる。

第２光透過電極４３は、第１半導体層１１と第６半導体層３３との間に設けられる。図１２（ｄ）に表したように、第２光透過電極４３は、第３透過部分４３ｐと、第４透過部分４３ｑと、を有する。第３透過部分４３ｐは、第１半導体層１１と、第６半導体層３３と、の間に設けられる。第４透過部分４３ｑは、第１方向に対して垂直な平面内で第３透過部分４３ｐと並ぶ。言い換えれば、第１方向に対して垂直な方向において、第４透過部分４３ｑは、第３透過部分４３ｐと並ぶ。

第２光透過電極４３は、第１半導体層１１とオーミック接触する。第２光透過電極４３は、第６半導体層３３とオーミック接触する。第２光透過電極４３は、第１発光層１５が放出する第１光Ｌ１を透過する。第２光透過電極４３は、第２発光層２５が放出する第２光Ｌ２を透過する。第２光透過電極４３は、第３発光層３５が放出する第３光Ｌ３を透過する。

図１２（ａ）に表したように、第１配線電極４６は、第１配線電極部４６ｓと、第２配線電極部４６ｔと、を有する。
第２配線電極４７は、第１半導体層１１と、第６半導体層３３と、の間に設けられる。第２配線電極４７は、第２光透過電極４３と電気的に接続される。図１３（ａ）に表したように、第２配線電極４７は、第３配線電極部４７ｓと、第４配線電極部４７ｔと、を有する。

図１３（ａ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１配線電極４６を投影して形成される第１配線領域４６ａの少なくとも一部は、第１方向に対して垂直な平面に第２配線電極４７を投影して形成される第２配線領域４７ａと重なる。言い換えれば、第１方向において、第１配線電極４６の少なくとも一部は、第２配線電極４７と重なる。これにより、光取り出し効率を向上させつつ、色むらを低減することができる。

第３電極６５と、第３発光層３５と、の間に、第５半導体層３１が配置される。第３電極６５は、第５半導体層３１と電気的に接続される。図１０（ａ）および図１３（ｄ）に表したように、第３電極６５は、パッド部６５ｐと、第１細線部６５ｑと、第２細線部６５ｒと、を有する。第１細線部６５ｑは、パッド部６５ｐを基部としてパッド部６５ｐの外方へ延在する。第２細線部６５ｒは、パッド部６５ｐを基部としてパッド部６５ｐの外方へ延在する。

第４電極６７と、第１半導体層１１と、の間に、第４透過部分４３ｑが配置される。第４電極６７は、第１半導体層１１と電気的に接続される。第４電極６７は、第６半導体層３３と電気的に接続される。

第５電極６９と、第３半導体層２１と、の間に、第２透過部分４１ｑ（図１１（ｃ）参照）が配置される。第５電極６９は、第２半導体層１３と電気的に接続される。第５電極６９は、第３半導体層２１と電気的に接続される。

図１１（ａ）および図１３（ｃ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１発光層１５を投影して形成される第１発光層領域１５ａの外縁（第１発光層外縁１５ｂ）は、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａの外縁（反射電極外縁５１ｂ）の内側に位置する。言い換えれば、第１方向において、第１発光層１５は、反射電極５１の内側に位置する。第１方向において、第１発光層１５は、反射電極５１と一致してもよい。

これにより、第１発光層１５の光取り出し領域（第１光取り出し領域１７（図１（ｂ）参照））と、第２発光層の光取り出し領域（第２光取り出し領域２７（図１（ｂ）参照））と、第３発光層３５の光取り出し領域と、を略同じにすることができ、光取り出し効率を向上させつつ、色むらを低減することができる。

図１１（ａ）および図１３（ｂ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第４電極６７を投影して形成される第４電極領域６７ａは、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａと離間する。言い換えれば、第１方向に対して垂直な方向において、第４電極６７は、反射電極５１と離間する。
これにより、第４電極６７に吸収される光の割合を低減し、光取り出し効率を向上させることができる。

図１１（ａ）および図１２（ｂ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第５電極６９を投影して形成される第５電極領域６９ａは、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａと離間する。言い換えれば、第１方向に対して垂直な方向において、第５電極６９は、反射電極５１と離間する。
これにより、第５電極６９に吸収される光の割合を低減し、光取り出し効率を向上させることができる。

図１３（ｄ）に表したように、第１方向に対して垂直な平面に第３電極６５を投影して形成される第３電極領域６５ａの少なくとも一部は、第１方向に対して垂直な平面に第２配線電極４７を投影して形成される第１配線領域４７ａと重なる。言い換えれば、第１方向において、第３電極６５の少なくとも一部は、第２配線電極４７と重なる。

図１０（ａ）〜図１０（ｄ）に表した半導体発光素子１１３の製造方法の例について説明する。

第３半導体層２１と、第２発光層２５と、第４半導体層２３と、がこの順に設けられる第２積層体２０を含む第２結晶層の製造方法は、半導体発光素子１１１の製造方法に関して前述したものと同様である。これにより、第２半導体ウェーハを作製する。
反射電極５１の形成方法、絶縁層５３の形成方法、及び、第２透過電極部分４１ｂの形成方法は、半導体発光素子１１１の製造方法に関して前述したものと同様である。

第１半導体層１１と、第１発光層１５と、第２半導体層１３と、がこの順に設けられる第１積層体１０を含む第１結晶層の製造方法は、半導体発光素子１１１の製造方法に関して前述したものと同様である。これにより、第１半導体ウェーハを作製する。
第１透過電極部分４１ａの形成方法は、半導体発光素子１１１の製造方法に関して前述したものと同様である。第３透過電極部分４３ａ（図１０（ｂ）〜図１０（ｄ）参照）の形成方法は、第１透過電極部分４１ａの形成方法と同様である。第５電極６９の形成方法は、第２電極６３の形成方法と同様である。

第５半導体層３１と、第３発光層３５と、第６半導体層３３と、がこの順に設けられる第３積層体３０を含む第３結晶層の製造方法は、第１結晶層の製造方法と同様である。これにより、第３半導体ウェーハを作製する。
第４透過電極部分４３ｂ（図１０（ｂ）〜図１０（ｄ）参照）の形成方法は、第１透過電極部分４１ａの形成方法と同様である。第４電極６７の形成方法は、第２電極６３の形成方法と同様である。第３電極６５の形成方法は、第１電極６１の形成方法と同様である。
前述したものと同様の方法の詳細な説明については、適宜省略する。

ＣＭＰ処理した第１透過電極部分４１ａと、ＣＭＰ処理した第２透過電極部分４１ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１００℃の熱と１キロニュートン（ｋＮ）の圧力とを加えつつ、第１半導体ウェーハと第２半導体ウェーハとを接合する。これにより、第１透過電極部分４１ａが第２透過電極部分４１ｂと電気的に接続される。第１透過電極部分４１ａおよび第２透過電極部分４１ｂを、同一の電極（第１光透過電極４１）とみなすことができる。第１配線電極４６は、第２半導体層１３と第３半導体層２１との間における共通の配線電極の機能を有する。

第１半導体ウェーハの成長基板を除去する。第１半導体ウェーハの成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。
露出した第１結晶層を、ドライエッチングする。これにより、第１半導体層１１を露出させる。
露出した第１半導体層１１の上に、第２光透過電極４３の一部（第３透過電極部分４３ａ）を形成する。第２透過電極部分４３ａの厚さは、例えば約５０ｎｍ以上１００００ｎｍ以下程度である。

ＣＭＰ処理により、第３透過電極部分４３ａの表面（第３電極面４３ｃ）を平坦化する。

ＣＭＰ処理した第３透過電極部分４３ａと、ＣＭＰ処理した第４透過電極部分４３ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１００℃の熱と１キロニュートン（ｋＮ）の圧力とを加えつつ、第１半導体ウェーハと第３半導体ウェーハとを接合する。これにより、第３透過電極部分４３ａが第４透過電極部分４３ｂと電気的に接続される。第３透過電極部分４３ａおよび第４透過電極部分４３ｂを、同一の電極（第２光透過電極４３）とみなすことができる。第２配線電極４７は、第１半導体層１１と第６半導体層３３との間における共通の配線電極の機能を有する。

第３半導体ウェーハの成長基板を除去する。第３半導体ウェーハの成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。
露出した第３結晶層を、ドライエッチングする。これにより、第５半導体層３１を露出させる。
露出した第５半導体層３１上に、Ａｌ／Ｎｉ／Ａｕをリフトオフ法で形成する。これにより、第３電極６５を形成する。

実施形態によれば、同じ工程を繰り返すことで、任意の数の発光層を積層することができる。
例えば、各発光層（この例では、第１発光層１５、第２発光層２５および第３発光層３５）のそれぞれの発光波長を赤、緑および青とすると、白色ＬＥＤを実現することができる。これに対して、蛍光体においては、波長変換によるストークスシフトロスが存在する。そのため、効率の向上を図るという点においては改善の余地がある。全ての色をＬＥＤで作り出すと、波長変換の必要性が無い。そのため、効率の向上を図ることができる。

（第２の実施形態）
図１４（ａ）および図１４（ｂ）は、第２の実施形態に係る半導体発光素子の概略を表す模式的斜視図である。
図１４（ａ）は、第２の実施形態に係る半導体発光素子の構造の概略を表す模式的斜視図である。図１４（ｂ）は、第１発光層から放出される光の取り出し領域および第２発光層から放出される光の取り出し領域を表す模式的斜視図である。

図１４（ａ）および図１４（ｂ）に表した半導体発光素子１２０は、第１積層体１０と、第２積層体２０と、光透過電極４２と、第１配線電極４６と、第２配線電極４７と、反射電極５１と、接合層５２と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１と、第２半導体層１３と、第１発光層１５と、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、は、図１（ａ）および図１（ｂ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

接合層５２は、第２半導体層１３と第３半導体層２１との間に設けられる。接合層５２は、第１発光層１５が放出する第１光Ｌ１を透過する。接合層５２は、第２発光層２５が放出する第２光Ｌ２を透過する。
第１配線電極４６は、第２半導体層１３と第３半導体層２１との間に設けられる。

光透過電極４２は、第２半導体層１３と接合層５２との間に設けられる。光透過電極４２は、第２半導体層１３とオーミック接触する。光透過電極４２は、第１配線電極４６と電気的に接続される。光透過電極４２は、第１発光層１５が放出する第１光Ｌ１を透過する。光透過電極４２は、第２発光層２５が放出する第２光Ｌ２を透過する。

光透過電極４２は、第１発光層１５から放出される光に対して透過率５０％以上の特性を示す。光透過電極４２は、第２発光層２５から放出される光に対して透過率５０％以上の特性を示す。光透過電極４２は、導電性を有する。光透過電極４２は、ｐ形半導体層およびｎ形半導体層の少なくともいずれかに対してオーミック接触可能な材料を含む。例えば、光透過電極４２の材料としては、ＩＴＯ、ＩＴＯＮおよびＺｎＯなどが挙げられる。光透過電極４２の厚さ（Ｚ軸方向の長さ）は、例えば約１０ｎｍ以上１００００ｎｍ以下程度である。光透過電極４２の厚さが比較的薄い場合には、光の透過率が向上する。光透過電極４２の厚さが比較的厚い場合には、光透過電極４２のシート抵抗が低減する。これにより、光透過電極４２を流れる電流の広がり性が向上する。光透過電極４２は、比較的薄い金属や、比較的薄い金属の酸化物や、グラフェンを含んでいてもよい。

第２配線電極４７は、第２半導体層１３と第３半導体層２１との間に設けられる。第２配線電極４７は、第３半導体層２１とオーミック接触する。

第１方向に対して垂直な平面に投影したときに、第１発光層１５は、反射電極５１の内側に位置する。これについては、後に詳述する。反射電極５１は、第４半導体層２３とオーミック接触する。反射電極５１は、例えば銀（Ａｇ）を含む。

図１（ａ）および図１（ｂ）に関して前述した半導体発光素子１１０と同様に、図１４（ａ）および図１４（ｂ）に表した半導体発光素子１２０では、第１発光層１５から放出される光は、主にＺ軸方向へ取り出される。第２発光層２５から放出される光は、主にＺ軸方向へ取り出される。

第１発光層１５から放出しＺ軸方向へ取り出される第１光Ｌ１においては、陰は生じない。第１発光層１５の非発光領域は、生じない。そのため、例えば図１４（ｂ）に表したように、第１光Ｌ１においては、第１光取り出し領域１７が存在する。

第２発光層２５から放出しＺ軸方向へ取り出される第２光Ｌ２においては、第１配線電極４６および第２配線電極４７により陰２７ｃが生ずる。そのため、例えば図１４（ｂ）に表したように、第２光取り出し領域２７は、第３取り出し部分２７ａと、第４取り出し部分２７ｂと、を含む。第３取り出し部分２７ａは、Ｚ軸方向に対して垂直な平面（ＸＹ平面）内において第４取り出し部分２７ｂと離間する。

実施形態では、第１方向においてに、第１配線電極４６は、第２配線電極４７と重なる。これにより、第２発光層２５から放出される第２光Ｌ２において、第１配線電極４６により陰２７ｃが生ずることを抑えることができる。第２光取り出し領域２７の面積をより広くすることができる。そのため、半導体発光素子１２０の発光効率を向上させることができる。第２光取り出し領域２７が第１光取り出し領域１７と重なる部分の面積をより広くすることができる。そのため、色割れを抑制することができる。

図１５（ａ）〜図１５（ｄ）は、第２の実施形態に係る半導体発光素子を例示する模式図である。
図１６（ａ）〜図１６（ｃ）は、第２の実施形態に係る半導体発光素子の要素を例示する模式的平面図である。
図１７（ａ）〜図１７（ｄ）は、第２の実施形態に係る半導体発光素子の別の要素を例示する模式的平面図である。
図１８（ａ）〜図１８（ｃ）は、第２の実施形態に係る半導体発光素子の別の要素を例示する模式的平面図である。

図１５（ａ）は、第２の実施形態に係る半導体発光素子を例示する模式的平面図である。図１５（ｂ）は、図１５（ａ）に表したＨ１−Ｈ２線断面図である。図１５（ｃ）は、図１５（ａ）に表したＩ１−Ｉ２線断面図である。図１５（ｄ）は、図１５（ａ）に表したＪ１−Ｊ２線断面図である。

図１５（ａ）〜図１５（ｄ）に表した半導体発光素子１２１は、第１積層体１０と、第２積層体２０と、光透過電極４２と、第１配線電極４６と、第２配線電極４７と、接合層５２と、反射電極５１と、絶縁層５３と、支持基板５５と、裏面電極５７と、第１電極７１と、第２電極７３と、第３電極７５と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１と、第２半導体層１３と、第１発光層１５と、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、反射電極５１と、絶縁層５３と、支持基板５５と、裏面電極５７と、は、図１（ａ）および図１（ｂ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

図１７（ｄ）に表したように、光透過電極４２は、第１透過部分４２ｐと、第２透過部分４２ｑと、を有する。第１透過部分４２ｐは、第２半導体層２３と、接合層５２と、の間に設けられる。第２透過部分４２ｑは、第１方向に対して垂直な平面内で第１透過部分４２ｐと並ぶ。言い換えれば、第１方向に対して垂直な方向において、第２透過部分４２ｑは、第１透過部分４２ｐと並ぶ。

第１電極７１と、第１発光層１５と、の間に、第１半導体層１１が配置される。第１電極７１は、第１半導体層１１と電気的に接続される。図１５（ａ）および図１８（ｃ）に表したように、第１電極７１は、パッド部７１ｐと、第１細線部７１ｑと、第２細線部７１ｒと、を有する。第１細線部７１ｑは、パッド部７１ｐを基部としてパッド部７１ｐの外方へ延在する。第２細線部７１ｒは、パッド部７１ｐを基部としてパッド部７１ｐの外方へ延在する。

図１５（ｃ）および図１５（ｄ）に表したように、第２電極７３と、接合層５２と、の間に、第２透過部分４２ｑが配置される。第２電極７３は、第２半導体層１３と電気的に接続される。

図１７（ａ）に表したように、第２配線電極４７は、第１配線部分４７ｐと、第１細線部４７ｑと、第２細線部４７ｒと、を有する。第１細線部４７ｑは、第１配線部分４７ｐを基部として第１配線部分４７ｐの外方へ延在する。第２細線部４７ｒは、第１配線部分４７ｐを基部として第１配線部分４７ｐの外方へ延在する。

図１５（ａ）、図１５（ｂ）および図１５（ｄ）に表したように、第３電極７５と、第３半導体層２１と、の間に、第１配線部分４７ｐが配置される。第３電極７５は、第３半導体層２１と電気的に接続される。

図１６（ａ）および図１８（ａ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１発光層１５を投影して形成される第１発光層領域１５ａの外縁（第１発光層外縁１５ｂ）は、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａの外縁（反射電極外縁５１ｂ）の内側に位置する。言い換えれば、第１方向において、第１発光層１５は、反射電極５１の内側に位置する。第１方向において、第１発光層１５は、反射電極５１と一致してもよい。
これにより、光取り出し効率を向上させつつ、色むらを低減することができる。

図１７（ａ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第１配線電極４６を投影して形成される第１配線領域４６ａの少なくとも一部は、第１方向に対して垂直な平面に第２配線電極４７を投影して形成される第２配線領域４７ａと重なる。言い換えれば、第１方向において、第１配線電極４６の少なくとも一部は、第２配線電極４７と重なる。これにより、光取り出し効率を向上させつつ、色むらを低減することができる。

図１６（ａ）および図１８（ｂ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第２電極７３を投影して形成される第２電極領域７３ａは、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａと離間する。言い換えれば、第１方向に対して垂直な方向において、第２電極７３は、反射電極５１と離間する。

第１方向において、第２電極７３と重なる位置で放出される光は、第２電極７３に比較的吸収されやすい。第１方向に対して垂直な方向において、第２電極７３が反射電極５１と離間すると、第２電極７３に吸収される光の割合を低減し、光取り出し効率を向上させることができる。

図１６（ａ）および図１７（ｃ）に表したように、第１方向（この例ではＺ軸方向）に対して垂直な平面に第３電極７５を投影して形成される第３電極領域７５ａは、第１方向に対して垂直な平面に反射電極５１を投影して形成される反射電極領域５１ａと離間する。言い換えれば、第１方向に対して垂直な方向において、第３電極７５は、反射電極５１と離間する。

第１方向において、第３電極７５と重なる位置で放出される光は、第３電極７５に比較的吸収されやすい。第１方向に対して垂直な方向において、第３電極７５が反射電極５１と離間すると、第３電極７５に吸収される光の割合を低減し、光取り出し効率を向上させることができる。

図１８（ｃ）に表したように、第１方向に対して垂直な平面に第１電極７１を投影して形成される第１電極領域７１ａの少なくとも一部は、第１方向に対して垂直な平面に第１配線電極４６を投影して形成される第１配線領域４６ａと重なる。言い換えれば、第１方向において、第１電極７１の少なくとも一部は、第１配線電極４６と重なる。これにより、光取り出し効率を向上させつつ、色むらを低減することができる。

図１５（ａ）〜図１５（ｄ）に表した半導体発光素子１２１の製造方法の例について説明する。

第２結晶層を成長させる工程から第３半導体層２１を露出させる工程までの製造方法は、図２（ａ）〜図２（ｃ）に表した半導体発光素子１１１の製造方法の例に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

露出した第３半導体層２１の上に、５００ｎｍの厚さのＡｌ／Ｎｉ／Ａｕをリフトオフ法にて形成する。これにより、第２配線電極４７を形成する。第２配線電極４７は、第１配線部分４７ｐと、第１細線部４７ｑと、第２細線部４７ｒと、を有する。第１細線部４７ｑの幅（第１細線部幅Ｗ２）（図１７（ａ）参照）は、例えば約１０μｍ程度である。第２細線部４７ｒの幅（第２細線部幅Ｗ３）（図１７（ａ）参照）は、例えば約１０μｍ程度である。

第３半導体層２１の上に、ＳｉＯ_２を形成する。これにより、接合層５２の一部（第２接合部５２ｂ）を形成する。第２接合部５２ｂは、第２配線電極４７を覆う。第２接合部５２ｂの厚さ（Ｚ軸方向の長さ）は、例えば約５００ｎｍ以上１００００ｎｍ以下程度である。ＣＭＰ処理により、第２接合部５２ｂの表面（第２接合面５２ｄ）を平坦化する。

第１結晶層を成長させる工程から光透過電極４２（半導体発光素子１１１では第１光透過電極４１）を形成する工程までの製造方法は、図２（ａ）〜図２（ｃ）に表した半導体発光素子１１１の製造方法の例に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

光透過電極４２の上に、５００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕをリフトオフ法にて形成する。これにより、第１配線電極４６を形成する。光透過電極４２の抵抗率は、比較的高い。第１配線電極４６については、電流広がり性を改善するために形成する。電流広がり性の度合いは、光透過電極４２の抵抗率に起因する。第１配線電極４６の形成により、第２半導体層１３の比較的広い領域に電流を広げることができる。第１配線電極４６の幅（第１配線電極幅Ｗ１）（図１７（ｂ）参照）は、例えば約１０μｍ程度である。

光透過電極４２の上の略全体に、ＳｉＯ_２を形成する。これにより、接合層５２の別の一部（第１接合部５２ａ）を形成する。第１接合部５２ａは、第１配線電極４６を覆う。第１接合部５２ａの厚さ（Ｚ軸方向の長さ）は、例えば約５００ｎｍ以上１００００ｎｍ以下程度である。ＣＭＰ処理により、第１接合部５２ａの表面（第１接合面５２ｃ）を平坦化する。

ＣＭＰ処理した第１接合部５２ａと、ＣＭＰ処理した第２接合部５２ｂと、を直接接合で接合する。真空中で、酸素雰囲気によるプラズマ洗浄処理を行う。１００℃の熱と１ｋＮの圧力とを加えつつ、第１半導体ウェーハと第２半導体ウェーハとを接合する。

第１半導体ウェーハの成長基板を除去する。第１半導体ウェーハの成長基板がサファイア基板である場合には、ＬＬＯ法により成長基板を除去する。
露出した第１結晶層を、ドライエッチングする。これにより、第１半導体層１１を露出させる。

第１結晶層の一部を、ドライエッチングにより除去する。これにより、光透過電極４２を露出させる。
露出した光透過電極４２の一部を、ドライエッチングにより除去する。これにより、第２結晶層（この例では第３半導体層２１）と、第２配線電極４７の第１配線部分４７ｐと、を露出させる。
露出した第２結晶層の一部を、ドライエッチングにより除去する。これにより、絶縁層５３を露出させる。

露出した光透過電極４２上に、５００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕをリフトオフ法にて形成する。これにより、第２電極７３を形成する。露出した第１配線部分４７ｐ上に、５００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕをリフトオフ法にて形成する。これにより、第３電極７５を形成する。

露出した第１半導体層１１上に、５００ｎｍの厚さのＡｌ／Ｎｉ／Ａｕをリフトオフ法にて形成する。第１電極７１は、パッド部７１ｐと、第１細線部７１ｑと、第２細線部７１ｒと、を有する。第１細線部７１ｑおよび第２細線部７１ｒは、電流を広げる機能を有する。第１細線部７１ｑの幅（第１細線部幅Ｗ４）（図１８（ｃ）参照）は、例えば約１０μｍ程度である。第２細線部７１ｒの幅（第２細線部幅Ｗ５）（図１８（ｃ）参照）は、例えば約１０μｍ程度である。

第１方向（この例ではＺ軸方向）において、第１配線電極４６の少なくとも一部は、第２配線電極４７と重なる。第２発光層２５から放出される第２光の一部は、第１配線電極４６に遮られ、第１配線電極４６の直上には取り出されにくい。これに対して、実施形態によれば、第１方向において、第１配線電極４６の少なくとも一部が第２配線電極４７と重なるため、第２発光層２５から放出される第２光は、第２配線電極４７で遮られにくい。そのため、光取り出し効率が向上する。色むらを低減させることができる。

第１結晶層と第２結晶層との間に、ダイクロイックミラーを設けてもよい。この場合には、ダイクロイックミラーは、第２発光層２５から放出される第２光Ｌ２を透過し、第１発光層１５から放出される第１光Ｌ１を反射する。このダイクロイックミラーと同様の作用については、光透過電極４２の厚さ（Ｚ軸方向の長さ）と、第１接合部５２ａの厚さ（Ｚ軸方向の長さ）と、第２接合部５２ｂの厚さ（Ｚ軸方向の長さ）と、を調整することで実現してもよい。第１接合部５２ａの内部または第２接合部５２ｂの内部に、ダイクロイックミラーを設けてもよい。

接合層５２の材料は、ＳｉＯ_２に限定されず、別の誘電体であってもよい。接合層５２は、第１発光層１５から放出される第１光Ｌ１と、第２発光層２５から放出される第２光Ｌ２と、に対して透過性を有する材料、接合強度を確保できる材料、および絶縁性を有する材料を含んでいればよい。接合層５２の材料がＳｉＯ_２である場合には、ＳｉＯ_２の厚さ（Ｚ軸方向の長さ）が相対的に薄いと、第１積層体１０からの放熱性が相対的によい。

図１９（ａ）〜図１９（ｃ）は、第２の実施形態に係る別の半導体発光素子を例示する模式図である。
図１９（ａ）は、図１５（ａ）に表したＩ１−Ｉ２線断面図に相当する。

図１９（ｂ）に表したように、第１配線電極４６は、第２配線部分４６ｐを有する。 図１９（ａ）に表した半導体発光素子１２２では、図１５（ａ）〜図１５（ｄ）に表した半導体発光素子１２１に対して、第２電極７３と、接合層５２と、の間に、第１配線電極４６の第２配線部分４６ｐが配置される。言い換えれば、第２電極７３と、接合層５２と、の間には、第２透過部分４２ｑ（図１７（ｄ）参照）は配置されない。図１９（ｃ）に表したように、光透過電極４２は、第２透過部分４２ｑを有していない。

第２配線電極４７は、図１７（ａ）に関して前述したものと同様である。図１７（ａ）に表したように、第２配線電極４７は、第３配線部分４７ｕを有する。図１５（ａ）〜図１５（ｄ）に関して前述した半導体発光素子１２１における第１配線部分４７ｐは、図１９（ａ）に表した半導体発光素子１２２においては第３配線部分４７ｕに相当する。

実施形態によれば、第１結晶層をドライエッチングする際に、光透過電極４２をエッチングストップ層に使用することができる。実施形態によれば、光透過電極４２を加工しなくとも、第１接合部５２ａと第２接合部５２ｂとを直接接合で接合することができる。第２電極７３と、第２配線部分４６ｐと、の接触抵抗が比較的低い。第２電極７３と、第２配線部分４６ｐと、の密着性が比較的高い。

（第３の実施形態）
図２０（ａ）および図２０（ｂ）は、第３の実施形態に係る半導体発光素子の概略を表す模式的斜視図である。
図２０（ａ）は、第３の実施形態に係る半導体発光素子の構造の概略を表す模式的斜視図である。図２０（ｂ）は、第１発光層から放出される光の取り出し領域および第２発光層から放出される光の取り出し領域を表す模式的斜視図である。

図２０（ａ）および図２０（ｂ）に表した半導体発光素子１３０は、第１積層体１０と、第２積層体２０と、光透過電極４２と、第１配線電極４６と、第２配線電極４７と、反射電極５１と、接合層５２と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１と、第２半導体層１３と、第１発光層１５と、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、は、図１（ａ）および図１（ｂ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

第１配線電極４６は、第２半導体層１３と第３半導体層２１との間に設けられる。第１配線電極４６は、光透過電極４２と電気的に接続される。第１配線電極４６は、第２半導体層１３と非オーミック接触する。その他の構造は、図１４（ａ）および図１４（ｂ）に関して前述した半導体発光素子１２０の構造と同様である。

第１発光層１５から放出しＺ軸方向へ取り出される第１光Ｌ１においては、第１発光層１５の非発光領域１７ｃが生ずる。そのため、例えば図２０（ｂ）に表したように、第１光取り出し領域１７は、第１取り出し部分１７ａと、第２取り出し部分１７ｂと、を含む。第１取り出し部分１７ａは、Ｚ軸方向に対して垂直な平面（ＸＹ平面）内において第２取り出し部分１７ｂと離間する。

第２発光層２５から放出しＺ軸方向へ取り出される第２光Ｌ２においては、第１配線電極４６により陰２７ｃが生ずる。そのため、例えば図２０（ｂ）に表したように、第２光取り出し領域２７は、第３取り出し部分２７ａと、第４取り出し部分２７ｂと、を含む。第３取り出し部分２７ａは、Ｚ軸方向に対して垂直な平面（ＸＹ平面）内において第４取り出し部分２７ｂと離間する。

実施形態によれば、非発光領域１７ｃが生ずるため、第１光取り出し領域１７と第２光取り出し領域２７とを合わせることができる。これにより、光取り出し効率を向上させつつ、色割れをさらに抑制することができる。第１方向（この例ではＺ軸方向）に対して垂直な平面に投影したときの第１配線電極４６と第２配線電極４７との間のずれＤ１を相対的に小さくすると、色割れが相対的に抑制される。

図２１（ａ）〜図２１（ｄ）は、第３の実施形態に係る半導体発光素子を例示する模式図である。
図２２（ａ）および図２２（ｂ）は、第３の実施形態に係る半導体発光素子の要素を例示する模式的平面図である。

図２１（ａ）は、第３の実施形態に係る半導体発光素子を例示する模式的平面図である。図２１（ｂ）は、図２１（ａ）に表したＫ１−Ｋ２線断面図である。図２１（ｃ）は、図２１（ａ）に表したＭ１−Ｍ２線断面図である。図２１（ｄ）は、図２１（ａ）に表したＮ１−Ｎ２線断面図である。

図２１（ａ）〜図２１（ｄ）に表した半導体発光素子１３１は、第１積層体１０と、第２積層体２０と、光透過電極４２と、第１配線電極４６と、第２配線電極４７と、接合層５２と、反射電極５１と、絶縁層５３と、支持基板５５と、裏面電極５７と、第１電極７１と、第２電極７３と、第３電極７５と、を備える。
第１積層体１０は、第１半導体層１１と、第２半導体層１３と、第１発光層１５と、を含む。
第２積層体２０は、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、を含む。

第１半導体層１１と、第２半導体層１３と、第１発光層１５と、第３半導体層２１と、第４半導体層２３と、第２発光層２５と、反射電極５１と、絶縁層５３と、支持基板５５と、裏面電極５７と、は、図１（ａ）および図１（ｂ）に関して前述したものと同様である。これらの詳細な説明については、適宜省略する。

図２２（ａ）に表したように、光透過電極４２は、第１透過部分４２ｐと、第２透過部分４２ｑと、を有する。第２透過部分４２ｑは、第１方向に対して垂直な平面内で第１透過部分４２ｐと並ぶ。言い換えれば、第１方向に対して垂直な方向において、第２透過部分４２ｑは、第１透過部分４２ｐと並ぶ。図２１（ｃ）および図２１（ｄ）に表したように、第２電極７３と、接合層５２と、の間に、第２透過部分４２ｑが配置される。第２電極７３は、第２半導体層１３と電気的に接続される。

図２２（ｂ）に表したように、第１配線電極４６は、第１配線電極部４６ｓと、第２配線電極部４６ｔと、を有する。第１配線電極４６は、第２半導体層１３と第３半導体層２１との間に設けられる。第１配線電極４６は、光透過電極４２と電気的に接続される。第１配線電極４６は、第２半導体層１３と非オーミック接触する。その他の構造は、図１５（ａ）〜図１５（ｄ）に関して前述した半導体発光素子１２１の構造と同様である。

図２１（ａ）〜図２１（ｄ）に表した半導体発光素子１３１の製造方法の例について説明する。

図２１（ａ）〜図２１（ｄ）に表した半導体発光素子１３１の製造方法では、第１配線電極４６の形成方法が、図１５（ａ）〜図１５（ｄ）に関して前述した半導体発光素子１２１の第１配線電極４６の形成方法と異なる。その他の製造方法は、図１５（ａ）〜図１５（ｄ）に関して前述した半導体発光素子１２１の製造方法と同様である。

第１結晶層を成長させた後、第２半導体層１３に、ドライエッチング加工を施す。これにより、第２半導体層１３を露出させる。リフトオフ法にて、４００ｎｍの厚さのＴｉ／Ｐｔ／Ａｕを形成する。これにより、第１配線電極４６を形成する。第１配線電極４６は、光透過電極４２と電気的に接続される。第１配線電極４６は、露出した第２半導体層１３と接触する。第１配線電極４６の幅（第１配線電極幅Ｗ１）（図２２（ｂ）参照）は、例えば約１０μｍ程度である。

第１配線電極４６は、第２半導体層１３と非オーミック接触する。第１配線電極４６のコンタクト抵抗は、光透過電極４２のコンタクト抵抗よりも高い。第１配線電極４６が第２半導体層１３と非オーミック接触することと、第１配線電極４６のコンタクト抵抗が光透過電極４２のコンタクト抵抗よりも高いことと、については、両者の少なくともいずれかが成立していればよい。第１配線電極４６と第２半導体層１３との間においては、絶縁されていることがより望ましい。

第１方向（この例ではＺ軸方向）において、第１配線電極４６は、第２配線電極４７と実質的と重なる。これにより、第１光取り出し領域１７が、第２光取り出し領域２７と略一致する。そのため、光取り出し効率を向上させつつ、色割れを抑制することができる。

なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であればよい。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、発光層、電極、接合層、支持基板、反射電極、裏面電極、絶縁層、及び、積層体などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１積層体、 １１…第１半導体層、 １３…第２半導体層、 １３ｓ…第２半導体層面、 １５…第１発光層、 １５ａ…第１発光層領域、 １５ｂ…第１発光層外縁、 １７…第１光取り出し領域、 １７ａ…第１取り出し部分、 １７ｂ…第２取り出し部分、 １７ｃ…非発光領域、 ２０…第２積層体、 ２１…第３半導体層、 ２３…第４半導体層、 ２３ｓ…第４半導体層面、 ２５…第２発光層、 ２７…第２光取り出し領域、 ２７ａ…第３取り出し部分、 ２７ｂ…第４取り出し部分、 ２７ｃ…陰、 ３０…第３積層体、 ３１…第５半導体層、 ３３…第６半導体層、 ３５…第３発光層、 ４１…第１光透過電極、 ４１ａ…第１透過電極部分、 ４１ｂ…第２透過電極部分、 ４１ｃ…第１電極面、 ４１ｄ…第２電極面、 ４１ｐ…第１透過部分、 ４１ｑ…第２透過部分、 ４２…光透過電極、 ４２ｐ…第１透過部分、 ４２ｑ…第２透過部分、 ４３…第２光透過電極、 ４３ａ…第３透過電極部分、 ４３ｂ…第４透過電極部分、 ４３ｃ…第３電極面、 ４３ｐ…第３透過部分、 ４３ｑ…第４透過部分、 ４６…第１配線電極、 ４６ａ…第１配線領域、 ４６ｐ…第２配線部分、 ４６ｓ…第１配線電極部、 ４６ｔ…第２配線電極部、 ４７…第２配線電極、 ４７ａ…第２配線領域、 ４７ｐ…第１配線部分、 ４７ｑ…第１細線部、 ４７ｒ…第２細線部、 ４７ｓ…第３配線電極部、 ４７ｔ…第４配線電極部、 ５１…反射電極、 ５１ａ…反射電極領域、 ５１ｂ…反射電極外縁、 ５２…接合層、 ５２ａ…第１接合部、 ５２ｂ…第２接合部、 ５２ｃ…第１接合面、 ５２ｄ…第２接合面、 ５３…絶縁層、 ５４…第１接合層、 ５４ａ…第１接合部、 ５４ｂ…第２接合部、 ５４ｃ…第１絶縁層、 ５４ｄ…第２絶縁層、 ５４ｅ…第３絶縁層、 ５５…支持基板、 ５５ｓ…第１支持基板面、 ５５ｔ…第２支持基板面、 ５６…第２接合層、 ５６ａ…第３接合部、 ５６ｂ…第４接合部、 ５７…裏面電極、 ５７ａ…第１裏面パッド、 ５７ｂ…第２裏面パッド、 ５７ｃ…第３裏面パッド、 ５８ａ…第１貫通電極、 ５８ａａ…第１貫通電極部、 ５８ａｂ…第２貫通電極部、 ５８ｂ…第２貫通電極、 ５８ｂａ…第３貫通電極部、 ５８ｂｂ…第４貫通電極部、 ５８ｂｃ…第５貫通電極部、 ５８ｃ…第３貫通電極、 ５８ｃａ…第６貫通電極部、 ５８ｃｂ…第７貫通電極部、 ５８ｄ…第１端部電極、 ５８ｅ…第２端部電極、 ６１…第１電極、 ６１ａ…第１電極領域、 ６１ｐ…パッド部、 ６１ｑ…第１細線部、 ６１ｒ…第２細線部、 ６３…第２電極、 ６３ａ…第２電極領域、 ６５…第３電極、 ６５ａ…第３電極領域、 ６５ｐ…パッド部、 ６５ｑ…第１細線部、 ６５ｒ…第２細線部、 ６７…第４電極、 ６７ａ…第４電極領域、 ６９…第５電極、 ６９ａ…第５電極領域、 ７１…第１電極、 ７１ａ…第１電極領域、 ７１ｐ…パッド部、 ７１ｑ…第１細線部、 ７１ｒ…第２細線部、 ７３…第２電極、 ７３ａ…第２電極領域、 ７５…第３電極、 ７５ａ…第３電極領域、 １１０、１１１、１１２、１１３、１２０、１２１、１２２、１３０、１３１…半導体発光素子、 Ｌ１…第１光、 Ｌ２…第２光、 Ｌ３…第３光、 Ｗ１…第１配線電極幅、 Ｗ２…第１細線部幅、 Ｗ３…第２細線部幅、 Ｗ４…第１細線部幅、 Ｗ５…第２細線部幅

Claims (21)

1. 電極と、
   前記電極と第１方向に離間して設けられた第１半導体層と、前記第１半導体層と前記電極との間に設けられた第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層と、を含む第１積層体と、
   前記第２半導体層と前記電極との間に設けられた第３半導体層と、前記第３半導体層と前記電極との間に設けられた第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層と、を含む第２積層体と、
   前記第２半導体層と前記第３半導体層との間に設けられ、前記第２半導体層および前記第３半導体層とオーミック接触し前記第１発光層および前記第２発光層が放出する光を透過する第１光透過電極と、
   前記第２半導体層と前記第３半導体層との間に設けられ前記第１光透過電極と電気的に接続された第１配線電極と、
   を備えた半導体発光素子。
2. 前記電極は、前記第４半導体層とオーミック接触する請求項１記載の半導体発光素子。
3. 前記第１半導体層と電気的に接続された第１電極と、
   前記第２半導体層および前記第３半導体層と電気的に接続された第２電極と、
   をさらに備え、
   前記第１光透過電極は、
   前記第２半導体層と前記第３半導体層との間に設けられた第１透過部分と、
   前記第１方向に対して垂直な方向において前記第１透過部分と並ぶ第２透過部分と、
   を有し、
   前記第１電極と前記第１発光層との間に前記第１半導体層が配置され、
   前記第２電極と前記第３半導体層との間に前記第２透過部分が配置された請求項１または２に記載の半導体発光素子。
4. 前記第１方向に対して垂直な方向において、前記第２電極は、前記電極と離間して設けられた請求項３記載の半導体発光素子。
5. 前記第１方向において、前記第１電極の少なくとも一部は、前記第１配線電極と重なる請求項３または４に記載の半導体発光素子。
6. 前記電極と、前記第４半導体層と、前記第２発光層と、を前記第１方向に貫通し前記第２半導体層および前記第３半導体層と電気的に接続された第１貫通電極と、
   前記第１貫通電極と前記第４半導体層との間、及び、前記第１貫通電極と前記第２発光層との間に設けられた第１絶縁層と、
   前記電極と、前記第２積層体と、前記第１光透過電極と、前記第２半導体層と、前記第１発光層と、を前記第１方向に貫通し前記第１半導体層と電気的に接続された第２貫通電極と、
   前記第２貫通電極と前記第２積層体との間、前記第２貫通電極と前記第１光透過電極との間、前記第２貫通電極と前記第２半導体層との間、及び、前記第２貫通電極と前記第１発光層との間に設けられた第２絶縁層と、
   をさらに備えた請求項１または２に記載の半導体発光素子。
7. 前記第１半導体層と前記第１方向に離間して設けられた第５導電形の第５半導体層と、前記第５半導体層と前記第１半導体層との間に設けられ前記第５導電形とは異なる第６導電形の第６半導体層と、前記第５半導体層と前記第６半導体層との間に設けられた第３発光層と、を含む第３積層体と、
   前記第１半導体層と前記第６半導体層との間に設けられ、前記第１半導体層および前記第６半導体層とオーミック接触し前記第１発光層、前記第２発光層および前記第３発光層が放出する光を透過する第２光透過電極と、
   前記第１半導体層と前記第６半導体層との間に設けられ前記第２光透過電極と電気的に接続された第２配線電極と、
   をさらに備えた請求項１または２に記載の半導体発光素子。
8. 前記第１方向において、前記第１配線電極の少なくとも一部は、前記第２配線電極と重なる請求項７記載の半導体発光素子。
9. 前記第５半導体層と電気的に接続された第３電極と、
   前記第１半導体層および前記第６半導体層と電気的に接続された第４電極と、
   前記第２半導体層および前記第３半導体層と電気的に接続された第５電極と、
   をさらに備え、
   前記第１光透過電極は、
   前記第２半導体層と前記第３半導体層との間に設けられた第１透過部分と、
   前記第１方向に対して垂直な方向において前記第１透過部分と並ぶ第２透過部分と、
   を有し、
   前記第２光透過電極は、
   前記第１半導体層と前記第６半導体層との間に設けられた第３透過部分と、
   前記第１方向に対して垂直な方向において前記第３透過部分と並ぶ第４透過部分と、
   を有し、
   前記第３電極と前記第３発光層との間に前記第５半導体層が配置され、
   前記第４電極と前記第１半導体層との間に前記第４透過部分が配置され、
   前記第５電極と前記第３半導体層との間に前記第２透過部分が配置された請求項７または８に記載の半導体発光素子。
10. 前記第１方向に対して垂直な方向において、前記第４電極および前記第５電極は、前記電極と離間して設けられた請求項９記載の半導体発光素子。
11. 前記第１方向において、前記第３電極の少なくとも一部は、前記第２配線電極と重なる請求項９または１０に記載の半導体発光素子。
12. 前記第２発光層は、前記第１発光層が放出する光とは異なる光を放出する請求項１〜１１のいずれか１つに記載の半導体発光素子。
13. 電極と、
    前記電極と第１方向に離間して設けられた第１半導体層と、前記第１半導体層と前記電極との間に設けられた第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第１発光層と、を含む第１積層体と、
    前記第２半導体層と前記電極との間に設けられた第３半導体層と、前記第３半導体層と前記電極との間に設けられた第４半導体層と、前記第３半導体層と前記第４半導体層との間に設けられた第２発光層と、を含む第２積層体と、
    前記第２半導体層と前記第３半導体層との間に設けられ前記第１発光層および前記第２発光層が放出する光を透過する接合層と、
    前記第２半導体層と前記第３半導体層との間に設けられた第１配線電極と、
    前記第２半導体層と前記接合層との間に設けられ、前記第２半導体層とオーミック接触し前記第１配線電極と電気的に接続され、前記第１発光層および前記第２発光層が放出する光を透過する光透過電極と、
    を備えた半導体発光素子。
14. 前記電極は、前記第４半導体層とオーミック接触する請求項１３記載の半導体発光素子。
15. 前記第２半導体層と前記第３半導体層との間に設けられ前記第３半導体層とオーミック接触する第２配線電極をさらに備えた請求項１３または１４に記載の半導体発光素子。
16. 前記第１方向において、前記第１配線電極の少なくとも一部は、前記第２配線電極と重なる請求項１５記載の半導体発光素子。
17. 前記第１半導体層と電気的に接続された第１電極と、
    前記第２半導体層と電気的に接続された第２電極と、
    前記第３半導体層と電気的に接続された第３電極と、
    をさらに備え、
    前記第２配線電極は、第１配線部分を有し、
    前記光透過電極は、
    前記第２半導体層と前記接合層との間に設けられた第１透過部分と、
    前記第１方向に対して垂直な方向において前記第１透過部分と並ぶ第２透過部分と、
    を有し、
    前記第１電極と前記第１発光層との間に前記第１半導体層が配置され、
    前記第２電極と前記接合層との間に前記第２透過部分が配置され、
    前記第３電極と前記第３半導体層との間に前記第１配線部分が配置された請求項１５または１６に記載の半導体発光素子。
18. 前記第１半導体層と電気的に接続された第１電極と、
    前記第２半導体層と電気的に接続された第２電極と、
    前記第３半導体層と電気的に接続された第３電極と、
    をさらに備え、
    前記第１配線電極は、第２配線部分を有し、
    前記第２配線電極は、第３配線部分を有し、
    前記第１電極と前記第１発光層との間に前記第１半導体層が配置され、
    前記第２電極と前記接合層との間に前記第２配線部分が配置され、
    前記第３電極と前記第３半導体層との間に前記第３配線電極部分が配置された請求項１５または１６に記載の半導体発光素子。
19. 前記第１方向に対して垂直な方向において、前記第２電極および前記第３電極は、前記電極と離間して設けられた請求項１７または１８に記載の半導体発光素子。
20. 前記第１方向において、前記第１電極の少なくとも一部は、前記第１配線電極と重なる請求項１７〜１９のいずれか１つに記載の半導体発光素子。
21. 前記第２発光層は、前記第１発光層が放出する光とは異なる光を放出する請求項１３〜２０のいずれか１つに記載の半導体発光素子。

Images