JP2021534573A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2021534573A
JP2021534573A JP2021506717A JP2021506717A JP2021534573A JP 2021534573 A JP2021534573 A JP 2021534573A JP 2021506717 A JP2021506717 A JP 2021506717A JP 2021506717 A JP2021506717 A JP 2021506717A JP 2021534573 A JP2021534573 A JP 2021534573A
Authority
JP
Japan
Prior art keywords
light emitting
pattern
penetration
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021506717A
Other languages
English (en)
Inventor
ミン ジャン，ジョン
ヨン キム，チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2021534573A publication Critical patent/JP2021534573A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

発光装置は、第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、及び第１透明電極を含む第１発光部と、前記第１発光部上に配置され、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び第２透明電極を含む第２発光部と、前記第２発光部上に配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層、及び第３透明電極を含む第３発光部と、前記第１及び第２発光部の間に配置され、接着性、電気伝導性を有する第１接続パターンを含む第１接着層と、前記第２及び第３発光部の間に配置され、前記第２及び第３発光部を接着させ、接着性、電気伝導性を有する第２接続パターンを有する第２接着層と、を含み、前記第３発光部は、前記第２接着層の第２接続パターンの一部を露出させるメサ構造体を有する。【選択図】図１ｃ

Description

本発明は、発光装置に関するもので、より詳細には、複数の発光層が積層された発光装置に関するものである。
発光ダイオードは、無機の光源としては、表示装置、車両用ランプ、一般照明のような様々な分野に多様に利用されている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所があり、既存の光源を迅速に代替している。
特に、表示装置は、一般的に青、緑、および赤の混色を利用して、様々な色を実現する。表示装置の各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらのサブピクセルの色を使用して、特定のピクセルの色が定められ、これらのピクセルの組み合わせによって画像が表示される。
発光ダイオードは、表示装置でバックライト光源として主に使用されてきた。しかし、最近、発光ダイオードを利用して直接画像を表示する次世代ディスプレイとしてマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）が開発されている。
本願発明が解決しようとする課題は、軽くて薄くコンパクトな特徴を有する発光装置を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないもう一つの課題は、以下の記載から当業者に明確に理解することができるだろう。
解決しようとする課題を達成するために、本発明の実施形態に係る発光装置は、第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、及び第１透明電極を含む第１発光部と、前記第１発光部上に配置され、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び第２透明電極を含む第２発光部と、前記第２発光部上に配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層、及び第３透明電極を含む第３発光部と、前記第１及び第２発光部の間に配置され、接着性、電気伝導性を有する第１接続パターンを含む第１接着層と、前記第２及び第３発光部の間に配置され、前記第２及び第３発光部を接着させ、接着性、電気伝導性を有する第２接続パターンを有する第２接着層と、を含み、前記第３発光部は、前記第２接着層の第２接続パターンの一部を露出させるメサ構造体を有する。
実施形態によれば、前記発光装置は、前記第１乃至第３透明電極と電気的に接続されている共通電極パッド、前記第１ｎ型半導体層と電気的に接続される第１電極パッドと、前記第２ｎ型半導体層と電気的に接続される第２電極パッドと、前記第３ｎ型半導体層と電気的に接続される第３電極パッドをさらに含んでもよい。
実施形態によれば、前記第１及び第２発光部それぞれは、平面的に長方形の構造を有し、前記発光装置の第１〜第４のコーナーにそれぞれ対応する第１〜第４の領域を有し、前記第３発光部は平面的に長方形の構造を有し、前記第２及び第３コーナーに対応する部分において切断部を有してもよい。
実施形態によれば、第２接続パターンは、前記第３発光部によって公開されている前記第２コーナー及び前記第３コーナーに対応する位置で前記第３発光部によって露出されてもよい。
実施形態によれば、前記第１電極パッドは、前記第３発光部の外側壁と前記第２発光部の外側壁の間に配置され、前記第２電極パッドは、前記第３発光部の外側壁と前記第２発光部の外側壁間に配置されてもよい。
実施形態によると、前記第３発光部の前記切断部の前記距離は、前記発光装置の前記第１コーナーおよび前記第４コーナーに対応する２つの反対のコーナー間の前記第３発光部の距離よりも短くてもよい。
実施形態によれば、前記発光装置は、前記第１〜第３透明電極のそれぞれと前記共通電極パッドを電気的に接続する第１貫通構造体、前記第１ｎ型半導体層と前記第１電極パッドを電気的に接続する第２貫通構造体、および前記第２ｎ型半導体層と前記第２電極パッドを電気的に接続する第３貫通構造体をさらに含んでもよい。
実施形態によれば、前記第１貫通構造体は、前記第１透明電極と前記第１接続パターンを電気的に接続する第１貫通パターン、前記第２透明電極と前記第２接続パターンを電気的に接続する第２貫通パターン、及び前記第３透明電極と前記共通電極パッドを電気的に接続する第３貫通パターンを含んでもよい。
実施形態によれば、前記第１貫通構造体は、前記第２接続パターンと前記第３透明電極を電気的に接続する第４貫通パターン含み、前記第２接続パターンは、前記第２及び第４貫通パターンの間では、前記第２及び第４貫通パターンを電気的に接続し、前記第１接続パターンは、前記第１貫通パターンと前記第２透明電極の間に配置され、前記第１貫通パターンと前記第２透明電極を電気的に接続してもよい。
実施形態によれば、前記発光装置は、前記第２貫通パターンの外側壁を覆って前記第２ｎ型半導体層上に延長する第１絶縁層、及び前記第３貫通パターンの外側壁を覆う第２絶縁層をさらに含んでもよい。
実施形態によると、第１貫通パターンは下部に比べて幅が広い上部を含み、前記第１接続パターンは、前記上部に接続してもよい。
実施形態によると、前記第２貫通構造体は、前記第１ｎ型半導体層と前記第１接続パターンを電気的に接続する第１貫通パターン、前記第１接続パターンと前記第２接続パターンを電気的に接続する第２貫通パターン、及び前記第２接続パターンと前記第１電極パッドを電気的に接続する第３貫通パターンを含んでもよい。
実施形態によれば、前記第３貫通パターンは、前記第２発光部の外側壁と前記第３発光部の外側壁の間に配置されてもよい。
実施形態によれば、前記発光装置は、前記第２接続パターン上に配置され、前記第３貫通パターンを覆い、前記第３ｎ型半導体層の上面と同一平面に上部面を有するパッシベーション層をさらに含んでもよい。
実施形態によれば、前記第１接続パターンは、前記第１貫通パターンの外側に延長された延長部を有し、前記第２貫通パターンは、前記第１接続パターンの延長部に接続されることができる。
実施形態によれば、前記第１貫通パターンの中心を通る第１垂直中心軸は、前記第２貫通パターンの中心を通る第２垂直中心軸から水平方向に離隔されることができる。
実施形態によれば、前記第３貫通構造体は、前記第２ｎ型半導体層と前記第２接続パターンを電気的に接続する第１貫通パターン、及び前記第２接続パターンと前記第２電極パッドを電気的に接続する第２貫通パターンを含んでもよい。
実施形態によると、前記第２貫通パターンは、前記第３発光部の外側壁と前記第２発光部の外側壁の間に配置されてもよい。
実施形態によれば、前記発光装置は、前記第２接続パターンで前記第２貫通パターンを囲み、前記第３ｎ型半導体層の上面と同一平面に上部面を有するパッシベーション層をさらに含んでもよい。
実施形態によれば、前記発光装置は、前記第１透明電極及び第１接着層との間に配置される第１カラーフィルタ、及び前記第２接着層と前記第３透明電極の間に配置される第２カラーフィルタをより含んでもよい。
実施形態によれば、前記第１カラーフィルタと第２カラーフィルタは、それぞれ電気経路を提供するための少なくとも一つの貫通孔を有してもよい。
実施形態によれば、前記第１接続パターンは、前記第１接着層と同じ高さに位置することができ、前記第２接続パターンは、前記第２接着層と同じ高さに位置してもよい。
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
本発明の実施形態に係る発光装置は、第１発光部、第２発光部、及び第３発光部を貫通する貫通パターンと、第１〜第３発光部を共通電極パッド、第１電極パッド、第２電極パッド、及び第３電極パッドと電気的に接続する第１接着層及び第２接着層内に配置されている接続パターンを含む。この形式において、第１〜第３発光部のそれぞれがメサ構造体を含むように形成する場合よりも広い発光面積が有することができる。また、第１〜第３発光部が貫通パターンおよび接続パターンを用いずに、共通電極パッド、第１電極パッド、第２電極パッド、及び第３電極パッドと電気的に直線的に接続する場合よりも、製造工程の難易度を減らすことができる。
本発明の一実施形態に係る発光装置を説明するための平面図である。 本発明の一実施形態に係る発光装置を説明するための平面図である。 図１ａの発光装置をＡ−Ａ’で切断した断面図である。 図１ａの発光装置をＡ−Ａ’で切断した断面図である。 本発明の他の実施形態に係る発光装置を説明するための断面図である。 本発明の他の実施形態に係る発光装置を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。 本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。
本発明の構成と効果を十分に理解するために、添付した図面を参照して、本発明の好ましい実施形態を説明する。しかし、本発明は、以下で開示されている実施形態に限定されるものではなく、様々な形で実装することができ、様々な変更を加えることができる。
また、本発明の実施形態で使用される用語は、別の方法で定義されていない限り、当該技術分野における通常の知識を有する者に一般的に知られている意味で解釈されてもよい。
以下、図面を参照して、本発明の実施形態に係る発光装置について詳細に説明する。
図１ａ及び図１ｂは、本発明の一実施形態に係る発光装置を説明するための平面図かけて、図１ｃは、図１ａの発光装置をＡ−Ａ’で切断した断面図である。
図１ａ〜図１ｃを参照すると、発光装置は、基板（１００）上に垂直に積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）を含んでもよい。
基板（１００）は、窒化ガリウム系半導体層を成長させてもよい基板（１００）に、サファイア（Ａｌ２Ｏ３）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、ガリウム酸化物（Ｇａ２Ｏ３）、またはシリコンを含んでもよい。また、基板（１００）は、パターニングされたサファイア基板であってもよい。
基板（１００）の一面は、第１発光部（ＬＥ１）と接し、一面に対向する他の面は、発光装置の光取り出し面であってもよい。他の実施形態では、基板（１００）は除去されてもよい。この場合には、基板（１００）と向き合う第１発光部（ＬＥ１）の一面が発光装置の光取り出し面であってもよい。光取り出し面が基板（１００）の他面または第１発光部（ＬＥ１）の一面である場合には、第１発光部（ＬＥ１）の波長が最も短く、第２発光部（ＬＥ２）の波長は、第１発光部（ＬＥ１）の波長よりも長く、第３発光部（ＬＥ３）の波長よりも短く、第３発光部（ＬＥ３）の波長が最も長くてもよい。例えば、第１発光部（ＬＥ１）は、青色光を発光させ、第２発光部（ＬＥ２）は、緑色光を発光させ、第３発光部（ＬＥ３）は、赤色光を発光させてもよい。しかし、本発明は必ずしもこれに限定されるものではない。例えば、第１発光部（ＬＥ１）が第２発光部（ＬＥ２）または第３発光部（ＬＥ３）よりも長い波長の光を放出することができ、第２発光部（ＬＥ２）が第３発光部（ＬＥ３）よりも長い波長の光を放出してもよい。例えば、第１発光部（ＬＥ１）は緑色光を発光させ、第２発光部（ＬＥ２）は、青色光を発光させ、第３発光部（ＬＥ３）は、赤色光を発光させてもよい。
基板（１００）は、平面的に長方形の構造を有し、長方形の構造の角の各々は、第１領域（ＡＲ１）、第２領域（ＡＲ２）、第３領域（ＡＲ３）、及び第４の領域（ＡＲ４）としてもよい。第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）は、実質的に同じ大きさの発光面積と同様の積層構造を有し、第３発光部（ＬＥ３）は、第１発光部（ＬＥ１）または第２発光部（ＬＥ２）の発光面積よりも小さいサイズの発光面積を有してもよい。第１発光部（ＬＥ１）の透明電極（１０８）と第２発光部（ＬＥ２）の透明電極（２０８）は、異なるサイズの面積を有してもよい。第３発光部（ＬＥ３）は、第２領域（ＡＲ２）及び第３領域（ＡＲ３）のそれぞれの角がエッチングされたメサ（ｍｅｓａ）構造を有してもよい。第３発光部が第２領域（ＡＲ２）及び第３領域（ＡＲ３）が切断されたメサ構造体を有することにより、平面視において、第３発光部（ＬＥ３）の発光面積が第１発光部（ＬＥ１）の発光面積と第２発光部（ＬＥ２）の発光面積よりも小さくてもよい。一方、第３発光部（ＬＥ３）のエッチングされた側面は、傾斜面を有してもよい。
図１ａに示された実施形態によると、第３発光部（ＬＥ３）において、第２領域（ＡＲ２）及び第３領域（ＡＲ３）は隣接するコーナーであってもよい。第２領域（ＡＲ２）及び第３領域（ＡＲ３）との間の第３発光部（ＬＥ３）の距離（ＤＴ１）が第１領域（ＡＲ１）及び第４領域（ＡＲ４）を含む第３発光部（ＬＥ３）の距離（ＤＴ２）より短くてもよい。このとき、第２領域（ＡＲ２）及び第３領域（ＡＲ３）との間の第３発光部（ＬＥ３）の距離（ＤＴ１）及び第１領域（ＡＲ１）及び第４領域（ＡＲ４）を含む第３発光部（ＬＥ３）の距離（ＤＴ２）は最短距離で定義される。
図１ｂに示された実施形態によると、第３発光部（ＬＥ３）において、第２領域（ＡＲ２）及び第３領域（ＡＲ３）は、互いに対向するコーナーであってもよい。第２領域（ＡＲ２）と第３領域（ＡＲ３）との間の第３発光部（ＬＥ３）の距離（ＤＴ１）が第１領域（ＡＲ１）及び第４領域（ＡＲ４）を含む第３発光部（ＬＥ３）の対角方向の距離（ＤＴ２）より短くてもよい。このとき、第２領域（ＡＲ２）及び第３領域（ＡＲ３）との間の第３発光部（ＬＥ３）の距離（ＤＴ１）及び第１領域（ＡＲ１）及び第４領域（ＡＲ４）を含む第３発光部（ＬＥ３）の対角方向の距離（ＤＴ２）は最短距離で定義される。
一実施形態によると、第２領域（ＡＲ２）及び第３領域（ＡＲ３）で第３発光部（ＬＥ３）の外側壁が第２発光部（ＬＥ２）の外側壁に対して内側に配置されてもよい。すなわち、第２領域（ＡＲ２）及び第３領域（ＡＲ３）において、後続して説明される第５接続パターン（３１４）及び第６接続パターン（３１６）が第３発光部（ＬＥ３）の外側壁によって露出されてもよい。
第１発光部（ＬＥ１）は、垂直積層された第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）を含んでもよい。第２発光部（ＬＥ２）は、順次に積層された第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を含んでもよい。第３発光部（ＬＥ３）は順次に積層された第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、及び第３ｎ型半導体層（３０２）を含んでもよい。
一実施形態によると、第１ｎ型半導体層（１０２）、第２ｎ型半導体層（２０２）、及び第３ｎ型半導体層（３０２）のそれぞれは、Ｓｉがドープされた窒化ガリウム系半導体層であってもよい。第１ｐ型半導体層（１０６）、第２ｐ型半導体層（２０６）、及び第３ｐ型半導体層（３０６）のそれぞれは、Ｍｇがドープされた窒化ガリウム系半導体層であってもよい。第１活性層（１０４）、第２活性層（２０４）、及び第３活性層（３０４）のそれぞれは、多重量子井戸（ＭＱＷ、ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）構造を含むことができ、所望のピーク波長の光を放出するように、その組成比が決定されている。第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）のそれぞれは、酸化亜鉛ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、酸化インジウム錫ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、亜鉛ドープした酸化インジウム錫ＺＩＴＯ（Ｚｉｎｃ−ｄｏｐｅｄ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化亜鉛インジウムＺＩＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、酸化ガリウムインジウムＧＩＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、酸化亜鉛錫ＺＴＯ（Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、フッ化された酸化スズＦＴＯ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ガリウムがドープされた酸化亜鉛ＧＺＯ（Ｇａｌｌｉｕｍ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、アルミニウムがドープされた酸化亜鉛ＡＺＯ（Ａｌｕｍｉｎｉｕｍ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）などのような透明酸化物層に形成されてもよい。
発光装置は、第３発光部（ＬＥ３）上に配置される共通電極パッド（ＣＥＬ）、第１電極パッド（ＥＬ１）、第２電極パッド（ＥＬ２）、及び第３電極パッド（ＥＬ３）をさらに含んでもよい。
共通電極パッド（ＣＥＬ）は、第１領域（ＡＲ１）において第１発光部（ＬＥ１）の第１ｐ型半導体層（１０６）、第２発光部（ＬＥ２）の第２ｐ型半導体層（２０６）、及び第３発光部（ＬＥ３）の第３ｐ型半導体層（３０６）と電気的に接続してもよい。第１電極パッド（ＥＬ１）は、第２領域（ＡＲ２）で第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）と電気的に接続してもよい。第２電極パッド（ＥＬ２）は、第３領域（ＡＲ３）で第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と電気的に接続してもよい。第３電極パッド（ＥＬ３）は、第４領域（ＡＲ４）で第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）と電気的に接続してもよい。
これとは違って、第１領域（ＡＲ１）の共通電極パッド（ＣＥＬ）は、第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）、及び第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）と電気的に接続してもよい。第２領域（ＡＲ２）の第１電極パッド（ＥＬ１）は、第１発光部（ＬＥ１）のｐ型半導体層（１０６）と電気的に接続され、第３領域（ＡＲ３）の第２電極パッド（ＥＬ２）は、第２発光部（ＬＥ２）の第２ｐ型半導体層（２０６）と電気的に接続され、第４の領域（ＡＲ４）の第３電極パッド（ＥＬ３）は、第３発光部（ＬＥ３）の第３ｐ型半導体層（３０６）と電気的に接続してもよい。
第２発光部（ＬＥ２）上で、第３発光部（ＬＥ３）の第２領域（ＡＲ２）のコーナー及び第３領域（ＡＲ３）のコーナーそれぞれが除去された部分を覆うパッシベーション層（ＰＡ）が提供されてもよい。パッシベーション層（ＰＡ）は、ＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳＯＧ（Ｓｉｌｉｃｏｎ Ｏｎ Ｇｌａｓｓ）、エポキシ、ポリイミド、ＳＵ８、またはＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｅｎｅ）などを含んでもよい。特に、パッシベーション層（ＰＡ）は、Ｓｉを含む酸化層または窒化層を含んでもよい。
一実施形態において、発光装置は、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）の間に配置される第１カラーフィルタ（ＣＦ１）、第１接着層（ＡＤ１）、及び第２接着層（ＡＤ２）をさらに含むことができ、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）との間に配置される第２カラーフィルタ（ＣＦ２）及び第３接着層（ＡＤ３）をさらに含んでもよい。特定の実施形態において、第１カラーフィルタ（ＣＦ１）及び第２カラーフィルタ（ＣＦ２）は省略されてもよい。第１カラーフィルタ（ＣＦ１）は、第１発光部（ＬＥ１）の第１透明電極（１０８）に隣接して配置され、第１カラーフィルタ（ＣＦ１）上に第１接着層（ＡＤ１）が配置される。第１接着層（ＡＤ１）は、第２接着層（ＡＤ２）と接着して、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）を相互に接着させてもよい。また、第２カラーフィルタ（ＣＦ２）は、第３発光部（ＬＥ３）の第３透明電極（３０８）に隣接して配置され、第３接着層（ＡＤ３）は、第２発光部（ＬＥ２）及び第２カラーフィルタ（ＣＦ２）の間を接着して、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）を相互に接着させてもよい。図示されていないが、第２カラーフィルタ（ＣＦ２）と第３接着層（ＡＤ３）との間に第４接着層がさらに設けられてもよい。
第１カラーフィルタ（ＣＦ１）及び第２カラーフィルタ（ＣＦ２）それぞれはＴｉＯ２とＳｉＯ２が交互積層された構造を有するＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を含んでもよい。一例として、第１カラーフィルタ（ＣＦ１）及び第２カラーフィルタ（ＣＦ２）は、ＴｉＯ２とＳｉＯ２の成分比と交代積層される順序と数量が互いに異なってもよい。第１接着層（ＡＤ１）及び第２接着層（ＡＤ２）は、電気絶縁性であり、光透過特性を有する接着層であり、例えば、ＳＯＧ（Ｓｉｌｉｃｏｎ Ｏｎ Ｇｌａｓｓ）、エポキシ、ポリイミド、ＳＵ８、またはＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｅｎｅ）などの物質を含んでもよい。
発光装置は、第１領域（ＡＲ１）において、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）を共通電極パッド（ＣＥＬ）と電気的に接続する第１貫通構造体（ＴＶＰ１）をさらに含んでもよい。以下では、説明されている「第１」、「第２」、「第３」、「第４」、「第５」、「第６」、「第７」、「第８」、および「第９」は、単にパターンを区別するための序数として使用されるものであり、それらの説明の順序は、連続的でなくてもよい。
第１貫通構造体（ＴＶＰ１）は、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、第３発光部（ＬＥ３）のそれぞれを貫通して、第１透明電極（１０８）、第２透明電極（２０８）、第３透明電極（３０８）との間を電気的に接続する貫通パターン（１１２、２１４、３１０、３２０）と、第１接着層（ＡＤ１）、第２接着層（ＡＤ２）、及び第３接着層（ＡＤ３）それぞれを貫通し、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）と、直接または貫通パターン（１１２、２１４、３１０、３２０）を介して間接的に電気的に接続されている接続パターン（１１６、２１０、３１２）を含んでもよい。
一実施形態によると、第１貫通構造体（ＴＶＰ１）は、第１カラーフィルタ（ＣＦ１）を貫通し、第１透明電極（１０８）と電気的に接触する第１貫通パターン（１１２）と、第１接着層（ＡＤ１）及び第２接着層（ＡＤ２）を貫通し、第１貫通パターン（１１２）と第２透明電極（２０８）との間を電気的に接続する第１接続パターン（１１６）及び第３接続パターン（２１０）と、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を貫通し、第２透明電極（２０８）と電気的に接触する第３貫通パターン（２１４）と、第３接着層（ＡＤ３）を貫通し、第３貫通パターン（２１４）と電気的に接続する第４接続パターン（３１２）と、第２カラーフィルタ（ＣＦ２）を貫通し、第４接続パターン（３１２）と第３透明電極（３０８）との間を電気的に接続する第６貫通パターン（３１０）と、第３ｐ型半導体層（３０６）、第３活性層（３０４）、及び第３ｎ型半導体層（３０２）を貫通して第３透明電極（３０８）と共通電極パッド（ＣＥＬ）の間を電気的に接続する第７貫通パターン（３２０）を含んでもよい。一実施形態によると、第１カラーフィルタ（ＣＦ１）は、第１貫通パターン（１１２）の外側壁を囲って配置されてもよい。第２カラーフィルタ（ＣＦ２）は、第６貫通パターン（３１０）の外側壁を囲って配置されてもよい。
第１貫通構造体（ＴＶＰ１）の第１貫通パターン（１１２）、第３貫通パターン（２１４）、第６貫通パターン（３１０）、及び第７貫通パターン（３２０）のそれぞれは、Ｔｉ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｕ、ＴｉＷ、Ｍｏなどからなる群から選択された少なくとも一つを含んでもよい。第１貫通構造体（ＴＶＰ１）の第１接続パターン（１１６）、第３接続パターン（２１０）、及び第４接続パターン（３１２）のそれぞれは、接着特性を有し、導電性を有する、例えばＳｎ、Ｉｎなどの低融点金属を含んでもよい。このとき、第１接続パターン（１１６）及び第３接続パターン（２１０）が実質的に同一の物質を含む場合には、第１接続パターン（１１６）と第３接続パターン（２１０）とが区別されなくてもよい。また、第１貫通パターン（１１２）、第３貫通パターン（２１４）、及び第７貫通パターン（３２０）のそれぞれは、下部に行くほど小さな幅を有するように傾斜面を有してもよい。一方、第６貫通パターン（３１０）は、下部に行くほど広がる幅を持つように傾斜面を有してもよい。
一実施形態によると、第１貫通パターン（１１２）の一面は、第１透明電極（１０８）と電気的に接触し、第１貫通パターン（１１２）の他の面は、第１接続パターン（１１６）及び第３接続パターン（２１０）を介して第２透明電極（２０８）と電気的に接続してもよい。第２透明電極（２０８）は、第３貫通パターン（２１４）の一面と電気的に接触し、第３貫通パターン（２１４）の他の面は、第４接続パターン（３１２）と電気的に接触する。第４接続パターン（３１２）は、第６貫通パターン（３１０）を介して第３透明電極（３０８）の一面と電気的に接続してもよい。第３透明電極（３０８）の他の面は、第７貫通パターン（３２０）によって共通電極パッド（ＣＥＬ）と電気的に接触してもよい。この場合には、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）のそれぞれは、エッチングされず、第１発光部（ＬＥ１）、第１接着層（ＡＤ１）、第２接着層（ＡＤ２）、第２発光部（ＬＥ２）、第３接着層（ＡＤ３）、及び第３発光部（ＬＥ３）を貫通する貫通パターンと接続パターンを介して相互に電気的に接続される。これにより、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）が貫通パターン（１１２，２１４，３１０，３２０）または接続パターン（１１６，２１０，３１２）と接触する接触面積を増加させることができ、発光装置の電気的信頼性を向上させることができる。
第１貫通構造体（ＴＶＰ１）において、第１貫通パターン（１１２）は、第１領域（ＡＲ１）の第１透明電極（１０８）に対して配置されて、第１接続パターン（１１６）は、第１貫通パターン（１１２）に対して整列するように配置されてもよい。第３貫通パターン（２１４）は、第１領域（ＡＲ１）の第２透明電極（２０８）に対して配置され、第１接続パターン（１１６）に整列するように配置されてもよい。第４接続パターン（３１２）は、第３貫通パターン（２１４）に配置され、第６貫通パターン（３１０）は、第４接続パターン（３１２）に整列するように配置されてもよい。第７貫通パターン（３２０）は、第１領域（ＡＲ１）の第３透明電極（３０８）に対して整列し、共通電極パッド（ＣＥＬ）が形成される位置に対して整列されて配置されてもよい。
一方、発光装置は、第３貫通パターン（２１４）の外側壁を囲む第２絶縁層（２１２）をさらに含んでもよい。第２絶縁層（２１２）は、第２ｎ型半導体層（２０２）、第２活性層（２０４）、及び第２ｐ型半導体層（２０６）と第３貫通パターン（２１４）との間を絶縁させてもよい。第２絶縁層（２１２）は、光透過率が高く、電気的に絶縁特性を有する、例えばＳｉＯ２またはＳｉ３Ｎ４等を含んでもよい。図示されたように、第２絶縁層（２１２）は、第２ｎ型半導体層（２０２）の上部に延長してもよいし、第３貫通パターン（２１４）の外側壁のみを囲んでもよい。
また、発光装置は、第７貫通パターン（３２０）の外側壁を囲む第３絶縁層（３１８）をさらに含んでもよい。第３絶縁層（３１８）は、第３ｎ型半導体層（３０２）、第３活性層（３０４）、及び第３ｐ型半導体層（３０６）と第７貫通パターン（３２０）との間を絶縁させてもよい。第３絶縁層（３１８）は、光透過率が高く、電気的に絶縁特性を有する、例えばＳｉＯ２またはＳｉ３Ｎ４等を含んでもよい。第３絶縁層（３１８）は、第７貫通パターン（３２０）の外側壁のみ包み込むように示されているが、第３絶縁層（３１８）は、第３ｎ型半導体層（３０２）の上部に延長されてもよい。
発光装置は、第２領域（ＡＲ２）において、ｎ型半導体層（１０２）と電気的に接続する第２貫通構造体（ＴＶＰ２）をさらに含んでもよい。
第２貫通構造体（ＴＶＰ２）は、第１発光部（ＬＥ１）のｎ型半導体層（１０２）と電気的に接続され、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）、第１接着層（ＡＤ１）、第２接着層（ＡＤ２）、及び第３接着層（ＡＤ３）を貫通する貫通パターン（１１４、２１６、３２２）と、貫通パターン（１１４、２１６、３２２）と電気的に接続されている接続パターン（１１８、３１４）を含んでもよい。
一実施形態によると、第２貫通構造体（ＴＶＰ２）は、第１活性層（１０４）、ｐ型半導体層（１０６）、第１透明電極（１０８）および第１カラーフィルタ（ＣＦ１）を貫通し、ｎ型半導体層（１０２）と電気的に接触する第２貫通パターン（１１４）と、第１接着層（ＡＤ１）を貫通し、第２貫通パターン（１１４）と電気的に接する第２接続パターン（１１８）と、第２接着層（ＡＤ２）、第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を貫通し、第２接続パターン（１１８）と電気的に接触する第４貫通パターン（２１６）と、第３接着層（ＡＤ３）を貫通し、第４貫通パターン（２１６）と電気的に接触する第５接続パターン（３１４）と、第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、第３ｎ型半導体層（３０２）およびパッシベーション層（ＰＡ）を貫通し、第５接続パターン（３１４）と第１電極パッド（ＥＬ１）との間を電気的に接続する第８貫通パターン（３２２）を含んでもよい。一実施形態によると、第２領域（ＡＲ２）で第８貫通パターン（３２２）は、第３発光部（ＬＥ３）の外側壁と第２発光部（ＬＥ２）の外側壁の間に配置されてもよい。また、第１カラーフィルタ（ＣＦ１）は、第２貫通パターン（１１４）の外側壁をかこんでもよい。
第２貫通構造体（ＴＶＰ２）の第２貫通パターン（１１４）、第４貫通パターン（２１６）、及び第８貫通パターン（３２２）のそれぞれは、Ｔｉ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｕ、ＴｉＷ、Ｍｏなどからなる群から選択された少なくとも一つを含んでもよい。第２貫通構造体（ＴＶＰ２）の第２接続パターン（１１８）及び第５接続パターン（３１４）のそれぞれは、接着特性を有し、導電性を有する、例えばＳｎ、Ｉｎなど低融点金属を含んでもよい。
第２貫通構造体（ＴＶＰ２）において、第２貫通パターン（１１４）は、第２領域（ＡＲ２）のｎ型半導体層（１０２）と整列され、第２接続パターン（１１８）は、第２貫通パターン（１１４）に配置されてもよい。第４貫通パターン（２１６）は、第２接続パターン（１１８）に配置され、第５接続パターン（３１４）は、第４貫通パターン（２１６）に配置されてもよい。第８貫通パターン（３２２）は、第５接続パターン（３１４）および第１電極パッド（ＥＬ１）と整列されるように配置されてもよい。
図１ｃに示された実施形態によると、第２貫通構造体（ＴＶＰ２）の第２貫通パターン（１１４）、第４貫通パターン（２１６）、及び第８貫通パターン（３２２）のそれぞれは、下に行くほど幅が小さくて傾斜面を有してもよい。図１ｄに図示された実施形態によると、第２貫通構造体（ＴＶＰ２）の第２貫通パターン（１１４）、第４貫通パターン（２１６）、及び第８貫通パターン（３２２）のそれぞれは、下に行くほど幅が小さくてステップ状の側面を有してもよい。一例として、第２貫通パターン（１１４）は、第１活性層（１０４）と、ｐ型半導体層（１０６）を貫通する第１部分と、第１部分よりも大きな幅を有し、第１透明電極（１０８）を貫通する第２部分と、第２部分よりも大きな幅を有し、第１カラーフィルタ（ＣＦ１）を貫通する第３部分を含んでもよい。第４貫通パターン（２１６）は、第２接着層（ＡＤ２）内に配置される第１部分と、第１部分よりも大きな幅を有し、第２透明電極（２０８）を貫通する第２部分と、第２部分よりも大きい幅を持ち、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を貫通する第３部分を含んでもよい。このように、第２貫通パターン（１１４）、第４貫通パターン（２１６）、及び第８貫通パターン（３２２）のそれぞれがステップ状の構造の側面を有する。理由は、異なる成分で構成された層をエッチングしながらエッチング工程の種類またはエッチングなどにより、異なる成分で構成された層のエッチング選択比が異なるからである。
一方、発光装置は、第２貫通パターン（１１４）の外側壁を包み込む第１絶縁層（１１０）をさらに含んでもよい。第１絶縁層（１１０）は、第２貫通パターン（１１４）を、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）との間を絶縁させてもよい。図示されていないが、第１絶縁層（１１０）は、第１カラーフィルタ（ＣＦ１）の上部に延長され、第１貫通パターン（１１２）の側面を包み込む構造を有してもよい。この場合には、第１カラーフィルタ（ＣＦ１）が絶縁物質を含むから、第１絶縁層（１１０）は、第１貫通パターン（１１２）の側面を囲まなくてもよい。第１絶縁層（１１０）は、光透過率が高く、電気的に絶縁特性を有する、例えばＳｉＯ２、Ａｌ２Ｏ３またはＳｉ３Ｎ４等を含んでもよい。また、第２絶縁層（２１２）は、第１領域（ＡＲ１）の第３貫通パターン（２１４）の外側壁を包み、第２ｎ型半導体層（２０２）の上部に沿って延長して、第２領域（ＡＲ２）で第４貫通パターン（２１６）の外側壁を囲んでもよい。
発光装置は、第３領域（ＡＲ３）において、第２ｎ型半導体層（２０２）と電気的に接続する第３貫通構造体（ＴＶＰ３）を含んでもよい。
第３貫通構造体（ＴＶＰ３）は、第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と電気的に接続され、第２発光部（ＬＥ２）の一部及び第３発光部（ＬＥ３）を貫通する貫通パターン（２１８、３２４）と、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）との間を接着する第３接着層（ＡＤ３）を貫通し、貫通パターン（２１８，３２４）と電気的に接続されている接続パターン（３１６）を含んでもよい。
一実施形態によると、第３貫通構造体（ＴＶＰ３）は、第２ｎ型半導体層（２０２）と電気的に接触する第５貫通パターン（２１８）と、第５貫通パターン（２１８）と電気的に接触し、第３接着層（ＡＤ３）を貫通する第６接続パターン（３１６）と、第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、第３ｎ型半導体層（３０２）およびパッシベーション層（ＰＡ）を貫通し、第６接続パターン（３１６）及び第２電極パッド（ＥＬ２）と電気的に接触する第９貫通パターン（３２４）を含んでもよい。一実施形態によると、第３領域（ＡＲ３）において、第９貫通パターン（３２４）は、第３発光部（ＬＥ３）の外側壁と第２発光部（ＬＥ２）の外側壁の間に配置されてもよい。
第３貫通構造体（ＴＶＰ３）の第５貫通パターン（２１８）及び第９貫通パターン（３２４）のそれぞれは、Ｔｉ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｕ、ＴｉＷ、Ｍｏなどからなる群から選択された少なくとも一つを含んでもよい。第３貫通構造体（ＴＶＰ３）の第６接続パターン（３１６）は、接着特性を有し、導電性を有する、例えばＳｎ、Ｉｎなど低融点金属を含んでもよい。また、第５貫通パターン（２１８）及び第９貫通パターン（３２４）のそれぞれは、下部に行くほど小さな幅を有するように傾斜面を有してもよい。
第３貫通構造体（ＴＶＰ３）において、第５貫通パターン（２１８）は、第３領域（ＡＲ３）の第２ｎ型半導体層（２０２）と整列され、第６接続パターン（３１６）は、第５貫通パターン（２１８）に整列されてもよい。第９貫通パターン（３２４）は、第６接続パターン（３１６）に整列され、第２電極パッド（ＥＬ２）と整列されるように配置されてもよい。
一方、第２絶縁層（２１２）は、第１領域（ＡＲ１）の第３貫通パターン（２１４）の外側壁を囲み、第２領域（ＡＲ２）の第４貫通パターン（２１６）の外側壁を囲み、第２ｎ型半導体層（２０２）の上部に沿って延長して、第３領域（ＡＲ３）で第５貫通パターン（２１８）のうち外側壁の上部を囲んでもよい。
第４領域（ＡＲ４）において、第３電極パッド（ＥＬ３）は、第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）上で、貫通パターンおよび接続パターンを形成せずに第３ｎ型半導体層（３０２）と直接電気的に接触してもよい。
このように、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）のそれぞれを貫通する複数の貫通パターン（１１２、１１４、２１４、２１６、２１８、３１０、３２０、３２２、３２４）と、第１接着層（ＡＤ１）、第２接着層（ＡＤ２）、及び第３接着層（ＡＤ３）それぞれを貫通して導電性を有する接続パターン（１１６、１１８、２１０、３１２、３１４、３１６）によって、共通電極パッド（ＣＥＬ）、第１電極パッド（ＥＬ１）、第２電極パッド（ＥＬ２）、及び第３電極パッド（ＥＬ３）は、垂直積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）に接続してもよい。このようにして、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）内に貫通パターンを形成ために第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）のすべてをエッチングせずに発光装置の共通電極パッド（ＣＥＬ）、第１電極パッド（ＥＬ１）、第２電極パッド（ＥＬ２）、及び第３電極パッド（ＥＬ３）のそれぞれが、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）に接続されるため、本発明の実施形態に係る発光装置の発光面積がより大きく形成されてもよい。また、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）、共通電極パッド（ＣＥＬ）、第１電極パッド（ＥＬ１）、第２電極パッド（ＥＬ２）、及び第３電極パッド（ＥＬ３）を垂直に貫通する貫通ビアパターンが、第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）に接続している場合と比較すると、発光装置の工程の難易度、例えば、コンタクトビアを形成するためのエッチング工程の難易度およびエッチングされたコンタクトビアの大きいアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）に対してコンタクトビアを充填する蒸着工程などの難易度等が軽減され、本発明の実施形態に係る表示装置を容易に製造することができる。
図２は、本発明の他の実施形態に係る発光装置を説明するための断面図である。
図２を参照すると、発光装置は、垂直積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）を含んでもよい。
第１発光部（ＬＥ１）は、垂直積層された第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）を含んでもよい。第２発光部（ＬＥ２）は、順次に積層された第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を含んでもよい。第３発光部（ＬＥ３）は順次に積層された第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、及び第３ｎ型半導体層（３０２）を含んでもよい。
発光装置は、第１領域（ＡＲ１）から第１発光部（ＬＥ１）の第１ｐ型半導体層（１０６）、第２発光部（ＬＥ２）の第２ｐ型半導体層（２０６）、及び第３発光部（ＬＥ３）の第３ｐ型半導体層（３０６）と電気的に接続されている共通電極パッド（ＣＥＬ）と、第２領域（ＡＲ２）で第１発光部（ＬＥ１）のｎ型半導体層（１０２）と電気的に接続される第１電極パッド（ＥＬ１）と、第３領域（ＡＲ３）で第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と電気的に接続される第２電極パッド（ＥＬ２）と、及び第４領域（ＡＲ４）で第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）と電気的に接続される第３電極パッド（ＥＬ３）をさらに含んでもよい。
発光装置は、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）の間に配置される第１カラーフィルタ（ＣＦ１）及び第１接着層（ＡＤ１）をさらに含み、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）との間に配置される第２カラーフィルタ（ＣＦ２）及び第２接着層（ＡＤ２）をさらに含んでもよい。
発光装置は、第１領域（ＡＲ１）において第１貫通パターン（１１２）、第１接続パターン（１１６）、第３接続パターン（２１０）、第３貫通パターン（２１４）、第４接続パターン（３１２）、第６貫通パターン（３１０）、及び第７貫通パターン（３２０）を含む第１貫通構造体（ＴＶＰ１）と、第２領域（ＡＲ２）で第２貫通パターン（１１４）、第２接続パターン（１１８）、第４貫通パターン（２１６）、第５接続パターン（３１４）、及び第８貫通パターン（３２２）を含む第２貫通構造体（ＴＶＰ２）と、第３領域（ＡＲ３）で第５貫通パターン（２１８）、第６接続パターン（３１６）、及び第９貫通パターン（３２４）を含む第３貫通構造体（ＴＶＰ３）をさらに含んでもよい。また、発光装置は、第１絶縁層（１１０）、第２絶縁層（２１２）、及び第３絶縁層（３１８）をさらに含んでもよい。
第１貫通構造体（ＴＶＰ１）の第１貫通パターン（１１２）は、第１カラーフィルタ（ＣＦ１）の内部に配置される第１部分と、第１部分よりも大きな幅を有し、第１カラーフィルタ（ＣＦ１）の上部に延長する第２部分を含んでもよい。第１貫通パターン（１１２）の第２部分によって、第１接続パターン（１１６）を第１貫通パターン（１１２）と整列させるマージンを増加させることができる。
第１貫通構造体（ＴＶＰ１）の第３貫通パターン（２１４）は、第２ｐ型半導体層（２０６）、第２活性層（２０４）、第２ｎ型半導体層（２０２）、及び第２絶縁層（２１２ ）の内部に配置される第１部分と、第１部分よりも大きな幅を有し、第２絶縁層（２１２）の上部に延長する第２部分を含んでもよい。第３貫通パターン（２１４）の第２部分により、第４接続パターン（３１２）を第３貫通パターン（２１４）と整列するマージンを増加させることができる。
また、前記第１貫通パターン（１１２）の中心を通る垂直中心軸の第３貫通パターン（２１４）の中心を通る垂直中心軸から水平方向に離隔されてもよい。さらに、第６貫通パターン（３１０）または第７貫通パターン（３２０）の中心を通る垂直中心軸は、第３貫通パターン（２１４）の中心を通る垂直中心軸から水平方向に離隔されてもよい。一方、第６貫通パターン（３１０）または第７貫通パターン（３２０）の中心を通る垂直中心軸は、第１貫通パターン（１１２）の中心を通る垂直中心軸と一致してもよいし、そこから水平方向に離隔されてもよい。
第２貫通構造体（ＴＶＰ２）の第２貫通パターン（１１４）は、第１活性層（１０４）、ｐ型半導体層（１０６）、第１透明電極（１０８）、及び第１カラーフィルタ（ＣＦ１）の内部に配置される第１部分と、第１部分よりも大きな幅を有し、第１カラーフィルタ（ＣＦ１）の上部に延長される第２部分を含んでもよい。第２貫通パターン（１１４）の第２部分によって、第２接続パターン（１１８）を第２貫通パターン（１１４）と整列するマージンを増加させることができる。
さらに、第２接続パターン（１１８）は、第２貫通パターン（１１４）の第２部分と接触し、第２部分の外側に向かって延長してもよい。
第２貫通構造体（ＴＶＰ２）の第４貫通パターン（２１６）は、第２接着層（ＡＤ２）、第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、第２ｎ型半導体層（２０２）、及び第２絶縁層（２１２）の内部に配置される第１部分と、第１部分よりも大きな幅を有し、第２絶縁層（２１２）の上部に延長される第２部分を含んでもよい。第４貫通パターン（２１６）の第２部分によって、第５接続パターン（３１４）を第４貫通パターン（２１６）と整列するマージンを増加させることができる。
また、図２に示すように、第４貫通パターン（２１６）の第１部分は、第２貫通パターン（１１４）の第１部分から水平方向に離隔されてもよい。第４貫通パターン（２１６）の第１部分は、第２接続パターン（１１８）の延長部に電気的に接続してもよい。
これにより、第２貫通パターン（１１４）の中心を通る垂直中心軸は、第４貫通パターン（２１６）の中心を通る垂直中心軸から水平方向に離隔されてもよい。また、第８貫通パターン（３２２）の中心を通る垂直中心軸は、第２貫通パターン（１１４）の中心を通る垂直中心軸と一致することもあり、そこから水平方向に離隔されてもよい。
詳細に図示されていないが、第５貫通パターン（２１８）及び第６貫通パターン（３１０）のそれぞれはより広い幅を有する上部と下部を有することにより、接続パターンが上部に積層されている接続マージンを増加させることができる。
図２の発光装置は、図１ａ〜図１ｄに図示された発光装置の構成要素と実質的に同じ構成要素を含み、これに対する説明は省略する。
図３は、本発明の他の実施形態に係る発光装置を説明するための断面図である。
図３を参照すると、発光装置は、垂直積層された第１発光部（ＬＥ１）、第２発光部（ＬＥ２）、及び第３発光部（ＬＥ３）を含んでもよい。
第１発光部（ＬＥ１）は、垂直積層された第１ｎ型半導体層（１０２）、第１活性層（１０４）、第１ｐ型半導体層（１０６）、及び第１透明電極（１０８）を含んでもよい。第２発光部（ＬＥ２）は、順次に積層された第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、及び第２ｎ型半導体層（２０２）を含んでもよい。第３発光部（ＬＥ３）は順次に積層された第３透明電極（３０８）、第３ｐ型半導体層（３０６）、第３活性層（３０４）、及び第３ｎ型半導体層（３０２）を含んでもよい。
発光装置は、第１領域（ＡＲ１）において、第１発光部（ＬＥ１）の第１ｐ型半導体層（１０６）、第２発光部（ＬＥ２）の第２ｐ型半導体層（２０６）、及び第３発光部（ＬＥ３）の第３ｐ型半導体層（３０６）と電気的に接続されている共通電極パッド（ＣＥＬ）と、第２領域（ＡＲ２）で第１発光部（ＬＥ１）の第１ｎ型半導体層（１０２）と電気的に接続される第１電極パッド（ＥＬ１）と、第３領域（ＡＲ３）で第２発光部（ＬＥ２）の第２ｎ型半導体層（２０２）と電気的に接続される第２電極パッド（ＥＬ２）と、及び第４領域（ＡＲ４）で第３発光部（ＬＥ３）の第３ｎ型半導体層（３０２）と電気的に接続される第３電極パッド（ＥＬ３）をさらに含んでもよい。
発光装置は、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）の間に配置される第１カラーフィルタ（ＣＦ１）及び第１接着層（ＡＤ１）をさらに含み、第２発光部（ＬＥ２）及び第３発光部（ＬＥ３）との間に配置される第２カラーフィルタ（ＣＦ２）及び第２接着層（ＡＤ２）をさらに含んでもよい。
発光装置は、第１領域（ＡＲ１）において、第１貫通パターン（１１２）、第１接続パターン（１１６）、第３接続パターン（２１０）、第３貫通パターン（２１４）、第４接続パターン（３１２）、第６貫通パターン（３１０）、及び第７貫通パターン（３２０）を含む第１貫通構造体（ＴＶＰ１）と、第２領域（ＡＲ２）で第１ｎ型半導体層（１０２）と、第１電極パッド（ＥＬ１）との間を電気的に接続する第２貫通構造体（ＴＶＰ２）と、第３領域（ＡＲ３）で第２ｎ型半導体層（２０２）及び第２電極パッド（ＥＬ２）間を電気的に接続する第３貫通構造体（ＴＶＰ３）をさらに含んでもよい。
発光装置は、第２絶縁層（２１２）、第３絶縁層（３１８）、及び第４絶縁層（３２６）をさらに含んでもよい。
第２絶縁層（２１２）は、第３貫通パターン（２１４）の外側壁を囲み、第２ｎ型半導体層（２０２）の上部に延長してもよい。第３絶縁層（３１８）は、第７貫通パターン（３２０）の外側壁を包み込んでもよい。第４絶縁層（３２６）は、第２貫通構造体（ＴＶＰ２）の外側壁を包み込む構造を有してもよい。第４絶縁層（３２６）は、第１活性層（１０４）、ｐ型半導体層（１０６）、第１透明電極（１０８）、第２透明電極（２０８）、第２ｐ型半導体層（２０６）、第２活性層（２０４）、第２ｎ型半導体層（２０２）を第２貫通構造体（ＴＶＰ２）から絶縁させてもよい。
第１貫通構造体（ＴＶＰ１）は、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）をエッチングせずに、複数の貫通パターン（１１２、２１４、３１０、３２０）と、複数の接続パターン（１１６、２１０、３１２）を利用して、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）の一面と他面を電気的に接続するため、第１透明電極（１０８）、第２透明電極（２０８）、及び第３透明電極（３０８）が貫通パターン（１１２、２１４、３１０、３２０）および接続パターン（１１６、２１０、３１２）と接触する面積を増加させ、電気抵抗を減少させてもよい。また、第２貫通構造体（ＴＶＰ２）及び第３貫通構造体（ＴＶＰ３）は貫通パターンと接続パターンを使用せずに、直接第１ｎ型半導体層（１０２）を、第１電極パッド（ＥＬ１）を直接的に接触し、第２ｎ型半導体層（２０２）と第２電極パッド（ＥＬ２）を直接接続して、工程を単純化してもよい。
図３の発光装置は、図１ａ〜図１ｄに図示された発光装置の構成要素と実質的に同じ構成要素を含み、これに対する説明は省略する。
図４〜図１９は、本発明の一実施形態に係る発光装置の製造方法を説明するための断面図である。本実施形態では、図１ａおよび図１ｃで説明された発光装置を例示的に説明するが、本発明は、この製造方法を限定しない。
図４を参照すると、基板（１００）上に第１ｎ型半導体層（１０２）、第１活性層（１０４）、ｐ型半導体層（１０６）、及び第１透明電極（１０８）を順次形成して第１発光部（ＬＥ１）を形成してもよい。第１発光部（ＬＥ１）上に第１カラーフィルタ（ＣＦ１）を形成してもよい。
基板（１００）は、第１領域（ＡＲ１）、第２領域（ＡＲ２）、第３領域（ＡＲ３）、及び第４領域（ＡＲ４）を含んでもよい。一例として、基板（１００）は、平面的に長方形の構造を有し、第１領域（ＡＲ１）、第２領域（ＡＲ２）、第３領域（ＡＲ３）、及び第４領域（ＡＲ４）は、基板（１００）のコーナー部分にそれぞれ対応してもよい。
基板（１００）上に第１ｎ型半導体層（１０２）、第１活性層（１０４）、及び第１ｐ型半導体層（１０６）を有機金属化学気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）または分子線蒸着法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）蒸着法などの工程を経て順番に成長させてもよい。続いて、ｐ型半導体層（１０６）上に第１透明電極（１０８）を化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）を利用して形成してもよい。第１透明電極（１０８）上に化学気相蒸着法を利用して、第１カラーフィルタ（ＣＦ１）を形成してもよい。
図５を参照すると、第１カラーフィルタ（ＣＦ１）及び第１発光部（ＬＥ１）をエッチングして、第１領域（ＡＲ１）の第１ホール（Ｈ１）と第２領域（ＡＲ２）の第２ホール（Ｈ２）をそれぞれ形成してもよい。第１ホール（Ｈ１）は、第１透明電極（１０８）を露出させ、第２ホール（Ｈ２）は、第１ｎ型半導体層（１０２）を露出させてもよい。
続いて、第１ホール（Ｈ１）及び第２ホール（Ｈ２）が形成された第１カラーフィルタ（ＣＦ１）の上部に第１ホール（Ｈ１）及び第２ホール（Ｈ２）を完全に充填せず、第１カラーフィルタ（ＣＦ１）及び第１発光部（ＬＥ１）の表面に沿って連続的に予備第１絶縁層（図示せず）をコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成してもよい。予備第１絶縁層をエッチングして、第１ホール（Ｈ１）の内側壁に残留する第１絶縁層（１１０）を形成してもよい。
いくつかの実施形態では、第１絶縁層（１１０）は、第１ホール（Ｈ１）内側壁にも形成されてもよい。しかしながら、第１カラーフィルタ（ＣＦ１）が絶縁物であるため、第１ホール（Ｈ１）内に第１絶縁層（１１０）が形成されてもよいし、形成されなくてもよい。
図６を参照すると、第１ホール（Ｈ１）及び第２ホール（Ｈ２）の内部を満たす第１貫通パターン（１１２）及び第２貫通パターン（１１４）をそれぞれ形成してもよい。
さらに詳細に説明すれば、第１ホール（Ｈ１）及び第２ホール（Ｈ２）が形成された第１絶縁層（１１０）、第１カラーフィルタ（ＣＦ１）、及び第１発光部（ＬＥ１）上に第１ホール（Ｈ１）及び第２ホール（Ｈ２）を充填する第１導電層（図示せず）を形成してもよい。第１導電層は、Ｔｉ、Ｎｉ、Ａｕ、Ｃｒ、Ｃｕ、ＴｉＷ、Ｍｏなどからなる群から選択された少なくとも一つを含んでもよい。
第１カラーフィルタ（ＣＦ１）の表面が露出されるように、第１導電層をエッチングして、第１ホール（Ｈ１）を充填する第１貫通パターン（１１２）及び第２ホール（Ｈ２）を充填する第２貫通パターン（１１４）をそれぞれ形成してもよい。第１貫通パターン（１１２）は、第１領域（ＡＲ１）に形成され、第２貫通パターン（１１４）は、第２領域（ＡＲ２）に形成されてもよい。
図７を参照すると、第１貫通パターン（１１２）に整列された第１接続パターン（１１６）と、第２貫通パターン（１１４）に整列された第２接続パターン（１１８）を含む第１接着層（ＡＤ１）を形成してもよい。
さらに詳細に説明すると、第１貫通パターン（１１２）及び第２貫通パターン（１１４）が形成された第１カラーフィルタ（ＣＦ１）上に予備第１接着層（図示せず）を形成してもよい。予備第１接着層は、スピンコーティング工程を利用して形成してもよい。例えば、予備第１接着層は、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ））、エポキシ、ポリイミド、ＳＵ８、またはＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｅｎｅ）などを含んでもよい。予備第１接着層をエッチングして第１貫通パターン（１１２）を露出させる第１開口（図示せず）及び第２貫通パターン（１１４）を露出させる第２開口（図示せず）を有する第１接着層（ＡＤ１）を形成してもよい。第１接着層（ＡＤ１）の上に第２導電層（図示せず）を形成してもよい。第２導電層は、低融点、接着特性および電気伝導性を有する、例えば、Ｓｎ、Ｉｎなど金属材料を含んでもよい。第１接着層（ＡＤ１）の表面が露出するように第２導電層をエッチングして、第１接続パターン（１１６）及び第２接続パターン（１１８）をそれぞれ形成してもよい。第１接続パターン（１１６）は、第１領域（ＡＲ１）に形成され、第２接続パターン（１１８）は、第２領域（ＡＲ２）に形成されてもよい。
図８を参照すると、第２基板（２００）上に第２ｎ型半導体層（２０２）、第２活性層（２０４）、及び第２ｐ型半導体層（２０６）を有機金属化学気相蒸着法または分子線蒸着法を利用して、順次形成し、第２ｐ型半導体層（２０６）上に第２透明電極（２０８）を物理気相蒸着法、化学気相蒸着法、ゾル−ゲル法、水熱合成法などを介して形成して第２発光部（ＬＥ２）を形成してもよい。
図９を参照すると、第２透明電極（２０８）上に第３接続パターン（２１０）を含む第２接着層（ＡＤ２）を形成してもよい。詳細に説明すれば、第２透明電極（２０８）上に予備第２接着層（図示せず）を、スピンコーティング工程を利用して形成してもよい。例えば、予備第２接着層は、ＳＯＧ、エポキシ、ポリイミド、ＳＵ８、またはＢＣＢ（ｂｅｎｚｏ ｃｙｃｌｏ ｂｕｔｅｎｅ）などを含んでもよい。予備第２接着層をエッチングして第３開口（図示せず）を含む第２接着層（ＡＤ２）を形成してもよい。第３開口を充填する第２接着層（ＡＤ２）の上に第３導電層（図示せず）を形成してもよい。第３導電層は、低融点、接着特性および電気伝導性を有する、例えば、Ｓｎ、Ｉｎなど金属材料を含んでもよい。第２接着層（ＡＤ２）の上部面が露出するまで、第３導電層をエッチングして、第３開口を充填する第３接続パターン（２１０）を形成してもよい。
続いて、第３接続パターン（２１０）を含む第２接着層（ＡＤ２）が下を向くように裏返す。次に、第２基板（２００）をレーザリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ）で除去してもよい。
図１０を参照すると、第１発光部（ＬＥ１）上に形成された第１接着層（ＡＤ１）と、第２発光部（ＬＥ２）上に形成された第２接着層（ＡＤ２）を接着させ、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）を接着させてもよい。第１接着層（ＡＤ１）及び第２接着層（ＡＤ２）のそれぞれは、ＳＯＧを含むとき、互いに接触させた後、熱圧着工程で、第１接着層（ＡＤ１）及び第２接着層（ＡＤ２）を接着させてもよい。このとき、第１領域（ＡＲ１）の第１接続パターン（１１６）が第３接続パターン（２１０）と接着され、第２領域（ＡＲ２）の第２接続パターン（１１８）が第２接着層（ＡＤ２）と接着してもよい。
続いて、図１０を続けて参照すると、第２透明電極（２０８）を露出させる第３ホール（Ｈ３）及び第２接続パターン（１１８）を露出させる第４ホール（Ｈ４）をそれぞれ形成してもよい。さらに詳細に説明すると、第１領域（ＡＲ１）から第２ｎ型半導体層（２０２）、第２活性層（２０４）、及び第２ｐ型半導体層（２０６）をエッチングして、第２透明電極（２０８）を露出させる第３ホール（Ｈ３）を形成してもよい。第２領域（ＡＲ２）において、第２ｎ型半導体層（２０２）、第２活性層（２０４）、第２ｐ型半導体層（２０６）、第２透明電極（２０８）、及び第２接着層（ＡＤ２）をエッチングして、第２接続パターン（１１８）を露出させる第４ホール（Ｈ４）を形成してもよい。
図１１を参照すると、第１絶縁層（１１０）と同様の方法で、第２絶縁層（２１２）を形成し、第３領域（ＡＲ３）に第５ホール（Ｈ５）を形成してもよい。
図１２を参照すると、第３ホール（Ｈ３）、第４ホール（Ｈ４）、及び第５ホール（Ｈ５）を充填する第３貫通パターン（２１４）、第４貫通パターン（２１６）、及び第５貫通パターン（２１８）をそれぞれ形成してもよい。
さらに詳細に説明すると、第３ホール（Ｈ３）、第４ホール（Ｈ４）、及び第５ホール（Ｈ５）を充填する第２絶縁層（２１２）上に第４導電層（図示せず）を形成してもよい。第４導電層はＴｉ、Ｎｉ、Ａｕ、Ｃｒからなる群から選択された少なくとも一つを含んでもよい。第２絶縁層（２１２）の表面が露出するように第４導電層をエッチングして第３ホール（Ｈ３）を充填する第３貫通パターン（２１４）、第４ホール（Ｈ４）を充填する第４貫通パターン（２１６）、及び第５ホール（Ｈ５）を充填する第５貫通パターン（２１８）をそれぞれ形成してもよい。第３貫通パターン（２１４）は、第１領域（ＡＲ１）に形成され、第４貫通パターン（２１６）は、第２領域（ＡＲ２）に形成され、第５貫通パターン（２１８）は、第３領域（ＡＲ３）に形成されてもよい。
図１３を参照すると、第３基板（３００）上に第３ｎ型半導体層（３０２）、第３活性層（３０４）、及び第３ｐ型半導体層（３０６）を有機金属化学気相蒸着法または分子線蒸着法を利用して順次形成し、第３ｐ型半導体層（３０６）上に第３透明電極（３０８）を、化学気相蒸着法を使用して形成して予備第３発光部（図示せず）を形成してもよい。続いて、予備第３発光部上に第２カラーフィルタ（ＣＦ２）を形成してもよい。
図１４を参照すると、第２カラーフィルタ（ＣＦ２）をエッチングして、第１領域（ＡＲ１）の第３透明電極（３０８）を露出させる第６ホール（Ｈ６）を形成し、第６ホール（Ｈ６）を充填する第５導電層（図示せず）を形成してもよい。第５導電層はＴｉ、Ｎｉ、Ａｕ、Ｃｒからなる群から選択された少なくとも一つを含んでもよい。第２カラーフィルタ（ＣＦ２）の表面が露出されるように、第５導電層をエッチングして第６ホール（Ｈ６）を充填する第６貫通パターン（３１０）を形成してもよい。
図１５を参照すると、第６貫通パターン（３１０）が形成された第２カラーフィルタ（ＣＦ２）上に、スピンコーティング工程を利用して、予備の第３接着層（図示せず）を形成してもよい。予備第３接着層は、ＳＯＧを含んでもよい。
予備第３接着層（ＡＤ３）をエッチングして第１領域（ＡＲ１）の第６貫通パターン（３１０）を露出させる第４開口（図示せず）、第２領域（ＡＲ２）の第２カラーフィルタ（ＣＦ２）を露出させる第５開口（図示せず）、及び第３領域（ＡＲ３）の第２カラーフィルタ（ＣＦ２）を露出させる第６開口（図示せず）を形成した後、第４開口、第５開口、及び第６開口を充填する第２カラーフィルタ（ＣＦ２）の上に第６導電層（図示せず）を形成してもよい。第６導電層はＳｎ、Ｉｎなど低融点金属などを含んでもよい。
第２カラーフィルタ（ＣＦ２）を露出させるように、第６導電層をエッチングして第４開口を充填する第４接続パターン（３１２）、第５開口を充填する第５接続パターン（３１４）、及び第６開口を充填する第６接続パターン（３１６）をそれぞれ形成してもよい。第４接続パターン（３１２）は、第１領域（ＡＲ１）に形成され、第５接続パターン（３１４）は、第２領域（ＡＲ２）に形成され、第６接続パターン（３１６）は、第３領域（ＡＲ３）に形成されてもよい。
第３基板（３００）は、レーザリフトオフ工程を経て除去されてもよい。続いて、第２接着層（ＡＤ２）が下を向くようにひっくり返してもよい。
図１６を参照すると、第１領域（ＡＲ１）において第３ｎ型半導体層（３０２）、第３活性層（３０４）、及び第３ｐ型半導体層（３０６）をエッチングして第３透明電極（３０８）を露出させる第７ホール（Ｈ７）を形成してもよい。その後、第７ホール（Ｈ７）を完全に充填しないように予備第３発光部の表面に沿って連続的に予備第３絶縁層（図示されていない）をコンフォーマルに形成してもよい。予備第３絶縁層をエッチングして第７ホール（Ｈ７）の内側壁に位置する第３絶縁層（３１８）を形成してもよい。
第３絶縁層（３１８）に形成された第７ホール（Ｈ７）を充填するために第３ｎ型半導体層（３０２）上に、第７導電層（図示せず）を形成してもよい。第７導電層はＴｉ、Ｎｉ、Ａｕ、Ｃｒからなる群から選択された少なくとも一つを含んでもよい。第３ｎ型半導体層（３０２）の表面を露出させるように第７導電層をエッチングして第７ホール（Ｈ７）を充填する第７貫通パターン（３２０）を形成してもよい。
図１７を参照すると、予備の第３発光部をエッチングしてメサ構造体を有する第３発光部（ＬＥ３）を形成してもよい。第２領域（ＡＲ２）及び第３領域（ＡＲ３）のそれぞれに位置するコーナーを除去して第５接続パターン（３１４）及び第６接続パターン（３１６）を露出させるメサ構造体を含む第３発光部（ＬＥ３）を形成してもよい。
図１８を参照すると、第３接着層（ＡＤ３）及び第３発光部（ＬＥ３）の上に第５接続パターン（３１４）及び第６接続パターン（３１６）を覆うパッシベーション層（ＰＡ）を形成してもよい。第３発光部（ＬＥ３）の表面が露出するようにパッシベーション層（ＰＡ）をエッチングしてもよい。
図１９を参照すると、パッシベーション層（ＰＡ）をエッチングして第５接続パターン（３１４）を露出させる第８ホール（図示せず）及び第６接続パターン（３１６）を露出させる第９ホール（図示せず）をそれぞれ形成した後、第８ホール及び第９ホールを充填するパッシベーション層（ＰＡ）の上に第８導電層（図示せず）を形成してもよい。第８導電層はＴｉ、Ｎｉ、Ａｕ、Ｃｒからなる群から選択された少なくとも一つを含んでもよい。パッシベーション層（ＰＡ）の表面が露出されるように、第８導電層をエッチングして第８ホールを充填する第８貫通パターン（３２２）及び第９ホールを充填する第９貫通パターン（３２４）をそれぞれ形成してもよい。第８貫通パターン（３２２）は、第２領域（ＡＲ２）に形成され、第９貫通パターン（３２４）は、第３領域（ＡＲ３）に形成されてもよい。
続いて、第１発光部（ＬＥ１）及び第２発光部（ＬＥ２）が接着された構造体を、第３接着層（ＡＤ３）を利用して、第３発光部（ＬＥ３）と接着させてもよい。第３接着層（ＡＤ３）はＳＯＧを含み、第２絶縁層（２１２）と熱圧着工程を経て接着することができる。第４接続パターン（３１２）は、第３貫通パターン（２１４）と、第５接続パターン（３１４）は、第４貫通パターン（２１６）と、第６接続パターン（３１６）は第５貫通パターン（２１８）と、それぞれ整列されて配置されてもよい。
これにより、第１貫通パターン（１１２）、第１接続パターン（１１６）、第３接続パターン（２１０）、第３貫通パターン（２１４）、第４接続パターン（３１２）、第６貫通パターン（３１０）、及び第７貫通パターン（３２０）を含む第１貫通構造体（ＴＶＰ１）と、第２貫通パターン（１１４）、第２接続パターン（１１８）、第４貫通パターン（２１６）、第５接続パターン（３１４）、及び第８貫通パターン（３２２）を含む第２貫通構造体（ＴＶＰ２）と、第５貫通パターン（２１８）、第６接続パターン（３１６）、及び第９貫通パターン（３２４）を含む第３貫通構造体（ＴＶＰ３）をそれぞれ形成してもよい。第１貫通構造体（ＴＶＰ１）は、第１領域（ＡＲ１）に形成され、第２貫通構造体（ＴＶＰ２）は、第２領域（ＡＲ２）に形成され、第３貫通構造体（ＴＶＰ３）は、第３領域（ＡＲ３）に形成されてもよい。
図１ｂを参照すると、第１領域（ＡＲ１）において第１貫通構造体（ＴＶＰ１）と電気的に接続する共通電極パッド（ＣＥＬ）と、第２領域（ＡＲ２）において第２貫通構造体（ＴＶＰ２）と電気的に接続する第１電極パッド（ＥＬ１）と、第３領域（ＡＲ３）の第３貫通構造体（ＴＶＰ３）と電気的に接続する第２電極パッド（ＥＬ２）と、第４領域（ＡＲ４）の第３ｎ型半導体層（３０２）と電気的に接続する第３電極パッド（ＥＬ３）をそれぞれ形成することができる。
以上、添付された図面を参照して、本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形で実施することができることを理解できるだろう。したがって、以上で記述した実施形態では、すべての面で例示的なものであり限定的ではないと理解しなければならない。

Claims (20)

  1. 第１ｎ型半導体層、第１活性層、第１ｐ型半導体層、及び第１透明電極を含む第１発光部と、
    前記第１発光部上に配置され、第２ｎ型半導体層、第２活性層、第２ｐ型半導体層、及び第２透明電極を含む第２発光部と、
    前記第２発光部上に配置され、第３ｎ型半導体層、第３活性層、第３ｐ型半導体層、及び第３透明電極を含む第３発光部と、
    前記第１及び第２発光部の間に配置され、接着性および電気伝導性を有する第１接続パターンを含む第１接着層と、
    前記第２及び第３発光部の間に配置され、前記第２及び第３発光部を接着させ、接着性および電気伝導性を有する第２接続パターンを含む第２接着層と、を備え、
    前記第３発光部は、前記第２接着層の第２接続パターンの一部を露出させるメサ構造体を有する、
    発光装置。
  2. 前記第１透明電極、前記第２透明電極、および前記第３透明電極と電気的に接続される共通電極パッドと、
    前記第１ｎ型半導体層と電気的に接続される第１電極パッドと、
    前記第２ｎ型半導体層と電気的に接続される第２電極パッドと、
    前記第３ｎ型半導体層と電気的に接続される第３電極パッドと、をさらに含む
    請求項１に記載の発光装置。
  3. 前記第１発光部及び前記第２発光部のそれぞれは、平面的に長方形の構造を有し、前記発光装置の第１コーナー、第２コーナー、第３コーナー、および第４コーナーのそれぞれ対応する第１領域、第２領域、第３領域、および第４領域を有し、
    前記第３発光部は、平面的に長方形の構造を有し、前記発光装置の前記第２コーナー及び前記第３コーナーに対応する位置に切断部を有する、
    請求項２に記載の発光装置。
  4. 前記第２接続パターンは、前記第２コーナー及び前記第３コーナーに対応する位置で前記第３発光部によって露出されている、
    請求項２に記載の発光装置。
  5. 前記第１電極パッドは、前記第３発光部の外側壁と前記第２発光部の外側壁の間に配置され、
    前記第２電極パッドは、前記第３発光部の外側壁と前記第２発光部の外側壁間に配置されている、
    請求項３に記載の発光装置。
  6. 前記切断部の間における前記第３発光部の距離は、前記発光装置の前記第１コーナーおよび前記第４コーナーに対応する２つの反対のコーナー間の前記第３発光部の距離よりも短い、
    請求項３に記載の発光装置。
  7. 前記第１透明電極、前記第２透明電極、および前記第３透明電極と前記共通電極パッドを電気的に接続する第１貫通構造体と、
    前記第１ｎ型半導体層と前記第１電極パッドを電気的に接続する第２貫通構造体と、
    前記第２ｎ型半導体層と前記第２電極パッドを電気的に接続する第３貫通構造体と、をさらに含む、
    請求項２に記載の発光装置。
  8. 前記第１貫通構造体は、前記第１透明電極と前記第１接続パターンを電気的に接続する第１貫通パターンと、
    前記第２透明電極と前記第３透明電極の間に位置し、前記第２透明電極と前記第２接続パターンを電気的に接続する第２貫通パターンと、
    前記第３透明電極と前記共通電極パッドを電気的に接続する第３貫通パターンと、を含む、
    請求項７に記載の発光装置。
  9. 前記第１貫通構造体は、前記第２接続パターンと前記第３透明電極を電気的に接続する第４貫通パターンを含み、
    前記第２接続パターンは、前記第２及び第４貫通パターンの間に位置し、前記第２及び第４貫通パターンを電気的に接続し、
    前記第１接続パターンは、前記第１貫通パターンと前記第２透明電極の間に位置し、前記第１貫通パターンと前記第２透明電極を電気的に接続する、
    請求項８に記載の発光装置。
  10. 前記第２貫通パターンの外側壁を囲み、前記第２ｎ型半導体層上に延長する第１絶縁層と、
    前記第３貫通パターンの外側壁を囲む第２絶縁層と、をさらに含む、
    請求項８に記載の発光装置。
  11. 前記第１貫通パターンは下部に比べて相対的に幅が広い上部を含み、
    前記第１接続パターンは、前記上部に接続する、
    請求項８に記載の発光装置。
  12. 前記第２貫通構造体は、
    前記第１ｎ型半導体層と前記第１接続パターンを電気的に接続する第１貫通パターンと、
    前記第１接続パターンと前記第２接続パターンを電気的に接続する第２貫通パターンと、
    前記第２接続パターンと前記第１電極パッドを電気的に接続する第３貫通パターンを含む、
    請求項７に記載の発光装置。
  13. 前記第３貫通パターンは、前記第２発光部の外側壁と前記第３発光部の外側壁との間に配置されている、
    請求項１２に記載の発光装置。
  14. 前記第２接続パターン上に配置され、前記第３貫通パターンを囲み、前記第３ｎ型半導体層の上面と同一平面に上部面を有するパッシベーション層をさらに含む、
    請求項１２に記載の発光装置。
  15. 前記第１接続パターンは、前記第１貫通パターンの外側に延長された延長部を有し、
    前記第２貫通パターンは、前記第１接続パターンの延長部に接続される、
    請求項１２に記載の発光装置。
  16. 前記第１貫通パターンの中心を通る第１垂直中心軸は、前記第２貫通パターンの中心を通る第２垂直中心軸から水平方向に離隔される、
    請求項１２に記載の発光装置。
  17. 前記第３貫通構造体は、前記第３ｎ型半導体層と前記第２接続パターンを電気的に接続する第１貫通パターンと、
    前記第２接続パターンと前記第２電極パッドを電気的に接続する第２貫通パターンと、を含む、
    請求項７に記載の発光装置。
  18. 前記第２貫通パターンは、前記第３発光部の外側壁と前記第２発光部の外側壁の間に配置されている、
    請求項１７に記載の発光装置。
  19. 前記第２接続パターン上で前記第２貫通パターンを囲み、前記第３ｎ型半導体層の上面と同一平面に上部面を有するパッシベーション層をさらに含む、
    請求項１８に記載の発光装置。
  20. 前記第１接続パターンは、前記第１接着層と同じ高さに位置し、
    前記第２接続パターンは、前記第２接着層と同じ高さに位置する、
    請求項１に記載の発光装置。
JP2021506717A 2018-08-17 2019-08-13 発光装置 Pending JP2021534573A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862764959P 2018-08-17 2018-08-17
US62/764,959 2018-08-17
US16/536,691 2019-08-09
US16/536,691 US10862006B2 (en) 2018-08-17 2019-08-09 Light emitting device
PCT/KR2019/010324 WO2020036421A1 (ko) 2018-08-17 2019-08-13 발광 소자

Publications (1)

Publication Number Publication Date
JP2021534573A true JP2021534573A (ja) 2021-12-09

Family

ID=69523468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021506717A Pending JP2021534573A (ja) 2018-08-17 2019-08-13 発光装置

Country Status (7)

Country Link
US (3) US10862006B2 (ja)
EP (1) EP3840067A4 (ja)
JP (1) JP2021534573A (ja)
KR (1) KR20210033479A (ja)
CN (2) CN210403762U (ja)
BR (1) BR112021002846A2 (ja)
WO (1) WO2020036421A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US10879419B2 (en) 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
US11862616B2 (en) 2020-02-26 2024-01-02 Seoul Viosys Co., Ltd. Multi wavelength light emitting device and method of fabricating the same
US20210375980A1 (en) * 2020-05-28 2021-12-02 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same
US11489089B2 (en) * 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells
CN113867043B (zh) * 2020-06-30 2023-01-10 京东方科技集团股份有限公司 发光基板及其制备方法、显示装置
CN116741762B (zh) * 2023-08-16 2023-11-24 江西兆驰半导体有限公司 一种堆叠式全彩Micro-LED芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2013058729A (ja) * 2011-09-07 2013-03-28 Lg Innotek Co Ltd 発光素子
JP2015012044A (ja) * 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
KR20160123621A (ko) * 2015-04-16 2016-10-26 엘지이노텍 주식회사 발광소자 패키지
WO2017153123A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
US7271420B2 (en) * 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
JP4636501B2 (ja) * 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
DE102008006988A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20120049214A1 (en) * 2009-04-06 2012-03-01 Lowes Theodore D Monolithic Multi-Junction Light Emitting Devices Including Multiple Groups of Light Emitting Diodes
TW201248945A (en) * 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
US8835948B2 (en) * 2012-04-19 2014-09-16 Phostek, Inc. Stacked LED device with diagonal bonding pads
US20130285010A1 (en) * 2012-04-27 2013-10-31 Phostek, Inc. Stacked led device with posts in adhesive layer
JP5924231B2 (ja) * 2012-10-24 2016-05-25 日亜化学工業株式会社 半導体発光素子
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2015012244A (ja) * 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
US20160336482A1 (en) * 2015-05-12 2016-11-17 Epistar Corporation Light-emitting device
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
WO2017197576A1 (en) * 2016-05-17 2017-11-23 The University Of Hong Kong Light-emitting diodes (leds) with monolithically-integrated photodetectors for in situ real-time intensity monitoring
KR20180079013A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 다른 색을 나타내는 발광 구조물들이 적층된 유기 발광 표시 장치
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
KR102509639B1 (ko) * 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP2013058729A (ja) * 2011-09-07 2013-03-28 Lg Innotek Co Ltd 発光素子
JP2015012044A (ja) * 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
KR20160123621A (ko) * 2015-04-16 2016-10-26 엘지이노텍 주식회사 발광소자 패키지
WO2017153123A1 (de) * 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements

Also Published As

Publication number Publication date
KR20210033479A (ko) 2021-03-26
US11749781B2 (en) 2023-09-05
EP3840067A4 (en) 2022-05-25
WO2020036421A1 (ko) 2020-02-20
US20230402571A1 (en) 2023-12-14
CN112602200A (zh) 2021-04-02
US10862006B2 (en) 2020-12-08
US20210074889A1 (en) 2021-03-11
EP3840067A1 (en) 2021-06-23
CN210403762U (zh) 2020-04-24
BR112021002846A2 (pt) 2021-05-18
US20200058825A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
JP2021534573A (ja) 発光装置
CN105009311B (zh) 具有提高的光提取效率的发光二极管
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
US8288787B2 (en) Thin film light emitting diode
KR102075655B1 (ko) 발광 소자 및 발광 소자 패키지
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
JP7390364B2 (ja) 発光装置
CN105489728A (zh) 具有电极焊盘的发光二极管
KR20150021235A (ko) 표시장치
KR20070096541A (ko) 질화물 반도체 발광 소자 및 그 제조방법
CN105531834A (zh) 具有esd保护的led芯片
JPH0864872A (ja) 半導体発光素子、およびその製造方法
KR100999800B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20210073535A (ko) 발광 소자
US20210296536A1 (en) Semiconductor light-emitting device
KR100723249B1 (ko) 수직구조 질화물 반도체 발광다이오드
KR20160065349A (ko) 질화물 반도체 발광 칩 및 이를 갖는 발광 소자
EP3852154A1 (en) Light-emitting element
KR20150029423A (ko) 반도체 발광소자
KR101582333B1 (ko) 발광다이오드, 플립칩 패키지 및 그의 제조방법
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
US20240204037A1 (en) Projection device
JP2003031852A (ja) 半導体発光素子、およびその製造方法
JP3938337B2 (ja) 半導体発光素子、およびその製造方法
KR102504334B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240508

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240515

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240607