KR20160123621A - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR20160123621A
KR20160123621A KR1020150053877A KR20150053877A KR20160123621A KR 20160123621 A KR20160123621 A KR 20160123621A KR 1020150053877 A KR1020150053877 A KR 1020150053877A KR 20150053877 A KR20150053877 A KR 20150053877A KR 20160123621 A KR20160123621 A KR 20160123621A
Authority
KR
South Korea
Prior art keywords
light emitting
conductive
emitting device
conductive type
disposed
Prior art date
Application number
KR1020150053877A
Other languages
English (en)
Other versions
KR102374171B1 (ko
Inventor
김원중
배철진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150053877A priority Critical patent/KR102374171B1/ko
Publication of KR20160123621A publication Critical patent/KR20160123621A/ko
Application granted granted Critical
Publication of KR102374171B1 publication Critical patent/KR102374171B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 발광소자 패키지에 관한 것으로서, 수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및 제1 및 제2 솔더부와 연결되고, 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자를 포함하고, 복수의 발광소자 중 하나인 제1 발광소자는 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고, 복수의 발광소자 중 다른 하나인 제2 발광소자는 제1 발광소자 또는 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고, 공급되는 전원은 해당하는 발광소자를 우회하여 공급되는 발광소자 패키지를 제공한다.

Description

발광소자 패키지{Light Emitting Device Package}
실시예는 발광소자 패키지에 관한 것으로, 보다 상세하게는 복수의 발광소자를 수직으로 본딩하여 좁은 공간에 칩을 효율적으로 실장할 수 있는 발광소자 패키지에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다.
그리고, 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
이러한 발광소자가 실장되는 발광소자 패키지의 광속 향상을 위해 발광소자 패키지에 복수 개의 발광소자를 수평으로 배치할 경우, 발광소자 패키지의 내부공간이 협소하여 배치시킬 수 있는 발광소자의 갯수에 한계가 있고, 발광소자에서 방출되는 빛을 반사시킬 수 있는 리플렉터의 면적이 줄어들어 휘도가 감소하는 문제점이 있다.
실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 크기가 다른 복수의 발광소자를 수직으로 배치할 수 있는 발광소자 패키지를 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여, 실시예는 수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임; 상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및 제1 및 제2 솔더부와 연결되고, 상기 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자를 포함하고, 상기 복수의 발광소자 중 하나인 제1 발광소자는 상기 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고, 상기 복수의 발광소자 중 다른 하나인 제2 발광소자는 상기 제1 발광소자 또는 상기 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고, 상기 공급되는 전원은 해당하는 발광소자를 우회하여 공급되는 발광소자 패키지를 제공할 수 있다.
실시예에서, 상기 복수의 발광소자 각각은 투광성 기판; 상기 투광성 기판 아래에 적층되어 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층; 및
상기 제1 도전형 반도체층과 연결되는 제1 패드와 상기 제2 도전형 반도체층과 연결되는 제2 패드를 포함하는 발광구조물을 포함할 수 있다.
그리고, 상기 제1 발광소자는 상기 제1 패드와 상기 제1 도전형 반도체층 사이에 배치된 제1-1 도전형 하부 전극; 상기 제1-1 도전형 하부 전극으로부터 상기 발광구조물의 일측을 우회하여 연장 배치된 제1 도전형 상부 전극; 상기 제2 패드와 상기 제2 도전형 반도체층 사이에 배치된 제2-1 도전형 하부 전극; 및 상기 제2-1 도전형 하부 전극으로부터 상기 발광구조물의 타측을 우회하여 연장 배치된 제2 도전형 상부 전극을 더 포함할 수 있다.
예를 들어, 상기 제1 발광소자는 상기 제1-1 도전형 하부 전극과 상기 제1 도전형 상부 전극을 연결하는 제1 연결부; 및 상기 제2-1 도전형 하부 전극과 상기 제2 도전형 상부 전극을 연결하는 제2 연결부를 더 포함할 수 있다.
예를 들어, 상기 제1 및 제2 발광소자는 상기 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 상기 발광구조물의 외측면에 배치된 절연부재를 더 포함할 수 있다.
예를 들어, 상기 제2 발광소자는 상기 제1 도전형 반도체층과 상기 제1 도전형 상부 전극 사이에 연결된 제1-2 도전형 하부 전극; 및 상기 제2 도전형 반도체층과 상기 제2 도전형 상부 전극 사이에 연결된 제2-2 도전형 하부 전극을 더 포함할 수 있다.
예를 들어, 상기 제1 도전형 상부 전극과 상기 제1 및 제2 발광소자의 제1 패드 사이에 배치되는 제3 솔더부와, 상기 제2 도전형 상부 전극와 상기 제1 및 제2 발광소자의 제2 패드 사이에 배치되는 제4 솔더부를 더 포함할 수 있다.
예를 들어, 상기 제1 및 제2 발광소자는 전기적으로 병렬 연결될 수 있다.
예를 들어, 상기 발광소자 패키지는 상기 제1 및 제2 리드 프레임 상에 상기 발광소자와 이격되어 배치되는 리플렉터; 및 상기 복수의 발광소자를 감싸는 몰딩 부재를 더 포함할 수 있다.
예를 들어, 상기 복수의 발광소자의 크기는 서로 동일하거나 다를 수 있다.
상술한 바와 같은 실시예에 의하면, 복수의 발광소자를 수직으로 배치하여, 좁은 공간에 칩을 효율적으로 실장할 수 있다.
또한, 발광소자를 수직으로 본딩하여 발광소자의 본딩영역을 최소화할 수 있으며, 이에 따라 리플렉터 영역을 극대화함으로써 고광속을 구현할 수 있는 효과가 있다.
아울러, 발광소자를 중앙에 배치시켜 광속을 향상시킬 수 있고, 배광특성을 향상시킬 수 있다.
도 1 내지 도 6은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다.
도 7 내지 도 12는 실시예에 따른 발광소자를 나타내는 단면도이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 6은 실시예에 따른 발광소자 패키지를 나타내는 단면도이다.
본 실시예에 따른 발광소자 패키지(100C, 100D)는 제1 및 제2 리드 프레임(210, 220), 제1 및 제2 솔더부(211, 222), 발광소자(300, 310, 320), 리플렉터(400) 및 몰딩 부재(500)를 포함할 수 있다.
다른 실시예에 따른 발광소자 패키지(100E, 100F)는 제1 및 제2 리드 프레임(210, 220), 제1 및 제2 솔더부(211, 222), 발광소자(300, 310, 320), 몰딩 부재(500) 및 패키지 몸체(600) 를 포함할 수 있다.
실시예에서, 제1 및 제2 리드 프레임(210, 220)은 수평 방향으로 서로 이격되어 배치될 수 있다. 아울러, 제1 및 제2 리드 프레임(210, 220)은 도전성 물질, 예를 들어 구리(Cu)로 이루어지며, 서로 전기적으로 분리되어 있다. 그리고, 제1 및 제2 리드 프레임(210, 220)은 동일한 재료로 이루어지고 서로 전기적으로 분리될 수 있다.
한편, 제1 및 제2 리드 프레임(210, 220)에는 발광소자(300, 310, 320)가 배치될 수 있는데, 발광소자는 복수 개가 제1 및 제2 리드 프레임(210, 220) 위에 수직 방향으로 순차적으로 중첩되어 배치될 수 있고, 제1 및 제2 리드 프레임(210, 220)에 전기적으로 연결될 수 있다.
여기서, 발광소자 패키지(100E, 100F)는 패키지 몸체(600)에 캐비티(C)가 구비되어 캐비티(C) 내에 발광소자(310, 320)이 배치될 수 있다.
그리고, 상기 복수의 발광소자(300) 중 하나의 제1 발광소자(310)는 제1 및 제2 리드 프레임(210, 220)으로부터 전원을 직접 공급받고, 복수의 발광소자(300) 중 다른 하나인 제2 발광소자(320)는 제1 발광소자(310) 또는 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받을 수 있다. 여기서, 상기 공급되는 전원은 해당하는 발광소자를 우회하여 공급될 수 있다.
도 7 내지 도 12는 실시예에 따른 발광소자를 나타내는 단면도이다.
도 7 내지 도 10을 참조하면, 복수의 발광소자(300A, 300B) 각각은 투광성 기판(315, 325)과 투광성 기판(315, 325) 아래로 적층되어 배치된 제1 도전형 반도체층(311, 321), 활성층(312, 322), 제2 도전형 반도체층(313, 323)을 포함하는 발광구조물(E)을 포함할 수 있다.
또한, 복수의 발광소자(300C, 300D) 각각은 투광성 기판(315, 325)과 투광성 기판(315, 325) 아래로 적층되어 배치된 제1 도전형 반도체층(311, 321), 활성층(312, 322), 제2 도전형 반도체층(313, 323), 제1 도전형 반도체층(311, 321)과 연결되는 제1 패드(331)와 제2 도전형 반도체층(313, 323)과 연결되는 제2 패드(332)를 포함하는 발광구조물(E)을 포함할 수 있다.
실시예에서, 투광성 기판(315, 325)은 사파이어 기판 등이 사용될 수 있고, 제1 및 제2 발광소자(310, 320)의 투광성 기판(315, 325)은 절연성 기판을 포함할 수 있다.
그리고, 투광성 기판(315, 325)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
또한, 투광성 기판(315, 325)의 일면에는 복수의 반도체 화합물이 적층된 발광구조물(E)이 배치된다. 그리고, 발광구조물(E)은 투광성 기판(315, 325)의 하부에 구비되는 버퍼층(미도시), 버퍼층(미도시)의 하부에 구비되는 제1 도전형 반도체층(311, 321), 제1 도전형 반도체층(311, 321)의 하부에 구비되는 활성층(312, 322) 및 활성층(312, 322)의 하부에 구비되는 제2 도전형 반도체층(313, 323)을 포함한다.도 11 내지 도 12를 참조하면, TFFC(Thin Film Flip Chip)을 도시한 것으로 발광구조물(E)에서 투광성 기판이 분리된 발광소자(300E, 300F)인데, 발광소자에서 방출되는 빛의 광효율을 높이기 위해 발광구조물로부터 투광성 기판을 분리한 뒤 발광구조물에 요철(미도시)을 형성시켜 광효율을 향상시킬 수 있다.
그리고, 도 7 내지 도 10을 참조하면, 제1 발광소자(300A, 300B, 300C, 300D)는 제1-1 도전형 하부 전극(310a)이 배치되는 제1 도전형 반도체층(311), 제1 도전형 반도체층(311)의 하부에 구비되는 활성층(312), 활성층(312)의 하부에 구비되고, 제2-1 도전형 하부 전극(310c)이 배치되는 제2 도전형 반도체층(313)을 포함한다.
여기서, 제1 도전형 반도체층(311, 321)과 활성층(312, 322) 및 제2 도전형 반도체층(313, 323)을 포함하는 발광구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 도전형 반도체층(311, 321)과 투광성 기판(315, 325) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(미도시)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(316, 326) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
아울러, 제1 도전형 반도체층(311, 321)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(311, 321)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
그리고, 제1 도전형 반도체층(311, 321)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(311, 321)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
한편, 활성층(312, 322)은 제1 도전형 반도체층(311, 321)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(313, 323)을 통해서 주입되는 정공이 서로 만나서 활성층(312, 322)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
또한, 활성층(312, 322)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(312, 322)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(312, 322)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
그리고, 활성층(312, 322)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(312, 322)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
아울러, 제2 도전형 반도체층(313, 323)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(313, 323)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
한편, 발광소자(300A, 300B, 300C, 300D)에 구비되는 제1-1 도전형 하부 전극(310a)과 제1-2 도전형 하부 전극(320a)은 제1 도전형 반도체층(311, 321)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2-1 도전형 하부 전극(310c)과 제2-2 도전형 하부 전극(320b)은 제2 도전형 반도체층(313, 323)의 하단면 일측에 배치된다.
여기서, 도전성을 높이기 위해 제2 도전형 반도체층(313, 323)의 하면과, 제2-1 도전형 하부 전극(310c) 및 제2-2 도전형 하부 전극(320d) 사이에는 ITO(Indium Tin Oxide)(314, 324)가 더 포함될 수 있다.
또한, 각 전극은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
한편, 제1 발광소자(300A, 300C)의 상면에는 다수의 전극을 더 포함할 수 있다. 여기서, 제1-1 도전형 하부 전극(310a)은 제1 리드 프레임(210)과 제1 도전형 반도체층(311) 사이에 배치될 수 있고, 제1 도전형 상부 전극(310b)은 제1-1 도전형 하부 전극(310a)으로부터 발광구조물(E)의 일측을 우회하여 연장 배치될 수 있다.
그리고, 제2-1 도전형 하부 전극(310c)은 제2 리드 프레임(220)과 제2 도전형 반도체층(313) 사이에 배치될 수 있으며, 제2 도전형 상부 전극(310d)은 제2-1 도전형 하부 전극(310c)으로부터 발광구조물(E)의 타측을 우회하여 연장 배치될 수 있다.
아울러, 제1 발광소자(300A, 300C, 300E)는 제1-1 도전형 하부 전극(310a)과 제1 도전형 상부 전극(310b)을 연결하는 제1 연결부(317a)와, 제2-1 도전형 하부 전극(310c)과 제2 도전형 상부 전극(310d)을 연결하는 제2 연결부(317b)를 더 포함할 수 있다.
그리고, 제1 연결부(317a) 및 제2 연결부(317b)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 전극과 같은 재질로 구비될 수 있고, 제1 연결부(317a)를 통해 제1-1 도전형 하부 전극(310a)이 제1 도전형 상부 전극(310b)과 전기적으로 연결되고 제2 연결부(317b)를 통해 제2-1 도전형 하부 전극(310c)이 제2 도전형 상부 전극(310d)과 전기적으로 연결될 수 있다.
한편, 제1 및 제2 발광소자(310, 320)에는 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 발광구조물(E)의 외측면에 절연부재(318)가 배치될 수 있다.
그리고, 제2 발광소자(300B, 300D는 제1 도전형 반도체층(321)과 제1 발광소자(310)의 제1 도전형 상부 전극(310b) 사이에 연결된 제1-2 도전형 하부 전극(320a) 및 제2 도전형 반도체층(323)과 제1 발광소자(310)의 제2 도전형 상부 전극(310d) 사이에 연결된 제2-2 도전형 하부 전극(320b)을 더 포함할 수 있다.
상술한 바와 같이, 제1 발광소자(310)의 제1 도전형 상부 전극(310b)과 제2 발광소자(320)의 제1-2 도전형 하부 전극(320a)이 연결되고, 제1 발광소자(310)의 제2 도전형 상부 전극(310d)과 제2 발광소자(320)의 제2-2 도전형 하부 전극(320b)이 연결되어 제1 발광소자(310)를 통해 제2 발광소자(320)에 간접적으로 전원이 공급될 수 있다. 이때, 제1 및 제2 발광소자(310, 320)는 전기적으로 병렬 연결될 수 있다.
여기서, 제1 및 제2 발광소자(310, 320)가 연결될 때 플립칩 본딩될 수 있다.
도 1과 도 2 및 도 7과 도 8을 참조하면, 제1 발광소자(310, 300A)와 제2 발광소자(320, 300B)는 플립칩 본딩될 수 있고, 복수의 제1 발광소자(310, 300A) 간에도 플립칩 본딩될 수 있는데, 여기서, 제1 발광소자(310, 300A)와 제2 발광소자(320, 300B) 사이와, 복수의 제1 발광소자(310, 300A) 간에는 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)을 이용하여 본딩될 수 있다. 여기서, 제1 발광소자(300A)의 제1-1 도전형 하부 전극(310a)과 제1 발광소자(310)의 제2 도전형 상부 전극(310d)이 배치되는 높이는 다르므로 수평으로 구비되는 발광소자 패키지(100A, 100B)의 제1 및 제2 리드 프레임(210, 220)에 배치되기 위해서, 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)의 두께를 조절하여 발광소자를 수평으로 배치시킬 수 있다.
그리고, 도 3 내지 도 6에 도시한 바와 같이 제1 발광소자(310)는 제1 발광소자의 제1 패드(331)와 제1 리드 프레임(210) 사이에 배치되는 제1 솔더부(211)와 솔더링(soldering)되고, 제1 발광소자(310)의 제2 패드(332)와 제2 리드 프레임(220) 사이에 배치되는 제2 솔더부(222)와 솔더링(soldering)되어 제1 및 제2 리드 프레임(210, 220)과 전기적으로 연결될 수 있다.
여기서, 제1 및 제2 솔더부(211, 222) 각각은 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)일 수 있다.
전술한 제1 및 제2 솔더부(211, 222)는 제1 및 제2 패드(331, 332)를 통해 발광 소자(310)의 제1 및 제2 도전형 반도체층(311, 313)을 제1 및 제2 리드 프레임(210, 220)에 각각 전기적으로 연결시켜, 와이어의 필요성을 없앨 수 있다.
또한, 제1 발광소자(310)의 제1 및 제2 패드(311, 332)와 제1 및 제2 도전형 상부 전극(310b, 310d) 사이에는 각각 제1 및 제2 연결부(317a, 317b)가 배치되어 전기적으로 연결될 수 있다.
상술한 바와 같이 제1 및 제2 리드 프레임(210,220)에 배치되는 제1 발광소자(310) 상부에는 제2 발광소자(320)가 배치될 수 있고, 2개 이상의 발광소자를 적층하기 위해서는 제1 발광소자(310)와 동일한 구조를 가진 복수 개의 발광소자가 수직으로 적층될 수도 있다.
여기서, 하부에 배치되는 발광소자의 제1 및 제2 도전형 상부 전극(310b, 310d)과 상부에 배치되는 제1 및 2 발광소자의 제1 및 제2 패드(331, 332) 사이에는 각각 제3 및 제4 솔더부(213, 214)가 배치되어 전기적으로 연결될 수 있다.그리고, 복수의 발광소자는 크기가 동일한 발광소자가 배치될 수 있을 뿐만 아니라, 발광소자의 상하면에 전극이 배치될 수 있으므로 상하로 적층된 발광소자의 전극들을 솔더(solder)로 쉽게 본딩하여 크기가 서로 다른 발광소자가 적층되도록 배치될 수도 있다.
또한, 제1 및 제2 리드 프레임(210, 220) 상에는 리플렉터(400)가 배치될 수 있는데, 리플렉터(400)는 제1 및 제2 리드 프레임(210, 220)에 배치된 발광소자(300, 310, 320)의 가장자리에서 소정의 거리로 이격되어 제1 및 제2 리드 프레임(210, 220) 상에 배치될 수 있다. 여기서, 리플렉터(400)는 발광소자(300, 310, 320)로부터 방출되는 빛을 발광소자 패키지의 전면(도 1과 도 2에서 윗 방향)으로 반사시켜 휘도를 증가시킬 수 있다.
그리고, 한편, 고출력 발광소자 패키지를 구현하기 위해 종래에는 발광소자 패키지에 2개의 발광소자를 수평으로 배치하고, 와이어로 발광소자를 연결하였다. 이러한 구조는 협소한 발광소자 패키지 내의 공간의 제약 때문에 발광소자 패키지 내에 배치할 수 있는 발광소자의 갯수에 제약을 받을 뿐 아니라, 발광소자에서 방출되는 빛을 반사시키는 리플렉터의 면적이 감소하게 되어 휘도를 증가시키는데 한계가 있다.
하지만, 실시예에 따른 발광소자 패키지는 발광소자 패키지의 중앙부에 복수 개의 발광소자를 수직으로 적층시킴으로써, 종래의 발광소자 패키지의 리플렉터보다 발광소자에서 방출되는 빛을 반사시킬 수 있는 리플렉터의 면적을 넓게 확보할 수 있게 된다. 이와 같이, 리플렉터의 면적이 증가함에 따라 발광소자에서 방출되는 빛의 휘도를 증가시킬 수 있다.
그리고, 리플렉터(400)는 반사율이 우수한 물질로 이루어지며, 일 예로서 은(Ag)이 코팅될 수 있다.
아울러, 몰딩 부재(500)가 발광소자를 보호하도록 복수의 발광소자(300, 310, 320)의 둘레에 배치될 수 있고, 몰딩 부재(500)는 실리콘 등을 포함할 수 있다.
상술한 바와 같은 실시예에 따르면, 복수의 발광소자가 패키지 몸체의 중앙에 배치될 수 있기 때문에 광속을 향상시킬 수 있고, 배광특성을 향상시킬 수 있다.
그리고, 복수의 발광소자를 수직으로 배치하여, 좁은 공간에 칩을 효율적으로 실장할 수 있다.
또한, 발광소자를 수직으로 본딩하여 발광소자의 본딩영역을 최소화할 수 있으며, 이에 따라 리플렉터 영역을 극대화함으로써 고광속을 구현할 수 있는 효과가 있다.
상술한 발광소자 내지 발광소자 패키지는 조명 시스템의 광원으로 사용될 수 있는데, 일예로 영상표시장치의 백라이트 유닛과 조명 장치에 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치에 사용될 때 등기구나 벌브(bulb) 타입의 광원에 사용될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 20 : 발광소자 패키지 210 : 제1 리드 프레임
220 : 제2 리드 프레임 300, 310. 320 : 발광소자
310a : 제1-1 도전형 하부 전극 310b : 제1 도전형 상부 전극
310c : 제2-1 도전형 하부 전극 310d : 제2 도전형 상부 전극
311, 321 : 제1 도전형 반도체층 312, 322 : 활성층
313, 323 : 제2 도전형 반도체층 314, 324 : ITO
315, 325 : 투광성 기판 316, 326 : 버퍼층
317a : 제1 연결부 317b : 제2 연결부
318 : 절연부재 320a : 제1-2 도전형 하부 전극
320b : 제2-2 도전형 하부 전극 400 : 리플렉터
500 : 몰딩 부재

Claims (10)

  1. 수평 방향으로 서로 전기적으로 이격되어 배치된 제1 및 제2 리드 프레임;
    상기 제1 및 제2 리드 프레임 위에 각각 배치된 제1 및 제2 솔더부; 및
    상기 제1 및 제2 솔더부와 연결되고, 상기 제1 및 제2 리드 프레임 위에 수직 방향으로 순차적으로 중첩되어 배치된 복수의 발광소자를 포함하고,
    상기 복수의 발광소자 중 하나인 제1 발광소자는 상기 제1 및 제2 리드 프레임으로부터 전원을 직접적으로 공급받고,
    상기 복수의 발광소자 중 다른 하나인 제2 발광소자는 상기 제1 발광소자 또는 상기 복수의 발광소자 중 또 다른 하나인 제3 발광소자를 통해 전원을 공급받고,
    상기 공급되는 전원은 해당하는 발광소자를 우회하여 공급되는 발광소자 패키지.
  2. 제1 항에 있어서, 상기 복수의 발광소자 각각은
    투광성 기판;
    상기 투광성 기판 아래에 적층되어 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 연결되는 제1 패드와 상기 제2 도전형 반도체층과 연결되는 제2 패드를 포함하는 발광구조물을 포함하는 발광소자 패키지.
  3. 제2 항에 있어서, 상기 제1 발광소자는
    상기 제1 패드와 상기 제1 도전형 반도체층 사이에 배치된 제1-1 도전형 하부 전극;
    상기 제1-1 도전형 하부 전극으로부터 상기 발광구조물의 일측을 우회하여 연장 배치된 제1 도전형 상부 전극;
    상기 제2 패드와 상기 제2 도전형 반도체층 사이에 배치된 제2-1 도전형 하부 전극; 및
    상기 제2-1 도전형 하부 전극으로부터 상기 발광구조물의 타측을 우회하여 연장 배치된 제2 도전형 상부 전극을 더 포함하는 발광소자 패키지.
  4. 제3 항에 있어서, 상기 제1 발광소자는
    상기 제1-1 도전형 하부 전극과 상기 제1 도전형 상부 전극을 연결하는 제1 연결부; 및
    상기 제2-1 도전형 하부 전극과 상기 제2 도전형 상부 전극을 연결하는 제2 연결부를 더 포함하는 발광소자 패키지.
  5. 제3 항에 있어서, 상기 제1 및 제2 발광소자는
    상기 제1-1 및 제2-1 도전형 하부 전극이 노출되도록 상기 발광구조물의 외측면에 배치된 절연부재를 더 포함하는 발광소자 패키지.
  6. 제3 항에 있어서, 상기 제2 발광소자는
    상기 제1 도전형 반도체층과 상기 제1 도전형 상부 전극 사이에 연결된 제1-2 도전형 하부 전극; 및
    상기 제2 도전형 반도체층과 상기 제2 도전형 상부 전극 사이에 연결된 제2-2 도전형 하부 전극을 더 포함하는 발광소자 패키지.
  7. 제5 항에 있어서,
    상기 제1 도전형 상부 전극과 상기 제1 및 제2 발광소자의 제1 패드 사이에 배치되는 제3 솔더부와, 상기 제2 도전형 상부 전극와 상기 제1 및 제2 발광소자의 제2 패드 사이에 배치되는 제4 솔더부를 더 포함하는 발광소자 패키지.
  8. 제1 항에 있어서,
    상기 제1 및 제2 발광소자는 전기적으로 병렬 연결된 발광소자 패키지.
  9. 제1 항에 있어서, 상기 발광소자 패키지는
    상기 제1 및 제2 리드 프레임 상에 상기 발광소자와 이격되어 배치되는 리플렉터; 및
    상기 복수의 발광소자를 감싸는 몰딩 부재를 더 포함하는 발광소자 패키지.
  10. 제1 항에 있어서,
    상기 복수의 발광소자의 크기는 서로 동일하거나 다른 발광소자 패키지.
KR1020150053877A 2015-04-16 2015-04-16 발광소자 패키지 KR102374171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150053877A KR102374171B1 (ko) 2015-04-16 2015-04-16 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150053877A KR102374171B1 (ko) 2015-04-16 2015-04-16 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20160123621A true KR20160123621A (ko) 2016-10-26
KR102374171B1 KR102374171B1 (ko) 2022-03-15

Family

ID=57251965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150053877A KR102374171B1 (ko) 2015-04-16 2015-04-16 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR102374171B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020036421A1 (ko) * 2018-08-17 2020-02-20 서울바이오시스주식회사 발광 소자
US12100695B2 (en) 2023-07-24 2024-09-24 Seoul Viosys Co., Ltd. Light emitting device including multiple light emitting parts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087861A1 (en) * 2003-09-26 2005-04-28 Tessera, Inc. Back-face and edge interconnects for lidded package
KR20060117210A (ko) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 교류 발광 소자
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100054197A (ko) * 2008-11-06 2010-05-25 삼성전자주식회사 발광 장치 및 그 제조 방법
KR20120052745A (ko) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 발광 소자 및 발광소자 패키지
KR20140143894A (ko) * 2013-06-10 2014-12-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087861A1 (en) * 2003-09-26 2005-04-28 Tessera, Inc. Back-face and edge interconnects for lidded package
KR20060117210A (ko) * 2005-05-13 2006-11-16 인더스트리얼 테크놀로지 리서치 인스티튜트 교류 발광 소자
KR20100016901A (ko) * 2008-08-05 2010-02-16 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100054197A (ko) * 2008-11-06 2010-05-25 삼성전자주식회사 발광 장치 및 그 제조 방법
KR20120052745A (ko) * 2010-11-16 2012-05-24 엘지이노텍 주식회사 발광 소자 및 발광소자 패키지
KR20140143894A (ko) * 2013-06-10 2014-12-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020036421A1 (ko) * 2018-08-17 2020-02-20 서울바이오시스주식회사 발광 소자
CN112602200A (zh) * 2018-08-17 2021-04-02 首尔伟傲世有限公司 发光元件
JP2021534573A (ja) * 2018-08-17 2021-12-09 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co., Ltd. 発光装置
US11749781B2 (en) 2018-08-17 2023-09-05 Seoul Viosys Co., Ltd. Light emitting device including multiple light emitting parts
US12100695B2 (en) 2023-07-24 2024-09-24 Seoul Viosys Co., Ltd. Light emitting device including multiple light emitting parts

Also Published As

Publication number Publication date
KR102374171B1 (ko) 2022-03-15

Similar Documents

Publication Publication Date Title
EP2701211B1 (en) Light emitting device
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
US20120161102A1 (en) Light emitting device, method for fabricating the same, and light emitting device package
EP2546891B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US9112092B2 (en) Light emitting device and light emitting device package
KR20130049568A (ko) 반도체 발광소자 및 그 제조방법
KR20170082889A (ko) 발광소자
JP6087142B2 (ja) 発光素子
KR101742617B1 (ko) 발광소자
KR102374171B1 (ko) 발광소자 패키지
KR102309093B1 (ko) 발광소자
KR102008349B1 (ko) 발광 소자 및 발광 소자 패키지
KR102643093B1 (ko) 반도체 소자 및 조명장치
KR102471685B1 (ko) 발광소자 및 조명장치
KR101992365B1 (ko) 발광 소자
KR101895979B1 (ko) Led칩 일체형 기판을 구비한 led 등기구
KR20170082872A (ko) 발광소자
KR20160066319A (ko) 발광소자 패키지
KR20170023478A (ko) 자외선 발광 소자
KR20160121837A (ko) 발광소자 및 조명시스템
KR101035143B1 (ko) 질화갈륨계 반도체 발광소자의 p-GaN층 상에 사용되는 반사전극 및 이를 포함하는 질화갈륨계 반도체 발광소자
KR102441311B1 (ko) 발광소자
KR102261950B1 (ko) 발광소자 및 조명시스템
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant