KR101502835B1 - Led용 서브마운트, led칩 및 led칩 제조방법 - Google Patents
Led용 서브마운트, led칩 및 led칩 제조방법 Download PDFInfo
- Publication number
- KR101502835B1 KR101502835B1 KR1020130030297A KR20130030297A KR101502835B1 KR 101502835 B1 KR101502835 B1 KR 101502835B1 KR 1020130030297 A KR1020130030297 A KR 1020130030297A KR 20130030297 A KR20130030297 A KR 20130030297A KR 101502835 B1 KR101502835 B1 KR 101502835B1
- Authority
- KR
- South Korea
- Prior art keywords
- led
- bump
- bumps
- submount
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000206 photolithography Methods 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 74
- 239000010949 copper Substances 0.000 description 15
- 238000005253 cladding Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910007637 SnAg Inorganic materials 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
LED용 서브마운트, LED칩 및 LED칩 제조방법이 개시된다. 본 발명의 실시 예에 따른 LED용 서브마운트는 기판; 및 포토리소그래피 공정에 의해 기판 상부에 형성되어 LED의 전극과 접합되는 범프;를 포함하되, 범프는 LED에 의해 방출되는 광을 반사하는 복층으로 마련된다.
Description
본 발명은 LED용 서브마운트, LED칩 및 LED칩 제조방법에 관한 것이다.
자동차용 부품과 TV의 백라이트 유닛 등 각 분야에서 다양한 용도로 사용되고 있는 LED(Light Emitting Diode)는 p-n 접합구조를 이용한 반도체 소자로서, 순방향으로 전압을 가했을 때 전자와 정공의 결합에 의하여 광을 방출하는 발광 다이오드이다.
LED 중 일반형 LED의 구조는 통상적으로 광을 방출하는 하나의 활성층과 이를 둘러싼 두 개의 양쪽 클래딩층으로 구성된다. 여기서, 전극에 접한 클래딩층은 각각 n-도핑(doping) 되거나 p-도핑된다. 주로 기판과 접한 클래딩층이 n-도핑되고, 다른 클래딩층 부분이 p-도핑된다. 도핑된 클래딩층 극성에 맞게 전극을 통하여 전압을 인가하면 n-도핑된 클래딩층은 전자를 공급하고, p-도핑된 클래딩층은 정공을 공급하여 전류가 흐르게 된다. 그리고, 전자와 정공이 가운데 활성층에서 결합하여 광을 방출한다.
상술한 LED 기판은 통상적으로 광 투과성 사파이어나 SiC 기판으로 마련되고, 방출되는 광의 파장에 따라 방출되는 광의 일부를 반사하거나 투과시킨다. 일반형 LED는 기판이 하측에 위치하고, n형 전극 및 p형 전극이 상측에 형성되어 있으므로, 각 전극 및 PCB(Printed Circuit Board)와 LED를 전기적으로 연결하는 와이어로 인한 간섭에 의해 광효율이 떨어진다. 또, 열 방출이 하측 기판의 사파이어면을 통해 이루어지므로 열 방출 효율이 낮고, 이는 LED의 수명과 신뢰성에 영향을 줄 수 있다.
한편, 플립칩형 LED(칩)는 서브마운트 상부에 솔더 또는 Au 범프에 의해 일반형 LED를 거꾸로 뒤집어 고정시킨 것이다. 플립칩형 LED는 방열 특성 및 고출력 특성이 우수하다. 이때, 범프 공정을 통해 LED의 각 전극에 범프를 형성하게 된다. 이는 일반형 LED의 전극에 범프를 형성하는 과정을 별도로 수행해야 하므로 수율 및 칩 가격에 영향을 미칠 수 있다.
또, 높은 열과 압력으로 (일반형) LED를 서브마운트에 접합시키게 되므로, LED의 특성에 영향을 줄 수 있다. 미국등록특허 제8,080,828호(2011.11.20. 등록일)는 LED를 서브마운트에 플립칩으로 마운팅하는 내용을 포함하는 기술을 공개한 바 있다.
본 발명의 실시 예는 서브마운트에 LED 전극과 접합되는 범프를 형성하고, LED를 뒤집은 상태에서 LED 전극을 범프에 플립칩으로 접합시킴으로써, 열 저항을 낮추고, 수율 및 종래의 전극이나 와이어에 의한 간섭을 줄여 광효율을 높일 수 있는 LED용 서브마운트, LED칩 및 LED칩 제조방법을 제공하고자 한다.
또, 범프가 Cu/Solder/Au의 복층으로 형성됨으로써, 낮은 온도로도 효과적으로 LED 전극과 접합이 이루어질 수 있는 LED용 서브마운트, LED칩 및 LED칩 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 기판; 및 포토리소그래피 공정에 의해 상기 기판 상부에 형성되어 LED의 전극과 접합되는 범프;를 포함하되, 상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 마련된 LED용 서브마운트가 제공될 수 있다.
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 마련될 수 있다.
상기 범프는 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다.
상기 범프와 대면하는 부위가 경사면으로 마련되며, 상기 경사면의 상부에 반사층이 형성되어 상기 LED 광을 집광 및 반사시키는 보호막을 더 포함할 수 있다.
상기 반사층은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있다.
PCB의 전기신호를 와이어에 의해 수신하여 상기 범프로 전달하는 연결부를 더 포함하고, 상기 연결부는 상기 포토리소그래피 공정에 의해 상기 범프와 동일구조로 형성될 수 있다.
발명의 또 다른 측면에 따르면, 상술한 서브마운트; 및 상기 서브마운트의 범프에 접합되는 전극을 가진 LED;를 포함하는 LED칩이 제공될 수 있다.
상기 LED는 거꾸로 뒤집은 상태에서 상측에 LED기판이 위치하고, 하측에 상기 전극이 위치하는 일반형 LED를 포함하며, 상기 서브마운트에 플립칩 형태로 접합될 수 있다.
발명의 또 다른 측면에 따르면, (a) 상기 포토리소그래피 공정에 의해 상기 서브마운트의 기판 상부에 상기 범프를 형성하는 단계; 및 (b) 상기 범프에 상기 LED 전극을 접합시키는 단계;를 포함하되, 상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 형성되는 LED칩 제조방법이 제공될 수 있다.
상기 (a) 단계는, 상기 포토리소그래피 공정 시 PCB의 전기신호를 상기 범프로 전달하기 위한 연결부를 상기 범프와 동일구조로 일괄적으로 형성하는 단계를 더 포함할 수 있다.
상기 범프와 상기 연결부를 형성한 이후, 상기 범프와 대면하는 부위가 경사면으로 마련된 보호막을 형성하는 단계와, 상기 경사면의 상부에 반사층을 형성하는 단계를 더 포함할 수 있다.
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 형성될 수 있다.
상기 (b) 단계는, 상기 LED 전극의 Au가 상기 범프의 Solder층으로 확산이 이루어지도록 열과 압력을 이용한 리플로우 공정에 의해 수행될 수 있다.
상기 (b) 단계 이후, 절단공정에 의해 개별화된 상기 LED칩 단위로 절단하는 단계를 더 포함할 수 있다.
본 발명의 실시 예에 따른 LED용 서브마운트, LED칩 및 LED칩 제조방법은 서브마운트에 LED 전극과 접합되는 범프를 형성하고, LED를 뒤집은 상태에서 LED 전극을 범프에 플립칩으로 접합시킴으로써, 열 저항을 낮추고, 수율 및 종래의 전극이나 와이어에 의한 간섭을 줄여 광효율을 높일 수 있다.
또, 범프가 Cu/Solder/Au의 복층으로 형성됨으로써, 낮은 온도로도 효과적으로 LED 전극과 접합이 이루어질 수 있다.
또, 포토리소그래피 공정을 이용하여 광반사를 수행하는 범프를 서브마운트에 형성함으로써, LED에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 수 있다.
또, 포토리소그래피 공정을 이용하여 서브마운트에 집광 및 광반사를 수행하는 반사층을 형성한 보호막을 형성함으로써 LED 광효율을 높일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 LED 패키지를 단면도로 도시한 것이다.
도 2a 내지 도 2k는 상기 도 1의 LED 패키지 내에 실장된 LED칩의 제조공정을 단면도로 도시한 것이다.
도 3은 상기 도 1의 LED 패키지에서 수행되는 LED칩의 광반사 형태를 개념도로 도시한 것이다.
도 2a 내지 도 2k는 상기 도 1의 LED 패키지 내에 실장된 LED칩의 제조공정을 단면도로 도시한 것이다.
도 3은 상기 도 1의 LED 패키지에서 수행되는 LED칩의 광반사 형태를 개념도로 도시한 것이다.
이하에서는 본 발명의 실시 예들을 첨부 도면을 참조하여 상세히 설명한다. 이하에 소개되는 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한 이하의 도면들에 있어서, 막(층, 패턴) 및 영역들의 두께는 명확성을 기하기 위하여 과장될 수 있다. 또한, 막(층, 패턴)이 다른 막(층, 패턴)의 ‘상’, ‘상부’, ‘하’, ‘하부’, ‘일면’에 있다고 언급되는 경우에 그것은 다른 막(층, 패턴)에 일체로 형성될 수 있거나 또는 그들 사이에 다른 막(층, 패턴)이 개재될 수도 있다. 아울러, 공간적으로 상대적인 용어인 ‘아래’, ‘하부’, ‘위’, ‘상부’ 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용된 것이며, 실제 사용시의 상부, 하부를 의미하는 용어로 사용된 것은 아니다. 즉, 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 실제 사용시의 배향에 따라 해석될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 LED 패키지를 단면도로 도시한 것이다.
도 1을 참조하면, LED 패키지(1)는 PCB(미도시)에 부착이 가능하도록 제작되며, 서브마운트(100)와 이에 접합된 LED(200)를 포함하는 LED칩과, LED칩을 실장하며, LED칩과 PCB 사이에 전기신호를 전달하기 위해 와이어(W)와 연결된 리드(2)를 포함하고, 외부의 습기나 충격으로부터 LED칩을 보호 및 지지하는 리드프레임(5)과, LED칩을 커버하고 광을 투과시키는 광 투과성 캡(Cap)(4)을 포함한다.
서브마운트(100)는 LED(200)와 전력공급원(미도시) 사이의 인터페이스 역할을 수행하며, 하측에 효율적인 방열을 위해 Al, Cu 등으로 제작된 히트 싱크(Heat sink)(7)가 마련될 수 있다. 또, 서브마운트(100)는 다수의 LED칩이 광원으로 사용될 경우, 각 LED칩 간의 인터커넥션(Interconnection)으로 사용될 수 있다.
서브마운트(100)는 기판(10)과, LED(200)의 전극(201,202)과 접합되는 범프(B1,B2)와, 와이어(W)가 연결되는 연결부(B3)와, 보호막(30)을 포함할 수 있다.
기판(10)은 예컨대 실리콘 기판을 포함할 수 있다. 그러나, 이에 한정되지는 않으며 기판(10)은 도전성 기판, 부도체 기판을 포함하고, 세라믹, 알루미늄, 구리, 은 등의 재질로 제작된 기판을 포함할 수 있다. 이러한 기판(10) 상부에는 절연층(20)이 형성될 수 있다.
범프(B1,B2)는 LED(200)의 n형 전극(201) 및 p형 전극(202)과 각각 연결되도록 돌출된 형태로 마련된다. n형 전극(201) 및 p형 전극(202)은 리플로우 공정에 의해 각 범프(B1,B2) 상부에 접합될 수 있다. 여기서 제1범프(B1)는 LED(200)의 n형 전극(201)이 접합되는 부위이며, 제2범프(B2)는 p형 전극(202)이 접합되는 부위로서, 각각 연결부(B3)와 전기적으로 서로 연결된다.
이러한 범프(B1,B2)는 포토리소그래피(Photolithography) 공정에 의해 Cu/Solder(SnAg)/Au (층)의 복층구조로 형성될 수 있으며, 광반사를 수행하는 리플렉터의 기능을 갖는다. 이때, 범프(B1,B2)는 광반사 효율을 높이기 위해 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다.
연결부(B3)는 와이어(W) 본딩이 이루어지며, PCB(기판)의 전기신호를 본딩된 와이어에 의해 수신하여 범프(B1,B2)로 전달한다. 와이어(W)는 예컨대 Au 등의 재질로 제작될 수 있다. 연결부(B3)는 범프(B1,B2)와 마찬가지로 Cu/Solder(SnAg)/Au의 복층구조로 형성될 수 있다. 즉 연결부(B3)는 포토리소그래피 공정에 의해 범프(B1,B2)와 함께 일괄 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 다른 예에서 연결부(B3)는 포토 공정에 의해 단층 구조로 형성될 수도 있다.
보호막(30)은 포토리소그래피 공정에 의해 형성될 수 있으며, 범프(B1,B2)와 대면하는 부위가 경사면(30a)으로 마련될 수 있다. 이때, 보호막(30)의 경사면(30a)에 형성된 반사층(40)에 의해 LED(200) 광을 집광 및 반사시킬 수 있다. 반사층(40)은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있다. 이러한 보호막(30)은 범프(B1,B2) 보다 높은 크기로 형성될 수 있다. 또 경사면(30a)은 경사각도가 상측방향으로 갈수록 커지는 형태로 마련될 수 있다.
LED(200)는 일반형 LED를 포함하며, 서브마운트(100) 상부에 거꾸로 뒤집어 마운팅된다. 즉 LED(200)를 거꾸로 뒤집은 상태에서 상측에는 기판(210)이 위치하고, 하측에는 서브마운트(100)의 범프(B1,B2)에 접합되는 n형 전극(201) 및 p형 전극(202)이 위치한다. 여기서, 기판(210)은 사파이어나 SiC 기판을 포함할 수 있다.
또, 기판(210)과 전극(201,202) 사이에 형성된 에피(Epi) 구조층(205)은 예컨대, n형 반도체(n-GaN)와 빛(광)을 발광하는 활성층(InGaN), p형 반도체(p-GaN) 등이 적층된 다양한 구조로 마련될 수 있다. p형 전극(202)에 전원을 가하면 LED(200)의 활성층(미도시)이 전자와 정공의 결합을 통해 광을 방출하게 된다. LED(200)의 활성층(미도시)은 육면에서 광을 방출할 수 있다. 이때 상술한 경사면(30a) 상부의 반사층(40)은 LED(200)의 측면, 후면 등으로 방출된 빛을 집광 및 반사할 수 있으므로 광효율을 극대화시킬 수 있다.
LED(200)의 전극(201,202)과 서브마운트(100)의 범프(B1,B2) 간의 접합 시 LED(200)의 전극(201,202)의 Au와 범프(B1,B2)의 금속 간 확산이 이루어진다. 즉, LED(200)의 전극(201,202)의 Au가 범프(B1,B2)의 Solder(SnAg)층에 흡수될 수 있다. 또, 범프(B1,B2)의 Cu층과 Au층이 Solder(SnAg)층에 흡수되면서 금속 간 화합물이 생성될 수 있다.
이때, 범프(B1,B2)의 Solder(층)는 저온(약 200도)에서 녹기 때문에 낮은 온도로도 LED(200)의 전극(201,202)과 범프(B1,B2) 간 접합이 효과적으로 이루어질 수 있다. 이하, 도 1의 내용을 기초로 도 2a 내지 도 2k를 통해 상술한 LED칩 제조과정에 대해서 설명하기로 한다.
도 2a 내지 도 2k는 도 1의 LED 패키지 내에 실장된 LED칩의 제조공정을 단면도로 도시한 것이다. 여기서, 도 2a 내지 도 2i는 서브마운트(100)의 제조공정을 나타낸다. 또, 도 2j 및 도 2k는 서브마운트(100)에 LED(200)를 접합하여 LED칩을 완성하는 공정을 나타낸다.
도 2a를 참조하면, (서브마운트) 기판(10) 상부에 절연층(20)을 형성한다. 기판(10)은 예컨대 실리콘 기판 등을 포함할 수 있다.
다음으로 도 2b를 참조하면, 절연층(20) 상부에 마스크층(25)을 설정된 간격 및 형태로 패터닝하여 절연층(20)의 상부면 일부를 노출시킨다. 즉, 범프(B1,B2) 및 연결부(B3) 형성을 위한 영역(S1,S2,S3)이 형성되도록 마스크층(25)이 패터닝될 수 있다.
다음으로 도 2c를 참조하면, 범프(B1,B2) 및 연결부(B3) 형성을 위해 노출된 절연층(20) 상부에 도금공정을 수행한다. 여기서 범프(B1,B2) 및 연결부(B3)는 Cu/Solder(SnAg)/Au의 복층구조로 형성될 수 있다. 즉, Cu층, Solder층 및 Au층이 순서대로 적층되는 구조이다.
이를 통해 범프(B1,B2)는 광반사를 수행하는 리플렉터의 기능을 가질 수 있다. 여기서 제1범프(B1)는 LED(200)의 n형 전극(201)이 접합되는 부위이며, 제2범프(B2)는 p형 전극(202)이 접합되는 부위로서, 각각 연결부(B3)와 전기적으로 서로 연결된다. 범프(B1,B2)는 광효율을 높이기 위해 상측으로 갈수록 너비가 커지는 형태로 마련될 수 있다.
다음으로 도 2d를 참조하면, 마스크층(25)을 제거한다. 여기서, 마스크층(25)이 포토레지스트일 경우 에싱(ashing) 공정, 습식 제거 공정 및 O2 플라즈마 방법 중 어느 하나에 의해 제거될 수 있다. 또한, 마스크층(25)이 실리콘 질화막 또는 실리콘 산화막일 경우 RIE(Reactive Ion Etching) 공정, 인산용액, 불산용액, BOE용액(Buffered Oxide etcher) 중 어느 하나에 의해 제거될 수 있다.
다음으로 도 2e를 참조하면, 포토 공정에 의해 전면을 커버하도록 보호막(Passivation layer)(30)을 형성한 후, 연결부(B3)의 상면 및 범프(B1,B2)가 노출되도록 보호막(30)을 선택적으로 제거한다. 여기서, 보호막(30)은 범프(B1,B2)와 대면하는 경사면(30a)의 경사각(θ)이 상측방향으로 갈수록 커지도록 형성될 수 있다. 또 보호막(30)은 범프(B1,B2) 보다 높은 크기로 형성될 수 있다. 이러한 보호막(30)은 예컨대, 질화규소, 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성을 가지는 유기물 또는 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어질 수 있다. 또, 보호막(30)은 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
다음으로 도 2f를 참조하면, 전면을 커버하도록 반사층(40)을 형성한다. 반사층(40)은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어질 수 있으며, 스퍼터링(Sputtering) 등을 포함하는 도금공정을 통해 형성될 수 있다.
다음으로 도 2g를 참조하면, 포토공정에 의해 반사층(40)의 전면을 커버하도록 포토레지스트(60)를 형성하고, 설정된 부분의 포토레지스트(60)를 제거한다. 즉, 연결부(B3) 상부 및 양측 보호막(30) 사이의 범프(B1,B2)가 노출되도록 포토레지스트(60)가 제거될 수 있다. 또, 범프(B1,B2)와 반사층(40)의 접촉부위가 일부 노출되도록 포토레지스트(60)가 제거될 수 있다.
다음으로 도 2h를 참조하면, 도 2g 과정을 통해 노출된 부위의 반사층(40)을 제거한다. 즉, 노출된 연결부(B3) 상부 및 양측 보호막(30) 사이의 범프(B1,B2)에 형성된 반사층(40)을 제거한다. 또, 범프(B1,B2)와 반사층(40)의 접촉부위 중 노출된 부위에 형성된 반사층(40)을 제거한다. 여기서, 범프(B1,B2)가 서로 연결되도록 범프(B1,B2)의 전면에 형성된 반사층(40)에 대한 식각 작업이 수행되어, LED(200)의 n형 전극(201) 및 p형 전극(202)이 범프(B1,B2)에 접합될 경우, 해당 반사층(40)에 의해 n형 전극(201) 및 p형 전극(202) 간 쇼트가 발생하는 것을 방지할 수 있다.
다음으로 도 2i를 참조하면, 잔여 포토레지스트(60)를 모두 제거한다. 포토레지스트(60)는 상술한 마스크층(25)과 동일한 방법으로 제거될 수 있다. 여기서, 보호막(30)의 경사면(30a)에 형성된 반사층(40)에 의해 집광 및 광반사를 수행할 수 있다. 이러한 반사층(40)은 범프(B1,B2)에 접촉되는 않는 범위 내에서 절연층(20) 상부 일면으로 연장되도록 형성될 수 있으며, LED(200) 광을 반사시켜 광효율을 높일 수 있다. 이와 같이, 반사층(40)을 갖는 보호막(30)을 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, 종래의 LED(200)에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 있고, LED 광효율을 높일 수 있다.
다음으로 도 2j를 참조하면, LED 전극(201,202)을 범프(B1,B2)에 적층시켜 접합한다. 예컨대, 열과 압력을 이용한 리플로우 공정에 의해 접합이 이루어질 수 있다. 이때, LED(200)의 전극(201,202)과 범프(B1,B2) 간의 접합 시 LED(200)의 전극(201,202)의 Au와 범프(B1,B2)의 금속 간 확산이 이루어진다. 즉, LED(200)의 전극(201,202)의 Au가 범프(B1,B2)의 Solder(SnAg)에 흡수될 수 있다. 또, 범프(B1,B2)의 Cu층과 Au층이 Solder층에 흡수되면서 금속 간 화합물이 생성될 수 있다. 이때, 범프(B1,B2)의 Solder층은 저온(약 200도)에서 녹기 때문에 낮은 온도로도 LED(200)의 전극(201,202)과 범프(B1,B2) 간 접합이 효과적으로 이루어질 수 있다.
다음으로, 도 2k를 참조하면, 절단공정에 의해 개별화된 LED칩 단위로 절단한다. 이때, 단일칩 또는 멀티칩 단위로 절단될 수 있다. 이와 같이, 웨이퍼 레벨에서 LED(200)를 플립칩 접합하여 공정을 단순화시킬 수 있다. 이후, LED칩을 리드프레임(5)에 실장한 후, 와이어(W) 본딩에 의해 연결부(B3)와 리드프레임(5)의 리드(2)를 서로 연결하게 된다. 또, 광 투과성 캡(4)을 덮어 도 1의 LED 패키지(1) 제조를 완료하게 된다.
도 3은 도 1의 LED 패키지에서 수행되는 LED칩의 광반사 형태를 개념도로 도시한 것이다.
도 3을 참조하면, 범프(B1,B2)와 서브마운트(100)의 보호막(30)에 형성된 반사층(40)에 의해 LED(200)의 활성층(미도시)으로부터 방출되는 광에 대한 집광 및 광반사가 효율적으로 이루어진다. 이와 같이, 광반사를 수행하는 리플렉터 기능을 갖는 복층의 범프(B1,B2)를 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, 종래의 LED(200)에 별도의 반사층을 형성하는 과정을 생략하여 LED 제조공정을 단순화시킬 있고, 광효율성을 높일 수 있다. 또, 집광 및 광반사를 수행하는 반사층(40)이 형성된 보호막(30)을 포토리소그래피 공정에 의해 서브마운트(100)에 형성함으로써, LED 광효율을 높일 수 있다.
이상에서는 특정의 실시 예에 대하여 도시하고 설명하였다. 그러나, 본 발명은 상기한 실시 예에만 한정되지 않으며, 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 발명의 기술적 사상의 요지를 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다.
1: LED 패키지 10: (서브마운트)기판
20: 절연층 30: 보호막
31: 경사면 40: 반사층
100: 서브마운트 200: LED
201,202: 전극 B1,B2: 범프
B3: 연결부
20: 절연층 30: 보호막
31: 경사면 40: 반사층
100: 서브마운트 200: LED
201,202: 전극 B1,B2: 범프
B3: 연결부
Claims (14)
- 기판;
포토리소그래피 공정에 의해 상기 기판 상부에 형성되어 LED의 전극과 접합되고, 상기 LED에 의해 방출되는 광을 반사하도록 마련되는 범프; 및
상기 범프와 대면하는 부위가 경사면으로 마련되며, 상기 경사면에 반사층이 형성되어 상기 LED 광을 집광 및 반사시키는 보호막;을 포함하는 LED용 서브마운트. - 제1항에 있어서,
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 마련된 LED용 서브마운트. - 제1항에 있어서,
상기 범프는 상측으로 갈수록 너비가 커지는 형태로 마련된 LED용 서브마운트. - 삭제
- 제1항에 있어서,
상기 반사층은 Al, Au, Cr, Sn, In, Ni, Co, Cu, Zn, Ti 및 Ag 중 하나 이상의 금속 또는 금속 합금으로 이루어진 LED용 서브마운트. - 제1항에 있어서,
PCB의 전기신호를 와이어에 의해 수신하여 상기 범프로 전달하는 연결부를 더 포함하고, 상기 연결부는 상기 포토리소그래피 공정에 의해 상기 범프와 동일구조로 형성된 LED용 서브마운트. - 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 따른 서브마운트; 및
상기 서브마운트의 범프에 접합되는 전극을 가진 LED;를 포함하는 LED칩. - 기판과, 포토리소그래피 공정에 의해 상기 기판 상부에 형성되어 LED의 전극과 접합되고 상기 LED에 의해 방출되는 광을 반사하도록 마련되는 범프를 포함하는 서브마운트; 및
상기 서브마운트의 범프에 접합되는 전극을 가진 LED;를 포함하고,
상기 LED는 거꾸로 뒤집은 상태에서 상측에 LED기판이 위치하고, 하측에 상기 전극이 위치하는 일반형 LED를 포함하며, 상기 서브마운트에 플립칩 형태로 접합된 LED칩. - 제8항에 따른 LED칩 제조방법에 있어서,
(a) 상기 포토리소그래피 공정에 의해 상기 서브마운트의 기판 상부에 상기 범프를 형성하는 단계; 및
(b) 상기 범프에 상기 LED 전극을 접합시키는 단계;를 포함하되,
상기 범프는 상기 LED에 의해 방출되는 광을 반사하는 복층으로 형성되는 LED칩 제조방법. - 제9항에 있어서,
상기 (a) 단계는, 상기 포토리소그래피 공정 시 PCB의 전기신호를 상기 범프로 전달하기 위한 연결부를 상기 범프와 동일구조로 일괄적으로 형성하는 단계를 더 포함하는 LED칩 제조방법. - 제10항에 있어서,
상기 범프와 상기 연결부를 형성한 이후,
상기 범프와 대면하는 부위가 경사면으로 마련된 보호막을 형성하는 단계와,
상기 경사면의 상부에 반사층을 형성하는 단계를 더 포함하는 LED칩 제조방법. - 제9항에 있어서,
상기 범프는 Cu/Solder/Au 층이 순차적으로 적층된 구조로 형성된 LED칩 제조방법. - 제12항에 있어서,
상기 (b) 단계는, 상기 LED 전극의 Au가 상기 범프의 Solder층으로 확산이 이루어지도록 열과 압력을 이용한 리플로우 공정에 의해 수행되는 LED칩 제조방법. - 제9항에 있어서,
상기 (b) 단계 이후, 절단공정에 의해 개별화된 상기 LED칩 단위로 절단하는 단계를 더 포함하는 LED칩 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130030297A KR101502835B1 (ko) | 2013-03-21 | 2013-03-21 | Led용 서브마운트, led칩 및 led칩 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130030297A KR101502835B1 (ko) | 2013-03-21 | 2013-03-21 | Led용 서브마운트, led칩 및 led칩 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140115590A KR20140115590A (ko) | 2014-10-01 |
| KR101502835B1 true KR101502835B1 (ko) | 2015-03-16 |
Family
ID=51989873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130030297A KR101502835B1 (ko) | 2013-03-21 | 2013-03-21 | Led용 서브마운트, led칩 및 led칩 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101502835B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102477357B1 (ko) | 2017-12-14 | 2022-12-15 | 삼성전자주식회사 | 발광 소자 패키지 |
| CN109830500A (zh) * | 2019-02-03 | 2019-05-31 | 泉州三安半导体科技有限公司 | 发光装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012002580A1 (ja) * | 2010-07-01 | 2012-01-05 | シチズンホールディングス株式会社 | Ｌｅｄ光源装置及びその製造方法 |
-
2013
- 2013-03-21 KR KR1020130030297A patent/KR101502835B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012002580A1 (ja) * | 2010-07-01 | 2012-01-05 | シチズンホールディングス株式会社 | Ｌｅｄ光源装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140115590A (ko) | 2014-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11563152B2 (en) | Light emitting diode package and method of manufacturing the same | |
| US9859466B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
| US8816386B2 (en) | Light emitting device and manufacture method thereof | |
| JP5744147B2 (ja) | 集積電子構成要素を有する半導体発光装置 | |
| US9397266B2 (en) | Lateral semiconductor light emitting diodes having large area contacts | |
| JP5432234B2 (ja) | 半導体発光デバイス用の実装 | |
| JP5535414B2 (ja) | 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法 | |
| JP5354828B2 (ja) | 光生成能力を高めたｉｉｉ−窒化物発光デバイス | |
| US9728698B2 (en) | Light emitting device package having improved heat dissipation efficiency | |
| US20070126016A1 (en) | Light emitting device and manufacture method thereof | |
| KR102550004B1 (ko) | 발광 소자 | |
| TWI570881B (zh) | 發光二極體晶片及發光裝置 | |
| KR20160036862A (ko) | 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자 | |
| KR20160010176A (ko) | 열 방출 효율이 향상된 발광 장치 및 그 제조 방법 | |
| CN110021691B (zh) | 一种半导体发光器件 | |
| KR101502835B1 (ko) | Led용 서브마운트, led칩 및 led칩 제조방법 | |
| KR20120031472A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR20150052513A (ko) | 발광 소자 및 그 제조 방법 | |
| JP2008193006A (ja) | ＧａＮ系ＬＥＤチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 6 |