JP7041338B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP7041338B2
JP7041338B2 JP2017168735A JP2017168735A JP7041338B2 JP 7041338 B2 JP7041338 B2 JP 7041338B2 JP 2017168735 A JP2017168735 A JP 2017168735A JP 2017168735 A JP2017168735 A JP 2017168735A JP 7041338 B2 JP7041338 B2 JP 7041338B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
wafer
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017168735A
Other languages
English (en)
Other versions
JP2019046971A (ja
Inventor
浩史 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017168735A priority Critical patent/JP7041338B2/ja
Priority to US16/115,489 priority patent/US10672945B2/en
Publication of JP2019046971A publication Critical patent/JP2019046971A/ja
Application granted granted Critical
Publication of JP7041338B2 publication Critical patent/JP7041338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Description

本発明は、発光装置の製造方法に関する。
近年、白色ＬＥＤ等の発光ダイオードは高輝度化が進み、照明等の光源として広く用いられている。そして、用途が拡大されるにつれさらなる高輝度化が求められている。特許文献１には、単位面積当たりの発光効率を高めるために複数の発光ダイオードチップを縦に重ねた発光装置が開示されている。
特開２０１０－４１０５７号公報
しかしながら、特許文献１に開示された発光装置は、発光ダイオードチップごとに正又は負の一方の電極を設けているために、発光ダイオードチップごとに一方の電極を形成する領域を確保する必要があり、単位面積当たりにおける活性層の形成範囲が小さくなるという課題がある。
そこで、本発明は、複数の発光部が重ねられた発光装置において、単位面積当たりにおける活性層の形成範囲を大きくすることができる発光装置の製造方法を提供することを課題とする。
以上の課題を解決するために、本発明に係る一実施形態の発光装置の製造方法は、
それぞれ第１基板上に第１基板側から順に、第１導電型の第１半導体層と、活性層と、前記第１導電型とは異なる第２導電型の第２半導体層と、を含むｍ枚（但し、ｍ≧２）の第１ウエハを準備する第１ウエハ準備工程と、
前記ｍ枚の第１ウエハのうちの１つの第１ウエハの第２半導体層上に第２基板を接合して、当該第１ウエハの第１基板を除去することにより表面に第１半導体層が露出した第２ウエハを準備する第２ウエハ準備工程と、
前記第２ウエハの表面に露出した第１半導体層と、前記ｍ枚の第１ウエハのうちの他の１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、当該他の１つの第１ウエハの第１基板を除去して除去後の表面に第１半導体層を露出させる第１接合工程と、
ｍが２より大きい場合（ｍ＞２）、前記第１接合工程において第１基板を除去することにより露出させた第１半導体層と、残りの第１ウエハのうちの１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、当該第１ウエハの第１基板を除去して除去後の表面に第１半導体層を露出させる第２接合工程と、
を含む。
以上のように構成された一実施形態の発光装置の製造方法によれば、複数の発光部が重ねられた発光装置において、単位面積当たりにおける活性層の形成範囲を大きくすることができる発光装置を容易に製造することができる。
実施形態の発光装置の構成を示す断面図である。 実施形態の発光装置の製造方法において、準備した第１基板の断面図である。 実施形態の発光装置の製造方法において、準備した第１基板の上面に第１半導体層を形成したときの断面図である。 実施形態の発光装置の製造方法において、第１基板の上面に形成した第１半導体層上に活性層を形成したときの断面図である。 実施形態の発光装置の製造方法において、第１基板の上面に第１半導体層を介して形成した活性層上に第２半導体層を形成した、第１ウエハの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上に、第２電極を形成するためのレジストを形成したときの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上に、第２電極を形成するための金属膜を形成したときの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上に形成したレジストをそのレジストの上に形成された金属膜とともに除去して、所定の形状の第２電極を形成したときの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上の第２電極の間に絶縁膜を形成するために、第２電極の上にレジストを形成したときの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上の第２電極の間及びレジスト上に絶縁膜を形成したときの断面図である。 実施形態の発光装置の製造方法において、レジストをそのレジストの上に形成された絶縁膜とともに除去して、第１ウエハの第２半導体層上に第２電極及び絶縁膜を形成したときの断面図である。 実施形態の発光装置の製造方法において、第１ウエハの第２半導体層上に形成した第２電極及び絶縁膜上に、金属層を形成したときの断面図である。 実施形態の発光装置の製造方法において、一方の面に金属層を形成した第２基板２２を準備し、第１ウエハと第２基板２２とを対向させたときの断面図である。 実施形態の発光装置の製造方法において、金属層同士を接合することにより第１ウエハと第２基板２２とを接合した断面図である。 実施形態の発光装置の製造方法において、作製された第２ウエハの断面図である。 実施形態の発光装置の製造方法において、第２ウエハの第１半導体層上に透光性導電層を形成したときの断面図である。 実施形態の発光装置の製造方法において、第２半導体層上に透光性導電層が形成された第１ウエハと、第１半導体層表面に透光性導電層が形成された第２ウエハとを、接合するときの断面図である。 実施形態の発光装置の製造方法において、作製された第３ウエハの断面図である。 実施形態の発光装置の製造方法において、第２半導体層上に透光性導電層が形成された第１ウエハと、第１半導体層表面に透光性導電層が形成された第３ウエハとを接合するときの断面図である。 実施形態の発光装置の製造方法において、作製された第４ウエハの断面図である。 実施形態の発光装置の製造方法において、第４ウエハの第１半導体層上に第１電極を形成するためのレジストを形成したときの断面図である。 実施形態の発光装置の製造方法において、第４ウエハの第１半導体層上に、第１電極を形成するための金属膜を形成したときの断面図である。 実施形態の発光装置の製造方法において、第４ウエハの第１半導体層上に形成したレジストをそのレジストの上に形成された金属膜とともに除去して、所定の形状の第１電極を形成したときの断面図である。
以下、図面を参照しながら実施形態の発光装置とその製造方法について説明する。
図１は、実施形態の発光装置の構成を示す断面図である。
実施形態の発光装置は、図１に示すように、基板２２上に、複数の単位発光部１を含む積層発光部１０を備えている。実施形態の発光装置において、単位発光部１間には、例えば、ＩＴＯからなる透光性導電層４が設けられており、基板２２側の下層に設けられた単位発光部１により発光された光は、透光性導電層４及び上層に設けられた単位発光部１を介して基板２２の反対側の面から出射される。
ここで、単位発光部１とは、１つの活性層１２を含む発光部のことをいい、それぞれ発光面（基板２２とは反対側の上面）側から順に、第１導電型の第１半導体層１１と、活性層１２と、第１導電型とは異なる第２導電型の第２半導体層１３と、を含む。ここで、第１導電型とは、ｎ型及びｐ型の一方の導電型のことをいい、第２導電型とは、他方の導電型のことをいう。
また、活性層１２は、単一の層により構成されていてもよいし、複数の層により構成された単一又は多重量子井戸構造であってもよい。また、異なる単位発光部１間において、活性層１２の発光波長は異なっていてもよい。さらに、第１半導体層１１及び第２半導体層１３はそれぞれ単一の層で構成されていてもよいし、複数の層を含んで構成されていてもよい。また、第１半導体層１１は、第１導電型ではない層、例えば、アンドープの半導体層を一部に含んでいてもよく、第２半導体層１３は、第２導電型ではない層、アンドープの半導体層を一部に含んでいてもよい。ここで、アンドープの半導体層とは、成長させるときに第１又は第２導電型の不純物を添加することなく成長させた層のことをいい、例えば、隣接する層から拡散等により混入する不可避的な不純物を含んでいてもよい。
実施形態の発光装置において、積層発光部１０は基板２２上に金属層６により接合されており、積層発光部１０と金属層６の間には、最も基板２２側に位置する単位発光部１の第２半導体層１３に接続された第２電極３２が設けられている。これにより、例えば、基板２２として導電性を有する半導体基板又は金属からなる基板を用いることによって、基板２２を介して積層発光部１０に給電することが可能になる。実施形態の発光装置において、図１に示すように、基板２２とは反対側に位置する最上部の単位発光部１の第１半導体層１１表面には、第１電極３１が設けられており、さらに上述したように単位発光部１間に透光性導電層４が設けられて単位発光部１間が電気的に接続されている。以上のように、第１電極３１と第２電極３２間に直列に単位発光部１が接続され、第１電極３１と第２電極３２間に電圧を印加することにより積層発光部１０（複数の単位発光部１の全て）を発光させることができる。
以下、実施形態の発光装置の製造方法について説明する。
＜第１ウエハ準備工程＞
第１ウエハ準備工程では、例えば、Ｓｉからなる第１基板２１を準備し（図２）、その第１基板２１上に、例えば、第１導電型コンタクト層、第１導電型クラッド層を成長させることにより、第１基板２１側から順に第１導電型コンタクト層、第１導電型クラッド層を含む第１導電型の第１半導体層１１を形成する（図３）。尚、第１基板２１上にバッファ層を介して第１半導体層１１を形成するようにしてもよい。
次に、第１半導体層１１の上に、活性層１２を形成する（図４）。
そして、活性層１２の上に、例えば、第２導電型クラッド層、第２導電型コンタクト層を成長させることにより、活性層１２側から順に第２導電型クラッド層と第２導電型コンタクト層とを含む第２導電型の第２半導体層１３を形成する（図５）。
以上の工程を、ｍ枚の第１基板２１に対して実施し、それぞれ第１基板２１上に、第１導電型の第１半導体層１１と活性層１２と第２導電型の第２半導体層１３とを含む単位積層構造１ａが形成されたｍ枚（但し、ｍ≧２）の第１ウエハ１００を準備する。
＜第２ウエハ準備工程＞
第２ウエハ準備工程では、まず、１つの第１ウエハの第２半導体層１３上に、所定のパターンの第２電極３２を例えば以下のようにして形成する。
最初に、第１ウエハ準備工程で準備したｍ枚の第１ウエハのうちの１つの第１ウエハ１００の第２半導体層１３上に、レジスト５１を形成する（図６）。ここでは、例えば、第２半導体層１３上の、第２電極を形成しない部分にレジスト５１を形成する。
次に、第２半導体層１３の上面全体に、例えば、Ａｇを含む金属膜（３２、３２ａ）を形成する（図７）。これにより、図７に示すように、レジスト５１が形成されていない第２半導体層１３上に第２電極３２が形成される。
そして、レジスト５１を、レジスト５１上に形成された金属膜３２ａと共に除去する（図８）。
以上のようにして、第１ウエハの第２半導体層１３上に、所定のパターンの第２電極３２を形成する。
ここでは、リフトオフプロセスにより所定のパターンの第２電極３２を形成する方法について説明した。しかしながら、リフトオフプロセスを用いることなく、例えば、レジスト５１を形成することなく第２半導体層１３の上面全体に、金属膜を形成して、その金属膜の上にレジストを形成してそのレジストをマスクとして金属膜を除去することにより、所定のパターンの第２電極３２を形成するようにしてもよい。
次に、第２電極３２上にレジスト５２を形成する（図９）。レジスト５２を形成した後、第２半導体層１３の上の第２電極３２が形成されていない部分及びレジスト５２の上に絶縁膜を形成する（図１０）。そして、レジスト５２を、レジスト５２上に形成された絶縁膜３５ａとともに除去する（図１１）。このようにして、第２半導体層１３の上の第２電極３２が形成されていない部分に絶縁膜３５を形成する（図１１）。絶縁膜３５は、例えば、後記する切断位置ＣＬ上に設けられる。このように配置することで、絶縁膜３５により第２電極３２が発光装置の側面から露出しない構成とすることができる。その結果、発光装置の側面における短絡の発生が抑制され、信頼性を向上させることができる。
次に、第２半導体層１３上に形成された第２電極３２及び絶縁膜３５上に、金属層６ａを形成する（図１２）。別途、一方の面に金属層６ｂが形成された第２基板２２を準備し、その金属層６ｂと金属層６ａとを接合することにより（図１３）、第２半導体層１３上に第２電極３２と絶縁膜３５とを介して第２基板２２を接合する（図１４）。ここで、第２基板２２は、図１における基板２２に相当する。第２基板２２を接合した後（図１４）、第１基板２１を除去する。以上のように、１つの第１ウエハ１００の第２半導体層１３上に第２基板２２を接合して、その第１ウエハ１００の第１基板２１を除去する。第１基板２１の除去は、例えば、第１基板２１と第１半導体層１１との界面付近にレーザ光を照射し第１基板２１と第１半導体層１１とを分離するレーザリフトオフにより行う。または、第１基板２１をエッチングできる溶液を用いて除去するウェットエッチングを行うことにより行う。以上のようにして、第１ウエハ１００上に形成した単位積層構造１ａを第２基板２２上に金属層６と第２電極３２及び絶縁膜３５とを介して転写する。このようにして、第２基板２２上に、表面に第１半導体層１１が露出した単位積層構造１ａを備えた第２ウエハ２００を準備する（図１５）。すなわち、第２ウエハ２００において、第２基板２２上には、金属層６と第２電極３２及び絶縁膜３５とを介して第２半導体層１３、活性層１２、第１半導体層１１とが順に積層されている。ここで、第２基板２２は、Ｓｉからなるシリコン基板であることが好ましく、第２基板２２をシリコン基板とすることで、後記する切断工程において、第２基板２２を容易に分割することができる。
＜第１接合工程＞
第１接合工程では、第２ウエハ２００の表面に露出した第１半導体層と他の１つの第１ウエハ１００の第２半導体層１３とを対向させて透光性導電層４により接合して、他の１つの第１ウエハ１００の第１基板を除去して除去後の表面に第１半導体層を露出させる。
具体的には、まず、第２ウエハ２００の第１半導体層１１の表面に透光性導電層４ｂを形成する（図１６）。これとは別に、第１ウエハ１００の第２半導体層１３上に透光性導電層４ａを形成する。次に、第２ウエハ２００の第１半導体層１１表面に形成した透光性導電層４ｂと、第１ウエハ１００の第２半導体層１３上に形成した透光性導電層４ａとを接合する（図１７）。この透光性導電層４ａと透光性導電層４ｂとの接合は、原子拡散接合又は表面活性化接合等の常温接合により行うことが好ましく、これにより、第１半導体層１１、第２半導体層１３及び活性層１２等に熱が伝わることがないので発光特性を劣化又は変化させることなく接合することができる。表面活性化接合方法とは、接合界面をイオンビームやプラズマなどをあてて接合界面を活性化させた後に、各部材を直接接合する方法である。表面活性化接合方法によれば、間に接合部材を介在させることなく材料同士を接合することができ、接合後においても高い透光性を維持できる。また、原子拡散接合とは、高真空下における膜の粒界や表面における原子拡散を利用して接合するものであり、表面活性化接合方法と同様、接合後においても高い透光性を維持できる。
この透光性導電層４ａと透光性導電層４ｂとの接合させた後、第１ウエハ１００の第１基板２１を除去して第１半導体層１１を露出させる（図１８）。第１基板２１の除去は、上記した方法と同様にレーザリフトオフ、あるいはウェットエッチングにより行うことができる。ここで、透光性導電層４ａが形成される第１ウエハ１００の第２半導体層１３の表面及び／又は透光性導電層４ｂが形成される第２ウエハ２００の第１半導体層１１の表面には、透光性導電層４ａ，４ｂを形成する前に、凹凸加工を施すことが好ましく、これにより、作製後の発光装置の光取り出し効率を向上させることができる。凹凸加工は、例えば、ウェットエッチングにより行う。
以上のようにして、第２基板２２上に金属層６と第２電極３２及び絶縁膜３５とを介して、透光性導電層４により接合された２つの単位積層構造１ａを備えた第３ウエハ３００を準備する。
＜第２接合工程＞
第２接合工程は、積層発光部１０に２より大きい個数の単位発光部１を備えた発光装置を作製する場合に、単位発光部１に対応する所望数の単位積層構造部１ａが積層されるまで接合を繰り返す工程である。
具体的には、まず、第３ウエハ３００の第１半導体層１１の表面に透光性導電層４ｂを形成する。これとは別に、第１ウエハ１００の第２半導体層１３上に透光性導電層４ａを形成する。次に、第３ウエハ３００の第１半導体層１１表面に形成した透光性導電層４ｂと、第１ウエハ１００の第２半導体層１３上に形成した透光性導電層４ａとを接合する（図１９）。この透光性導電層４ａと透光性導電層４ｂとの接合は、上述した理由により、原子拡散接合又は表面活性化接合等の常温接合により行うことが好ましい。
そして、第１ウエハ１００の第１基板２１を除去して第１半導体層１１を露出させる（図２０）。ここで、透光性導電層４ａが形成される第１ウエハ１００の第２半導体層１３の表面及び／又は透光性導電層４ｂが形成される第３ウエハ３００の第１半導体層１１の表面には、透光性導電層４ａ，４ｂを形成する前に、凹凸加工を施すことが好ましく、これにより、作製後の発光装置の光取り出し効率を向上させることができる。
以上の工程を、所望数の単位積層構造部１ａが積層されるまで接合を繰り返す。
以下、第２基板２２上に、所望数の単位積層構造部１ａが積層されたウエハを第４ウエハ４００という。尚、図２０に示すウエハは、所望数が３（ｍ＝３）である第４ウエハ４００である。
＜第１電極形成工程＞
ここでは、まず、図２０に示す第４ウエハ４００の第１半導体層１１上に、所定のパターンの第１電極３１を例えば以下のようにして形成する。
最初に、第４ウエハ４００の第１半導体層１１上に、レジスト５３を形成する（図２１）。ここでは、例えば、第１半導体層１１上の、第２電極を形成しない部分にレジスト５３を形成する。次に、第１半導体層１１上の全体に、例えば、Ａｕを主成分とする金属膜を形成する（図２２）。これにより、図２２に示すように、レジスト５３が形成されていない第１半導体層１１上に第１電極３１が形成される。
そして、レジスト５３を、レジスト５３上に形成された金属膜３１ａと共に除去する（図２３）。
以上のようにして、第４ウエハ４００の第１半導体層１１上に、所定のパターンの第１電極３１を形成する。
ここでは、リフトオフプロセスにより所定のパターンの第１電極３１を形成する方法について説明した。しかしながら、リフトオフプロセスを用いることなく、例えば、レジスト５３を形成することなく第１半導体層１１の上面全体に、金属膜を形成して、その金属膜の上にレジストを形成してそのレジストをマスクとして金属膜を除去することにより、所定のパターンの第１電極３１を形成するようにしてもよい。
＜切断工程＞
最後に、第１電極３１が形成された第４ウエハ４００を、所望の大きさの個々の発光装置に分割する。この分割は、ダイシングにより所定の切断位置ＣＬに沿って行う。
以上説明したように、実施形態の発光装置の製造方法は、
(i)それぞれ第１基板（Ｓｉ基板）上に第１基板（Ｓｉ基板）側から順に、第１導電型（ｎ型）の第１半導体層と、活性層と、前記第１導電型（ｎ型）とは異なる第２導電型（ｐ型）の第２半導体層と、を含むｍ枚（但し、ｍ≧２）の第１ウエハを準備する第１ウエハ準備工程と、
(ii)１つの第１ウエハの第２半導体層上に第２基板（Ｓｉ基板）を接合して、その第１ウエハの第１基板（Ｓｉ基板）を除去することにより表面に第１半導体層が露出した第２ウエハを準備する第２ウエハ準備工程と、
(iii)第２ウエハの表面に露出した第１半導体層と他の１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、他の１つの第１ウエハの第１基板（Ｓｉ基板）を除去して除去後の表面に第１半導体層を露出させる第１接合工程と、
を含み、
さらに、ｍが２より大きい場合（ｍ＞２）には、
(iv)第１基板（Ｓｉ基板）を除去することにより露出させた第１半導体層と、残りの第１ウエハのうちの１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、その第１ウエハの第１基板（Ｓｉ基板）を除去して除去後の表面に第１半導体層を露出させる第２接合工程と、
を含む。
以上の実施形態の発光装置の製造方法によれば、積層発光部１０の上下に第１電極３１及び第２電極３２を形成することが可能になり、発光装置の上面視における単位面積当たりの活性層１２の形成範囲を大きくでき、発光面積を大きくとれる発光装置を容易に製造することができる。
以下、実施形態の発光装置の各構成部材について説明する。
１．単位発光部１（第１半導体層１１、活性層１２及び第２半導体層１３）
第１半導体層１１、活性層１２および第２半導体層を構成する半導体材料としては、ＧａＮ，ＡｌＮ，ＩｎＮ、またはこれらの混晶であるＩＩＩ－Ｖ族窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１））、ＡｌＧａＡｓ，ＩｎＧａＡｓ等のＧａＡｓ系材料、ＡｌＧａＩｎＰ等のＩｎＰ系材料、またはこれらの混晶であるＩｎＧａＡｓＰ等の他のＩＩＩ－Ｖ族化合物半導体等を用いることができる。
本実施形態において、第１半導体層１１、活性層１２および第２半導体層を構成する、特に好ましい半導体材料としては、III－Ｖ族窒化物半導体（ＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１））が挙げられる。このIII－Ｖ族窒化物半導体は、III族元素の一部又は全部にＢを用いたり、Ｖ族元素のＮの一部をＰ、Ａｓ、Ｓｂで置換した混晶であってもよい。これらの窒化物半導体層は、通常、ｎ型、ｐ型のいずれかの不純物がドーピングされている。半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ）等の公知の技術により形成することができる。
本実施形態において、第１導電型をｎ型とし、第１半導体層１１をIII－Ｖ族窒化物半導体により構成する場合、第１半導体層１１は、少なくともその一部分にｎ型不純物を含有し、第１電極３１が形成される電極形成面内及び活性層１２へのキャリアの供給、拡散を効果的に行うことができる層構造であることが好ましい。具体的には、第１電極３１から活性層１２に向かってキャリアを面内拡散させて供給するために、比較的高濃度ドープされたｎ型コンタクト層を有していることが好ましい。また、このｎ型コンタクト層は、ＧａＮにより構成されることが好ましい。さらに、積層方向において活性層１２へ電荷を移動・供給させる、例えば、ＡｌＮからなる電子拡散層を有していることが好ましい。また、活性層１２とｎ型コンタクト層との間に、比較的、ｎ型不純物が低い濃度でドープされた低濃度ドープ層又はアンドープのアンドープ層を含んでいることが好ましい。また、低濃度ドープ層又はアンドープ層に替え、又は加えて多層膜層を含むことが好ましい。このように、低濃度ドープ層又はアンドープ層、及び／又は多層膜層を含むことにより、その上に成長させるｎ型コンタクト層及び／又は活性層１２等の結晶性を良好にし、駆動時に電流の面内拡散を促進するとともに、耐圧性も向上できる。多層膜層は、少なくとも２種の層を交互に積層させたような超格子構造を含むことが好ましい。
本実施形態において、活性層１２として、Ｉｎを含む窒化物半導体を用いると、紫外域から可視光（赤色光）の領域において発光が可能でかつ高い発光効率が得られる。例えば、活性層１２を、また、活性層１２が井戸層と障壁層を含む場合には井戸層を、ＩｎXＧａ1-XＮにより構成する場合には、所望の発光色が得られるようにＩｎ組成ｘを設定する。ここで、Ｉｎ組成ｘは０であってもよく、活性層又は井戸層をＧａＮにより形成することにより、短波長の光を発光させることができる。井戸層をＩｎXＧａ1-XＮにより構成する場合、障壁層は、井戸層よりバンドギャップが大きい、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等により構成することができる。井戸層、障壁層は、Ｓｉ等のｎ型不純物及び／又はＭｇ等のｐ型不純物を含んでいても良いが、アンドープであることが好ましい。
本実施形態において、第２導電型をｐ型とし、第２半導体層１３をIII－Ｖ族窒化物半導体により構成する場合、第２半導体層１３は、第２電極３２が形成されるｐ型コンタクト層として、Ｍｇ（ｐ型不純物）を含むＧａＮ層を含むことが好ましい。また、第２半導体層１３において、Ｍｇを含むＧａＮ層（ｐ型コンタクト層）と活性層１２との間に、Ｍｇを含むＡｌＧａＮ層を含むことが好ましい。また、ＡｌＧａＮ層の膜厚は、１０ｎｍ以上であることが好ましく、これにより、ｐ型コンタクト層側への電子のオーバーフローを抑制でき、単位発光部１の内部量子効率を高めることができる。
第２半導体層１３において、ｐ型コンタクト層７とＡｌＧａＮ層の間にそれらの層より低い不純物濃度の層を介在させてもよい。この低い不純物濃度の層として、例えば、膜厚が１００ｎｍ程度であるアンドープのＧａＮを形成すると、静電耐圧が向上された単位発光部を構成することができ、しかもＭｇが高濃度にドープされかつ結晶性の良好なｐ型コンタクト層を形成することが可能になる。
２．透光性導電層４
透光性導電層４を構成する材料としては、高い透光性及び導電性を備えるものを用いることが好ましく、例えば、ＩＴＯ、ＩＺＯなどの金属酸化物を用いることができる。本実施形態において、透光性導電層４には、単位発光部１からの光の波長を透過する部材を用いることが好ましく、これにより、透光性導電層４により単位発光部１からの光が吸収されることを抑制し、発光装置の光取り出し効率を向上させることができる。透光性導電層４は、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
３．金属層６
金属層６としては、ＡｕＳｎ、ＮｉＳｎ、ＡｇＳｎ等を主成分とするはんだ材料、またはＡｕ及びＡｕを主成分とする合金等を用いることができる。金属層６には、金属層６を形成する部材との密着力を向上させるための金属層を形成することが好ましく、例えば、Ｐｔ、Ｔｉからなる金属層を密着層として形成することができる。本実施形態において、金属層６ａ、６ｂの膜厚は、接合性や導電性を考慮して適宜変更することができる。
４．第２電極３２
第２電極３２としては、単位発光部１からの光の波長を反射することができる金属を含む金属層を用いることが好ましく、例えば、Ａｇ、Ａｌ等の金属、またはこれらの金属を主成分とする合金を含んでいることが好ましい。これにより、単位発光部１からの光を第１電極３１側に反射できるため、発光装置の光取り出し効率を向上させることができる。また、密着性等を向上させるために、Ｎｉ、Ｔｉ、Ｐｔ等からなる金属層を備える多層構造としてもよい。例えば、第２半導体層１３の表面から、Ａｇ層、Ｎｉ層、Ｔｉ層、Ｐｔ層が積層された多層構造とすることができる。第２電極３２は、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
５．第１電極３１
第１電極３１としては、Ａｕを主成分とする金属層を用いることができる。また、密着性を向上させるため、あるいは金属層同士の拡散を防止するために、Ｔｉ、Ｐｔ、Ｎｉ、Ｗ、Ｒｈ等の金属層を積層した多層構造としてもよい。第１電極３１は、例えば、第１半導体層１１の表面から、Ｔｉ層、Ｐｔ層、Ａｕ層、Ｔｉ層が積層された多層構造とすることができる。第１電極３１は、例えば、スパッタリング法、蒸着法等の公知の技術により形成することができる。
６．第１基板２１
第１基板２１としては、単位発光部１を構成する第１半導体層１１、活性層１２及び第２半導体層１３を積層させることができる基板を用いることができ、例えば、Ｓｉ基板、サファイア基板、ガリウムヒ素基板、ＧａＮ基板等を用いることができる。本実施形態においては、第１基板２１にＳｉ基板を用いることが特に好ましく、これにより、第１基板２１をウエハから除去しやすくなる。Ｓｉ基板は、比較的加工が容易でウェットエッチング等により除去することが可能であるため、レーザリフトオフにより第１基板２１を除去する場合に比較して、半導体層からなる積層発光部１０へのダメージを軽減できる。Ｓｉ基板には、Ｓｉのみで構成されていなくてもよく、Ｓｉを主成分とするものでもよい。
７．第２基板２２
第２基板２２としては、Ｓｉ、ＣｕＷ、Ｍｏ等からなる基板を用いることができる。本実施形態においては、第２基板２２にＳｉからなる基板を用いることが好ましく、これにより、切断工程において、ウエハを容易に割断することが可能となり生産性を向上させることができる。また、第２基板２２にＳｉからなる基板を用いる場合には、電気抵抗が小さいことが好ましく、例えば、Ｓｉからなる基板にホウ素等をドープすることで低抵抗化してもよい。
１ 単位発光部
１ａ 単位積層構造
４，４ａ，４ｂ 透光性導電層
６ 金属層
６ａ，６ｂ 金属層
１０ 積層発光部
１１ 第１半導体層
１２ 活性層
１３ 第２半導体層
２１ 第１基板
２２ 第２基板（基板）
３１ 第１電極
３１ａ 金属膜
３２ 第２電極
３２ａ 金属膜
３５，３５ａ 絶縁膜
５１，５２，５３ レジスト
１００ 第１ウエハ
２００ 第２ウエハ
３００ 第３ウエハ
４００ 第４ウエハ

Claims (10)

  1. （ａ１） それぞれ第１基板上に第１基板側から順に、第１導電型の第１半導体層と、活性層と、前記第１導電型とは異なる第２導電型の第２半導体層と、を含むｍ枚（但し、ｍ≧２）の第１ウエハを準備する第１ウエハ準備工程と、
    （ａ２） 前記ｍ枚の第１ウエハのうちの１つの第１ウエハの第２半導体層上に当該第２半導体層と接触する第２電極を形成し、該第２電極が形成された部分を除く前記第２半導体層上に絶縁膜を形成して、該絶縁膜及び前記第２電極を介して前記１つの第１ウエハの第２半導体層上に第２基板を接合して、当該第１ウエハの第１基板を除去することにより表面に第１半導体層が露出した第２ウエハを準備する第２ウエハ準備工程と、
    （ａ３） 前記第２ウエハの表面に露出した第１半導体層と、前記ｍ枚の第１ウエハのうちの他の１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、当該他の１つの第１ウエハの第１基板を除去して除去後の表面に第１半導体層を露出させる第１接合工程と、
    （ａ４） ｍが２より大きい場合（ｍ＞２）、前記第１接合工程において第１基板を除去することにより露出させた第１半導体層と、残りの第１ウエハのうちの１つの第１ウエハの第２半導体層とを対向させて透光性導電層により接合して、当該第１ウエハの第１基板を除去して除去後の表面に第１半導体層を露出させる第２接合工程と、
    を含み、
    （Ａ） 前記第２基板上に、それぞれ前記第１半導体層と前記活性層と前記第２半導体層とを備えた複数の単位積層構造が設けられた積層ウエハを準備する積層ウエハ準備工程と、
    （Ｂ） ｍが２の場合（ｍ＝２）には第１接合工程後、ｍが２より大きい場合（ｍ＞２）には第２接合工程後に、複数の単位積層構造及び前記第２基板を一括して前記絶縁膜が形成された部分で切断することにより、前記積層ウエハを個々の発光装置に分割する分割工程と、
    を含む発光装置の製造方法。
  2. ｍが２の場合（ｍ＝２）には第１接合工程後、ｍが２より大きい場合（ｍ＞２）には第２接合工程後に、露出させた第１半導体層の表面に第１電極を形成する第１電極形成工程を含む請求項１に記載の発光装置の製造方法。
  3. 前記第１接合工程及び前記第２接合工程において、
    接合する第２半導体層上に前記透光性導電層の一部となる第１透光性導電層を形成し、前記第１半導体層上に第２透光性導電層を形成して、前記第１透光性導電層と前記第２透光性導電層とを接合することにより、当該第２半導体層と当該第１半導体層とを接合する請求項１又は２に記載の発光装置の製造方法。
  4. 前記第１透光性導電層と前記第２透光性導電層との接合を原子拡散接合法または表面活性化接合法により行う請求項３に記載の発光装置の製造方法。
  5. 前記第２ウエハ準備工程において、前記１つの第１ウエハの第２半導体層上に金属層を介して前記第２基板を接合する請求項１～４のいずれか１つに記載の発光装置の製造方法。
  6. 前記第１基板及び前記第２基板は、シリコン基板である請求項１～５のいずれか１つに記載の発光装置の製造方法。
  7. 前記透光性導電層を、ＩＴＯにより形成する請求項１～６のいずれか１つに記載の発光装置の製造方法。
  8. 前記透光性導電層を介して接合する前に、接合される第１半導体層の表面及び／又は第２半導体層の表面に凹凸を形成する粗面化工程を含む請求項１～７のいずれか１つに記載の発光装置の製造方法。
  9. 前記第１半導体層をｎ型窒化物半導体により形成し、前記活性層を窒化物半導体により形成し、前記第２半導体層をｐ型窒化物半導体により形成する請求項１～８のいずれか１つに記載の発光装置の製造方法。
  10. 前記分割工程をダイシングにより行う請求項１～８のいずれか１つに記載の発光装置の製造方法。
JP2017168735A 2017-09-01 2017-09-01 発光装置の製造方法 Active JP7041338B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017168735A JP7041338B2 (ja) 2017-09-01 2017-09-01 発光装置の製造方法
US16/115,489 US10672945B2 (en) 2017-09-01 2018-08-28 Method for manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017168735A JP7041338B2 (ja) 2017-09-01 2017-09-01 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019046971A JP2019046971A (ja) 2019-03-22
JP7041338B2 true JP7041338B2 (ja) 2022-03-24

Family

ID=65518278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017168735A Active JP7041338B2 (ja) 2017-09-01 2017-09-01 発光装置の製造方法

Country Status (2)

Country Link
US (1) US10672945B2 (ja)
JP (1) JP7041338B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220231336A1 (en) 2019-03-14 2022-07-21 Mitsui Chemicals, Inc. Lithium borate compound, additive for lithium secondary battery, nonaqueous electrolytic solution for lithium secondary battery, precursor for lithium secondary battery, and production method for lithium secondary battery

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272989A1 (en) 2008-05-01 2009-11-05 Frank Shum Light emitting device having stacked multiple leds
JP2010041057A (ja) 2008-08-05 2010-02-18 Samsung Electronics Co Ltd 半導体装置および半導体装置の製造方法
US20120094414A1 (en) 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices
JP2015012044A (ja) 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251739A (ja) 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP4699681B2 (ja) 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
US20050189551A1 (en) * 2004-02-26 2005-09-01 Hui Peng High power and high brightness white LED assemblies and method for mass production of the same
US9941319B2 (en) * 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
TWI502765B (zh) * 2012-02-24 2015-10-01 Phostek Inc 發光二極體裝置
KR20140058020A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 발광 소자 및 그 제조 방법
JP6617401B2 (ja) 2014-09-30 2019-12-11 日亜化学工業株式会社 半導体発光素子
US20160104824A1 (en) * 2014-10-08 2016-04-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272989A1 (en) 2008-05-01 2009-11-05 Frank Shum Light emitting device having stacked multiple leds
JP2010041057A (ja) 2008-08-05 2010-02-18 Samsung Electronics Co Ltd 半導体装置および半導体装置の製造方法
US20120094414A1 (en) 2010-10-13 2012-04-19 NuPGA Corporation Novel semiconductor and optoelectronic devices
JP2015012044A (ja) 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US20190074402A1 (en) 2019-03-07
JP2019046971A (ja) 2019-03-22
US10672945B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US11038082B2 (en) Method of separating light emitting devices formed on a substrate wafer
TW200924236A (en) Method of manufacturing vertical light emitting diode
US8658441B2 (en) Method of manufacturing nitride semiconductor light emitting element
US11469350B2 (en) Ultrathin solid state dies and methods of manufacturing the same
JP2007214384A (ja) 窒化物半導体素子
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2007207869A (ja) 窒化物半導体発光素子
JP7041338B2 (ja) 発光装置の製造方法
US20220367563A1 (en) Light-emitting device and manufacturing method thereof
US9218967B2 (en) Method for separating epitaxial layer from growth substrate
JP7227476B2 (ja) 発光装置及びその製造方法
JP7360007B2 (ja) 発光装置の製造方法
JP2006339629A (ja) 半導体素子
JP2010177446A (ja) 発光素子
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130067514A (ko) 반도체 소자 제조 방법
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20130067515A (ko) 반도체 소자 제조 방법
KR20080002163A (ko) 제너 다이오드를 구비하는 발광 다이오드 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R150 Certificate of patent or registration of utility model

Ref document number: 7041338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150