JP2010177446A

JP2010177446A - 発光素子

Info

Publication number: JP2010177446A
Application number: JP2009018413A
Authority: JP
Inventors: Ryuji Yoneda; 竜司米田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2009-01-29
Filing date: 2009-01-29
Publication date: 2010-08-12

Abstract

【課題】各種光源に用いられる発光素子自体が非発光になるのを抑制する。
【解決手段】本発明に係る発光素子１は、基板３と、基板３上に複数の半導体層を積層して形成され、少なくとも一層のｐ型半導体層からなるｐ型半導体領域５ｎ及び少なくとも一層のｎ型半導体層からなるｎ型半導体領域５ｐを有する半導体積層部５と、ｐ型半導体領域５ｐ及びｎ型半導体領域５ｎのそれぞれに接続される電極７と、を備え、ｐ型半導体領域５ｐ及びｎ型半導体領域５ｎのうちの一方の半導体領域は、他方の半導体領域上で複数の部分５ａに分割されていることを特徴とする。
【選択図】図２

Description

本発明は、発光素子に関する。

従来、各種露光装置等の光源に用いられる発光素子として、ＬＥＤチップが採用されている。例えば、特許文献１に記載のＬＥＤライン光源は、複数のＬＥＤチップを配線基板上に列状に配置している。このようなＬＥＤチップは、一般的に、ｐ型の半導体層とｎ型の半導体層とによって１つのｐｎ接合領域を形成しており、このｐｎ接合領域が発光する。

特開平１０−３０８５３６号公報

ところが、例えば、この１つのｐｎ接合領域の半導体層の一部分に結晶欠陥が存在する又は発生した場合、この欠陥部分は非発光部分となる。そしてさらに、この欠陥部分では、電気抵抗が低下して電流が集中するため、結果としてｐｎ接合領域全体、つまりこのＬＥＤチップ自体が非発光になるという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、各種光源に用いられる発光素子自体が非発光になるのを抑制することを目的とする。

本発明に係る発光素子は、基板と、前記基板上に複数の半導体層を積層して形成され、少なくとも一層のｐ型半導体層からなるｐ型半導体領域及び少なくとも一層のｎ型半導体層からなるｎ型半導体領域を有する半導体積層部と、前記ｐ型半導体領域及び前記ｎ型半導体領域のそれぞれに接続される電極と、を備え、前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方の半導体領域は、他方の半導体領域上で複数の部分に分割されていることを特徴とする。

上記構成において、前記一方の半導体領域に接続される電極は、分割された前記複数の部分間を接続していることが好ましい。また、分割された前記複数の部分は、列状に形成されていてもよく、また、同一面上に形成されていてもよい。

本発明によれば、各種光源に用いられる発光素子自体が非発光になるのを抑制することができる。

本発明に係る発光素子の一実施形態を示す平面図である。図１の発光素子のII−II線断面図である。図１の発光素子のIII−III線断面図である。本発明に係る発光素子の他の実施形態を示す平面図である。図４の発光素子のV−V線断面図である。

以下、本発明に係る発光素子の一実施形態について、図面を参照しつつ説明する。

図１〜図３に示すように、本実施形態に係る発光素子１は、長方形状の基板３と、基板３上に設けられた半導体積層部５と、半導体積層部５に電圧を印加するための電極７とを備えている。

基板３は、半導体積層部５を形成する後述する各半導体層の結晶成長が可能である単結晶材料からなり、本実施形態ではサファイアで形成されている。

半導体積層部５は、図２及び図３に示すように、基板３上に積層された複数の半導体層で形成されており、本実施形態では、基板３側から順次積層されたｎ型コンタクト層９、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及びｐ型コンタクト層１７によって構成されている。そして、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及びｐ型コンタクト層１７が複数の部分（図示例では４つの部分）５ａに分割され、この複数の部分５ａ（以下、分割部５ａという）が、図１に示すように、基板３の長手方向に列を成して形成されている。

なお、ｎ型コンタクト層９及びｎ型クラッド層１１が本発明におけるｎ型半導体領域５ｎを構成し、ｐ型クラッド層１５及びｐ型コンタクト層１７が本発明におけるｐ型半導体領域５ｐを構成している。こうして、ｐ型半導体領域５ｐがｎ型半導体領域５ｎ上で複数の部分に分割されている。

ｎ型コンタクト層９は、ｎ型の不純物がドーピングされた窒化ガリウム（ＧａＮ）からなり、１０〜１０００ｎｍの厚さを有している。ｎ型の不純物としては、例えばシリコン（Ｓｉ）が挙げられ、ｎ型コンタクト層９のドーピング濃度を１×１０^１７〜５×１０^１８ａｔｏｍｓ／ｃｍ^３としている。

ｎ型クラッド層１１は、ｎ型の不純物がドーピングされた窒化アルミニウムガリウム（ＡｌＧａＮ）からなり、１０〜１０００ｎｍの厚さを有している。ｎ型の不純物としては、例えばシリコン（Ｓｉ）が挙げられ、ｎ型クラッド層１１のドーピング濃度を１×１０^１７〜５×１０^１８ａｔｏｍｓ／ｃｍ^３としている。

活性層１３は、ノンドープの窒化インジウムガリウム（ＩｎＧａＮ）からなり、１０〜１００ｎｍの厚さを有している。

ｐ型クラッド層１５は、ｐ型の不純物がドーピングされたＡｌＧａＮからなり、１０〜１００ｎｍの厚さを有している。ｐ型の不純物としては、例えばマグネシウム（Ｍｇ）が挙げられ、ｐ型クラッド層１５のドーピング濃度を１×１０^１７〜１×１０^２０ａｔｏｍｓ／ｃｍ^３としている。

ｐ型コンタクト層１７は、ｐ型の不純物がドーピングされたＧａＮからなり、１０〜１００ｎｍの厚さを有している。ｐ型の不純物としては、例えばマグネシウム（Ｍｇ）が挙げられ、ｐ型コンタクト層１７のドーピング濃度を１×１０^１７〜１×１０^２０ａｔｏｍｓ／ｃｍ^３としている。

上記の半導体積層部５を構成する各半導体層は、例えば、ＭＯＣＶＤ（有機金属化学気相成長：Metal-organic Chemical Vapor Deposition）法、またはＭＢＥ（分子線エピタキシャル成長：Molecular Beam Epitaxy）法を用い、基板３上にエピタキシャル成長させることによって形成される。また、半導体積層部５の分割部５ａは、例えば、フォトリソグラフィ技術を用いてレジストマスクを形成した後、エッチングを行うことによって形成することができる。

電極７は、図２及び図３に示すように、ｐ型コンタクト層１７に接続されるアノード電極７ａと、ｎ型コンタクト層９に接続されるカソード電極７ｂとで構成されている。

アノード電極７ａは、図１に示すように、分割された各ｐ型コンタクト層１７上に形成されるコンタクト部７ｃと、基板３の長手方向に延び、各コンタクト部７ｃ間を接続するリード部７ｄとを備えている。アノード電極７ａは、例えば、スパッタリング法により酸化インジウムスズ（ＩＴＯ）膜を形成した後にパターニングしたり、金（Ａｕ）を蒸着してリフトオフ法を用いてパターニングすることで形成される。なお、図３に示すように、アノード電極７ａのリード部７ｄと半導体積層部５との間にはＳｉＯ_２等からなる絶縁膜１９が形成されており、これらの間の電気的絶縁性が確保されている。また、図１では、絶縁膜１９の形成領域のみを破線で示す。

カソード電極７ｂは、基板３の長手方向に延びる部分と、そこから半導体積層部５の各分割部５ａ間に延びる部分とによって形成されている。カソード電極７ｂもアノード電極７ａと同様の方法で形成することができる。

以上のように構成された発光素子１は、アノード電極７ａとカソード電極７ｂとの間に順方向電圧を印加し、ｐ型クラッド層１５とｎ型クラッド層１１とによってｐｎ接合領域を形成する半導体積層部５に電流を供給することで、半導体積層部５の各分割部５ａにおけるｐｎ接合領域が発光する。また、発光素子１は、ワイヤボンディングによるフェイスアップ実装や、フリップチップによるフェイスダウン実装等によって、配線基板等に実装することができる。

本実施形態に係る発光素子１によれば、ｎ型コンタクト層９及びｎ型クラッド層１１からなるｎ型半導体領域５ｎ上で、ｐ型クラッド層１５及びｐ型コンタクト層１７からなるｐ型半導体領域５ｐが複数の部分に分割されている。これにより、発光素子１におけるｐ型半導体領域５ｐ及びｎ型半導体領域５ｎによって形成されるｐｎ接合領域が複数に分割されている。

これに対し、例えば、ｐｎ接合領域が分割されていない従来の発光素子の場合を考える。この場合、例えば、半導体層のｐｎ接合領域の一部分に結晶欠陥が存在する又は発生した場合、この欠陥部分は非発光部分となる。そしてさらに、この欠陥部分では、電気抵抗が低下して電流が集中するため、結果としてｐｎ接合領域全体が非発光となる。つまり、この場合は、ｐｎ接合領域が分割されずに連続しているため、発光素子自体が非発光となる。

一方、上記のように本実施形態によれば、発光素子１におけるｐｎ接合領域が複数の部分に分割されている。そのため、例えば、この分割された複数のｐｎ接合領域のうちの１つに欠陥が生じたとしても、他のｐｎ接合領域で発光を維持することができる。したがって、発光素子１自体が非発光になることを抑制することができる。

また、本実施形態のように発光素子を長方形状にして長尺化し、例えば、複数の発光素子を列状に並べた場合、上記のように１つの発光素子におけるｐｎ接合領域が複数に分割されていなければ、一部分の結晶欠陥に起因して１つの発光素子全体が非発光となり、広範囲に亘って非発光領域が形成されることになる。これに対し、本実施形態の発光素子１では、１つの発光素子における複数のｐｎ接合領域の一部が非発光となるに過ぎないので、複数の発光素子を列状に並べた場合の歩留まりを向上させることができる。

また、本実施形態に係る発光素子１によれば、図１に示すように、発光領域を形成する半導体積層部５の複数の分割部５ａが、基板３の長手方向に沿って列状に並んで形成されている。そのため、複数の発光素子１を列状に並べてライン状の発光領域を形成する場合、１つの発光素子によって長い発光領域をカバーすることができる。

そして、本実施形態の発光素子１では、複数の分割部５ａに電圧を印加するためのアノード電極７ａが、各分割部５ａ間（より詳細には、各ｐ型コンタクト層１７間）を接続している。そのため、１つの発光素子によって長い発光領域をカバーするのにも関わらず、例えばこの発光素子１を、図示しない配線基板上に実装する場合には、アノード電極７ａと配線基板とのワイヤ等による接続は一箇所で済む。また、複数の分割部５ａが、共通するｎ型コンタクト層９上に形成されているため、このｎ型コンタクト層９上に形成されたカソード電極７ｂも、アノード電極７ａと同様に、配線基板上との接続が一箇所で済む。

したがって、本実施形態によれば、１つの発光素子によって長い発光領域をカバーするのにも関わらず、ワイヤ等による接続箇所を少なくすることができるため、ワイヤボンディング等による実装作業を簡略化することができる。また、本実施形態では、このようにワイヤ等による接続箇所を減らすことができるため、例えば配線基板上のボンディングパッド等の配置スペースを小さくすることできる。したがって、この配置スペースによる制約を小さくして、発光素子の高密度配置を可能にすることができる。

以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。例えば、上記実施形態では、図２に示すように、ｎ型半導体領域５ｎの一部であるｎ型クラッド層１１を複数の部分に分割しているが、ｎ型半導体領域５ｎ上でｐ型半導体領域５ｐが複数の部分に分割されている限り、これに限定されるものではない。したがって、例えば上記実施形態において、ｎ型クラッド層１１を分割しなくてもよい。この場合は、このｎ型クラッド層１１上にカソード電極７ｂを形成する。また、ｎ型半導体領域５ｎ及びｐ型半導体領域５ｐを構成する半導体層の層数及び材質は、任意に設定すればよい。

また、上記実施形態では、ｎ型半導体領域５ｎ上でｐ型半導体領域５ｐを複数の部分に分割しているが、逆に、基板側からｐ型半導体領域及びｎ型半導体領域を順に形成し、ｐ型半導体領域上でｎ型半導体領域を複数の部分に分割するようにしてもよい。なお、ｎ型（又はｐ型）半導体領域上でｐ型（又はｎ型）半導体領域が複数の部分に分割されているとは、ｐｎ接合領域が分割されていればよく、上記実施形態のようにｎ型半導体領域５ｎとｐ型半導体領域５ｐとの間に活性層１３等の他の層を設けた構成や、逆に上記実施形態において活性層１３を省略した構成等も含むものとする。

また、図１に示す実施形態では、半導体積層部５を４つの分割部５ａに分割しているが、これに限定されるものではなく、任意の複数の部分に分割してもよい。

また、上記実施形態では、半導体積層部５の分割部５ａが列状に形成されているが、これに限定されるものではなく、例えば図４及び図５に示すように構成してもよい。図４は、本発明の他の実施形態に係る発光素子１００の平面図である。図５は、図４の発光素子１００のV−V線断面図である。なお、図１〜図３に示す上記実施形態と同種の構成要素には同一の符号を付し、詳細な説明は省略する。

図４及び図５に示す実施形態では、略正方形状の基板３上に、半導体積層部５の分割部５ａが２行２列のマトリクス状に形成されているが、この場合においても、半導体積層部５におけるｐｎ接合領域が分割され、発光領域が複数に分割されている。また、複数の分割部５ａ間は、アノード電極７ａによって接続されている。この構成においても、上記実施形態と同様、例えば１つの分割部５ａのｐｎ接合領域に結晶欠陥が生じて非発光となっても、他の分割部５ａは発光を維持することができる。したがって、例えば、複数の発光素子１００をマトリクス状に形成して、面光源を形成する場合の歩留まりを向上させることができる。また、複数の分割部５ａ間が、共通するアノード電極７ａによって接続されているため、例えば配線基板との接続箇所を少なくすることができ、上記実施形態と同様、実装作業の簡略化と高密度配置を可能にすることができる。

なお、図４及び図５に示す発光素子１００では、半導体積層部５の分割部５ａを２行２列のマトリクス状に形成しているが、これに限定されず、任意の数の行と列とからなるマトリクス状に形成してもよい。また、複数の分割部５ａが同一面上に散在して形成されるように、このようなマトリクス状の他、複数の分割部５ａを千鳥状等に形成してもよい。

１発光素子
３基板
５半導体積層部
５ａ分割部
５ｎｎ型半導体領域
５ｐｐ型半導体領域
７電極
７ａアノード電極
７ｂカソード電極
１３活性層

Claims

基板と、
前記基板上に複数の半導体層を積層して形成され、少なくとも一層のｐ型半導体層からなるｐ型半導体領域及び少なくとも一層のｎ型半導体層からなるｎ型半導体領域を有する半導体積層部と、
前記ｐ型半導体領域及び前記ｎ型半導体領域のそれぞれに接続される電極と、
を備え、
前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方の半導体領域は、他方の半導体領域上で複数の部分に分割されていることを特徴とする、発光素子。
前記一方の半導体領域に接続される電極は、分割された前記複数の部分間を接続していることを特徴とする、請求項１に記載の発光素子。
分割された前記複数の部分は、列状に形成されていることを特徴とする、請求項１又は２に記載の発光素子。
分割された前記複数の部分は、同一面上に形成されていることを特徴とする、請求項１又は２に記載の発光素子。