JP2003309293A

JP2003309293A - 半導体発光素子パッケージ、表示装置、発光素子の除去方法及び発光素子の検査方法

Info

Publication number: JP2003309293A
Application number: JP2002114247A
Authority: JP
Inventors: Koji Inoue; 浩司井上; Masaru Minami; 勝南
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-04-17
Filing date: 2002-04-17
Publication date: 2003-10-31

Abstract

(57)【要約】【課題】複雑な配線構造を省略することができ、表示
不良を簡便に検査することが可能であり、表示不良が発
生した場合に、微細で困難な作業を伴うことなく容易に
対処することが可能な半導体発光素子パッケージ及び表
示装置及び発光素子の除去方法及び発光素子の検査方法
を提供する。【解決手段】パッケージ本体上に発光素子が形成さ
れ、発光素子の一方の電極から延長される電極配線は、
不良検出時に切断される切断部を介して所要の電極に接
続するとともに、不良検出用の配線に接続する半導体素
子パッケージの、切断部に電流を流して発熱させること
で、該切断部を切断して発光素子を除去する。切断部へ
の電流供給は、電極配線に接続された不良検出用の配線
と電極配線との間に電圧を印加することにより行われ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号伝送を光で行
う半導体発光素子パッケージに関するものであり、さら
には、かかる半導体発光素子パッケージをマトリクス状
に配列した表示装置と、発光素子の除去方法および検査
方法に関するものである。

【０００２】

【従来の技術】画素をマトリクス状に配列して画像表示
装置に組み上げる場合には、従来、液晶表示装置（ＬＣ
Ｄ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）
やプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ
ＤｉｓｐｌａｙＰａｎｅｌ）のように基板上に直接
素子を形成するか、あるいは発光ダイオードディスプレ
イ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケ
ージを配列することが行われている。例えば、ＬＣＤ、
ＰＤＰの如き画像表示装置においては、素子分離ができ
ないために、製造プロセスの当初から各素子はその画像
表示装置の画素ピッチだけ間隔を空けて形成することが
通常行われている。

【０００３】一方、ＬＥＤディスプレイの場合には、Ｌ
ＥＤチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化することが行われてい
る。発光素子であるＬＥＤ（発光ダイオード）は高価で
ある為、１枚のウエハから数多くのＬＥＤチップを製造
することによりＬＥＤを用いた画像表示装置を低コスト
にできる。すなわち、ＬＥＤチップの大きさを従来約３
００μｍ角のものを数十μｍ角のＬＥＤチップにし、そ
れをパッケージ化して画像表示装置を製造すれば画像表
示装置の価格を下げることができる。

【０００４】

【発明が解決しようとする課題】上記のように、発光ダ
イオード（ＬＥＤ）を用いた画像表示装置（ＬＥＤディ
スプレイ）は、通常、ＬＥＤを含む表示パネルを規則的
に平面上に実装することにより構成しているが、このよ
うな従来型のＬＥＤディスプレイの場合、実装された表
示パネルに不良があると、ＬＥＤが点灯しない画素落ち
が発生し、画像品質を大きく損なうことになる。

【０００５】発光源としてＬＥＤを用いたディスプレイ
は、全ての画素が独立して実装される構成であることか
ら、全製造プロセスを経た後、点灯しない画素が存在す
る場合、これを補修することが原理的に可能である。た
だし、ＬＥＤを用いた画像表示装置においては、信号の
授受のために物理的な連絡路が必要であり、例えばケー
ブル、アルミニウム配線、ワイヤーボンディングなどの
手法により配線接続を行っており、上記修復を実施しよ
うとすると、配線や絶縁層の補修など、微細で困難な作
業を伴う。

【０００６】したがってＬＥＤを用いたディスプレイを
製造した後に、点灯しない画素を取り除き、点灯するＬ
ＥＤと交換した上で配線接続を再度行うためには、製造
工程数および製造コストが増加してしまうという問題が
存在した。また、ＬＥＤ素子の表示特性検査は、ディス
プレイ装置が完成するまで行うことができないため、製
造過程の早い段階での表示特性検査を行うことも困難で
あった。

【０００７】本発明は、かかる従来の実情に鑑みて提案
されたものであり、複雑な配線構造を省略することがで
き、表示不良を簡便に検査することが可能であり、表示
不良が発生した場合に、微細で困難な作業を伴うことな
く容易に対処することが可能な半導体発光素子パッケー
ジ及び表示装置及び発光素子の除去方法及び発光素子の
検査方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
の本願発明の半導体発光素子パッケージは、パッケージ
本体上に発光素子が形成され、前記発光素子の一方の電
極から延長される電極配線は、不良検出時に切断される
切断部を介して所要の電極に接続するとともに、不良検
出用の配線に接続することを特徴とする。

【０００９】発光素子の電極に接続された電極配線に、
切断部が形成されていることにより、半導体発光素子パ
ッケージが有する発光素子に発光不良が発生した場合に
は、切断部を切断することによって、簡便に不良な発光
素子のみを回路上から除去することが可能になる。切断
部を高抵抗部として電流を流すことで発熱させて配線を
焼き切ることによって、更に簡便に不良な発光素子を回
路上から除去することが可能になる。

【００１０】また、上記課題を解決するための本願発明
の表示装置は、電気的配線である信号線が形成された支
持体に、パッケージ本体上に発光素子が形成され、前記
発光素子の一方の電極から延長される電極配線は、不良
検出時に切断される切断部を介して所要の電極に接続す
るとともに、不良検出用の配線に接続する半導体発光素
子パッケージが複数配置され、前記電極配線と前記信号
線とが、不良検出用の配線によって接続されていること
を特徴とする。

【００１１】信号線と電極配線とを不良検出用の配線で
接続することにより、支持体上に半導体発光素子パッケ
ージを配置し終えた後にも、信号線及び不良検出用の配
線を介して切断部に電流を流して、切断部を発熱させて
配線を焼き切ることができ、不良な発光素子を回路上か
ら除去することが可能になる。これにより、支持体上に
配置した半導体発光素子パッケージ自体を交換すること
なく、良好な表示特性の表示装置を得ることが可能にな
る。

【００１２】また、上記課題を解決するための本願発明
の発光素子の除去方法は、パッケージ本体上に発光素子
が形成され、前記発光素子の一方の電極から延長される
電極配線は、不良検出時に切断される切断部を介して所
要の電極に接続するとともに、不良検出用の配線に接続
する半導体素子パッケージの、前記切断部に電流を流し
て発熱させることで、該切断部を切断することを特徴と
する。

【００１３】切断部を発熱させて配線を焼き切って、不
良な発光素子を回路上から除去することにより、支持体
上に配置した半導体発光素子パッケージ自体を交換する
ことなく、良好な表示特性の表示装置を得ることが可能
になる。

【００１４】また、上記課題を解決するための本願発明
の発光素子の検査方法は、パッケージ本体上に発光素子
が形成され、前記発光素子の一方の電極から延長される
電極配線は、不良検出時に切断される切断部を介して所
要の電極に接続するとともに、不良検出用の配線に接続
する半導体素子パッケージの、前記発光素子の他方の電
極と前記不良検出用の配線との間に電圧を印加して、前
記発光素子を流して発光させることを特徴とする。

【００１５】電極配線に接続された不良検出用の配線と
他方の電極との間に電圧を印加することで、発光素子を
個別に発光させることで、半導体発光素子パッケージの
形成後および半導体発光素子パッケージを支持体上に配
置した後にも、簡便に発光素子の発光不良を発光素子毎
に検査することが可能になる。

【００１６】

【発明の実施の形態】以下、本願発明を適用した半導体
パッケージおよび画像表示装置について、図面を参照し
ながら詳細に説明する。図１に本願発明の半導体発光素
子パッケージの構造を示す。図１（ａ）は平面図であ
り、図１（ｂ）および図１（ｃ）は側方図であり、図１
（ｄ）は正面図である。

【００１７】サファイア基板である下地成長基板１上に
複数のＧａＮ系半導体のｎ型ドープが行われたｎ層２が
形成され、ｎ層２上にはｎ電極３およびｐ型ドープが行
われたｐ層４が形成され、ｐ層４上にはｐ電極５が形成
されて複数の発光素子が形成されている。下地成長基板
１およびｎ層２およびｎ電極３上には、各ｎ電極３同士
を電気的に接続するようにｎ側配線６が配線形成されて
いる。ここでは、３つの発光素子が一列に形成された例
を示しているが、発光素子の個数および配列方法は特に
限定しない。また、下地成長基板１をサファイア基板と
しているが、半導体層の成長を行うことが可能な基板で
あればよく、下地成長基板１上に形成される発光素子
も、ＧａＮ系半導体に限らない。

【００１８】下地成長基板１の発光素子が形成されてい
る面上には発光素子を覆って絶縁層７が積層され、絶縁
層７にはｐ電極５まで到達するｐ側孔１２が形成され、
ｐ側孔１２に金属が充填されてｐ電極５とｐ側配線１０
とｐ側パッド電極８とが電気的に接続されている。ま
た、絶縁層７にはｎ電極３またはｎ側配線６まで到達す
るｎ側孔１３が形成され、ｎ側孔１３に金属が充填され
てｎ電極３とｎ側配線６とｎ側パッド電極９とが電気的
に接続されている。絶縁層７上にはｐ側パッド電極８と
ｎ側パッド電極９とｐ側配線１０とが形成されている。
複数のｐ側配線１０はそれぞれｐ側パッド電極８に直接
接続されており、ｐ側配線１０同士の間では互いに直接
接続はなされず、ｐ側パッド電極８を介した接続となっ
ている。ここでは、絶縁層７上にｐ側配線１０が配線さ
れている構造を示しているが、ｎ側配線６が絶縁層７上
に配線されてｐ側配線１０が下地成長基板１上に配線さ
れているとしてもよい。さらに、ｎ側配線６およびｐ側
配線１０が共に絶縁層７上に配線されているとしてもよ
い。

【００１９】次に、上述した半導体発光素子パッケージ
の製造方法について以下図２および図３を用いて説明す
る。下地成長基板１上に、ＧａＮ系半導体のｎ型ドープ
層であるｎ層２を積層し、ｎ層２上にｐ型ドープ層であ
るｐ層４を積層する。ｐ層４上にネガ型フォトレジスト
を用いてパターニングした後、電子ビーム蒸着装置を用
いてチタン／ニッケル（Ｔｉ／Ｎｉ）をそれぞれ１０／
３００ｎｍ堆積させ、更にアセトンを用いてレジストを
リフトオフすることでメタルマスクを形成し、ドライエ
ッチング装置を用いてｐ層４をｎ層２に至るまでエッチ
ングし、硝酸：塩酸＝１：３の比率で混合した液を用い
てメタルマスクを除去する。これにより、ｎ層２上にｐ
層４の島状領域が形成される（図２ａ）。

【００２０】ｎ層２およびｐ層４の形成には、有機金属
化合物気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａ
ｎｉｃｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉ
ｔｉｏｎ）や、ハイドライド気相成長法（ＨＶＰＥ：Ｈ
ｙｄｒｉｄｅＶａｐｏｒＰｈａｓｅＥｐｉｔａｘ
ｙ）や、分子線エピタキシ法（ＭＢＥ：Ｍｏｌｅｃｕｌ
ａｒＢｅａｍＥｐｉｔａｘｙ）などの製造方法を用
い、特に限定はされない。

【００２１】ここではフォトリソグラフィー技術を例示
したがリソグラフィー技術であれば他の技術を用いても
構わない。またメタルマスク用の金属を堆積する際に電
子ビーム露光装置を用いたが、熱フィラメント蒸着装
置、スパッタ装置等を用いても良い。

【００２２】次にネガ型フォトレジストを用いてパター
ニングを行った後、電子ビーム蒸着装置を用いてＴｉ／
Ｎｉをそれぞれ１０／３００ｎｍ堆積させ、レジストを
除去することでメタルマスクを形成し、ドライエッチン
グ装置を用いてｎ層２を下地成長基板１に至るまでエッ
チングした後、硝酸：塩酸＝１：３の比率で混合した液
を用いてメタルマスクを除去する。これにより、下地成
長基板１上にｎ層２の島状領域が形成される（図２
ｂ）。

【００２３】次にフォトリソグラフィー技術を用いてパ
ターニングを行なった後、電子ビーム蒸着装置を用いて
ニッケル／白金／金（Ｎｉ／Ｐｔ／Ａｕ）をそれぞれ１
０／５０／１００ｎｍ堆積させ、レジストを除去するこ
とでｐ電極５をｐ層４上に形成する（図２ｃ）。

【００２４】次にフォトリソグラフィー技術を用いてパ
ターニングを行なった後、電子ビーム蒸着装置を用いて
チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）をそれぞれ１０
／５０／１００ｎｍ堆積させ、レジストを除去すること
でｎ電極３をｎ層２上に形成する（図２ｄ）。本実施の
形態ではｐ電極５としてＮｉ／Ｐｔ／Ａｕを、ｎ電極３
としてＴｉ／Ｐｔ／Ａｕを用いた場合を示したが、接触
抵抗の小さい電気的接続が得られる電極形成であればこ
れに限るものではない。

【００２５】次に、フォトリソグラフィー技術を用いて
パターニングを行なった後、電子ビーム蒸着装置を用い
て銅などの金属を堆積させ、レジストを除去することで
下地成長基板１およびｎ層２およびｎ電極３上に、各ｎ
電極３同士を電気的に接続するようにｎ側配線６を形成
する（図３ｅ）。

【００２６】次にスピンコート技術を用いて、下地成長
基板１の半導体素子が形成されている面に感光性ポリイ
ミドを塗布した後、窒素雰囲気中で３５０℃、３０分の
条件でポリイミド焼成することで絶縁層７を形成する
（図３ｆ）。

【００２７】次に、フォトリソグラフィー技術を用いて
絶縁層７上のパターニングを行い、絶縁層７の感光した
領域を除去して、ｎ電極３またはｎ側配線６まで到達す
る孔であるｎ側孔１３と、ｐ電極５まで到達するｐ側孔
１２を絶縁層７に形成する（図３ｇ）。

【００２８】絶縁層７上にｐ側孔１２およびｎ側孔１３
に対応する位置に、スパッタ装置を用いてｐ側孔１２お
よびｎ側孔１３に金属を充填する。ここで、ｐ側孔１２
およびｎ側孔１３に充填する金属の種類は特に限定せ
ず、銅やアルミニウムなどの配線に用いられる金属でよ
い。その後、スパッタ蒸着装置を用いてチタン／アルミ
ニウム（Ｔｉ／Ａｌ）を絶縁層７上にそれぞれ１０／２
００ｎｍ堆積し、フォトリソグラフィー技術を用いてパ
ターニングを行って、燐酸、アンモニアおよび過酸化水
素水を用いてＡｌおよびＴｉをエッチングすることで絶
縁層７上にｐ側パッド電極８およびｎ側パッド電極９お
よびｐ側配線１０を形成する（図３ｈ）。

【００２９】図２および図３に示した製造方法によっ
て、複数の発光素子を有し、各々の発光素子のｎ電極３
と電気的に接続されたｎ側パッド電極９と、各々の発光
素子のｐ電極５と電気的に接続されたｐ側パッド電極８
が形成された半導体発光素子パッケージ１４が得られ
る。ｐ側パッド電極８とｎ側パッド電極９との間に電圧
を加えることにより、各発光素子のｐ電極５とｎ電極３
に電位差が生じ、半導体発光素子パッケージ１４に含ま
れる全ての発光素子で発光が行われる。

【００３０】図１乃至図３においては、一つの半導体発
光素子パッケージ１４について構造および製造方法を述
べたが、通常の半導体パッケージやＬＥＤ（ｌｉｇｈｔ
−ｅｍｉｔｔｉｎｇｄｉｏｄｅ）の製造と同様に、一
枚の下地成長基板上に複数のパッケージを一括して形成
して、ダイシング工程によって個々のパッケージを切り
離すものとする。

【００３１】図４に示すように、個々のパッケージに分
離した上記半導体発光素子パッケージ１４を、電気配線
である信号線１５が配線された平板な板である支持体１
８上にマトリクス状に配置する。その後、支持体１８上
の信号線１５と半導体発光素子パッケージ１４との結線
を行うために再びフォトリソグラフィー技術を用いてパ
ターニングを行い、スパッタ装置を用いてＴｉを０．５
μｍ、Ａｌを３．５μｍ堆積させ、レジストをリフトオ
フすることで、図５に示すように信号線１５ａ、１５
ｂ、１５ｃとｐ側配線１０ａ、１０ｂ、１０ｃとをそれ
ぞれ結線するセレクト線線１６ａ、１６ｂ、１６ｃを形
成する。

【００３２】このとき、信号線１５ａ、１５ｂ、１５ｃ
およびセレクト線線１６ａ、１６ｂ、１６ｃの線幅をｐ
側配線１０ａ、１０ｂ、１０ｃよりも大きくなるように
して、ｐ側配線１０ａ、１０ｂ、１０ｃの電気抵抗より
も信号線１５ａ、１５ｂ、１５ｃおよびセレクト線１６
ａ、１６ｂ、１６ｃの電気抵抗が小さくなるように配線
設計を行う。ｐ側パッド電極８はパッド形状の電極であ
って電気抵抗は小さくなるため、半導体発光素子パッケ
ージの配線ではｐ側配線１０ａ、１０ｂ、１０ｃの電気
抵抗が最も大きいことになる。ここではパターニングに
フォトリソグラフィー技術を用いた場合を示したがリソ
グラフィー技術であればこれに限らない、また金属の堆
積にスパッタ装置を用いた場合を示したがこれに限るも
のではない。

【００３３】信号線１５ａ、１５ｂ、１５ｃとｐ側配線
１０ａ、１０ｂ、１０ｃとをそれぞれセレクト線線１６
ａ、１６ｂ、１６ｃで結線した半導体発光素子パッケー
ジ１４の回路図を図６に示す。発光素子１７ａ、１７
ｂ、１７ｃが並列にｎ側配線６ａ、６ｂ、６ｃとｐ側配
線１０ａ、１０ｂ、１０ｃと接続され、ｐ側配線１０
ａ、１０ｂ、１０ｃがｐ側パッド電極８に接続され、ｎ
側配線６ａ、６ｂ、６ｃがｎ側パッド電極９に接続され
ている。また、３本の信号線１５ａ、１５ｂ、１５ｃは
それぞれセレクト線１６ａ、１６ｂ、１６ｃによってｐ
側配線１０ａ、１０ｂ、１０ｃと接続されている。セレ
クト線１６ａ、１６ｂ、１６ｃがｐ側配線１０ａ、１０
ｂ、１０ｃと接続された位置と、ｐ側パッド電極９との
間では、ｐ側配線１０ａ、１０ｂ、１０ｃの線幅が細い
ため、等価回路としては、ｐ側配線１０ａ、１０ｂ、１
０ｃにはそれぞれ高抵抗部１１ａ、１１ｂ、１１ｃが配
置されていることになる。

【００３４】次に、図４に示した支持体１８上にマトリ
クス状に配置された複数の半導体発光素子パッケージ１
４の、発光不良を検査する方法について説明する。各半
導体発光素子パッケージ１４は、ｐ側パッド電極８とｎ
側パッド電極９を有しているため、ｐ側パッド電極８と
ｎ側パッド電極９に検査用の電源を接続して、電圧を加
えることにより、発光素子１７ａ、１７ｂ、１７ｃでの
発光が行われる。この際、目視もしくは検査装置を用い
て各発光素子１７ａ、１７ｂ、１７ｃの発光状態を検査
する。

【００３５】半導体発光素子パッケージの各発光素子で
の発光検査を行うための回路図を図７に示す。発光素子
１７ａ、１７ｂ、１７ｃが並列にｎ側配線６ａ、６ｂ、
６ｃとｐ側配線１０ａ、１０ｂ、１０ｃと接続され、ｐ
側配線１０ａ、１０ｂ、１０ｃがｐ側パッド電極８に接
続され、ｎ側配線６ａ、６ｂ、６ｃがｎ側パッド電極９
に接続され、３本の信号線１５ａ、１５ｂ、１５ｃがそ
れぞれセレクト線１６ａ、１６ｂ、１６ｃによってｐ側
配線１０ａ、１０ｂ、１０ｃと接続されている。セレク
ト線１６ａ、１６ｂ、１６ｃがｐ側配線１０ａ、１０
ｂ、１０ｃと接続された位置と、ｐ側パッド電極９との
間では、ｐ側配線１０ａ、１０ｂ、１０ｃの線幅が細い
ため、等価回路としては、ｐ側配線１０ａ、１０ｂ、１
０ｃにはそれぞれ高抵抗部１１ａ、１１ｂ、１１ｃが配
置されていることになる。ｎ側パッド電極９は電源の一
端に接続され、信号線１５ａ、１５ｂ、１５ｃにはそれ
ぞれにスイッチが設けられて電源の多端に接続されてい
る。

【００３６】ｎ側パッド電極９と信号線１５ａ、１５
ｂ、１５ｃに検査用の電極を接続して、信号線ごとにス
イッチをオン／オフして電圧を加えることにより、発光
素子１７ａ、１７ｂ、１７ｃでの発光が行われる。信号
線１５ａとセレクト線１６ａを介して電圧を加えた場合
には、発光素子１７ａの発光が行われるが、発光素子１
７ｂ、１７ｃには高抵抗部１１ａ、１１ｂ、１１ｃとｐ
側パッド電極９を介した電流が流れることによる電圧降
下の影響から、発光素子１７ｂ、１７ｃの発光を抑制さ
れるため、発光状態を個別に目視もしくは検査装置を用
いて検査することで、発光素子１７ａの良否を判定する
ことができる。

【００３７】半導体発光素子パッケージ１４の製造過程
や支持体１８への配置工程などにおいて、発光素子１７
ａ、１７ｂ、１７ｃに発光不良が発生した場合、支持体
１８上に配置された状態でも前述の検査によって不良な
発光素子が発見される。半導体発光素子パッケージ１４
には複数の発光素子が存在するので、一部の発光素子に
発光不良が発生したとしても、直ちに半導体発光素子パ
ッケージ１４を使用することが不可能になるわけではな
い。しかし、不良な発光素子が接続されたままの状態で
半導体発光素子パッケージ１４を使用すると、電気的接
続の不良に起因する発熱や、良好な発光素子に流れる電
流の不安定化などの不具合が発生するおそれがある。

【００３８】そのため、検査によって発光不良が発見さ
れた発光素子に対しては、電流の供給が行われないよう
にする対策をとる必要がある。例として発光素子１７
ａ、１７ｂが良好であり、発光素子１７ｃが発光不良で
ある場合に発光素子１７ｃの除去を行うための回路図を
図８に示す。

【００３９】発光素子１７ａ、１７ｂ、１７ｃが並列に
ｎ側配線６ａ、６ｂ、６ｃとｐ側配線１０ａ、１０ｂ、
１０ｃと接続され、ｐ側配線１０ａ、１０ｂ、１０ｃが
ｐ側パッド電極８に接続され、ｎ側配線６ａ、６ｂ、６
ｃがｎ側パッド電極９に接続され、３本の信号線１５
ａ、１５ｂ、１５ｃがそれぞれセレクト線１６ａ、１６
ｂ、１６ｃによってｐ側配線１０ａ、１０ｂ、１０ｃと
接続されている。ｐ側パッド電極８は切断用電源１９の
一端に接続され、信号線１５ｃは切断用電源１９の多端
に接続される。

【００４０】ｐ側パッド電極８および信号線１５ｃに切
断用電源１９を接続すると、信号線１５ｃとセレクト線
１６ｃとｐ側配線１０ｃに電流が流れる。ｐ側配線１０
ａ、１０ｂ、１０ｃの線幅が、信号線１５とセレクト線
１６よりも細いため、等価回路としては、ｐ側配線１０
ａ、１０ｂ、１０ｃにはそれぞれ高抵抗部１１ａ、１１
ｂ、１１ｃが配置されていることになる。このとき、電
流値を大きくすることで、配線が細く抵抗値が大きい高
抵抗部１１ｃを発熱させて金属配線を切断する。このと
き、信号線１５ｃとｐ側パッド電極８の間に大電流を流
すことで、ｐ側配線１０ｃが発熱し、ｐ側配線１０ｃが
焼き切れて切断される。

【００４１】切断用電源１９から信号線１５ｃとセレク
ト線１６ｃとｐ側配線１０ｃに電流を流して、ｐ側配線
１０ｃの切断を行った状態を図９に模式的に示す。不良
な発光素子１０ｃのｐ電極５とｐ側パッド電極８とを電
気的に接続していたｐ側配線１０ｃが切断されているこ
とにより、ｎ側パッド電極９とｐ側パッド電極８との間
に電圧を印加した場合にも、発光素子１０ｃには電流が
流れないため、電気的接続の不良に起因する発熱や、良
好な発光素子に流れる電流の不安定化などの不具合を防
止することが可能になる。また、半導体発光素子パッケ
ージ１４内での発光を行う発光素子数が減少すること
で、発光素子あたりに流れる電流量が増大し、半導体発
光素子パッケージ１４全体での輝度が極端に低下するこ
とを防止することが可能となる。

【００４２】支持体１８上の半導体発光素子パッケージ
１４の発光状態検査および不良発光素子への配線切断を
行なった後、エッチングにより絶縁層７上のセレクト線
１６を除去して、マトリクス状に配置された半導体発光
素子パッケージ１４のｐ側パッド電極８とｎ側パッド電
極９に駆動電圧を印加するための駆動配線を接続して、
表示装置を作成する。

【００４３】支持体１８に配置した状態のままで半導体
発光素子パッケージ１４の各発光素子の発光状態を検査
し、不良が発見された場合には信号線１５とｐ側パッド
電極８との間に電流を流して、不良な発光素子に接続さ
れたｐ側配線１０を切断することにより、発光不良素子
の交換を行わずに画素落ちのない良好な表示装置を得る
ことができる。

【００４４】信号線１５ｃとｐ側パッド電極８の間に大
電流を流して、ｐ側配線１０を発熱させて切断するた
め、信号線１５やセレクト線１６よりもｐ側配線１０の
高抵抗部の電気抵抗を大きくする必要がある。そのため
にはｐ側配線１０の配線幅を小さくする以外にも、ｐ側
配線１０を信号線１５やセレクト線１６よりも抵抗値が
大きい金属で形成するとしてもよい。

【００４５】また、ｐ側配線１０同士がｐ側パッド電極
８を介さずに直接電気的に接続されていても、半導体発
光素子パッケージのｐ側配線１０を、図１０に示すよう
に部分的に配線幅を細くすることで高抵抗部１１を形成
することにより、該当部分の電気抵抗を大きくするとし
てもよい。さらに、半導体発光素子パッケージに形成さ
れる発光素子は、発光ダイオード（ＬＥＤ）であっても
よく、レーザー（ＬｉｇｈｔＡｍｐｌｉｆｉｃａｔｉ
ｏｎｂｙＳｔｉｍｕｌａｔｅｄＥｍｉｓｓｉｏｎ
ｏｆＲａｄｉａｔｉｏｎ）であってもよい。

【００４６】

【発明の効果】ｎ側パッド電極と信号線に検査用の電極
を接続して、信号線ごとにスイッチをオン／オフして電
圧を加えることにより、発光素子での発光が個別に行わ
れる。この際、発光素子の発光状態を個別に目視もしく
は検査装置を用いて検査することで、不良な発光素子を
発見することができる。

【００４７】切断用電源から信号線とセレクト線とｐ側
配線に電流を流して、不良な発光素子のｐ電極とｐ側パ
ッド電極とを電気的に接続していたｐ側配線の高抵抗部
が切断されていることにより、ｎ側パッド電極とｐ側パ
ッド電極との間に電圧を印加した場合にも、発光素子に
は電流が流れないため、電気的接続の不良に起因する発
熱や、良好な発光素子に流れる電流の不安定化などの不
具合を防止することが可能になる。

【００４８】また、半導体発光素子パッケージ内での発
光を行う発光素子数が減少することで、発光素子あたり
に流れる電流量が増大し、半導体発光素子パッケージ全
体での輝度が極端に低下することを防止することが可能
となる。これにより、支持体に配置した状態のままで半
導体発光素子パッケージの各発光素子の発光状態を検査
し、発光不良素子の交換を行わずに画素落ちのない良好
な表示装置を得ることができる。

【図面の簡単な説明】

【図１】本願発明の半導体発光素子パッケージの構造を
示す図で、図１（ａ）は平面図であり、図１（ｂ）およ
び図１（ｃ）は側方図であり、図１（ｄ）は正面図であ
る。

【図２】本願発明の半導体発光素子パッケージの製造方
法の前半を示す工程図である。

【図３】本願発明の半導体発光素子パッケージの製造方
法の後半を示す工程図である。

【図４】支持体上に半導体発光素子パッケージをマトリ
クス状に配置した状態を示す模式平面図である。

【図５】半導体発光素子パッケージのｐ側パッド電極と
信号線を、セレクト線によって接続した状態を示す模式
平面図である。

【図６】図５に示した半導体発光素子パッケージおよび
信号線およびセレクト線の接続状態を示す回路図であ
る。

【図７】発光素子の不良を検査する際の半導体発光素子
パッケージに接続される回路を示す回路図である。

【図８】発光不良の発光素子の電気的接続を切断するた
めの回路図である。

【図９】発光不良の発光素子の電気的接続を切断した状
態を示す模式平面図である。

【図１０】他の実施の形態での半導体発光素子パッケー
ジの構造を示す平面図である。

【符号の説明】

１下地成長基板２ｎ層３ｎ電極４ｐ層５ｐ電極６、６ａ、６ｂ、６ｃｎ側配線７絶縁層８ｐ側パッド電極９ｎ側パッド電極１０、１０ａ、１０ｂ、１０ｃｐ側配線１１、１１ａ、１０ｂ、１１ｃ高抵抗部１２ｐ側孔１３ｎ側孔１４半導体発光素子パッケージ１５、１５ａ、１５ｂ、１５ｃ信号線１６、１６ａ、１６ｂ、１６ｃセレクト線１７ａ、１７ｂ、１７ｃ発光素子１８支持体１９切断用電源

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5C094 AA02 AA43 AA52 BA23 CA19 DB01 EA04 FA01 FA02 FB14 5F041 AA05 AA42 AA46 BB13 CA12 CA40 CA46 CA49 CA74 CA77 CA93 CA98 CB23 DA82 DB08 FF06 5G435 AA17 AA19 BB04 CC09 EE41 HH13

Claims

【特許請求の範囲】

【請求項１】パッケージ本体上に発光素子が形成さ
れ、前記発光素子の一方の電極から延長される電極配線
は、不良検出時に切断される切断部を介して所要の電極
に接続するとともに、不良検出用の配線に接続すること
を特徴とする半導体発光素子パッケージ。
【請求項２】前記発光素子が複数形成されていること
を特徴とする請求項１記載の半導体発光素子パッケー
ジ。
【請求項３】前記発光素子が略同一色に発光すること
を特徴とする請求項２記載の半導体発光素子パッケー
ジ。
【請求項４】前記発光素子は、並列に接続されている
ことを特徴とする請求項２記載の半導体発光素子パッケ
ージ。
【請求項５】前記電極配線が表面に露出していること
を特徴とする請求項１記載の半導体発光素子パッケー
ジ。
【請求項６】前記切断部は、前記電極配線の線幅が局
所的に細い領域によって形成されていることを特徴とす
る請求項１記載の半導体発光素子パッケージ。
【請求項７】前記切断部は、前記発光素子の一方の電
極から延長される配線および前記所要の電極よりも、電
気抵抗が大であることを特徴とする請求項１記載の半導
体発光素子パッケージ。
【請求項８】前記発光素子は発光ダイオードであるこ
とを特徴とする請求項１記載の半導体発光素子パッケー
ジ。
【請求項９】電気的配線である信号線が形成された支
持体に、パッケージ本体上に発光素子が形成され、前記発光素子
の一方の電極から延長される電極配線は、不良検出時に
切断される切断部を介して所要の電極に接続するととも
に、不良検出用の配線に接続する半導体発光素子パッケ
ージが複数配置され、前記電極配線と前記信号線とが、不良検出用の配線によ
って接続されていることを特徴とする表示装置。
【請求項１０】前記切断部は、前記電極配線の線幅が
局所的に細い領域によって形成されていることを特徴と
する請求項９記載の表示装置。
【請求項１１】前記切断部は、前記発光素子の一方の
電極から延長される配線および前記所要の電極よりも、
電気抵抗が大であることを特徴とする請求項９記載の表
示装置。
【請求項１２】前記発光素子がパッケージ本体上に複
数形成されていることを特徴とする請求項９記載の表示
装置。
【請求項１３】パッケージ本体上に発光素子が形成さ
れ、前記発光素子の一方の電極から延長される電極配線
は、不良検出時に切断される切断部を介して所要の電極
に接続するとともに、不良検出用の配線に接続する半導
体素子パッケージの、前記切断部に電流を流して発熱させることで、該切断部
を切断することを特徴とする発光素子の除去方法。
【請求項１４】前記切断部への電流供給は、前記電極
配線に接続された不良検出用の配線と前記電極配線との
間に電圧を印加することにより行われることを特徴とす
る請求項１３記載の発光素子の除去方法。
【請求項１５】前記切断部は、前記第電極配線の線幅
が局所的に細い領域によって形成されていることを特徴
とする請求項１３記載の発光素子の除去方法。
【請求項１６】前記発光素子がパッケージ本体上に複
数形成されていることを特徴とする請求項１３記載の発
光素子の除去方法。
【請求項１７】パッケージ本体上に発光素子が形成さ
れ、前記発光素子の一方の電極から延長される電極配線
は、不良検出時に切断される切断部を介して所要の電極
に接続するとともに、不良検出用の配線に接続する半導
体素子パッケージの、前記発光素子の他方の電極と前記不良検出用の配線との
間に電圧を印加して、前記発光素子を発光させることを
特徴とする発光素子の検査方法。
【請求項１８】前記切断部は、前記電極配線の線幅が
局所的に細い領域によって形成されていることを特徴と
する請求項１７記載の発光素子の検査方法。
【請求項１９】前記切断部は、前記発光素子の一方の
電極から延長される配線および前記所要の電極よりも、
電気抵抗が大であることを特徴とする請求項１７記載の
発光素子の検査方法。
【請求項２０】前記発光素子がパッケージ本体上に複
数形成されていることを特徴とする請求項１７記載の発
光素子の検査方法。