JP5125433B2 - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP5125433B2 JP5125433B2 JP2007292542A JP2007292542A JP5125433B2 JP 5125433 B2 JP5125433 B2 JP 5125433B2 JP 2007292542 A JP2007292542 A JP 2007292542A JP 2007292542 A JP2007292542 A JP 2007292542A JP 5125433 B2 JP5125433 B2 JP 5125433B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- light emitting
- layer
- semiconductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 549
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims description 284
- 239000000758 substrate Substances 0.000 claims description 120
- 150000004767 nitrides Chemical class 0.000 claims description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052710 silicon Inorganic materials 0.000 claims description 64
- 239000010703 silicon Substances 0.000 claims description 64
- 238000000605 extraction Methods 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 404
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910002601 GaN Inorganic materials 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009429 electrical wiring Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002259 gallium compounds Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
- G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
- G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
Description
本発明は、マイクロディスプレイ、LEDプリンタヘッド等に使用することが可能な半導体発光装置及びその製造方法に関する。
マイクロディスプレイ（小型表示器）、LEDプリンタヘッド等に使用するためのLEDアレイは、絶縁性又は高抵抗の基板と、この基板上に配置された複数の発光素子と、複数の発光素子のマトリックス接続又はこれに類似する接続のための複数の配線導体とから成る。
LEDアレイの基板には、例えばサファイア基板、SiC基板、S i(シリコン)基板等が使用される。サファイア基板及びSiC基板は、化合物半導体を比較的良好に成長させることができるという特長を有する反面、シリコン基板に比べて高価であるという欠点、及び例えば青色光に対する光透過性がSi基板よりも良いので、発光素子から基板方向に放射された光が基板を通ってこの底面に至り、この底面で反射して隣の発光素子（表示ドット）を通って外部に放出されるという現象（光の漏れ）が生じるという欠点を有する。これに対し、Si基板は、低コストであるという特長を有するのみでなく、光の漏れを抑制できるという特長を有する。即ち、Si基板は、光透過性がサファイア基板やSiC基板よりも低いので、発光素子（ドット）からSi基板側に放射された光の大部分はSi基板で吸収され、隣りの発光素子（ドット）にほとんど漏れない。
ところで、従来のSi基板を使用したLEDアレイは、例えば、特開２００４―１９５９４６号公報（特許文献１）に開示されているように高抵抗Si基板上に形成された例えばｎ型GaAsから成る第１導電型半導体層と、この第１導電型半導体層の上に平面的に見て第１導電型半導体層よりも小さく形成された例えばｐ型GaAsから成る第２導電型半導体層と、第１導電型半導体層の上面に接続された第１の金属配線導体と、第２導電型半導体層の上面に接続された第２の配線導体とを備えている。この従来のLEDアレイにおいては、下側の第１導電型半導体層に上側の第２導電型半導体層よりも横方向に突出させた部分（台状部分又は段部分）が設けられ、この部分の上に第１の金属配線導体が接続されている。このため、第１導電型半導体層が第１の金属配線導体までの横方向の電流通路として機能しているので、電流通路の抵抗値を小さくするために第１導電型半導体層が比較的厚く形成されている。このように第１導電型半導体層が厚く形成されると、発光素子及びLEDアレイも厚くなり、LEDアレイの小型化が阻害される。また、第１導電型半導体層が厚く形成されると、材料コストが高く成り且つ第１導電型半導体層のエピタキシャル成長時間が長くなり、発光素子及びLEDアレイの低コスト化が阻害される。
また、複数の発光素子の第１導電型半導体層を共通の駆動端子にそれぞれ接続する場合には、この接続のために複数の分岐を第２の金属配線導体に設けることが必要になり、必然的に配線が複雑になった。
特開２００４−１９５９４６号公報
また、複数の発光素子の第１導電型半導体層を共通の駆動端子にそれぞれ接続する場合には、この接続のために複数の分岐を第２の金属配線導体に設けることが必要になり、必然的に配線が複雑になった。
本発明の課題は、複数の発光半導体領域（発光素子）を有する半導体発光装置の小型化及び低コスト化が要求されていることであり、本発明の目的は上記要求に応えることができる半導体発光装置及びその製造方法を提供することである。
次に、上記課題を解決するための本発明を必要に応じて実施例を示す図面の符号を参照して説明する。但し、特許請求の範囲及びここでの参照符号は本発明の理解を助けるものであって、本発明を限定するものではない。
上記課題を解決するための本発明は、
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記シリコン半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る第１の配線導体層と、
前記第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることを特徴とする半導体発光装置に係わるものである。
上記課題を解決するための本発明は、
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記シリコン半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る第１の配線導体層と、
前記第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることを特徴とする半導体発光装置に係わるものである。
なお、請求項２に示すように、本発明の別の実施形態に従う半導体発光装置は、
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る複数の第１の配線導体層と、
各第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面に電気的に接続されている第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることが望ましい。
また、請求項３に示すように、
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的にそれぞれ形成され且つ前記ｎ型と反対のｐ型をそれぞれ有するシリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）と、
前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、
前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（６）とを備え、
前記一方の第１の配線導体層（２）の上にそれぞれ配置された前記２つの発光半導体領域（４ａ，４ｂ）は、ｐ型シリコン半導体層から成る前記一方の第１の配線導体層（２）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記他方の第１の配線導体層（３）の上にそれぞれ配置された前記２つの発光半導体領域（４ｄ，４ｅ）は、ｐ型シリコン半導体層から成る前記他方の第１の配線導体層（３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層（５）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の一方（４ａ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の一方（４ｄ）の前記ｐ型窒化物半導体層の上に配置され、
前記別の第２の配線導体層（６）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の他方（４ｂ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の他方（４ｅ）の前記ｐ型窒化物半導体層の上に配置されていることが望ましい。
また、請求項４に示すように前記第１の配線導体層は前記発光半導体領域の他方の主面（２０）よりも広い幅を有する部分を備え、この部分の上に前記発光半導体領域が配置されていることが望ましい。
また、請求項５に示すように更に、前記第１の配線導体層の前記発光半導体領域が配置されていない部分の上に配置された低抵抗化導体層を有し、前記低抵抗化導体層は前記発光半導体領域を構成する複数の半導体層の内の少なくとも１つと同一の材料で形成されていることが望ましい。
また、請求項６に示すように、請求項１に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る第１の配線導体層を形成する工程と、
前記第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域を形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層を形成する工程とを備えていることが望ましい。
また、請求項７に示すように、請求項２に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る複数の第１の配線導体層を形成する工程と、
前記複数の第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記複数の第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とを有し且つ発光のための複数の窒化物半導体層をそれぞれ有している発光半導体領域を各第１の配線導体層の上にそれぞれ形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている第２の配線導体層を形成する工程とを備えていることが望ましい。
また、請求項８に示すように、請求項３に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）を形成する工程と、
ｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）とを形成する工程と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（５）とを形成する工程と
を備えていることが望ましい。
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る複数の第１の配線導体層と、
各第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面に電気的に接続されている第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることが望ましい。
また、請求項３に示すように、
一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的にそれぞれ形成され且つ前記ｎ型と反対のｐ型をそれぞれ有するシリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）と、
前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、
前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（６）とを備え、
前記一方の第１の配線導体層（２）の上にそれぞれ配置された前記２つの発光半導体領域（４ａ，４ｂ）は、ｐ型シリコン半導体層から成る前記一方の第１の配線導体層（２）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記他方の第１の配線導体層（３）の上にそれぞれ配置された前記２つの発光半導体領域（４ｄ，４ｅ）は、ｐ型シリコン半導体層から成る前記他方の第１の配線導体層（３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層（５）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の一方（４ａ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の一方（４ｄ）の前記ｐ型窒化物半導体層の上に配置され、
前記別の第２の配線導体層（６）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の他方（４ｂ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の他方（４ｅ）の前記ｐ型窒化物半導体層の上に配置されていることが望ましい。
また、請求項４に示すように前記第１の配線導体層は前記発光半導体領域の他方の主面（２０）よりも広い幅を有する部分を備え、この部分の上に前記発光半導体領域が配置されていることが望ましい。
また、請求項５に示すように更に、前記第１の配線導体層の前記発光半導体領域が配置されていない部分の上に配置された低抵抗化導体層を有し、前記低抵抗化導体層は前記発光半導体領域を構成する複数の半導体層の内の少なくとも１つと同一の材料で形成されていることが望ましい。
また、請求項６に示すように、請求項１に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る第１の配線導体層を形成する工程と、
前記第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域を形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層を形成する工程とを備えていることが望ましい。
また、請求項７に示すように、請求項２に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る複数の第１の配線導体層を形成する工程と、
前記複数の第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記複数の第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とを有し且つ発光のための複数の窒化物半導体層をそれぞれ有している発光半導体領域を各第１の配線導体層の上にそれぞれ形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている第２の配線導体層を形成する工程とを備えていることが望ましい。
また、請求項８に示すように、請求項３に従う半導体発光装置の製造方法は、
一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）を形成する工程と、
ｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）とを形成する工程と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（５）とを形成する工程と
を備えていることが望ましい。
本発明は次の効果を有する。
（１）本発明の第１の配線導体層は半導体基板の中に形成された導電性を有する半導体領域から成る。発光半導体領域は周知のように少なくとも第１導電型半導体層と、この上に直接に又は活性層を介して配置された第２導電型半導体層とを有する。従って、本発明においては、第１の配線導体層が発光半導体領域の第１導電型半導体層の下に配置される。この結果、第１の配線導体層は発光半導体領域の駆動電流を基板に平行な方向（横方向）に流すための横方向電流通路として機能する。既に説明したように従来のＬＥＤアレイにおいては第１の配線導体層が発光半導体領域の下には配置されず、発光半導体領域の最も下の第１導電型半導体層の横方向への突出部分の上に配置されている。この結果、従来のＬＥＤアレイにおいては第１導電型半導体層が横方向電流通路として機能するので、これが比較的厚く形成されている。これに対し、本発明では第１の配線導体層が横方向電流通路として機能するので、発光半導体領域の第１導電型半導体層に横方向電流通路の全部を流すことが要求されない。即ち、本発明では第１導電型半導体層を横方向電流通路としての機能を有するように形成することが不要になるか、又は横方向電流通路を第１導電型半導体層のみで形成することが不要になる。この結果、本発明では第１導電型半導体層を従来よりも薄く形成することが可能になり、発光半導体領域全体の厚み及び半導体発光装置の厚みを薄くすることができ、半導体発光装置の小型化及び低コスト化が可能になる。
（２）発光半導体領域の他方の主面と半導体基板との間に第１の配線導体層の一部が配置され、発光半導体領域の他方の主面と半導体基板との間が電気的配線に使用されているので、複数の発光半導体領域の電気的配線の単純化、又は基板上における第１の配線導体層の占有面積の低減が可能になる。
（３）第１の配線導体層がｐ型シリコンから成り、この上にｎ型窒化物半導体層がヘテロ接合されているので、発光半導体領域に順方向電圧が印加された時のｐ型シリコンとｎ型窒化物半導体層とのヘテロ接合部における電圧降下は、ｎ型シリコンとｎ型窒化物半導体層とのヘテロ接合の場合よりは小さい。従って、ヘテロ接合部における電圧降下が小さい半導体発光装置を得ることができる。
（１）本発明の第１の配線導体層は半導体基板の中に形成された導電性を有する半導体領域から成る。発光半導体領域は周知のように少なくとも第１導電型半導体層と、この上に直接に又は活性層を介して配置された第２導電型半導体層とを有する。従って、本発明においては、第１の配線導体層が発光半導体領域の第１導電型半導体層の下に配置される。この結果、第１の配線導体層は発光半導体領域の駆動電流を基板に平行な方向（横方向）に流すための横方向電流通路として機能する。既に説明したように従来のＬＥＤアレイにおいては第１の配線導体層が発光半導体領域の下には配置されず、発光半導体領域の最も下の第１導電型半導体層の横方向への突出部分の上に配置されている。この結果、従来のＬＥＤアレイにおいては第１導電型半導体層が横方向電流通路として機能するので、これが比較的厚く形成されている。これに対し、本発明では第１の配線導体層が横方向電流通路として機能するので、発光半導体領域の第１導電型半導体層に横方向電流通路の全部を流すことが要求されない。即ち、本発明では第１導電型半導体層を横方向電流通路としての機能を有するように形成することが不要になるか、又は横方向電流通路を第１導電型半導体層のみで形成することが不要になる。この結果、本発明では第１導電型半導体層を従来よりも薄く形成することが可能になり、発光半導体領域全体の厚み及び半導体発光装置の厚みを薄くすることができ、半導体発光装置の小型化及び低コスト化が可能になる。
（２）発光半導体領域の他方の主面と半導体基板との間に第１の配線導体層の一部が配置され、発光半導体領域の他方の主面と半導体基板との間が電気的配線に使用されているので、複数の発光半導体領域の電気的配線の単純化、又は基板上における第１の配線導体層の占有面積の低減が可能になる。
（３）第１の配線導体層がｐ型シリコンから成り、この上にｎ型窒化物半導体層がヘテロ接合されているので、発光半導体領域に順方向電圧が印加された時のｐ型シリコンとｎ型窒化物半導体層とのヘテロ接合部における電圧降下は、ｎ型シリコンとｎ型窒化物半導体層とのヘテロ接合の場合よりは小さい。従って、ヘテロ接合部における電圧降下が小さい半導体発光装置を得ることができる。
次に図面を参照して本発明の実施形態を説明する。
図１〜図５に本発明の実施例１に従うマイクロディスプレイ等に使用することが可能な半導体発光装置の一部が示されている。この実施例１の半導体発光装置は、大別して半導体基板１と、この半導体基板１の中に形成された複数（第１番目及び第２番目の２つ）の第１の配線導体層２、３と、第１番目の第１の配線導体層２の上に配置された第１、第２及び第３の発光半導体領域４a、４ｂ、４ｃと、第２番目の第１の配線導体層３の上に配置された第４、第５及び第６の発光半導体領域４ｄ、４e、４fと、複数（第１番目、第２番目及び第３番目の３つ）の第２の配線導体層５、６、７と、複数（第１番目及び第２番目の２つ）の第１の端子８、９と、複数（第１番目、第２番目及び第３番目の３つ）の第２の端子１０、１１、１２とを有する。表示ドット即ち発光ダイオード（LED）として機能する第１〜第６の発光半導体領域４a〜４ｆは図５に示す等価回路に示すようにマトリックス回路を構成するための複数（２本）の第１の配線導体２、３と複数（３本）の第２の配線導体５、６、７とに接続されている。図１〜図５では図示及び説明を容易にするために半導体発光装置の一部のみが示されているが、発光半導体領域４a〜４fの個数、第１の配線導体２、３の個数、第２の配線導体５、６，７の個数を増加又は減少することができる。以下、図１の半導体発光装置の各部を詳しく説明する。
半導体基板１は、ｎ型（第１導電型）シリコン基板から成る。この半導体基板１のｎ型不純物濃度は後述する第1の配線導体層2、3のｐ型（第２導電型）不純物濃度よりも低く設定されている。なお、半導体基板１をｐ型シリコン基板又はアンドープのシリコン基板（真性半導体基板）で構成することもできる。この半導体基板１は、図２及び図３に示すように一方の主面１３と他方の主面１４とを有し、一方の主面１３上に複数の発光半導体領域４a〜４ｆが配置されている。発光半導体領域４a〜４ｆは半導体基板１の上にエピタキシャル成長された複数の半導体層に基づいて形成されているので、半導体基板１は発光半導体領域４a〜４ｆを機械的に支持する基板としての機能の他に複数の半導体層をエピタキシャル成長させるための成長基板としての機能を有し、例えば１００〜１０００μｍのように比較的厚く形成される。
各第１の配線導体層２，３は図４に示すように横方向（X軸方向）に帯状に延び且つ平面的に見て（半導体基板１の一方の主面１３に対して垂直な方向から見て）互いに平行に配置されている。第１番目（上側）の第１の配線導体層２は第１グループに属する第１、第２及び第３の発光半導体領域４a、４b、４ｃを配置する部分とこれ等を相互に接続する部分とこれ等を第１番目（上側）の第１の端子８に接続する部分とを有する。第２番目（下側）の第１の配線導体層３は第２グループに属する第４、第５及び第６の発光半導体領域４ｄ、４ｅ、４ｆを配置する部分とこれ等を相互に接続する部分とこれ等を第２番目（下側）の第１の端子９に接続する部分とを有する。
各第１の配線導体層２、３は、半導体基板１の一方の主面１３にｐ型不純物（例えばホウ素）のイオンを1×１０19ｃｍ-3程度の濃度に周知のイオン注入法によって注入することによって形成した半導体層であり、半導体基板１と反対の導電型（ｐ型）を有し且つ半導体基板１よりも十分に小さい抵抗率（例えば０．０１〜１．００Ωｃｍ）を有する。従って、各第１の配線導体層２、３を導電体と見なすことができる。また、各第１の配線導体層２、３は発光半導体領域（発光素子）４a〜４fの駆動電流通路として機能することができる深さH（例えば５〜２０μｍ）に形成されている。ｐ型半導体層から成る各第１の配線導体層２、３はｎ型シリコンから成る半導体基板１からｐｎ接合分離されている。ｐ型半導体層から成る各第１の配線導体層２、３とｎ型シリコンから成る半導体基板１と間のｐｎ接合分離を確実にするために図２に示す逆バイアス電圧源ＥBが各第１の配線導体層２、３と半導体基板１とに接続されている。各第１の配線導体層２、３は半導体基板１に対してｐｎ接合に基づいて電気的に分離されているので、発光半導体領域（発光素子）４a〜４fの駆動電流通路として機能し、各第１の配線導体層２、３から半導体基板１に対して電流は実質的に流れない。
図３に示すように各第１の配線導体層２、３の幅W2（図１における縦方向の幅に相当）は、各発光半導体領域４a〜４fの幅W1（図１におけるY軸方向（縦方向）の幅に相当）よりも少し大きく設定されている。各第１の配線導体層２、３の幅W2は駆動電流を流すことが可能な範囲において変更可能である。もし、各第１の配線導体層２、３と半導体基板１とがｐｎ接合分離以外の構成で電気的に分離されている場合には、各第１の配線導体層２、３の幅W2を各発光半導体領域４a〜４fの幅W1よりも小さく設定することもできる。しかし、半導体基板１上に発光半導体領域４a〜４fを得るための複数の半導体層をエピタキシャル成長させた時に、半導体基板１の一方の主面１３における半導体基板１と第１の配線導体層２、３との境界上における半導体層の結晶性が他の部分よりも悪くなるので、各第１の配線導体層２、３の幅W2を各発光半導体領域４a〜４fの幅W1よりも広くし、上記境界の上に各発光半導体領域４a〜４fを配置しないことが望ましい。なお、上記境界上の結晶性劣化は第１の配線導体層２、３を導電型決定不純物のイオン注入法で形成する時に境界領域に生じる突起（図示せず）に起因している。
各第１の配線導体層２、３は、半導体基板１の一方の主面１３にｐ型不純物（例えばホウ素）のイオンを1×１０19ｃｍ-3程度の濃度に周知のイオン注入法によって注入することによって形成した半導体層であり、半導体基板１と反対の導電型（ｐ型）を有し且つ半導体基板１よりも十分に小さい抵抗率（例えば０．０１〜１．００Ωｃｍ）を有する。従って、各第１の配線導体層２、３を導電体と見なすことができる。また、各第１の配線導体層２、３は発光半導体領域（発光素子）４a〜４fの駆動電流通路として機能することができる深さH（例えば５〜２０μｍ）に形成されている。ｐ型半導体層から成る各第１の配線導体層２、３はｎ型シリコンから成る半導体基板１からｐｎ接合分離されている。ｐ型半導体層から成る各第１の配線導体層２、３とｎ型シリコンから成る半導体基板１と間のｐｎ接合分離を確実にするために図２に示す逆バイアス電圧源ＥBが各第１の配線導体層２、３と半導体基板１とに接続されている。各第１の配線導体層２、３は半導体基板１に対してｐｎ接合に基づいて電気的に分離されているので、発光半導体領域（発光素子）４a〜４fの駆動電流通路として機能し、各第１の配線導体層２、３から半導体基板１に対して電流は実質的に流れない。
図３に示すように各第１の配線導体層２、３の幅W2（図１における縦方向の幅に相当）は、各発光半導体領域４a〜４fの幅W1（図１におけるY軸方向（縦方向）の幅に相当）よりも少し大きく設定されている。各第１の配線導体層２、３の幅W2は駆動電流を流すことが可能な範囲において変更可能である。もし、各第１の配線導体層２、３と半導体基板１とがｐｎ接合分離以外の構成で電気的に分離されている場合には、各第１の配線導体層２、３の幅W2を各発光半導体領域４a〜４fの幅W1よりも小さく設定することもできる。しかし、半導体基板１上に発光半導体領域４a〜４fを得るための複数の半導体層をエピタキシャル成長させた時に、半導体基板１の一方の主面１３における半導体基板１と第１の配線導体層２、３との境界上における半導体層の結晶性が他の部分よりも悪くなるので、各第１の配線導体層２、３の幅W2を各発光半導体領域４a〜４fの幅W1よりも広くし、上記境界の上に各発光半導体領域４a〜４fを配置しないことが望ましい。なお、上記境界上の結晶性劣化は第１の配線導体層２、３を導電型決定不純物のイオン注入法で形成する時に境界領域に生じる突起（図示せず）に起因している。
各第１の配線導体層２，３を駆動回路（図示せず）に接続するために各第１の配線導体２，３の端部上に設けられた第１の端子８、９はワイヤボンディングが可能な金属層から成る。
図1で示すように第１及び第２番目の第1の端子８、９は半導体基板1の同一の辺３１側に沿って配置されず、対向する2つの辺３１、３３に沿うように分けて配置されている。従って第１番目の第1の端子８と第２番目の第1の端子９とを位置的制限が少ない状態で配置することができ、各第1の端子８、9の縦幅を接続された第1の配線導体層２、3より大きくすること、及び相互間の電気的分離を良好にすることができる。なお、各第1の端子８、9の縦幅を第1の配線導体層２、3よりさほど大きくする必要が無い時は、第１番目の第1の端子８と第２番目の第1の端子９とを半導体基板1の同一の辺側に並置することができる。
図1で示すように第１及び第２番目の第1の端子８、９は半導体基板1の同一の辺３１側に沿って配置されず、対向する2つの辺３１、３３に沿うように分けて配置されている。従って第１番目の第1の端子８と第２番目の第1の端子９とを位置的制限が少ない状態で配置することができ、各第1の端子８、9の縦幅を接続された第1の配線導体層２、3より大きくすること、及び相互間の電気的分離を良好にすることができる。なお、各第1の端子８、9の縦幅を第1の配線導体層２、3よりさほど大きくする必要が無い時は、第１番目の第1の端子８と第２番目の第1の端子９とを半導体基板1の同一の辺側に並置することができる。
図１においては、上側（第１番目）の第１の配線導体層２の上に配置された第１グループに属する第１、第２及び第３の発光半導体領域４a、４b、４ｃ、及び下側（第２番目）の第１の配線導体３の上に配置された第２グループに属する第４、第５及び第６の発光半導体領域４d、４e、４fのそれぞれは、順次に積層されたｎ型バッファ層１５とｎ型半導体層１６と活性層１７とｐ型半導体層１８とを有する。各発光半導体領域４a〜４fの一方の主面１９即ちｐ型半導体層１８の上面は光取り出し面として使用される。第１グループに属する発光半導体領域４a、４ｂ、４ｃの他方の主面２０即ちこれらのｎ型バッファ層１５の下面は第１番目（図１の上側）の第１の配線導体層２にそれぞれ電気的に接続されている。第２グループに属する発光半導体領域４d、４e、４ｆの他方の主面２０即ちこれらのｎ型バッファ層１５の下面は第２番目（図１の下側）の第1の配線導体層３にそれぞれ電気的に接続されている。
各発光半導体領域４a〜４fのｎ型バッファ層１５は窒化物半導体から成り、例えばｎ型不純物がドープされたAlN（窒化アルミニウム）層とｎ型不純物がドープされたGaN（窒化ガリウム）層とを繰返して配置して構成することができる。この場合のAlN層の厚さは例えば０．５〜５nm、GaN層の厚さは例えば５〜5５００nmである。勿論、バッファ層１５は上記のAlN層とGaN層との多層構造バッファに限定されるものでなく、AlN層の代わりにAｌIｎN(窒化インジウム アルミニウム)、AlGaN（窒化ガリウム アルミニウム）及びAｌIｎGaN（窒化ガリウム インジウム アルミニウム）等から選択された材料の層とすること、GaN 層の代わりにInGaN(窒化ガリウム インジウム)、AｌInN（窒化インジウム アルミニウム）、AｌGaN（窒化ガリウム アルミニウム）及びAｌInGaN（窒化ガリウム インジウム アルミニウム）等から選択された材料の層とすることができる。また、バッファ層１５をAｌN、GaN等の窒化物半導体の単層構造にすることもできる。また、バッファ層１５を省くこともできる。また、バッファ層１５はこの上のｎ型半導体層１６と同一導電型であるので、バッファ層１５とｎ型半導体層１６とを合せて１つの第１導電型半導体層と見なすこと即ちバッファ層１５をｎ型半導体層１６の一部と見なすこともできる。
この実施例では、ｐ型シリコンから成る各第１の配線導体層２、３にｎ型バッファ層１５が接触しているが、両者はヘテロ接合であり且つ両者間に合金化領域（図示せず）が生じているので、各発光半導体領域４a〜４fに順方向電圧が印加された時のヘテロ接合部における電圧降下は、ｎ型シリコンとｎ型バッファ層とのヘテロ接合の場合よりは小さい。もし、ｎ型シリコンの上にGaN等の窒化物半導体から成るｎ型バッファ層を形成すると、Ga等の３族の元素はシリコンに対してｐ型不純物として作用し、ｎ型シリコンの中にｐｎ接合が生じ、これによる電圧降下が生じる。しかし、各第１の配線導体層２、３をｎ型シリコン半導体層で形成し、この上に窒化物半導体から成るｎ型バッファ層１５を形成した場合におけるヘテロ接合における電圧降下はさほど大きいものではないので、本発明において第１の配線導体層２、３をｎ型シリコン半導体層とすることもできる。この場合には半導体基板１をｐ型シリコンにして第１の配線導体層２、３と半導体基板１とをｐｎ接合分離する。
この実施例では、ｎ型バッファ層１５と一体に配線の低抵抗化を図るための低抵抗化導電層２１が図２において点線で区画して示すように設けられている。この低抵抗導電層２１の上には活性層１７が形成されていないので、図２において低抵抗化導電層２１に縦方向電流は流れず、横方向電流のみが流れる。低抵抗化導電層２１は各第１の配線導体２、３に重ね合されているので、第１の配線導体２，３に対して低抵抗導電層２１が電気的に並列接続された状態となり、両者を合せた配線の抵抗値は、低抵抗化導電層２１を設けない場合よりも小さくなる。もし、第１の配線導体層２、３の配線抵抗が十分に低い場合には低抵抗化導電層２１を省くことができる。なお、低抵抗導電層２１は、第１の配線導体層２、３の上面の空きスペースに設けられているので、半導体発光装置の小型化を阻害しない。なお、実施例１においては低抵抗化導電層２１が各発光半導体領域４a〜４fの１部であるｎ型バッファ層１５と同一の材料で同時に形成されている。しかし、低抵抗化導電層２１をｎ型バッファ層１５とｎ型半導体１６との組合せと同一の材料で形成すること、又は抵抗低減効果を高めるために金属層で形成すること、又はｎ型バッファ層１５と違う半導体材料で形成することができる。本実施例では、ｎ型バッファ層１５及び低抵抗化導電層２１がＡｌＮとＧａＮとの積層体で構成されているので、このヘテロ接合面に周知の2次元電子ガス層が生じ、低抵抗化導電層２１の横方向の抵抗が比較的小さい。
各発光半導体領域４a〜４fのｎ型半導体層１６はｎ型クラッド層と呼ぶこともできるものであって、活性層１７とバッファ層１５との間に配置され、活性層１７よりも大きなバンドギャプを有する好ましくはｎ型GaN等の窒化物半導体から成る。しかし、このｎ型半導体層１６をGaN以外のAｌInGaN、AｌGaN等の別の化合物半導体で形成することもできる。
活性層１７はダブルへテロ接合LEDを構成するためにｎ型半導体層１６とｐ型半導体層１８との間に配置されており、例えばIｎGaN等の窒化物半導体から成る。なお、図２及び図３では活性層１７が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造（MQW）を有している。しかし、この活性層１７を単一量子井戸構造（SQW）又は単一の半導体層で形成することもできる。また、場合によっては活性層１７を省き、ｎ型半導体層（第１導電型半導体層）１６にｐ型半導体層（第２導電型半導体層）１８を直接に接合させることもできる。
活性層１７の上に配置されたｐ型半導体層１８はp型クラッド層と呼ぶこともできるものであって、活性層１７よりも大きいバンドギャプを有する例えばｐ型GaN等の窒化物半導体から成る。しかし、ｐ型半導体層１８をGaN以外のAｌInGaN又はAｌGaN等の別の化合物半導体で形成することもできる。
各発光半導体領域４a〜４fの一方の主面１９即ちｐ型半導体層１８の一方の主面にｐ型半導体層１８に低抵抗接続（オーミック抵抗）されている光透過性導電膜２２が設けられている。光透過性導電膜２２は、例えばITO（インジウム・錫・酸化物）から成り、各発光半導体領域４a〜４fに流れる電流の分布の均一化を図る機能を有する。もし、発光半導体領域４a〜４fの電流分布の均一化が要求されない場合には光透過性導電膜２２を省くこともできる。
各発光半導体領域４ａ〜４ｆの側面はこれ等の他方の主面２０に対して傾斜している。各発光半導体領域４ａ〜４ｆの側面の傾斜角度は、各発光半導体領域４ａ〜４ｆの他方の主面２０に対して７５度以上且つ９０度未満であることが望ましい。この範囲の傾斜角度にすれば、各発光半導体領域４ａ〜４ｆから側面方向に放射された光が隣の各発光半導体領域に漏れることを抑制できる。
各発光半導体領域４ａ〜４ｆの側面はこれ等の他方の主面２０に対して傾斜している。各発光半導体領域４ａ〜４ｆの側面の傾斜角度は、各発光半導体領域４ａ〜４ｆの他方の主面２０に対して７５度以上且つ９０度未満であることが望ましい。この範囲の傾斜角度にすれば、各発光半導体領域４ａ〜４ｆから側面方向に放射された光が隣の各発光半導体領域に漏れることを抑制できる。
各発光半導体領域４a〜４fの各層１５〜１８及び低抵抗化導電層２１を形成する時には、第１の配線導体層２を伴なった半導体基板１の上に各層１5〜１８、２１を形成するための半導体材料を周知のMOCVD等の技術で順次にエピタキシャル成長させて多層構造体を得、更に、ITO膜を蒸着で形成した後に周知のエッチング技術によってITO膜及び多層構造体を選択的エッチングする。なお、低抵抗化導電層２１が残存するように多層構造体をエッチングする。
図１では省略されているが、図２及び図３に示すように各発光半導体領域４a〜４fの外周面及び低抵抗化導電層２１の表面、各第１の配線導体層２、３の露出面、半導体基板１の露出面を覆うように光透過性絶縁膜２３が形成されている。光透過性絶縁膜２３は、好ましくはSiOx（但し、xは１〜２の数値）で形成する。
各第２の配線導体層５、６、７は金属層（好ましくはAu）から成り、光透過性絶縁膜２３に形成された開口を介して光透過性導電膜２２に接続されている。また、各第２の配線導体層５、６、７は図１から明らかなように縦方向（Y軸方向）に延び且つ互いに並列に配置されている。各第２の配線導体層５、６、７は光の取り出しを阻害するので、各発光半導体領域４a〜４fの一方の主面１９上の光透過性導電膜２２の一部のみに接続されている。なお、光透過性導電膜２２が設けられない場合には、各第２の配線導体５、６、７が各発光半導体領域４a〜４fの一方の主面１９に直接に低抵抗接続される。
図１ではマトリックス回路を構成するために第１番目の第２の配線導体層５が第１及び第４の発光半導体領域４a、４ｄに接続され、第２番目の第２の配線導体層６が第２及び第５の発光半導体領域４ｂ、４ｅに接続され、第３番目の第２の配線導体層７が第３及び第６の発光半導体領域４ｃ、４ｆに接続されている。
更に詳しく説明すると、第１番目（右側）の第２の配線導体層５は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された１つの発光半導体領域４ａの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された１つの発光半導体領域４ｄの一方の主面１９に電気的に接続されている。第２番目（真中）の第２の配線導体層６は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された別の１つの発光半導体領域４ｂの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された別の１つの発光半導体領域４ｅの一方の主面１９に電気的に接続されている。第３番目（左側）の第２の配線導体層７は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された更に別の１つの発光半導体領域４ｃの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された更に別の１つの発光半導体領域４ｆの一方の主面１９に電気的に接続されている。
図１ではマトリックス回路を構成するために第１番目の第２の配線導体層５が第１及び第４の発光半導体領域４a、４ｄに接続され、第２番目の第２の配線導体層６が第２及び第５の発光半導体領域４ｂ、４ｅに接続され、第３番目の第２の配線導体層７が第３及び第６の発光半導体領域４ｃ、４ｆに接続されている。
更に詳しく説明すると、第１番目（右側）の第２の配線導体層５は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された１つの発光半導体領域４ａの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された１つの発光半導体領域４ｄの一方の主面１９に電気的に接続されている。第２番目（真中）の第２の配線導体層６は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された別の１つの発光半導体領域４ｂの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された別の１つの発光半導体領域４ｅの一方の主面１９に電気的に接続されている。第３番目（左側）の第２の配線導体層７は第１番目（上側）の第１の配線導体層２の上に配置された３つの発光半導体領域４ａ，４ｂ、４ｃから択一的に選択された更に別の１つの発光半導体領域４ｃの一方の主面１９に電気的に接続され且つ第２番目（下側）の第１の配線導体層３の上に配置された３つの発光半導体領域４ｄ，４ｅ、４ｆから択一的に選択された更に別の１つの発光半導体領域４ｆの一方の主面１９に電気的に接続されている。
第１、第２及び第３番目の第２の端子１０、１１、１２は、パッド電極と呼ぶこともできるものであって、絶縁膜３の上に配置され且つ第１、第２及び第３番目の第２の配線導体層５、６、７にそれぞれ接続されている。この実施例の各第２の端子１０、１１、１２は各第２の配線導体層５、６、７と同一の金属層（Au層）で形成されているので、これ等の境界が破線で示されている。勿論、各第２の端子１０、１１、１２を各第２の配線導体層５、６、７と別の導電性材料で形成することもできる。第１及び第３番目の第２の端子１０及び１２は半導体基板１の辺３２側に配置され、第2の端子11は半導体基板１の辺34側に配置されている。従って、第１、第２及び第３番目の第２の端子１０、１１、１２は半導体基板１の同一の辺に沿って配置されずに、対向する２つの辺に沿って交互に即ち千鳥足状に配置されている。これにより例えば隣り合う２つの第２の端子１０、１２間の間隔を広くすること、又は各第２の端子１０、１１、１２の横幅を第2の配線導体5，6，7の横幅よりも大きくすることができる。
マトリックス回路を構成している複数の発光半導体領域４a〜４fを選択的に駆動する時には、半導体基板1と第1の配線導体２、３との間に逆バイアス電圧を印加した状態でX軸方向に延びている第１の配線導体層２、３と、Y軸方向に延びている第２の配線導体層５、６、７との間に選択的に駆動電圧を印加する。例えば、第１の発光半導体領域４aを発光させる時には、半導体基板1と第1の配線導体２、３との間に逆バイアスとなる電圧を印加した状態で第１番目の第１の端子８と第１番目の第２の端子１０との間に駆動電圧を印加する。これにより、第１番目の第２の端子１０、第１番目の第２の配線導体層５、第１の発光半導体領域４a、第１番目の第１の配線導体２及び第１番目の第１の端子８の経路に駆動電流が流れ、第１の発光半導体領域４aが発光する。第２〜第６の発光半導体領域４ｂ〜４ｆも第１の発光半導体領域４aと同様に駆動される。
本実施例の半導体発光装置は次の効果を有する。
（１） 駆動電流の電流通路として機能する第１の配線導体層２、３が半導体基板１の中に形成され、且つ第１〜第３の発光半導体領域４a〜４ｃの他方の主面２０が第１番目の第１の配線導体層２に電気的に接続され、第４〜第６の発光半導体領域４ｄ〜４ｆの他方の主面２０が第２番目の第１の配線導体層３に電気的に接続されている。上記の半導体発光領域（発光素子）４a〜４ｆの最下層に対する電気的配線の構成は、例えば特許文献１に示されている従来のLEDアレイにおける半導体発光領域（発光素子）の最下層に金属配線導体を接続するために最下層に横方向突出部分（台部分）を設け、横方向突出部分の上に金属配線導体を接続する構成と本質的に相違する。従来の横方向突出部分の上に金属配線導体を接続する構成の場合には、既に説明したように横方向突出部分が駆動電流全部の電流通路となるので、半導体発光領域（発光素子）の最下層及び横方向突出部分が比較的厚く形成される。これに対して本実施例では、バッファ層１５の下に駆動電流の電流通路として機能する第１の配線導体層２、３があり、且つ第１の配線導体層２、３が半導体基板１の中に形成されているので、バッファ層１5を従来よりも薄く形成することができ、各発光半導体領域４a〜４fの薄型化（小型化）が達成されるのみでなく、各発光半導体領域４a〜４f のオン抵抗の低減を図ることも可能になる。
（２） 第１〜第３の発光半導体領域４a〜４ｃに対する第１番目の第１の配線導体層２の接続、第４〜第６の発光半導体領域４ｄ〜４ｆに対する第２番目の第１の配線導体層３の接続は、発光半導体層４a〜４fと半導体基板１との間で達成されているので、従来の半導体発光領域（発光素子）の最下層における横方向突出部分（台状部分）に相当するものを設けることが不要になり、半導体基板１の一方の主面１３の面積を小さくすることができる。また、横方向突出部分（台状部分）が無い分だけ発光半導体領域４a〜４fの相互間隔を小さくすることができる。
（３） 各第１の配線導体層２、３の幅W2が各発光半導体領域４a〜４fの幅W1よりも大きいので、発光半導体領域４a〜４fの結晶性を良くすることが可能になる。即ち、既に説明したように第１の配線導体層２、３がイオン注入法で形成された半導体層の場合には、半導体基板１の一方の主面１３における第１の配線導体層２、３と半導体基板１との境界部分に微小突起が生じ、この上のエピタキシャル成長層の結晶性が悪くなる。しかし、この実施例では結晶性が悪い部分を発光半導体領域４a〜４fに使用しないので、発光半導体領域４a〜４fの結晶性は比較的良い。これにより、特性の良い発光半導体領域（発光素子）４a〜４fを提供することができる。
（４） 第１番目の第１の配線導体層２の第１〜第３の発光半導体領域４a〜４ｃが配置されていない部分、第２番目の第１の配線導体層３の第４〜第６の発光半導体領域４ｄ〜４ｆが配置されていない部分の上に低抵抗化半導体層２１が配置されているので、配線抵抗の低減を図ることができる。
（５） 各第１の配線導体層２、３が図１及び図４から明らかなように帯状に形成され、第１番目の第１の配線導体層２の上に第１、第２及び第３の発光半導体領域４a、４b、４cが配列され、第２番目の第１の配線導体層３の上に第４、第５及び第６の発光半導体領域４d、４e、４fが配列されている。従って、第１番目の第１の端子８と第１、第２及び第３の発光半導体領域４a、４ｂ、４cとの間の電気的接続、及び第２番目の第１の端子９と第４、第５及び第６の発光半導体領域４d、４e、４fとの間の電気的接続を容易に達成できる。即ち、マトリックス回路を容易に形成できる。
（６） 第１番目の第１の端子８と第２番目の第１の端子９とは半導体基板１の互いに反対側の辺の近傍に配置されているので、第１番目の第１の端子８と第２番目の第１の端子９との間の電気的分離が良好に達成されるばかりでなく、外部回路に対する電気的接続が容易なように各第１の端子８、９を大きく形成することができる。
（７） 奇数番目の第２の端子１０、１２と偶数番目の第２の端子１１とが反対側の近傍に配置されているので、第２の端子１０〜１２の相互間の電気的分離が良好に達成されるばかりでなく、外部回路に対する電気的接続が容易なように第２の端子１０〜１２を大きく形成することができる。
（８） 第１番目の第１の配線導体層２と第２の配線導体層５、６、７との交差点に第１〜第３の発光半導体領域４a〜４ｃが配置され、第２番目の第１の配線導体層３と第２の配線導体層５、６、７との交差点に第４〜第６の発光半導体領域４ｄ〜４ｆが配置されているので、発光半導体領域4a〜４fが第１の配線導体層２、３と第２の配線導体層５、６、７との層間絶縁の機能を有している。従って、第１の配線導体層２、３と第２の配線導体層５、６、７との間の電気的分離が良好に達成されている。なお、この実施例では第１番目の第１の配線導体層２の一部が第１〜第３の発光半導体領域４a〜４ｃから第２の５、６、７が延びている方向にはみ出し、また第２番目の第１の配線導体層３２の一部が第４〜第６の発光半導体領域４ｄ〜４ｆから第２の配線導体層５、６、７が延びている方向にはみ出しているが、このはみ出し部分は絶縁膜２３によって第２の配線導体層５、６、７から電気的に分離されている。第１の配線導体層２、３と第２の配線導体層５、６、７とが絶縁膜２３を介して重なる部分は極めて小さいので、絶縁膜２３による電気的分離の不良が発生する確率も極めて小さい。
（９） 半導体基板１はシリコンから成るので、サファイア基板及びSiC基板に比べて窒化物半導体からなる発光半導体領域４a〜４fから出る光の透過性が悪いので、半導体基板１の他方の主面（底面）１４で反射した光が隣りの発光半導体領域から外部に放出される現象即ち光の漏れ現象が少なくなる。
（１） 駆動電流の電流通路として機能する第１の配線導体層２、３が半導体基板１の中に形成され、且つ第１〜第３の発光半導体領域４a〜４ｃの他方の主面２０が第１番目の第１の配線導体層２に電気的に接続され、第４〜第６の発光半導体領域４ｄ〜４ｆの他方の主面２０が第２番目の第１の配線導体層３に電気的に接続されている。上記の半導体発光領域（発光素子）４a〜４ｆの最下層に対する電気的配線の構成は、例えば特許文献１に示されている従来のLEDアレイにおける半導体発光領域（発光素子）の最下層に金属配線導体を接続するために最下層に横方向突出部分（台部分）を設け、横方向突出部分の上に金属配線導体を接続する構成と本質的に相違する。従来の横方向突出部分の上に金属配線導体を接続する構成の場合には、既に説明したように横方向突出部分が駆動電流全部の電流通路となるので、半導体発光領域（発光素子）の最下層及び横方向突出部分が比較的厚く形成される。これに対して本実施例では、バッファ層１５の下に駆動電流の電流通路として機能する第１の配線導体層２、３があり、且つ第１の配線導体層２、３が半導体基板１の中に形成されているので、バッファ層１5を従来よりも薄く形成することができ、各発光半導体領域４a〜４fの薄型化（小型化）が達成されるのみでなく、各発光半導体領域４a〜４f のオン抵抗の低減を図ることも可能になる。
（２） 第１〜第３の発光半導体領域４a〜４ｃに対する第１番目の第１の配線導体層２の接続、第４〜第６の発光半導体領域４ｄ〜４ｆに対する第２番目の第１の配線導体層３の接続は、発光半導体層４a〜４fと半導体基板１との間で達成されているので、従来の半導体発光領域（発光素子）の最下層における横方向突出部分（台状部分）に相当するものを設けることが不要になり、半導体基板１の一方の主面１３の面積を小さくすることができる。また、横方向突出部分（台状部分）が無い分だけ発光半導体領域４a〜４fの相互間隔を小さくすることができる。
（３） 各第１の配線導体層２、３の幅W2が各発光半導体領域４a〜４fの幅W1よりも大きいので、発光半導体領域４a〜４fの結晶性を良くすることが可能になる。即ち、既に説明したように第１の配線導体層２、３がイオン注入法で形成された半導体層の場合には、半導体基板１の一方の主面１３における第１の配線導体層２、３と半導体基板１との境界部分に微小突起が生じ、この上のエピタキシャル成長層の結晶性が悪くなる。しかし、この実施例では結晶性が悪い部分を発光半導体領域４a〜４fに使用しないので、発光半導体領域４a〜４fの結晶性は比較的良い。これにより、特性の良い発光半導体領域（発光素子）４a〜４fを提供することができる。
（４） 第１番目の第１の配線導体層２の第１〜第３の発光半導体領域４a〜４ｃが配置されていない部分、第２番目の第１の配線導体層３の第４〜第６の発光半導体領域４ｄ〜４ｆが配置されていない部分の上に低抵抗化半導体層２１が配置されているので、配線抵抗の低減を図ることができる。
（５） 各第１の配線導体層２、３が図１及び図４から明らかなように帯状に形成され、第１番目の第１の配線導体層２の上に第１、第２及び第３の発光半導体領域４a、４b、４cが配列され、第２番目の第１の配線導体層３の上に第４、第５及び第６の発光半導体領域４d、４e、４fが配列されている。従って、第１番目の第１の端子８と第１、第２及び第３の発光半導体領域４a、４ｂ、４cとの間の電気的接続、及び第２番目の第１の端子９と第４、第５及び第６の発光半導体領域４d、４e、４fとの間の電気的接続を容易に達成できる。即ち、マトリックス回路を容易に形成できる。
（６） 第１番目の第１の端子８と第２番目の第１の端子９とは半導体基板１の互いに反対側の辺の近傍に配置されているので、第１番目の第１の端子８と第２番目の第１の端子９との間の電気的分離が良好に達成されるばかりでなく、外部回路に対する電気的接続が容易なように各第１の端子８、９を大きく形成することができる。
（７） 奇数番目の第２の端子１０、１２と偶数番目の第２の端子１１とが反対側の近傍に配置されているので、第２の端子１０〜１２の相互間の電気的分離が良好に達成されるばかりでなく、外部回路に対する電気的接続が容易なように第２の端子１０〜１２を大きく形成することができる。
（８） 第１番目の第１の配線導体層２と第２の配線導体層５、６、７との交差点に第１〜第３の発光半導体領域４a〜４ｃが配置され、第２番目の第１の配線導体層３と第２の配線導体層５、６、７との交差点に第４〜第６の発光半導体領域４ｄ〜４ｆが配置されているので、発光半導体領域4a〜４fが第１の配線導体層２、３と第２の配線導体層５、６、７との層間絶縁の機能を有している。従って、第１の配線導体層２、３と第２の配線導体層５、６、７との間の電気的分離が良好に達成されている。なお、この実施例では第１番目の第１の配線導体層２の一部が第１〜第３の発光半導体領域４a〜４ｃから第２の５、６、７が延びている方向にはみ出し、また第２番目の第１の配線導体層３２の一部が第４〜第６の発光半導体領域４ｄ〜４ｆから第２の配線導体層５、６、７が延びている方向にはみ出しているが、このはみ出し部分は絶縁膜２３によって第２の配線導体層５、６、７から電気的に分離されている。第１の配線導体層２、３と第２の配線導体層５、６、７とが絶縁膜２３を介して重なる部分は極めて小さいので、絶縁膜２３による電気的分離の不良が発生する確率も極めて小さい。
（９） 半導体基板１はシリコンから成るので、サファイア基板及びSiC基板に比べて窒化物半導体からなる発光半導体領域４a〜４fから出る光の透過性が悪いので、半導体基板１の他方の主面（底面）１４で反射した光が隣りの発光半導体領域から外部に放出される現象即ち光の漏れ現象が少なくなる。
次に、図６に示す実施例２の半導体発光装置を説明する。但し、図６及び後述する図７〜図１０において図１〜図５と実質的に同一の部分には同一の参照符号を付し、その説明を省略する。
図６の半導体発光装置は、第１、第２及び第３の発光半導体領域（発光素子）４a、４b、４cのみに接続された第２の配線導体層５a、６a、７aを設け、この他は図１と実質的に同一に構成したものである。即ち、図１の実施例１では各第２の配線導体層５、６、７に対して複数個の発光半導体領域が接続されているが、図６の実施例では金属層から成る各第２の配線導体層５a、６a、７aに対して１つの発光半導体領域４a、４b、４cが接続されている。図６の各半導体領域４a、４b、４cの下面と第１の配線導体層２との接続関係は図１と同一である。即ち、図６においても第１の配線導体２はｎ型シリコンから成る半導体基板１の中に形成された不純物添加のｐ型半導体層から成り、且つ各発光半導体領域４a〜４cよりも広い幅に形成されている。また、図６においても第１の配線導体層２における発光半導体領域４a、４b、４cが配置されていない部分の上に低抵抗化導電層２１が図１と同様に設けられている。
図６の第１の端子８は各発光半導体領域４a、４b、４cに駆動電圧を印加するための共通端子として使用される。３個の第２の端子１０、１１、１２は３個の発光半導体領域４a、４b、４cを個別に駆動するための駆動端子として使用される。
図６には第１の配線導体層２に３個の発光半導体領域４a、４b、４cが接続されているが、勿論更に多くの発光半導体領域を接続することができる。
また、図６に示す発光半導体領域４a、４b、４cと第１の配線導体層２と第２の配線導体層５a、６a、７aと第１の端子８と第２の端子１０、１１、１２とから成る単位発光アレイと同一構成の別の発光アレイを同一の半導体基板１上に追加して設けることができる。
また、図６に示す発光半導体領域４a、４b、４cと第１の配線導体層２と第２の配線導体層５a、６a、７aと第１の端子８と第２の端子１０、１１、１２とから成る単位発光アレイと同一構成の別の発光アレイを同一の半導体基板１上に追加して設けることができる。
図６の実施例２の半導体発光装置の基本的構成は図１の実施例１と同一であるので、図６の実施例２によっても図１の実施例１と同様な効果を得ることができる。
次に、図７に示す実施例３の半導体発光装置を説明する。図７の半導体発光装置の第１番目の第１の配線導体層２aに１個の発光半導体領域（発光素子）４aを接続し、第２番目の第１の配線導体層３aに１個の発光半導体領域（発光素子）４ｄを接続しこの他は図１と実質的に同一に構成したものである。図７の第１の配線導体層２a、３aは図１の第１の配線導体層２、３と同様にｎ型シリコンから成る半導体基板１の中に不純物注入法によって形成されたｐ型半導体層から成り、且つ発光半導体領域４a、４ｄよりも広い幅に形成されている。また、図７においても第１の配線導体層２a、３aにおける発光半導体領域４a、４dが配置されていない部分の上に低抵抗化導電層２１が図１と同様に設けられている。
図７の第２の配線導体層５は図１と同様に各半導体領域４a、４dの上面に接続されている。
図７の第２の配線導体層５は図１と同様に各半導体領域４a、４dの上面に接続されている。
図７の各第１の配線導体層２a、３aに接続された第１の端子８、９は、複数の発光半導体領域４a、４dに駆動電圧を個別に印加するための端子として使用される。第２の配線導体層５に接続された第２の端子１０は複数の発光半導体領域４a、４dを駆動するための共通端子として使用される。
図７には２個の第１の配線導体層２a、３aのみが示されているが、これと同様なものを更に設け、この上に発光半導体領域を接続することができる。この場合には追加した発光半導体領域にも第２の配線導体層５を接続する。
また、図７に示す発光半導体領域４a、４dと第１の配線導体層２a、３a と第２の配線導体層５とから成る単位発光アレイと同一構成の別の発光アレイを同一の半導体基板１上に追加して設けることができる。
また、図７に示す発光半導体領域４a、４dと第１の配線導体層２a、３a と第２の配線導体層５とから成る単位発光アレイと同一構成の別の発光アレイを同一の半導体基板１上に追加して設けることができる。
図７の実施例３の半導体発光装置の基本的構成は図１と実施例１と同一であるので、図７の実施例３によっても図１の実施例１と同様な効果を得ることができる。
図８及び図９に示す実施例４の電界効果半導体装置は、変形された第１の配線導体層２ｂ、３ｂを設け、且つ変形された発光半導体領域４a´〜４f´を設けた他は図１〜図５と同一に構成したものである。
図８及び図９の変形された第１の配線導体層２ｂ、３ｂは導電性を有するｐ型半導体層３５，３６と金属層３７，３８との積層体で構成されている。ｐ型半導体層３５，３６は図２〜図３の半導体層から成る第１の配線導体層２、３と同様に半導体基板１にｐ型不純物を注入することによって形成されている。金属層３７，３８はｐ型半導体層３５，３６の上に形成されている。
図８及び図９に示す各発光半導体領域４a´〜４f´は図１〜図３に示す各発光半導体領域４a〜４fとほぼ同一であるが、図２〜図３に示すｎ型バッファ層１５を有さず、また垂直の側面を有する点で図１〜図３の各発光半導体領域４a〜４fと相違している。図８及び図９の各発光半導体領域４a´〜４f´の第２の主面（下面）２０に貼り付け用金属層３０が設けられ、これが金属層３７，３８に結合されている。
図８及び図９の変形された第１の配線導体層２ｂ、３ｂは導電性を有するｐ型半導体層３５，３６と金属層３７，３８との積層体で構成されている。ｐ型半導体層３５，３６は図２〜図３の半導体層から成る第１の配線導体層２、３と同様に半導体基板１にｐ型不純物を注入することによって形成されている。金属層３７，３８はｐ型半導体層３５，３６の上に形成されている。
図８及び図９に示す各発光半導体領域４a´〜４f´は図１〜図３に示す各発光半導体領域４a〜４fとほぼ同一であるが、図２〜図３に示すｎ型バッファ層１５を有さず、また垂直の側面を有する点で図１〜図３の各発光半導体領域４a〜４fと相違している。図８及び図９の各発光半導体領域４a´〜４f´の第２の主面（下面）２０に貼り付け用金属層３０が設けられ、これが金属層３７，３８に結合されている。
図８及び図９に示す実施例４の電界効果半導体装置は、図１〜図３の実施例１と同様な効果を有する他に、金属層３７，３８の働きで図１〜図３の実施例１よりも第１の配線導体層２ｂ、３ｂの配線抵抗を小さくできる効果を有する。
本発明は上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１） 各実施例の第２の配線導体層５のパターンを図１０に示す第２の配線導体層５´に示すように変形することができる。即ち、第２の配線導体層５´を縦方向（Y軸方向）に直線的に延びる主部分５１とこの主部分５１から分岐して枝状に延びる複数の副部分５２とで形成することができる。勿論、別の第２の配線導体層６、７も図１１と同様に変形できる。第１の配線導体層２、３も図１０の第２の配線導体層５´と同様な分岐パターンに変形することができる。
（２） 複数の発光半導体領域（発光素子又はドット）をグループ化し、同じグループに属する複数の発光半導体領域を同時に駆動することができる。
（３） カラー表示のために赤色LEDと緑色LEDと青色LEDとが得られるように発光半導体領域４a〜４fを形成することができる。
（４） 図６及び図７に示す実施例２及び３における第１の配線導体層２、２a、３aを図８〜図９の実施例４の第１の配線導体層２ｂ、３ｂと同様に形成することができる。
（５） 半導体基板１及び第１の配線導体層２，３及び半導体層３５，３６をシリコン以外の半導体、例えば化合物半導体で形成することができる。
（６） 発光半導体領域４a〜４fの全部又は１部を窒化物半導体以外の半導体、例えばGaAs、AｌGaAs等のガリウム系化合物半導体で形成することができる。
（７） 低抵抗化導電層２１をバッファ層１５の延在部分のみで形成する代わりに、バッファ層１５とｎ型半導体層１６との両方の延在部分で形成することができる。また、発光半導体領域４a〜４fにバッファ層１５を設けない構成の場合には、ｎ型半導体層１６の延在部分で低抵抗化導電層２１を形成することができる。
（８） 第２の端子１０、１１、１２を半導体基板１の上に直接に配置することができる。
（９） 発光半導体領域４ａ〜４ｆが窒化物半導体で形成されている場合、発光半導体領域４ａ〜４ｆの側面は発光半導体領域４ａ〜４ｆの他方の主面２０の垂線に対して７５度以上９０度未満の傾きを有していることが望ましい。側方から出た光を良好に半導体基板１で吸収するためである。
（１） 各実施例の第２の配線導体層５のパターンを図１０に示す第２の配線導体層５´に示すように変形することができる。即ち、第２の配線導体層５´を縦方向（Y軸方向）に直線的に延びる主部分５１とこの主部分５１から分岐して枝状に延びる複数の副部分５２とで形成することができる。勿論、別の第２の配線導体層６、７も図１１と同様に変形できる。第１の配線導体層２、３も図１０の第２の配線導体層５´と同様な分岐パターンに変形することができる。
（２） 複数の発光半導体領域（発光素子又はドット）をグループ化し、同じグループに属する複数の発光半導体領域を同時に駆動することができる。
（３） カラー表示のために赤色LEDと緑色LEDと青色LEDとが得られるように発光半導体領域４a〜４fを形成することができる。
（４） 図６及び図７に示す実施例２及び３における第１の配線導体層２、２a、３aを図８〜図９の実施例４の第１の配線導体層２ｂ、３ｂと同様に形成することができる。
（５） 半導体基板１及び第１の配線導体層２，３及び半導体層３５，３６をシリコン以外の半導体、例えば化合物半導体で形成することができる。
（６） 発光半導体領域４a〜４fの全部又は１部を窒化物半導体以外の半導体、例えばGaAs、AｌGaAs等のガリウム系化合物半導体で形成することができる。
（７） 低抵抗化導電層２１をバッファ層１５の延在部分のみで形成する代わりに、バッファ層１５とｎ型半導体層１６との両方の延在部分で形成することができる。また、発光半導体領域４a〜４fにバッファ層１５を設けない構成の場合には、ｎ型半導体層１６の延在部分で低抵抗化導電層２１を形成することができる。
（８） 第２の端子１０、１１、１２を半導体基板１の上に直接に配置することができる。
（９） 発光半導体領域４ａ〜４ｆが窒化物半導体で形成されている場合、発光半導体領域４ａ〜４ｆの側面は発光半導体領域４ａ〜４ｆの他方の主面２０の垂線に対して７５度以上９０度未満の傾きを有していることが望ましい。側方から出た光を良好に半導体基板１で吸収するためである。
１ 半導体基板
２，３ 第１の配線導体層
４a〜４f 発光半導体領域
５，６，７ 第２の配線導体層
８，９ 第１の端子
１０，１１，１２ 第２の端子
２，３ 第１の配線導体層
４a〜４f 発光半導体領域
５，６，７ 第２の配線導体層
８，９ 第１の端子
１０，１１，１２ 第２の端子
Claims (8)
- 一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記シリコン半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る第１の配線導体層と、
前記第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることを特徴とする半導体発光装置。 - 一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的に形成され且つ前記ｎ型と反対のｐ型を有するシリコン半導体層から成る複数の第１の配線導体層と、
各第１の配線導体層の上にそれぞれ配置され且つ光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域と、
各発光半導体領域の一方の主面に電気的に接続されている第２の配線導体層とを備え、
前記複数の発光半導体領域のそれぞれは、ｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層は前記ｐ型窒化物半導体層の上に配置されていることを特徴とする半導体発光装置。 - 一方及び他方の主面を有し且つｎ型を有するシリコン半導体基板と、
前記半導体基板の前記一方の主面の中に選択的にそれぞれ形成され且つ前記ｎ型と反対のｐ型をそれぞれ有するシリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）と、
前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、
前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（６）とを備え、
前記一方の第１の配線導体層（２）の上にそれぞれ配置された前記２つの発光半導体領域（４ａ，４ｂ）は、ｐ型シリコン半導体層から成る前記一方の第１の配線導体層（２）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記他方の第１の配線導体層（３）の上にそれぞれ配置された前記２つの発光半導体領域（４ｄ，４ｅ）は、ｐ型シリコン半導体層から成る前記他方の第１の配線導体層（３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを有し、
前記第２の配線導体層（５）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の一方（４ａ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の一方（４ｄ）の前記ｐ型窒化物半導体層の上に配置され、
前記別の第２の配線導体層（６）は、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）の内の他方（４ｂ）の前記ｐ型窒化物半導体層の上に配置され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）の内の他方（４ｅ）の前記ｐ型窒化物半導体層の上に配置されていることを特徴とする半導体発光装置。 - 前記第１の配線導体層は前記発光半導体領域の他方の主面（２０）よりも広い幅を有する部分を備え、この部分の上に前記発光半導体領域が配置されていることを特徴とする請求項１乃至３のいずれか１つに記載の半導体発光装置。
- 更に、前記第１の配線導体層の前記発光半導体領域が配置されていない部分の上に配置された低抵抗化導電層を有し、前記低抵抗化導電層は前記発光半導体領域を構成する複数の半導体層の内の少なくとも１つと同一の材料で形成されていることを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光装置。
- 一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る第１の配線導体層を形成する工程と、
前記第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している複数の発光半導体領域を形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている複数の第２の配線導体層を形成する工程と、
を備えていることを特徴とする半導体発光装置の製造方法。 - 一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る複数の第１の配線導体層を形成する工程と、
前記複数の第１の配線導体層を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記複数の第１の配線導体層に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、光取り出しに使用される一方の主面とこの一方の主面に対向し且つ前記第１の配線導体層に電気的に接続されている他方の主面とを有し且つ発光のための複数の窒化物半導体層をそれぞれ有している発光半導体領域を各第１の配線導体層の上にそれぞれ形成する工程と、
各発光半導体領域の一方の主面にそれぞれ電気的に接続されている第２の配線導体層を形成する工程と、
を備えていることを特徴とする半導体発光装置の製造方法。 - 一方及び他方の主面を有するｎ型シリコン半導体基板を用意する工程と、
前記半導体基板の前記一方の主面の中にｐ型不純物を選択的に注入して前記半導体基板に対して電気的に分離されているｐ型シリコン半導体層から成る少なくとも２つの第１の配線導体層（２，３）を形成する工程と、
ｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）を伴った前記半導体基板の上にエピタキシャル成長法によってｐ型シリコン半導体層から成る前記少なくとも２つの第１の配線導体層（２，３）に対してヘテロ接合しているｎ型窒化物半導体層と、該ｎ型窒化物半導体層の上に配置されたｐ型窒化物半導体層とを含む発光用多層半導体領域を形成する工程と、
前記発光用多層半導体領域を選択的にエッチングして、前記２つの第１の配線導体層（２，３）の内の一方（２）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記一方の第１の配線導体層（２）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ａ，４ｂ）と、前記２つの第１の配線導体層（２，３）の内の他方（３）の上にそれぞれ配置され且つ光取り出しに使用される一方の主面（１９）とこの一方の主面に対向し且つ前記他方の第１の配線導体層（３）に電気的に接続されている他方の主面（２０）とをそれぞれ有し且つ発光のための複数の窒化物半導体層をそれぞれ有している少なくとも２つの発光半導体領域（４ｄ，４ｅ）とを形成する工程と、
前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された一方の発光半導体領域（４ａ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された一方の発光半導体領域（４ｄ）の一方の主面（１９）に電気的に接続されている第２の配線導体層（５）と、前記一方の第１の配線導体層（２）の上に配置された前記２つの発光半導体領域（４ａ，４ｂ）から選択された他方の発光半導体領域（４ｂ）の一方の主面（１９）に電気的に接続され且つ前記他方の第１の配線導体層（３）の上に配置された前記２つの発光半導体領域（４ｄ，４ｅ）から選択された他方の発光半導体領域（４ｅ）の一方の主面（１９）に電気的に接続されている別の第２の配線導体層（５）とを形成する工程と
を備えていることを特徴とする半導体発光装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007292542A JP5125433B2 (ja) | 2007-11-09 | 2007-11-09 | 半導体発光装置及びその製造方法 |
| TW097136467A TWI397996B (zh) | 2007-11-09 | 2008-09-23 | Semiconductor light emitting device and manufacturing method thereof |
| US12/265,887 US7923738B2 (en) | 2007-11-09 | 2008-11-06 | LED array for microdisplays or like application |
| CN200810174575XA CN101431092B (zh) | 2007-11-09 | 2008-11-10 | 半导体发光装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007292542A JP5125433B2 (ja) | 2007-11-09 | 2007-11-09 | 半導体発光装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009123720A JP2009123720A (ja) | 2009-06-04 |
| JP2009123720A5 JP2009123720A5 (ja) | 2010-07-22 |
| JP5125433B2 true JP5125433B2 (ja) | 2013-01-23 |
Family
ID=40622880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007292542A Expired - Fee Related JP5125433B2 (ja) | 2007-11-09 | 2007-11-09 | 半導体発光装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7923738B2 (ja) |
| JP (1) | JP5125433B2 (ja) |
| CN (1) | CN101431092B (ja) |
| TW (1) | TWI397996B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201017863A (en) * | 2008-10-03 | 2010-05-01 | Versitech Ltd | Semiconductor color-tunable broadband light sources and full-color microdisplays |
| JP5380754B2 (ja) * | 2010-02-12 | 2014-01-08 | 日立金属株式会社 | 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法 |
| KR101650518B1 (ko) * | 2010-09-13 | 2016-08-23 | 에피스타 코포레이션 | 발광 구조체 |
| US20120306390A1 (en) * | 2011-06-03 | 2012-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Architecture for Supporting Modulized Full Operation Junction Ultra High Voltage (UHV) Light Emitting Diode (LED) Device |
| CN102244087A (zh) * | 2011-07-29 | 2011-11-16 | 贵州大学 | 可控功率倒装阵列led芯片及其制造方法 |
| US9356212B2 (en) * | 2012-12-21 | 2016-05-31 | Seoul Viosys Co., Ltd. | Light emitting diode and method of fabricating the same |
| DE112013006123T5 (de) | 2012-12-21 | 2015-09-10 | Seoul Viosys Co., Ltd. | Leuchtdiode und Verfahren zu deren Herstellung |
| TWI634652B (zh) * | 2016-08-15 | 2018-09-01 | 趨勢照明股份有限公司 | Wafer-level microdisplay with dot matrix light emitting diode light source and manufacturing method thereof |
| JP7054031B2 (ja) * | 2020-01-31 | 2022-04-13 | 日亜化学工業株式会社 | 発光モジュールの製造方法 |
| CN112885936B (zh) * | 2020-12-01 | 2022-04-22 | 北京工业大学 | 一种透明电极结构的Micro-LED阵列及制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5067600A (ja) * | 1973-10-15 | 1975-06-06 | ||
| JPS54102886A (en) * | 1978-01-31 | 1979-08-13 | Futaba Denshi Kogyo Kk | Light emitting diode indicator |
| JPS6258692A (ja) * | 1985-09-09 | 1987-03-14 | Furukawa Electric Co Ltd:The | 半導体発光装置の製造方法 |
| JPH0213988A (ja) * | 1988-07-01 | 1990-01-18 | Inobeeshiyon Center Kk | 多色ディスプレイとその製造方法 |
| JP2879971B2 (ja) * | 1990-11-30 | 1999-04-05 | 株式会社日立製作所 | 受発光複合素子 |
| US5811839A (en) * | 1994-09-01 | 1998-09-22 | Mitsubishi Chemical Corporation | Semiconductor light-emitting devices |
| TW502352B (en) * | 1996-01-25 | 2002-09-11 | Rohm Co Ltd | Semiconductor light emitting element and method for making the same |
| JP3691934B2 (ja) * | 1996-06-17 | 2005-09-07 | 株式会社東芝 | 窒化ガリウム系化合物半導体発光デバイス及びその製造方法 |
| JP3492862B2 (ja) * | 1996-08-29 | 2004-02-03 | 京セラ株式会社 | 発光ダイオードアレイの製造方法 |
| JP3701102B2 (ja) * | 1997-05-28 | 2005-09-28 | 沖電気工業株式会社 | Ｌｅｄアレイ |
| JP4292651B2 (ja) * | 1999-09-30 | 2009-07-08 | 沖電気工業株式会社 | Ｌｅｄアレイチップ及びその製造方法 |
| JP2001196629A (ja) * | 2000-01-07 | 2001-07-19 | Denso Corp | 半導体発光装置及びその製造方法 |
| JP2003094720A (ja) * | 2001-09-21 | 2003-04-03 | Ricoh Co Ltd | 発光ダイオード素子アレイとそれを用いた画像形成装置、及びその発光ダイオード素子アレイの製造方法 |
| JP2004195946A (ja) | 2002-12-20 | 2004-07-15 | Kyocera Corp | 光プリンタヘッド |
| KR20070093271A (ko) * | 2006-03-13 | 2007-09-18 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
-
2007
- 2007-11-09 JP JP2007292542A patent/JP5125433B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-23 TW TW097136467A patent/TWI397996B/zh not_active IP Right Cessation
- 2008-11-06 US US12/265,887 patent/US7923738B2/en not_active Expired - Fee Related
- 2008-11-10 CN CN200810174575XA patent/CN101431092B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431092A (zh) | 2009-05-13 |
| TW200931657A (en) | 2009-07-16 |
| TWI397996B (zh) | 2013-06-01 |
| CN101431092B (zh) | 2012-09-19 |
| JP2009123720A (ja) | 2009-06-04 |
| US20090121237A1 (en) | 2009-05-14 |
| US7923738B2 (en) | 2011-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5125433B2 (ja) | 半導体発光装置及びその製造方法 | |
| US10811563B2 (en) | Light-emitting element, light-emitting element unit, and light-emitting element package | |
| JP5193048B2 (ja) | 垂直に積層された発光ダイオードを有する発光素子 | |
| US8664672B2 (en) | Light emitting panel having a plurality of light emitting element arrays arranged in descending order of wavelength | |
| US8975656B2 (en) | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device | |
| US20100187548A1 (en) | Light emitting device, method of manufacturing the same and monolithic light emitting diode array | |
| JP5549629B2 (ja) | 発光素子 | |
| CN114512504A (zh) | 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置 | |
| JP6009041B2 (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
| JP4233280B2 (ja) | Ｌｅｄアレイ | |
| KR101916369B1 (ko) | 발광 다이오드 | |
| US12040344B2 (en) | Light emitting device and display apparatus having the same | |
| US7847305B2 (en) | Semiconductor light emitting device | |
| KR101773582B1 (ko) | 고효율 발광 다이오드 | |
| JP2010177446A (ja) | 発光素子 | |
| KR101643688B1 (ko) | 반도체 발광소자 | |
| KR101617227B1 (ko) | 반도체 발광소자 | |
| KR101216940B1 (ko) | 발광 다이오드 칩 | |
| US20240355867A1 (en) | Light emitting device and display apparatus having the same | |
| JP2021125599A (ja) | 半導体装置 | |
| KR20160018924A (ko) | 반도체 발광소자 | |
| KR20170111930A (ko) | 반도체 소자, 이를 포함하는 표시패널, 표시장치, 통신장치 | |
| JPH11233891A (ja) | 半導体発光装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |