TWI397996B - Semiconductor light emitting device and manufacturing method thereof - Google Patents

Semiconductor light emitting device and manufacturing method thereof Download PDF

Info

Publication number
TWI397996B
TWI397996B TW097136467A TW97136467A TWI397996B TW I397996 B TWI397996 B TW I397996B TW 097136467 A TW097136467 A TW 097136467A TW 97136467 A TW97136467 A TW 97136467A TW I397996 B TWI397996 B TW I397996B
Authority
TW
Taiwan
Prior art keywords
semiconductor
light
wiring conductor
layer
emitting
Prior art date
Application number
TW097136467A
Other languages
English (en)
Other versions
TW200931657A (en
Inventor
Hitoshi Murofushi
Koji Otsuka
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW200931657A publication Critical patent/TW200931657A/zh
Application granted granted Critical
Publication of TWI397996B publication Critical patent/TWI397996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Description

半導體發光裝置及其製造方法
本發明係有關可使用於小型顯示器，LED感熱頭等之半導體發光裝置及其製造法。
為了使用於小型顯示器，LED感熱頭等之LED陣列係由絕緣性或高阻抗之基板，和配置於其基板上之複數發光元件，和為了複數發光元件之矩陣連接或類似於此之連接的複數配線導線所成。
對於LED陣列的基板乃例如使用藍寶石基板、SiC基板、Si(矽)基板等。藍寶石基板及SiC基板係具有可比較良好地使化合物半導體成長之特長的反面，因比較於矽基板為高價之缺點，以及例如對於藍色光的光透過性，較Si基板為佳，故具有產生從發光元件放射至基板方向的光乃通過基板而至其底面，再由其底面反射通過旁邊的發光元件(顯示點)而釋放於外部之現象(光漏)的缺點。對此，Si基板係不只具有低成本之特長，還具有控制光漏的特長。即，Si基板係因光透過性較藍寶石基板或SiC基板為低，從發光元件(點)放射至Si基板側的光的大部分乃由Si基板所吸收，幾乎未洩漏至旁邊的發光元件(點)。
但，使用以往的Si基板之LED陣列係例如如日本特開2004-195946號公報(專利文獻1)所揭示地，具備形成於高阻抗Si基板上之例如n型GaAs所成之第1導電型半導體層，和於其第1導電型半導體層之上方，平面而視，較第1導電型半導體層為小而加以形成之例如p型GaAs所成之第2導電型半導體層，和連接於第1導電型半導體層之上面的第1金屬配線導體，和連接於第2導電型半導體層之上面的第2金屬配線導體。針對在此以往的LED陣列，於下側的第1導電型半導體層，設置有突出於較上側之第2導電型半導體層為橫方向之部分(台狀部分或段部分)，於此部分之上方，連接有第1金屬配線導體。因此，第1導電型半導體層乃因作為至第1金屬配線導體之橫方向的電流通路而發揮機能，故為了減小電流通路之阻抗值而將第1導電型半導體層，作為比較厚地形成。如此將第1導電型半導體層加厚形成時，發光元件及LED陣列亦變厚，而阻礙LED陣列之小型化。另外，將第1導電型半導體層加厚形成時，材料成本變高，且第1導電型半導體層之磊晶成長時間變長，而阻礙發光元件及LED陣列的低成本化。
另外，對於將複數之發光元件的第1導電型半導體層各連接於共通之驅動端子的情況，為了其連接而有必要將複數之分歧設置於第2金屬配線導體者，配線則必然性地變為複雜。
[專利文獻1]日本特開2004-195946號公報
本發明之課題乃要求具有複數之發光半導體範圍(發光元件)之半導體發光裝置的小型化及低成本化者，本發明之目的乃提供可對應於上述要求之半導體發光裝置及其製造方法。
接著，將為了解決上述課題之本發明，參照對應於需要而顯示實施例之圖面的符號，進行說明。但，專利申請範圍及在此之參照符號乃幫助本發明之理解者，並非限定本發明者。
為了解決上述課題之本發明係一種半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有第1導電型之半導體基板，和選擇性地形成於前述半導體基板之前述一方的主面之中，且具有與前述第1導電型相反之第2導電型的半導體層所成之第1配線導體層，和各配置於前述第1配線導體層之上方，且各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍，和各電性連接於各發光半導體範圍之一方的主面之複數第2配線導體層者。
根據其他發明之半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有第1導電型之半導體基板，和選擇性地形成於前述半導體基板之前述一方的主面之中，且具有與前述第1導電型相反之第2導電型的半導體層所成之複數第1配線導體層，和各配置於各第1配線導體層之上方，且各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍，和電性連接於各發光半導體範圍之一方的主面之第2配線導體層者。
更加地，根據其他發明之半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有第1導電型之半導體基板，和選擇性地形成於前述半導體基板之前述一方的主面之中，且各具有與前述第1導電型相反之第2導電型的半導體層所成之至少2個第1配線導體層(2，3)，和各配置於前述2個第1配線導體層(2，3)之中的一方(2)上方，且各具有使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述一方之第1配線導體層(2)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4a，4b)，和各具有各配置於前述2個第1配線導體層(2，3)之中的另一方(3)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述另一方之第1配線導體層(3)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4d，4e)，電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之一方的發光半導體範圍(4a)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之一方的發光半導體範圍(4d)之一方的主面(19)之第2配線導體層(5)，和電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之另一方的發光半導體範圍(4b)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之另一方的發光半導體範圍(4e)之一方的主面(19)之其他的第2配線導體層(5)。前述第1配線導體層係期望為具備具有較前述發光半導體範圍之另一方的主面(20)為寬的寬度之部分，並於其部分上方，配置前述發光半導體範圍者。另外，更加地，具有配置於未配置有前述第1配線導體層之前述發光半導體範圍之部分上方的低阻抗化導體層，前述低阻抗化導體層係期望為由與構成前述發光半導體範圍之複數的半導體層之中至少1個同一之材料所形成者。另外，前述第1配線導體層係期望為由選擇性地形成於前述半導體基板之前述一方的主面之中，且具有與前述第1導電型相反之第2導電型的半導體層，和配置於該半導體之上方的金屬層所成者。根據本發明之半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入導電型決定不純物，形成對於前述半導體基板而言，加以電性分離之半導體層所成之第1配線導體層的工程，和於帶有前述第1配線導體層之前述半導體基板之上方，經由磊晶成長法而形成含有複數之半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻前述發光用多層半導體範圍，形成各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍的工程，和形成各電性連接於各發光半導體範圍之一方的主面之複數第2配線導體層的工程。
根據其他發明之半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入導電型決定不純物，形成對於前述半導體基板而言，加以電性分離之半導體層所成之複數之第1配線導體層的工程，和於帶有前述複數之第1配線導體層之前述半導體基板之上方，經由磊晶成長法而形成含有複數之半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻前述發光用多層半導體範圍，將各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之發光半導體範圍，各形成於各第1配線導體層上方的工程，和形成各電性連接於各發光半導體範圍之一方的主面之第2配線導體層的工程。
更加地，根據其他發明之半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入導電型決定不純物，形成對於前述半導體基板而言，加以電性分離之至少2個第1配線導體層(2，3)的工程，和於帶有前述複數之第1配線導體層之前述半導體基板之上方，經由磊晶成長法而形成含有複數之半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻發光用多層半導體範圍，形成各具有各配置於前述2個第1配線導體層(2，3)之中的一方(2)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述一方之第1配線導體層(2)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4a，4b)，和各具有各配置於前述2個第1配線導體層(2，3)之中的另一方(3)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述另一方之第1配線導體層(3)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4d，4e)的工程，和形成電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之一方的發光半導體範圍(4a)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之一方的發光半導體範圍(4d)之一方的主面(19)之第2配線導體層(5)，與電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之另一方的發光半導體範圍(4b)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之另一方的發光半導體範圍(4e)之一方的主面(19)之其他的第2配線導體層(5)的工程。
本發明乃具有以下之效果。
(1)本發明之第1配線導體層乃由具有形成於半導體基板之中的導電性之半導體範圍所成。發光半導體範圍乃如周知地，至少具有第1導電型半導體層，和於其上方直接或藉由活性層而加以配置之第2導電型半導體層。隨之，針對在本發明，第1配線導體層乃配置於發光半導體範圍之第1導電型半導體層的下方。其結果，第1配線導體層乃作為為了將發光半導體範圍之驅動電流平行方向(橫方向)第流動於基板之橫方向電流通路而發揮機能。如既已說明地，針對在以往之LED陣列，第1配線導體層乃未配置於發光半導體範圍的下方，而配置於朝發光半導體範圍之最下方之第1導電型半導體層之橫方向的突出部分之上方。其結果，針對在以往之LED陣列，因第1導電型半導體層乃作為橫方向電流通路而發揮機能，故比較厚地形成此。對此，在本發明中，因第1導電型半導體層乃作為橫方向電流通路而發揮機能，故未要求流動橫方向電流通路之全部於發光半導體範圍之第1導電型半導體層者。即，在本發明中，成為無需呈將第1導電型半導體層，具有作為橫方向電流通路之機能地加以形成者，或無需將橫方向電流通路，只由第1導電型半導體層形成者。其結果，在本發明中，成為可較以往薄化形成第1導電型半導體層者，可薄化發光半導體範圍全體之厚度及半導體發光裝置之厚度，進而可作為半導體發光裝置之半導體發光裝置之小型化及低成本化。
(2)因於發光半導體範圍之另一方的主面與半導體基板之間，配置第1配線導體層之一部分，發光半導體範圍之另一方的主面與半導體基板之間乃使用於電性的配線，故成為可作為複數之發光半導體範圍之電性配線的單純化，或在基板上之第1配線導體層之佔有面積的降低。
接著，參照圖面說明本發明之實施型態。
[實施例1]
於圖1~圖5，顯示可使用於根據本發明之實施例1之小型顯示器等之半導體發光裝置之一部分。其實施例1之半導體發光裝置係大致區分具有半導體基板1，和形成於其半導體基板1之中的複數(第1及第2之2個)之第1配線導體層2，3，和配置於第1之第1配線導體層2上方之第1，第2及第3之發光半導體範圍4a，4b，4c，和配置於第2之第1配線導體層3上方之第4，第5及第6之發光半導體範圍4d，4e，4f，和複數(第1，第2及第3之3個)之第2配線導體層5，6，7，和複數(第1及第2之2個)之第1端子8，9，和複數(第1，第2及第3之3個)之第2端子10，11，12。作為顯示點，即發光二極體(LED)而發揮機能之第1~第6之發光半導體範圍4a～4f係如圖5所示之等效電路所示地，連接於為了構成矩陣電路之複數(2條)之第1配線導體層2，3與複數(3條)之第2配線導體層5，6，7。在圖1~圖5中，為了容易進行圖示及說明，只顯示半導體發光裝置之一部分，但可將發光半導體範圍4a～4f的個數，第1配線導體層2，3的個數，第2配線導體層5，6，7的個數，做增加或減少者以下，詳細說明圖1之半導體發光裝置。
半導體基板1係由n型(第1導電型)矽基板所成。其半導體基板1之n型不純物濃度係較後述之第1配線導體層2，3的p型(第2導電型)不純物濃度為低地加以設定。然而，亦可將半導體基板1，由p型矽基板或未摻雜之矽基板(本質半導體基板)而構成者。其半導體基板1係如圖2及圖3所示，具有一方的主面13與另一方的主面14，於一方的主面13上，配置複數之發光半導體範圍4a～4f。發光半導體範圍4a～4f係因依據於半導體基板1之上方所磊晶成長之複數的半導體層所形成，故半導體基板1係除了作為機械性地支撐發光半導體範圍4a～4f之基板的基能之外，還具有作為為了磊晶成長複數之半導體層之成長基板的基能，例如如100～1000μm地比較厚地加以形成。
各第1配線導體層2，3係如圖4所示，於橫方向(X軸方向)，帶狀地延伸，且平面而視(對於半導體基板1之一方的主面13而言，從垂直的方向而視)相互平行地加以配置。第1(上側)之第1配線導體層2係具有配置屬於第1組群之第1，第2及第3之發光半導體範圍4a，4b，4c的部份，和相互連接此等的部份，和將此等連接於第1(上側)之第1端子8的部份。第2(上側)之第1配線導體層3係具有配置屬於第2組群之第4，第5及第6之發光半導體範圍4d，4e，4f的部份，和相互連接此等的部份，和將此等連接於第2(下側)之第1端子9的部份。各第1配線導體層2，3乃經由於半導體基板1之一方的主面，將P型不純物(例如，硼)的離子，經由周知的離子植入法而植入為1×1019 cm-3 程度的濃度之時而形成的半導體層，具有與半導體基板1相反之導電型(p型)，且具有充分較半導體基板1為小之阻抗率(例如，0.01～1.00Ωcm)。隨之，可將各第1配線導體層2，3當做導電體者。另外，各第1配線導體層2，3係形成為可作為發光半導體範圍(發光元件)4a～4f之驅動電流通路而發揮機能之深度(例如，5～20μm)。由p型半導體層所成之各第1配線導體層2，3係從由n型矽所成之半導體基板1加以pn接合分離。為了確實作為由p型半導體層所成之各第1配線導體層2，3與由n型矽所成之半導體基板1之間的pn接合分離，圖2所示之逆偏壓源EB 乃連接於各第1配線導體層2，3與半導體基板1。各第1配線導體層2，3係因對於半導體基板1而言，依據pn接合而電性地加以分離，故作為發光半導體範圍(發光元件)4a～4f之驅動電流通路而發揮機能，從各第1配線導體層2，3，對於半導體基板1而言，實質上電流未流動。
如圖3所示，各第1配線導體層2，3的寬度W2(相當於針對在圖1之縱方向的寬度)乃較各發光半導體範圍4a～4f的寬度W1(相當於針對在圖1之Y軸方向(縱方向)的寬度)稍微大地加以設定。各第1配線導體層2，3的寬度W2係可在可流動驅動電流之範圍進行變更。如果，對於各第1配線導體層2，3與半導體基板1乃以pn接合分離以外的構成而電性加以分離之情況，亦可將第1配線導體層2，3的寬度W2，作為較各發光半導體範圍4a～4f的寬度W1為小地設定者。但，在於半導體基板1上，使為了得到發光半導體範圍4a～4f之複數半導體層作為磊晶成長時，在半導體基板1之一方的主面13之半導體基板1與第1配線導體層2，3之邊界上的半導體層之結晶性，因較其他部分變差，故期望將各第1配線導體層2，3的寬度W2，作為較各發光半導體範圍4a～4f的寬度W1為寬，於上述邊界上，未配置各發光半導體範圍4a～4f者。然而，上述邊界上的結晶性劣化係在將第1配線導體層2，3，以導電型決定不純物之離子植入法而形成時，因產生在邊界範圍之突起(未圖示)而引起。
為了將各第1配線導體層2，3連接於驅動電路(未圖示)，而設置於各第1配線導體層2，3的端部上之第1端子8，9係由可引線接合之金屬層所成。
如在圖1所示地，第1及第2之第1端子8，9係未沿著半導體基板1之同一邊31側配置，而呈沿著對向之2個邊31，33地分開配置。隨之，可將第1之第1端子8與第2之第1端子9，在位置限制少的狀態而配置者，可將各第1端子8，9的縱寬度，作為較所連接之第1配線導體層2，3為大者，及良好地進行相互間的電性分離者。然而，在無需將各第1端子8，9的縱寬度，那麼作為較第1配線導體層2，3為大時，係可將第1之第1端子8與第2之第1端子9並置於半導體基板1之同一邊側者。
針對在圖1，各屬於配置於上側(第1)之第1配線導體層2上的第1組群之第1，第2及第3之發光半導體範圍4a，4b，4c及屬於配置於下側(第2)之第1配線導體3上的第2組群之第4，第5及第6之發光半導體範圍4d，4e，4f係具有依序層積之n型緩衝層15與n型半導體層16與活性層17與P型半導體層18。各發光半導體範圍4a～4f之一方的主面19，即p型半導體層18之上面係作為光取出面所使用。屬於第1組群之發光半導體範圍4a，4b，4c之另一方的主面20，即此等n型緩衝層15之下面乃各電性連接於第1(圖1之上側)之第1配線導體層2。屬於第2組群之發光半導體範圍4d，4e，4f之另一方的主面20，即此等n型緩衝層15之下面乃各電性連接於第2(圖1之下側)之第1配線導體層3。
各發光半導體範圍4a～4f之n型緩衝層15乃由氮化物半導體所成，例如，可將摻雜n型不純物之AlN(氮化鋁)層與摻雜n型不純物之GaN(氮化鎵)層，作為重複配置而構成者。此情況之AlN層的厚度乃例如0．5～5nm、GaN層的厚度乃例如5～5500nm。當然，n型緩衝層15係並非限定於上述之AlN層與GaN層之多層構造緩衝者，取代AlN層，而可作為從AlInN(氮化銦鋁)，AlGaN(氮化鎵鋁)及AlInGaN(氮化鎵銦鋁)等所選擇之材料的層，取代GaN層，而可作為從InGaN(氮化鎵銦)，AlInN(氮化銦鋁)，AlGaN(氮化鎵鋁)及AlInGaN(氮化鎵銦鋁)等所選擇之材料的層者。另外，亦可將n型緩衝層15作為AlN，GaN等之氮化物半導體之單層構造者。另外，亦可省略n型緩衝層15者。另外，n型緩衝層15乃因與其上方之n型半導體層16同一導電型，故亦可合倂n型緩衝層15與n型半導體層16而當做1個之第1導電型半導體層，即將n型緩衝層15當做n型半導體層16之一部分者。
在本實施例中，於p型矽所成之各第1配線導體層2，3，接觸有n型緩衝層15，兩者乃異質接合，且因於兩者間產生合金化範圍(未圖示)，故在施加順方向電壓於各發光半導體範圍4a～4f時之異質接合的電壓下降乃較n型矽與n型緩衝層之異質接合的情況為小。如果，於n型矽之上方，形成由GaN等之氮化物半導體所成之n型緩衝層時，Ga等之3族元素乃對於矽而言，作為P型不純物而作用，於n型矽之中產生pn接合，而產生經由此之電壓下降。但，將各第1配線導體層2，3，由n型矽半導體層而形成，針對在於其上方形成由氮化物半導體所成之n型緩衝層15的情況之異質接合的電壓下降，係因並非那麼大，故亦可在本發明，將第1配線導體層2，3作為n型矽半導體層者。對於此情況，係將半導體基板1作為p型矽，將第1配線導體層2，3與半導體基板1作為pn接合分離。
在其實施例中，n型緩衝層15與為了謀求一體地作為配線之低阻抗化之低阻抗化導電層21，則在圖2以點線區隔顯示地加以設置。對於其低阻抗化導電層21之上方係因未形成活性層17，故在圖2，於低阻抗化導電層21，未流動有縱方向電流，而只流動橫方向電流。低阻抗化導電層21係因重合於各第1配線導體層2，3，故對於第1配線導體層2，3而言，成為電性地並聯連接低阻抗化導電層21之狀態，合倂兩者之配線的阻抗值乃較未設置低阻抗化導電層21之情況為小。如果，對於第1配線導體層2，3之配線阻抗充分低之情況，可省略低阻抗化導電層21者。然而，低阻抗化導電層21係因設置於第1配線導體層2，3之上面空的空間，故並未阻礙半導體發光裝置之小型化。然而，針對在實施例1，低阻抗化導電層21乃與各發光半導體範圍4a～4f之1部分的n型緩衝層15，由同一的材料同時地加以形成。但，可將低阻抗化導電層21，以和n型緩衝層15與n型半導體層16之組合同一之材料而形成，或為了提升阻抗降低效果而由金屬層而形成，或由和n型緩衝層15不同之半導體材料而形成者。在本實施例中，n型緩衝層15及低阻抗化導電層21乃因由AlN與GaN之層積體所構成，故於其異質接合面產生周知的二維電子氣體層，低阻抗化導電層21之橫方向的電阻乃比較小。
各發光半導體範圍4a～4f之n型半導體層16乃亦可稱為n型包覆層之構成，其中，配置於活性層17與緩衝層15之間，理想為具有較活性層17為大之帶隙，由n型GaN等之氮化物半導體所成。但，亦可將其n型半導體層16，由GaN以外之AlInGaN、AlGaN等其他化合物半導體而形成者。
活性層17係為了構成雙異質接合LED而配置於n型半導體層16與p型半導體層18之間，例如，由InGaN等之氮化物半導體所成。然而，在圖2及圖3中，活性層17乃在1個的層概略地顯示，但實際上乃具有周知的多重量子井構造(MQW)。但，亦可將其活性層17，由單一量子井構造(SQW)或單一的半導體層而形成者。另外，根據情況係亦可省略活性層17，於n型半導體層(第1導電型半導體層)16，直接接合p型半導體層(第2導電型半導體層)18者。
配置於活性層17之上方之n型半導體層18乃亦可稱為p型包覆層之構成，其中，由具有較活性層17為大之帶隙之p型GaN等之氮化物半導體所成。但，亦可將其n型半導體層18，由GaN以外之AlInGaN或AlGaN等其他化合物半導體而形成者。
於各發光半導體範圍4a～4f之一方的主面19，即p型半導體層18之一方的主面，設置低阻抗連接於p型半導體層18之光透過性導電膜22。光透過性導電膜22乃例如由ITO(銦錫氧化物)所成，具有謀求流動於各發光半導體範圍4a～4f之電流的分佈之均一化的機能。如果，對於要求發光半導體範圍4a～4f之電流的分佈之均一化情況，係亦可省略光透過性導電膜19者。
各發光半導體範圍4a～4f之側面係對於此等之另一方的主面20傾斜。各發光半導體範圍4a～4f之側面的傾斜角度係對於各發光半導體範圍4a～4f之另一方的主面20而言，期望為75度以上且未達90度者。如作為此範圍的傾斜角度，可控制從各發光半導體範圍4a～4f放射至側面方向的光，洩漏至旁邊之各發光半導體範圍者。
對於形成各發光半導體範圍4a～4f之各層15~18及低阻抗化導電層21時，將於帶有第1配線導體層2之半導體基板1的上方，為了形成各層15~18，21之半導體材料，由周知之MOCVD等之技術，依序進行磊晶成長而得到多層構造體，更加地，在由蒸鍍形成ITO膜之後，經由周知的蝕刻技術，選擇性蝕刻ITO膜及多層構造體。然而，呈殘存有低阻抗化導電層21地蝕刻多層構造體。
在圖1中雖省略，但如圖2及圖3所示，呈被覆各發光半導體範圍4a～4f之外周面及低阻抗化導電層21之表面，各第1配線導體層2，3之露出面，半導體基板1之露出面地形成光透過性絕緣膜23。光透過性絕緣膜23係理想為由SiOx(但、X係1～2的數值)而形成。
各第2配線導體層5，6，7係由金屬層(理想為Au)所成，藉由形成於光透過性絕緣膜23之開口，連接於光透過性導電膜22。另外，各第2配線導體層5，6，7係從圖1可了解到，延伸於縱方向(Y軸方向)，且相互並聯地加以配置。各第2配線導體層5，6，7係因阻礙光的取出，故只連接於各發光半導體範圍4a～4f之一方的主面19上之光透過性導電膜22的一部分。然而，對於未設置光透過性導電膜22之情況，各第2配線導體層5，6，7乃直接低阻抗連接於各發光半導體範圍4a～4f之一方的主面19。在圖1中，為了構成矩陣電路，第1之第2配線導體層5乃連接於第1及第4之發光半導體範圍4a，4d，第2之第2配線導體層6乃連接於第2及第5之發光半導體範圍4b，4e，第3之第2配線導體層7乃連接於第3及第6之發光半導體範圍4c，4f。更詳細說明時，第1(右側)之第2配線導體層5係電性連接於從配置於第1(上側)之第1配線導體層2上之3個發光半導體範圍4a，4b，4c擇一地加以選擇之1個的發光半導體範圍4a之一方的主面19，且從配置於第2(下側)之第1配線導體層3上之3個發光半導體範圍4d，4e，4f擇一地加以選擇之1個的發光半導體範圍4d之一方的主面19。第1(正中間)之第2配線導體層6係電性連接於從配置於第1(上側)之第1配線導體層2上之3個發光半導體範圍4a，4b，4c擇一地加以選擇之其他1個的發光半導體範圍4b之一方的主面19，且從配置於第2(下側)之第1配線導體層3上之3個發光半導體範圍4d，4e，4f擇一地加以選擇之其他1個的發光半導體範圍4e之一方的主面19。第3(左側)之第2配線導體層7係電性連接於從配置於第1(上側)之第1配線導體層2上之3個發光半導體範圍4a，4b，4c擇一地加以選擇之又其他1個的發光半導體範圍4c之一方的主面19，且從配置於第2(下側)之第1配線導體層3上之3個發光半導體範圍4d，4e，4f擇一地加以選擇之又其他1個的發光半導體範圍4f之一方的主面19。
第1，第2及第3之第2端子10，11，12乃亦可稱為墊片電極之構成，其中，配置於絕緣膜3之上方，且各連接於第1，第2及第3之第2配線導體層5，6，7。其實施例之各第2端子10，11，12係因以和第2配線導體層5，6，7同一之金屬層(Au層)所形成，此等的邊界乃由虛線所顯示。當然，亦可將各第2端子10，11，12，以和各第2配線導體層5，6，7其他的導電性材料而形成者。第1及第3之第2端子10及12乃配置於半導體基板1的邊32側，第2端子11乃配置於半導體基板1的邊34側。隨之，第1，第2及第3之第2端子10，11，12乃未沿著半導體基板1之同一邊而配置，而沿著對向之2個邊，交互地加以配置，即，交錯排列狀地配置。由此，例如可加寬鄰接之2個第2端子10，12者，或可將各第2端子10，11，12的寬度，作為較第2配線導體層5，6，7的橫寬度為大者。
對於選擇性地驅動構成矩陣電路之複數發光半導體範圍4a～4f時，以施加逆偏壓於半導體基板1與第1配線導體層2，3之間的狀態，於延伸於X軸方向之第1配線導體層2，3，和延伸於Y軸方向之第2配線導體層5，6，7之間，選擇性地施加驅動電壓。例如，對於使第1發光半導體範圍4a發光時，以施加成為逆偏壓之電壓於半導體基板1與第1配線導體層2，3之間的狀態，於第1之第1端子8和第1之第2端子10之間，施加驅動電壓。由此，對於第1之第2端子10，第1之第2配線導體層5，第1發光半導體範圍4a，第1之第1配線導體2及第1之第1端子8的路徑，流動驅動電流，第1發光半導體範圍4a則發光。第2~第6發光半導體範圍4b~4f亦與第1發光半導體範圍4a同樣地加以驅動。
本實施例的半導體發光裝置係具有以下的效果。
(1)作為驅動電流之電流通路而發揮機能之第1配線導體層2，3乃形成於半導體基板1之中，且第1～第3之發光半導體範圍4a~4c之另一方的主面20乃電性連接於第1之第1配線導體層2，第4～第6之發光半導體範圍4d~4f之另一方的主面20乃電性連接於第2之第1配線導體層3。對於上述之半導體發光範圍(發光元件)4a～4f之最下層的電性配線的構成係例如於在專利文獻1所示之以往LED陣列的半導體發光範圍(發光元件)之最下層，為了連接金屬配線導體而於最下層，設置橫方向突出部分(台部分)，與於橫方向突出部分之上方，連接金屬配線導體之構成本質上不同。對於以往之橫方向突出部分之上方，連接金屬配線導體之構成的情況，如既已說明地，橫方向突出部分因成為驅動電流全部之電流通路，故半導體發光範圍(發光元件)之最下層及橫方向突出部分乃較比較厚地加以形成。對此，在本實施型態中，於緩衝層15之下方，有作為驅動電流之電流通路而發揮機能之第1配線導體層2，3，且第1配線導體層2，3乃因形成於半導體基板1之中，故可將緩衝層15，較以往為薄地形成，不只達成了各發光半導體範圍4a～4f之薄型化(小型化)，亦可謀求各發光半導體範圍4a～4f之開啟阻抗的降低者。
(2)對於第1~第3發光半導體範圍4a～4c之第1之第1配線導體層2的連接，對於第4~第6發光半導體範圍4d～4f之第1之第1配線導體層3的連接係因在發光半導體範圍4a～4f與半導體基板1之間加以達成，故成為無需設置相當於在以往之半導體發光範圍(發光元件)之最下層的橫方向突出部分(台狀部分)者，可作為縮小半導體基板1之一方的主面13之面積者。另外，唯無橫方向突出部分(台狀部分)，可縮小各發光半導體範圍4a～4f之相互間隔者。
(3)各第1配線導體層2，3之寬度W2乃因較各發光半導體範圍4a～4f的寬度W1為大，故成為可良好作為各發光半導體範圍4a～4f之結晶性者。即，如既已說明地，對於由離子植入法而形成第1配線導體層2，3之半導體層之情況，係於在半導體基板1之一方的主面13之第1配線導體層2，3與半導體基板1之邊界部分，產生微小突起，其上方之磊晶成長層的結晶性則變差。但，在其實施例中，因未將結晶性差的部份，使用於發光半導體範圍4a～4f，故發光半導體範圍4a～4f之結晶性乃比較佳。由此，可提供特性佳之發光半導體範圍(發光元件)4a～4f者。
(4)因於未配置第1之第1配線導體層2之第1～第3發光半導體範圍4a～4c的部份，未配置第2之第1配線導體層3之第4～第6發光半導體範圍4d～4f的部份的上方，配置低阻抗化導電層21，故可謀求配線阻抗之降低者。
(5)各第1配線導體層2，3乃從圖1及圖4了解到，形成為帶狀，於第1之第2配線導體層2之上方，排列第2及第3之發光半導體範圍4a，4b，4c，於第2之第1配線導體層3之上方，排列第4，第5及第6之發光半導體範圍4d，4e，4f。隨之，可容易達成第1之第1端子8與第1，第2及第3之發光半導體範圍4a，4b，4c之間的電性連接，以及第2之第1端子9與第4，第5及第6之發光半導體範圍4d，4e，4f之間的電性連接。即，可容易地形成矩陣電路。
(6)第1之第1端子8與第2之第1端子9係因配置於半導體基板1之相互相反側的邊的近旁，故不只良好地達成第1之第1端子8與第2之第1端子9之間的電性分離，還可對於外部電路之電性連接呈容易地加大形成各第1端子8，9者。
(7)因奇數的第2端子10與偶數的第2端子11乃配置於相反側的近旁，故不只良好地達成第2端子10～13之相互間的電性分離，還可對於外部電路之電性連接呈容易地加大形成第2端子10～12者。
(8)因於第1之第1配線導體層2與第2配線導體層10，11，12之交叉點，配置第1～第3發光半導體範圍4a～4c，於第2之第1配線導體層3與第2配線導體層10，11，12之交叉點，配置第4～第6發光半導體範圍4d～4f，故發光半導體範圍4a～4f乃具有第1配線導體層2，3與第2配線導體層10，11，12之層間絕緣的機能。隨之，良好地達成第1配線導體層2，3與第2配線導體層10，11，12之間的電性分離。然而，在此實施例中，第1之第1配線導體層2之一部分乃從第1～第3發光半導體範圍4a～4c露出於延伸有第2配線導體層10，11，12之方向，另外，第2之第1配線導體層32之一部分乃從第4～第6發光半導體範圍4d～4f露出於延伸有第2配線導體層10，11，12之方向，但其露出部分係經由絕緣膜23而從第2配線導體層10，11，12電性地加以分離。第1配線導體層2，3與第2配線導體層10，11，12，藉由絕緣膜23而重疊之部分係因極小，故經由絕緣膜23之電性分離之不良產生的機率亦極小。
(9)半導體基板1乃因由矽所成，故比較於藍寶石基板及SiC基板，來自從氮化物半導體所成之發光半導體範圍4a～4f而出的光之透過性差，故在半導體基板1之另一方的主面(底面)14反射的光乃從鄰接的發光半導體範圍釋放至外部的現象，即光漏現象則變少。
[實施例2]
接著，說明圖6所示之實施例2之半導體發光裝置。但，在圖6及後述之圖7～圖10，對於與圖1~圖5實質上同一的部分，則附上同一參照符號，省略說明。
圖6之半導體發光裝置乃設置只連接於第1，第2及第3之半導體發光範圍(發光元件)4a，4b，4c之第2配線導體層5a，6a，7a，其他係與圖1實質上同一地構成者。即，在圖1之實施例1中，對於各第2配線導體層5，6，7而言，連接複數個之發光半導體範圍，但在圖6之實施例中，對於由金屬層所成之第2配線導體層5a，6a，7a而言，連接1個之發光半導體範圍4a，4b，4c。圖6之各半導體範圍4a，4b，4c之下面與第1配線導體層2之連接關係乃與圖1相同。即，針對在圖6，第1配線導體層2係亦由形成於由n型矽所成之半導體基板1之中的不純物添加之p型半導體層所成，且形成為較各發光半導體範圍4a～4c為寬的寬度。另外，針對在圖6，對於未設置在第1配線導體層2之發光半導體範圍4a，4b，4c的部份之上方，亦與圖1同樣地設置低阻抗化導電層21。
圖6之第1端子8，係作為為了於各發光半導體範圍4a，4b，4c施加驅動電壓之共通端子所使用。3個之第2端子10，11，12，係作為為了個別驅動3個之發光半導體範圍4a，4b，4c的驅動端子所使用。
對於圖6係於第1配線導體層2，連接3個之發光半導體範圍4a，4b，4c，但當然可連接更多的發光半導體範圍者。
另外，亦可將和由圖6所示之發光半導體範圍4a，4b，4c與第1配線導體層2與第2配線導體層5a，6a，7a與第1端子8與第2端子10，11，12所成之單位發光陣列同一構成之其他發光陣列，追加設置於同一之半導體基板1上者。
圖6之實施例2的半導體發光裝置之基本構成係因與圖1之實施例1相同，故經由圖6之實施例2，亦可得到與圖1之實施例1同樣的效果者。
[實施例3]
接著，說明圖7所示之實施例3之半導體發光裝置。於圖7之半導體發光裝置之第1之第1配線導體層2a，連接1個之半導體發光範圍(發光元件)4a，於第2之第1配線導體層3a，連接1個之半導體發光範圍(發光元件)4d，其他係與圖1實質上同一地構成者。圖7之第1配線導體層2a，3a係與圖1之第1配線導體層2，3同樣地，經由不純物注入法而形成於由n型矽所成之半導體基板1之中的p型半導體層所成，且形成為較各發光半導體範圍4a，4d為寬的寬度。另外，針對在圖7，對於未設置在第1配線導體層2a，3a之發光半導體範圍4a，4d的部份之上方，亦與圖1同樣地設置低阻抗化導電層21。圖7之第2配線導體層5亦與圖1同樣地，連接於各半導體範圍4a，4d之上面。
連接於圖7之各第1配線導體層2a，3a的第1端子8，9，係作為為了個別施加驅動電壓於複數之發光半導體範圍4a，4d的端子所使用。連接於第2配線導體層5的第2端子10，係作為為了驅動複數之發光半導體範圍4a，4d的共通端子所使用。
對於圖7係只顯示2個第1配線導體層2a，3a，但亦可更加設置與此同樣的構成，於其上方，連接發光半導體範圍者。對於此情況，於追加的發光半導體範圍，亦連接第2配線導體層5。
另外，亦可將和由圖7所示之發光半導體範圍4a，4d與第1配線導體層2a，3a與第2配線導體層5所成之單位發光陣列同一構成之其他發光陣列，追加設置於同一之半導體基板1上者。
圖7之實施例3的半導體發光裝置之基本構成係因與圖1之實施例1相同，故經由圖7之實施例3，亦可得到與圖1之實施例1同樣的效果者。
[實施例4]
圖8及圖9所示之實施例4的電場效果半導體裝置乃設置作為變形之第1配線導體層2b，3b，且設置作為變形之發光半導體範圍4a’～4f’之其他係與圖1～圖5實質上同一地構成者。圖8及圖9之變形的第1配線導體層2b，3b乃由具有導電性之p型半導體層35，36和金屬層37，38之層積體所構成。p型半導體層35，36係亦與由圖2~圖3之半導體層所成之第1配線導體層2，3同樣地，經由注入P型不純物於半導體基板1之時所形成。絕緣膜37，38乃形成於p型半導體層35，36之上方。圖8及圖9所示之各發光半導體範圍4a’～4f’係幾乎與圖1~圖3所示之各發光半導體範圍4a～4f相同，但未具有圖2~圖3所示之n型緩衝層15，另外具有垂直的側面情況，與圖1~圖3之各發光半導體範圍4a～4f不同。於圖8及圖9之各發光半導體範圍4a’～4f’之第2主面(下面)20，設置貼合用金屬層30，此等乃結合於金屬層37，38。
圖8及圖9所示之實施例4的電場效果半導體裝置乃除了具有與圖1~圖3之實施例1同樣的效果之其他，還具有由金屬層37，38作用，可較圖1~圖3之實施例1縮小第1配線導體層2b，3b之配線阻抗的效果。
本發明乃非限定於上述之實施例，例如可為以下之變形之構成。
(1)可將各實施例的第2配線導體層5的圖案，變形成如圖10所示之第2配線導體層5’者。即，可將第2配線導體層5’，由直線延伸於縱方向(Y軸方向)之主部分51和從其主部分51分歧而延伸成枝狀的複數副部分52而形成者。當然，其他的第2配線導體層6，7亦可與圖11同樣地進行變形。第1配線導體層2，3亦可變形成與圖10之第2配線導體層5’同樣的分歧圖案者。
(2)可將複數之發光半導體範圍(發光元件或點)作為組群化，同時驅動屬於相同組群之複數之發光半導體範圍者。
(3)為了作為彩色顯示，可呈得到紅色LED與綠色LED與藍色LED地形成發光半導體範圍4a～4f者。
(4)可將在圖6及圖7所示之實施例2及3的第1配線導體層2，2a，3a，與圖8～圖9之實施例4的第1配線導體層2b，3b同樣地形成者。
(5)可將半導體基板1及第1配線導體層2，3及半導體層35，36，由矽以外的半導體，例如化合物半導體而形成者。
(6)可將發光半導體範圍4a～4f之全部或1部分，由氮化物半導體以外之半導體，例如GaAs、AlGaAs等之鎵系化合物半導體而形成者。
(7)可取代只由緩衝層15之延伸存在部分形成低阻抗化導電層21，而由緩衝層15與n型半導體層16之雙方的延伸存在部分而形成者。另外，對於於發光半導體範圍4a～4f，未設置緩衝層15之構成的情況，可由n型半導體層16之延伸存在部分形成低阻抗化導電層21者。
(8)可將第2端子10，11，12，直接配置於半導體基板1上方者。
(9)發光半導體範圍4a～4f乃由氮化物半導體所形成之情況，發光半導體範圍4a～4f的側面係理想為對於發光半導體範圍4a～4f之另一方的面20之垂線而言，具有75度以上，未達90度的傾斜者。因為可將來自側方的光，良好地由半導體基板1吸收。
1．．．半導體基板
2，3．．．第1配線導體層
4a~4f．．．發光半導體範圍
5，6，7．．．第2配線導體層
8，9．．．第1端子
10，11，12．．．第2端子
[圖1]將本發明之實施例1之半導體發光裝置之一部分，省略絕緣膜而顯示之平面圖。
[圖2]顯示相當於圖1之半導體發光裝置之A-A線的部分之一部分剖面圖。
[圖3]顯示相當於圖1之半導體發光裝置之B-B線的部分之一部分剖面圖。
[圖4]顯示帶有圖1之第1配線導體層的半導體基板之平面圖。
[圖5]圖1之半導體發光裝置之等效電路圖。
[圖6]將實施例2之半導體發光裝置之一部分，與圖1同樣地顯示之平面圖。
[圖7]將實施例3之半導體發光裝置之一部分，與圖1同樣地顯示之平面圖。
[圖8]將實施例4之半導體發光裝置之一部分，與圖2同樣地顯示之剖面圖。
[圖9]將實施例4之半導體發光裝置之一部分，與圖3同樣地顯示之剖面圖。
[圖10]顯示第2配線導體層之所變形之圖案的平面圖。
1．．．半導體基板
2，3．．．第1配線導體層
4a~4f．．．發光半導體範圍
5，6，7．．．第2配線導體層
8，9．．．第1端子
10，11，12．．．第2端子
21．．．低阻抗化導電層
31，33，34．．．邊

Claims (8)

  1. 一種半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有n型之矽半導體基板，和選擇性地形成於前述半導體基板之前述一方的主面之中，且具有與前述第n型相反之p型的矽半導體層所成之第1配線導體層，和各配置於前述第1配線導體層之上方，且各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍，和各電性連接於各發光半導體範圍之一方的主面之複數第2配線導體層前述各別複數之發光半導體領域係具有：於前述第1之配線導體層，異質接合之n型氮化物半導體層、和配置於前述n型氮化物半導體層之上之p型氮化物半導體層；前述第2之配線半導體層係配置於前述p型氮化物半導體層之上。
  2. 一種半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有n型之半導體基板，和選擇性地形成於前述半導體基板之前述一方的主面之中，且具有與前述n型相反之p型的矽半導體層所成之複數第1配線導體層， 和各配置於各第1配線導體層之上方，且各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍，和電性連接於各發光半導體範圍之一方的主面之第2配線導體層前述各別複數之發光半導體領域係具有：於前述第1之配線導體層，異質接合之n型氮化物半導體層、和配置於前述n型氮化物半導體層之上之p型氮化物半導體層；前述第2之配線半導體層係配置於前述p型氮化物半導體層之上。
  3. 一種半導體發光裝置，其特徵乃具備；具有一方及另一方的主面，且具有n型之矽半導體基板，和選擇性地各形成於前述半導體基板之前述一方的主面之中，且各具有與前述n型相反之p型的半導體層所成之至少2個第1配線導體層(2，3)，和各配置於前述2個第1配線導體層(2，3)之中的一方(2)上方，且各具有使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述一方之第1配線導體層(2)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4a，4b)，和各具有各配置於前述2個第1配線導體層(2，3)之中的另一方(3)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述另一方之 第1配線導體層(3)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4d，4e)，和電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之一方的發光半導體範圍(4a)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之一方的發光半導體範圍(4d)之一方的主面(19)之第2配線導體層(5)，和電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之另一方的發光半導體範圍(4b)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之另一方的發光半導體範圍(4e)之一方的主面(19)之其他的第2配線導體層(6)各別配置於前述一方之第1之配線半導體層(2)上之前述2個之發光半導體領域(4a、4b)，係在於由p型矽半導體層所成前述一方之第1之配線導體層(2)，異質接合之n型氮化物半導體層、和配置於前述n型氮化物半導體層之上的p型氮化物半導體層；各別配置於前述另一方之第1之配線導體層(3)上之前述2個之發光半導體領域(4d、4e)，係在於由p型 矽半導體層所成前述另一方之第1之配線導體層(3)，異質接合之n型氮化物半導體層、和配置於前述n型氮化物半導體層之上的p型氮化物半導體層；前述第2之配線半導體層(5)係配置在配置於前述一方之第1之配線導體層(2)上之前述2個之發光半導體領域(4a、4b)內之一方(4a)之前述p型氮化物半導體層之上，且配置在配置於前述另一方之第1之配線導體層(3)上之前述2個之發光半導體領域(4d、4e)內之一方(4d)之前述p型氮化物半導體層之上，前述另外之第2之配線半導體層(6)係配置在配置於前述一方之第1之配線導體層(2)上之前述2個之發光半導體領域(4a、4b)內之一方(4b)之前述p型氮化物半導體層之上，且配置在配置於前述另一方之第1之配線導體層(3)上之前述2個之發光半導體領域(4d、4e)內之另一方(4e)之前述p型氮化物半導體層之上者。
  4. 如申請專利範圍第1項乃至第3項任一項之半導體發光裝置，其中，前述第1配線導體層乃具備具有較前述發光半導體範圍之另一方的主面(20)為寬的寬度之部分，並於其部分上方，配置前述發光半導體範圍者。
  5. 如申請專利範圍第1項乃至第3項任一之半導體發光裝置，其中，更加地，具有配置於未配置有前述第1配線導體層之前述發光半導體範圍之部分上方的低阻抗化導體層，前述低阻抗化導體層乃由與構成前述發光半導體範圍之複數的半導體層之中至少1個同一之材料所形成者。
  6. 一種半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之具有n型之矽半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入p型不純物，形成對於前述半導體基板而言，加以電性分離之半導體層所成之第1配線導體層的工程，和於帶有前述第1配線導體層之前述半導體基板之上方，經由磊晶成長法而形成含有於前述第1之配線導體層異質接合之n型氮化物半導體層與配置於前述n型氮化物半導體層之上的p型氮化物半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻前述發光用多層半導體範圍，形成各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數半導體層之複數發光半導體範圍的工程，和形成各電性連接於各發光半導體範圍之一方的主面之複數第2配線導體層的工程者。
  7. 一種半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之具有n型之矽半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入p型不純物，形成對於前述半導體基板而言，加以 電性分離之p型矽半導體層所成之複數之第1配線導體層的工程，和於帶有前述複數之第1配線導體層之前述半導體基板之上方，經由磊晶成長法而形成含有於前述第1之配線導體層異質接合之n型氮化物半導體層與配置於前述n型氮化物半導體層之上的p型氮化物半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻前述發光用多層半導體範圍，將各具有使用於光取出之一方的主面與對向於其一方的主面，且電性連接於前述第1配線導體層之另一方的主面，且各具有為了發光之複數之氮化物半導體層之發光半導體範圍，各形成於各第1配線導體層上方的工程，和形成各電性連接於各發光半導體範圍之一方的主面之第2配線導體層的工程。
  8. 一種半導體發光裝置之製造方法，其特徵乃具備；準備具有一方及另一方的主面之具有n型之矽半導體基板的工程，和於前述半導體基板之前述一方的主面之中，選擇性地注入p型不純物，形成對於前述半導體基板而言，加以電性分離之由p型矽半導體層所成至少2個第1配線導體層(2，3)的工程，和於伴隨p型矽半導體層所成前述至少2個之第1配線導體層(2、3)之前述半導體基板之上方，經由磊晶成長法而形成含有於前述第1之配線導體層(2、3)異質接合 之n型氮化物半導體層與配置於前述n型氮化物半導體層之上的p型氮化物半導體層的發光用多層半導體範圍之工程，和選擇性地蝕刻發光用多層半導體範圍，形成各具有各配置於前述2個第1配線導體層(2，3)之中的一方(2)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述一方之第1配線導體層(2)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4a，4b)，和各具有各配置於前述2個第1配線導體層(2，3)之中的另一方(3)上方，且使用於光取出之一方的主面(19)與對向於其一方的主面，且電性連接於前述另一方之第1配線導體層(3)之另一方的主面(20)，且各具有為了發光之複數半導體層之至少2個之發光半導體範圍(4d，4e)的工程，和形成電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之一方的發光半導體範圍(4a)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之一方的發光半導體範圍(4d)之一方的主面(19)之第2配線導體層(5)，與電性連接於從配置於前述一方的第1配線導體層(2)上方之前述2個之發光半導體範圍(4a，4b)所選擇之另一方的發光半導體範圍(4b)之一方的主面(19)，且電性連接於從配置於前述另一方的第1配 線導體層(3)上方之前述2個之發光半導體範圍(4d，4e)所選擇之另一方的發光半導體範圍(4e)之一方的主面(19)之其他的第2配線導體層(5)的工程者。
TW097136467A 2007-11-09 2008-09-23 Semiconductor light emitting device and manufacturing method thereof TWI397996B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007292542A JP5125433B2 (ja) 2007-11-09 2007-11-09 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200931657A TW200931657A (en) 2009-07-16
TWI397996B true TWI397996B (zh) 2013-06-01

Family

ID=40622880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136467A TWI397996B (zh) 2007-11-09 2008-09-23 Semiconductor light emitting device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US7923738B2 (zh)
JP (1) JP5125433B2 (zh)
CN (1) CN101431092B (zh)
TW (1) TWI397996B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201017863A (en) * 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
JP5380754B2 (ja) * 2010-02-12 2014-01-08 日立金属株式会社 窒化物半導体自立基板の製造方法および窒化物半導体デバイスの製造方法
KR101650518B1 (ko) * 2010-09-13 2016-08-23 에피스타 코포레이션 발광 구조체
US20120306390A1 (en) * 2011-06-03 2012-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Architecture for Supporting Modulized Full Operation Junction Ultra High Voltage (UHV) Light Emitting Diode (LED) Device
CN102244087A (zh) * 2011-07-29 2011-11-16 贵州大学 可控功率倒装阵列led芯片及其制造方法
US9356212B2 (en) 2012-12-21 2016-05-31 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
CN104885236B (zh) 2012-12-21 2017-12-19 首尔伟傲世有限公司 发光二极管
TWI634652B (zh) * 2016-08-15 2018-09-01 趨勢照明股份有限公司 Wafer-level microdisplay with dot matrix light emitting diode light source and manufacturing method thereof
JP7054031B2 (ja) * 2020-01-31 2022-04-13 日亜化学工業株式会社 発光モジュールの製造方法
CN112885936B (zh) * 2020-12-01 2022-04-22 北京工业大学 一种透明电极结构的Micro-LED阵列及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241281A (en) * 1978-01-31 1980-12-23 Futaba Denshi Kogyo Kabushiki Kaisha Light emitting diode display device
TW364213B (en) * 1994-09-01 1999-07-11 Mitsubishi Chem Corp A semiconductor light-emitting device
TW502352B (en) * 1996-01-25 2002-09-11 Rohm Co Ltd Semiconductor light emitting element and method for making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067600A (zh) * 1973-10-15 1975-06-06
JPS6258692A (ja) * 1985-09-09 1987-03-14 Furukawa Electric Co Ltd:The 半導体発光装置の製造方法
JPH0213988A (ja) * 1988-07-01 1990-01-18 Inobeeshiyon Center Kk 多色ディスプレイとその製造方法
JP2879971B2 (ja) * 1990-11-30 1999-04-05 株式会社日立製作所 受発光複合素子
JP3691934B2 (ja) * 1996-06-17 2005-09-07 株式会社東芝 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP3492862B2 (ja) * 1996-08-29 2004-02-03 京セラ株式会社 発光ダイオードアレイの製造方法
JP3701102B2 (ja) * 1997-05-28 2005-09-28 沖電気工業株式会社 Ｌｅｄアレイ
JP4292651B2 (ja) * 1999-09-30 2009-07-08 沖電気工業株式会社 Ｌｅｄアレイチップ及びその製造方法
JP2001196629A (ja) * 2000-01-07 2001-07-19 Denso Corp 半導体発光装置及びその製造方法
JP2003094720A (ja) * 2001-09-21 2003-04-03 Ricoh Co Ltd 発光ダイオード素子アレイとそれを用いた画像形成装置、及びその発光ダイオード素子アレイの製造方法
JP2004195946A (ja) 2002-12-20 2004-07-15 Kyocera Corp 光プリンタヘッド
KR20070093271A (ko) * 2006-03-13 2007-09-18 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241281A (en) * 1978-01-31 1980-12-23 Futaba Denshi Kogyo Kabushiki Kaisha Light emitting diode display device
TW364213B (en) * 1994-09-01 1999-07-11 Mitsubishi Chem Corp A semiconductor light-emitting device
TW502352B (en) * 1996-01-25 2002-09-11 Rohm Co Ltd Semiconductor light emitting element and method for making the same

Also Published As

Publication number Publication date
JP5125433B2 (ja) 2013-01-23
TW200931657A (en) 2009-07-16
US20090121237A1 (en) 2009-05-14
CN101431092B (zh) 2012-09-19
US7923738B2 (en) 2011-04-12
JP2009123720A (ja) 2009-06-04
CN101431092A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
TWI397996B (zh) Semiconductor light emitting device and manufacturing method thereof
US7285801B2 (en) LED with series-connected monolithically integrated mesas
US8896011B2 (en) Light emitting diode
US7888670B2 (en) Nitride semiconductor light emitting device
JP5193048B2 (ja) 垂直に積層された発光ダイオードを有する発光素子
US7994523B2 (en) AC light emitting diode having improved transparent electrode structure
WO2012091042A1 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
US7453099B2 (en) Semiconductor light emitting device
US20140103388A1 (en) Light emitting diode having electrode pads
JP5549629B2 (ja) 発光素子
WO2010146808A1 (ja) 窒化ガリウム系化合物半導体発光ダイオード
US20130015465A1 (en) Nitride semiconductor light-emitting device
US8866165B2 (en) Light emitting apparatus
JP5141086B2 (ja) 半導体発光素子
WO2011071077A1 (ja) 発光素子およびその製造方法
JP2012204373A (ja) 半導体発光素子
KR20170000893A (ko) 반도체 발광소자
US7847305B2 (en) Semiconductor light emitting device
KR101087970B1 (ko) 반도체 발광소자
KR101773582B1 (ko) 고효율 발광 다이오드
KR101855202B1 (ko) 반도체 발광소자
KR101617227B1 (ko) 반도체 발광소자
KR101643688B1 (ko) 반도체 발광소자
JP2010177446A (ja) 発光素子
US20230402490A1 (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees