JP3259931B2 - 半導体発光素子および半導体表示装置 - Google Patents
半導体発光素子および半導体表示装置Info
- Publication number
- JP3259931B2 JP3259931B2 JP9028193A JP9028193A JP3259931B2 JP 3259931 B2 JP3259931 B2 JP 3259931B2 JP 9028193 A JP9028193 A JP 9028193A JP 9028193 A JP9028193 A JP 9028193A JP 3259931 B2 JP3259931 B2 JP 3259931B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- semiconductor
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カラーディスプレイ等
に用いられる可視光領域の光を出す半導体発光素子（例
えば発光ダイオード（ＬＥＤ））や、高密度光ディスク
システムにおいて半導体レーザ素子として用いられる半
導体発光素子および半導体表示装置に関するものであ
る。
に用いられる可視光領域の光を出す半導体発光素子（例
えば発光ダイオード（ＬＥＤ））や、高密度光ディスク
システムにおいて半導体レーザ素子として用いられる半
導体発光素子および半導体表示装置に関するものであ
る。
【０００２】
【従来の技術】電流注入型の半導体発光素子は、発光効
率が高いため、小型・高輝度の表示装置や、半導体レー
ザ素子等として広く用いられている。
率が高いため、小型・高輝度の表示装置や、半導体レー
ザ素子等として広く用いられている。
【０００３】従来、ｐｎ接合を用いた電流注入型の発光
素子の半導体材料としては、III−V族化合物半導体、例
えば、ガリウムひ素系（ＧａＡｓ／ＧａＡｌＡｓまたは
ＧａＡｓ／ＩｎＧａＡｌＰ）の材料がよく知られてい
る。しかし、この半導体材料は、エネルギーギャップが
小さいため、この材料を用いて作製した発光素子では、
近赤外から赤色、黄色領域の光しか得られなかった。
素子の半導体材料としては、III−V族化合物半導体、例
えば、ガリウムひ素系（ＧａＡｓ／ＧａＡｌＡｓまたは
ＧａＡｓ／ＩｎＧａＡｌＰ）の材料がよく知られてい
る。しかし、この半導体材料は、エネルギーギャップが
小さいため、この材料を用いて作製した発光素子では、
近赤外から赤色、黄色領域の光しか得られなかった。
【０００４】ところで、フルカラーディスプレイには、
緑色から青色の領域の光が得られる高効率のＬＥＤが必
要である。緑色から青色の領域に属する短波長の光を出
す半導体発光素子を得るには、よりエネルギーギャップ
の大きな材料を用いる必要がある。そのため、従来、間
接遷移型材料の炭化ケイ素（ＳｉＣ）や不純物発光を用
いるリン化ガリウム（ＧａＰ）等が用いられていた。し
かし、これらの材料は、ＧａＡｓ系の材料に比べると発
光効率が悪く、高輝度化が困難であった。また、直接遷
移型の窒化ガリウム系（ＧａＮ／ＩｎＧａＡｌＮ）材料
を用いる場合には、適当な半導体基板がなく、格子定数
は近いものの、誘電体であるサファイア基板等を用いな
ければならないので、電極の作製等が困難である。ま
た、基板とその上に積層された半導体層との間に大きな
歪みが発生するため、素子の信頼性が充分に得られなか
った。
緑色から青色の領域の光が得られる高効率のＬＥＤが必
要である。緑色から青色の領域に属する短波長の光を出
す半導体発光素子を得るには、よりエネルギーギャップ
の大きな材料を用いる必要がある。そのため、従来、間
接遷移型材料の炭化ケイ素（ＳｉＣ）や不純物発光を用
いるリン化ガリウム（ＧａＰ）等が用いられていた。し
かし、これらの材料は、ＧａＡｓ系の材料に比べると発
光効率が悪く、高輝度化が困難であった。また、直接遷
移型の窒化ガリウム系（ＧａＮ／ＩｎＧａＡｌＮ）材料
を用いる場合には、適当な半導体基板がなく、格子定数
は近いものの、誘電体であるサファイア基板等を用いな
ければならないので、電極の作製等が困難である。ま
た、基板とその上に積層された半導体層との間に大きな
歪みが発生するため、素子の信頼性が充分に得られなか
った。
【０００５】上記エネルギーギャップの大きな材料とし
ては、セレン化亜鉛系（ＺｎＳｅ／ＺｎＳuＳｅ1-u（た
だし、ｕは０以上１未満である）の材料が最も有望なも
のとして検討されている。セレン化亜鉛系材料において
は、高品質の大型基板が得られやすいＧａＡｓと、格子
定数がほぼ一致する材料を得ることが可能であり、すな
わち、ＧａＡｓと格子整合がとれるという大きな特徴が
ある。
ては、セレン化亜鉛系（ＺｎＳｅ／ＺｎＳuＳｅ1-u（た
だし、ｕは０以上１未満である）の材料が最も有望なも
のとして検討されている。セレン化亜鉛系材料において
は、高品質の大型基板が得られやすいＧａＡｓと、格子
定数がほぼ一致する材料を得ることが可能であり、すな
わち、ＧａＡｓと格子整合がとれるという大きな特徴が
ある。
【０００６】しかし、上記セレン化亜鉛系の材料におい
てＧａＡｓと格子整合がとれるという条件のもとでは、
ＳとＳｅの混晶比を変えても青色光しか得ることができ
ず、緑色発光する発光素子を得ることができない。さら
に、上記セレン化亜鉛系材料では、青色発光する条件に
おいて、活性層およびクラッド層として十分なエネルギ
ーギャップの差が得られないため、半導体レーザとして
十分に利用可能な半導体発光素子を得られない。
てＧａＡｓと格子整合がとれるという条件のもとでは、
ＳとＳｅの混晶比を変えても青色光しか得ることができ
ず、緑色発光する発光素子を得ることができない。さら
に、上記セレン化亜鉛系材料では、青色発光する条件に
おいて、活性層およびクラッド層として十分なエネルギ
ーギャップの差が得られないため、半導体レーザとして
十分に利用可能な半導体発光素子を得られない。
【０００７】活性層とクラッド層との充分なエネルギー
ギャップの差を得るために、活性層としてＧａＡｓとの
格子定数が数％ずれたＺｎＣｄＳｅを用いる方法があ
る。この場合には、発光波長がＺｎＳｅより長くなって
青緑色発光が得られる。また、上記エネルギーギャップ
の差を大きくするために、活性層としてＭｇを含むＺｎ
vＭｇ1-vＳwＳｅ1-w（ただし、ｖは０より大で１未満で
あり、ｗは０以上１未満である）を用いる方法もある。
ギャップの差を得るために、活性層としてＧａＡｓとの
格子定数が数％ずれたＺｎＣｄＳｅを用いる方法があ
る。この場合には、発光波長がＺｎＳｅより長くなって
青緑色発光が得られる。また、上記エネルギーギャップ
の差を大きくするために、活性層としてＭｇを含むＺｎ
vＭｇ1-vＳwＳｅ1-w（ただし、ｖは０より大で１未満で
あり、ｗは０以上１未満である）を用いる方法もある。
【０００８】
【発明が解決しようとする課題】しかし、活性層として
ＺｎＣｄＳｅを用いた場合には、上記エネルギーギャッ
プの差を大きくしようとすると、その格子定数がＧａＡ
ｓの格子定数から大きくずれるので、活性層の層厚設定
の自由度がなくなり、デバイス設計が困難になるという
欠点がある。また、この場合には、青色発光する素子が
得られない。
ＺｎＣｄＳｅを用いた場合には、上記エネルギーギャッ
プの差を大きくしようとすると、その格子定数がＧａＡ
ｓの格子定数から大きくずれるので、活性層の層厚設定
の自由度がなくなり、デバイス設計が困難になるという
欠点がある。また、この場合には、青色発光する素子が
得られない。
【０００９】また、活性層としてＺｎvＭｇ1-vＳwＳｅ
1-wを用いた場合には、実用上、充分なエネルギーギャ
ップの差を得ることができるものの、緑色発光する素子
を得ることができない。しかも、結晶成長の際に、VI族
原子としてＳとＳｅの２種類の原子が必要であり、両方
の混晶比を制御しなければならないので、基板上に半導
体層を成長させることが難しいという欠点がある。
1-wを用いた場合には、実用上、充分なエネルギーギャ
ップの差を得ることができるものの、緑色発光する素子
を得ることができない。しかも、結晶成長の際に、VI族
原子としてＳとＳｅの２種類の原子が必要であり、両方
の混晶比を制御しなければならないので、基板上に半導
体層を成長させることが難しいという欠点がある。
【００１０】本発明は、上記欠点を解決するためになさ
れたものであり、可視光領域内で発光でき、かつ基板と
半導体層との間に歪みを生じることがなく、しかも半導
体レーザとしても利用し得る半導体発光素子および半導
体表示装置を提供することを目的とする。
れたものであり、可視光領域内で発光でき、かつ基板と
半導体層との間に歪みを生じることがなく、しかも半導
体レーザとしても利用し得る半導体発光素子および半導
体表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明による半導体発光
素子は、ＩｎＰ基板上に、（Ｚｎ1-xＨｇx）1-yＭｇyＳ
ｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族化合物
半導体層を含む積層構造体が形成され、該半導体層の格
子定数と該基板の格子定数とがほぼ等しくされており、
そのことにより上記目的が達成される。ある実施形態で
は、前記ＩｎＰ基板が第１導電型であり、前記半導体層
が、第１導電型の（Ｚｎ1-xＨｇx）1-yＭｇyＳｅ層（０
＜ｘ＜１、０＜ｙ＜１）および第１導電型と反対の導電
型の（Ｚｎ1-xＨｇx）1-yＭｇyＳｅ層が該基板側からこ
の順に積層形成された層である。また、本発明による他
の半導体発光素子は、ＩｎＰ基板上に、（Ｚｎ 1-x Ｈ
ｇ x ） 1-y Ｍｇ y Ｓｅ層（０＜ｘ＜１、０≦ｙ＜１）によ
るII−VI族化合物半導体層を含む積層構造体が形成さ
れ、該半導体層の格子定数と該基板の格子定数とがほぼ
等しくされた半導体発光素子であって、前記ＩｎＰ基板
が第１導電型であり、前記積層構造体は、第１導電型の
（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド層（０＜ｘ＜
１、０≦ｙ＜１）、（Ｚｎ1-tＨｇt）1-zＭｇzＳｅ活性
層（０＜ｔ＜１、０≦ｚ＜ｙ）、および該第１導電型と
反対の導電型の（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド
層が該基板側からこの順に積層形成された第１の多層構
造を含んでおり、そのことにより上記目的が達成され
る。ある実施形態では、前記基板上に積層された、前記
第１の多層構造により構成される第１の発光部および第
２の発光部と、該第１の多層構造又は第２の多層構造に
より構成される第３の発光部と、を含む発光構造を有し
ており、該第２の多層構造は、前記第１導電型の（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅクラッド層（０＜ｘ＜１、０≦
ｙ＜１）、（Ｚｎ1-TＣｄT）1-zＭｇzＳｅ活性層（t＜T
＜１、０≦ｚ＜ｙ）、および該第１導電型と反対の導電
型の（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド層が該基板
側からこの順に積層形成された層構造を含んでおり、該
第１、第２及び第３の発光部のそれぞれにより発光され
る光の波長が互いに異なっている。ある実施形態では、
複数の前記発光構造が、基板上で水平方向に配列されて
いる。ある実施形態では、複数の前記発光構造が、基板
上で縦方向に配列されている。本発明による他の半導体
発光素子は、ＩｎＰ基板上またはベース基板上にＩｎＰ
層を成長してなる基板上に、（Ｚｎ1-xＨｇx）1-yＭｇy
Ｓｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族化合
物半導体層を含む積層構造体が形成され、該半導体層の
格子定数と、該ＩｎＰ基板または該ＩｎＰ層の格子定数
とがほぼ等しくされており、そのことにより上記目的が
達成される。本発明による他の半導体発光素子は、Ｉｎ
Ｐ基板上またはベース基板上にＩｎＰ層を成長してなる
基板上に、（Ｚｎ 1-x Ｈｇ x ） 1-y Ｍｇ y Ｓｅ層（０＜ｘ＜
１、０≦ｙ＜１）によるII−VI族化合物半導体層を含む
積層構造体が形成され、該半導体層の格子定数と、該Ｉ
ｎＰ基板または該ＩｎＰ層の格子定数とがほぼ等しくさ
れている半導体発光素子であって、前記ＩｎＰ基板また
はＩｎＰ層が第１導電型を有し、前記積層構造体は第１
の発光部および第２の発光部を含んでおり、該第１の発
光部は、該ＩｎＰ基板またはＩｎＰ層上の前記半導体層
による第１の発光層と、該第１の発光層上の該第１導電
型と反対の導電型の（Ｚｎ1-xaＣｄxa）1-zaＭｇzaＳｅ
（０＜xa＜１、０≦za＜1）クラッド層と、を含んでお
り、該第２の発光部は、該ＩｎＰ基板またはＩｎＰ層上
の（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ（０＜xb＜１、０
≦zb＜1）第２の発光層と、該第２の発光層上の該第１
導電型と反対の導電型の（Ｚｎ1-xbＣｄxb）1-zbＭｇzb
Ｓｅクラッド層と、を含んでおり、該第１および第２の
発光部により発光される光の波長は互いに異なってお
り、そのことにより上記目的が達成される。本発明によ
る他の半導体発光素子は、ＩｎＰ基板上またはベース基
板上にＩｎＰ層を成長してなる基板上に、（Ｚｎ1-xＨ
ｇx）1-yＭｇyＳｅ層（０＜ｘ＜１、０＜ｙ＜１）によ
るII−VI族化合物半導体層を含む積層構造体が該基板の
表面に沿って複数並設され、該半導体層の格子定数と、
該ＩｎＰ基板または該ＩｎＰ層の格子定数とがほぼ等し
くされており、そのことにより上記目的が達成される。
本発明の半導体表示装置は、前記半導体発光素子を、同
一基板上に複数有しており、そのことにより上記目的が
達成される。
素子は、ＩｎＰ基板上に、（Ｚｎ1-xＨｇx）1-yＭｇyＳ
ｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族化合物
半導体層を含む積層構造体が形成され、該半導体層の格
子定数と該基板の格子定数とがほぼ等しくされており、
そのことにより上記目的が達成される。ある実施形態で
は、前記ＩｎＰ基板が第１導電型であり、前記半導体層
が、第１導電型の（Ｚｎ1-xＨｇx）1-yＭｇyＳｅ層（０
＜ｘ＜１、０＜ｙ＜１）および第１導電型と反対の導電
型の（Ｚｎ1-xＨｇx）1-yＭｇyＳｅ層が該基板側からこ
の順に積層形成された層である。また、本発明による他
の半導体発光素子は、ＩｎＰ基板上に、（Ｚｎ 1-x Ｈ
ｇ x ） 1-y Ｍｇ y Ｓｅ層（０＜ｘ＜１、０≦ｙ＜１）によ
るII−VI族化合物半導体層を含む積層構造体が形成さ
れ、該半導体層の格子定数と該基板の格子定数とがほぼ
等しくされた半導体発光素子であって、前記ＩｎＰ基板
が第１導電型であり、前記積層構造体は、第１導電型の
（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド層（０＜ｘ＜
１、０≦ｙ＜１）、（Ｚｎ1-tＨｇt）1-zＭｇzＳｅ活性
層（０＜ｔ＜１、０≦ｚ＜ｙ）、および該第１導電型と
反対の導電型の（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド
層が該基板側からこの順に積層形成された第１の多層構
造を含んでおり、そのことにより上記目的が達成され
る。ある実施形態では、前記基板上に積層された、前記
第１の多層構造により構成される第１の発光部および第
２の発光部と、該第１の多層構造又は第２の多層構造に
より構成される第３の発光部と、を含む発光構造を有し
ており、該第２の多層構造は、前記第１導電型の（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅクラッド層（０＜ｘ＜１、０≦
ｙ＜１）、（Ｚｎ1-TＣｄT）1-zＭｇzＳｅ活性層（t＜T
＜１、０≦ｚ＜ｙ）、および該第１導電型と反対の導電
型の（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド層が該基板
側からこの順に積層形成された層構造を含んでおり、該
第１、第２及び第３の発光部のそれぞれにより発光され
る光の波長が互いに異なっている。ある実施形態では、
複数の前記発光構造が、基板上で水平方向に配列されて
いる。ある実施形態では、複数の前記発光構造が、基板
上で縦方向に配列されている。本発明による他の半導体
発光素子は、ＩｎＰ基板上またはベース基板上にＩｎＰ
層を成長してなる基板上に、（Ｚｎ1-xＨｇx）1-yＭｇy
Ｓｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族化合
物半導体層を含む積層構造体が形成され、該半導体層の
格子定数と、該ＩｎＰ基板または該ＩｎＰ層の格子定数
とがほぼ等しくされており、そのことにより上記目的が
達成される。本発明による他の半導体発光素子は、Ｉｎ
Ｐ基板上またはベース基板上にＩｎＰ層を成長してなる
基板上に、（Ｚｎ 1-x Ｈｇ x ） 1-y Ｍｇ y Ｓｅ層（０＜ｘ＜
１、０≦ｙ＜１）によるII−VI族化合物半導体層を含む
積層構造体が形成され、該半導体層の格子定数と、該Ｉ
ｎＰ基板または該ＩｎＰ層の格子定数とがほぼ等しくさ
れている半導体発光素子であって、前記ＩｎＰ基板また
はＩｎＰ層が第１導電型を有し、前記積層構造体は第１
の発光部および第２の発光部を含んでおり、該第１の発
光部は、該ＩｎＰ基板またはＩｎＰ層上の前記半導体層
による第１の発光層と、該第１の発光層上の該第１導電
型と反対の導電型の（Ｚｎ1-xaＣｄxa）1-zaＭｇzaＳｅ
（０＜xa＜１、０≦za＜1）クラッド層と、を含んでお
り、該第２の発光部は、該ＩｎＰ基板またはＩｎＰ層上
の（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ（０＜xb＜１、０
≦zb＜1）第２の発光層と、該第２の発光層上の該第１
導電型と反対の導電型の（Ｚｎ1-xbＣｄxb）1-zbＭｇzb
Ｓｅクラッド層と、を含んでおり、該第１および第２の
発光部により発光される光の波長は互いに異なってお
り、そのことにより上記目的が達成される。本発明によ
る他の半導体発光素子は、ＩｎＰ基板上またはベース基
板上にＩｎＰ層を成長してなる基板上に、（Ｚｎ1-xＨ
ｇx）1-yＭｇyＳｅ層（０＜ｘ＜１、０＜ｙ＜１）によ
るII−VI族化合物半導体層を含む積層構造体が該基板の
表面に沿って複数並設され、該半導体層の格子定数と、
該ＩｎＰ基板または該ＩｎＰ層の格子定数とがほぼ等し
くされており、そのことにより上記目的が達成される。
本発明の半導体表示装置は、前記半導体発光素子を、同
一基板上に複数有しており、そのことにより上記目的が
達成される。
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】本発明の半導体表示装置は、前記半導体発
光素子を、同一基板上に複数有し、そのことにより上記
目的が達成される。
光素子を、同一基板上に複数有し、そのことにより上記
目的が達成される。
【００２１】
【作用】本発明の半導体発光素子は、ＩｎＰ基板上に形
成される半導体層がＺｎとＳｅとを含有し、Ｃｄおよび
Ｈｇの一方または両方を含有するII-VI族化合物半導体
で形成されている。この半導体は、可視光領域内の光が
発振される混晶比の範囲内において、ＩｎＰの格子定数
とその格子定数が一致するので、ＩｎＰ基板上に格子整
合する半導体層が得られる。さらに、上記混晶比の範囲
内ににおいて、充分に大きなエネルギーギャップの差が
得られるように、異なる混晶比の半導体を選択すること
ができるので、半導体レーザとして利用し得るようなク
ラッド層および活性層が形成され得る。
成される半導体層がＺｎとＳｅとを含有し、Ｃｄおよび
Ｈｇの一方または両方を含有するII-VI族化合物半導体
で形成されている。この半導体は、可視光領域内の光が
発振される混晶比の範囲内において、ＩｎＰの格子定数
とその格子定数が一致するので、ＩｎＰ基板上に格子整
合する半導体層が得られる。さらに、上記混晶比の範囲
内ににおいて、充分に大きなエネルギーギャップの差が
得られるように、異なる混晶比の半導体を選択すること
ができるので、半導体レーザとして利用し得るようなク
ラッド層および活性層が形成され得る。
【００２２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２３】（実施例１）図１は、実施例１の半導体発
光素子の要部斜視図である。この半導体発光素子は、ｎ
型ＩｎＰ基板１００上に、ｎ型ＩｎＰバッファ層１０
１、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは
０より大で１未満であり、ｙは０以上１未満である）層
１１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層１２、ｐ型
ＩｎＰコンタクト層１３が積層形成されている。さら
に、この積層体のｎ型ＩｎＰ基板１００側にはＡｕ、Ｇ
ｅおよびＮｉからなるオーミック電極１５が、ｐ型Ｉｎ
Ｐコンタクト層１３側にはＡｕおよびＺｎからなるオー
ミック電極１４が蒸着形成されており、これらから素子
本体１６が構成されている。素子本体１６は、ｎ側のオ
ーミック電極１５を下側にしてステム２５ａ上にマウン
トされて半導体チップ２３とされ、ワイア２６によって
後述するステム２５ｂと接続されている。
光素子の要部斜視図である。この半導体発光素子は、ｎ
型ＩｎＰ基板１００上に、ｎ型ＩｎＰバッファ層１０
１、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは
０より大で１未満であり、ｙは０以上１未満である）層
１１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層１２、ｐ型
ＩｎＰコンタクト層１３が積層形成されている。さら
に、この積層体のｎ型ＩｎＰ基板１００側にはＡｕ、Ｇ
ｅおよびＮｉからなるオーミック電極１５が、ｐ型Ｉｎ
Ｐコンタクト層１３側にはＡｕおよびＺｎからなるオー
ミック電極１４が蒸着形成されており、これらから素子
本体１６が構成されている。素子本体１６は、ｎ側のオ
ーミック電極１５を下側にしてステム２５ａ上にマウン
トされて半導体チップ２３とされ、ワイア２６によって
後述するステム２５ｂと接続されている。
【００２４】上記半導体発光素子の作製方法を、図２を
参照して説明する。
参照して説明する。
【００２５】まず、ウェハー状のｎ型ＩｎＰ基板１００
上に上記した半導体層をそれぞれ積層形成する。この半
導体発光素子における半導体層の成長工程は、例えば、
以下に示すような通常の分子線エピタキシー（ＭＢＥ）
法等を用いて行うことができる。
上に上記した半導体層をそれぞれ積層形成する。この半
導体発光素子における半導体層の成長工程は、例えば、
以下に示すような通常の分子線エピタキシー（ＭＢＥ）
法等を用いて行うことができる。
【００２６】成長材料として純度９９．９９％以上の高
純度のＺｎ、Ｃｄ、Ｓｅ、Ｍｇを用い、真空にした第１
の成長室内で、３００℃程度に過熱したＩｎＰ基板１０
０上に上記材料の分子線を照射して結晶を成長させる。
ただし、基板表面には不純物が付着していることが多
く、化学的、物理的処理によっても十分にこの不純物が
除去できない場合もあるので、第１の成長室と切り離し
たり、つないだりすることのできる第２の成長室を用意
して、この中でＩｎＰ基板１００上にｎ型ＩｎＰバッフ
ァ層１０１を成長させ、真空中でこのＩｎＰ基板１００
を第１の成長室まで運んできて成長させるほうがよいこ
とが多い。第１の成長室内におけるＳｅ原子の量は、他
の３つの原子より十分多い量としておく。あらかじめＺ
ｎとＣｄの原子の割合を調製してＩｎＰ基板１００に格
子整合するようにしておき、必要に応じてＭｇを加える
ことにより、ＩｎＰ基板１００に格子整合する（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅを成長させる。この時、図１１
から理解されるように、Ｍｇの量を変えても、半導体層
の格子定数はほとんど変わらない。ドーピング材料とし
ては、ｎ型材料として塩素等、ｐ型材料として窒素等を
用いることができる。
純度のＺｎ、Ｃｄ、Ｓｅ、Ｍｇを用い、真空にした第１
の成長室内で、３００℃程度に過熱したＩｎＰ基板１０
０上に上記材料の分子線を照射して結晶を成長させる。
ただし、基板表面には不純物が付着していることが多
く、化学的、物理的処理によっても十分にこの不純物が
除去できない場合もあるので、第１の成長室と切り離し
たり、つないだりすることのできる第２の成長室を用意
して、この中でＩｎＰ基板１００上にｎ型ＩｎＰバッフ
ァ層１０１を成長させ、真空中でこのＩｎＰ基板１００
を第１の成長室まで運んできて成長させるほうがよいこ
とが多い。第１の成長室内におけるＳｅ原子の量は、他
の３つの原子より十分多い量としておく。あらかじめＺ
ｎとＣｄの原子の割合を調製してＩｎＰ基板１００に格
子整合するようにしておき、必要に応じてＭｇを加える
ことにより、ＩｎＰ基板１００に格子整合する（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅを成長させる。この時、図１１
から理解されるように、Ｍｇの量を変えても、半導体層
の格子定数はほとんど変わらない。ドーピング材料とし
ては、ｎ型材料として塩素等、ｐ型材料として窒素等を
用いることができる。
【００２７】実施例１では、半導体層の成長は以下の手
順で行われる。まず、上記第２の成長室内で、ウェハー
状のｎ型ＩｎＰ基板１００上にｎ型ＩｎＰバッファ層１
０１を成長させ、このウェハーを真空雰囲気を保ったま
ま上記第１の成長室に運び、ｎ型（Ｚｎ1-xＣｄx）1-y
ＭｇyＳｅ層１１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ
層１２を順次積層形成する。その後、上記ウェハーを真
空雰囲気中で第２の成長室内に戻し、さらにｐ型ＩｎＰ
コンタクト層１３を積層形成する。
順で行われる。まず、上記第２の成長室内で、ウェハー
状のｎ型ＩｎＰ基板１００上にｎ型ＩｎＰバッファ層１
０１を成長させ、このウェハーを真空雰囲気を保ったま
ま上記第１の成長室に運び、ｎ型（Ｚｎ1-xＣｄx）1-y
ＭｇyＳｅ層１１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ
層１２を順次積層形成する。その後、上記ウェハーを真
空雰囲気中で第２の成長室内に戻し、さらにｐ型ＩｎＰ
コンタクト層１３を積層形成する。
【００２８】ｐ型ＩｎＰコンタクト層１３を積層形成
後、上記ウェハーを第２の成長室から取り出し、ｎ型Ｉ
ｎＰ基板１００側にはＡｕ、ＧｅおよびＮｉを、ｐ型Ｉ
ｎＰコンタクト層１３側にはＡｕおよびＺｎを蒸着させ
て真空中で昇温し、それぞれオーミック電極１５、１４
を形成する。以上により図２（ａ）に示した積層体が形
成される。
後、上記ウェハーを第２の成長室から取り出し、ｎ型Ｉ
ｎＰ基板１００側にはＡｕ、ＧｅおよびＮｉを、ｐ型Ｉ
ｎＰコンタクト層１３側にはＡｕおよびＺｎを蒸着させ
て真空中で昇温し、それぞれオーミック電極１５、１４
を形成する。以上により図２（ａ）に示した積層体が形
成される。
【００２９】次に、図２（ｂ）に示すように、上記で得
られた積層体においてｐ側電極１４上にホトレジスト２
０を塗布する。その後、通常のホトリソグラフィー法に
よって、上記ホトレジスト２０を直径１００μｍ程度の
円形パターン２１を残して除去し、このパターン２１を
マスクとして用い、通常のイオンビームエッチング法
等、例えばＡｒイオンビーム２２を用いて電極６および
ｐ型ＩｎＰコンタクト層１３を除去する。エッチング終
了後、上記ウェハーは切断されて素子本体１６となり、
この素子本体１６はヒートシンクを兼ねたステム２５ａ
上にマウントされて半導体チップ２３となる。
られた積層体においてｐ側電極１４上にホトレジスト２
０を塗布する。その後、通常のホトリソグラフィー法に
よって、上記ホトレジスト２０を直径１００μｍ程度の
円形パターン２１を残して除去し、このパターン２１を
マスクとして用い、通常のイオンビームエッチング法
等、例えばＡｒイオンビーム２２を用いて電極６および
ｐ型ＩｎＰコンタクト層１３を除去する。エッチング終
了後、上記ウェハーは切断されて素子本体１６となり、
この素子本体１６はヒートシンクを兼ねたステム２５ａ
上にマウントされて半導体チップ２３となる。
【００３０】上記で得られた半導体チップ２３は、図２
（ｃ）に示されるように、ワイア２６によってステム２
５ｂに接続される。これらはポリメチルメタクリレート
等の透明な樹脂２４によってモールドされ、半導体発光
素子が形成される。
（ｃ）に示されるように、ワイア２６によってステム２
５ｂに接続される。これらはポリメチルメタクリレート
等の透明な樹脂２４によってモールドされ、半導体発光
素子が形成される。
【００３１】この実施例においては、（Ｚｎ1-xＣｄx）
1-yＭｇyＳｅ層１１、１２を、Ｍｇの混晶比ｙ＝０．０
６として（Ｚｎ0.4Ｃｄ0.6）0.94Ｍｇ0.06Ｓｅで形成し
た。上記半導体発光素子の発振波長はおよそ５５５ｎｍ
であり、緑色の発光を得た。この半導体発光素子は、発
光ダイオード素子として利用することができる。
1-yＭｇyＳｅ層１１、１２を、Ｍｇの混晶比ｙ＝０．０
６として（Ｚｎ0.4Ｃｄ0.6）0.94Ｍｇ0.06Ｓｅで形成し
た。上記半導体発光素子の発振波長はおよそ５５５ｎｍ
であり、緑色の発光を得た。この半導体発光素子は、発
光ダイオード素子として利用することができる。
【００３２】本発明に用いられる半導体は上記実施例１
で使用されたものに限らず、ＩｎＰ基板とその格子定数
がほぼ一致し、ＺｎおよびＳｅを含有し、ＣｄおよびＨ
ｇの内の一方または両方を含有するII−V族化合物半導
体が使用され得る。特に、以下の理由により、（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅないし（Ｚｎ1-xＨｇx）1-yＭ
ｇyＳｅが好適である。ただし、混晶比ｘは０より大で
１未満であり、ｙは０以上１未満である。
で使用されたものに限らず、ＩｎＰ基板とその格子定数
がほぼ一致し、ＺｎおよびＳｅを含有し、ＣｄおよびＨ
ｇの内の一方または両方を含有するII−V族化合物半導
体が使用され得る。特に、以下の理由により、（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅないし（Ｚｎ1-xＨｇx）1-yＭ
ｇyＳｅが好適である。ただし、混晶比ｘは０より大で
１未満であり、ｙは０以上１未満である。
【００３３】図１１は、ＺｎＣｄＭｇＳｅ系材料、Ｚｎ
ＨｇＭｇＳｅ系材料およびＺｎＭｇＳＳｅ系材料の格子
定数とエネルギーギャップとの関係および発光波長との
関係を表す図である。ここで、図１１に示されている値
は、全て立方晶結晶に対する値であり、特開平１−１５
７５７６号公報の図７に示されているような、六方晶結
晶に対する値は、用いていない。これは、立方晶結晶で
あるＧａＡｓ、Ｓｉ、ＩｎＰの上に成長される結晶が、
全て立方晶になるような成長条件で成長を行っているか
らである。ＺｎＭｇＳＳｅ系材料は、図１１に示すよう
に、高品質の大型基板が得られやすいＧａＡｓと格子定
数がほぼ一致する、すなわち格子整合がとれる。しか
し、ＧａＡｓと格子整合がとれる混晶比の範囲内におい
てＳとＳｅの割合を変えても、青色光しか得ることがで
きず、また、エネルギーギャップの差が大きな混晶は得
られない。さらに、VI族原子としてＳとＳｅとの２種類
の原子を必要とするので、基板上に混晶層を成長させる
ことが困難である。
ＨｇＭｇＳｅ系材料およびＺｎＭｇＳＳｅ系材料の格子
定数とエネルギーギャップとの関係および発光波長との
関係を表す図である。ここで、図１１に示されている値
は、全て立方晶結晶に対する値であり、特開平１−１５
７５７６号公報の図７に示されているような、六方晶結
晶に対する値は、用いていない。これは、立方晶結晶で
あるＧａＡｓ、Ｓｉ、ＩｎＰの上に成長される結晶が、
全て立方晶になるような成長条件で成長を行っているか
らである。ＺｎＭｇＳＳｅ系材料は、図１１に示すよう
に、高品質の大型基板が得られやすいＧａＡｓと格子定
数がほぼ一致する、すなわち格子整合がとれる。しか
し、ＧａＡｓと格子整合がとれる混晶比の範囲内におい
てＳとＳｅの割合を変えても、青色光しか得ることがで
きず、また、エネルギーギャップの差が大きな混晶は得
られない。さらに、VI族原子としてＳとＳｅとの２種類
の原子を必要とするので、基板上に混晶層を成長させる
ことが困難である。
【００３４】発光波長を長くする方法として、ＧａＡｓ
と格子定数を数％ずらせたＺｎＣｄＳｅを用いることに
より、青緑色光は得られる。しかし、この混晶は、エネ
ルギーギャップの差を大きくしようとすると、その格子
定数とＧａＡｓの格子定数のずれが数％以上と大きくな
って、結晶性が悪くなるので実用的ではない。
と格子定数を数％ずらせたＺｎＣｄＳｅを用いることに
より、青緑色光は得られる。しかし、この混晶は、エネ
ルギーギャップの差を大きくしようとすると、その格子
定数とＧａＡｓの格子定数のずれが数％以上と大きくな
って、結晶性が悪くなるので実用的ではない。
【００３５】ＩｎＰに格子整合したＺｎＣｄＭｇＳｅ
は、図１１に示したように、波長５６０ｎｍ〜４００ｎ
ｍ以下の範囲内の光、すなわち橙色から紫色の領域内の
光を得ることができる混晶比を有する。また、ＩｎＰに
格子整合したＺｎＨｇＭｇＳｅは、図１１に示したよう
に、波長８００ｎｍ以上〜５６０ｎｍの範囲内の光、す
なわち赤色から橙色の領域内の光を得ることができる混
晶比を有する。すなわち（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ
および（Ｚｎ1-xＨｇx）1-yＭｇyＳｅでは、上記混晶比
ｘ、ｙの値が、ｘは０より大で１未満の範囲内、ｙは０
以上１未満の範囲内にある場合において、ＩｎＰの格子
定数とほぼ等しい格子定数が得られる。特にｘが約０．
７である場合は、ｙが０以上１未満の全範囲においてＩ
ｎＰとほぼ格子定数が一致する。発光波長はｙが０のと
き最も長くなり、Ｚｎ1-xＣｄxＳｅでは約５６０ｎｍ
（橙色）であり、Ｚｎ1-xＨｇxＳｅでは約９９０ｎｍ
（赤外線）である。また、ｙが１に近似するほど発光波
長は短くなり、ＭｇＳｅでは約３４０ｎｍ（紫外線）で
ある。
は、図１１に示したように、波長５６０ｎｍ〜４００ｎ
ｍ以下の範囲内の光、すなわち橙色から紫色の領域内の
光を得ることができる混晶比を有する。また、ＩｎＰに
格子整合したＺｎＨｇＭｇＳｅは、図１１に示したよう
に、波長８００ｎｍ以上〜５６０ｎｍの範囲内の光、す
なわち赤色から橙色の領域内の光を得ることができる混
晶比を有する。すなわち（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ
および（Ｚｎ1-xＨｇx）1-yＭｇyＳｅでは、上記混晶比
ｘ、ｙの値が、ｘは０より大で１未満の範囲内、ｙは０
以上１未満の範囲内にある場合において、ＩｎＰの格子
定数とほぼ等しい格子定数が得られる。特にｘが約０．
７である場合は、ｙが０以上１未満の全範囲においてＩ
ｎＰとほぼ格子定数が一致する。発光波長はｙが０のと
き最も長くなり、Ｚｎ1-xＣｄxＳｅでは約５６０ｎｍ
（橙色）であり、Ｚｎ1-xＨｇxＳｅでは約９９０ｎｍ
（赤外線）である。また、ｙが１に近似するほど発光波
長は短くなり、ＭｇＳｅでは約３４０ｎｍ（紫外線）で
ある。
【００３６】ここで、ＺｎＣｄＨｇＭｇＳｅを用いても
よいが、５元素の混晶となるので、製作が困難となる。
よいが、５元素の混晶となるので、製作が困難となる。
【００３７】上記実施例では単一元素の材料のみを用い
ているが、この材料系では、ＺｎとＣｄ、ＺｎとＨｇの
混晶比は、エネルギーギャップによらず一定であるの
で、ＣｄＺｎ、ＣｄＨｇのような共晶材料を用いること
もできる。共晶材料を用いる方が、成長を制御しやすい
ので、量産性を向上させることができる。
ているが、この材料系では、ＺｎとＣｄ、ＺｎとＨｇの
混晶比は、エネルギーギャップによらず一定であるの
で、ＣｄＺｎ、ＣｄＨｇのような共晶材料を用いること
もできる。共晶材料を用いる方が、成長を制御しやすい
ので、量産性を向上させることができる。
【００３８】また、上述のように、ＩｎＰに格子整合し
たＺｎＣｄＭｇＳｅまたはＺｎＨｇＭｇＳｅは、赤色か
ら紫色の可視光で発光する混晶比を有する。この混晶比
の範囲内においては、十分に大きなエネルギーギャップ
の差が得られるように、発光層よりエネルギーギャップ
の大きな混晶比の半導体を選択することができる。この
ため、これらの半導体を用いてクラッド層と活性層を形
成すると、半導体レーザ素子として十分利用し得る可視
光半導体発光素子が得られる。
たＺｎＣｄＭｇＳｅまたはＺｎＨｇＭｇＳｅは、赤色か
ら紫色の可視光で発光する混晶比を有する。この混晶比
の範囲内においては、十分に大きなエネルギーギャップ
の差が得られるように、発光層よりエネルギーギャップ
の大きな混晶比の半導体を選択することができる。この
ため、これらの半導体を用いてクラッド層と活性層を形
成すると、半導体レーザ素子として十分利用し得る可視
光半導体発光素子が得られる。
【００３９】以上のように、本発明に用いられるＺｎＣ
ｄＨｇＳｅ系の半導体は、そのＭｇの混晶比を変えるの
みで赤色から紫色の可視光領域の光を発振する範囲にお
いて、ＩｎＰの格子定数とほぼ一致する格子定数が得ら
れるので、高品質のＩｎＰ基板を用いて可視光半導体発
光素子を作製することができる。また、制御性の悪いVI
族元素としてＳｅのみを用いるので、歩留りを向上させ
ることができる。さらに、本発明の半導体発光素子にお
いては、ＩｎＰ基板とその上に積層された半導体層とが
格子整合しているため歪みが生じない。よって、信頼性
に優れた実用性が高い半導体発光素子とすることができ
る。
ｄＨｇＳｅ系の半導体は、そのＭｇの混晶比を変えるの
みで赤色から紫色の可視光領域の光を発振する範囲にお
いて、ＩｎＰの格子定数とほぼ一致する格子定数が得ら
れるので、高品質のＩｎＰ基板を用いて可視光半導体発
光素子を作製することができる。また、制御性の悪いVI
族元素としてＳｅのみを用いるので、歩留りを向上させ
ることができる。さらに、本発明の半導体発光素子にお
いては、ＩｎＰ基板とその上に積層された半導体層とが
格子整合しているため歪みが生じない。よって、信頼性
に優れた実用性が高い半導体発光素子とすることができ
る。
【００４０】上記実施例において、（Ｚｎ1-xＣｄx）
1-yＭｇyＳｅで形成した上記層１１、１２により多くの
Ｍｇを導入した構造、例えば、ｙ＝０．３とすれば、発
光波長の短い青色発光を得ることができる。
1-yＭｇyＳｅで形成した上記層１１、１２により多くの
Ｍｇを導入した構造、例えば、ｙ＝０．３とすれば、発
光波長の短い青色発光を得ることができる。
【００４１】なお、上記実施例では、発光部が、ｎ型
（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ１１とｐ型（Ｚｎ1-xＣ
ｄx）1-yＭｇyＳｅ１２との接合部であるホモ接合構造
となっているが、一方の層を、（Ｚｎ1-xＣｄx）1-yＭ
ｇyＳｅ発光層よりも大きなエネルギーギャップを有す
る（Ｚｎ1-xＣｄx）1-y’Ｍｇy’Ｓｅ（ｙ’はｙより大
である）としたシングルヘテロ構造としてもよく、ま
た、（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ発光層を、この発光
層よりも大きなエネルギーギャップを有する（Ｚｎ1-x
Ｃｄx）1-y’Ｍｇy’Ｓｅで挟み、ダブルヘテロ構造と
してもよい。ただし、この場合には、クラッド層中のＭ
ｇが多くなるので、素子本体の切断面においてＺｎＣｄ
ＭｇＳｅ層中のＭｇが酸化されて素子本体が劣化しやす
くなる。これを防止するため、上記樹脂によるモールド
には細心の注意を要する。
（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ１１とｐ型（Ｚｎ1-xＣ
ｄx）1-yＭｇyＳｅ１２との接合部であるホモ接合構造
となっているが、一方の層を、（Ｚｎ1-xＣｄx）1-yＭ
ｇyＳｅ発光層よりも大きなエネルギーギャップを有す
る（Ｚｎ1-xＣｄx）1-y’Ｍｇy’Ｓｅ（ｙ’はｙより大
である）としたシングルヘテロ構造としてもよく、ま
た、（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ発光層を、この発光
層よりも大きなエネルギーギャップを有する（Ｚｎ1-x
Ｃｄx）1-y’Ｍｇy’Ｓｅで挟み、ダブルヘテロ構造と
してもよい。ただし、この場合には、クラッド層中のＭ
ｇが多くなるので、素子本体の切断面においてＺｎＣｄ
ＭｇＳｅ層中のＭｇが酸化されて素子本体が劣化しやす
くなる。これを防止するため、上記樹脂によるモールド
には細心の注意を要する。
【００４２】（実施例２）図３は実施例２の半導体発光
素子の要部断面図である。この半導体発光素子は、Ｉｎ
Ｐ基板３０として、ｐ型ＧａＡｓ基板３００上に通常の
ＭＯＣＶＤ法によりｐ型ＩｎＰ層３０１をエピタキシャ
ル成長したものを用いている。このｐ型ＩｎＰ基板３０
上に、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘ
は０より大で１未満であり、ｙは０以上１未満である）
層３１、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層３２が積
層形成されている。この積層体の基板３００側には、実
施例１と同様に、Ａｕ、ＧｅおよびＮｉからなるオーミ
ック電極３５が形成され、ｎ型半導体層３２側には、合
金化処理を必要としないいわゆるノンアロイ電極３４が
形成されている。
素子の要部断面図である。この半導体発光素子は、Ｉｎ
Ｐ基板３０として、ｐ型ＧａＡｓ基板３００上に通常の
ＭＯＣＶＤ法によりｐ型ＩｎＰ層３０１をエピタキシャ
ル成長したものを用いている。このｐ型ＩｎＰ基板３０
上に、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘ
は０より大で１未満であり、ｙは０以上１未満である）
層３１、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層３２が積
層形成されている。この積層体の基板３００側には、実
施例１と同様に、Ａｕ、ＧｅおよびＮｉからなるオーミ
ック電極３５が形成され、ｎ型半導体層３２側には、合
金化処理を必要としないいわゆるノンアロイ電極３４が
形成されている。
【００４３】ノンアロイ電極３４としては、白金（Ｐ
ｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）等の他にＩ
ＴＯ、ＺｎＯ等の可視光に透明な電極も使用することが
できる。この透明電極を用いる場合には、実施例１のよ
うに電極を円形にエッチングする必要がないので生産性
が向上するが、電極と半導体との間の電気抵抗が高くな
って、駆動電圧が高くなる。
ｔ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）等の他にＩ
ＴＯ、ＺｎＯ等の可視光に透明な電極も使用することが
できる。この透明電極を用いる場合には、実施例１のよ
うに電極を円形にエッチングする必要がないので生産性
が向上するが、電極と半導体との間の電気抵抗が高くな
って、駆動電圧が高くなる。
【００４４】ＧａＡｓ基板は、ＩｎＰ基板よりも大型の
ものが製作できると共に、安価であるので、経済性に優
れている。ＧａＡｓとＩｎＰとでは格子定数が異なる
が、２元混晶同士であるので成長が容易である。例え
ば、水木らがシャープ技法第４０号、ｐ．４２（１９８
８）で述べているように、成長条件やバッファー層を適
宜選択することにより、界面近傍を除いて良質の結晶を
得ることができる。
ものが製作できると共に、安価であるので、経済性に優
れている。ＧａＡｓとＩｎＰとでは格子定数が異なる
が、２元混晶同士であるので成長が容易である。例え
ば、水木らがシャープ技法第４０号、ｐ．４２（１９８
８）で述べているように、成長条件やバッファー層を適
宜選択することにより、界面近傍を除いて良質の結晶を
得ることができる。
【００４５】（実施例３）図４は実施例３の半導体発光
素子の要部断面図である。この半導体発光素子は、Ｉｎ
Ｐ基板４０として、ｎ型Ｓｉ基板４００上に通常のＭＯ
ＣＶＤ法によりｎ型ＩｎＰ層４０１をエピタキシャル成
長したものを用いている。このｎ型ＩｎＰ基板４０上
に、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは
０より大で１未満であり、ｙは０以上１未満である）層
４１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層４２が積層
形成されている。この積層体の基板３００側およびｐ型
半導体層４２側には、それぞれ電極４５、４４が形成さ
れている。
素子の要部断面図である。この半導体発光素子は、Ｉｎ
Ｐ基板４０として、ｎ型Ｓｉ基板４００上に通常のＭＯ
ＣＶＤ法によりｎ型ＩｎＰ層４０１をエピタキシャル成
長したものを用いている。このｎ型ＩｎＰ基板４０上
に、ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは
０より大で１未満であり、ｙは０以上１未満である）層
４１、ｐ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ層４２が積層
形成されている。この積層体の基板３００側およびｐ型
半導体層４２側には、それぞれ電極４５、４４が形成さ
れている。
【００４６】Ｓｉ基板は、ＩｎＰ基板よりも遥かに大口
径のものが製作できると共に、安価であるので、非常に
経済性に優れている。ＳｉとＩｎＰとでは格子定数が異
なるが、２元混晶同士であるので成長が容易である。例
えば、関らがシャープ技法第４０号、ｐ．３７（１９８
８）で述べているように、成長条件やバッファー層を適
宜選択することにより、界面近傍を除いて良質の結晶を
得ることができる。
径のものが製作できると共に、安価であるので、非常に
経済性に優れている。ＳｉとＩｎＰとでは格子定数が異
なるが、２元混晶同士であるので成長が容易である。例
えば、関らがシャープ技法第４０号、ｐ．３７（１９８
８）で述べているように、成長条件やバッファー層を適
宜選択することにより、界面近傍を除いて良質の結晶を
得ることができる。
【００４７】（実施例４）図５は実施例４の半導体発光
素子の要部斜視図である。この半導体発光素子は、ｎ型
ＩｎＰ基板５００上に、ｎ型ＩｎＰバッファ層５０１、
ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは０よ
り大で１未満であり、ｙは０以上１未満である）クラッ
ド層５１、アンドープもしくはｐ型（Ｚｎ1-tＣｄt）
1-zＭｇzＳｅ（ただし、ｔは０より大で１未満であり、
ｚは０以上ｙ未満である）活性層５２、ｐ型（Ｚｎ1-x
Ｃｄx）1-yＭｇyＳｅクラッド層５３、半導体多層構造
で構成されたバッファ層５４、ｐ型ＩｎＰコンタクト層
５５が積層形成されている。上記混晶比ｙ、ｚは、クラ
ッド層５１、５３のエネルギーギャップと活性層５４の
エネルギーギャップとの差が十分大きくなるように選択
される。なお、上記混晶比ｘ、ｔは、ほぼ同一の値であ
ることが好ましい。基板５００およびｐ型ＩｎＰコンタ
クト層５５にはそれぞれ電極５８、５７が蒸着形成され
ている。
素子の要部斜視図である。この半導体発光素子は、ｎ型
ＩｎＰ基板５００上に、ｎ型ＩｎＰバッファ層５０１、
ｎ型（Ｚｎ1-xＣｄx）1-yＭｇyＳｅ（ただし、ｘは０よ
り大で１未満であり、ｙは０以上１未満である）クラッ
ド層５１、アンドープもしくはｐ型（Ｚｎ1-tＣｄt）
1-zＭｇzＳｅ（ただし、ｔは０より大で１未満であり、
ｚは０以上ｙ未満である）活性層５２、ｐ型（Ｚｎ1-x
Ｃｄx）1-yＭｇyＳｅクラッド層５３、半導体多層構造
で構成されたバッファ層５４、ｐ型ＩｎＰコンタクト層
５５が積層形成されている。上記混晶比ｙ、ｚは、クラ
ッド層５１、５３のエネルギーギャップと活性層５４の
エネルギーギャップとの差が十分大きくなるように選択
される。なお、上記混晶比ｘ、ｔは、ほぼ同一の値であ
ることが好ましい。基板５００およびｐ型ＩｎＰコンタ
クト層５５にはそれぞれ電極５８、５７が蒸着形成され
ている。
【００４８】バッファ層５４は、ｐ型クラッド層５３と
コンタクト層５５との間の抵抗を下げるために設けられ
たもので、エネルギーギャップが徐々に変化するよう
に、（Ｚｎ1-xＣｄx）1-yＭｇyＳｅの混晶比ｙをクラッ
ド層５３側ではクラッド層の値に近く、コンタクト層５
５側では０に近くなるようにしてある。例えば、図６に
示すような、（Ｚｎ1-xＣｄx）1-yiＭｇyiＳｅ層５４ｉ
（ｉはＮ以下の正の整数）を積層した構造とすることが
できる。混晶比ｙｉは、例えば、ｙi＝ｉ×（ｙclad／
Ｎ）とする。ただし、ｙcladはクラッド層のＭｇの混晶
比を示し、Ｎはバッファ層の層数を示す。Ｎを連続的に
変化させるか、またはＮを大きくすることにより、ｐ型
クラッド層５３とコンタクト層５５との抵抗をより低減
することができるが、作製が困難になる。本実施例で
は、Ｎ＝５とした。
コンタクト層５５との間の抵抗を下げるために設けられ
たもので、エネルギーギャップが徐々に変化するよう
に、（Ｚｎ1-xＣｄx）1-yＭｇyＳｅの混晶比ｙをクラッ
ド層５３側ではクラッド層の値に近く、コンタクト層５
５側では０に近くなるようにしてある。例えば、図６に
示すような、（Ｚｎ1-xＣｄx）1-yiＭｇyiＳｅ層５４ｉ
（ｉはＮ以下の正の整数）を積層した構造とすることが
できる。混晶比ｙｉは、例えば、ｙi＝ｉ×（ｙclad／
Ｎ）とする。ただし、ｙcladはクラッド層のＭｇの混晶
比を示し、Ｎはバッファ層の層数を示す。Ｎを連続的に
変化させるか、またはＮを大きくすることにより、ｐ型
クラッド層５３とコンタクト層５５との抵抗をより低減
することができるが、作製が困難になる。本実施例で
は、Ｎ＝５とした。
【００４９】コンタクト層５５としては、ＩｎＰ層の代
わりにＨｇＳｅ層を用いてもよい。この場合には、バッ
ファ層５４を（Ｚｎ1-xＨｇx）1-yiＭｇyiＳｅ層５４ｉ
とする。
わりにＨｇＳｅ層を用いてもよい。この場合には、バッ
ファ層５４を（Ｚｎ1-xＨｇx）1-yiＭｇyiＳｅ層５４ｉ
とする。
【００５０】実施例４の半導体発光素子における上記各
層の積層方法は、上記実施例１と同様の方法を採用する
ことができ、以下のようにして行うことができる。
層の積層方法は、上記実施例１と同様の方法を採用する
ことができ、以下のようにして行うことができる。
【００５１】まず、第２の成長室でウェハー状のｎ型Ｉ
ｎＰ基板５００上にｎ型ＩｎＰバッファ層５０１を積層
した後、第１の成長室にこのウェハーを運び、ｎ型（Ｚ
ｎ1- xＣｄx）1-yＭｇyＳｅクラッド層５１、アンドープ
（Ｚｎ1-tＣｄt）1-zＭｇzＳｅ活性層５２、ｐ型（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅクラッド層５３、ＺｎＣｄＭｇ
Ｓｅバッファ層５４を順次積層形成する。このウェハー
を第２の成長室に戻し、ｐ型ＩｎＰコンタクト層５５を
積層形成する。その後、このウェハーを第２の成長室か
ら取り出し、絶縁膜５６を蒸着する。この絶縁膜５６と
しては、Ａｌ2Ｏ3、ＳｉＯ2、Ｓｉ3Ｎ4等、通常使用さ
れている膜を用いることができる。
ｎＰ基板５００上にｎ型ＩｎＰバッファ層５０１を積層
した後、第１の成長室にこのウェハーを運び、ｎ型（Ｚ
ｎ1- xＣｄx）1-yＭｇyＳｅクラッド層５１、アンドープ
（Ｚｎ1-tＣｄt）1-zＭｇzＳｅ活性層５２、ｐ型（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅクラッド層５３、ＺｎＣｄＭｇ
Ｓｅバッファ層５４を順次積層形成する。このウェハー
を第２の成長室に戻し、ｐ型ＩｎＰコンタクト層５５を
積層形成する。その後、このウェハーを第２の成長室か
ら取り出し、絶縁膜５６を蒸着する。この絶縁膜５６と
しては、Ａｌ2Ｏ3、ＳｉＯ2、Ｓｉ3Ｎ4等、通常使用さ
れている膜を用いることができる。
【００５２】この絶縁膜５６を、後述する通常のリフト
オフプロセスによってストライプ状にエッチングして除
去し、ｐ型ＩｎＰコンタクト層５５上にストライプ状の
電極５７を形成する。ｎ型ＩｎＰ基板５００側には、そ
の全面に電極材料を蒸着し、真空中等で昇温して電極５
８を形成する。
オフプロセスによってストライプ状にエッチングして除
去し、ｐ型ＩｎＰコンタクト層５５上にストライプ状の
電極５７を形成する。ｎ型ＩｎＰ基板５００側には、そ
の全面に電極材料を蒸着し、真空中等で昇温して電極５
８を形成する。
【００５３】上記リフトオフプロセスは、以下のように
行なう。まず、実施例１と同様の方法でｐ型ＩｎＰコン
タクト層５５の上にホトレジスト（図示せず）を塗布
し、通常のホトリソグラフィー法によって、このホトレ
ジストを幅１０μｍのストライプ状（６０）のパターン
に除去する。次いで、ＨＦ等の有機溶剤によってストラ
イプ状に残っているホトレジストの下の絶縁膜５６を除
去する。その後、電極材料を蒸着することによりストラ
イプ状の電極５７を形成する。
行なう。まず、実施例１と同様の方法でｐ型ＩｎＰコン
タクト層５５の上にホトレジスト（図示せず）を塗布
し、通常のホトリソグラフィー法によって、このホトレ
ジストを幅１０μｍのストライプ状（６０）のパターン
に除去する。次いで、ＨＦ等の有機溶剤によってストラ
イプ状に残っているホトレジストの下の絶縁膜５６を除
去する。その後、電極材料を蒸着することによりストラ
イプ状の電極５７を形成する。
【００５４】電極５８、５７を形成した後、上記ウェハ
ーを電極５７のストライプと直交する面５９ａ、５９ｂ
で劈開し、素子本体を得る。得られた素子本体は、ヒー
トシンクあるいはヒートシンクを兼ねたステム（図示せ
ず）にマウントされ、半導体発光素子とされる。
ーを電極５７のストライプと直交する面５９ａ、５９ｂ
で劈開し、素子本体を得る。得られた素子本体は、ヒー
トシンクあるいはヒートシンクを兼ねたステム（図示せ
ず）にマウントされ、半導体発光素子とされる。
【００５５】この実施例においては、半導体発光素子の
長さ（上記劈開面５９ａ、５９ｂの間の間隔）Ｌを１０
００μｍ程度に形成した。また、クラッド層５１および
クラッド層５３として（Ｚｎ0.3Ｃｄ0.7）0.37Ｍｇ0.63
Ｓｅを用い、活性層５２として（Ｚｎ0.3Ｃｄ0.7）0.63
Ｍｇ0.37Ｓｅを用いた。この半導体発光素子の発振波長
はおよそ４１０ｎｍ（室温）であり、青色の光を得た。
この実施例の半導体発光素子は、半導体レーザ素子とし
て利用できる。
長さ（上記劈開面５９ａ、５９ｂの間の間隔）Ｌを１０
００μｍ程度に形成した。また、クラッド層５１および
クラッド層５３として（Ｚｎ0.3Ｃｄ0.7）0.37Ｍｇ0.63
Ｓｅを用い、活性層５２として（Ｚｎ0.3Ｃｄ0.7）0.63
Ｍｇ0.37Ｓｅを用いた。この半導体発光素子の発振波長
はおよそ４１０ｎｍ（室温）であり、青色の光を得た。
この実施例の半導体発光素子は、半導体レーザ素子とし
て利用できる。
【００５６】実施例２においては、電極ストライプ型の
ダブルヘテロ構造としたが、ＳＣＨ（Separate Confine
ment Heterostructure）型、ＧＲＩＮ−ＳＣＨ（Graded
Index Separate Confinement Heterostructure）型等
のＧａＡｓ系半導体レーザ素子として用いられている他
の構造においても本発明を適用することができる。ま
た、本実施例の半導体発光素子に用いた抵抗低減用のバ
ッファ層は、他の半導体発光素子にも適用できる。
ダブルヘテロ構造としたが、ＳＣＨ（Separate Confine
ment Heterostructure）型、ＧＲＩＮ−ＳＣＨ（Graded
Index Separate Confinement Heterostructure）型等
のＧａＡｓ系半導体レーザ素子として用いられている他
の構造においても本発明を適用することができる。ま
た、本実施例の半導体発光素子に用いた抵抗低減用のバ
ッファ層は、他の半導体発光素子にも適用できる。
【００５７】本発明を適用することにより、発振される
レーザ光の集光径が最大０．４μｍ程度である半導体レ
ーザ素子を提供できる。よって、従来のＧａＡｓ系半導
体レーザ素子の集光径が最大０．８μｍ程度であること
と比較すると、集光径の上限を２５％程度小さくするこ
とができる。そのため、光ディスク記録システムの記録
密度を従来より４倍程度まで向上させることができる。
レーザ光の集光径が最大０．４μｍ程度である半導体レ
ーザ素子を提供できる。よって、従来のＧａＡｓ系半導
体レーザ素子の集光径が最大０．８μｍ程度であること
と比較すると、集光径の上限を２５％程度小さくするこ
とができる。そのため、光ディスク記録システムの記録
密度を従来より４倍程度まで向上させることができる。
【００５８】上記実施例においては、活性層を青色発光
を生じる材料を用いて形成したが、実施例１と同様、赤
外から紫外領域の発光を生じる材料を用いてもよい。
を生じる材料を用いて形成したが、実施例１と同様、赤
外から紫外領域の発光を生じる材料を用いてもよい。
【００５９】（実施例５）図７は実施例５の半導体発光
素子を示す図である。図７（ｂ）は平面図であり、
（ａ）は（ｂ）のＡ−Ａ’線断面図である。
素子を示す図である。図７（ｂ）は平面図であり、
（ａ）は（ｂ）のＡ−Ａ’線断面図である。
【００６０】この半導体発光素子において、ｎ型ＩｎＰ
基板６００上には、ｎ型ＩｎＰバッファ層６０１が形成
されている。その上に、厚み０．５μｍの（Ｚｎ1-xaＣ
ｄxa）1-zaＭｇzaＳｅ第１ｐ型層６１ａ、厚み０．１μ
ｍのｐ型（Ｚｎ1-xaＨｇxa）1- yaＭｇyaＳｅ第１発光層
６２ａ、厚み０．５μｍの（Ｚｎ1-xaＣｄxa）1-zaＭｇ
zaＳｅ第１ｎ型層６３ａが積層形成されている。その上
に、厚み０．１μｍのノンドープ（Ｚｎ1-xaＣｄxa）
1-zaＭｇzaＳｅ第１バリア層６４ａ、厚み０．５μｍの
（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ第２ｐ型層６１ｂ、
厚み０．１μｍのｐ型（Ｚｎ1-xbＨｇxb）1-ybＭｇybＳ
ｅ第２発光層６２ｂ、厚み０．５μｍの（Ｚｎ1-xbＣｄ
xb）1-zbＭｇzbＳｅ第２ｎ型層６３ｂが積層形成されて
いる。その上に、厚み０．１μｍのノンドープ（Ｚｎ
1-xbＣｄxb）1-zbＭｇzbＳｅ第２バリア層６４ｂ、厚み
０．５μｍの（Ｚｎ1-xcＣｄxc）1-zcＭｇzcＳｅ第３ｐ
型層６１ｃ、厚み０．１μｍのｐ型（Ｚｎ1-xcＨｇxc）
1-ycＭｇycＳｅ第３発光層６２ｃ、厚み０．５μｍの
（Ｚｎ1-xcＣｄxc）1-zcＭｇzcＳｅ第３ｎ型層６３ｃが
積層形成されている。ここで、ｘa、ｘb、ｘcは０以上
１未満であり、ｙa、ｙb、ｙc、ｚa、ｚb、ｚcは０以上
１以下であり、ｙa≦ｚa、ｙb≦ｚb、ｙc≦ｚcである。
また、第１ｐ型層６１ａ、第１ｎ型層６３ａ、第２ｐ型
層６１ｂ、第２ｎ型層６３ｂ、第３ｐ型層６１ｃの上
は、一部露出した状態にしてある。
基板６００上には、ｎ型ＩｎＰバッファ層６０１が形成
されている。その上に、厚み０．５μｍの（Ｚｎ1-xaＣ
ｄxa）1-zaＭｇzaＳｅ第１ｐ型層６１ａ、厚み０．１μ
ｍのｐ型（Ｚｎ1-xaＨｇxa）1- yaＭｇyaＳｅ第１発光層
６２ａ、厚み０．５μｍの（Ｚｎ1-xaＣｄxa）1-zaＭｇ
zaＳｅ第１ｎ型層６３ａが積層形成されている。その上
に、厚み０．１μｍのノンドープ（Ｚｎ1-xaＣｄxa）
1-zaＭｇzaＳｅ第１バリア層６４ａ、厚み０．５μｍの
（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ第２ｐ型層６１ｂ、
厚み０．１μｍのｐ型（Ｚｎ1-xbＨｇxb）1-ybＭｇybＳ
ｅ第２発光層６２ｂ、厚み０．５μｍの（Ｚｎ1-xbＣｄ
xb）1-zbＭｇzbＳｅ第２ｎ型層６３ｂが積層形成されて
いる。その上に、厚み０．１μｍのノンドープ（Ｚｎ
1-xbＣｄxb）1-zbＭｇzbＳｅ第２バリア層６４ｂ、厚み
０．５μｍの（Ｚｎ1-xcＣｄxc）1-zcＭｇzcＳｅ第３ｐ
型層６１ｃ、厚み０．１μｍのｐ型（Ｚｎ1-xcＨｇxc）
1-ycＭｇycＳｅ第３発光層６２ｃ、厚み０．５μｍの
（Ｚｎ1-xcＣｄxc）1-zcＭｇzcＳｅ第３ｎ型層６３ｃが
積層形成されている。ここで、ｘa、ｘb、ｘcは０以上
１未満であり、ｙa、ｙb、ｙc、ｚa、ｚb、ｚcは０以上
１以下であり、ｙa≦ｚa、ｙb≦ｚb、ｙc≦ｚcである。
また、第１ｐ型層６１ａ、第１ｎ型層６３ａ、第２ｐ型
層６１ｂ、第２ｎ型層６３ｂ、第３ｐ型層６１ｃの上
は、一部露出した状態にしてある。
【００６１】上記半導体発光素子の作製は、例えば、以
下のようにして行うことができる。まず、ＭＯＶＰＥ
（有機金属気相エピタキシー）法を用いて、基板温度を
６００℃として上記各層を成長させる。材料としては、
高純度のジエチルジンク（Ｚｎ（Ｃ2Ｈ5）２）、ジエチ
ル水銀（Ｈｇ（Ｃ2Ｈ5）２）、ジエチルカドミウム（Ｃ
ｄ（Ｃ2Ｈ5）２）、ジエチルマグネシウム（Ｍｇ（Ｃ2
Ｈ5）２）やＨ2Ｓｅ等を用いることができる。ｐ型およ
びｎ型不純物原料としては、それぞれターシャリブチル
アミン（ｔＢＮＨ2）およびヨウ素（Ｉ）を用いること
ができる。この実施例では、ｘa＝０．４６、ｘb＝ｘc
＝０．４８、ｙa＝０．３、ｙb＝０．０７、ｙc＝０．
４７、ｚa＝０、ｚb＝０．３、ｚc＝０．６として成長
を行った。
下のようにして行うことができる。まず、ＭＯＶＰＥ
（有機金属気相エピタキシー）法を用いて、基板温度を
６００℃として上記各層を成長させる。材料としては、
高純度のジエチルジンク（Ｚｎ（Ｃ2Ｈ5）２）、ジエチ
ル水銀（Ｈｇ（Ｃ2Ｈ5）２）、ジエチルカドミウム（Ｃ
ｄ（Ｃ2Ｈ5）２）、ジエチルマグネシウム（Ｍｇ（Ｃ2
Ｈ5）２）やＨ2Ｓｅ等を用いることができる。ｐ型およ
びｎ型不純物原料としては、それぞれターシャリブチル
アミン（ｔＢＮＨ2）およびヨウ素（Ｉ）を用いること
ができる。この実施例では、ｘa＝０．４６、ｘb＝ｘc
＝０．４８、ｙa＝０．３、ｙb＝０．０７、ｙc＝０．
４７、ｚa＝０、ｚb＝０．３、ｚc＝０．６として成長
を行った。
【００６２】次に、通常のフォトリソグラフィー法およ
びイオンビームエッチングを５回繰り返すことにより、
図７に示すような、第１ｐ型層６１ａ、第１ｎ型層６３
ａ、第２ｐ型層６１ｂ、第２ｎ型層６３ｂ、第３ｐ型層
６１ｃの上が一部露出したピラミッド構造を形成する。
その後、通常のフォトリソグラフィー法により、上記露
出したｎ型領域６３ａ、６３ｂ、６３ｃにそれぞれｎ側
部分電極６５ａ、６５ｂ、６５ｃを蒸着する。
びイオンビームエッチングを５回繰り返すことにより、
図７に示すような、第１ｐ型層６１ａ、第１ｎ型層６３
ａ、第２ｐ型層６１ｂ、第２ｎ型層６３ｂ、第３ｐ型層
６１ｃの上が一部露出したピラミッド構造を形成する。
その後、通常のフォトリソグラフィー法により、上記露
出したｎ型領域６３ａ、６３ｂ、６３ｃにそれぞれｎ側
部分電極６５ａ、６５ｂ、６５ｃを蒸着する。
【００６３】さらに、ｐ型領域６１ａ、６１ｂ、６１ｃ
が露出している側に、通常のスパッタ蒸着法およびフォ
トリソグラフィー法により絶縁膜６６ａ、６６ｂを形成
し、その状態で電極材料を蒸着することにより、ｐ側電
極６７を形成する。電極材料としては、ＡｌやＡｕ等を
用いることができる。電極が重なるところには、予め絶
縁膜７０、７１、７２等を通常のスパッタ蒸着法および
フォトリソグラフィー法により形成して、短絡しないよ
うにしておく。以上により半導体発光素子７１０が得ら
れる。
が露出している側に、通常のスパッタ蒸着法およびフォ
トリソグラフィー法により絶縁膜６６ａ、６６ｂを形成
し、その状態で電極材料を蒸着することにより、ｐ側電
極６７を形成する。電極材料としては、ＡｌやＡｕ等を
用いることができる。電極が重なるところには、予め絶
縁膜７０、７１、７２等を通常のスパッタ蒸着法および
フォトリソグラフィー法により形成して、短絡しないよ
うにしておく。以上により半導体発光素子７１０が得ら
れる。
【００６４】上記半導体発光素子において、ｐ側電極６
７を陽極、ｎ側電極６５ａを陰極として、ドライバー６
８ａを介して電流を注入すると、第１ｐ型層６１ａと第
１ｎ型層６３ａとで形成されるｐｎ接合を通して電流が
流れる。このため、第１発光層６２ａにおいて電子と正
孔との再結合が起こり、第１発光層６２ａの禁制帯幅に
対応したλ1＝６３０ｎｍの赤色発光が生じる。また、
ｐ側電極６７を陽極、ｎ側電極６５ｂを陰極として、ド
ライバー６８ｂを介して電流を注入すると、第２ｐ型層
６１ｂと第２ｎ型層６３ｂとで形成されるｐｎ接合を通
して電流が流れる。このため、第２発光層６２ｂにおい
て電子と正孔との再結合が起こり、第２発光層６２ｂの
禁制帯幅に対応したλ2＝５２５ｎｍの緑色発光が生じ
る。同様に、ｐ側電極６７を陽極、ｎ側電極６５ｃを陰
極として、ドライバー６８ｃを介して電流を注入する
と、第３ｐ型層６１ｃと第３ｎ型層６３ｃとで形成され
るｐｎ接合を通して電流が流れる。このため、第３発光
層６２ｃにおいて電子と正孔との再結合が起こり、第３
発光層６２ｃの禁制帯幅に対応したλ3＝４５０ｎｍの
青色発光が生じる。従って、各電極に通電する電流量を
調整することにより、任意の色の発光が可能となり、白
色、黒色を含んだフルカラー発光が可能となる。
７を陽極、ｎ側電極６５ａを陰極として、ドライバー６
８ａを介して電流を注入すると、第１ｐ型層６１ａと第
１ｎ型層６３ａとで形成されるｐｎ接合を通して電流が
流れる。このため、第１発光層６２ａにおいて電子と正
孔との再結合が起こり、第１発光層６２ａの禁制帯幅に
対応したλ1＝６３０ｎｍの赤色発光が生じる。また、
ｐ側電極６７を陽極、ｎ側電極６５ｂを陰極として、ド
ライバー６８ｂを介して電流を注入すると、第２ｐ型層
６１ｂと第２ｎ型層６３ｂとで形成されるｐｎ接合を通
して電流が流れる。このため、第２発光層６２ｂにおい
て電子と正孔との再結合が起こり、第２発光層６２ｂの
禁制帯幅に対応したλ2＝５２５ｎｍの緑色発光が生じ
る。同様に、ｐ側電極６７を陽極、ｎ側電極６５ｃを陰
極として、ドライバー６８ｃを介して電流を注入する
と、第３ｐ型層６１ｃと第３ｎ型層６３ｃとで形成され
るｐｎ接合を通して電流が流れる。このため、第３発光
層６２ｃにおいて電子と正孔との再結合が起こり、第３
発光層６２ｃの禁制帯幅に対応したλ3＝４５０ｎｍの
青色発光が生じる。従って、各電極に通電する電流量を
調整することにより、任意の色の発光が可能となり、白
色、黒色を含んだフルカラー発光が可能となる。
【００６５】上記実施例においては、赤色発光層として
（Ｚｎ1-xaＨｇxa）1-yaＭｇyaＳｅ第１発光層６２ａを
形成したが、ＩｎＰ基板よりもやや格子定数の大きな
（Ｚｎ1-xa’Ｃｄxa’）1-ya’Ｍｇya’Ｓｅ層（ただ
し、ｘa’はｘb、ｘcより大で１未満である）を形成し
てもよい。図１１から理解されるように、Ｃｄの割合を
格子定数の一致条件より増やすことにより、発光波長を
より長波長にすることができる。例えば、ｘa’＝０．
６８とすれば、発光波長を６００ｎｍ（赤色）とするこ
とができる。この時の格子定数のずれは約１％であり、
結晶性に影響を与えない層厚は、計算上約２００オング
ストローム（０．０２μｍ）となる。
（Ｚｎ1-xaＨｇxa）1-yaＭｇyaＳｅ第１発光層６２ａを
形成したが、ＩｎＰ基板よりもやや格子定数の大きな
（Ｚｎ1-xa’Ｃｄxa’）1-ya’Ｍｇya’Ｓｅ層（ただ
し、ｘa’はｘb、ｘcより大で１未満である）を形成し
てもよい。図１１から理解されるように、Ｃｄの割合を
格子定数の一致条件より増やすことにより、発光波長を
より長波長にすることができる。例えば、ｘa’＝０．
６８とすれば、発光波長を６００ｎｍ（赤色）とするこ
とができる。この時の格子定数のずれは約１％であり、
結晶性に影響を与えない層厚は、計算上約２００オング
ストローム（０．０２μｍ）となる。
【００６６】（実施例６）図８は本発明の半導体発光素
子の２次元アレーを示す模式図である。この２次元アレ
ーは、実施例５の半導体発光素子７１０を１つの基板６
１０上に２次元アレー状に並べてモノリシック化したも
のである。この構造においては、行選択信号線７４と列
選択信号線６９とを選択して活性化することにより、選
択された信号線７４と６９との交差位置に存在する素子
７１０が発光する。列選択信号線６９ａ、６９ｂ、６９
ｃへの入力割合を変化させることにより、赤、緑、青の
割合を変化させることができ、発光色を自由に選択する
ことができる。このように、本発明の半導体発光素子
は、フルカラーＬＥＤパネルに用いることができ、非常
に小型のフルカラーＬＥＤパネルを実現することができ
る。
子の２次元アレーを示す模式図である。この２次元アレ
ーは、実施例５の半導体発光素子７１０を１つの基板６
１０上に２次元アレー状に並べてモノリシック化したも
のである。この構造においては、行選択信号線７４と列
選択信号線６９とを選択して活性化することにより、選
択された信号線７４と６９との交差位置に存在する素子
７１０が発光する。列選択信号線６９ａ、６９ｂ、６９
ｃへの入力割合を変化させることにより、赤、緑、青の
割合を変化させることができ、発光色を自由に選択する
ことができる。このように、本発明の半導体発光素子
は、フルカラーＬＥＤパネルに用いることができ、非常
に小型のフルカラーＬＥＤパネルを実現することができ
る。
【００６７】（実施例７）図９は実施例７の半導体発光
素子の要部断面図である。この半導体発光素子は、ｐ型
ＩｎＰ基板８０の上に、ｐ型ＩｎＰバッファ層８１およ
びｐ型クラッド層８２が形成され、その上に２種類の積
層半導体層Ａ、Ｂが形成されている。積層半導体層Ａ
は、厚み０．１μｍの（Ｚｎ1-xa’Ｈｇxa’）1-yaＭｇ
yaＳｅ第１発光層８３、厚み０．５μｍの（Ｚｎ1-xaＣ
ｄxa）1-zaＭｇzaＳｅ第１ｎ型層８４ａからなり、積層
半導体層Ｂは、厚み０．１μｍの（Ｚｎ1-xbＣｄxb）
1-ybＭｇybＳｅ第２発光層８３ｂ、厚み０．５μｍの
（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ第２ｎ型層８４ｂか
らなる。積層半導体層Ａ、Ｂの下部の基板８０およびバ
ッファ層８１部分８７ａ、８７ｂは除去されており、そ
の部分から発光が取り出される。基板８０側にはｐ側電
極８６が形成され、積層半導体層Ａ、Ｂの上には、ｎ側
電極８５ａ、８５ｂが形成されている。
素子の要部断面図である。この半導体発光素子は、ｐ型
ＩｎＰ基板８０の上に、ｐ型ＩｎＰバッファ層８１およ
びｐ型クラッド層８２が形成され、その上に２種類の積
層半導体層Ａ、Ｂが形成されている。積層半導体層Ａ
は、厚み０．１μｍの（Ｚｎ1-xa’Ｈｇxa’）1-yaＭｇ
yaＳｅ第１発光層８３、厚み０．５μｍの（Ｚｎ1-xaＣ
ｄxa）1-zaＭｇzaＳｅ第１ｎ型層８４ａからなり、積層
半導体層Ｂは、厚み０．１μｍの（Ｚｎ1-xbＣｄxb）
1-ybＭｇybＳｅ第２発光層８３ｂ、厚み０．５μｍの
（Ｚｎ1-xbＣｄxb）1-zbＭｇzbＳｅ第２ｎ型層８４ｂか
らなる。積層半導体層Ａ、Ｂの下部の基板８０およびバ
ッファ層８１部分８７ａ、８７ｂは除去されており、そ
の部分から発光が取り出される。基板８０側にはｐ側電
極８６が形成され、積層半導体層Ａ、Ｂの上には、ｎ側
電極８５ａ、８５ｂが形成されている。
【００６８】これらの積層半導体層の混晶比は、実施例
５と同様のものとすることができる。ただし、ｐ型クラ
ッド層８２は、最もエネルギーギャップの大きい層であ
る必要があり、例えば（Ｚｎ0.3Ｃｄ0.7）0.63Ｍｇ0.37
Ｓｅとすることができる。
５と同様のものとすることができる。ただし、ｐ型クラ
ッド層８２は、最もエネルギーギャップの大きい層であ
る必要があり、例えば（Ｚｎ0.3Ｃｄ0.7）0.63Ｍｇ0.37
Ｓｅとすることができる。
【００６９】この半導体発光素子の作製は、エキシマレ
ーザを基板の一部に照射しながら、有機金属気相成長に
より成長を行う、いわゆる光励起選択成長法を用いて行
われる。基板温度を４００℃として、成長させたい領域
にのみＫｒＦエキシマレーザの波長２４８ｎｍ紫外線を
照射して、上記各層を成長させる。材料としては、高純
度のジエチルジンク（Ｚｎ（Ｃ2Ｈ5）２）、ジエチル水
銀（Ｈｇ（Ｃ2Ｈ5）２）、ジエチルカドミウム（Ｃｄ
（Ｃ2Ｈ5）２）、ジエチルマグネシウム（Ｍｇ（Ｃ
2Ｈ5）２）とＨ2Ｓｅ等を用いることができる。ｐ型お
よびｎ型不純物原料としては、実施例５と同様、それぞ
れターシャリブチルアミン（ｔＢＮＨ2）およびヨウ素
（Ｉ）を用いることができる。
ーザを基板の一部に照射しながら、有機金属気相成長に
より成長を行う、いわゆる光励起選択成長法を用いて行
われる。基板温度を４００℃として、成長させたい領域
にのみＫｒＦエキシマレーザの波長２４８ｎｍ紫外線を
照射して、上記各層を成長させる。材料としては、高純
度のジエチルジンク（Ｚｎ（Ｃ2Ｈ5）２）、ジエチル水
銀（Ｈｇ（Ｃ2Ｈ5）２）、ジエチルカドミウム（Ｃｄ
（Ｃ2Ｈ5）２）、ジエチルマグネシウム（Ｍｇ（Ｃ
2Ｈ5）２）とＨ2Ｓｅ等を用いることができる。ｐ型お
よびｎ型不純物原料としては、実施例５と同様、それぞ
れターシャリブチルアミン（ｔＢＮＨ2）およびヨウ素
（Ｉ）を用いることができる。
【００７０】この実施例において、光励起選択成長は、
例えば、以下の手順で行われる。まず、基板８０全面に
エキシマレーザ光を照射して、バッファ層８１およびｐ
型クラッド層８２を全面に成長させる。次に、材料ガス
の供給を一旦停止し、積層半導体層Ａを成長させる部分
にのみエキシマレーザ光が照射されるように、ホトマス
クを形成する。この状態で、材料ガスを再度供給するこ
とにより、赤色発光層８３ａを有する積層半導体層Ａを
成長させる。次に、同様にして、積層半導体層Ｂを成長
させる部分にのみエキシマレーザ光が照射されるよう
に、ホトマスクを形成する。この状態で、材料ガスを供
給して緑色発光層８３ｂを有する積層半導体層Ｂを成長
させる。さらに、必要に応じて青色発光層を有する積層
半導体層（図示せず）を成長させてもよい。この実施例
では、ｘa’＝０．４６、ｘa＝０．４８、ｘb＝０．４
８、ｙa＝０．３、ｙb＝０．０７、ｚa＝０、ｚb＝０．
３として成長を行った。
例えば、以下の手順で行われる。まず、基板８０全面に
エキシマレーザ光を照射して、バッファ層８１およびｐ
型クラッド層８２を全面に成長させる。次に、材料ガス
の供給を一旦停止し、積層半導体層Ａを成長させる部分
にのみエキシマレーザ光が照射されるように、ホトマス
クを形成する。この状態で、材料ガスを再度供給するこ
とにより、赤色発光層８３ａを有する積層半導体層Ａを
成長させる。次に、同様にして、積層半導体層Ｂを成長
させる部分にのみエキシマレーザ光が照射されるよう
に、ホトマスクを形成する。この状態で、材料ガスを供
給して緑色発光層８３ｂを有する積層半導体層Ｂを成長
させる。さらに、必要に応じて青色発光層を有する積層
半導体層（図示せず）を成長させてもよい。この実施例
では、ｘa’＝０．４６、ｘa＝０．４８、ｘb＝０．４
８、ｙa＝０．３、ｙb＝０．０７、ｚa＝０、ｚb＝０．
３として成長を行った。
【００７１】次に、他の実施例と同様にして電極材料を
蒸着し、通常のフォトリソグラフィー法とリフトオフ法
とを用いて、積層半導体層Ａ、Ｂの最上部のｎ型層８４
ａ、８４ｂにそれぞれｎ側電極８５ａ、８５ｂを形成す
る。また、選択エッチング法により基板８０側からｐ型
クラッド層８２に達するまで除去して、残った部分にｐ
側電極８６を蒸着する。尚、電極形成後に選択エッチン
グを行ってもよい。
蒸着し、通常のフォトリソグラフィー法とリフトオフ法
とを用いて、積層半導体層Ａ、Ｂの最上部のｎ型層８４
ａ、８４ｂにそれぞれｎ側電極８５ａ、８５ｂを形成す
る。また、選択エッチング法により基板８０側からｐ型
クラッド層８２に達するまで除去して、残った部分にｐ
側電極８６を蒸着する。尚、電極形成後に選択エッチン
グを行ってもよい。
【００７２】この半導体発光素子において、ｐ側電極８
６を陽極、ｎ側電極８５ａを陰極として電流を注入する
と、第１ｐ型層８４ａとｎ型クラッド層８２とで形成さ
れるｐｎ接合を通して電流が流れる。このため、第１発
光層８３ａにおいて電子と正孔との再結合が起こり、第
１発光層８３ａの禁制帯幅に対応したλ1＝６３０ｎｍ
の赤色発光が生じる。また、ｐ側電極８６を陽極、ｎ側
電極８５ｂを陰極として電流を注入すると、第２ｐ型層
８４ｂとｎ型クラッド層８２とで形成されるｐｎ接合を
通して電流が流れる。このため、第２発光層８３ｂにお
いて電子と正孔との再結合が起こり、第２発光層８３ｂ
の禁制帯幅に対応したλ2＝５２５ｎｍの緑色発光が生
じる。青色発光層が形成されている場合にも同様に選択
的に発光させることができる。従って、各電極に通電す
る電流量を調整することにより、実施例５と同様に任意
の色の発光が可能となり、白色、黒色を含んだフルカラ
ー発光が可能となる。
６を陽極、ｎ側電極８５ａを陰極として電流を注入する
と、第１ｐ型層８４ａとｎ型クラッド層８２とで形成さ
れるｐｎ接合を通して電流が流れる。このため、第１発
光層８３ａにおいて電子と正孔との再結合が起こり、第
１発光層８３ａの禁制帯幅に対応したλ1＝６３０ｎｍ
の赤色発光が生じる。また、ｐ側電極８６を陽極、ｎ側
電極８５ｂを陰極として電流を注入すると、第２ｐ型層
８４ｂとｎ型クラッド層８２とで形成されるｐｎ接合を
通して電流が流れる。このため、第２発光層８３ｂにお
いて電子と正孔との再結合が起こり、第２発光層８３ｂ
の禁制帯幅に対応したλ2＝５２５ｎｍの緑色発光が生
じる。青色発光層が形成されている場合にも同様に選択
的に発光させることができる。従って、各電極に通電す
る電流量を調整することにより、実施例５と同様に任意
の色の発光が可能となり、白色、黒色を含んだフルカラ
ー発光が可能となる。
【００７３】この実施例の半導体発光素子は、基板８０
側からｎ型クラッド層８２まで除去して除去部８７ａ、
８７ｂから発光λ1、λ2を取り出す構成となっている。
除去部周辺に残された基板８０部分は、隣接する発光部
からの発光が混ざり合うのを防ぐのに役立つ。
側からｎ型クラッド層８２まで除去して除去部８７ａ、
８７ｂから発光λ1、λ2を取り出す構成となっている。
除去部周辺に残された基板８０部分は、隣接する発光部
からの発光が混ざり合うのを防ぐのに役立つ。
【００７４】（実施例８）図１０は実施例８の半導体表
示装置の模式図である。この半導体表示装置は、実施例
７の半導体発光素子を２次元アレー状に並べてモノリシ
ック化し、ＴＦＴ（Thin Film Transister）や信号線等
を設けたガラス基板９０に実装した、フルカラーＬＥＤ
表示装置である。
示装置の模式図である。この半導体表示装置は、実施例
７の半導体発光素子を２次元アレー状に並べてモノリシ
ック化し、ＴＦＴ（Thin Film Transister）や信号線等
を設けたガラス基板９０に実装した、フルカラーＬＥＤ
表示装置である。
【００７５】この半導体表示装置は、２次元半導体発光
素子アレー９１０と電極パターンが形成されたガラス基
板９００とから構成される。
素子アレー９１０と電極パターンが形成されたガラス基
板９００とから構成される。
【００７６】２次元半導体発光素子アレー９１０は、実
施例７の半導体発光素子を２次元アレー状に並べたもの
であり、１方向に行選択を行うために、電極分離溝９１
１が設けられている。分離されたｐ型電極９２は、行選
択信号線として用いられる。この図において、半導体発
光素子は、図９と上下を逆にして表されている。
施例７の半導体発光素子を２次元アレー状に並べたもの
であり、１方向に行選択を行うために、電極分離溝９１
１が設けられている。分離されたｐ型電極９２は、行選
択信号線として用いられる。この図において、半導体発
光素子は、図９と上下を逆にして表されている。
【００７７】ガラス基板９００は、ガラス板９０上に、
ＣＯＭ（またはアース線）９１、列選択信号線９３ａ、
９３ｂ、９３ｃ、各半導体発光素子を駆動するためのＴ
ＦＴ９４ａ、９４ｂ、９４ｃが、通常の蒸着、エッチン
グ、フォトリソグラフィー等の技術を用いて形成されて
いる。また、配線が交差する部分には、適宜絶縁膜（図
示せず）が形成されている。半導体発光素子アレー９１
０の各ｎ型電極と接触する部分には電極パッド９５ａ、
９５ｂ、９５ｃが設けられ、ハンダバンプ等によりｎ型
電極と、列選択信号線９３ａ、９３ｂ、９３ｃとを電気
的に接続している。
ＣＯＭ（またはアース線）９１、列選択信号線９３ａ、
９３ｂ、９３ｃ、各半導体発光素子を駆動するためのＴ
ＦＴ９４ａ、９４ｂ、９４ｃが、通常の蒸着、エッチン
グ、フォトリソグラフィー等の技術を用いて形成されて
いる。また、配線が交差する部分には、適宜絶縁膜（図
示せず）が形成されている。半導体発光素子アレー９１
０の各ｎ型電極と接触する部分には電極パッド９５ａ、
９５ｂ、９５ｃが設けられ、ハンダバンプ等によりｎ型
電極と、列選択信号線９３ａ、９３ｂ、９３ｃとを電気
的に接続している。
【００７８】ＴＦＴ９４ａ、９４ｂ、９４ｃとしては、
アモルファスシリコン製ｎｐｎトランジスタ等を用いる
ことができる。ＣＯＭ９１、列選択信号線９３ａ、９３
ｂ、９３ｃ、電極パッド９５ａ、９５ｂ、９５ｃ等とし
ては、Ａｌ、Ａｕ等の導電性金属を用いることができ
る。また、絶縁膜としては、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2
Ｏ3等を用いることができる。
アモルファスシリコン製ｎｐｎトランジスタ等を用いる
ことができる。ＣＯＭ９１、列選択信号線９３ａ、９３
ｂ、９３ｃ、電極パッド９５ａ、９５ｂ、９５ｃ等とし
ては、Ａｌ、Ａｕ等の導電性金属を用いることができ
る。また、絶縁膜としては、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2
Ｏ3等を用いることができる。
【００７９】ＴＦＴ９４ａ、９４ｂ、９４ｃのコレクタ
側は、電極パッド９５ａ、９５ｂ、９５ｃと接触し、ベ
ースは列選択信号線９３ａ、９３ｂ、９３ｃと接触し、
エミッタ側はＣＯＭ９１に接触しており、個々の半導体
発光素子を独立して駆動することができる。また、行選
択信号線は９２は、実施例８と同様に、素子外部に設け
られたドライバーにより駆動することができる。
側は、電極パッド９５ａ、９５ｂ、９５ｃと接触し、ベ
ースは列選択信号線９３ａ、９３ｂ、９３ｃと接触し、
エミッタ側はＣＯＭ９１に接触しており、個々の半導体
発光素子を独立して駆動することができる。また、行選
択信号線は９２は、実施例８と同様に、素子外部に設け
られたドライバーにより駆動することができる。
【００８０】この半導体表示装置は、行選択信号線９２
と列選択信号線９３ａ、９３ｂ、９３ｃとを選択して活
性化することにより、選択された行選択信号線および列
選択信号線の両方に接続された半導体発光素子が発光す
る。列選択信号線９３ａ、９３ｂ、９３ｃへの入力を変
化させることにより、赤、緑、青の割合を変化させるこ
とができ、発光色を自由に選択することができる。この
半導体表示装置は、外部駆動回路を少なくすることがで
きるので、小型で高密度のフルカラーＬＥＤ表示装置を
実現することができる。
と列選択信号線９３ａ、９３ｂ、９３ｃとを選択して活
性化することにより、選択された行選択信号線および列
選択信号線の両方に接続された半導体発光素子が発光す
る。列選択信号線９３ａ、９３ｂ、９３ｃへの入力を変
化させることにより、赤、緑、青の割合を変化させるこ
とができ、発光色を自由に選択することができる。この
半導体表示装置は、外部駆動回路を少なくすることがで
きるので、小型で高密度のフルカラーＬＥＤ表示装置を
実現することができる。
【００８１】
【発明の効果】以上の説明から明らかなように、本発明
によれば赤色から紫色の可視光領域において、高輝度で
かつ高効率の発光を得られる半導体発光素子を得ること
ができる。また、赤色から紫色の可視光領域の光を高効
率で発振することができる半導体レーザ素子を提供する
ことができる。
によれば赤色から紫色の可視光領域において、高輝度で
かつ高効率の発光を得られる半導体発光素子を得ること
ができる。また、赤色から紫色の可視光領域の光を高効
率で発振することができる半導体レーザ素子を提供する
ことができる。
【００８２】よって、本発明の半導体発光素子を用いる
ことによって、フルカラー発光ディスプレーを実現で
き、また、光ディスクシステム、光磁気記録ディスクシ
ステム等の高密度化を実現できる。
ことによって、フルカラー発光ディスプレーを実現で
き、また、光ディスクシステム、光磁気記録ディスクシ
ステム等の高密度化を実現できる。
【００８３】また、本発明においては、高品質のＩｎＰ
基板が用いられ、しかも、この基板とその上に積層され
た半導体層との間に歪みが生じることもないため、高品
質の半導体発光素子を提供することができる。さらに、
ＺｎＣｄＭｇＳｅ系およびＺｎＨｇＭｇＳｅ系の半導体
は、VI族原子としてＳｅ１種類のみが含有されるので、
容易に半導体層を成長させて、半導体発光素子を製造す
ることができる。
基板が用いられ、しかも、この基板とその上に積層され
た半導体層との間に歪みが生じることもないため、高品
質の半導体発光素子を提供することができる。さらに、
ＺｎＣｄＭｇＳｅ系およびＺｎＨｇＭｇＳｅ系の半導体
は、VI族原子としてＳｅ１種類のみが含有されるので、
容易に半導体層を成長させて、半導体発光素子を製造す
ることができる。
【００８４】この半導体層を同一のＩｎＰ基板上に複数
積層形成し、または基板の表面に沿って複数並設するこ
とにより、小型で高密度のフルカラーＬＥＤ表示装置を
実現することができる。
積層形成し、または基板の表面に沿って複数並設するこ
とにより、小型で高密度のフルカラーＬＥＤ表示装置を
実現することができる。
【図１】本発明の実施例１の半導体発光素子の要部を示
す斜視図である。
す斜視図である。
【図２】実施例１の半導体発光素子の製造工程を示す概
略図である。
略図である。
【図３】本発明の実施例２の半導体発光素子の要部を示
す断面図である。
す断面図である。
【図４】本発明の実施例３の半導体発光素子の要部を示
す断面図である。
す断面図である。
【図５】本発明の実施例４の半導体発光素子の要部を示
す斜視図である。
す斜視図である。
【図６】実施例４の半導体発光素子のバッファ層の構造
を示す断面図である。
を示す断面図である。
【図７】（ａ）は（ｂ）のＡ−Ａ’線断面図であり、
（ｂ）は本発明の実施例５の半導体発光素子の要部を示
す平面図である。
（ｂ）は本発明の実施例５の半導体発光素子の要部を示
す平面図である。
【図８】実施例６の２次元半導体発光素子アレーを示す
模式図である。
模式図である。
【図９】本発明の実施例７の半導体発光素子の要部を示
す断面図である。
す断面図である。
【図１０】本発明の実施例８の半導体表示装置の要部を
示す斜視図である。
示す斜視図である。
【図１１】ＺｎＣｄＭｇＳｅ系材料、ＺｎＨｇＭｇＳｅ
系材料およびＺｎＭｇＳＳｅ系材料の格子定数とエネル
ギーギャップとの関係および発光波長との関係を表す図
である。
系材料およびＺｎＭｇＳＳｅ系材料の格子定数とエネル
ギーギャップとの関係および発光波長との関係を表す図
である。
１００、５００、６００ ｎ型ＩｎＰ基板 ８０ ｐ型ＩｎＰ基板 ３００ ｐ型ＧａＡｓ基板 ４００ ｎ型Ｓｉ基板 １０１、５０１、６０１ ｎ型ＩｎＰバッファ層 １１、３２、４１ ｎ型層 １２、３１、４２ ｐ型層 １３、５５ ｐ型ＩｎＰコンタクト層 ３０１ ｐ型ＩｎＰ層 ４０１ ｎ型ＩｎＰ層 ５１、６１ａ、６１ｂ、６１ｃ、８４ａ、８４ｂ ｎ型
クラッド層 ５２、６２ａ、６２ｂ、６２ｃ、８３ａ、８３ｂ アン
ドープまたはｐ型活性層 ５３、６３ａ、６３ｂ、６３ｃ、８２ ｐ型クラッド層 ５４ バッファ層 ６４ａ、６４ｂ バリア層 ９４ａ、９４ｂ、９４ｃ ＴＦＴ
クラッド層 ５２、６２ａ、６２ｂ、６２ｃ、８３ａ、８３ｂ アン
ドープまたはｐ型活性層 ５３、６３ａ、６３ｂ、６３ｃ、８２ ｐ型クラッド層 ５４ バッファ層 ６４ａ、６４ｂ バリア層 ９４ａ、９４ｂ、９４ｃ ＴＦＴ
Claims (10)
- 【請求項１】 ＩｎＰ基板上に、（Ｚｎ1-xＨｇx）1-y
ＭｇyＳｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI
族化合物半導体層を含む積層構造体が形成され、該半導
体層の格子定数と該基板の格子定数とがほぼ等しくされ
ている半導体発光素子。 - 【請求項２】 前記ＩｎＰ基板が第１導電型であり、前
記半導体層が、第１導電型の（Ｚｎ1-xＨｇx）1-yＭｇy
Ｓｅ層（０＜ｘ＜１、０＜ｙ＜１）および第１導電型と
反対の導電型の（Ｚｎ1-xＨｇx）1-yＭｇyＳｅ層が該基
板側からこの順に積層形成された層である請求項１記載
の半導体発光素子。 - 【請求項３】 ＩｎＰ基板上に、（Ｚｎ 1-x Ｈｇ x ） 1-y
Ｍｇ y Ｓｅ層（０＜ｘ＜１、０≦ｙ＜１）によるII−VI
族化合物半導体層を含む積層構造体が形成され、該半導
体層の格子定数と該基板の格子定数とがほぼ等しくされ
た半導体発光素子であって、 前記ＩｎＰ基板が第１導電型であり、前記積層構造体は、 第１導電型の （Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッド層
（０＜ｘ＜１、０≦ｙ＜１）、 （Ｚｎ1-tＨｇt）1-zＭｇzＳｅ活性層（０＜ｔ＜１、０
≦ｚ＜ｙ）、および該第１導電型と反対の導電型の（Ｚ
ｎ1-xＣｄx）1-yＭｇyＳｅクラッド層が該基板側からこ
の順に積層形成された第１の多層構造を含んでいる、半
導体発光素子。 - 【請求項４】 前記基板上に積層された、前記第１の多
層構造により構成される第１の発光部および第２の発光
部と、該第１の多層構造又は第２の多層構造により構成
される第３の発光部と、を含む発光構造を有しており、 該第２の多層構造は、 前記第１導電型の（Ｚｎ1-xＣｄx）1-yＭｇyＳｅクラッ
ド層（０＜ｘ＜１、０≦ｙ＜１）、 （Ｚｎ1-TＣｄT）1-zＭｇzＳｅ活性層（t＜T＜１、０≦
ｚ＜ｙ）、および該第１導電型と反対の導電型の（Ｚｎ
1-xＣｄx）1-yＭｇyＳｅクラッド層が該基板側からこの
順に積層形成された層構造を含んでおり、 該第１、第２及び第３の発光部のそれぞれにより発光さ
れる光の波長が互いに異なっている、請求項３記載の半
導体発光素子。 - 【請求項５】 複数の前記発光構造が、基板上で水平方
向に配列されている、請求項４記載の半導体発光素子。 - 【請求項６】 複数の前記発光構造が、基板上で縦方向
に配列されている、請求項４記載の半導体発光素子。 - 【請求項７】 ＩｎＰ基板上またはベース基板上にＩｎ
Ｐ層を成長してなる基板上に、（Ｚｎ1-xＨｇx）1-yＭ
ｇyＳｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族
化合物半導体層を含む積層構造体が形成され、該半導体
層の格子定数と、該ＩｎＰ基板または該ＩｎＰ層の格子
定数とがほぼ等しくされている半導体発光素子。 - 【請求項８】 ＩｎＰ基板上またはベース基板上にＩｎ
Ｐ層を成長してなる基板上に、（Ｚｎ 1-x Ｈｇ x ） 1-y Ｍ
ｇ y Ｓｅ層（０＜ｘ＜１、０≦ｙ＜１）によるII−VI族
化合物半導体層を含む積層構造体が形成され、該半導体
層の格子定数と、該ＩｎＰ基板または該ＩｎＰ層の格子
定数とがほぼ等しくされている半導体発光素子であっ
て、 前記ＩｎＰ基板またはＩｎＰ層が第１導電型を有し、前
記積層構造体は第１の発光部および第２の発光部を含ん
でおり、 該第１の発光部は、 該ＩｎＰ基板またはＩｎＰ層上の前記半導体層による第
１の発光層と、 該第１の発光層上の該第１導電型と反対の導電型の（Ｚ
ｎ1-xaＣｄxa）1-zaＭｇzaＳｅ（０＜xa＜１、０≦za＜
1）クラッド層と、を含んでおり、 該第２の発光部は、 該ＩｎＰ基板またはＩｎＰ層上の（Ｚｎ1-xbＣｄxb）
1-zbＭｇzbＳｅ（０＜xb＜１、０≦zb＜1）第２の発光
層と、 該第２の発光層上の該第１導電型と反対の導電型の（Ｚ
ｎ1-xbＣｄxb）1-zbＭｇzbＳｅクラッド層と、を含んで
おり、 該第１および第２の発光部により発光される光の波長は
互いに異なっている、半導体発光素子。 - 【請求項９】 ＩｎＰ基板上またはベース基板上にＩｎ
Ｐ層を成長してなる基板上に、（Ｚｎ1-xＨｇx）1-yＭ
ｇyＳｅ層（０＜ｘ＜１、０＜ｙ＜１）によるII−VI族
化合物半導体層を含む積層構造体が該基板の表面に沿っ
て複数並設され、該半導体層の格子定数と、該ＩｎＰ基
板または該ＩｎＰ層の格子定数とがほぼ等しくされてい
る半導体発光素子。 - 【請求項１０】 請求項７から９のいずれかに記載の半
導体発光素子を、同一基板上に複数有する半導体表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9028193A JP3259931B2 (ja) | 1992-04-17 | 1993-04-16 | 半導体発光素子および半導体表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-98170 | 1992-04-17 | ||
| JP9817092 | 1992-04-17 | ||
| JP9028193A JP3259931B2 (ja) | 1992-04-17 | 1993-04-16 | 半導体発光素子および半導体表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613655A JPH0613655A (ja) | 1994-01-21 |
| JP3259931B2 true JP3259931B2 (ja) | 2002-02-25 |
Family
ID=26431779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9028193A Expired - Fee Related JP3259931B2 (ja) | 1992-04-17 | 1993-04-16 | 半導体発光素子および半導体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259931B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102498A1 (ja) | 2006-03-06 | 2007-09-13 | Tokyo University Of Science Educational Foundation Administrative Organization | 沸騰冷却方法、沸騰冷却装置および流路構造体並びにその応用製品 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11154774A (ja) * | 1997-08-05 | 1999-06-08 | Canon Inc | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 |
| JP2007095844A (ja) * | 2005-09-27 | 2007-04-12 | Oki Data Corp | 半導体発光複合装置 |
| KR102256632B1 (ko) * | 2015-01-21 | 2021-05-26 | 엘지이노텍 주식회사 | 발광 소자 및 이를 제조하는 전자 빔 증착 장치 |
| US11527519B2 (en) | 2017-11-27 | 2022-12-13 | Seoul Viosys Co., Ltd. | LED unit for display and display apparatus having the same |
| US10892297B2 (en) | 2017-11-27 | 2021-01-12 | Seoul Viosys Co., Ltd. | Light emitting diode (LED) stack for a display |
| US11282981B2 (en) | 2017-11-27 | 2022-03-22 | Seoul Viosys Co., Ltd. | Passivation covered light emitting unit stack |
| US10892296B2 (en) | 2017-11-27 | 2021-01-12 | Seoul Viosys Co., Ltd. | Light emitting device having commonly connected LED sub-units |
| CN111312701A (zh) * | 2017-11-27 | 2020-06-19 | 首尔伟傲世有限公司 | 发光堆叠件和照明装置 |
| US10748881B2 (en) | 2017-12-05 | 2020-08-18 | Seoul Viosys Co., Ltd. | Light emitting device with LED stack for display and display apparatus having the same |
| US10886327B2 (en) | 2017-12-14 | 2021-01-05 | Seoul Viosys Co., Ltd. | Light emitting stacked structure and display device having the same |
| US11552057B2 (en) | 2017-12-20 | 2023-01-10 | Seoul Viosys Co., Ltd. | LED unit for display and display apparatus having the same |
| US11522006B2 (en) | 2017-12-21 | 2022-12-06 | Seoul Viosys Co., Ltd. | Light emitting stacked structure and display device having the same |
| US11552061B2 (en) | 2017-12-22 | 2023-01-10 | Seoul Viosys Co., Ltd. | Light emitting device with LED stack for display and display apparatus having the same |
| US11114499B2 (en) | 2018-01-02 | 2021-09-07 | Seoul Viosys Co., Ltd. | Display device having light emitting stacked structure |
| US10784240B2 (en) | 2018-01-03 | 2020-09-22 | Seoul Viosys Co., Ltd. | Light emitting device with LED stack for display and display apparatus having the same |
| US11508876B2 (en) * | 2018-12-31 | 2022-11-22 | Seoul Viosys Co., Ltd. | Light emitting device package and display device having the same |
| WO2020257391A1 (en) | 2019-06-19 | 2020-12-24 | Hong Kong Beida Jade Bird Display Limited | Systems and methods for coaxial multi-color led |
| EP4162481A1 (en) | 2020-06-03 | 2023-04-12 | Jade Bird Display (Shanghai) Limited | Systems and methods for multi-color led pixel unit with vertical light emission |
| WO2021247894A1 (en) | 2020-06-03 | 2021-12-09 | Jade Bird Display (shanghai) Limited | Systems and methods for multi-color led pixel unit with horizontal light emission |
-
1993
- 1993-04-16 JP JP9028193A patent/JP3259931B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102498A1 (ja) | 2006-03-06 | 2007-09-13 | Tokyo University Of Science Educational Foundation Administrative Organization | 沸騰冷却方法、沸騰冷却装置および流路構造体並びにその応用製品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613655A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259931B2 (ja) | 半導体発光素子および半導体表示装置 | |
| US5838029A (en) | GaN-type light emitting device formed on a silicon substrate | |
| US20020136932A1 (en) | GaN-based light emitting device | |
| US20020014631A1 (en) | Semiconductor light emitting device | |
| US20020139984A1 (en) | Semiconductor light emitting element | |
| JPH10242584A (ja) | 半導体発光素子 | |
| JP2002134786A (ja) | 窒化物半導体発光素子 | |
| US6794211B2 (en) | Light emitting diode and method of fabricating thereof | |
| JPH0897468A (ja) | 半導体発光素子 | |
| JP3332127B2 (ja) | 半導体素子 | |
| JP5542689B2 (ja) | 結合界面を有する発光デバイス | |
| JP3602856B2 (ja) | 半導体発光素子およびその製法 | |
| US6433364B2 (en) | Semiconductor light emitting device capable of increasing light emitting efficiency | |
| US20020126719A1 (en) | Semiconductor photonic device | |
| JP2000286506A (ja) | ＧａＮ系発光素子 | |
| US6497944B1 (en) | Light-emitting device comprising a gallium-nitride-group compound-semiconductor | |
| JP4024463B2 (ja) | 半導体発光素子の製造方法 | |
| JP2866527B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP2003017741A (ja) | ＧａＮ系発光素子 | |
| JP2003008058A (ja) | ＡｌＧａＩｎＰエピタキシャルウエーハ及びそれを製造する方法並びにそれを用いた半導体発光素子 | |
| JP3005115B2 (ja) | 半導体発光素子 | |
| JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH05347432A (ja) | 半導体発光素子 | |
| JPH1065214A (ja) | 半導体発光素子の製造方法 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |