JP2866527B2 - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法Info
- Publication number
- JP2866527B2 JP2866527B2 JP11632192A JP11632192A JP2866527B2 JP 2866527 B2 JP2866527 B2 JP 2866527B2 JP 11632192 A JP11632192 A JP 11632192A JP 11632192 A JP11632192 A JP 11632192A JP 2866527 B2 JP2866527 B2 JP 2866527B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- type
- semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カラーディスプレー等
に用いられる波長５６０ｎｍから４５０ｎｍ程度の緑色
から青色の光を出す半導体発光装置、例えば発光ダイオ
ード（ＬＥＤ）や、高密度光ディスクシステムにおいて
半導体レーザ装置等として用いられる半導体発光装置及
びその製造方法に関するものである。
に用いられる波長５６０ｎｍから４５０ｎｍ程度の緑色
から青色の光を出す半導体発光装置、例えば発光ダイオ
ード（ＬＥＤ）や、高密度光ディスクシステムにおいて
半導体レーザ装置等として用いられる半導体発光装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】電流注入型の半導体発光装置は、発光効
率が高いため、小型、高輝度の表示装置や、半導体レー
ザ装置等として広く用いられている。
率が高いため、小型、高輝度の表示装置や、半導体レー
ザ装置等として広く用いられている。
【０００３】従来、ｐｎ接合を用いた電流注入型の発光
装置の半導体材料としては、III−Ｖ族化合物半導体、
例えば、ガリウムひ素系（ＧａＡｓ／ＧａＡｌＡｓ、ま
たはＧａＡｓ／ＩｎＧａＡｌＰ）の材料がよく知られて
いる。しかし、この半導体材料では、エネルギーギャッ
プが小さいため、この材料を用いて作製した発光装置で
は、近赤外から赤色、黄色領域の光しか得られなかっ
た。
装置の半導体材料としては、III−Ｖ族化合物半導体、
例えば、ガリウムひ素系（ＧａＡｓ／ＧａＡｌＡｓ、ま
たはＧａＡｓ／ＩｎＧａＡｌＰ）の材料がよく知られて
いる。しかし、この半導体材料では、エネルギーギャッ
プが小さいため、この材料を用いて作製した発光装置で
は、近赤外から赤色、黄色領域の光しか得られなかっ
た。
【０００４】ところで、フルカラーディスプレーには緑
色から青色の領域内の光が得られる高効率の発光ダイオ
ードが必要である。
色から青色の領域内の光が得られる高効率の発光ダイオ
ードが必要である。
【０００５】緑色から青色の領域内に属する短波長の光
を出す半導体発光装置を得るには、よりエネルギーギャ
ップの大きな材料を用いる必要がある。そのため従来で
は、間接遷移型材料の炭化ケイ素（ＳｉＣ）や不純物発
光を用いるリン化ガリウム（ＧａＰ）等が用いられてい
た。しかし、これらの材料はガリウムひ素系の材料に比
べると発光効率が悪く、高輝度化が難しい。
を出す半導体発光装置を得るには、よりエネルギーギャ
ップの大きな材料を用いる必要がある。そのため従来で
は、間接遷移型材料の炭化ケイ素（ＳｉＣ）や不純物発
光を用いるリン化ガリウム（ＧａＰ）等が用いられてい
た。しかし、これらの材料はガリウムひ素系の材料に比
べると発光効率が悪く、高輝度化が難しい。
【０００６】また、直接遷移型の窒化ガリウム系（Ｇａ
Ｎ／ＩｎＧａＡｌＮ）材料を用いる場合には適当な半導
体基板がなく、格子定数は近いものの誘電体であるサフ
ァイア基板等を用いなければならないため電極の作製が
難しい。また、基板とその上に積層された半導体層との
間に大きな歪みが発生するため、装置の信頼性が十分に
得られない。
Ｎ／ＩｎＧａＡｌＮ）材料を用いる場合には適当な半導
体基板がなく、格子定数は近いものの誘電体であるサフ
ァイア基板等を用いなければならないため電極の作製が
難しい。また、基板とその上に積層された半導体層との
間に大きな歪みが発生するため、装置の信頼性が十分に
得られない。
【０００７】上記エネルギーギャップの大きな材料とし
ては、セレン化亜鉛系（ＺｎＳｅ／ＺｎＳtＳｅ1-t（た
だし、ｔは０以上１未満である））の材料が最も有望な
ものとして検討されている。セレン化亜鉛系材料におい
ては、高品質の大型基板が得られやすいＧａＡｓと格子
定数がほぼ一致する材料を得ることが可能であり、すな
わちＧａＡｓと格子整合がとれるという大きな特徴があ
る。
ては、セレン化亜鉛系（ＺｎＳｅ／ＺｎＳtＳｅ1-t（た
だし、ｔは０以上１未満である））の材料が最も有望な
ものとして検討されている。セレン化亜鉛系材料におい
ては、高品質の大型基板が得られやすいＧａＡｓと格子
定数がほぼ一致する材料を得ることが可能であり、すな
わちＧａＡｓと格子整合がとれるという大きな特徴があ
る。
【０００８】しかし、上記セレン化亜鉛系の材料におい
てＧａＡｓと格子整合がとれるという条件のもとでは、
ＳとＳｅの混晶比を変えても青色光しか得ることができ
ず、緑色発光する発光装置を得ることができない。さら
に、上記セレン化亜鉛系材料では、青色発光する条件に
おいて混晶比を変えても、活性層およびクラッド層とし
て十分なエネルギーギャップの差が得られないため、半
導体レーザとして十分に利用可能な半導体発光装置を得
られない。
てＧａＡｓと格子整合がとれるという条件のもとでは、
ＳとＳｅの混晶比を変えても青色光しか得ることができ
ず、緑色発光する発光装置を得ることができない。さら
に、上記セレン化亜鉛系材料では、青色発光する条件に
おいて混晶比を変えても、活性層およびクラッド層とし
て十分なエネルギーギャップの差が得られないため、半
導体レーザとして十分に利用可能な半導体発光装置を得
られない。
【０００９】活性層のエネルギーギャップとクラッド層
とエネルギーギャップとの十分な差を得るためには、活
性層としてＧａＡｓと格子定数が数パーセントずれてい
るＺｎＣｄＳｅを用いる方法がある。この場合は、発光
波長がＺｎＳｅより長くなり、青緑色光が得られる。
とエネルギーギャップとの十分な差を得るためには、活
性層としてＧａＡｓと格子定数が数パーセントずれてい
るＺｎＣｄＳｅを用いる方法がある。この場合は、発光
波長がＺｎＳｅより長くなり、青緑色光が得られる。
【００１０】また、特開平１−１７５７８８号公報に
は、ＧａＰ基板上に、該基板と格子整合するカルコパイ
ライト族化合物半導体であるＣｕ（ＧａpＡｌ1-p）（Ｓ
qＳｅ1 -q）2（ただし、ｐ、ｑは０以上１以下である）
を積層形成した半導体レーザが開示されている。なお、
カルコパイライト族化合物半導体とは、カルコパイライ
ト型の結晶構造を有する化合物半導体のことをいう。
は、ＧａＰ基板上に、該基板と格子整合するカルコパイ
ライト族化合物半導体であるＣｕ（ＧａpＡｌ1-p）（Ｓ
qＳｅ1 -q）2（ただし、ｐ、ｑは０以上１以下である）
を積層形成した半導体レーザが開示されている。なお、
カルコパイライト族化合物半導体とは、カルコパイライ
ト型の結晶構造を有する化合物半導体のことをいう。
【００１１】
【発明が解決しようとする課題】しかし、活性層として
ＺｎＣｄＳｅを用いた場合には、上記エネルギーギャッ
プ差を大きくしようとすると、その格子定数がＧａＡｓ
の格子定数から大きくずれるため、活性層の層厚を薄く
して格子定数の差による歪みの影響を小さくしなければ
ならない。そのために、活性層の厚みの設定の自由度が
なくなり、デバイス設計が難しくなるという欠点があ
る。また、この場合には青色発光する装置が得られな
い。
ＺｎＣｄＳｅを用いた場合には、上記エネルギーギャッ
プ差を大きくしようとすると、その格子定数がＧａＡｓ
の格子定数から大きくずれるため、活性層の層厚を薄く
して格子定数の差による歪みの影響を小さくしなければ
ならない。そのために、活性層の厚みの設定の自由度が
なくなり、デバイス設計が難しくなるという欠点があ
る。また、この場合には青色発光する装置が得られな
い。
【００１２】また、上記ＧａＰを用いて基板を作製する
場合には、結晶性のよい基板が得られないために、その
基板上に結晶を成長させてもよい結晶が得にくく、半導
体の抵抗が高くなるという欠点がある。
場合には、結晶性のよい基板が得られないために、その
基板上に結晶を成長させてもよい結晶が得にくく、半導
体の抵抗が高くなるという欠点がある。
【００１３】ところで、ディスプレー等を作製する場合
には、発光素子単体だけでなく、これを組み込んだ駆動
回路全体を小型化をする必要があり、そのためには、例
えば発光素子、受光素子、駆動回路を１つの半導体基板
に集積化した光・電子集積回路（ＯＥＩＣ）装置を作製
する。しかし、通常のＧａＡｓ基板を用いて作製された
半導体発光装置では、発光素子、受光素子、差動増幅
器、駆動回路などはすべて別体のものを用いなければな
らず、小型化するのに限界があった。従来のＧａＡｓ基
板、ＧａＰ基板、ＩｎＰ基板を用いては、性能の優れた
受光素子および駆動回路を得ることができないという欠
点がある。また、Ｓｉ基板を用いてその上に発光可能な
材料、例えばＧａＡｓ等をＳｉ基板の上に該材料を成長
させて半導体発光装置を形成しようとした場合には、該
材料の格子定数がＳｉの格子定数と異なるために欠陥が
生じやすく、該半導体発光装置の信頼性が劣るという欠
点がある。
には、発光素子単体だけでなく、これを組み込んだ駆動
回路全体を小型化をする必要があり、そのためには、例
えば発光素子、受光素子、駆動回路を１つの半導体基板
に集積化した光・電子集積回路（ＯＥＩＣ）装置を作製
する。しかし、通常のＧａＡｓ基板を用いて作製された
半導体発光装置では、発光素子、受光素子、差動増幅
器、駆動回路などはすべて別体のものを用いなければな
らず、小型化するのに限界があった。従来のＧａＡｓ基
板、ＧａＰ基板、ＩｎＰ基板を用いては、性能の優れた
受光素子および駆動回路を得ることができないという欠
点がある。また、Ｓｉ基板を用いてその上に発光可能な
材料、例えばＧａＡｓ等をＳｉ基板の上に該材料を成長
させて半導体発光装置を形成しようとした場合には、該
材料の格子定数がＳｉの格子定数と異なるために欠陥が
生じやすく、該半導体発光装置の信頼性が劣るという欠
点がある。
【００１４】本発明の目的は、上記欠点を解決するため
になされたものであり、緑色から青色の領域内で発光
し、かつ基板と半導体層との間に歪みを生じることがな
く、しかも半導体レーザとしても利用し得る半導体発光
装置を提供することにある。
になされたものであり、緑色から青色の領域内で発光
し、かつ基板と半導体層との間に歪みを生じることがな
く、しかも半導体レーザとしても利用し得る半導体発光
装置を提供することにある。
【００１５】本発明のもう一つの目的は、発光素子、受
光素子、駆動回路等を一体化し、容易に集積化してＯＥ
ＩＣ装置とすることができる半導体発光装置を提供する
ことにある。
光素子、駆動回路等を一体化し、容易に集積化してＯＥ
ＩＣ装置とすることができる半導体発光装置を提供する
ことにある。
【００１６】
【課題を解決するための手段】本発明の半導体発光装置
は、Ｓｉ基板上に半導体層が積層形成され、該半導体層
が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を有
し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイ
ライト族化合物を含んでなる半導体発光装置であって、
前記Ｓｉ基板が、第１導電型のＳｉからなり、前記半導
体層が、第１導電型のＣｕ（ＧａｘＡｌ１−ｘ）（Ｓｙ
Ｓｅ１−ｙ）２層（ただし、ｘは０より大で１以下であ
り、ｙは０より大で１未満である）及び第１導電型と反
対導電型のＣｕ（ＧａｕＡｌ１−ｕ）（ＳｖＳ
ｅ１−ｖ）２層（ただし、ｕは０より大で１以下であ
り、ｖは０より大で１未満である）がこの順で積層さ
れ、前記半導体層が前記Ｓｉ基板上に直接接するように
形成され、更に前記半導体層の上に直接接するようにＳ
ｉ層が積層形成され、前記半導体層の導電型がｎ型の層
ではｎ型不純物がＳｉであり、そのことに上記目的が達
成される。また、本発明の半導体発光装置は、Ｓｉ基板
上に半導体層が積層形成され、該半導体層が、前記Ｓｉ
基板の格子定数とほぼ等しい格子定数を有し、かつＣ
ｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイライト族化
合物を含んでなる半導体発光装置であって、前記Ｓｉ基
板が、第１導電型のＳｉからなり、前記半導体層が、第
１導電型のＣｕ（ＧａｘＡｌ１−ｘ）（ＳｙＳ
ｅ１−ｙ）２ 第１クラッド層（ただし、ｘは０より大で
１以下であり、ｙは０より大で１未満である）、Ｃｕ
（ＧａｚＡｌ１−ｚ）（ＳｗＳｅ１−ｗ）２活性層（た
だし、ｚは０より大で１以下であり、ｗは０より大で１
未満である）、及び第１導電型と反対導電型のＣｕ（Ｇ
ａｕＡｌ１−ｕ）（ＳｖＳｅ１−ｖ）２ 第２クラッド層
（ただし、ｕは０より大で１以下であり、ｖは０より大
で１未満である）がこの順で積層され、前記第１クラッ
ド層が前記Ｓｉ基板上に直接接するように形成され、更
に前記第２のクラッド層の上に直接接するようにＳｉ層
が積層形成され、前記第１クラッド層又は前記第２クラ
ッド層のうち導電型がｎ型の層ではｎ型不純物がＳｉで
あり、そのことにより上記目的が達成される。また、本
発明の半導体発光装置は、単一のＳｉ基板上に、発光素
子と、該発光素子に電流を注入して発光させる駆動回路
と、受光素子と、該受光素子の信号を 増幅する増幅器と
が形成されて構成される半導体発光装置であって、前記
Ｓｉ基板は半絶縁性Ｓｉ基板の表面に、溝により３箇所
に分割された第１導電型のＳｉ層が形成され、該分割さ
れた領域の一つの上部に前記発光素子と前記受光素子と
が形成され、他の分割された領域のそれぞれに前記駆動
回路と増幅器とが形成され、前記受光素子は、前記第１
導電型Ｓｉ層とその上に形成された第１導電型と反対導
電型のＳｉ層とから構成され、前記発光素子は、前記受
光素子の前記第１導電型と反対導電型のＳｉ層を介し
て、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を有
しかつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイラ
イト族化合物を含んでなる半導体層が積層されて構成さ
れ、該半導体層が第１導電型と反対導電型のＣｕ（Ｇａ
ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層（ただし、ｘは
０より大で１以下であり、ｙは０より大で１未満であ
る）及び第１導電型のＣｕ（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ
Ｓｅ １−ｖ ） ２ 層（ただし、ｕは０より大で１以下であ
り、ｖは０より大で１未満である）がこの順で積層され
てなり、そのことにより上記目的が達成される。また、
本発明の半導体発光装置の製造方法は、ｎ型のＳｉ基板
上に半導体層とＳｉ層とが順次積層形成され、前記半導
体層が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数
を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコ
パイライト族化合物を含んでなり、更に前記半導体層が
ｎ型のＣｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２
層（ただし、ｘは０より大で１以下であり、ｙは０より
大で１未満である）及びｐ型のＣｕ（Ｇａ ｕ Ａ
ｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ） ２ 層（ただし、ｕは０よ
り大で１以下であり、ｖは０より大で１未満である）が
この順で積層されて構成される半導体発光装置の製造方
法であって、第１の成長室にて前記Ｓｉ基板上に前記ｎ
型Ｃｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層及
び前記ｐ型Ｃｕ（Ｇａ ｕ Ａ１ １−ｕ ）（Ｓ ｖ Ｓ
ｅ １−ｖ ） ２ 層を順次形成した後、前記第１の成長室と
は異なる第２の成長室にて前記Ｓｉ層を形成する工程を
含み、そのことにより上記目的が達成される。また、本
発明の半導体発光装置の製造方法は、ｎ型のＳｉ基板上
に半導体層とＳｉ層とが順次積層形成され、前記半導体
層が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を
有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパ
イライ ト族化合物を含んでなり、更に前記半導体層が、
ｎ型のＣｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ ｌ−ｙ ） ２
第１クラッド層（ただし、ｘは０より大で１以下であ
り、ｙは０より大で１未満である）、Ｃｕ（Ｇａ ｚ Ａｌ
１−ｚ ）（Ｓ ｗ Ｓｅ １−ｗ ） ２ 活性層（ただし、ｚは０
より大で１未満であり、ｗは０より大で１未満であ
る）、及びｐ型のＣ ｕ （Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ
１−ｖ ） ２ 第２クラッド層（ただし、ｕは０より大で１
以下であり、ｖは０より大で１未満である）がこの順で
積層されて構成される半導体発光装置の製造方法であっ
て、第１の成長室にて前記Ｓｉ基板上に前記ｎ型第１ク
ラッド層、前記活性層、及び前記ｐ型第２クラッド層を
順次形成した後、前記第１の成長室とは異なる第２の成
長室にて前記Ｓｉ層を形成する工程を含み、そのことに
より上記目的が達成される。また、本発明の半導体発光
装置の製造方法は、単一のＳｉ基板上に、発光素子と、
該発光素子に電流を注入して発光させる駆動回路と、受
光素子と、該受光素子の信号を増幅する増幅器とが形成
されて構成される半導体発光装置の製造方法であって、
前記Ｓｉ基板として半絶縁性Ｓｉ基板の表面に第１導電
型のＳｉ層を形成する工程と、該第１導電型Ｓｉ層の一
部に第１導電型と反対導電型のＳｉ層を積層して前記受
光素子を形成する工程と、該受光素子形成面で後に前記
発光素子が形成される領域を除いた部分の前記Ｓｉ基板
表面に窒化シリコン膜を形成する工程と、該窒化シリコ
ン膜が形成されていない前記受光素子の第１導電型と反
対導電型のＳｉ層上に、前記Ｓｉ基板の格子定数とほぼ
等しい格子定数を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを
含有するカルコパイライト族化合物を含んでなる半導体
層を積層して前記発光素子を形成する工程と、前記窒化
シリコン膜上に形成されたＣｕ、Ｇａ、Ｓ及びＳｅを含
有するカルコパイライト族化合物を含んでなるアモルフ
ァス膜を除去した後に、前記Ｓｉ基板上に前記駆動回路
及び前記増幅器を形成する工程とを含み、そのことによ
り上記目的が達成される。
は、Ｓｉ基板上に半導体層が積層形成され、該半導体層
が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を有
し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイ
ライト族化合物を含んでなる半導体発光装置であって、
前記Ｓｉ基板が、第１導電型のＳｉからなり、前記半導
体層が、第１導電型のＣｕ（ＧａｘＡｌ１−ｘ）（Ｓｙ
Ｓｅ１−ｙ）２層（ただし、ｘは０より大で１以下であ
り、ｙは０より大で１未満である）及び第１導電型と反
対導電型のＣｕ（ＧａｕＡｌ１−ｕ）（ＳｖＳ
ｅ１−ｖ）２層（ただし、ｕは０より大で１以下であ
り、ｖは０より大で１未満である）がこの順で積層さ
れ、前記半導体層が前記Ｓｉ基板上に直接接するように
形成され、更に前記半導体層の上に直接接するようにＳ
ｉ層が積層形成され、前記半導体層の導電型がｎ型の層
ではｎ型不純物がＳｉであり、そのことに上記目的が達
成される。また、本発明の半導体発光装置は、Ｓｉ基板
上に半導体層が積層形成され、該半導体層が、前記Ｓｉ
基板の格子定数とほぼ等しい格子定数を有し、かつＣ
ｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイライト族化
合物を含んでなる半導体発光装置であって、前記Ｓｉ基
板が、第１導電型のＳｉからなり、前記半導体層が、第
１導電型のＣｕ（ＧａｘＡｌ１−ｘ）（ＳｙＳ
ｅ１−ｙ）２ 第１クラッド層（ただし、ｘは０より大で
１以下であり、ｙは０より大で１未満である）、Ｃｕ
（ＧａｚＡｌ１−ｚ）（ＳｗＳｅ１−ｗ）２活性層（た
だし、ｚは０より大で１以下であり、ｗは０より大で１
未満である）、及び第１導電型と反対導電型のＣｕ（Ｇ
ａｕＡｌ１−ｕ）（ＳｖＳｅ１−ｖ）２ 第２クラッド層
（ただし、ｕは０より大で１以下であり、ｖは０より大
で１未満である）がこの順で積層され、前記第１クラッ
ド層が前記Ｓｉ基板上に直接接するように形成され、更
に前記第２のクラッド層の上に直接接するようにＳｉ層
が積層形成され、前記第１クラッド層又は前記第２クラ
ッド層のうち導電型がｎ型の層ではｎ型不純物がＳｉで
あり、そのことにより上記目的が達成される。また、本
発明の半導体発光装置は、単一のＳｉ基板上に、発光素
子と、該発光素子に電流を注入して発光させる駆動回路
と、受光素子と、該受光素子の信号を 増幅する増幅器と
が形成されて構成される半導体発光装置であって、前記
Ｓｉ基板は半絶縁性Ｓｉ基板の表面に、溝により３箇所
に分割された第１導電型のＳｉ層が形成され、該分割さ
れた領域の一つの上部に前記発光素子と前記受光素子と
が形成され、他の分割された領域のそれぞれに前記駆動
回路と増幅器とが形成され、前記受光素子は、前記第１
導電型Ｓｉ層とその上に形成された第１導電型と反対導
電型のＳｉ層とから構成され、前記発光素子は、前記受
光素子の前記第１導電型と反対導電型のＳｉ層を介し
て、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を有
しかつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパイラ
イト族化合物を含んでなる半導体層が積層されて構成さ
れ、該半導体層が第１導電型と反対導電型のＣｕ（Ｇａ
ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層（ただし、ｘは
０より大で１以下であり、ｙは０より大で１未満であ
る）及び第１導電型のＣｕ（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ
Ｓｅ １−ｖ ） ２ 層（ただし、ｕは０より大で１以下であ
り、ｖは０より大で１未満である）がこの順で積層され
てなり、そのことにより上記目的が達成される。また、
本発明の半導体発光装置の製造方法は、ｎ型のＳｉ基板
上に半導体層とＳｉ層とが順次積層形成され、前記半導
体層が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数
を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコ
パイライト族化合物を含んでなり、更に前記半導体層が
ｎ型のＣｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２
層（ただし、ｘは０より大で１以下であり、ｙは０より
大で１未満である）及びｐ型のＣｕ（Ｇａ ｕ Ａ
ｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ） ２ 層（ただし、ｕは０よ
り大で１以下であり、ｖは０より大で１未満である）が
この順で積層されて構成される半導体発光装置の製造方
法であって、第１の成長室にて前記Ｓｉ基板上に前記ｎ
型Ｃｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層及
び前記ｐ型Ｃｕ（Ｇａ ｕ Ａ１ １−ｕ ）（Ｓ ｖ Ｓ
ｅ １−ｖ ） ２ 層を順次形成した後、前記第１の成長室と
は異なる第２の成長室にて前記Ｓｉ層を形成する工程を
含み、そのことにより上記目的が達成される。また、本
発明の半導体発光装置の製造方法は、ｎ型のＳｉ基板上
に半導体層とＳｉ層とが順次積層形成され、前記半導体
層が、前記Ｓｉ基板の格子定数とほぼ等しい格子定数を
有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有するカルコパ
イライ ト族化合物を含んでなり、更に前記半導体層が、
ｎ型のＣｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ ｌ−ｙ ） ２
第１クラッド層（ただし、ｘは０より大で１以下であ
り、ｙは０より大で１未満である）、Ｃｕ（Ｇａ ｚ Ａｌ
１−ｚ ）（Ｓ ｗ Ｓｅ １−ｗ ） ２ 活性層（ただし、ｚは０
より大で１未満であり、ｗは０より大で１未満であ
る）、及びｐ型のＣ ｕ （Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ
１−ｖ ） ２ 第２クラッド層（ただし、ｕは０より大で１
以下であり、ｖは０より大で１未満である）がこの順で
積層されて構成される半導体発光装置の製造方法であっ
て、第１の成長室にて前記Ｓｉ基板上に前記ｎ型第１ク
ラッド層、前記活性層、及び前記ｐ型第２クラッド層を
順次形成した後、前記第１の成長室とは異なる第２の成
長室にて前記Ｓｉ層を形成する工程を含み、そのことに
より上記目的が達成される。また、本発明の半導体発光
装置の製造方法は、単一のＳｉ基板上に、発光素子と、
該発光素子に電流を注入して発光させる駆動回路と、受
光素子と、該受光素子の信号を増幅する増幅器とが形成
されて構成される半導体発光装置の製造方法であって、
前記Ｓｉ基板として半絶縁性Ｓｉ基板の表面に第１導電
型のＳｉ層を形成する工程と、該第１導電型Ｓｉ層の一
部に第１導電型と反対導電型のＳｉ層を積層して前記受
光素子を形成する工程と、該受光素子形成面で後に前記
発光素子が形成される領域を除いた部分の前記Ｓｉ基板
表面に窒化シリコン膜を形成する工程と、該窒化シリコ
ン膜が形成されていない前記受光素子の第１導電型と反
対導電型のＳｉ層上に、前記Ｓｉ基板の格子定数とほぼ
等しい格子定数を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを
含有するカルコパイライト族化合物を含んでなる半導体
層を積層して前記発光素子を形成する工程と、前記窒化
シリコン膜上に形成されたＣｕ、Ｇａ、Ｓ及びＳｅを含
有するカルコパイライト族化合物を含んでなるアモルフ
ァス膜を除去した後に、前記Ｓｉ基板上に前記駆動回路
及び前記増幅器を形成する工程とを含み、そのことによ
り上記目的が達成される。
【００１７】
【作用】本発明の半導体発光装置にあっては、発光材料
としてＣｕ、Ｇａ、ＳおよびＳｅを含有するカルコパイ
ライト族化合物半導体を用いている。この半導体におい
ては、緑色から青色の領域内の光が発振される混晶比の
範囲内において、Ｓｉ基板の格子定数とその格子定数が
一致するので、該基板に格子整合する半導体層を得られ
る。さらに、上記混晶比の範囲内で選択される異なる混
晶比の半導体の間では、十分に大きなエネルギーギャッ
プの差を得ることができるので、半導体レーザ装置とし
て利用できる半導体発光装置が得られる。また、Ｓｉ基
板を用いているので、発光素子、受光素子および駆動回
路等のすべてを同一の基板上に作製することができる。
としてＣｕ、Ｇａ、ＳおよびＳｅを含有するカルコパイ
ライト族化合物半導体を用いている。この半導体におい
ては、緑色から青色の領域内の光が発振される混晶比の
範囲内において、Ｓｉ基板の格子定数とその格子定数が
一致するので、該基板に格子整合する半導体層を得られ
る。さらに、上記混晶比の範囲内で選択される異なる混
晶比の半導体の間では、十分に大きなエネルギーギャッ
プの差を得ることができるので、半導体レーザ装置とし
て利用できる半導体発光装置が得られる。また、Ｓｉ基
板を用いているので、発光素子、受光素子および駆動回
路等のすべてを同一の基板上に作製することができる。
【００１８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１９】（実施例１）図１は、本発明の半導体発光
装置の一実施例の要部斜視図である。この半導体発光装
置においては、ｎ型Ｓｉ基板１上に、ｎ型Ｃｕ（Ｇａx
Ａｌ1-x）（ＳyＳｅ1-y）2層（ｘは０より大で１以下で
あり、ｙは０より大で１未満である）３、このｎ型Ｃｕ
（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2層３と反対導電型の
ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）2層（ｕは０
より大で１以下であり、ｖは０より大で１未満である）
４、ｐ型Ｓｉコンタクト層５が積層形成されている。さ
らにこの積層体のｎ型Ｓｉ基板１側にはＡｕとＺｎから
なるオーミック電極７が、ｐ型Ｓｉコンタクト層５側に
はＡｕ、Ｇｅ、Ｎｉからなるオーミック電極６が蒸着形
成されており、これらから素子本体１６が構成されてい
る。素子本体１６は、ｎ側のオーミック電極７を下側に
してステム１５ａ上にマウントされて半導体チップ１３
とされ、ワイア８によって後述するステム１５ｂと接続
されている。
装置の一実施例の要部斜視図である。この半導体発光装
置においては、ｎ型Ｓｉ基板１上に、ｎ型Ｃｕ（Ｇａx
Ａｌ1-x）（ＳyＳｅ1-y）2層（ｘは０より大で１以下で
あり、ｙは０より大で１未満である）３、このｎ型Ｃｕ
（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2層３と反対導電型の
ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）2層（ｕは０
より大で１以下であり、ｖは０より大で１未満である）
４、ｐ型Ｓｉコンタクト層５が積層形成されている。さ
らにこの積層体のｎ型Ｓｉ基板１側にはＡｕとＺｎから
なるオーミック電極７が、ｐ型Ｓｉコンタクト層５側に
はＡｕ、Ｇｅ、Ｎｉからなるオーミック電極６が蒸着形
成されており、これらから素子本体１６が構成されてい
る。素子本体１６は、ｎ側のオーミック電極７を下側に
してステム１５ａ上にマウントされて半導体チップ１３
とされ、ワイア８によって後述するステム１５ｂと接続
されている。
【００２０】上記半導体発光装置の作製方法を、図２を
参照して説明する。
参照して説明する。
【００２１】まず、ウェハー状のｎ型Ｓｉ基板１上に上
記した半導体層をそれぞれ積層形成する。この半導体発
光装置における半導体層の成長工程は、例えば、以下に
示すような通常の分子線エピタキシー（ＭＢＥ）法等を
用いて行うことができる。
記した半導体層をそれぞれ積層形成する。この半導体発
光装置における半導体層の成長工程は、例えば、以下に
示すような通常の分子線エピタキシー（ＭＢＥ）法等を
用いて行うことができる。
【００２２】結晶成長室は、Ｓｉ層以外の半導体層を成
長させるための第１の成長室と、この第１の成長室と切
り離したりつないだりすることができ、Ｓｉ層を成長さ
せるための第２の成長室とを用意することが好ましい。
長させるための第１の成長室と、この第１の成長室と切
り離したりつないだりすることができ、Ｓｉ層を成長さ
せるための第２の成長室とを用意することが好ましい。
【００２３】成長材料として純度９９．９９％以上の高
純度のＣｕ、Ｇａ、Ｓ、Ｓｅ、Ａｌを用い、真空にした
第１の成長室内で、６００℃程度に過熱したＳｉ基板１
上に上記材料の分子線を照射して結晶を成長させる。第
１の成長室内におけるＳｅの原子の量の割合はあらかじ
め一定にしておく。ただし、その総量は、他の原子より
十分多い量としておく。あらかじめＣｕ原子とＧａ原
子、Ａｌ原子の合計との割合を調製してＳｉ基板１に格
子整合するようにしておき、Ｇａ原子とＡｌ原子の割合
のみを必要に応じて変えることにより、Ｓｉ基板１に格
子整合するＣｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2を成
長させる。ドーピング材料としては、ｎ型材料としてＳ
ｉ等、ｐ型材料としてＮ等を用いることができる。
純度のＣｕ、Ｇａ、Ｓ、Ｓｅ、Ａｌを用い、真空にした
第１の成長室内で、６００℃程度に過熱したＳｉ基板１
上に上記材料の分子線を照射して結晶を成長させる。第
１の成長室内におけるＳｅの原子の量の割合はあらかじ
め一定にしておく。ただし、その総量は、他の原子より
十分多い量としておく。あらかじめＣｕ原子とＧａ原
子、Ａｌ原子の合計との割合を調製してＳｉ基板１に格
子整合するようにしておき、Ｇａ原子とＡｌ原子の割合
のみを必要に応じて変えることにより、Ｓｉ基板１に格
子整合するＣｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2を成
長させる。ドーピング材料としては、ｎ型材料としてＳ
ｉ等、ｐ型材料としてＮ等を用いることができる。
【００２４】実施例１では、半導体層の成長は以下の手
順で行われる。まず、上記第１の成長室内でウェハー状
のｎ型Ｓｉ基板１上にｎ型Ｃｕ（ＧａxＡｌ1-x）（Ｓy
Ｓｅ1 -y）層３、ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ
1-v）2層４を積層形成する。
順で行われる。まず、上記第１の成長室内でウェハー状
のｎ型Ｓｉ基板１上にｎ型Ｃｕ（ＧａxＡｌ1-x）（Ｓy
Ｓｅ1 -y）層３、ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ
1-v）2層４を積層形成する。
【００２５】ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）
2層４を積層形成後、上記ウェハーを真空雰囲気中で第
２の成長室に運び、ｐ型Ｓｉコンタクト層５を積層形成
する。このウェハーを第２の成長室から取り出し、ｎ型
Ｓｉ基板１側にはＡｕおよびＳｎを、ｐ型Ｓｉコンタク
ト層５側にはＡｕおよびＺｎを蒸着させて真空中で昇温
し、それぞれオーミック電極７、６を形成する。以上に
より図２（ａ）に示した積層体が形成される。
2層４を積層形成後、上記ウェハーを真空雰囲気中で第
２の成長室に運び、ｐ型Ｓｉコンタクト層５を積層形成
する。このウェハーを第２の成長室から取り出し、ｎ型
Ｓｉ基板１側にはＡｕおよびＳｎを、ｐ型Ｓｉコンタク
ト層５側にはＡｕおよびＺｎを蒸着させて真空中で昇温
し、それぞれオーミック電極７、６を形成する。以上に
より図２（ａ）に示した積層体が形成される。
【００２６】次に、図２（ｂ）に示すように、上記で得
られた積層体においてｐ側の電極６上にホトレジスト１
０を塗布する。その後、通常のホトリソグラフィー法に
よって、上記ホトレジスト１０を直径１００μｍ程度の
円形パターン１１を残して除去し、このパターン１１を
マスクとして用い、通常のイオンビームエッチング法
等、例えばＡｒイオンビーム１２を用いて電極６および
ｐ型Ｓｉコンタクト層５を除去する。エッチング終了
後、上記ウェハーは切断されて素子本体１６となり、こ
の素子本体１６はヒートシンク、あるいはヒートシンク
を兼ねたステム１５ａ上に融着されて半導体チップ１３
となる。
られた積層体においてｐ側の電極６上にホトレジスト１
０を塗布する。その後、通常のホトリソグラフィー法に
よって、上記ホトレジスト１０を直径１００μｍ程度の
円形パターン１１を残して除去し、このパターン１１を
マスクとして用い、通常のイオンビームエッチング法
等、例えばＡｒイオンビーム１２を用いて電極６および
ｐ型Ｓｉコンタクト層５を除去する。エッチング終了
後、上記ウェハーは切断されて素子本体１６となり、こ
の素子本体１６はヒートシンク、あるいはヒートシンク
を兼ねたステム１５ａ上に融着されて半導体チップ１３
となる。
【００２７】上記で得られた半導体チップ１３は、図２
（ｃ）に示されるように、ワイア８によってステム１５
ｂに接続される。これらはポリメチルメタクリレート等
の透明な樹脂１４によってモールドされ、半導体発光装
置が形成される。
（ｃ）に示されるように、ワイア８によってステム１５
ｂに接続される。これらはポリメチルメタクリレート等
の透明な樹脂１４によってモールドされ、半導体発光装
置が形成される。
【００２８】この実施例においては、ｎ型Ｃｕ（Ｇａx
Ａｌ1-x）（ＳyＳｅ1-y）2層３およびｐ型Ｃｕ（Ｇａu
Ａｌ1-u）（ＳvＳｅ1-v）2層４を、Ａｌを含有しないＣ
ｕＧａ（Ｓ0.32Ｓｅ0.68）2で形成した。上記半導体発
光装置の発振波長はおよそ５６０ｎｍであり、緑色の発
光を得た。この半導体発光装置は、発光ダイオード装置
として利用することができる。
Ａｌ1-x）（ＳyＳｅ1-y）2層３およびｐ型Ｃｕ（Ｇａu
Ａｌ1-u）（ＳvＳｅ1-v）2層４を、Ａｌを含有しないＣ
ｕＧａ（Ｓ0.32Ｓｅ0.68）2で形成した。上記半導体発
光装置の発振波長はおよそ５６０ｎｍであり、緑色の発
光を得た。この半導体発光装置は、発光ダイオード装置
として利用することができる。
【００２９】本発明に用いられる化合物半導体は上記実
施例１で使用されたものに限らず、Ｓｉ基板とその格子
定数がほぼ一致し、Ｃｕ、Ｇａ、ＳおよびＳｅを含有す
るカルコパイライト族化合物半導体が使用され得る。特
に、以下の理由により、Ｃｕ（ＧａxＡｌ1-x）（ＳyＳ
ｅ1-y）2が好適である。ただし、混晶比ｘは０より大で
い以下であり、ｙは０より大で１未満である。
施例１で使用されたものに限らず、Ｓｉ基板とその格子
定数がほぼ一致し、Ｃｕ、Ｇａ、ＳおよびＳｅを含有す
るカルコパイライト族化合物半導体が使用され得る。特
に、以下の理由により、Ｃｕ（ＧａxＡｌ1-x）（ＳyＳ
ｅ1-y）2が好適である。ただし、混晶比ｘは０より大で
い以下であり、ｙは０より大で１未満である。
【００３０】図７には、ＺｎＣｄＳＳｅ系材料とＣｕＧ
ａＡｌＳＳｅ系材料の格子定数とエネルギーギャップと
の関係および発光波長との関係が示されている。ＺｎＣ
ｄＳＳｅ系材料は、図７に示すように、高品質の大型基
板が得られやすいＧａＡｓと格子定数がほぼ一致し、格
子整合がとれる。しかし、ＧａＡｓと格子整合がとれる
混晶比の範囲内においてＳとＳｅの割合を変えても、青
色光しか得ることができず、また、エネルギーギャップ
の差が大きな混晶は得られない。
ａＡｌＳＳｅ系材料の格子定数とエネルギーギャップと
の関係および発光波長との関係が示されている。ＺｎＣ
ｄＳＳｅ系材料は、図７に示すように、高品質の大型基
板が得られやすいＧａＡｓと格子定数がほぼ一致し、格
子整合がとれる。しかし、ＧａＡｓと格子整合がとれる
混晶比の範囲内においてＳとＳｅの割合を変えても、青
色光しか得ることができず、また、エネルギーギャップ
の差が大きな混晶は得られない。
【００３１】ＣｕＧａＡｌＳＳｅ系材料は、図７に示し
たように、波長５６０ｎｍ〜４５０ｎｍの範囲内の光、
すなわち緑色から青色の領域内の光を得ることができる
混晶比を有し、しかも、その混晶比においてはＳｉの格
子定数とほぼ一致する格子定数を有する。すなわち、Ｃ
ｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2では、上記混晶比
ｘ、ｙの値が、ｘは０より大で１以下の範囲内、ｙは０
より大で１未満の範囲内にあって、Ｓｉの格子定数とほ
ぼ等しい格子定数が得られる。特に、Ｃｕ（ＧａxＡｌ
1-x）（ＳyＳｅ1-y）2においてｙが約０．３２である場
合は、ｘが０より大で１未満の全範囲においてＳｉとほ
ぼ格子定数が一致する。発光波長は、ｘが０のとき最も
長く、約５６０ｎｍ（緑色）であり、ｘが１に近似する
ほど発光波長は短くなり、発光波長４５０ｎｍ程度の青
色光となる。実施例１においては、Ｃｕ（ＧａxＡ
ｌ1-x）（ＳyＳｅ1-y）2、Ｃｕ（ＧａuＡｌ1-u）（Ｓv
Ｓｅ1-v）の混晶比ｘ、ｕがそれぞれ１であるＡｌを含
まない半導体で形成したが、これらの半導体にＡｌを導
入した構造とすれば、発光波長の短い青色発光を得るこ
とができる。
たように、波長５６０ｎｍ〜４５０ｎｍの範囲内の光、
すなわち緑色から青色の領域内の光を得ることができる
混晶比を有し、しかも、その混晶比においてはＳｉの格
子定数とほぼ一致する格子定数を有する。すなわち、Ｃ
ｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2では、上記混晶比
ｘ、ｙの値が、ｘは０より大で１以下の範囲内、ｙは０
より大で１未満の範囲内にあって、Ｓｉの格子定数とほ
ぼ等しい格子定数が得られる。特に、Ｃｕ（ＧａxＡｌ
1-x）（ＳyＳｅ1-y）2においてｙが約０．３２である場
合は、ｘが０より大で１未満の全範囲においてＳｉとほ
ぼ格子定数が一致する。発光波長は、ｘが０のとき最も
長く、約５６０ｎｍ（緑色）であり、ｘが１に近似する
ほど発光波長は短くなり、発光波長４５０ｎｍ程度の青
色光となる。実施例１においては、Ｃｕ（ＧａxＡ
ｌ1-x）（ＳyＳｅ1-y）2、Ｃｕ（ＧａuＡｌ1-u）（Ｓv
Ｓｅ1-v）の混晶比ｘ、ｕがそれぞれ１であるＡｌを含
まない半導体で形成したが、これらの半導体にＡｌを導
入した構造とすれば、発光波長の短い青色発光を得るこ
とができる。
【００３２】また、上記混晶比の範囲内においては、十
分に大きなエネルギーギャップの差が得られるように、
異なる混晶比の半導体材料を選択することができるの
で、この半導体材料を用いてクラッド層と活性層を形成
すれば、半導体レーザ装置として十分利用し得る半導体
発光装置が得られる。
分に大きなエネルギーギャップの差が得られるように、
異なる混晶比の半導体材料を選択することができるの
で、この半導体材料を用いてクラッド層と活性層を形成
すれば、半導体レーザ装置として十分利用し得る半導体
発光装置が得られる。
【００３３】上述のように、本発明に用いられるＣｕＧ
ａＡｌＳＳｅ系の半導体は、その混晶比が緑色から青色
の領域の光を発振する範囲においてＳｉの格子定数とほ
ぼ一致する格子定数が得られるので、高品質のＳｉ基板
を用いて半導体発光装置を作製することができる。よっ
て本発明の半導体発光装置においては、Ｓｉ基板に半導
体層とが格子整合しているため歪みが生じない。
ａＡｌＳＳｅ系の半導体は、その混晶比が緑色から青色
の領域の光を発振する範囲においてＳｉの格子定数とほ
ぼ一致する格子定数が得られるので、高品質のＳｉ基板
を用いて半導体発光装置を作製することができる。よっ
て本発明の半導体発光装置においては、Ｓｉ基板に半導
体層とが格子整合しているため歪みが生じない。
【００３４】さらに、本発明においては、Ｓｉ基板上に
積層形成した半導体層の上にコンタクト層としてＳｉ層
があるので、オーミック電極の形成が容易になる。
積層形成した半導体層の上にコンタクト層としてＳｉ層
があるので、オーミック電極の形成が容易になる。
【００３５】なお、この実施例では、発光部がｎ型Ｃｕ
（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2層３とｐ型Ｃｕ（Ｇ
ａuＡｌ1-u）（ＳvＳｅ1-v）層４との接合部であり、ま
たこれらの混晶比ｘとｕ、ｙとｖとがそれぞれ等しいホ
モ接合となっているが、混晶比ｘとｕとが異なるまたは
ｙとｖとが異なる半導体を用いて上記層３、４を構成し
たシングルヘテロ構造となっていてもよい。さらに、こ
の２層３、４をより大きなエネルギーギャップを有する
Ｃｕ（ＧａＡｌ）（ＳＳｅ）2からなる層で挟み、ダブ
ルヘテロ構造としてもよい。ただしＡｌを含んだ層がイ
オンビームエッチング後に露出する場合には、該層中の
Ａｌが酸化されて素子本体が劣化することを防止するた
め、上記樹脂によるモールドには細心の注意を要する。
（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2層３とｐ型Ｃｕ（Ｇ
ａuＡｌ1-u）（ＳvＳｅ1-v）層４との接合部であり、ま
たこれらの混晶比ｘとｕ、ｙとｖとがそれぞれ等しいホ
モ接合となっているが、混晶比ｘとｕとが異なるまたは
ｙとｖとが異なる半導体を用いて上記層３、４を構成し
たシングルヘテロ構造となっていてもよい。さらに、こ
の２層３、４をより大きなエネルギーギャップを有する
Ｃｕ（ＧａＡｌ）（ＳＳｅ）2からなる層で挟み、ダブ
ルヘテロ構造としてもよい。ただしＡｌを含んだ層がイ
オンビームエッチング後に露出する場合には、該層中の
Ａｌが酸化されて素子本体が劣化することを防止するた
め、上記樹脂によるモールドには細心の注意を要する。
【００３６】（実施例２）図３は本発明の半導体発光装
置の別の実施例の要部斜視図である。この半導体発光装
置において、ｎ型Ｓｉ基板２１上には、ｎ型Ｃｕ（Ｇａ
xＡｌ1-x）（ＳyＳｅ1-y）2クラッド層２３、アンドー
プＣｕ（ＧａzＡｌ1-z）（ＳwＳｅ1-w）2活性層（ただ
し、ｚは０より大で１以下であり、ｗは０より大きく１
未満である）２４、ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳ
ｅ1-v）2クラッド層２５、ｐ型Ｓｉキャップ層２６が積
層形成されている。基板２１およびｐ型Ｓｉキャップ層
２６にはそれぞれ電極２８、２７が蒸着形成されてい
る。
置の別の実施例の要部斜視図である。この半導体発光装
置において、ｎ型Ｓｉ基板２１上には、ｎ型Ｃｕ（Ｇａ
xＡｌ1-x）（ＳyＳｅ1-y）2クラッド層２３、アンドー
プＣｕ（ＧａzＡｌ1-z）（ＳwＳｅ1-w）2活性層（ただ
し、ｚは０より大で１以下であり、ｗは０より大きく１
未満である）２４、ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳ
ｅ1-v）2クラッド層２５、ｐ型Ｓｉキャップ層２６が積
層形成されている。基板２１およびｐ型Ｓｉキャップ層
２６にはそれぞれ電極２８、２７が蒸着形成されてい
る。
【００３７】実施例２の半導体発光装置における上記各
層の積層方法は、上記実施例１と同様の方法を採用する
ことができ、以下のようにしてこの半導体装置が作製さ
れる。
層の積層方法は、上記実施例１と同様の方法を採用する
ことができ、以下のようにしてこの半導体装置が作製さ
れる。
【００３８】まず、第１の成長室で、ウェハー状のｎ型
Ｓｉ基板２１上にｎ型Ｃｕ（ＧａxＡｌ1-x）（ＳyＳｅ
1-y）2クラッド層２３、アンドープＣｕ（Ｇａ1-zＡ
ｌz）（ＳwＳｅ1-w）2活性層２４およびｐ型Ｃｕ（Ｇａ
uＡｌ1-u）（ＳvＳｅ1-v）2クラッド層２５を順次積層
形成する。クラッド層２３、クラッド層２５および活性
層２４における上記混晶比ｘ、ｙ、ｕ、ｖ、ｗ、ｚは、
クラッド層２３、２５のエネルギーギャップと活性層２
４のエネルギーギャップとの差が十分大きくなるように
選択される。ただし、クラッド層２３およびクラッド層
２５における上記混晶比ｘとｕ、ｙとｖは、それぞれ等
しいことが好ましい。
Ｓｉ基板２１上にｎ型Ｃｕ（ＧａxＡｌ1-x）（ＳyＳｅ
1-y）2クラッド層２３、アンドープＣｕ（Ｇａ1-zＡ
ｌz）（ＳwＳｅ1-w）2活性層２４およびｐ型Ｃｕ（Ｇａ
uＡｌ1-u）（ＳvＳｅ1-v）2クラッド層２５を順次積層
形成する。クラッド層２３、クラッド層２５および活性
層２４における上記混晶比ｘ、ｙ、ｕ、ｖ、ｗ、ｚは、
クラッド層２３、２５のエネルギーギャップと活性層２
４のエネルギーギャップとの差が十分大きくなるように
選択される。ただし、クラッド層２３およびクラッド層
２５における上記混晶比ｘとｕ、ｙとｖは、それぞれ等
しいことが好ましい。
【００３９】クラッド層２５形成後、上記ウェハーを真
空雰囲気中で第２の成長室に運び、ｐ型Ｓｉキャップ層
２６を積層形成する。その後、このウェハーを第２の成
長室から取り出し、後述する通常のリフトオフプロセス
によって、ｐ型Ｓｉキャップ層２６上にストライプ状の
電極２７を形成する。ｎ型Ｓｉ基板２１側にはその全面
に電極材料を蒸着し、真空中等で昇温してオーミック電
極２８を形成する。
空雰囲気中で第２の成長室に運び、ｐ型Ｓｉキャップ層
２６を積層形成する。その後、このウェハーを第２の成
長室から取り出し、後述する通常のリフトオフプロセス
によって、ｐ型Ｓｉキャップ層２６上にストライプ状の
電極２７を形成する。ｎ型Ｓｉ基板２１側にはその全面
に電極材料を蒸着し、真空中等で昇温してオーミック電
極２８を形成する。
【００４０】上記リフトオフプロセスは、以下のように
行なう。まず、実施例１と同様の方法でｐ型Ｓｉキャッ
プ層２６の上にホトレジスト（図示せず）を塗布し、通
常のホトリソグラフィー法によってこのホトレジストを
幅１０μｍのストライプ状のパターンに除去する。次い
で、その上から実施例１と同様にして上記電極材料２７
を蒸着した後、有機溶剤によってストライプ状に残って
いるホトレジストとともにこのホトレジスト上の電極材
料も除去することによってストライプ状の電極２７を形
成する。
行なう。まず、実施例１と同様の方法でｐ型Ｓｉキャッ
プ層２６の上にホトレジスト（図示せず）を塗布し、通
常のホトリソグラフィー法によってこのホトレジストを
幅１０μｍのストライプ状のパターンに除去する。次い
で、その上から実施例１と同様にして上記電極材料２７
を蒸着した後、有機溶剤によってストライプ状に残って
いるホトレジストとともにこのホトレジスト上の電極材
料も除去することによってストライプ状の電極２７を形
成する。
【００４１】電極２８、２７を形成した後、上記ウェハ
ーを電極２７のストライプと直交する面２９ａ、２９ｂ
で劈開し、素子本体２１１を得る。得られた素子本体２
１１は、ヒートシンクあるいはヒートシンクを兼ねたス
テム（図示せず）にマウントされ、半導体発光装置とさ
れる。
ーを電極２７のストライプと直交する面２９ａ、２９ｂ
で劈開し、素子本体２１１を得る。得られた素子本体２
１１は、ヒートシンクあるいはヒートシンクを兼ねたス
テム（図示せず）にマウントされ、半導体発光装置とさ
れる。
【００４２】この実施例においては、半導体発光装置の
長さ（上記劈開面２９ａ、２９ｂの間の間隔）Ｌを１０
００μｍ程度に形成した。また、クラッド層２３および
クラッド層２５としてＣｕ（Ｇａ0.7Ａｌ0.3）（Ｓ0.32
Ｓｅ0.68）2を用い、活性層２４としてＣｕＧａ（Ｓ
0.32Ｓｅ0.68）2を用いた。この半導体発光装置の発振
波長はおよそ４５０ｎｍであり、青色の発光を示した。
実施例２の半導体発光装置は、半導体レーザ装置として
利用できる。
長さ（上記劈開面２９ａ、２９ｂの間の間隔）Ｌを１０
００μｍ程度に形成した。また、クラッド層２３および
クラッド層２５としてＣｕ（Ｇａ0.7Ａｌ0.3）（Ｓ0.32
Ｓｅ0.68）2を用い、活性層２４としてＣｕＧａ（Ｓ
0.32Ｓｅ0.68）2を用いた。この半導体発光装置の発振
波長はおよそ４５０ｎｍであり、青色の発光を示した。
実施例２の半導体発光装置は、半導体レーザ装置として
利用できる。
【００４３】実施例２の半導体発光装置においては、電
極ストライプ型のダブルヘテロ構造としたが、ＳＣＨ
（Separate Confinement Heterostructure）型、ＧＲＩ
Ｎ−ＳＣＨ（Graded Index Separate Confinement Hete
rostructure）型等のＧａＡｓ系半導体レーザ装置とし
て用いられている他の構造においても本発明を適用する
ことができる。
極ストライプ型のダブルヘテロ構造としたが、ＳＣＨ
（Separate Confinement Heterostructure）型、ＧＲＩ
Ｎ−ＳＣＨ（Graded Index Separate Confinement Hete
rostructure）型等のＧａＡｓ系半導体レーザ装置とし
て用いられている他の構造においても本発明を適用する
ことができる。
【００４４】本発明を適用した半導体発光装置において
は、発振されるレーザ光の集光径が最大０．５μｍ程度
である半導体レーザ装置を提供することが可能である。
よって、従来のＧａＡｓ系半導体レーザ装置の集光径が
最大０．８μｍ程度であることと比較すると、集光径の
上限を４０％程度小さくすることができる。そのため、
光ディスク記録システムの記録密度を従来より２．５倍
程度まで向上させることができる。
は、発振されるレーザ光の集光径が最大０．５μｍ程度
である半導体レーザ装置を提供することが可能である。
よって、従来のＧａＡｓ系半導体レーザ装置の集光径が
最大０．８μｍ程度であることと比較すると、集光径の
上限を４０％程度小さくすることができる。そのため、
光ディスク記録システムの記録密度を従来より２．５倍
程度まで向上させることができる。
【００４５】（実施例３）実施例３では、本発明を適用
することによりＯＥＩＣ化された半導体発光装置、すな
わち発光素子、受光素子および駆動回路等が同じＳｉ基
板３１上に形成された半導体発光装置の例を挙げる。図
４はこの装置を示す模式図である。図４において、半絶
縁性Ｓｉ基板３０の上部に、例えばホウ素（Ｂ）を拡散
させることによってｐ型Ｓｉ層３１が形成されている。
その上には、通常の集積回路作製技術によって、受光素
子３２、複数のトランジスタにより構成されるＬＥＤ駆
動回路３３および差動増幅器３４が形成されている。受
光素子３２は、上記ｐ型Ｓｉ層３１の上にｎ型Ｓｉ拡散
層３１１を積層することにより形成されている。上記個
々の受光素子３２、駆動回路３３、差動増幅器３４は、
おのおのの周囲のｐ型Ｓｉ層を除去して形成された溝３
６ａ、３６ｂによって分離されている。受光素子３２の
上にはｎ型Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層、
ｎ型Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層およびｐ
型Ｓｉコンタクト層からなる半導体層が積層形成されて
おり、この部分が発光素子３５となっている。
することによりＯＥＩＣ化された半導体発光装置、すな
わち発光素子、受光素子および駆動回路等が同じＳｉ基
板３１上に形成された半導体発光装置の例を挙げる。図
４はこの装置を示す模式図である。図４において、半絶
縁性Ｓｉ基板３０の上部に、例えばホウ素（Ｂ）を拡散
させることによってｐ型Ｓｉ層３１が形成されている。
その上には、通常の集積回路作製技術によって、受光素
子３２、複数のトランジスタにより構成されるＬＥＤ駆
動回路３３および差動増幅器３４が形成されている。受
光素子３２は、上記ｐ型Ｓｉ層３１の上にｎ型Ｓｉ拡散
層３１１を積層することにより形成されている。上記個
々の受光素子３２、駆動回路３３、差動増幅器３４は、
おのおのの周囲のｐ型Ｓｉ層を除去して形成された溝３
６ａ、３６ｂによって分離されている。受光素子３２の
上にはｎ型Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層、
ｎ型Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層およびｐ
型Ｓｉコンタクト層からなる半導体層が積層形成されて
おり、この部分が発光素子３５となっている。
【００４６】発光素子３５の形成方法は、あらかじめ上
記駆動回路３３、上記差動増幅器３４の上だけにＳｉ3
Ｎ4（図示せず）を蒸着してカルコパイライト型等の結
晶が成長しないようにマスクした後、基板３１上の上記
各素子３２、３３、３４の上からｎ型Ｃｕ（Ｇａ1-xＡ
ｌx）（ＳyＳｅ1-y）2層、ｎ型Ｃｕ（Ｇａ1-xＡｌx）
（ＳyＳｅ1-y）2層およびｐ型Ｓｉコンタクト層からな
る半導体層を全面に積層形成する。このＳｉ3Ｎ4膜の上
にはアモルファスの膜ができるものの結晶とはならない
ので、この部分だけを選択的に除去することができ、発
光素子３５となるべき上記半導体層は受光素子３２の上
にのみ積層形成される。
記駆動回路３３、上記差動増幅器３４の上だけにＳｉ3
Ｎ4（図示せず）を蒸着してカルコパイライト型等の結
晶が成長しないようにマスクした後、基板３１上の上記
各素子３２、３３、３４の上からｎ型Ｃｕ（Ｇａ1-xＡ
ｌx）（ＳyＳｅ1-y）2層、ｎ型Ｃｕ（Ｇａ1-xＡｌx）
（ＳyＳｅ1-y）2層およびｐ型Ｓｉコンタクト層からな
る半導体層を全面に積層形成する。このＳｉ3Ｎ4膜の上
にはアモルファスの膜ができるものの結晶とはならない
ので、この部分だけを選択的に除去することができ、発
光素子３５となるべき上記半導体層は受光素子３２の上
にのみ積層形成される。
【００４７】上記個々の受光素子３２、発光素子３５、
駆動回路３３および差動増幅器３４はＡｌ配線３７によ
って適当に接続されており、またこのＡｌ配線３７と基
板３０、受光素子３２等との間は、ＳｉＯ2絶縁膜を用
いることによって適当に絶縁されている。
駆動回路３３および差動増幅器３４はＡｌ配線３７によ
って適当に接続されており、またこのＡｌ配線３７と基
板３０、受光素子３２等との間は、ＳｉＯ2絶縁膜を用
いることによって適当に絶縁されている。
【００４８】上記受光素子３２は、発光素子３５のｎ型
Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層側がｎ型Ｓｉ
拡散層３１１となっているので、上記構成によれば、受
光素子３２のｎ側と発光素子３５のｎ側は作製と同時に
直接接続される。
Ｃｕ（Ｇａ1-xＡｌx）（ＳyＳｅ1-y）2層側がｎ型Ｓｉ
拡散層３１１となっているので、上記構成によれば、受
光素子３２のｎ側と発光素子３５のｎ側は作製と同時に
直接接続される。
【００４９】図５は実施例３の半導体発光装置の回路図
である。ＬＥＤ３５の出力光Ａ、Ｂのうち、基板１側に
放出される光Ｂは、受光素子３２に入射する。このと
き、受光素子３２で発生された電流は抵抗３８にて電圧
に変換され、その出力は差動増幅器３４の一方の入力３
１２ａに入力される。他方の入力３１２ｂに参照信号３
１０の出力を入力し、それらの差動出力３１２ｃを駆動
回路３５にフィードバックすることにより発光素子３５
の出力光Ａの強度が調節され、出力光Ａの安定化を図る
ことができる。また、参照信号３１０の大きさを変える
ことにより、出力光Ａの強度を変えることができる。
である。ＬＥＤ３５の出力光Ａ、Ｂのうち、基板１側に
放出される光Ｂは、受光素子３２に入射する。このと
き、受光素子３２で発生された電流は抵抗３８にて電圧
に変換され、その出力は差動増幅器３４の一方の入力３
１２ａに入力される。他方の入力３１２ｂに参照信号３
１０の出力を入力し、それらの差動出力３１２ｃを駆動
回路３５にフィードバックすることにより発光素子３５
の出力光Ａの強度が調節され、出力光Ａの安定化を図る
ことができる。また、参照信号３１０の大きさを変える
ことにより、出力光Ａの強度を変えることができる。
【００５０】実施例３においては、発光素子３５、受光
素子３２、駆動回路３３および差動増幅器３４とで基板
１が共有されているので、発光素子３５と別体に受光素
子３２等を備えなくてもＯＥＩＣ化された半導体発光装
置を容易に形成することができる。そのため、例えば図
６に示すように、図４に示した半導体発光装置と同様の
構造をもち出力光Ｃが得られる半導体発光装置４１を、
１つの基板上に多数集積化することが可能である。この
場合、個々の半導体発光装置４１は、分離溝４２によっ
て分離されるが、参照信号は１つの半導体発光装置４１
に１つずつ入力される。一方、バイアス電圧＋Ｖは全て
の装置４１に同時に供給されるように配線されている。
素子３２、駆動回路３３および差動増幅器３４とで基板
１が共有されているので、発光素子３５と別体に受光素
子３２等を備えなくてもＯＥＩＣ化された半導体発光装
置を容易に形成することができる。そのため、例えば図
６に示すように、図４に示した半導体発光装置と同様の
構造をもち出力光Ｃが得られる半導体発光装置４１を、
１つの基板上に多数集積化することが可能である。この
場合、個々の半導体発光装置４１は、分離溝４２によっ
て分離されるが、参照信号は１つの半導体発光装置４１
に１つずつ入力される。一方、バイアス電圧＋Ｖは全て
の装置４１に同時に供給されるように配線されている。
【００５１】このように、独立に駆動できる多数の半導
体発光装置を１つの基板上に容易に集積化して一体形成
でき、集積化ディスプレー装置とすることが可能であ
る。
体発光装置を１つの基板上に容易に集積化して一体形成
でき、集積化ディスプレー装置とすることが可能であ
る。
【００５２】
【発明の効果】本発明によれば、緑色から青色の領域に
おいて、高輝度でかつ高効率の発光を得られる半導体発
光装置を得ることができ、輝度の高い緑色から青色の領
域の光を高効率で発振することができる半導体発光装置
を提供することができる。
おいて、高輝度でかつ高効率の発光を得られる半導体発
光装置を得ることができ、輝度の高い緑色から青色の領
域の光を高効率で発振することができる半導体発光装置
を提供することができる。
【００５３】よって、本発明の半導体発光装置を用いる
ことによってフルカラー発光ディスプレーを実現でき、
また、光ディスクシステム、光磁気記録ディスクシステ
ム等の高密度化を実現できる。
ことによってフルカラー発光ディスプレーを実現でき、
また、光ディスクシステム、光磁気記録ディスクシステ
ム等の高密度化を実現できる。
【００５４】また、本発明においては、高品質のＳｉ基
板が用いられ、しかも、この基板と該基板上に積層形成
された半導体層との間に歪みが生じることもないため、
高品質の半導体発光装置を提供することができる。
板が用いられ、しかも、この基板と該基板上に積層形成
された半導体層との間に歪みが生じることもないため、
高品質の半導体発光装置を提供することができる。
【００５５】また、Ｓｉコンタクト層を用いることによ
り、容易にオーミック電極を形成できる。
り、容易にオーミック電極を形成できる。
【００５６】さらに、本発明によれば、同一の基板上に
発光素子、受光素子、ＬＥＤ駆動回路等を備え、高密度
に集積化した半導体発光装置を提供することができる。
発光素子、受光素子、ＬＥＤ駆動回路等を備え、高密度
に集積化した半導体発光装置を提供することができる。
【図１】本発明の実施例１の半導体発光装置の要部を示
す斜視図である。
す斜視図である。
【図２】実施例１の半導体発光装置の製造工程を示す概
略図である。
略図である。
【図３】本発明の実施例２の半導体発光装置の要部を示
す斜視図である。
す斜視図である。
【図４】本発明の実施例３の半導体発光装置を示す模式
図である。
図である。
【図５】実施例３の半導体発光装置の回路図である。
【図６】実施例３の半導体発光装置と同様の構造をもつ
半導体発光装置を集積化して作製したディスプレー装置
の模式図である。
半導体発光装置を集積化して作製したディスプレー装置
の模式図である。
【図７】ＳｅＣｄＺｎＳＳｅ系材料とＣｕＧａＡｌＳＳ
ｅ系材料の格子定数とエネルギーギャップとの関係およ
び発光波長との関係を表す図である。
ｅ系材料の格子定数とエネルギーギャップとの関係およ
び発光波長との関係を表す図である。
１ ｎ型Ｓｉ基板 ３ ｎ型Ｃｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2層 ４ ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）2層 ６ ｐ型Ｓｉコンタクト層 ２１ ｎ型Ｓｉ基板 ２３ ｎ型Ｃｕ（ＧａxＡｌ1-x）（ＳyＳｅ1-y）2クラ
ッド層 ２４ Ｃｕ（ＧａzＡｌ1-z）（ＳwＳｅ1-w）2活性層 ２５ ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）2クラ
ッド層 ２６ ｐ型Ｓｉキャップ層 ３０ Ｓｉ基板
ッド層 ２４ Ｃｕ（ＧａzＡｌ1-z）（ＳwＳｅ1-w）2活性層 ２５ ｐ型Ｃｕ（ＧａuＡｌ1-u）（ＳvＳｅ1-v）2クラ
ッド層 ２６ ｐ型Ｓｉキャップ層 ３０ Ｓｉ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細羽 弘之 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 須山 尚宏 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 大林 健 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 幡 俊雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−140588（ＪＰ，Ａ) 特開 平２−270387（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00 H01S 3/18
Claims (6)
- 【請求項１】 Ｓｉ基板上に半導体層が積層形成され、
該半導体層が、前記Ｓｉ基板の格子定数とほぼ等しい格
子定数を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有する
カルコパイライト族化合物を含んでなる半導体発光装置
であって、前記 Ｓｉ基板が、第１導電型のＳｉからなり、前記 半導体層が、第１導電型のＣｕ（ＧａｘＡ
ｌ１−ｘ）（ＳｙＳｅ１−ｙ）２層（ただし、ｘは０よ
り大で１以下であり、ｙは０より大で１未満である）及
び第１導電型と反対導電型のＣｕ（ＧａｕＡｌ１−ｕ）
（ＳｙＳｅ１−ｖ）２層（ただし、ｕは０より大で１以
下であり、ｖは０より大で１未満である）がこの順で積
層され、前記半導体層が前記Ｓｉ基板上に直接接するよ
うに形成され、更に前記半導体層の上に直接接するよう
にＳｉ層が積層形成され、前記半導体層の導電型がｎ型
の層ではｎ型不純物がＳｉである半導体発光装置。 - 【請求項２】 Ｓｉ基板上に半導体層が積層形成され、
該半導体層が、前記Ｓｉ基板の格子定数とほぼ等しい格
子定数を有し、かつＣｕ、Ｇａ、Ｓ及びＳｅを含有する
カルコパイライト族化合物を含んでなる半導体発光装置
であって、前記 Ｓｉ基板が、第１導電型のＳｉからなり、前記 半導体層が、第１導電型のＣｕ（ＧａｘＡ
ｌ１−ｘ）（ＳｙＳｅ１−ｙ）２ 第１クラッド層（ただ
し、ｘは０より大で１以下であり、ｙは０より大で１未
満である）、Ｃｕ（ＧａｚＡｌ１−ｚ）（ＳｗＳｅ
１−ｗ）２活性層（ただし、ｚは０より大で１以下であ
り、ｗは０より大で１未満である）、及び第１導電型と
反対導電型のＣｕ（ＧａｕＡｌ１−ｕ）（ＳｖＳｅ
１−ｖ）２ 第２クラッド層（ただし、ｕは０より大で１
以下であり、ｖは０より大で１未満である）がこの順で
積層され、前記第１クラッド層が前記Ｓｉ基板上に直接
接するように形成され、更に前記第２のクラッド層の上
に直接接するようにＳｉ層が積層形成され、前記第１ク
ラッド層又は前記第２クラッド層のうち導電型がｎ型の
層ではｎ型不純物がＳｉである半導体発光装置。 - 【請求項３】 単一のＳｉ基板上に、発光素子と、該発
光素子に電流を注入して発光させる駆動回路と、受光素
子と、該受光素子の信号を増幅する増幅器とが形成され
て構成される半導体発光装置であって、 前記Ｓｉ基板は、半絶縁性Ｓｉ基板の表面に、溝により
３箇所に分割された第１導電型のＳｉ層が形成されてな
り、 該分割された領域の一つの上部に前記発光素子と前記受
光素子とが形成され、他の分割された領域のそれぞれに
前記駆動回路と増幅器とが形成され、 前記受光素子は、前記第１導電型Ｓｉ層とその上に形成
された第１導電型と反対導電型のＳｉ層とから構成さ
れ、 前記発光素子は、前記受光素子の前記第１導電型と反対
導電型のＳｉ層を介して、前記Ｓｉ基板の格子定数とほ
ぼ等しい格子定数を有しかつＣｕ、Ｇａ、Ｓ及びＳｅを
含有するカルコパイライト族化合物を含んでなる半導体
層が積層されて構成され、該半導体層が第１導電型と反
対導電型のＣｕ（Ｇａ ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓ
ｅ １−ｙ ） ２ 層（ただし、ｘは０より大で１以下であ
り、ｙは０より大で１未満である）及び第１導電型のＣ
ｕ（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ） ２ 層（ただ
し、ｕは０より大で１以下であり、ｖは０より大で１未
満である）がこの順で積層されてなる 半導体発光装置。 - 【請求項４】 ｎ型のＳｉ基板上に半導体層とＳｉ層と
が順次積層形成され、前記半導体層が、前記Ｓｉ基板の
格子定数とほぼ等しい格子定数を有し、かつＣｕ、Ｇ
ａ、Ｓ及びＳｅを含有するカルコパイライト族化合物を
含んでなり、更に前記半導体層がｎ型のＣｕ（Ｇａ ｘ Ａ
ｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層（ただし、ｘは０よ
り大で１以下であり、ｙは０より大で１未満である）及
びｐ型のＣｕ（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ）
２ 層（ただし、ｕは０より大で１以下であり、ｖは０よ
り大で１未満である）がこの順で積層されて構成される
半導体発光装置の製造方法であって、 第１の成長室にて前記Ｓｉ基板上に前記ｎ型Ｃｕ（Ｇａ
ｘ Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 層及び前記ｐ型Ｃ
ｕ（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ） ２ 層を順次
形成した後、前記第１の成長室とは異なる第２の成長室
にて前記Ｓｉ層を形成する工程を含む 半導体発光装置の
製造方法。 - 【請求項５】 ｎ型のＳｉ基板上に半導体層とＳｉ層と
が順次積層形成され、前記半導体層が、前記Ｓｉ基板の
格子定数とほぼ等しい格子定数を有し、かつＣｕ、Ｇ
ａ、Ｓ及びＳｅを含有するカルコパイライト族化合物を
含んでなり、更 に前記半導体層が、ｎ型のＣｕ（Ｇａ ｘ
Ａｌ １−ｘ ）（Ｓ ｙ Ｓｅ １−ｙ ） ２ 第１クラッド層（た
だし、ｘは０より大で１以下であり、ｙは０より大で１
未満である）、Ｃｕ（Ｇａ ２ Ａｌ １−ｘ ）（Ｓ ｗ Ｓｅ
１−ｗ ） ２ 活性層（ただし、ｚは０より大で１未満であ
り、ｗは０より大で１未満である）、及びｐ型のＣｕ
（Ｇａ ｕ Ａｌ １−ｕ ）（Ｓ ｖ Ｓｅ １−ｖ ） ２ 第２クラッ
ド層（ただし、ｕは０より大で１以下であり、ｖは０よ
り大で１未満である）がこの順で積層されて構成される
半導体発光装置の製造方法であって、 第１の成長室にて前記Ｓｉ基板上に前記ｎ型第１クラッ
ド層、前記活性層、及び前記ｐ型第２クラッド層を順次
形成した後、前記第１の成長室とは異なる第２の成長室
にて前記Ｓｉ層を形成する工程を含む 半導体発光装置の
製造方法。 - 【請求項６】 単一のＳｉ基板上に、発光素子と、該発
光素子に電流を注入して発光させる駆動回路と、受光素
子と、該受光素子の信号を増幅する増幅器とが形成され
て構成される半導体発光装置の製造方法であって、 前記Ｓｉ基板として半絶縁性Ｓｉ基板の表面に第１導電
型のＳｉ層を形成する工程と、 該第１導電型Ｓｉ層の一部に第１導電型と反対導電型の
Ｓｉ層を積層して前記受光素子を形成する工程と、 該受光素子形成面で後に前記発光素子が形成される領域
を除いた部分の前記Ｓｉ基板表面に窒化シリコン膜を形
成する工程と、 該窒化シリコン膜が形成されていない前記受光素子の第
１導電型と反対導電型のＳｉ層上に、前記Ｓｉ基板の格
子定数とほぼ等しい格子定数を有し、かつＣｕ、Ｇａ、
Ｓ及びＳｅを含有するカルコパイライト族化合物を含ん
でなる半導体層を積層して前記発光素子を形成する工程
と、 前記窒化シリコン膜上に形成されたＣｕ、Ｇａ、Ｓ及び
Ｓｅを含有するカルコパイライト族化合物を含んでなる
アモルファス膜を除去した後に、前記Ｓｉ基板上に前記
駆動回路及び前記増幅器を形成する工程とを含む 半導体
発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11632192A JP2866527B2 (ja) | 1992-05-08 | 1992-05-08 | 半導体発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11632192A JP2866527B2 (ja) | 1992-05-08 | 1992-05-08 | 半導体発光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315645A JPH05315645A (ja) | 1993-11-26 |
| JP2866527B2 true JP2866527B2 (ja) | 1999-03-08 |
Family
ID=14684090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11632192A Expired - Fee Related JP2866527B2 (ja) | 1992-05-08 | 1992-05-08 | 半導体発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2866527B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4887587B2 (ja) * | 2001-08-01 | 2012-02-29 | ソニー株式会社 | 画像表示装置及びその製造方法 |
| JP3557571B2 (ja) * | 2001-08-01 | 2004-08-25 | 昭和電工株式会社 | 発光素子用積層構造体、発光素子、ランプ及び光源 |
| DE10318440B3 (de) | 2003-04-15 | 2005-02-03 | Hahn-Meitner-Institut Berlin Gmbh | Elektrochemisches Verfahren zur direkten nanostrukturierbaren Materialabscheidung auf einem Substrat und mit dem Verfahren hergestelltes Halbleiterbauelement |
| JP2008071803A (ja) * | 2006-09-12 | 2008-03-27 | Institute Of National Colleges Of Technology Japan | 化合物混晶半導体発光装置。 |
| JP5609119B2 (ja) * | 2009-01-21 | 2014-10-22 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| JP5509962B2 (ja) * | 2010-03-19 | 2014-06-04 | ソニー株式会社 | 固体撮像装置、および、その製造方法、電子機器 |
| US11749790B2 (en) * | 2017-12-20 | 2023-09-05 | Lumileds Llc | Segmented LED with embedded transistors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140588A (ja) * | 1986-12-01 | 1988-06-13 | Ricoh Co Ltd | 半導体発光装置 |
-
1992
- 1992-05-08 JP JP11632192A patent/JP2866527B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315645A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838029A (en) | GaN-type light emitting device formed on a silicon substrate | |
| JP3270476B2 (ja) | オーミックコンタクト及びｉｉ−ｖｉ族化合物半導体素子並びにこれらの製造方法 | |
| JPH06296040A (ja) | 発光ダイオードの製造方法 | |
| JPH11154774A (ja) | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 | |
| JP3259931B2 (ja) | 半導体発光素子および半導体表示装置 | |
| JP3332127B2 (ja) | 半導体素子 | |
| JPH05251739A (ja) | 半導体発光デバイス | |
| JPH0897468A (ja) | 半導体発光素子 | |
| JP2866527B2 (ja) | 半導体発光装置及びその製造方法 | |
| JPH05275744A (ja) | ヘテロ超格子ｐｎ接合 | |
| US5523022A (en) | Semiconductor compound | |
| JPH04213878A (ja) | 半導体発光素子 | |
| JPS61108187A (ja) | 半導体光電子装置 | |
| US5091758A (en) | Semiconductor light-emitting devices | |
| JPH07202340A (ja) | 可視光半導体レーザ | |
| US5250814A (en) | Semiconductor light-emitting devices | |
| JP2000269542A (ja) | 半導体装置 | |
| JP3005115B2 (ja) | 半導体発光素子 | |
| JP2000174341A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2618677B2 (ja) | 半導体発光装置 | |
| JPH05347432A (ja) | 半導体発光素子 | |
| US6063644A (en) | Light-emitting element and array with etched surface, and fabrication method thereof | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 | |
| JPH0410669A (ja) | 半導体装置 | |
| JP3557571B2 (ja) | 発光素子用積層構造体、発光素子、ランプ及び光源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980625 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981117 |
|
| LAPS | Cancellation because of no payment of annual fees |