KR20220140059A - 발광 소자 및 이를 포함하는 표시 장치 - Google Patents

발광 소자 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20220140059A
KR20220140059A KR1020210045665A KR20210045665A KR20220140059A KR 20220140059 A KR20220140059 A KR 20220140059A KR 1020210045665 A KR1020210045665 A KR 1020210045665A KR 20210045665 A KR20210045665 A KR 20210045665A KR 20220140059 A KR20220140059 A KR 20220140059A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
core
emitting device
electrode
Prior art date
Application number
KR1020210045665A
Other languages
English (en)
Inventor
김범준
강종혁
이원호
임현덕
조은아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210045665A priority Critical patent/KR20220140059A/ko
Priority to PCT/KR2021/015380 priority patent/WO2022215818A1/ko
Priority to CN202180094199.7A priority patent/CN116888746A/zh
Priority to US17/522,373 priority patent/US20220328558A1/en
Publication of KR20220140059A publication Critical patent/KR20220140059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 소자 및 이를 포함하는 표시 장치가 제공된다. 발광 소자는 제1 방향으로 연장된 코어 구조물을 포함하며, 상기 코어 구조물은 상기 제1 방향으로 연장된 제1 발광 소자 코어, 상기 제1 방향으로 연장되며, 상기 제1 발광 소자 코어와 이격된 제2 발광 소자 코어, 및 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어가 서로 고정되도록 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어 사이에 배치되는 제1 접합층을 포함하며, 상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며, 상기 제1 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향과 상기 제2 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 서로 반대 방향이다.

Description

발광 소자 및 이를 포함하는 표시 장치{Light emitting element and display device including the same}
본 발명은 발광 소자 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 제1 반도체층, 제1 반도체층 상에 배치된 소자 활성층, 소자 활성층 상에 배치된 제2 반도체층을 포함하는 발광 소자 코어를 접합층을 통해 서로 대칭이 되도록 고정시켜, 편향 정렬을 생략할 수 있는 발광 소자를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 상기 발광 소자를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않으며, 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 제1 방향으로 연장된 코어 구조물을 포함하며, 상기 코어 구조물은 상기 제1 방향으로 연장된 제1 발광 소자 코어, 상기 제1 방향으로 연장되며, 상기 제1 발광 소자 코어와 이격된 제2 발광 소자 코어, 및 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어가 서로 고정되도록 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어 사이에 배치되는 제1 접합층을 포함하며, 상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며, 상기 제1 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향과 상기 제2 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 서로 반대 방향이다.
상기 제1 발광 소자 코어는 상기 제1 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되고, 상기 제2 발광 소자 코어는 상기 제1 방향의 반대 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치될 수 있다.
상기 제2 발광 소자 코어는 상기 제1 발광 소자 코어와 상기 제1 방향으로 이격될 수 있다.
상기 제1 반도체층은 제1 도전형 도펀트로 도핑되고, 상기 제2 반도체층은 제2 도전형 도펀트로 도핑될 수 있다.
상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있다.
상기 제1 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제1 단부에 위치하고, 상기 제2 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제2 단부에 위치할 수 있다.
상기 코어 구조물은 상기 코어 구조물의 중앙을 상기 제1 방향과 교차하는 제2 방향으로 지나는 기준선에 대하여 서로 대칭일 수 있다.
상기 코어 구조물의 측면을 둘러싸는 소자 절연막을 더 포함할 수 있다.
상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 반사 전극층을 더 포함하되, 상기 제1 발광 소자 코어의 반사 전극층은 상기 제1 발광 소자 코어의 제2 반도체층과 상기 제1 접합층 사이에 배치되고, 상기 제2 발광 소자 코어의 반사 전극층은 상기 제2 발광 소자 코어의 제2 반도체층과 상기 제1 접합층 사이에 배치될 수 있다.
상기 반사 전극층은 반사율이 높은 금속 물질 또는 DBR(Distributed Bragg Reflector)층을 포함할 수 있다.
상기 제1 접합층은 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어를 전기적으로 연결할 수 있다.
상기 제1 접합층은 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어를 전기적으로 연결할 수 있다.
상기 코어 구조물은, 상기 제1 발광 소자 코어와 상기 제1 접합층 사이에 배치되는 제3 발광 소자 코어; 상기 제2 발광 소자 코어와 상기 제1 접합층 사이에 배치되는 제4 발광 소자 코어; 상기 제1 발광 소자 코어와 상기 제3 발광 소자 코어 사이에 배치되는 제2 접합층; 및 상기 제2 발광 소자 코어와 상기 제4 발광 소자 코어 사이에 배치되는 제3 접합층을 더 포함할 수 있다.
상기 제3 발광 소자 코어 및 상기 제4 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함할 수 있다.
상기 제3 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제2 발광 소자 코어와 동일하고, 상기 제4 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제1 발광 소자 코어와 동일할 수 있다.
상기 제1 발광 소자 코어의 상기 제1 반도체층의 길이는 상기 제1 발광 소자 코어의 상기 제2 반도체층의 길이보다 길고, 상기 제2 발광 소자 코어의 상기 제1 반도체층의 길이는 상기 제2 발광 소자 코어의 상기 제2 반도체층의 길이보다 길며, 상기 제1 발광 소자 코어의 상기 제1 반도체층 및 상기 제2 발광 소자 코어의 상기 제1 반도체층은 상기 발광 소자의 양 단부에 각각 배치될 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치되며, 제1 방향으로 연장된 코어 구조물을 포함하는 발광 소자를 포함하되, 상기 코어 구조물은, 상기 제1 방향으로 연장된 제1 발광 소자 코어; 상기 제1 방향으로 연장되며, 상기 제1 발광 소자 코어와 이격된 제2 발광 소자 코어; 및 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어가 서로 고정되도록 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어 사이에 배치되는 접합층을 포함하며, 상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며, 상기 제1 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향과 상기 제2 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 서로 반대 방향이다.
상기 제1 발광 소자 코어는 상기 제1 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되고, 상기 제2 발광 소자 코어는 상기 제1 방향의 반대 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치될 수 있다.
상기 제1 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제1 단부에 위치하고, 상기 제2 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제2 단부에 위치할 수 있다.
상기 제1 전극 및 상기 접합층과 전기적으로 연결되는 제1 연결 전극; 및 상기 제2 전극 및 상기 발광 소자의 양 단부와 전기적으로 연결되는 제2 연결 전극을 더 포함할 수 있다.
상기 제1 연결 전극은 상기 제1 전극의 일부 영역 및 상기 접합층의 일부 영역과 각각 접촉하고, 상기 제2 연결 전극은 상기 제2 전극의 일부 영역 및 상기 발광 소자의 양 단부와 각각 접촉할 수 있다.
상기 발광 소자는 상기 코어 구조물의 측면을 둘러싸는 소자 절연막을 더 포함할 수 있다.
상기 소자 절연막은 상기 접합층의 적어도 일부 영역을 노출할 수 있다.
상기 제1 연결 전극은 상기 소자 절연막이 노출하는 상기 접합층과 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 실시예에 따른 발광 소자는 복수의 반도체층의 적층 방향이 반대 방향인 제1 발광 소자 코어와 제2 발광 소자 코어를 접합층을 통해 물리적으로 접합하고, 전기적으로 연결시킬 수 있다. 제1 발광 소자 코어와 제2 발광 소자 코어의 복수의 반도체층의 적층 방향이 반대 방향으로 형성됨으로서, 발광 소자의 양 단부에 위치하는 반도체층의 도전형은 동일할 수 있다. 구체적으로, 발광 소자의 양 단부에는 제1 도전형 반도체층(즉, n형 반도체층)이 배치될 수 있다. 또한, 발광 소자는 발광 소자의 중앙을 지나며 연장 방향인 일 방향에 교차하는 타 방향을 지나는 기준선 대하여 대칭인 구조를 가질 있다.
발광 소자가 대칭인 구조를 가짐으로써, 발광 소자의 양 단부에 동일한 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 배치될 수 있다. 따라서, 표시 장치의 제조 공정 중 발광 소자가 포함하는 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)을 동일한 방향으로 정렬시키는 편향 정렬 공정을 생략할 수 있다. 또한, 추가적인 편향 정렬 공정을 생략할 수 있으므로 표시 장치의 제조 공정 효율이 개선될 수 있다. 또한, 발광 소자가 대칭 구조를 가짐으로써, 추가적인 편향 정렬 공정 없이 발광 소자의 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 동일한 방향으로 정렬되므로 발광 소자의 발광 효율이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자의 사시도이다.
도 2는 일 실시예에 따른 발광 소자의 단면도이다.
도 3 내지 도 10은 일 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도들이다.
도 11은 일 실시예에 따른 표시 장치의 평면도이다.
도 12는 일 실시예에 따른 표시 장치의 일 화소의 일 예를 나타낸 평면 배치도이다.
도 13은 도 12의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다.
도 14는 도 12의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 15는 도 12의 일 화소의 일부를 나타낸 확대 배치도이다.
도 16은 도 15의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다.
도 17은 도 15의 IV-IV'선을 따라 자른 일 예를 나타낸 단면도이다.
도 18은 도 15의 V-V'선을 따라 자른 일 예를 나타낸 단면도이다.
도 19는 일 실시예에 따른 표시 장치에 포함된 발광 소자로부터 방출되는 광의 진행 방향을 나타낸 단면도이다.
도 20은 도 15의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 21은 일 실시예에 따른 표시 장치의 일 화소의 다른 예를 나타낸 평면 배치도이다.
도 22는 일 실시예에 따른 표시 장치의 일 화소의 또 다른 예를 나타낸 평면 배치도이다.
도 23은 일 실시예에 따른 표시 장치의 일 화소의 또 다른 예를 나타낸 평면 배치도이다.
도 24는 다른 실시예에 따른 발광 소자의 단면도이다.
도 25는 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 26은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 27은 다른 실시예에 따른 표시 장치의 일 화소의 일 예를 나타낸 평면 배치도이다.
도 28은 도 27의 일 화소의 일부를 나타낸 확대 배치도이다.
도 29는 도 28의 VI-VI'선을 따라 자른 일 예를 나타낸 단면도이다.
도 30은 다른 실시예에 따른 표시 장치의 일 화소의 다른 예를 나타낸 평면 배치도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다른 형태로 구현될 수도 있다. 즉, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 소자의 사시도이다. 도 2는 일 실시예에 따른 발광 소자의 단면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 발광 소자(ED)는 입자형 소자로서, 일 방향(X)으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 소정의 종횡비를 갖는 로드(Rod), 튜브(Tube) 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 6:5 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
발광 소자(ED)는 무기 발광 다이오드를 포함할 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층(또는 제1 반도체층), 제2 도전형(예컨대, p형) 반도체층(또는 제2 반도체층) 및 이들 사이에 개재된 활성 반도체층(또는 소자 활성층)을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
일 실시예에 따른 발광 소자(ED)는 상술한 복수의 반도체층들을 포함하는 코어 구조물(30) 및 코어 구조물(30)의 외주면을 둘러싸는 소자 절연막(38)을 포함한다.
코어 구조물(30)은 일 방향(X)으로 연장된 형상을 가질 수 있다. 코어 구조물(30)의 형상은 발광 소자(ED)의 형상을 추종할 수 있다. 코어 구조물(30)의 형상은 상술한 발광 소자(ED)의 형상과 유사하게 로드 또는 원통형 형상일 수 있다.
이하, 발광 소자(ED)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 일 방향(X) 일 측으로 후술하는 접합층(39)을 기준으로 제2 발광 소자 코어(30B) 배치된 측을 나타내고, "상면"는 일 방향(X) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 일 방향(X)의 반대 방향인 타 측을 나타내고, "하면"은 일 방향(X) 타 측을 향하는 표면을 나타낸다.
코어 구조물(30)은 적어도 둘 이상의 발광 소자 코어 및 상기 발광 소자 코어 사이에 배치된 접합층(39)을 포함할 수 있다. 상기 적어도 둘 이상의 발광 소자 코어는 각각 상술한 복수의 반도체층을 포함할 수 있다. 구체적으로, 상기 적어도 둘 이상의 발광 소자 코어는 각각 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 상기 적어도 둘 이상의 발광 소자 코어는 각각 제2 도전형(예컨대, p형) 반도체층 상에 배치된 반사 전극층을 더 포함할 수 있다.
일 실시예에서, 코어 구조물(30)은 제1 발광 소자 코어(30A), 제2 발광 소자 코어(30B) 및 접합층(39)을 포함한다.
제1 발광 소자 코어(30A)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 제1 발광 소자 코어(30A)는 발광 소자(ED)의 형상과 유사하게 로드 또는 원통형 형상일 수 있다. 제1 발광 소자 코어(30A)는 코어 구조물(30)의 형상과 유사하되, 제1 발광 소자 코어(30A)의 길이는 코어 구조물(30)의 길이보다 짧고, 제1 발광 소자 코어(30A)의 직경은 코어 구조물(30)의 직경과 동일할 수 있다.
제2 발광 소자 코어(30B)는 제1 발광 소자 코어(30A)와 일 방향(X)으로 이격되어 배치될 수 있다. 제2 발광 소자 코어(30B)는 제1 발광 소자 코어(30A)와 마찬가지로, 일 방향(X)으로 연장된 형상을 가질 수 있다. 제2 발광 소자 코어(30B)는 발광 소자(ED)의 형상과 유사하게 로드 또는 원통형 형상일 수 있다. 제2 발광 소자 코어(30B)는 코어 구조물(30)의 형상과 유사하되, 제2 발광 소자 코어(30B)의 길이는 코어 구조물(30)의 길이보다 짧고, 제2 발광 소자 코어(30B)의 직경은 코어 구조물(30)의 직경과 동일할 수 있다.
제2 발광 소자 코어(30B)는 제1 발광 소자 코어(30A)의 형상과 실질적으로 동일할 수 있다. 이에 제한되는 것은 아니나, 제1 발광 소자 코어(30A)의 길이와 제2 발광 소자 코어(30B)의 길이는 동일할 수 있다. 또한, 제1 발광 소자 코어(30A)의 직경과 제2 발광 소자 코어(30B)의 직경은 동일할 수 있다. 제1 발광 소자 코어(30A)의 측면과 제2 발광 소자 코어(30B)의 측면은 서로 나란하게 정렬될 수 있다.
제1 발광 소자 코어(30A)는 제1 반도체층(31A), 제2 반도체층(32A), 제1 반도체층(31A)과 제2 반도체층(32A) 사이에 배치된 소자 활성층(33A)을 포함할 수 있다. 제1 발광 소자 코어(30A)는 제2 반도체층(32A) 상에 배치되는 반사 전극층(37A)을 더 포함할 수 있다. 제1 발광 소자 코어(30A)의 제2 반도체층(32A)은 제1 발광 소자 코어(30A)의 소자 활성층(33A)과 제1 발광 소자 코어(30A)의 반사 전극층(37A) 사이에 배치될 수 있다. 한편, 제1 반도체층은 제1 도전형(예컨대, n형) 반도체층이고, 제2 반도체층은 제2 도전형(예컨대, p형) 반도체층일 수 있다. 따라서, 이하, 제1 발광 소자 코어(30A)의 제1 반도체층(31A)은 제1n 반도체층(31A), 제1 발광 소자 코어(30A)의 제2 반도체층(32A)은 제1p 반도체층(32A), 제1 발광 소자 코어(30A)의 소자 활성층(33A)은 제1 소자 활성층(33A), 제1 발광 소자 코어(30A)의 반사 전극층(37A)은 제1 반사 전극층(37A)으로도 지칭될 수 있다.
제1n 반도체층(31A)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1n 반도체층(31A)은 n형 Si로 도핑된 n-GaN일 수 있다.
제1p 반도체층(32A)은 제1 소자 활성층(33A)을 사이에 두고 제1n 반도체층(31A)과 이격되어 배치될 수 있다. 제1p 반도체층(32A)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제1p 반도체층(32A)은 p형 Mg로 도핑된 p-GaN일 수 있다.
제1 소자 활성층(33A)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 제1 소자 활성층(33A)은 제1n 반도체층(31A) 및 제1p 반도체층(32A)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 제1 소자 활성층(33A)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
제1 반사 전극층(37A)은 제1p 반도체층(32A) 상에 배치될 수 있다. 제1p 반도체층(32A)은 제1 반사 전극층(37A)과 제1 소자 활성층(33A) 사이에 배치될 수 있다. 제1 반사 전극층(37A)은 제1p 반도체층(32A) 및 접합층(39)과 각각 접촉할 수 있다.
제1 반사 전극층(37A)은 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)으로부터 방출되어 중 코어 구조물(30)의 중앙으로 진행하는 광의 진행 방향을 발광 소자(ED)의 제1 단부(ED_S1) 측으로 변경하는 역할을 할 수 있다.
또한, 제1 반사 전극층(37A)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 제1 반사 전극층(37A)은 제1n 반도체층(31A) 및 제1p 반도체층(32A)에 전기 신호를 인가하기 위해 제1 발광 소자 코어(30A)의 양 단부와 연결 전극이 각각 전기적으로 연결될 때, 제1p 반도체층(32A)과 연결 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 일 실시예에서, 제1 반사 전극층(37A)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제1 반사 전극층(37A)은 알루미늄(Al), 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
상기 제1 반사 전극층(37A)을 반사율이 높은 오믹(Ohmic) 전극으로 사용함으로써, 표시 장치(10)에 발광 소자(ED)가 배치되는 경우, 구동 전압이 감소되고, 발광 소자(ED)로부터 광 추출이 향상될 수 있다.
제2 발광 소자 코어(30B)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 제2 발광 소자 코어(30B)는 제1 발광 소자 코어(30A)와 마찬가지로, 제1 반도체층(31B), 제2 반도체층(32B), 제1 반도체층(31B)과 제2 반도체층(32B) 사이에 배치된 소자 활성층(33B)을 포함할 수 있다. 제2 발광 소자 코어(30B)는 제2 반도체층(32B) 상에 배치된 반사 전극층(37B)을 더 포함할 수 있다. 상기 제2 발광 소자 코어(30B)의 제2 반도체층(32B)은 제2 발광 소자 코어(30B)의 반사 전극층(37B)과 제2 발광 소자 코어(30B)의 소자 활성층(33B) 사이에 배치될 수 있다. 이하, 제2 발광 소자 코어(30B)의 제1 반도체층(31B)은 제2n 반도체층(31B), 제2 발광 소자 코어(30B)의 제2 반도체층(32B)은 제2p 반도체층(32B), 제2 발광 소자 코어(30B)의 소자 활성층(33B)은 제2 소자 활성층(33B), 제2 발광 소자 코어(30B)의 반사 전극층(37B)은 제2 반사 전극층(37B)으로도 지칭될 수 있다.
제2n 반도체층(31B)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 제2n 반도체층(31B)은 제1n 반도체층(31A)과 동일할 물질을 포함하며, 실질적으로 동일한 구조를 가질 수 있다. 예시적인 실시예에서, 제2n 반도체층(31B)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2p 반도체층(32B)은 제2 소자 활성층(33B)을 사이에 두고 제2n 반도체층(31B)과 이격되어 배치될 수 있다. 제2p 반도체층(32B)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 제2p 반도체층(32B)은 제1p 반도체층(32A)과 동일할 물질을 포함하며, 실질적으로 동일한 구조를 가질 수 있다. 예시적인 실시예에서, 제2p 반도체층(32B)은 p형 Mg로 도핑된 p-GaN일 수 있다.
제2 소자 활성층(33B)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 제2 소자 활성층(33B)은 제2n 반도체층(31B) 및 제2p 반도체층(32B)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 제2 소자 활성층(33B)은 제1 소자 활성층(33A)과 동일한 물질을 포함하며, 실질적으로 동일한 구조를 가질 수 있다.
제2 반사 전극층(37B)은 제2p 반도체층(32B) 상에 배치될 수 있다. 제2p 반도체층(32B)은 제2 반사 전극층(37B)과 제2 소자 활성층(33B) 사이에 배치될 수 있다. 제2 반사 전극층(37B)은 제2p 반도체층(32B) 및 접합층(39)과 각각 접촉할 수 있다. 제2 반사 전극층(37B)은 제1 반사 전극층(37A)과 동일한 물질을 포함하며, 실질적으로 동일한 구조를 가질 수 있다.
제2 반사 전극층(37B)은 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)으로부터 방출되어 중 코어 구조물(30)의 중앙으로 진행하는 광의 진행 방향을 발광 소자(ED)의 제2 단부(ED_S2) 측으로 변경하는 역할을 할 수 있다.
또한, 제2 반사 전극층(37B)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 제2 반사 전극층(37B)은 제2n 반도체층(31B) 및 제2p 반도체층(32B)에 전기 신호를 인가하기 위해 제2 발광 소자 코어(30B)의 양 단부와 연결 전극이 각각 전기적으로 연결될 때, 제2p 반도체층(32B)과 연결 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 일 실시예에서, 제2 반사 전극층(37B)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 제1 반사 전극층(37A)은 알루미늄(Al), 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
제1 발광 소자 코어(30A)의 제1n 반도체층(31A), 제1 소자 활성층(33A), 제1p 반도체층(32A) 및 제1 반사 전극층(37A)의 적층 방향과 제2 발광 소자 코어(30B)의 제2n 반도체층(31B), 제2 소자 활성층(33B), 제2p 반도체층(32B) 및 제2 반사 전극층(37B)의 적층 방향을 서로 반대 방향일 수 있다. 구체적으로, 제1 발광 소자 코어(30A)의 제1n 반도체층(31A), 제1 소자 활성층(33A), 제1p 반도체층(32A) 및 제1 반사 전극층(37A)은 일 방향(X)을 따라 순차 배치되고, 제2 발광 소자 코어(30B)의 제2n 반도체층(31B), 제2 소자 활성층(33B), 제2p 반도체층(32B) 및 제2 반사 전극층(37B)은 일 방향(X)의 반대 방향을 따라 순차 배치될 수 있다.
제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)는 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층)이 발광 소자(ED)의 양 단부를 향하도록 배치될 수 있다. 구체적으로, 제1 발광 소자 코어(30A)의 제1n 반도체층(31A)이 발광 소자(ED)의 제1 단부(ED_S1)에 위치하고, 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)이 발광 소자(ED)의 제2 단부(ED_S2)에 위치할 있다. 즉, 발광 소자(ED)의 제1 단부(ED_S1)는 제1n 반도체층(31A)의 일 단부(31A_S1)이고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2n 반도체층(31B)의 단부(31B_S1)일 수 있다. 즉, 코어 구조물(30)의 양 단부(ED_S1, ED_S2)는 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층)이 배치될 수 있다. 한편, 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)의 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층)의 길이는 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)의 제2 도전형 반도체층(또는 제2 반도체층 또는 p형 반도체층)의 길이보다 길 수 있다.
접합층(39)은 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B) 사이에 배치될 수 있다. 접합층(39)은 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B) 사이에 배치되어 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)를 물리적으로 고정시킴과 동시에 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)를 전기적으로 연결할 수 있다. 구체적으로, 접합층(39)은 제1 발광 소자 코어(30A)의 제1 반사 전극층(37A)과 제2 발광 소자 코어(30B)의 제2 반사 전극층(37B) 사이에 배치되어 이들을 고정하고, 전기적으로 연결할 수 있다. 접합층(39)은 제1 반사 전극층(37A)과 제2 반사 전극층(37B)과 각각 접촉할 수 있다.
접합층(39)은 후술하는 바와 같이 발광 소자(ED)를 제조하는 공정 중 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 서로 접합하는 데에 이용될 수 있다. 접합층(39)은 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 서로 접합하기에 용이하도록 녹는점이 낮은 전도성 물질을 포함할 수 있다. 구체적으로, 접합층(39)은 350℃ 이하의 온도에서 녹는점을 가지는 금속 물질을 포함할 수 있으나, 이에 제한되지 않는다. 일 예로, 접합층(39)은 공정 합금(Eutectic Alloy) 또는 가융 합금(Fusible Alloy) 등을 포함할 수 있다.
또한, 접합층(39)은 발광 소자(ED)가 후술하는 표시 장치(10, 도 11 참조)에 배치되는 경우, 연결 전극과 접촉하는 영역일 수 있다. 접합층(39)을 통해 제1 발광 소자 코어(30A)의 제1p 반도체층(32A) 및 제2 발광 소자 코어(30B)의 제2p 반도체층(32B)에 전기 신호를 인가될 수 있다.
한편, 제1 발광 소자 코어(30A), 제2 발광 소자 코어(30B) 및 접합층(39)의 측면은 상호 나란하게 정렬될 수 있다.
코어 구조물(30)은 코어 구조물(30)의 중앙을 일 방향(X)과 교차하는 타 방향으로 지나는 기준선(Lx)에 대하여 대칭인 구조를 가질 수 있다. 따라서, 발광 소자(ED)는 일 방향(X)을 따라 제1n 반도체층(31A), 제1 소자 활성층(33A), 제1p 반도체층(32A), 제1 반사 전극층(37A), 접합층(39), 제2 반사 전극층(37B), 제2p 반도체층(32B), 제2 소자 활성층(33B), 제2n 반도체층(31B)로 순차 적층될 수 있다. 또한, 코어 구조물(30)이 기준선(Lx)에 대하여 대칭인 구조를 가짐으로써, 제1n 반도체층(31A)의 두께(d1_A)와 제2n 반도체층(31B)의 두께(d1_B)는 실질적으로 동일할 수 있다. 제1p 반도체층(32A)의 두께(d2_A)와 제2p 반도체층(32B)의 두께(d2_B)는 실질적으로 동일할 수 있다. 제1 소자 활성층(33A)의 두께(d3_A)와 제2 소자 활성층(33B)의 두께(d3_B)는 실질적으로 동일할 수 있다. 또한, 제1 반사 전극층(37A)의 두께(d4_A)와 제2 반사 전극층(37B)의 두께(d4_B)는 실질적으로 동일할 수 있다.
접합층(d5)의 두께는 후술하는 연결 전극과 접촉하기 용이하기 위해 충분히 두꺼울 수 있다. 예를 들어, 접합층(d5)의 두께는 제1 반사 전극층(37A)의 두께(d4_A)와 제2 반사 전극층(37B)의 두께(d4_B)보다 클 수 있다.
소자 절연막(38)은 코어 구조물(30)의 측면(30SS)을 감싸도록 배치될 수 있다. 소자 절연막(38)은 적어도 제1 및 제2 소자 활성층(33A, 33B)의 측면을 둘러싸도록 배치되고, 코어 구조물(30)이 연장된 일 방향(X)으로 연장될 수 있다. 소자 절연막(38)은 제1 및 제2 발광 소자 코어(30A, 30B)의 복수의 반도체층 및 소자 활성층을 보호하는 기능을 수행할 수 있다. 소자 절연막(38)은 절연 특성을 가진 물질을 포함함으로써, 발광 소자(ED)에 전기 신호를 전달하는 전극과 제1 및 제2 소자 활성층(33A, 33B)이 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 소자 절연막(38)은 제1 및 제2 소자 활성층(33A, 33B)을 포함하여 복수의 반도체층의 각 측면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도면에서는 소자 절연막(38)이 코어 구조물(30) 측면 상에서 일 방향(X)으로 연장되어 제1 발광 소자 코어(30A)의 측면으로부터 제2 발광 소자 코어(30B)의 측면까지 완전히 커버하도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 소자 절연막(38)은 제1 및 제2 소자 활성층(33A, 33B)을 포함하여 일부의 반도체층의 측면만을 커버하거나, 제2n 반도체층(31B)의 측면의 일부 영역을 커버하되, 제2n 반도체층(31B)의 측면의 다른 일부 영역은 노출할 수도 있다. 또한, 도면에서는 소자 절연막(38)이 단일층으로 형성된 것을 예시하고 있으나, 이에 제한되지 않는다. 예를 들어, 소자 절연막(38)은 절연 물질을 포함하는 복수의 절연막이 적층된 구조를 가질 수도 있다.
본 실시예에 따른 발광 소자(ED)는 복수의 반도체층의 적층 방향이 반대 방향인 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)를 접합층(39)을 통해 물리적으로 접합하고, 전기적으로 연결시킬 수 있다. 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)의 복수의 반도체층의 적층 방향이 반대 방향으로 형성됨으로서, 발광 소자(ED)의 양 단부에 위치하는 반도체층의 도전형은 동일할 수 있다. 구체적으로, 발광 소자(ED)의 양 단부에는 제1 도전형 반도체층(즉, n형 반도체층)이 배치될 수 있다. 또한, 발광 소자(ED)는 발광 소자(ED)의 중앙을 지나며 일 방향(X)에 교차하는 타 방향을 지나는 기준선(Lx)에 대하여 대칭인 구조를 가질 있다.
발광 소자(ED)가 대칭인 구조를 가짐으로써, 발광 소자(ED)의 양 단부에 동일한 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 배치될 수 있다. 따라서, 표시 장치(10, 도 11 참조)의 제조 공정 중 발광 소자(ED)가 포함하는 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)을 동일한 방향으로 정렬시키는 편향 정렬 공정을 생략할 수 있다. 또한, 추가적인 편향 정렬 공정을 생략할 수 있으므로 표시 장치(10)의 제조 공정 효율이 개선될 수 있다. 또한, 발광 소자(ED)가 대칭 구조를 가짐으로써, 추가적인 편향 정렬 공정 없이 발광 소자(ED)의 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 동일한 방향으로 정렬되므로 발광 소자(ED)의 발광 효율이 향상될 수 있다.
도 3 내지 도 10은 일 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도들이다.
이하, 발광 소자(ED)의 제조 공정을 설명하는 실시예의 도면에는 제1 방향(DD1) 및 제2 방향(DD2)이 정의되어 있다. 제1 방향(DD1)과 제2 방향(DD2)은 서로 수직한 방향일 수 있다. 도 3 내지 도 10에서, 제2 방향(DD2)은 제1 베이스 기판(1000A) 상에 형성된 복수의 물질층들이 적층되는 방향일 수 있다.
발광 소자(ED)의 제조 공정을 설명하는 실시예에서 다른 별도의 언급이 없는 한, "상부"는 제2 방향(DD2) 일 측으로 제1 베이스 기판(1000A)의 일면(또는 상면)으로부터 발광 소자(ED)의 복수의 반도체층들이 적층되는 방향을 나타내고, "상면"은 제2 방향(DD2) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제2 방향(DD2) 타 측을 나타내고, "하면"은 제2 방향(DD2) 타 측을 향하는 표면을 지칭한다.
먼저, 도 3을 참조하면, 제1 반도체 적층 구조물(WS1) 및 제2 반도체 적층 구조물(WS2)을 준비한다.
제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)은 실질적으로 동일한 구조를 가질 수 있다. 이하, 제1 반도체 적층 구조물(WS1)의 구조를 중심으로 설명하고 제2 반도체 적층 구조물(WS2)은 제1 반도체 적층 구조물(WS1)과의 차이점을 위주로 설명한다.
구체적으로, 제1 반도체 적층 구조물(WS1)은 제1 베이스 기판(1000A), 제1 베이스 기판(1000A) 상에 배치된 제1 적층 구조물(300A), 및 제1 적층 구조물(300A) 상에 배치된 제1 접합 물질층(390A)을 포함할 수 있다.
제1 베이스 기판(1000A)은 사파이어 기판(AlxOy) 또는 유리와 같은 투명성 기판을 포함할 수 있다. 예시적인 실시예에서, 베이스 기판(1100)은 사파이어 기판(AlxOy)일 수 있다.
도면에는 도시하지 않았으나, 제1 베이스 기판(1000A)의 일면(1000A_S1) 상에는 버퍼 물질층이 더 배치될 수 있다. 버퍼 물질층은 제1 베이스 기판(1100A)과 후술하는 제1 반도체 물질층(310A)의 격자 상수 차이를 줄이는 역할을 할 수 있다. 버퍼 물질층은 언도프드(Undoped) 반도체를 포함할 수 있다. 버퍼 물질층은 후술하는 제1 반도체 물질층(310A)과 동일한 물질을 포함하되, 제1 도전형 도펀트 또는 제2 도전형 도펀트, 예컨대 n형 또는 p형으로 도핑되지 않은 물질을 포함할 수 있다. 버퍼 물질층)은 제1 베이스 기판(1000A)의 종류에 따라 생략될 수도 있다.
제1 베이스 기판(1000A)은 제1 면(1000A_S1) 및 제1 면(1000A_S1)의 반대면인 제2 면(1000A_S2)을 포함할 수 있다. 제1 베이스 기판(1000A)의 제1 면(1000A_S1)의 도 3에서 상면이고, 제1 베이스 기판(1000A)의 제2 면(1000A_S2)의 도 3에서 하면일 수 있다.
제1 적층 구조물(300A)은 제1 베이스 기판(1000A)의 제1 면(1000A_S1) 상에 배치될 수 있다. 상기 제1 적층 구조물(300A)이 형성된 제1 베이스 기판(1000A)의 제1 면(1000A_S1)은 제1 베이스 기판(1000A)의 상면일 수 있다.
제1 적층 구조물(300A)은 제1 반도체 물질층(310A), 소자 활성 물질층(330A), 제2 반도체 물질층(320A) 및 반사 전극 물질층(370A)을 포함할 수 있다. 제1 반도체 물질층(310A), 소자 활성 물질층(330A), 제2 반도체 물질층(320A) 및 반사 전극 물질층(370A)은 제1 베이스 기판(1000A)의 제1 면(1000A_S1) 상에 순차적으로 적층될 수 있다. 제1 적층 구조물(300A)에 포함되는 복수의 물질층들은 통상적인 공정을 수행하여 형성될 수 있다. 이 경우, 제1 베이스 기판(1000A)에 놓이는 제1 적층 구조물(300A)의 제1 반도체 물질층(310A)의 제1 면(310A_S1)은 하부를 향하고, 제1 적층 구조물(300A)의 소자 활성층(330A)이 놓이는 제1 적층 구조물(300A)의 제1 반도체 물질층(310A)의 제2 면(310A_S2)은 상부를 향할 수 있다.
제1 적층 구조물(300A)에 포함된 복수의 층들은 일 실시예에 따른 제1 발광 소자 코어(30A)에 포함된 각 층들에 대응될 수 있다. 구체적으로, 제1 적층 구조물(300A)의 제1 반도체 물질층(310A), 소자 활성 물질층(330A), 제2 반도체 물질층(320A) 및 반사 전극 물질층(370A)은 각각 제1 발광 소자 코어(30A)의 제1 반도체층(31A), 소자 활성층(33A), 제2 반도체층(32A) 및 반사 전극층(37A)에 대응되며, 각 층이 포함하는 물질과 동일한 물질을 포함할 수 있다.
제1 접합 물질층(390A)은 제1 적층 구조물(300A) 상에 배치될 수 있다. 제1 접합 물질층(390A)은 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 접합하기 위한 층일 수 있다. 제1 접합 물질층(390A)은 녹는점이 낮은 전도성 물질을 포함할 수 있다. 구체적으로, 제1 접합 물질층(390A)은 350℃ 이하의 온도에서 녹는점을 가지는 금속 물질을 포함할 수 있으나, 이에 제한되지 않는다. 일 예로, 제1 접합 물질층(390A)은 공정 합금(Eutectic Alloy) 또는 가융 합금(Fusible Alloy) 등을 포함할 수 있다.
마찬가지로, 제2 반도체 적층 구조물(WS2)은 제2 베이스 기판(1000B), 제2 베이스 기판(1000B) 상에 배치된 제2 적층 구조물(300B), 및 제2 적층 구조물(300B) 상에 배치된 제2 접합 물질층(390B)을 포함할 수 있다.
제2 베이스 기판(1000B)은 제1 베이스 기판(1000A)과 실질적으로 동일할 수 있다. 예를 들어, 제2 베이스 기판(1000B)은 사파이어 기판(AlxOy) 또는 유리와 같은 투명성 기판을 포함할 수 있다.
제2 베이스 기판(1000B)은 제1 면(1000B_S1) 및 제1 면(1000B_S1)의 반대면인 제2 면(1000B_S2)을 포함할 수 있다. 제2 베이스 기판(1000B)의 제1 면(1000B_S1)의 도 3에서 상면이고, 제2 베이스 기판(1000B)의 제2 면(1000B_S2)의 도 3에서 하면일 수 있다.
제2 적층 구조물(300B)은 제2 베이스 기판(1000B)의 제1 면(1000B_S1) 상에 배치될 수 있다. 상기 제2 적층 구조물(300B)이 형성된 제2 베이스 기판(1000B)의 제1 면(1000B_S1)은 제2 베이스 기판(1000B)의 상면일 수 있다.
제2 적층 구조물(300B)은 제1 반도체 물질층(310B), 소자 활성 물질층(330B), 제2 반도체 물질층(320B) 및 반사 전극 물질층(370B)을 포함할 수 있다. 제2 베이스 기판(1000B)에 놓이는 제2 적층 구조물(300B)의 제1 반도체 물질층(310B)의 제1 면(310B_S1)은 하부를 향하고, 제2 적층 구조물(300B)의 소자 활성층(330B)이 놓이는 제2 적층 구조물(300B)의 제1 반도체 물질층(310B)의 제2 면(310B_S2)은 상부를 향할 수 있다.
제2 적층 구조물(300B)에 포함된 복수의 층들은 일 실시예에 따른 제2 발광 소자 코어(30B)에 포함된 각 층들에 대응될 수 있다. 구체적으로, 제2 적층 구조물(300B)의 제1 반도체 물질층(310B), 소자 활성 물질층(330B), 제2 반도체 물질층(320B) 및 반사 전극 물질층(370B)은 각각 제2 발광 소자 코어(30B)의 제1 반도체층(31B), 소자 활성층(33B), 제2 반도체층(32B) 및 반사 전극층(37B)에 대응되며, 각 층이 포함하는 물질과 동일한 물질을 포함할 수 있다.
제2 접합 물질층(390B)은 제2 적층 구조물(300B) 상에 배치될 수 있다. 제2 접합 물질층(390B)은 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 접합하기 위한 층일 수 있다. 제2 접합 물질층(390B)은 제1 접합 물질층(390A)과 동일한 물질을 포함할 수 있다. 구체적으로, 제2 접합 물질층(390B)은 상대적으로 낮은 온도에서 녹는점을 갖는 전도성 물질을 포함할 수 있다. 제2 접합 물질층(390B)은 350℃ 이하의 온도에서 녹는점을 가지는 금속 물질을 포함할 수 있으나, 이에 제한되지 않는다. 일 예로, 제2 접합 물질층(390B)은 공정 합금(Eutectic Alloy) 또는 가융 합금(Fusible Alloy) 등을 포함할 수 있다.
이어, 도 3 및 도 4를 참조하면, 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 접합한다.
구체적으로, 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)을 접합한다. 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)의 접합 공정은 제1 반도체 적층 구조물(WS1)의 제1 접합 물질층(390A)과 제2 반도체 적층 구조물(WS2)의 제2 접합 물질층(390B)을 이용하여 접합할 수 있다. 구체적으로, 상술한 바와 같이 제1 접합 물질층(390A)과 제2 접합 물질층(390B)은 각각 상대적으로 낮은 온도에서 녹는점을 갖는 전도성 물질을 포함할 수 있다. 따라서, 제1 접합 물질층(390A)과 제2 접합 물질층(390B)을 용융 접합(융착 공정)시켜 도 4에 도시된 바와 같이, 제1 접합 물질층(390A)의 제1 면(390A_S)과 제2 접합 물질층(390B)의 제1 면(390B_S)이 서로 맞닿도록 제1 접합 물질층(390A)과 제2 접합 물질층(390B)을 물리적으로 접합되어 일체화된 제3 접합 물질층(390')이 형성될 수 있다. 상기 제3 접합 물질층(390')은 상술한 발광 소자(ED)의 접합층(39)에 대응될 수 있다. 제3 접합 물질층(390')을 사이에 두고 제1 반도체 적층 구조물(WS1)과 제2 반도체 적층 구조물(WS2)은 제3 접합 물질층(390')을 통해 접합(또는 고정)될 수 있다.
본 공정을 통해 제2 반도체 적층 구조물(WS2)은 상하 반전되어, 제2 베이스 기판(1000B)의 제1 면(1000B_S1)은 하부를 향하고, 제2 베이스 기판(1000B)의 제2 면(1000B_S2)은 상부를 향할 수 있다. 또한, 제1 적층 구조물(300A)의 제1 반도체층(310A)의 제1 면(310A_S1)은 하부를 향하고, 제2 적층 구조물(300B)의 제1 반도체층(310B)의 제1 면(310B_S1)은 상부를 향할 수 있다.
이어, 도 5를 참조하면, 제2 베이스 기판(1000B)을 제거한다.
구체적으로, 제2 적층 구조물(300B)의 제1 반도체층(310B) 상에 배치된 제2 베이스 기판(1000B)을 제거한다. 상기 제2 베이스 기판(1000B)을 제거하는 방식을 특별히 제한되지 않는다. 예시적인 실시예에서, 제2 베이스 기판(1000B)은 레이저 리프트 오프 방식을 통해 제거될 수 있다. 본 공정을 통해 제2 베이스 기판(1000B)이 제거되어 제2 적층 구조물(300B)의 제1 반도체층(310B)의 제1 면(310B_S1)은 노출될 수 있다.
이어, 도 6 및 도 7을 참조하면, 적층 구조물을 수직(또는 제2 방향(DD2))으로 식각하여 서로 이격된 복수의 코어 구조물(30)을 형성한다.
구체적으로, 적층 구조물을 수직(또는 제2 방향(DD2))으로 식각하여 서로 이격된 복수의 코어 구조물(30)을 형성한다. 상기 제1 및 제2 적층 구조물(300A, 300B)을 식각하는 수직 방향은 제1 및 제2 적층 구조물(300A, 300B)에 포함된 복수의 물질층의 적층된 방향과 평행할 수 있다. 제1 및 제2 적층 구조물(300A, 300B)은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 상기 식각 공정은 제1 및 제2 적층 구조물(300A, 300B)의 상부에 식각 마스크(MK)를 형성하고, 상기 식각 마스크(MK)를 하드 마스크로 이용하여 제1 베이스 기판(1000A)에 수직한 방향으로 제1 및 제2 적층 구조물(300A, 300B)을 식각하는 방법으로 수행될 수 있다.
구체적으로, 식각 마스크(MK)는 제2 적층 구조물(300B)의 제1 반도체층(310B)의 제1 면(310B_S1)에 형성될 수 있다. 상기 식각 마스크(MK)를 이용하여 제1 적층 구조물(300A), 제2 적층 구조물(300B) 및 제1 적층 구조물(300A)과 제2 적층 구조물(300B) 사이에 배치된 제3 접합 물질층(390')이 함께 식각될 수 있다. 상기 식각 공정을 통해 도 7에 도시된 바와 같이, 코어 구조물(30)에 포함된 제1 발광 소자 코어(30A)의 측면, 접합층(39)의 측면, 및 제2 발광 소자 코어(30B)의 측면은 서로 나란하게 정렬될 수 있다.
이어, 도 8을 참조하면, 복수의 코어 구조물(30) 상에 절연 물질층(380)을 형성한다.
구체적으로, 복수의 코어 구조물(30)의 외면에 절연 물질층(380)을 형성한다. 절연 물질층(380)은 제1 베이스 기판(1000A)의 전면 상에 형성되어, 코어 구조물(30)의 외면 뿐만 아니라, 상기 코어 구조물(30)에 의해 노출되는 제1 베이스 기판(1000A)의 제1 면(1000A_S1)에도 형성될 수 있다. 상기 코어 구조물(30)의 외면은 제1 발광 소자 코어(30A)의 측면, 접합층(39)의 측면, 제2 발광 소자 코어(30B)의 측면 및 제1 면(31B_S1)을 포함할 수 있다. 상기 제2 발광 소자 코어(30B)의 제1 면(31B_S1)은 제2 발광 소자 코어(30B)의 제1 반도체층(31B)의 제1 면(31B_S1)일 수 있다. 절연 물질층(380)은 발광 소자(ED)의 소자 절연막(38)에 대응되며, 상기 소자 절연막(38)이 포함하는 물질과 동일한 물질을 포함할 수 있다.
이어, 도 9를 참조하면, 절연 물질층(380)의 일부를 제거하여 코어 구조물(30)의 상면을 노출하는 소자 절연막(38)을 형성한다.
구체적으로, 코어 구조물(30)의 상면은 노출하되 코어 구조물(30)의 측면은 둘러싸도록 절연 물질층(380)의 일부를 부분적으로 제거하는 식각 공정을 수행할 수 있다. 절연 물질층(380)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정으로 수행될 수 있다.
본 식각 공정을 통해 제2 발광 소자 코어(30B)의 제1 반도체층(31B)의 제1 면(31B_S1)은 소자 절연막(38)에 의해 노출될 수 있다. 본 식각 공정에서 코어 구조물(30)이 이격된 영역에서 노출하는 제1 베이스 기판(1000A)의 제1 면(1000A_S1) 상에 배치된 절연 물질층(380)도 일부 제거될 수 있다. 본 식각 공정을 통해 도 9에 도시된 바와 같이 제1 베이스 기판(1000A) 상에 고정된 복수의 발광 소자(ED)를 형성할 수 있다.
이어, 도 10을 참조하면, 제1 베이스 기판(1000A) 상에 고정된 복수의 발광 소자(ED)를 제1 베이스 기판(1000A)으로부터 분리한다. 복수의 발광 소자(ED)를 분리하는 공정을 특별히 제한되지 않는다. 예를 들어, 복수의 발광 소자(ED)를 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다. 상기 분리 공정에 의하여 제1 베이스 기판(1000A) 상에 고정된 복수의 발광 소자(ED)는 제1 베이스 기판(1000A)으로부터 분리될 수 있다.
이하, 다른 도면들을 참조하여 도 1 및 도 2의 발광 소자(ED)를 포함하는 표시 장치에 대해 설명한다. 이하의 실시예에서, 이미 설명한 발광 소자(ED)의 구성에 대한 설명은 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 11은 일 실시예에 따른 표시 장치의 평면도이다.
도 11을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제3 방향(DR1), 제4 방향(DR2) 및 제5 방향(DR3)이 정의되어 있다. 제3 방향(DR1)과 제4 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제5 방향(DR3)은 제3 방향(DR1)과 제4 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제5 방향(DR3)은 제3 방향(DR1)과 제4 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제5 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제3 방향(DR1)이 제4 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제5 방향(DR3)의 일 측에 배치될 수 있다. 표시 장치(10)를 설명하는 실시예들에서 다른 별도의 언급이 없는 한, "상부"는 제5 방향(DR3) 일 측으로 표시 방향을 나타내고, "상면"은 제5 방향(DR3) 일 측을 향하는 표면을 나타낸다. 또한, "하부"는 제5 방향(DR3) 타 측으로 표시 방향의 반대 방향을 나타내고, 하면은 제5 방향(DR3) 타 측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"는 제3 방향(DR1) 일 측, "좌측"는 제3 방향(DR1) 타 측, "상측"은 제4 방향(DR2) 일 측, "하측"은 제4 방향(DR2) 타 측을 나타낸다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 예시적인 실시예에서, 각 화소(PX)는 무기 입자로 이루어진 복수의 발광 소자를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 12는 일 실시예에 따른 표시 장치의 일 화소의 일 예를 나타낸 평면 배치도이다.
도 12를 참조하면, 표시 장치(10)의 각 화소(PX)는 발광 영역(EMA) 및 비발광 영역을 포함할 수 있다. 발광 영역(EMA)은 발광 소자(ED)에서 방출된 광이 출사되는 영역이고, 비발광 영역은 발광 소자(ED)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
발광 영역(EMA)은 발광 소자(ED)가 배치된 영역 및 그 인접 영역을 포함할 수 있다. 또한, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 더 포함할 수 있다.
각 화소(PX)는 비발광 영역에 배치된 서브 영역(SA)을 더 포함할 수 있다. 서브 영역(SA)에는 발광 소자(ED)가 배치되지 않을 수 있다. 서브 영역(SA)은 일 화소(PX) 내에서 발광 영역(EMA)의 상 측(또는 제4 방향(DR2) 타 측)에 배치될 수 있다. 서브 영역(SA)은 제4 방향(DR2)으로 이웃하여 배치된 화소(PX)의 발광 영역(EMA) 사이에 배치될 수 있다. 서브 영역(SA)은 후술하는 컨택부(CT1, CT2)를 통해 전극층(200)과 연결 전극(700)이 전기적으로 연결되는 영역을 포함할 수 있다.
서브 영역(SA)은 분리부(ROP)를 포함할 수 있다. 서브 영역(SA)의 분리부(ROP)는 제4 방향(DR2)을 따라 서로 이웃하는 각 화소(PX)에 포함되는 전극층(200)이 포함하는 제1 전극(210) 및 제2 전극(220)이 각각 서로 분리되는 영역일 수 있다.
도 13은 도 12의 I-I'선을 따라 자른 일 예를 나타낸 단면도이다. 도 14는 도 12의 II-II'선을 따라 자른 일 예를 나타낸 단면도이다.
도 13을 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치되는 회로 소자층(CCL), 회로 소자층(CCL) 상에 배치된 발광 소자층을 포함한다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
회로 소자층(CCL)은 기판(SUB) 상에 배치될 수 있다. 회로 소자층(CCL)은 하부 금속층(110), 반도체층(120), 제1 도전층(130), 제2 도전층(140) 및 복수의 절연막을 포함할 수 있다.
하부 금속층(110)은 기판(SUB) 상에 배치된다. 하부 금속층(110)은 차광층(BML), 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)을 포함할 수 있다.
제1 전압 라인(VL1)은 트랜지스터(TR)의 제1 전극(SD1)의 적어도 일부와 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가될 수 있다.
제2 전압 라인(VL2)은 후술하는 제2 도전 패턴(CDP2)과 기판(SUB)의 두께 방향으로 중첩될 수 있다. 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제2 전압 라인(VL2)에 인가된 제2 전원 전압은 제2 전극(220)에 공급될 수 있다. 제2 전압 라인(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(ED)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수 있다.
제1 전압 라인(VL1)에는 트랜지스터(TR)에 공급되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 라인(VL2)에는 제1 전압 라인(VL1)에 공급되는 고전위 전압보다 낮은 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다.
차광층(BML)은 하부에서 적어도 트랜지스터(TR)의 액티브층(ACT)의 채널 영역을 커버하도록 배치될 수 있고, 나아가 트랜지스터(TR)의 액티브층(ACT) 전체를 커버하도록 배치될 수 있다. 다만, 이에 제한되지 않고, 차광층(BML)은 생략될 수 있다.
하부 금속층(110)은 광을 차단하는 재료를 포함할 수 있다. 예를 들어, 하부 금속층(110)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다.
버퍼층(161)은 하부 금속층(110) 상에 배치될 수 있다. 버퍼층(161)은 하부 금속층(110)이 배치된 기판(SUB)의 전면을 덮도록 배치될 수 있다. 버퍼층(161)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 복수의 트랜지스터를 보호하는 역할을 할 수 있다.
반도체층(120)은 버퍼층(161) 상에 배치된다. 반도체층(120)은 트랜지스터(TR)의 액티브층(ACT)을 포함할 수 있다. 트랜지스터(TR)의 액티브층(ACT)은 상술한 바와 같이 하부 금속층(110)의 차광층(BML)과 중첩하여 배치될 수 있다.
반도체층(120)은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 예시적인 실시예에서, 반도체층(120)이 다결정 실리콘을 포함하는 경우, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 반도체층(120)이 다결정 실리콘을 포함하는 경우, 트랜지스터(TR)의 액티브층(ACT)은 불순물로 도핑된 복수의 도핑 영역 및 이들 사이의 채널 영역을 포함할 수 있다. 다른 예시적인 실시예에서, 반도체층(120)은 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어, 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc Oxide, IGZO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다.
게이트 절연막(162)은 반도체층(120) 상에 배치될 수 있다. 게이트 절연막(162)은 각 트랜지스터의 게이트 절연막으로 기능할 수 있다. 게이트 절연막(162)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy)을 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
제1 도전층(130)은 게이트 절연막(162) 상에 배치될 수 있다. 제1 도전층(130)은 트랜지스터(TR)의 게이트 전극(GE)을 포함할 수 있다. 게이트 전극(GE)은 액티브층(ACT)의 채널 영역과 기판(SUB)의 두께 방향인 제5 방향(DR3)으로 중첩하도록 배치될 수 있다.
층간 절연막(163)은 제1 도전층(130) 상에 배치될 수 있다. 층간 절연막(163)은 게이트 전극(GE)을 덮도록 배치될 수 있다. 층간 절연막(163)은 제1 도전층(130)과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제1 도전층(130)을 보호할 수 있다.
제2 도전층(140)은 층간 절연막(163) 상에 배치될 수 있다. 제2 도전층(140)은 트랜지스터(TR)의 제1 전극(SD1), 트랜지스터(TR)의 제2 전극(SD2), 제1 도전 패턴(CDP1) 및 제2 도전 패턴(CDP2)을 포함할 수 있다.
트랜지스터(TR)의 제1 전극(SD1) 및 트랜지스터(TR)의 제2 전극(SD2)은 각각 층간 절연막(163) 및 게이트 절연막(162)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 액티브층(ACT)의 양 단부 영역과 전기적으로 연결될 수 있다. 또한, 트랜지스터(TR)의 제1 전극(SD1)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 다른 컨택홀을 통해 하부 금속층(110)의 제1 전압 라인(VL1)과 전기적으로 연결될 수 있다. 트랜지스터(TR)의 제2 전극(SD2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 또 다른 컨택홀을 통해 하부 금속층(110)의 차광층(BML)과 전기적으로 연결될 수 있다.
도면에는 도시되지 않았으나, 제1 도전 패턴(CDP1)의 일부 영역은 트랜지스터(TR)의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 또한, 제1 도전 패턴(CDP1)은 후술하는 비아층(164)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 전극(210)과 전기적으로 연결될 수 있다. 트랜지스터(TR)는 제1 전압 라인(VL1)으로부터 인가되는 제1 전원 전압을 제1 도전 패턴(CDP1)을 통해 제1 전극(210)으로 전달할 수 있다.
제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 층간 절연막(163), 게이트 절연막(162) 및 버퍼층(161)을 관통하는 컨택홀을 통해 제2 전압 라인(VL2)과 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전극 컨택홀(CTS)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다. 제2 도전 패턴(CDP2)은 제2 전압 라인(VL2)에 인가된 제2 전원 전압을 제2 전극(220)으로 전달할 수 있다.
한편, 도면에서는 제1 도전 패턴(CDP1)과 제2 도전 패턴(CDP2)이 동일한 층에 형성된 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 제2 도전 패턴(CDP2)은 제1 도전 패턴(CDP1)과 다른 도전층, 예컨대 제2 도전층(140)과 몇몇 절연층을 사이에 두고 제2 도전층(140) 상에 배치된 제3 도전층으로 형성될 수도 있다. 이 경우, 제1 전압 라인(VL1) 및 제2 전압 라인(VL2)도 하부 금속층(110)이 아닌 제3 도전층으로 형성될 수 있고
비아층(164)은 제2 도전층(140) 상에 배치될 수 있다. 비아층(164)은 제2 도전층(140)이 배치된 층간 절연막(163) 상에 배치될 수 있다. 비아층(164)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함할 수 있다. 비아층(164)은 표면 평탄화하는 기능을 수행할 수 있다. 도면에는 도시하지 않았으나, 제2 도전층(140) 상에는 제2 도전층(140)을 보호하는 패시베이션층이 더 배치되고, 상기 비아층(164)은 패시베이션층 상에 배치될 수 있다.
상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 상술한 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다. 다만, 이에 제한되지 않으며 버퍼층(161), 게이트 절연막(162) 및 층간 절연막(163)은 상술한 절연성 재료를 포함하여 하나의 무기층으로 이루어질 수도 있다.
이하, 도 12 내지 도 14를 참조하여, 비아층(164) 상에 배치된 발광 소자층의 구조에 대하여 설명하기로 한다.
발광 소자층은 회로 소자층(CCL)의 비아층(164) 상에 배치될 수 있다. 발광 소자층은 복수의 발광 소자(ED), 제1 뱅크(400), 제2 뱅크(600), 전극층(200), 연결 전극(700) 및 복수의 절연층(510, 520)를 포함할 수 있다.
제1 뱅크(400)는 비아층(164) 상에 배치된다. 제1 뱅크(400)는 비아층(164) 상에 직접 배치될 수 있다. 제1 뱅크(400)는 발광 영역(EMA) 내에 배치될 수 있다.
제1 뱅크(400)는 발광 영역(EMA)에서 제4 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 뱅크(400)의 제4 방향(DR2)으로 연장된 길이는 후술하는 제2 뱅크(600)에 의해 둘러싸인 발광 영역(EMA)의 제4 방향(DR2)으로 길이보다 작을 수 있다.
제1 뱅크(400)는 발광 영역(EMA) 내에서 제4 방향(DR2)으로 연장되되, 제3 방향(DR1)으로 서로 이격된 복수의 서브 뱅크를 포함할 수 있다. 예시적인 실시예에서, 제1 뱅크(400)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)를 포함할 수 있다.
제1 서브 뱅크(410)와 제2 서브 뱅크(420)는 제3 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 예를 들어, 제1 서브 뱅크(410)는 평면상 발광 영역(EMA)에서 좌측에 배치되고, 제2 서브 뱅크(420)는 제1 서브 뱅크(410)와 제3 방향(DR1)으로 이격되어 평면상 발광 영역(EMA)에서 우측에 배치될 수 있다. 서로 이격된 제1 서브 뱅크(410)와 제2 서브 뱅크(420) 사이에는 복수의 발광 소자(ED)들이 배치될 수 있다.
제1 뱅크(400)는 비아층(164)의 상면을 기준으로 적어도 일부가 상부(예컨대, 제6 방향(DR3) 일측)로 돌출된 구조를 가질 수 있다. 제1 뱅크(400)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제1 뱅크(400)는 경사진 측면을 포함하여, 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다. 즉, 제1 뱅크(400)는 발광 소자(ED)가 배치되는 공간을 제공함과 동시에 발광 소자(ED)로부터 방출되는 광의 진행 방향을 표시 방향으로 바꾸는 반사 격벽의 역할도 할 수 있다.
한편, 도면에서는 제1 뱅크(400)의 측면이 선형의 형상으로 경사진 것을 도시하였으나. 이에 제한되지 않는다. 예를 들어, 제1 뱅크(400)의 측면(또는 외면)은 곡률진 반원 또는 반타원의 형상을 가질 수도 있다. 예시적인 실시예에서 제1 뱅크(400)는 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
전극층(200)은 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치될 수 있다. 전극층(200)은 일 방향으로 연장된 형상으로 각 화소(PX)마다 배치될 수 있다. 전극층(200)은 제4 방향(DR2)으로 연장되어, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)에 걸쳐 배치될 수 있다 전극층(200)은 발광 영역(EMA)에서 제1 뱅크(400) 및 제1 뱅크(400)가 노출하는 비아층(164) 상에 배치되고, 서브 영역(SA)에서 비아층(164) 상에 배치될 수 있다.
전극층(200)은 제3 방향(DR1)으로 서로 이격된 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 발광 영역(EMA)에서 제1 서브 뱅크(410) 상에 배치되고, 제2 전극(220)은 발광 영역(EMA)에서 제2 서브 뱅크(420) 상에 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 적어도 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)의 경사진 측면 상에 배치될 수 있다. 제1 및 제2 전극(210, 220)은 적어도 서로 대향하는 제1 및 제2 서브 뱅크(410, 420)의 일 측면을 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
제1 및 제2 전극(210, 220) 사이의 제3 방향(DR1)으로의 간격은 제1 및 제2 서브 뱅크(4102, 420) 사이의 제3 방향(DR1)으로의 간격보다 좁을 수 있다.
전극층(200)은 비아층(164)을 관통하는 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)을 통해 제2 도전층(140)과 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(210)은 비아층(164)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있고, 제2 전극(220)은 비아층(164)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 도전 패턴(CDP2)과 접촉할 수 있다. 제1 전극(210)은 제1 도전 패턴(CDP1)을 통해 트랜지스터(TR)와 전기적으로 연결되고, 제2 전극(220)은 제2 도전 패턴(CDP2)을 통해 제2 전원 라인(VL2)과 전기적으로 연결되어 제2 전원 전압이 전달될 수 있다. 도면에서는, 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)이 제2 뱅크(600)와 제5 방향(DR3)으로 중첩하도록 배치된 것을 도시하였으나, 제1 전극 컨택홀(CTD) 및 제2 전극 컨택홀(CTS)의 위치는 이에 제한되지 않는다.
각 화소(PX)에 배치된 전극층(200)은 평면상 제4 방향(DR2)으로 연장되되, 서브 영역(SA)의 분리부(ROP)에서 제4 방향(DR2)으로 이웃한 화소(PX)의 전극층(200)과 서로 분리될 수 있다. 상기 제4 방향(DR2)으로 이격된 전극층(200)의 배치는 복수의 발광 소자(ED)를 정렬하는 공정에서 이용되는 전극 라인을 제4 방향(DR2)으로 연장되도록 형성하고 발광 소자(ED)들을 정렬한 후, 후속 공정을 통해 상기 전극 라인을 서브 영역(SA)의 분리부(ROP)에서 분리함으로써 형성될 수 있다. 전극 라인은 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위해 화소(PX) 내에 전계를 생성하는 데에 활용될 수 있다.
전극층(200)은 발광 소자(ED)와 전기적으로 연결될 수 있다. 전극층(200)을 후술하는 연결 전극(700)을 통해 발광 소자(ED)의 양 단부와 각각 연결될 수 있고, 제2 도전층(140)으로부터 인가되는 전기 신호를 발광 소자(ED)에 전달할 수 있다.
제1 전극(210) 및 제2 전극(220) 각각은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 제1 전극(210) 및 제2 전극(220) 각각은 발광 소자(ED)에서 방출되어 제1 뱅크(400)의 측면으로 진행하는 광을 각 화소(PX)의 상부 방향으로 반사시킬 수 있다. 다만, 이에 제한되지 않고 제1 전극(210) 및 제2 전극(220) 각각은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서, 제1 전극(210) 및 제2 전극(220) 각각은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 제1 전극(210) 및 제2 전극(220) 각각은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다.
제1 절연층(510)은 전극층(200), 비아층(164) 및 제1 뱅크(400) 상에 배치될 수 있다.
제1 절연층(510)은 발광 영역(EMA)에서 비아층(164), 제1 뱅크(400) 및 전극층(200)을 완전히 덮도록 배치 수 있다. 이에 제한되는 것은 아니나, 제1 절연층(510)은 발광 영역(EMA)에서 전극층(200)의 완전히 덮도록 배치될 수 있다. 제1 절연층(510)은 서브 영역(SA)에서 전극층(200) 및 비아층(164) 상에 배치되되, 서브 영역(SA)의 분리부(ROP)에는 배치되지 않을 수 있다.
제1 절연층(510)은 전극층(200)의 상면의 일부를 노출하는 컨택부를 포함할 수 있다. 상기 컨택부는 제1 절연층(510)을 관통하며, 제1 전극(210)의 상면의 일부를 노출하는 제1 컨택부(CT1) 및 제2 전극(220)의 상면의 일부를 노출하는 제2 컨택부(CT2)를 포함할 수 있다. 예시적인 실시예에서, 제1 컨택부(CT1) 및 제2 컨택부(CT2)는 서브 영역(SA)에 위치할 수 있다. 다만, 이에 제한되지 않고, 제1 컨택부(CT1) 및 제2 컨택부(CT2) 중 적어도 하나는 발광 영역(EMA) 내에 위치할 수도 있다.
제1 절연층(510)은 전극층(200)을 보호함과 동시에 제1 전극(210) 및 제2 전극(220)을 상호 절연시키는 역할을 할 수 있다. 또한, 제1 절연층(510)은 후술하는 제1 절연층(510) 상에 배치되는 복수의 발광 소자(ED)가 하부의 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 예시적인 실시예에서, 제1 절연층(510)은 무기 절연 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 뱅크(600)는 제1 절연층(510) 상에 배치될 수 있다. 제2 뱅크(600)는 평면상 제3 방향(DR1) 및 제4 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다.
제2 뱅크(600)는 각 화소(PX)들의 경계에 걸쳐 배치되어 이웃하는 화소(PX)들을 구분하고, 각 화소(PX)의 발광 영역(EMA)과 서브 영역(SA)을 구분할 수 있다. 또한, 제2 뱅크(600)는 제1 뱅크(400)보다 더 큰 높이를 갖도록 형성되어 상기 영역들을 구분함으로써, 표시 장치(10)의 제조 공정 중 발광 소자(ED)를 정렬하기 위한 잉크젯 프린팅 공정에서 복수의 발광 소자(ED)가 분산된 잉크가 인접한 화소(PX)로 혼합되지 않고, 발광 영역(EMA) 내에 분사되도록 할 수 있다. 제2 뱅크(600)는 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 발광 소자(ED)는 발광 영역(EMA)에서 제1 절연층(510) 상에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 및 제2 서브 뱅크(410, 420) 사이에서 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 위치하도록 제1 절연층(510) 상에 배치될 수 있다.
복수의 발광 소자(ED)는 제1 및 제2 전극(210, 220)들이 연장된 제4 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 복수의 발광 소자(ED)는 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(ED)는 상술한 바와 같이, 일 방향으로 연장된 형상을 가질 수 있고, 상기 발광 소자(ED)의 연장된 방향은 제3 방향(DR1)과 실질적으로 평행할 수 있다. 발광 소자(ED)의 연장된 길이는 제3 방향(DR1)으로 이격된 제1 전극(210) 및 제2 전극(220) 사이의 최단 간격보다 길 수 있다. 또한, 발광 소자(ED)의 연장된 길이는 제3 방향(DR1)으로 이격된 제1 서브 뱅크(410) 및 제2 서브 뱅크(420) 사이의 최단 간격보다 길 수 있다.
발광 소자(ED)는 적어도 일 단부가 제1 전극(210) 및 제2 전극(220) 중 어느 하나 상에 배치되거나, 양 단부가 각각 제1 전극(210) 및 제2 전극(220) 상에 놓이도록 배치될 수 있다. 일 실시예에서, 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220) 상에 배치될 수 있다. 발광 소자(ED)의 제1 단부(ED_S1)에 위치하는 제1 발광 소자 코어(30A)는 제1 전극(210) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)에 위치하는 제2 발광 소자 코어(30B)는 제2 전극(220) 상에 배치될 수 있다. 접합층(39)은 평면도상 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다.
제2 절연층(520)은 발광 소자(ED) 상에 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되어 발광 소자(ED)의 양 단부는 덮지 않도록 배치될 수 있다. 따라서, 제2 절연층(520)의 제3 방향(DR1)의 폭은 발광 소자(ED)의 연장 방향인 제3 방향(DR1)의 길이보다 작을 수 있다. 제2 절연층(520) 중 발광 소자(ED) 상에 배치된 부분은 평면도상 제1 절연층(510) 상에서 제4 방향(DR2)으로 연장되어 배치됨으로써 각 화소(PX) 내에서 선형 또는 섬형 패턴을 형성할 수 있다.
제2 절연층(520)은 제1 고정 패턴(521) 및 제2 고정 패턴(522)을 포함할 수 있다.
제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에서 제1 발광 소자 코어(30A)의 외면을 감싸도록 형성될 수 있다. 제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에 배치되되, 제1 발광 소자 코어(30A)의 일 단부(예컨대, 발광 소자(ED)의 제1 단부(ED_S1)) 및 접합층(39)의 일부는 노출할 수 있다.
제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에서 제2 발광 소자 코어(30B)의 외면을 감싸도록 형성될 수 있다. 제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에 배치되되, 제2 발광 소자 코어(30B)의 일 단부(예컨대, 발광 소자(ED)의 제2 단부(ED_S2)) 및 접합층(39)의 일부는 노출할 수 있다.
제1 고정 패턴(521)과 제2 고정 패턴(522)은 제3 방향(DR1)으로 서로 이격될 수 있다. 제1 고정 패턴(521)과 제2 고정 패턴(522)이 서로 제3 방향(DR1)으로 서로 이격됨으로써, 발광 소자(ED)의 일부는 노출될 수 있다. 제1 고정 패턴(521)과 제2 고정 패턴(522) 사이의 이격 영역에서 발광 소자(ED)의 소자 절연막(38_1)의 일부는 제거될 수 있다. 제1 고정 패턴(521)과 제2 고정 패턴(522) 사이의 이격 영역에서 발광 소자(ED)의 소자 절연막(38_1)의 일부가 제거되어 발광 소자(ED)의 접합층(39)의 일부는 노출될 수 있다. 제1 고정 패턴(521)과 제2 고정 패턴(522)이 제3 방향(DR1)으로 서로 이격되도록, 제2 절연층(520)은 제2 절연층(520)을 관통하는 개구부를 포함할 수 있다. 상기 개구부는 후술하는 바와 같이 발광 소자(ED)의 접합층(39)과 중첩할 수 있다.
연결 전극(700)은 제2 절연층(520) 및 발광 소자(ED) 상에 배치될 수 있다.
연결 전극(700)은 서로 이격 배치된 제1 연결 전극(710) 및 제2 연결 전극(720)을 포함할 수 있다.
제1 연결 전극(710)은 제1 접촉 전극(711) 및 제1 전극 접촉 패턴(712)을 포함할 수 있다. 이에 제한되는 것은 아니나, 제1 연결 전극(710)의 제1 접촉 전극(711) 및 제1 전극 접촉 패턴(712)은 일체화되어 하나의 패턴으로 형성될 수 있다. 제1 연결 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 제2도전형(예컨대, p형) 반도체층을 전기적으로 연결하는 역할을 할 수 있다.
구체적으로, 제1 연결 전극(710)의 제1 접촉 전극(711)은 발광 영역(EMA)에 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 발광 영역(EMA)에서 평면상 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 발광 영역(EMA)서 제4 방향(DR2)을 따라 연장되며, 복수의 발광 소자(ED)의 접합층(39)과 중첩 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 발광 소자(ED)의 소자 절연막(38_1)이 노출하는 접합층(39)과 접촉할 수 있다.
제1 연결 전극(710)의 제1 접촉 전극(711)은 발광 영역(EMA)에서 제1 고정 패턴(521)과 제2 고정 패턴(522) 상에 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 서로 이격 대향하는 제1 고정 패턴(521)의 측벽과 제2 고정 패턴(522)의 측벽 상에 배치될 수 있다.
제1 연결 전극(710)의 제1 전극 접촉 패턴(712)은 서브 영역(SA)에 배치될 수 있다. 제1 연결 전극(710)의 제1 전극 접촉 패턴(712)은 서브 영역(SA)에서 제1 전극(210) 상에 배치될 수 있다. 제1 연결 전극(710)의 제1 전극 접촉 패턴(712)은 제1 절연층(510)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(210)의 상면과 접촉할 수 있다.
제1 연결 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 중앙부를 서로 전기적으로 연결할 수 있다. 제1 연결 전극(710)은 제1 전극(210) 및 발광 소자(ED)의 중앙에 위치하는 접합층(39)과 각각 접촉하여, 제1 전극(210)으로 인가된 전기 신호를 접합층(39)으로 전달할 수 있다.
제2 연결 전극(720)은 제1 서브 접촉 전극(721), 제2 서브 접촉 전극(722), 연결 패턴(723) 및 제2 전극 접촉 패턴(724)을 포함할 수 있다. 이에 제한되는 것은 아니나, 제2 연결 전극(720)의' 제1 서브 접촉 전극(721), 제2 서브 접촉 전극(722), 연결 패턴(723) 및 제2 전극 접촉 패턴(724)은 일체화되어 하나의 패턴으로 형성될 수 있다. 제2 연결 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 제1도전형(예컨대, n형) 반도체층을 전기적으로 연결하는 역할을 할 수 있다.
구체적으로, 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 발광 영역(EMA)에 배치될 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 발광 영역(EMA)서 제1 전극(210) 상에 배치될 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 제4 방향(DR2)을 따라 연장되며, 복수의 발광 소자(ED)의 제1 단부(ED_S1)와 중첩 배치될 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 제1 고정 패턴(521)이 노출하는 제1 발광 소자 코어(30A)의 일 단부와 접촉할 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 제1 고정 패턴(521)의 측벽에도 일부 배치될 수 있다.
제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 발광 영역(EMA)에 제2 연결 전극(720)의 제1 서브 접촉 전극(721)과 이격 배치될 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 발광 영역(EMA)서 제2 전극(220) 상에 배치될 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 제4 방향(DR2)을 따라 연장되며, 복수의 발광 소자(ED)의 제2 단부(ED_S2)와 중첩 배치될 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 제2 고정 패턴(522)이 노출하는 제2 발광 소자 코어(30B)의 일 단부와 접촉할 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 제2 고정 패턴(522)의 측벽에도 일부 배치될 수 있다.
제2 연결 전극(720)의 연결 패턴(723)은 제2 연결 전극(720)의 제1 서브 접촉 전극(721) 및 제2 서브 접촉 전극(722) 사이에 배치될 수 있다. 제2 연결 전극(720)의 연결 패턴(723)은 제2 연결 전극(720)의 제1 서브 접촉 전극(721) 및 제2 서브 접촉 전극(722) 사이에 배치되어 이들을 연결할 수 있다.
제2 연결 전극(720)의 제2 전극 접촉 패턴(724)은 서브 영역(SA)에 배치될 수 있다. 제2 연결 전극(720)의 제2 전극 접촉 패턴(724)은 서브 영역(SA)에서 제2 전극(220) 상에 배치될 수 있다. 제2 연결 전극(720)의 제2 전극 접촉 패턴(724)은 제1 절연층(510)을 관통하는 제2 컨택부(CT2)를 통해 제2 전극(220)의 상면과 접촉할 수 있다.
제2 연결 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 양 단부(ED_S1, ED_S2)를 서로 전기적으로 연결할 수 있다. 제2 연결 전극(720)은 제2 전극(220) 및 발광 소자(ED)의 양 단부(ED_S1, ED_S2)에 위치하는 제1 발광 소자 코어(30A) 및 제2 발광 소자 코어(30B)의 일 단부와 각각 접촉하여, 제2 전극(220)으로 인가된 전기 신호를 제1 및 제2 발광 소자 코어(30A, 30B)의 일 단부로 전달할 수 있다.
예시적인 실시예에서, 제1 연결 전극(710)과 제2 연결 전극(720)은 서로 동일한 층으로 형성될 수 있다. 제1 연결 전극(710)과 제2 연결 전극(720)은 서로 동일한 층으로 형성되어 동일한 물질을 포함할 수 있다. 일 예로, 제1 연결 전극(710)과 제2 연결 전극(720)은 각각 투명한 전도성 물질을 포함할 수 있다. 제1 연결 전극(710)과 제2 연결 전극(720)이 각각 투명한 전도성 물질을 포함함으로써, 제1 연결 전극(710)과 제2 연결 전극(720)이 동일한 물질을 포함함에도 불구하고, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)로부터 방출된 광이 제1 뱅크(400) 측으로 진행할 수 있다. 따라서, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)에서 방출된 광은 제2 연결 전극(720)을 투과하여 전극층(200)을 향해 진행하며 전극층(200)의 외면에서 반사될 수 있다.
도 15는 도 12의 일 화소의 일부를 나타낸 확대 배치도이다. 도 16은 도 15의 III-III'선을 따라 자른 일 예를 나타낸 단면도이다. 도 17은 도 15의 IV-IV'선을 따라 자른 일 예를 나타낸 단면도이다. 도 18은 도 15의 V-V'선을 따라 자른 일 예를 나타낸 단면도이다.
도 15 내지 도 18을 참조하면, 발광 소자(ED)의 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다. 구체적으로, 발광 소자(ED)의 연장 방향이 제1 전극(210)과 제2 전극(220)의 이격된 방향과 실질적으로 평행할 수 있다. 따라서, 발광 소자(ED)의 제1 단부(ED_S1)는 제1 전극(210) 상에 배치되고, 발광 소자(ED)의 제2 단부(ED_S2)는 제2 전극(220) 상에 배치될 수 있다.
발광 소자(ED)는 제1 발광 소자 코어(30A), 접합층(39) 및 제2 발광 소자 코어(30B)가 적층되는 방향이 기판(SUB)의 일면과 평행하도록 배치될 수 있다. 발광 소자(ED)는 제1 발광 소자 코어(30A), 접합층(39) 및 제2 발광 소자 코어(30B)가 적층되는 방향은 제3 방향(DR1)과 실질적으로 나란할 수 있다.
발광 소자(ED)는 접합층(39)을 사이에 두고 제1 발광 소자 코어(30A)는 제1 전극(210) 측에 배치되고, 제2 발광 소자 코어(30B)는 제2 전극(220) 측에 배치되도록 정렬될 수 있다. 접합층(39)은 제1 전극(210)과 제2 전극(220) 사이에서 대체로 중앙부에 배치될 수 있다.
제1 발광 소자 코어(30A)는 제3 방향(DR1)을 따라 제1n 반도체층(31A), 제1 소자 활성층(33A), 제1p 반도체층(32A) 및 제1 반사 전극층(37A)이 순차 배치될 수 있다. 제1 발광 소자 코어(30A)는 접합층(39)을 기준으로 접합층(39)으로부터 코어 구조물(30)의 외측 방향으로 제1 반사 전극층(37A), 제1p 반도체층(32A), 제1 소자 활성층(33A) 및 제1n 반도체층(31A)이 순차 배치될 수 있다. 따라서, 제1 발광 소자 코어(30A)의 제1n 반도체층(31A)은 발광 소자(ED)의 제1 단부(ED_S1)에 위치할 수 있다. 제1n 반도체층(31A)의 일 단부(31A_S1)는 발광 소자(ED)의 제1 단부(ED_S1)일 수 있다.
제2 발광 소자 코어(30B)는 제3 방향(DR1)의 반대 방향을 따라 제2n 반도체층(31B), 제2 소자 활성층(33B), 제2p 반도체층(32B) 및 제2 반사 전극층(37B)이 순차 배치될 수 있다. 제2 발광 소자 코어(30B)는 접합층(39)을 기준으로 접합층(39)으로부터 코어 구조물(30)의 외측 방향으로 제2 반사 전극층(37B), 제2p 반도체층(32B), 제2 소자 활성층(33B), 및 제2n 반도체층(31B)이 순차 배치될 수 있다. 따라서, 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)은 발광 소자(ED)의 제2 단부(ED_S2)에 위치할 수 있다. 제2n 반도체층(31B)의 일 단부(31B_S1)는 발광 소자(ED)의 제2 단부(ED_S2)일 수 있다.
즉, 코어 구조물(30)은 접합층(39)의 중심을 기준으로 제3 방향(DR1)으로 서로 대칭인 구조를 가질 수 있다. 따라서, 발광 소자(ED)의 제1 단부(ED_S1) 및 제2 단부(ED_S2)에는 제1 도전형 반도체층, 예컨대 제1 발광 소자 코어(30A)의 제1n 반도체층(31A) 및 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)이 배치될 수 있다. 또한, 발광 소자(ED)의 중앙부에는 접합층(39)이 배치될 수 있다. 상기 접합층(39)은 제1 발광 소자 코어(30A)의 제1 반사 전극층(37A) 및 제2 발광 소자 코어(30B)의 제2 반사 전극층(37B)과 각각 접촉될 수 있다. 따라서, 발광 소자(ED)의 중앙부에는 제2 도전형 반도체층, 예컨대 제1 발광 소자 코어(30A)의 제1p 반도체층(32A) 및 제2 발광 소자 코어(30B)의 제2p 반도체층(32B)이 배치될 수 있다.
제1 전극(210) 및 제2 전극(220) 사이에 정렬된 복수의 발광 소자(ED)의 소자 절연막(38_1)은 코어 구조물(30)의 측면의 일부 영역을 노출할 수 있다. 구체적으로, 소자 절연막(38_1)은 접합층(39)의 측면을 적어도 일부 노출할 수 있다. 소자 절연막(38_1)이 제거된 접합층(39)의 측면은 대체로, 단면상 상부에 위치할 수 있다. 따라서, 접합층(39)은 소자 절연막(38_1)에 의해 둘러싸인 제1 부분(39S1)과 소자 절연막(38_1)에 의해 노출된 제2 부분(39S2)을 포함할 수 있다. 소자 절연막(38_1)은 제4 방향(DR2)을 따라 자른 단면 상(도 17 참조) 접합층(39)의 측면에서 서로 이격된 단부를 가질 수 있다. 상기 소자 절연막(38_1)의 이격된 단부는 접합층(39)의 제2 부분(39S2)을 노출하는 개구부(OP2)를 구성할 수 있다.
한편, 제1 전극(210) 및 제2 전극(220) 사이에 정렬된 복수의 발광 소자(ED)의 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A) 및 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)은 소자 절연막(38_1)에 의해 완전히 둘러싸일 수 있다. 예시적으로 도 18에 도시된 바와 같이, 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)의 측면은 소자 절연막(38_1)에 의해 완전히 둘러싸일 수 있다.
제2 절연층(520)은 발광 소자(ED)의 외면을 둘러싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(ED)는 제1 고정 패턴(521), 제2 고정 패턴(522) 및 충진 패턴(523)을 포함할 수 있다.
제1 고정 패턴(521) 및 제2 고정 패턴(522)은 발광 소자(ED)의 외면을 감싸도록 형성되어 발광 소자(ED)가 제1 전극(210)과 제2 전극(220) 사이에서 이탈되지 않도록 발광 소자(ED)를 고정하는 역할을 할 수 있다.
충진 패턴(523)은 제1 고정 패턴(521) 및 제2 고정 패턴(522)을 형성하는 공정에서 제1 고정 패턴(521) 및 제2 고정 패턴(522)이 포함하는 물질이 제1 절연층(510)과 발광 소자(ED) 사이의 이격 공간에 충진되어 형성될 수 있다. 다만, 이에 제한되지 않고 충진 패턴(523)은 생략될 수도 있다.
제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에 배치될 수 있다. 제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에 배치되되, 제1 발광 소자 코어(30A)의 일 단부(31A_S1) 및 접합층(39)을 노출할 수 있다. 제1 고정 패턴(521)이 노출하는 제1 발광 소자 코어(30A)의 일 단부(31A_S1)는 제1n 반도체층(31A)의 일 단부(31A_S1)일 수 있다.
제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에 배치될 수 있다. 제2 고정 패턴(522)은 제1 고정 패턴(521)과 제3 방향(DR1)으로 이격될 수 있다. 제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에 배치되되, 제2 발광 소자 코어(30B)의 일 단부(31B_S1) 및 접합층(39)을 노출할 수 있다. 제2 고정 패턴(522)이 노출하는 제2 발광 소자 코어(30B)의 일 단부(31B_S1)는 제2n 반도체층(31B)의 일 단부(31B_S1)일 수 있다.
제1 고정 패턴(521)과 제2 고정 패턴(522)은 서로 이격 대향할 수 있다. 제1 고정 패턴(521)과 제2 고정 패턴(522)의 이격 대향하는 측벽은 발광 소자(ED)의 접합층(39)을 노출하는 개구부(OP1)를 구성할 수 있다.
상기 제2 절연층(520)이 형성하는 개구부(OP1)와 상술한 발광 소자(ED)의 소자 절연막(38_1)이 형성하는 개구부(OP2)는 제1 연결 전극(710)의 제1 접촉 전극(711)과 접합층(39)이 접촉하는 컨택홀(HA)을 구성할 수 있다.
제1 연결 전극(710)의 제1 접촉 전극(711)은 상기 제2 절연층(520)과 소자 절연막(38_1)을 관통하는 컨택홀(HA)을 통해 발광 소자(ED)의 접합층(39)과 접촉할 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 서로 이격 대향하는 제1 고정 패턴(521)의 측벽과 제2 고정 패턴(522)의 측벽에도 일부 배치될 수 있다.
제1 연결 전극(710)의 제1 접촉 전극(711)은 제4 방향(DR2)으로 연장되어 복수의 발광 소자(ED)의 접합층(39)의 제2 부분(39S2)과 접촉할 수 있다.
제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 제1 고정 패턴(521)이 노출하는 제1 발광 소자 코어(30A)의 제1n 반도체층(31A)과 접촉할 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)은 제1 전극(210)을 향하는 제1 고정 패턴(521)의 측벽 상에도 일부 배치될 수 있다. 제2 연결 전극(720)의 제1 서브 접촉 전극(721)과 제1 연결 전극(710)의 제1 접촉 전극(711)은 제1 고정 패턴(521)을 사이에 두고 이격 대향할 수 있다.
제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 제2 고정 패턴(522)이 노출하는 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)과 접촉할 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 제2 전극(220)을 향하는 제2 고정 패턴(522)의 측벽 상에도 일부 배치될 수 있다. 제2 연결 전극(720)의 제2 서브 접촉 전극(722)과 제1 연결 전극(710)의 제1 접촉 전극(711)은 제2 고정 패턴(522)을 사이에 두고 이격 대향할 수 있다.
제2 연결 전극(720)의 제1 서브 접촉 전극(721)과 제2 연결 전극(720)의 제2 서브 접촉 전극(722)은 연결 패턴(723)에 의해 연결될 수 있다. 따라서, 제2 전극(220)으로부터 인가된 전기 신호는 연결 패턴(723)에 의해 제2 연결 전극(720)의 제1 서브 접촉 전극(721)과 제2 연결 전극(720)의 제2 서브 접촉 전극(722)에 동일하게 전달될 수 있다.
구체적으로, 제1 연결 전극(710)의 제1 전극 접촉 패턴(712)을 통해 제1 전극(210)으로부터 인가된 신호는 제1 연결 전극(710)의 제1 접촉 전극(711)을 따라 발광 소자(ED)의 접합층(39)과 연결되고, 상기 제1 발광 소자 코어(30A)의 제1p 반도체층(32A) 및 제2 발광 소자 코어(30B)의 제2p 반도체층(32B)에 전달될 수 있다. 또한, 제2 연결 전극(720)의 제2 전극 접촉 패턴(724)을 통해 제2 전극(220)으로부터 인가된 신호는 제2 연결 전극(720)의 제1 및 제2 서브 접촉 전극(721, 722)을 따라 발광 소자(ED)의 양 단부(ED_S1, ED_S2)와 연결되고, 상기 제1 발광 소자 코어(30A)의 제1n 반도체층(31A) 및 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)에 전달될 수 있다. 따라서, 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B)는 서로 병렬 연결될 수 있다.
본 실시예에 따른 표시 장치(10)는 접합층(39)을 기준으로 대칭된 구조를 갖는 발광 소자(ED)를 포함할 수 있다. 상기 발광 소자(ED)는 양 단부가 특정 도전형 반도체층을 포함할 수 있다. 따라서, 발광 소자(ED)가 대칭인 구조를 가짐으로써, 발광 소자(ED)의 양 단부에 동일한 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 배치될 수 있다. 따라서, 표시 장치(10)의 제조 공정 중 발광 소자(ED)가 포함하는 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)을 동일한 방향으로 정렬시키는 편향 정렬 공정을 생략할 수 있다. 또한, 추가적인 편향 정렬 공정을 생략할 수 있으므로 표시 장치(10)의 제조 공정 효율이 개선될 수 있다. 또한, 발광 소자(ED)가 대칭 구조를 가짐으로써, 추가적인 편향 정렬 공정 없이 발광 소자(ED)의 특정 도전형 반도체층(n형 반도체층 또는 p형 반도체층)이 동일한 방향으로 정렬되므로 발광 소자(ED)의 발광 효율이 향상될 수 있다.
도 19는 일 실시예에 따른 표시 장치에 포함된 발광 소자로부터 방출되는 광의 진행 방향을 나타낸 단면도이다.
도 19에 도시된 바와 같이, 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)으로부터 생성된 광은 랜덤하게 진행할 수 있다. 구체적으로, 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)으로부터 생성된 광 중 일부의 광은 제1 발광 소자 코어(30A)의 일 단부(31A_S1)를 통해 방출될 수 있다. 또한, 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)으로부터 생성된 광 중 다른 일부의 광은 제1 발광 소자 코어(30A)의 측면을 통해 방출될 수도 있다. 또한, 제1 발광 소자 코어(30A)의 제1 소자 활성층(33A)으로부터 생성된 광 중 또 다른 일부의 광은 접합층(39) 측으로 진행할 수 있다. 이 경우, 제1 소자 활성층(33A)으로부터 생성된 광 중 접합층(39) 측으로 진행한 광은 제1 반사 전극층(37A)의 일면에서 반사되어 제1 발광 소자 코어(30A)의 일 단부(31A_S1) 측으로 진행할 수 있다. 즉, 발광 소자(ED)의 중앙부에 제1 반사 전극층(37A)을 배치함으로써, 발광 소자(ED)의 제1 단부(ED_S1)를 통해 방출되는 광량이 많아질 수 있다.
유사하게, 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)으로부터 생성된 광은 랜덤하게 진행할 수 있다. 구체적으로, 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)으로부터 생성된 광 중 일부의 광은 제2 발광 소자 코어(30B)의 일 단부(31B_S1)를 통해 방출될 수 있다. 또한, 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)으로부터 생성된 광 중 다른 일부의 광은 제2 발광 소자 코어(30B)의 측면을 통해 방출될 수도 있다. 또한, 제2 발광 소자 코어(30B)의 제2 소자 활성층(33B)으로부터 생성된 광 중 또 다른 일부의 광은 접합층(39) 측으로 진행할 수 있다. 이 경우, 제2 소자 활성층(33B)으로부터 생성된 광 중 접합층(39) 측으로 진행한 광은 제2 반사 전극층(37B)의 일면에서 반사되어 제2 발광 소자 코어(30B)의 일 단부(31B_S1) 측으로 진행할 수 있다. 즉, 발광 소자(ED)의 중앙부에 제2 반사 전극층(37B)을 배치함으로써, 발광 소자(ED)의 제2 단부(ED_S2)를 통해 방출되는 광량이 많아질 수 있다.
도 20은 도 15의 III-III'선을 따라 자른 다른 예를 나타낸 단면도이다.
도 20을 참조하면, 본 실시예에 따른 표시 장치(10)는 제1 연결 전극(710)과 제2 연결 전극(720)이 서로 상이한 층으로 형성되며, 제1 연결 전극(710)과 제2 연결 전극(720) 사이에 개재되는 제3 절연층(530)을 더 포함하는 점이 도 16의 실시예와 차이점이다.
구체적으로, 제3 절연층(530)은 제2 연결 전극(720) 상에 배치될 수 있다. 제3 절연층(530)은 제2 연결 전극(720)을 완전히 덮도록 배치될 수 있다. 제3 절연층(530)은 제2 절연층(520)의 제1 고정 패턴(521)의 상면 및 제2 고정 패턴(522)의 상면 상에 배치될 수 있다.
제3 절연층(530)은 제3 절연층(530)을 관통하는 제3 개구부(OP3)를 포함할 수 있다. 상기 제3 개구부(OP3)는 개구부(OP1) 및 개구부(OP2)와 중첩할 수 있다. 상기 제3 개구부(OP3)는 개구부(OP1) 및 개구부(OP2)와 함께 제1 연결 전극(710)과 발광 소자(ED)의 접합층(39)이 접촉하는 컨택홀(HA_1)을 구성할 수 있다.
제3 개구부(OP3)는 제3 절연층(530)의 측면으로 구성될 수 있다. 제3 개구부(OP3)를 구성하는 제3 절연층(530)의 측면과 개구부(OP1)를 구성하는 제2 절연층(520)의 측면은 서로 나란하게 정렬될 수 있다. 구체적으로, 서로 이격 대향하는 제1 고정 패턴(521)의 측면과 제2 고정 패턴(522)의 측면은 각각 제3 절연층(530)의 측면과 나란하게 정렬될 수 있다.
제1 연결 전극(710)은 제3 절연층(530) 상에 배치될 수 있다. 제1 연결 전극(710)은 제3 절연층(530)을 관통하는 제3 개구부(OP3), 제2 절연층(520)을 관통하는 개구부(OP1) 및 발광 소자(ED)의 접합층(39)의 일부를 노출하는 소자 절연막(38_1)의 개구부(OP2)가 구성하는 컨택홀(HA_1)을 통해 발광 소자(ED)의 접합층(39)과 전기적으로 연결될 수 있다. 즉, 제1 연결 전극(710)은 제3 절연층(530), 제2 절연층(520) 및 소자 절연막(38_1)을 관통하는 컨택홀(HA_1)을 통해 발광 소자(ED)의 접합층(39)의 측면과 접촉할 수 있다.
도면에 도시된 바와 같이, 제1 연결 전극(710)과 제2 연결 전극(720)은 서로 상이한 층으로 형성될 수 있다.
몇몇 실시예에서, 제1 연결 전극(710)과 제2 연결 전극(720)은 서로 상이한 층으로 형성되되, 동일한 물질을 포함할 수 있다. 일 예로, 제1 연결 전극(710)과 제2 연결 전극(720)은 각각 투명한 전도성 물질을 포함할 수 있다. 제1 연결 전극(710)과 제2 연결 전극(720)이 각각 투명한 전도성 물질을 포함함으로써, 제1 연결 전극(710)과 제2 연결 전극(720)이 동일한 물질을 포함함에도 불구하고, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)로부터 방출된 광이 제1 뱅크(400) 측으로 진행할 수 있다. 따라서, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)에서 방출된 광은 제2 연결 전극(720)을 투과하여 전극층(200)을 향해 진행하며 전극층(200)의 외면에서 반사될 수 있다.
다른 몇몇 실시예에서, 제1 연결 전극(710)과 제2 연결 전극(720)은 서로 상이한 물질을 포함할 수 있다. 일 예로, 제1 연결 전극(710)과 제2 연결 전극(720)은 각각 서로 상이한 물질을 포함하는 투명한 전도성 물질을 포함할 수 있다. 다른 예로, 제1 연결 전극(710)은 반사성 물질을 포함하고, 제2 연결 전극(720)은 투명한 전도성 물질을 포함할 수도 있다. 제1 연결 전극(710)은 반사성 물질을 포함하고, 제2 연결 전극(720)을 투명한 전도성 물질을 포함함으로써, 발광 소자(ED)의 양 단부(ED_S1, ED_S2)로부터 방출된 광은 발광 소자(ED)의 제1 단부(ED_S1) 및 제2 단부(ED_S2)와 각각 접촉하는 제2 연결 전극(720)을 투과할 수 있다.
본 실시예에서, 제1 연결 전극(710) 상에 제3 절연층(530)을 추가 배치하고 상기 제3 절연층(530) 상에 제2 연결 전극(720)을 배치함으로써, 공정이 추가되어 표시 장치(10)의 공정 효율은 감소할 수 있으나 표시 장치(10)의 제조 공정 상 제1 연결 전극(710)과 제2 연결 전극(720)이 합선되는 문제를 최소화할 수 있다.
이하, 다른 도면들을 참조하여 도 1 및 도 2의 발광 소자(ED)를 포함하는 표시 장치에 관한 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 표시 장치의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 21은 일 실시예에 따른 표시 장치의 일 화소의 다른 예를 나타낸 평면 배치도이다.
도 21을 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_1)는 복수의 발광 소자(ED)가 서로 직렬로 연결된 제1 발광 소자(ED_A) 및 제2 발광 소자(ED_B)를 포함하며, 연결 전극(700_1)이 제1 발광 소자(ED_A) 및 제2 발광 소자(ED_B)를 서로 연결하는 제3 연결 전극(730)을 더 포함하는 점이 도 12의 실시예와 차이점이다.
구체적으로, 발광 영역(EMA)은 정렬 영역(AA) 및 비정렬 영역을 포함할 수 있다. 정렬 영역(AA)은 서로 이격된 복수의 정렬 영역을 포함할 수 있다. 비정렬 영역은 정렬 영역(AA)을 둘러싸도록 배치될 수 있다. 즉, 비정렬 영역은 발광 영역(EMA)에서 정렬 영역(AA) 이외의 영역일 수 있다.
정렬 영역(AA)은 발광 소자(ED)가 집중적으로 배치되는 영역이고, 비정렬 영역은 발광 소자(ED)가 배치되는 분포가 비교적 낮은 영역일 수 있다. 정렬 영역(AA)에 배치된 발광 소자(ED)에서 방출된 광들은 정렬 영역(AA)을 포함하여 비정렬 영역에도 도달하게 되므로, 발광 영역(EMA)은 정렬 영역(AA)과 비정렬 영역을 포함할 수 있다. 정렬 영역(AA)과 비정렬 영역은 단위 면적 당 배치된 발광 소자(ED)들의 개수, 분포도, 또는 밀집도 등에 따라 구분되는 영역일 수 있다.
정렬 영역(AA)은 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)을 포함할 수 있다. 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)은 제4 방향(DR2)을 따라 배열될 수 있다. 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)은 제4 방향(DR2)을 따라 서로 이격될 수 있다.
제1 정렬 영역(AA1)은 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하여 발광 영역(EMA)에서 평면상 상측에 배치될 수 있다. 제2 정렬 영역(AA2)은 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하여 발광 영역(EMA)에서 평면상 하측에 배치될 수 있다.
서로 이격된 정렬 영역(AA)에 배치된 발광 소자(ED)는 서로 직렬 연결될 수 있다. 예를 들어, 제1 정렬 영역(AA1)에 배치된 발광 소자(ED)(이하, 제1 발광 소자(ED_A))와 제2 정렬 영역(AA2)에 배치된 발광 소자(ED)(이하, 제2 발광 소자(ED_B))는 서로 직렬 연결될 수 있다. 이에 제한되는 것은 아니나, 동일한 정렬 영역(AA)에 배치된 복수의 발광 소자(ED)는 서로 병렬 연결되고, 서로 인접 배치된 정렬 영역(AA)에 각각 배치된 발광 소자(ED)는 서로 직렬 연결될 수 있다. 즉, 본 실시예에 따른 표시 장치(10)의 발광 소자(ED)는 서로 직렬 연결되는 제1 발광 소자(ED_A) 및 제2 발광 소자(ED_B)를 포함할 수 있다.
비정렬 영역은 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)을 둘러싸도록 배치될 수 있다. 비정렬 영역은 적어도 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2) 사이에 위치하는 영역을 포함할 수 있다. 제1 정렬 영역(AA1)에 배치된 제1 발광 소자(ED_A)와 제2 정렬 영역(AA2)에 배치된 제2 발광 소자(ED_B) 사이의 직렬 연결은 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2) 사이에 위치하는 비정렬 영역에서 이루어질 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 제1 정렬 영역(AA1) 및 제2 정렬 영역(AA2)에 걸쳐 배치될 수 있다.
제1 발광 소자(ED_A)는 제1 정렬 영역(AA1)에서 제1 전극(210) 및 제2 전극(220) 사이에 배치될 수 있다. 제2 발광 소자(ED_B)는 제2 정렬 영역(AA2)에서 제1 전극(210) 및 제2 전극(220) 사이에 배치될 수 있다. 제1 발광 소자(ED_A)와 제2 발광 소자(ED_B)는 후술하는 제3 연결 전극(730)을 통해 서로 직렬로 연결될 수 있다.
제1 전극(210)은 제1 연결 전극(710_1)을 통해 제1 발광 소자(ED_A)와 전기적으로 연결되고, 복수의 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 제2 전극(220)은 제2 연결 전극(720_1)을 통해 제2 발광 소자(ED_B)와 전기적으로 연결되고, 복수의 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다.
본 실시예에서 연결 전극(700)은 제1 연결 전극(710_1), 제2 연결 전극(720_1) 및 제3 연결 전극(730)을 포함할 수 있다.
제1 연결 전극(710_1)은 제1 접촉 전극(711_1) 및 제1 전극 접촉 패턴(712)을 포함할 수 있다. 제1 연결 전극(710_1)의 제1 접촉 전극(711_1)은 제1 정렬 영역(AA1)에 배치되되, 제2 정렬 영역(AA2)에는 배치되지 않을 수 있다. 즉, 제1 연결 전극(710_1)의 제1 접촉 전극(711_1)은 제1 정렬 영역(AA1) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2)으로 연장되지 않도록 제1 정렬 영역(AA1)의 하측에서 이격되어 종지할 수 있다. 제1 연결 전극(710_1)의 제1 전극 접촉 패턴(712)은 서브 영역(SA)에 배치될 수 있다.
제1 연결 전극(710_1)의 제1 접촉 전극(711_1)은 복수의 제1 발광 소자(ED_A)의 접합층(39)과 중첩 배치될 수 있다. 제1 연결 전극(710_1)의 제1 접촉 전극(711_1)은 제1 발광 소자(ED_A)의 접합층(39)과 접촉하는 영역이고, 제1 연결 전극(710_1)의 제1 전극 접촉 패턴(712)은 제1 컨택부(CT1)를 통해 제1 전극(210)과 접촉하는 영역일 수 있다.
제2 연결 전극(720_1)은 제1 연결 전극(710_1)과 이격될 수 있다. 제2 연결 전극(720_1)은 제1 서브 접촉 전극(721_1), 제2 서브 접촉 전극(722_1) 및 연결 패턴(723_1)을 포함할 수 있다.
제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)은 제2 정렬 영역(AA2)에서 제1 전극(210) 상에 배치될 수 있다. 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)은 제2 정렬 영역(AA2) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1)으로 연장되지 않도록 제2 정렬 영역(AA2)의 상측에서 이격되어 종지할 수 있다. 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)은 제2 발광 소자(ED_B)의 제1 단부(ED_S1)와 접촉할 수 있다.
제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1)은 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)과 이격 배치될 수 있다. 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1)은 제2 정렬 영역(AA2)에서 제2 전극(220) 상에 배치될 수 있다. 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1)은 제2 정렬 영역(AA2) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1)으로 연장되지 않도록 제2 정렬 영역(AA2)의 상측에서 이격되어 종지할 수 있다. 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1)은 제2 발광 소자(ED_B)의 제2 단부(ED_S2)와 접촉할 수 있다.
제2 연결 전극(720_1)의 연결 패턴(723_1)은 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)과 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1) 사이에 배치될 수 있다. 제2 연결 전극(720_1)의 연결 패턴(723_1)은 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1)과 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1)을 연결할 수 있다. 제2 연결 전극(720_1)의 연결 패턴(723_1)은 비정렬 영역에 배치될 수 있다. 제2 연결 전극(720_1)의 연결 패턴(723_1)의 일부 영역은 제2 컨택부(CT2)를 통해 제2 전극(220)과 접촉할 수 있다. 한편, 도면에서는 제2 컨택부(CT2)가 발광 영역(EMA) 내에 위치하는 것을 도시하고 있으나, 제2 컨택부(CT2)의 위치는 이에 제한되지 않는다. 예를 들어, 제2 컨택부(CT2)는 서브 영역(SA)에 위치할 수도 있다. 이 경우, 제2 연결 전극(720_1)의 일부는 서브 영역(SA)에 배치되고, 서브 영역(SA)에서 제2 연결 전극(720_1)의 일부와 제2 전극(220)은 제2 컨택부(CT2)를 통해 서로 접촉할 수 있다.
제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1) 및 제2 서브 접촉 전극(722_1)은 정렬 영역(AA)에서 발광 소자(ED)의 접촉하는 접촉 전극일 수 있고, 제2 연결 전극(720_1)의 연결 패턴(723_1)은 이들을 전기적으로 연결하는 연결 전극일 수 있다.
제3 연결 전극(730)은 제1 연결 전극(710_1) 및 제2 연결 전극(720_1)과 이격 배치될 수 있다. 제3 연결 전극(730)은 제1 영역(731), 제2 영역(732), 제3 영역(733) 및 제4 영역(734)을 포함할 수 있다.
제3 연결 전극(730)의 제1 영역(731)은 제1 정렬 영역(AA1)에서 제1 전극(210) 상에 배치될 수 있다. 제3 연결 전극(730)의 제1 영역(731)은 제1 정렬 영역(AA1) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2)으로 연장되지 않도록 제1 정렬 영역(AA1)의 하측에서 이격되어 종지할 수 있다. 제3 연결 전극(730)의 제1 영역(731)은 제1 발광 소자(ED_A)의 제1 단부(ED_S1)와 접촉할 수 있다.
제3 연결 전극(730)의 제2 영역(732)은 제3 연결 전극(730)의 제1 영역(731)과 이격 배치될 수 있다. 제3 연결 전극(730)의 제2 영역(732)은 제1 정렬 영역(AA1)에서 제2 전극(220) 상에 배치될 수 있다. 제3 연결 전극(730)의 제2 영역(732)은 제1 정렬 영역(AA1) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2)으로 연장되지 않도록 제1 정렬 영역(AA1)의 하측에서 이격되어 종지할 수 있다. 제3 연결 전극(730)의 제2 영역(732)은 제1 발광 소자(ED_A)의 제2 단부(ED_S2)와 접촉할 수 있다.
제3 연결 전극(730)의 제3 영역(733)은 제2 정렬 영역(AA2)에서 제2 연결 전극(720_1)의 제1 서브 접촉 전극(721_1) 및 제2 연결 전극(720_1)의 제2 서브 접촉 전극(722_1) 사이에 배치될 수 있다. 제3 연결 전극(730)의 제3 영역(733)은 제2 정렬 영역(AA2) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1)으로 연장되지 않도록 제2 정렬 영역(AA2)의 상측에서 이격되어 종지할 수 있다. 또한, 제3 연결 전극(730)의 제3 영역(733)은 제2 연결 전극(720)의 연결 패턴(723)과 이격되도록 제2 정렬 영역(AA2)의 하측에서 이격되어 종지할 수 있다.
제3 연결 전극(730)의 제3 영역(733)은 복수의 제2 발광 소자(ED_B)의 접합층(39)과 중첩 배치될 수 있다. 제3 연결 전극(730)의 제3 영역(733)은 제2 발광 소자(ED_B)의 접합층(39)과 접촉할 수 있다.
제3 연결 전극(730)의 제4 영역(734)은 제1 정렬 영역(AA1)과 제2 정렬 영역(AA2) 사이에 위치하는 비정렬 영역에 배치될 수 있다. 제3 연결 전극(730)의 제4 영역(734)은 제3 연결 전극(730)의 제1 내지 제3 영역(731, 732, 733) 사이에 배치될 수 있다. 제3 연결 전극(730)의 제4 영역(734)은 제3 연결 전극(730)의 제1 내지 제3 영역(731, 732, 733) 사이에 배치되어 이들을 연결할 수 있다. 제3 연결 전극(730)의 제4 영역(734)은 제1 발광 소자(ED_A)와 제2 발광 소자(ED_B)를 직렬 연결하는 연결 전극일 수 있다.
제3 연결 전극(730)의 제1 내지 제3 영역(731, 732, 733)은 정렬 영역(AA)에서 발광 소자(ED)의 접촉하는 접촉 전극일 수 있고, 제3 연결 전극(730)의 제4 영역(734)은 이들을 전기적으로 연결하는 직렬 연결 전극일 수 있다.
도 22는 일 실시예에 따른 표시 장치의 일 화소의 또 다른 예를 나타낸 평면 배치도이다.
도 22를 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_2)는 전극층(200_2)이 제3 전극(230)을 더 포함하고, 복수의 발광 소자(ED)가 제2 전극(220_2) 및 제3 전극(230) 사이에 배치된 제2 발광 소자(ED_B)를 더 포함하며, 연결 전극(700_2)이 제1 발광 소자(ED_A) 및 제2 발광 소자(ED_B)를 서로 연결하는 제3 연결 전극(730_2)을 더 포함하는 점이 도 12의 실시예와 차이점이다.
구체적으로, 본 실시예에서 제1 뱅크(400_2)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)와 이격된 제3 서브 뱅크(430)를 더 포함할 수 있다. 제3 서브 뱅크(430)는 제1 서브 뱅크(410) 및 제2 서브 뱅크(420)와 제3 방향(DR1)으로 이격될 수 있다. 즉, 제2 서브 뱅크(420)는 제1 서브 뱅크(410)와 제3 서브 뱅크(430) 사이에 배치될 수 있다.
전극층(200_2)은 제1 전극(210) 및 제2 전극(220)과 이격된 제3 전극(230)을 더 포함할 수 있다. 제3 전극(230)은 제1 전극(210) 및 제2 전극(220)과 제3 방향(DR1)으로 이격될 수 있다. 제2 전극(220)은 제1 전극(210)과 제3 전극(230) 사이에 배치될 수 있다. 제3 전극(230)은 제3 서브 뱅크(430) 상에 배치될 수 있다. 제3 전극(230)은 제1 전극(210) 및 제2 전극(220)과 상이하게 회로 소자층(CCL)과 전기적으로 연결되지 않을 수 있다.
제1 전극(210)은 제1 연결 전극(710)을 통해 제1 발광 소자(ED_A)와 전기적으로 연결되고, 복수의 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 제2 전극(220)은 제2 연결 전극(720_2)을 통해 제2 발광 소자(ED_B)와 전기적으로 연결되고, 복수의 발광 소자(ED)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 후술하는 바와 같이, 제1 전극(210)은 제1 연결 전극(710)을 통해 제1 발광 소자(ED_A)의 접합층(39)과 전기적으로 연결되고, 제2 전극(220)은 제2 연결 전극(720_2)을 통해 제2 발광 소자(ED_B)의 양 단부(ED_S1, ED_S2)와 전기적으로 연결될 수 있다.
정렬 영역(AA_2)은 제3 방향(DR1)을 따라 배열된 제1 정렬 영역(AA1_2) 및 제2 정렬 영역(AA2_2)을 포함할 수 있다. 제1 정렬 영역(AA1_2) 및 제2 정렬 영역(AA2_2)은 제3 방향(DR1)을 따라 서로 이격될 수 있다.
제1 정렬 영역(AA1_2)은 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 좌측에 배치될 수 있다. 제2 정렬 영역(AA2_2)은 제2 전극(220)과 제3 전극(230) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 우측에 배치될 수 있다.
서로 이격된 정렬 영역(AA_2)에 배치된 발광 소자(ED)는 서로 직렬 연결될 수 있다. 예를 들어, 제1 정렬 영역(AA1_2)에 배치된 제1 발광 소자(ED_A)와 제2 정렬 영역(AA2_2)에 배치된 제2 발광 소자(ED_B)는 서로 직렬 연결될 수 있다.
발광 소자(ED)는 제1 정렬 영역(AA1_2)에 배치된 제1 발광 소자(ED_A)와 제2 정렬 영역(AA2_2)에 배치된 제2 발광 소자(ED_B)를 포함할 수 있다. 제1 발광 소자(ED_A)는 제1 전극(210)과 제2 전극(220) 사이에 배치되고, 제2 발광 소자(ED_B)는 제2 전극(220)과 제3 전극(230) 사이에 배치될 수 있다.
연결 전극(700_2)은 서로 이격된 제1 연결 전극(710), 제2 연결 전극(720_2) 및 제3 연결 전극(730_2)을 포함할 수 있다.
제1 연결 전극(710)은 제1 접촉 전극(711) 및 제1 전극 접촉 패턴(712)을 포함할 수 있다.
제1 연결 전극(710)의 제1 접촉 전극(711)은 제1 정렬 영역(AA1_2)에 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 제1 정렬 영역(AA1_2)에서 복수의 제1 발광 소자(ED_A)의 접합층(39)과 중첩 배치될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 제1 정렬 영역(AA1_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제1 연결 전극(710)의 제1 접촉 전극(711)은 복수의 제1 발광 소자(ED_A)의 접합층(39)과 접촉할 수 있다.
제1 연결 전극(710)의 제1 전극 접촉 패턴(712)은 서브 영역(SA)에서 제1 컨택부(CT1)를 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제1 연결 전극(710)은 제1 컨택부(CT1)로부터 제1 전극(210)에 인가된 전기 신호를 제1 발광 소자(ED_A)는 접합층(39)으로 전달할 수 있다.
제2 연결 전극(720_2)은 제1 서브 접촉 전극(721_2), 제2 서브 접촉 전극(722_2), 연결 패턴(723_2) 및 제2 전극 접촉 패턴(724_2)을 포함할 수 있다.
제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)은 제2 정렬 영역(AA2_2)에 배치될 수 있다. 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)은 제2 정렬 영역(AA2_2)에서 제2 전극(220) 상에 배치될 수 있다. 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)은 제2 정렬 영역(AA2_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)은 제2 발광 소자(ED_B)의 제1 단부(ED_S1)와 접촉할 수 있다.
제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 정렬 영역(AA2_2) 및 서브 영역(SA)에 배치될 수 있다.
제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 정렬 영역(AA2_2)에서 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)과 이격 배치될 수 있다. 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 정렬 영역(AA2_2)에서 제3 전극(230) 상에 배치될 수 있다. 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 정렬 영역(AA2_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 발광 소자(ED_B)의 제2 단부(ED_S2)와 접촉할 수 있다.
제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제2 정렬 영역(AA2_2)으로부터 서브 영역(SA)으로 연장되어 서브 영역(SA)에도 일부 배치될 수 있다. 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 서브 영역(SA)에서 제3 컨택부(CT3)를 통해 제3 전극(230)와 전기적으로 연결될 수 있다. 구체적으로, 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)은 제3 컨택부(CT3)가 노출하는 제3 전극(230)과 접촉할 수 있다. 제3 컨택부(CT3)를 통해 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)과 제3 전극(230)을 접촉시킴으로써, 제2 연결 전극(720_2)과 제3 전극(230) 사이에서 기생 캡 발생이 최소화되도록 할 수 있다. 한편, 도면에서는 제2 연결 전극(720_2)이 제3 전극(230)과 접촉한 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제3 전극(230)과 제2 연결 전극(720_2)은 서로 접촉하지 않을 수도 있다.
제2 연결 전극(720_2)의 연결 패턴(723_2)은 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)과 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2) 사이에 배치될 수 있다. 제2 연결 전극(720_2)의 연결 패턴(723_2)은 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)과 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2) 사이에 배치되어 이들을 연결할 수 있다. 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)과 제2 연결 전극(720_2)의 제2 서브 접촉 전극(722_2)이 제2 연결 전극(720_2)의 연결 패턴(723_2)에 의해 연결됨으로써, 제2 전극(220)으로부터 인가된 전기 신호는 제2 발광 소자(ED_B)의 양 단부(ED_S1, ED_S2)로 동일하게 전달될 수 있다.
제2 연결 전극(720_2)의 제2 전극 접촉 패턴(724_1)은 서브 영역(SA)에 배치될 수 있다. 제2 연결 전극(720_2)의 제2 전극 접촉 패턴(724_1)은 서브 영역(SA)에서 제2 컨택부(CT2)를 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제3 연결 전극(730_2)은 제1 영역(731_2), 제2 영역(732_2), 제3 영역(733_2) 및 제4 영역(734_2)을 포함할 수 있다.
제3 연결 전극(730_2)의 제1 영역(731_2)은 제1 정렬 영역(AA1_2)에 배치될 수 있다. 제3 연결 전극(730_2)의 제1 영역(731_2)은 제1 정렬 영역(AA1_2)에서 제1 전극(210) 상에 배치될 수 있다. 제3 연결 전극(730_2)의 제1 영역(731_2)은 제1 정렬 영역(AA1_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제3 연결 전극(730_2)의 제1 영역(731_2)은 제1 발광 소자(ED_A)의 제1 단부(ED_S1)와 접촉할 수 있다.
제3 연결 전극(730_2)의 제2 영역(732_2)은 제1 정렬 영역(AA1_2)에 배치될 수 있다. 제3 연결 전극(730_2)의 제2 영역(732_2)은 제1 정렬 영역(AA1_2)에서 제3 연결 전극(730_2)의 제1 영역(731_2)과 이격 배치될 수 있다. 제3 연결 전극(730_2)의 제2 영역(732_2)은 제1 정렬 영역(AA1_2)에서 제2 전극(220) 상에 배치될 수 있다. 제3 연결 전극(730_2)의 제2 영역(732_2)은 제2 전극(220) 상에서 제2 연결 전극(720_2)의 제1 서브 접촉 전극(721_2)과 이격 배치될 수 있다.
제3 연결 전극(730_2)의 제2 영역(732_2)은 제1 정렬 영역(AA1_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제3 연결 전극(730_2)의 제2 영역(732_2)은 제1 발광 소자(ED_A)의 제2 단부(ED_S2)와 접촉할 수 있다.
제3 연결 전극(730_2)의 제3 영역(733_2)은 제2 정렬 영역(AA2_2)에 배치될 수 있다. 제3 연결 전극(730_2)의 제3 영역(733_2)은 제2 정렬 영역(AA2_2)에서 복수의 제2 발광 소자(ED_B)의 접합층(39)과 중첩 배치될 수 있다. 제3 연결 전극(730_2)의 제3 영역(733_2)은 제2 정렬 영역(AA2_2)에서 제4 방향(DR2)으로 연장될 수 있다. 제3 연결 전극(730_2)의 제3 영역(733_2)은 복수의 제2 발광 소자(ED_B)의 접합층(39)과 접촉할 수 있다.
제3 연결 전극(730_2)의 제4 영역(734_2)은 비정렬 영역에 배치될 수 있다. 제3 연결 전극(730_2)의 제4 영역(734_2)은 제3 연결 전극(730_2)의 제1 내지 제3 영역(731_2, 732_2, 733_2)의 하측 단부를 연결할 수 있다. 제3 연결 전극(730_2)의 제4 영역(734_2)은 제3 연결 전극(730_2)의 제1 내지 제3 영역(731_2, 732_2, 733_2) 사이에 배치되어 이들을 연결할 수 있다. 제3 연결 전극(730_2)의 제4 영역(734_2)은 제1 발광 소자(ED_A)와 제2 발광 소자(ED_B)를 직렬 연결하는 연결 전극일 수 있다.
도 23은 일 실시예에 따른 표시 장치의 일 화소의 또 다른 예를 나타낸 평면 배치도이다.
도 23을 참조하면, 본 실시예에 따른 표시 장치(10)의 일 화소(PX_3)는 복수의 발광 소자(ED)가 제3 및 제4 발광 소자(ED_C, ED_D)를 더 포함하며, 연결 전극(700_3)이 제4 및 제5 연결 전극(740, 750)을 더 포함하는 점이 도 22의 실시예와 차이점이다.
구체적으로, 본 실시예에서 정렬 영역(AA_3)은 제1 정렬 영역(AA1_3), 제2 정렬 영역(AA2_3), 제3 정렬 영역(AA3_3) 및 제4 정렬 영역(AA4_3)을 포함할 수 있다.
제1 정렬 영역(AA1_3)은 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 좌상측에 배치될 수 있다. 제2 정렬 영역(AA2_3)은 제2 전극(220)과 제3 전극(230) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 우상측에 배치될 수 있다. 제3 정렬 영역(AA3)은 제1 전극(210)과 제2 전극(220) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 좌하측에 배치될 수 있다. 제4 정렬 영역(AA4)은 제2 전극(220)과 제3 전극(230) 사이의 영역을 포함하며, 발광 영역(EMA)에서 평면상 우하측에 배치될 수 있다.
복수의 발광 소자(ED)는 제1 정렬 영역(AA1_3)에 배치된 제1 발광 소자(ED_A), 제2 정렬 영역(AA2_3)에 배치된 제2 발광 소자(ED_B), 제3 정렬 영역(AA3)에 배치된 제3 발광 소자(ED_C) 및 제4 정렬 영역(AA4)에 배치된 제4 발광 소자(ED_D)를 포함할 수 있다. 서로 상이한 정렬 영역(AA_3)에 배치된 복수의 발광 소자(ED)는 서로 직렬 연결되고, 서로 동일한 정렬 영역(AA_3) 내에 배치된 복수의 발광 소자(ED)는 서로 병렬 연결될 수 있다. 예를 들어, 제1 정렬 영역(AA1_3)에 배치된 제1 발광 소자(ED_A), 제2 정렬 영역(AA2_3)에 배치된 제2 발광 소자(ED_B), 제3 정렬 영역(AA3)에 배치된 제3 발광 소자(ED_C) 및 제4 정렬 영역(AA4)에 배치된 제4 발광 소자(ED_D)는 서로 직렬 연결될 수 있다.
제1 발광 소자(ED_A)는 제1 정렬 영역(AA1_3)에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 제2 발광 소자(ED_B)는 제2 정렬 영역(AA2_3)에서 제2 전극(220)과 제3 전극(230) 사이에 배치될 수 있다. 제3 발광 소자(ED_C)는 제3 정렬 영역(AA3)에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 제4 발광 소자(ED_D)는 제4 정렬 영역(AA4)에서 제2 전극(220)과 제3 전극(230) 사이에 배치될 수 있다.
연결 전극(700_3)은 제1 연결 전극(710_1), 제2 연결 전극(720_3), 제3 연결 전극(730_3), 제4 연결 전극(740) 및 제5 연결 전극(750)을 포함할 수 있다.
제1 연결 전극(710_1)은 제1 접촉 전극(711_1) 및 제1 전극 접촉 패턴(712)을 포함할 수 있다. 제1 연결 전극(710_1)의 제1 접촉 전극(711_1)은 제1 정렬 영역(AA_3)에서 제4 방향(DR2)으로 연장되되, 제3 정렬 영역(AA3)으로 연장되지 않도록 제1 정렬 영역(AA1_3)의 하측에서 이격되어 종지할 수 있다
제2 연결 전극(720_3)은 제1 서브 접촉 전극(721_3), 제2 서브 접촉 전극(722_3), 연결 패턴(723_3) 및 제2 전극 접촉 패턴(724_3)을 포함할 수 있다. 제2 연결 전극(720_3)의 제1 서브 접촉 전극(721_3) 및 제2 서브 접촉 전극(722_3)은 제2 정렬 영역(AA2_3)에서 제4 방향(DR2)으로 연장되되, 제4 정렬 영역(AA4)으로 연장되지 않도록 제2 정렬 영역(AA2_3)의 하측에서 이격되어 종지할 수 있다.
제2 연결 전극(720_3)의 제2 서브 접촉 전극(722_3)은 제2 정렬 영역(AA2_3)으로부터 서브 영역(SA)으로 연장되어, 서브 영역(SA)에도 일부 배치될 수 있다. 제2 연결 전극(720_3)의 제2 서브 접촉 전극(722_3)은 제3 컨택부(CT3)를 통해 제3 전극(230)과 전기적으로 연결될 수 있다. 제3 컨택부(CT3)를 통해 제2 연결 전극(720_3)의 제2 서브 접촉 전극(722_3)과 제3 전극(230)을 접촉시킴으로써, 제2 연결 전극(720_2)과 제3 전극(230) 사이에서 기생 캡 발생이 최소화되도록 할 수 있다.
제3 연결 전극(730_3)은 제1 영역(731_3), 제2 영역(732_3), 제3 영역(733_3) 및 제4 영역(734_3)을 포함할 수 있다.
제3 연결 전극(730_3)의 제1 영역(731_3)은 제1 정렬 영역(AA1_3)에서 제1 전극(210) 상에 배치될 수 있다. 제3 연결 전극(730_3)의 제1 영역(731_3)은 제1 정렬 영역(AA1_3) 내에서 제4 방향(DR2)으로 연장되되, 제3 정렬 영역(AA3)으로 연장되지 않도록 제1 정렬 영역(AA1_3)의 하측에서 이격되어 종지할 수 있다. 제3 연결 전극(730_3)의 제1 영역(731_3)은 제1 발광 소자(ED_A)의 제1 단부(ED_S1)와 접촉할 수 있다.
제3 연결 전극(730_3)의 제2 영역(732_3)은 제3 연결 전극(730_3)의 제1 영역(731_3)과 이격 배치될 수 있다. 제3 연결 전극(730_3)의 제2 영역(732_3)은 제1 정렬 영역(AA1_3)에서 제2 전극(220) 상에 배치될 수 있다. 제3 연결 전극(730_3)의 제2 영역(732_3)은 제2 전극(220) 상에서 제2 연결 전극(720_3)의 제1 서브 접촉 전극(721_3)과 이격 배치될 수 있다. 제3 연결 전극(730_3)의 제2 영역(732_3)은 제1 정렬 영역(AA1_3) 내에서 제4 방향(DR2)으로 연장되되, 제3 정렬 영역(AA3)으로 연장되지 않도록 제1 정렬 영역(AA1_3)의 하측에서 이격되어 종지할 수 있다. 제3 연결 전극(730_3)의 제2 영역(732_3)은 제1 발광 소자(ED_A)의 제2 단부(ED_S2)와 접촉할 수 있다.
제3 연결 전극(730_3)의 제3 영역(733_3)은 제3 정렬 영역(AA3)에 배치될 수 있다. 제3 연결 전극(730_3)의 제3 영역(733_3)은 제3 정렬 영역(AA3)에서 제3 발광 소자(ED_C)의 접합층(39)과 중첩 배치될 수 있다. 제3 연결 전극(730_3)의 제3 영역(733_3)은 제3 정렬 영역(AA3)에서 제3 발광 소자(ED_C)의 접합층(39)과 접촉할 수 있다. 제3 연결 전극(730_3)의 제3 영역(733_3)은 제3 정렬 영역(AA3) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1)으로 연장되지 않도록 제2 정렬 영역(AA2)의 상측에서 이격되어 종지할 수 있다.
제3 연결 전극(730_3)의 제4 영역(734_3)은 제3 연결 전극(730_3)의 제1 내지 제3 영역(731_3, 732_3, 733_3)을 연결할 수 있다.
제4 연결 전극(740)은 제1 영역(741), 제2 영역(742), 제3 영역(743) 및 제4 영역(744)을 포함할 수 있다.
제4 연결 전극(740)의 제1 영역(741)은 제3 정렬 영역(AA3)에서 제1 전극(210) 상에 배치될 수 있다. 제4 연결 전극(740)의 제1 영역(741)은 제3 정렬 영역(AA3) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1_3)으로 연장되지 않도록 제3 정렬 영역(AA3)의 상측에서 이격되어 종지할 수 있다. 제4 연결 전극(740)의 제1 영역(741)은 제3 발광 소자(ED_C)의 제1 단부(ED_S1)와 접촉할 수 있다.
제4 연결 전극(740)의 제2 영역(742)은 제4 연결 전극(740)의 제1 영역(741)과 이격 배치될 수 있다. 제4 연결 전극(740)의 제2 영역(742)은 제3 정렬 영역(AA3)에서 제2 전극(220) 상에 배치될 수 있다. 제4 연결 전극(740)의 제2 영역(742)은 제3 정렬 영역(AA3) 내에서 제4 방향(DR2)으로 연장되되, 제1 정렬 영역(AA1_3)으로 연장되지 않도록 제3 정렬 영역(AA3)의 상측에서 이격되어 종지할 수 있다. 제4 연결 전극(740)의 제2 영역(742)은 제3 발광 소자(ED_C)의 제2 단부(ED_S2)와 접촉할 수 있다.
제4 연결 전극(740)의 제3 영역(743)은 제4 정렬 영역(AA4)에서 평면상 제2 전극(220) 및 제3 전극(230) 사이에 배치될 수 있다. 제4 연결 전극(740)의 제3 영역(743)은 제4 정렬 영역(AA4)에서 후술하는 제5 연결 전극(750)의 제1 영역(751) 및 제2 영역(752) 사이에 배치될 수 있다. 제4 연결 전극(740)의 제3 영역(743)은 제4 정렬 영역(AA4) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2_3)으로 연장되지 않도록 제4 정렬 영역(AA4)의 상측에서 이격되어 종지할 수 있다.
제4 연결 전극(740)의 제3 영역(743)은 복수의 제4 발광 소자(ED_D)의 접합층(39)과 중첩 배치될 수 있다. 제4 연결 전극(740)의 제3 영역(743)은 제4 발광 소자(ED_D)의 접합층(39)과 접촉할 수 있다.
제4 연결 전극(740)의 제4 영역(744)은 비정렬 영역에 배치될 수 있다. 제4 연결 전극(740)의 제4 영역(744)은 제4 연결 전극(740)의 제1 내지 제3 영역(741, 742, 743) 사이에 배치될 수 있다. 제4 연결 전극(740)의 제4 영역(744)은 제4 연결 전극(740)의 제1 내지 제3 영역(741, 742, 743) 사이에 배치되어 이들을 연결할 수 있다.
제4 연결 전극(740)의 제1 내지 제3 영역(741, 742, 743)은 정렬 영역(AA)에서 발광 소자(ED)의 접촉하는 접촉 전극일 수 있고, 제4 연결 전극(740)의 제4 영역(744)은 이들을 전기적으로 연결하는 연결 전극일 수 있다.
제5 연결 전극(750)은 제1 영역(751), 제2 영역(752), 제3 영역(753) 및 제4 영역(754)을 포함할 수 있다.
제5 연결 전극(750)의 제1 영역(751)은 제4 정렬 영역(AA4)에서 제2 전극(220) 상에 배치될 수 있다. 제5 연결 전극(750)의 제1 영역(751)은 제2 전극(220) 상에서 제4 연결 전극(740)의 제2 영역(742)과 이격 배치될 수 있다. 제5 연결 전극(750)의 제1 영역(751)은 제4 정렬 영역(AA4) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2_3)으로 연장되지 않도록 제4 정렬 영역(AA4)의 상측에서 이격되어 종지할 수 있다. 제5 연결 전극(750)의 제1 영역(751)은 제4 발광 소자(ED_D)의 제1 단부(ED_S1)와 접촉할 수 있다.
제5 연결 전극(750)의 제2 영역(752)은 제5 연결 전극(750)의 제1 영역(751)과 이격 배치될 수 있다. 제5 연결 전극(750)의 제2 영역(752)은 제4 연결 전극(740)의 제3 영역(743)을 사이에 두고 제5 연결 전극(750)의 제1 영역(751)과 이격될 수 있다. 제5 연결 전극(750)의 제2 영역(752)은 제4 정렬 영역(AA4)에서 제3 전극(230) 상에 배치될 수 있다. 제5 연결 전극(750)의 제2 영역(752)은 제4 정렬 영역(AA4) 내에서 제4 방향(DR2)으로 연장되되, 제2 정렬 영역(AA2_3)으로 연장되지 않도록 제4 정렬 영역(AA4)의 상측에서 이격되어 종지할 수 있다. 제5 연결 전극(750)의 제2 영역(752)은 제4 발광 소자(ED_D)의 제2 단부(ED_S2)와 접촉할 수 있다.
제5 연결 전극(750)의 제3 영역(753)은 제2 정렬 영역(AA2_3)에서 평면상 제2 전극(220) 및 제3 전극(230) 사이에 배치될 수 있다. 제5 연결 전극(750)의 제3 영역(753)은 제2 정렬 영역(AA2_3)에서 제2 연결 전극(720_3)의 제1 서브 접촉 전극(721_3) 및 제2 서브 접촉 전극(722_3) 사이에 배치될 수 있다. 제5 연결 전극(750)의 제3 영역(753)은 제2 정렬 영역(AA2_3) 내에서 제4 방향(DR2)으로 연장되되, 제2 연결 전극(720_3)의 연결 패턴(723_3)과 이격되도록 제2 정렬 영역(AA2_3)의 상측에서 이격되어 종지할 수 있다.
제5 연결 전극(750)의 제5 영역(753)은 복수의 제2 발광 소자(ED_B)의 접합층(39)과 중첩 배치될 수 있다. 제5 연결 전극(750)의 제3 영역(753)은 제2 발광 소자(ED_B)의 접합층(39)과 접촉할 수 있다.
제5 연결 전극(750)의 제4 영역(754)은 비정렬 영역에 배치될 수 있다. 제5 연결 전극(750)의 제4 영역(754)은 제5 연결 전극(750)의 제1 내지 제3 영역(751, 752, 753) 사이에 배치될 수 있다. 제5 연결 전극(750)의 제4 영역(754)은 제5 연결 전극(750)의 제1 내지 제3 영역(751, 752, 753) 사이에 배치되어 이들을 연결할 수 있다.
제5 연결 전극(750)의 제1 내지 제3 영역(751, 752, 753)은 정렬 영역(AA)에서 발광 소자(ED)의 접촉하는 접촉 전극일 수 있고, 제5 연결 전극(750)의 제4 영역(754)은 이들을 전기적으로 연결하는 연결 전극일 수 있다.
본 실시예에서, 제1 발광 소자(ED_A)와 제3 발광 소자(ED_C)는 제3 연결 전극(730_3)을 통해 직렬 연결될 수 있고, 제3 발광 소자(ED_C)와 제4 발광 소자(ED_D)는 제4 연결 전극(740)을 통해 직렬 연결될 수 있고, 제4 발광 소자(ED_D)와 제2 발광 소자(ED_B)는 제5 연결 전극(750)을 통해 직렬 연결될 수 있다. 구체적으로, 제3 연결 전극(730_3)의 제1 영역(731_3) 및 제3 연결 전극(730_3)의 제2 영역(732_3)이 각각 제1 발광 소자(ED_A)의 양 단부(ED_S1, ED_S2)와 접촉하고, 제3 연결 전극(730_3)의 제3 영역(733_3)이 제3 발광 소자(ED_C)의 중앙부, 즉 제3 발광 소자(ED_C)의 접합층(39)과 접촉함으로써, 제1 발광 소자(ED_A)와 제3 발광 소자(ED_C)는 서로 직렬 연결될 수 있다. 또한, 제4 연결 전극(740)의 제1 영역(741) 및 제4 연결 전극(740)의 제2 영역(742)이 각각 제3 발광 소자(ED_C)의 양 단부(ED_S1, ED_S2)와 접촉하고, 제4 연결 전극(740)의 제3 영역(743)이 제4 발광 소자(ED_D)의 중앙부, 즉 제4 발광 소자(ED_D)의 접합층(39)과 접촉함으로써, 제3 발광 소자(ED_C)와 제4 발광 소자(ED_D)는 서로 직렬 연결될 수 있다. 또한, 제5 연결 전극(750)의 제1 영역(751) 및 제5 연결 전극(750)의 제2 영역(752)이 각각 제4 발광 소자(ED_D)의 양 단부(ED_S1, ED_S2)와 접촉하고, 제5 연결 전극(750)의 제3 영역(753)이 제2 발광 소자(ED_B)의 중앙부, 즉 제2 발광 소자(ED_B)의 접합층(39)과 접촉함으로써, 제4 발광 소자(ED_D)와 제2 발광 소자(ED_B)는 서로 직렬 연결될 수 있다. 따라서, 제1 전극(210)으로 인가된 전기 신호는 상기 제1 컨택부(CT1)를 통해 제1 연결 전극(710)으로 전달되어, 제1 발광 소자(ED_A)의 접합층(39)으로 전달되고, 제2 전극(220)으로 인가된 전기 신호는 상기 제2 컨택부(CT2)를 통해 제2 연결 전극(720)으로 전달되어, 제2 발광 소자(ED_B)의 양 단부(ED_S1, ED_S2)로 전달되므로, 제1 전극(210)과 제2 전극(220) 사이에서 제1 내지 제4 발광 소자(ED_A, ED_B, ED_C, ED_D)는 서로 직렬 연결될 수 있다.
이하, 다른 도면들을 참조하여 발광 소자에 관한 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 발광 소자의 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 24는 다른 실시예에 따른 발광 소자의 단면도이다.
도 24를 참조하면, 본 실시예에 따른 발광 소자(ED_1)는 소자 절연막(38_2)이 코어 구조물(30)의 측면의 일부를 노출하는 점이 도 2의 발광 소자(ED)와 차이점이다.
구체적으로, 소자 절연막(38_2)은 발광 소자(ED_1)의 양 단부(ED_S1, ED_S2) 중 일 단부의 측면을 노출할 수 있다. 예를 들어, 소자 절연막(38_2)은 발광 소자(ED_1)의 제2 단부(ED_S2)의 측면을 노출할 수 있다. 소자 절연막(38_2)은 제1 발광 소자 코어(30A)의 제1 반도체층(31A)의 측면은 완전히 둘러싸되, 제2 발광 소자 코어(30B)의 제1 반도체층(31B)의 측면의 일부는 노출할 수 있다.
본 실시예에 따른 발광 소자(ED_1)는 도 8 및 도 9를 참조하여 상술한 발광 소자(ED_1)의 제조 공정 중 절연 물질층(380)을 제거하는 공정에서 형성될 수 있다. 구체적으로, 제1 베이스 기판(1000A) 상에서 제1 발광 소자 코어(30A)는 하부에 배치되고 제2 발광 소자 코어(30B)의 상부에 배치됨으로써, 절연 물질층(380)의 일부를 제거하는 식각 공정에서 상부에 배치된 절연 물질층(380)이 과식각되어 도 24의 발광 소자(ED_1)가 형성될 수 있다. 즉, 제1 베이스 기판(1000A) 상에서 제1 발광 소자 코어(30A)는 하부에 배치되고 제2 발광 소자 코어(30B)의 상부에 배치되므로 상부에 배치된 제2 발광 소자 코어(30B)의 제1 반도체층(31B)의 측면을 둘러싸는 절연 물질층(380)이 과식각되어 본 실시예의 발광 소자(ED_1)가 형성될 수 있다.
도 25는 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 25를 참조하면, 본 실시예에 따른 발광 소자(ED_2)는 각 제1 및 제2 발광 소자 코어(30A, 30B)가 각각 포함하는 반사 전극층(37A_1, 37B_1)이 반사율이 높은 금속 물질이 아닌 분산 브래그 반사층(Distributed bragg reflector DBR)을 포함하는 점이 도 2의 발광 소자(ED)와 차이점이다.
구체적으로, 제1 발광 소자 코어(30A_1) 및 제2 발광 소자 코어(30B_1)가 각각 포함하는 제1 및 제2 반사 전극층(37A_1, 37B_1)은 각 제1 및 제2 소자 활성층(33A, 33B)으로부터 생성되어 코어 구조물(30_1)의 중앙부로 진행하는 광을 코어 구조물(30_1)의 양 단부로 반사시키는 역할을 할 수 있다. 구체적으로, 제1 발광 소자 코어(30A_1)의 제1 반사 전극층(37A_1)은 제1 발광 소자 코어(30A_1)의 제1 소자 활성층(33A)으로부터 방출되어 제1 반사 전극층(37A_1)으로 입사하는 광의 투과 및 반사를 조절하는 역할을 할 수 있다. 또한, 제2 발광 소자 코어(30B_1)의 제2 반사 전극층(37B_1)은 제2 발광 소자 코어(30B_1)의 제2 소자 활성층(33B)으로부터 방출되어 제2 반사 전극층(37B_1)으로 입사하는 광의 투과 및 반사를 조절하는 역할을 할 수 있다.
제1 반사 전극층(37A_1)의 구조와 제2 반사 전극층(37B_1)의 구조는 실질적으로 동일할 수 있다. 제1 반사 전극층(37A_1)과 제2 반사 전극층(37B_1)은 동일한 물질을 포함할 수 있다. 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 각각 분산 브래그 반사층(Distributed bragg reflector DBR)을 포함할 수 있다. 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 서로 다른 굴절률을 가지는 복수의 산화막을 포함하는 광학층이 반복적으로 적층된 구조일 수 있다.
제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 각각 서로 다른 굴절률을 갖는 복수의 산화막(371, 372, 373, 374)이 적층된 구조를 가질 수 있다. 예를 들어, 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 각각 제1 굴절률(n1)을 갖는 제1 산화막(371), 제1 굴절률(n1)과 상이한 제2 굴절률(n2)을 갖는 제2 산화막(372), 제1 굴절률(n1)을 갖는 제3 산화막(373) 및 제2 굴절률(n2)을 갖는 제4 산화막(374)을 포함할 수 있다. 이에 제한되는 것은 아니나, 제1 산화막(371)과 제3 산화막(373)은 동일하고, 제2 산화막(372)과 제4 산화막(374)은 동일할 수 있다. 상기 제1 내지 제4 산화막(371, 372, 373, 374)은 코어 구조물(30_1)의 연장 방향인 일 방향(X)을 따라 순차 적층되어 배치될 수 있다. 즉, 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 각각 제1 굴절률(n1)을 갖는 제1 산화막(371) 및 제1 굴절률(n1)과 상이한 제2 굴절률(n2)을 갖는 제2 산화막(372)이 서로 교번하여 반복적으로 적층되는 구조를 가질 수 있다.
도면에는 제1 내지 제4 산화막(371, 372, 373, 374)을 포함하는 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)을 예시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)은 각각 더 많은 산화막이 적층되어 형성될 수 있다.
본 실시예에 따른 발광 소자(ED_2)에 따르면 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)을 각각 반사율이 높은 금속 물질을 포함하지 않음에도 불구하고, 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)이 각각 분산 브래그 반사층(Distributed bragg reflector DBR)을 포함함으로써 제1 및 제2 발광 소자 코어(30A_1, 30B_1)로부터 방출된 광을 발광 소자(ED_2)의 양 단부로 반사시킬 수 있다. 또한, 제1 반사 전극층(37A_1) 및 제2 반사 전극층(37B_1)이 각각 복수의 산화막을 포함함으로써, 접합층(39)으로부터 인가된 전기 신호를 제1 발광 소자 코어(30A_1)의 제2 반도체층(32A) 및 제2 발광 소자 코어(30B_1)의 제2 반도체층(33B)으로 전달할 수 있다.
도 26은 또 다른 실시예에 따른 발광 소자의 단면도이다.
도 26을 참조하면, 본 실시예에 따른 발광 소자(ED_3)는 코어 구조물(30_3)이 제3 발광 소자 코어(30C), 제4 발광 소자 코어(30D), 및 복수의 접합층(39A, 39B, 39C)을 포함하는 점이 도 2의 실시예와 차이점이다.
구체적으로, 본 실시예에 따른 발광 소자(ED_3)의 코어 구조물(30_3)은 제3 발광 소자 코어(30C) 및 제4 발광 소자 코어(30D)를 더 포함할 수 있다.
제3 발광 소자 코어(30C)는 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B) 사이에 배치될 수 있다. 제3 발광 소자 코어(30C)는 제1 발광 소자 코어(30A)와 제2 발광 소자 코어(30B) 사이에서 제1 발광 소자 코어(30A) 및 제2 발광 소자 코어(30B)와 각각 일 방향(X)으로 이격될 수 있다.
제3 발광 소자 코어(30C)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 제3 발광 소자 코어(30C)는 제1 발광 소자 코어(30A) 및 제2 발광 소자 코어(30B)와 마찬가지로, 제1 반도체층(31C), 제2 반도체층(32C), 제1 반도체층(31C)과 제2 반도체층(33C) 사이에 배치된 소자 활성층(33C)을 포함할 수 있다. 제3 발광 소자 코어(30C)는 제2 반도체층(32C) 상에 배치된 반사 전극층(37C)을 더 포함할 수 있다. 상기 제3 발광 소자 코어(30C)의 제2 반도체층(32C)은 제3 발광 소자 코어(30C)의 반사 전극층(37C)과 제3 발광 소자 코어(30C)의 소자 활성층(33C) 사이에 배치될 수 있다. 상술한 바와 같이, 제1 반도체층은 제1 도전형(예컨대, n형) 반도체층이고, 제2 반도체층은 제2 도전형(예컨대, p형) 반도체층일 수 있다. 따라서, 이하, 제3 발광 소자 코어(30C)의 제1 반도체층(31C)은 제3n 반도체층(31C), 제3 발광 소자 코어(30C)의 제2 반도체층(32C)은 제3p 반도체층(32C), 제3 발광 소자 코어(30C)의 소자 활성층(33C)은 제3 소자 활성층(33C), 제3 발광 소자 코어(30C)의 반사 전극층(37C)은 제3 반사 전극층(37C)으로도 지칭될 수 있다.
제3 발광 소자 코어(30C)의 제3n 반도체층(31C), 제3 소자 활성층(33C), 제3p 반도체층(32C) 및 제3 반사 전극층(37C)은 일 방향(X)의 반대 방향을 따라 순차 배치될 수 있다. 즉, 제3 발광 소자 코어(30C)의 제1 반도체층(31C), 소자 활성층(33C), 제2 반도체층(32C) 및 반사 전극층(37C)의 적층 방향은 제1 발광 소자 코어(30A)의 제1 반도체층(31A), 소자 활성층(33A), 제2 반도체층(32A) 및 반사 전극층(37A)의 적층 방향과 반대 방향이고, 제2 발광 소자 코어(30B)의 제1 반도체층(31B), 소자 활성층(33B), 제2 반도체층(32B) 및 반사 전극층(37B)의 적층 방향과 동일할 수 있다.
제4 발광 소자 코어(30D)는 제2 발광 소자 코어(30B)와 제3 발광 소자 코어(30C) 사이에 배치될 수 있다. 제4 발광 소자 코어(30D)는 제2 발광 소자 코어(30B)와 제3 발광 소자 코어(30C) 사이에서 제2 발광 소자 코어(30B) 및 제3 발광 소자 코어(30C)와 각각 일 방향(X)으로 이격될 수 있다.
제4 발광 소자 코어(30D)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 제4 발광 소자 코어(30D)는 제1 내지 제3 발광 소자 코어(30A, 30B, 30C)와 마찬가지로, 제1 반도체층(31D), 제2 반도체층(32D), 제1 반도체층(31D)과 제2 반도체층(32D) 사이에 배치된 소자 활성층(33D)을 포함할 수 있다. 제4 발광 소자 코어(30D)는 제2 반도체층(32D) 상에 배치된 반사 전극층(37D)을 더 포함할 수 있다. 상기 제4 발광 소자 코어(30D)의 제2 반도체층(32D)은 제4 발광 소자 코어(30D)의 반사 전극층(37D)과 제4 발광 소자 코어(30D)의 소자 활성층(33D) 사이에 배치될 수 있다. 이하, 제4 발광 소자 코어(30D)의 제1 반도체층(31D)은 제4n 반도체층(31D), 제4 발광 소자 코어(30D)의 제2 반도체층(32D)은 제4p 반도체층(32D), 제4 발광 소자 코어(30D)의 소자 활성층(33D)은 제4 소자 활성층(33D), 제4 발광 소자 코어(30D)의 반사 전극층(37D)은 제4 반사 전극층(37D)으로도 지칭될 수 있다.
제4 발광 소자 코어(30D)의 제4n 반도체층(31D), 제4 소자 활성층(33D), 제4p 반도체층(32D) 및 제4 반사 전극층(37D)은 일 방향(X)향을 따라 순차 배치될 수 있다. 즉, 제4 발광 소자 코어(30D)의 제2 반도체층(32D), 소자 활성층(33D), 제2 반도체층(32D) 및 반사 전극층(37D)의 적층 방향은 제1 발광 소자 코어(30A)의 제1 반도체층(31A), 소자 활성층(33A), 제2 반도체층(32A) 및 반사 전극층(37A)의 적층 방향과 동일하고, 제2 발광 소자 코어(30B)의 제1 반도체층(31B), 소자 활성층(33B), 제2 반도체층(32B) 및 반사 전극층(37B)의 적층 방향과 반대 방향일 수 있다.
코어 구조물(30_3)은 복수의 반도체층 및 소자 활성층의 적층 방향에 따라 제1 타입 발광 소자 코어와 제2 타입 발광 소자 코어를 포함할 수 있다. 제1 타입 발광 소자 코어는 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층), 소자 활성층, 및 제2 도전형 반도체층(또는 제2 반도체층 또는 p형 반도체층)의 적층 방향이 일 방향(X)인 발광 소자 코어일 수 있다. 제2 타입 발광 소자 코어는 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층), 소자 활성층, 및 제2 도전형 반도체층(또는 제2 반도체층 또는 p형 반도체층)의 적층 방향이 일 방향(X)의 반대 방향인 발광 소자 코어일 수 있다. 예를 들어, 제1 발광 소자 코어(30A)와 제4 발광 소자 코어(30D)는 제1 타입 발광 소자 코어이고, 제2 발광 소자 코어(30B)와 제3 발광 소자 코어(30C)는 제2 타입 발광 소자 코어일 수 있다.
코어 구조물(30_3)은 제1 타입 발광 소자 코어와 제2 타입 발광 소자 코어가 일 방향(X)을 따라 교번하여 배열될 수 있다. 한편, 코어 구조물(30_3)은 제1 타입 발광 소자 코어와 제2 타입 발광 소자 코어가 일 방향(X)을 따라 서로 교번 배열되되, 제1 도전형 반도체층(또는 제1 반도체층 또는 n형 반도체층)이 발광 소자(ED_3)의 양 단부를 향하도록 형성될 수 있다. 따라서, 코어 구조물(30_3)은 제1 타입 발광 소자 코어인 제1 발광 소자 코어(30A), 제2 타입 발광 소자 코어인 제3 발광 소자 코어(30C), 제1 타입 발광 소자 코어인 제4 발광 소자 코어(30D), 및 제2 타입 발광 소자 코어인 제2 발광 소자 코어(30B)가 일 방향(X)을 따라 순차 배열될 수 있다. 또한, 제1 발광 소자 코어(30A)의 제1n 반도체층(31A)이 발광 소자(ED_3)의 일 단부에 위치하고, 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)이 발광 소자(ED_3)의 타 단부에 위치할 수 있다.
접합층(39_3)은 서로 이격된 복수의 접합층을 포함할 수 있다. 접합층(39_3)은 제1 접합층(39A), 제2 접합층(39B) 및 제3 접합층(39C)을 포함할 수 있다. 제1 접합층(39A), 제2 접합층(39B) 및 제3 접합층(39C)은 일 방향(X)을 따라 서로 이격될 수 있다.
제1 접합층(39A)은 제3 발광 소자 코어(30C)와 제4 발광 소자 코어(30D) 사이에 배치될 수 있다. 제1 접합층(39A)은 제3 발광 소자 코어(30C)와 제4 발광 소자 코어(30D)를 물리적으로 고정시킴과 동시에 제3 발광 소자 코어(30C)와 제4 발광 소자 코어(30D)를 전기적으로 연결할 수 있다. 구체적으로, 제1 접합층(39A)은 제3 발광 소자 코어(30C)의 제3n 반도체층(31C)과 제4 발광 소자 코어(30D)의 제4n 반도체층(31D) 사이에 배치되어 이들을 고정하고, 전기적으로 연결할 수 있다.
제2 접합층(39B)은 제3 발광 소자 코어(30C)와 제1 발광 소자 코어(30A) 사이에 배치될 수 있다. 제2 접합층(39B)은 제3 발광 소자 코어(30C)와 제1 발광 소자 코어(30A)를 물리적으로 고정시킴과 동시에 제3 발광 소자 코어(30C)와 제1 발광 소자 코어(30A)를 전기적으로 연결할 수 있다. 구체적으로, 제2 접합층(39B)은 제3 발광 소자 코어(30C)의 제3 반사 전극층(37C)과 제1 발광 소자 코어(30A)의 제1 반사 전극층(37A) 사이에 배치되어 이들을 고정하고, 전기적으로 연결할 수 있다.
제3 접합층(39C)은 제2 발광 소자 코어(30B)와 제4 발광 소자 코어(30D) 사이에 배치될 수 있다. 제3 접합층(39C)은 제2 발광 소자 코어(30B)와 제4 발광 소자 코어(30D)를 물리적으로 고정시킴과 동시에 제2 발광 소자 코어(30B)와 제4 발광 소자 코어(30D)를 전기적으로 연결할 수 있다. 구체적으로, 제3 접합층(39C)은 제2 발광 소자 코어(30B)의 제2 반사 전극층(37B)과 제4 발광 소자 코어(30D)의 제4 반사 전극층(37D) 사이에 배치되어 이들을 고정하고, 전기적으로 연결할 수 있다.
소자 절연막(38)은 코어 구조물(30_3)의 측면을 둘러싸도록 배치될 수 있다. 소자 절연막(38)은 코어 구조물(30_3)이 제1 내지 제4 발광 소자 코어(30A, 30B, 30C, 30D)의 측면 및 제1 내지 제3 접합층(39A, 39B, 39C)의 측면을 둘러싸도록 형성될 수 있다.
본 실시예에서도, 코어 구조물(30_3)의 중앙을 일 방향(X)과 교차하는 타 방향으로 지나는 기준선(Lx)에 대하여 코어 구조물(30_3)은 대칭인 구조를 가질 수 있다.
이하, 다른 도면들을 참조하여 도 26의 발광 소자(ED_3)를 포함하는 표시 장치에 대해 설명한다. 이하의 실시예에서, 이미 설명한 발광 소자(ED_3)의 구성에 대한 설명은 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 27은 다른 실시예에 따른 표시 장치의 일 화소의 일 예를 나타낸 평면 배치도이다. 도 28은 도 27의 일 화소의 일부를 나타낸 확대 배치도이다. 도 29는 도 28의 VI-VI'선을 따라 자른 일 예를 나타낸 단면도이다.
도 27 내지 도 29를 참조하면, 본 실시예에 따른 발광 소자(ED_3)는 발광 소자(ED_3)의 제1 단부(ED_S1)가 제1 전극(210) 상에 배치되고, 발광 소자(ED_3)의 제2 단부(ED_S2)가 제2 전극(220) 상에 배치될 수 있다. 즉, 발광 소자(ED_3)의 제1 단부(ED_S1)에 위치하는 제1 발광 소자 코어(30A)의 제1n 반도체층(31A)이 제1 전극(210) 상에 배치되고, 발광 소자(ED_3)의 제2 단부(ED_S2)에 위치하는 제2 발광 소자 코어(30B)의 제2n 반도체층(31B)이 제2 전극(220) 상에 배치될 수 있다.
제1 접합층(39A)을 사이에 두고 제3 발광 소자 코어(30C)와 제4 발광 소자 코어(30D)는 서로 이격될 수 있다. 제1 접합층(39A)을 사이에 두고, 제3 발광 소자 코어(30C)의 제3n 반도체층(31C)과 제4 발광 소자 코어(30D)의 제4n 반도체층(31D)은 서로 마주보도록 배치될 수 있다. 제3 발광 소자 코어(30C)의 제3n 반도체층(31C)과 제4 발광 소자 코어(30D)의 제4n 반도체층(31D)은 각각 제1 접합층(39A)의 일면 및 타면과 접촉할 수 있다.
제2 접합층(39B)을 사이에 두고 제1 발광 소자 코어(30A)와 제3 발광 소자 코어(30C)는 서로 이격될 수 있다. 제2 접합층(39B)을 사이에 두고, 제1 발광 소자 코어(30A)의 제1 반사 전극층(37A)과 제3 발광 소자 코어(30C)의 제3 반사 전극층(37C)은 서로 마주보도록 배치될 수 있다. 제1 발광 소자 코어(30A)의 제1 반사 전극층(37A)과 제3 발광 소자 코어(30C)의 제3 반사 전극층(37C)은 각각 제2 접합층(39B)의 일면 및 타면과 접촉할 수 있다.
제3 접합층(39C)을 사이에 두고 제2 발광 소자 코어(30B)와 제4 발광 소자 코어(30D)는 서로 이격될 수 있다. 제3 접합층(39C)을 사이에 두고, 제2 발광 소자 코어(30B)의 제2 반사 전극층(37B)과 제4 발광 소자 코어(30D)의 제4 반사 전극층(37D)은 서로 마주보도록 배치될 수 있다. 제2 발광 소자 코어(30B)의 제2 반사 전극층(37B)과 제4 발광 소자 코어(30D)의 제4 반사 전극층(37D)은 각각 제3 접합층(39C)의 일면 및 타면과 접촉할 수 있다.
발광 소자(ED_3) 상에 제2 절연층(520_1)이 배치될 수 있다. 제2 절연층(520_1)은 발광 소자(ED_3) 상에 배치되되, 발광 소자(ED_3)의 양 단부(ED_S1, ED_S2), 발광 소자(ED_3)의 제1 내지 제3 접합층(39A, 39B, 39C)의 일부 영역은 노출할 수 있다.
제2 절연층(520_1)은 제1 내지 제4 고정 패턴(521, 522, 524, 525) 및 충진 패턴(523)을 포함할 수 있다. 제1 내지 제4 고정 패턴(521, 522, 524, 525)은 서로 이격될 수 있다.
제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에서 제1 발광 소자 코어(30A)의 외면을 감싸도록 형성될 수 있다. 제1 고정 패턴(521)은 제1 발광 소자 코어(30A) 상에 배치되되, 제1 발광 소자 코어(30A)의 일 단부(예컨대, 발광 소자(ED_3)의 제1 단부(ED_S1)) 및 제2 접합층(39B)의 일부는 노출할 수 있다.
제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에서 제2 발광 소자 코어(30B)의 외면을 감싸도록 형성될 수 있다. 제2 고정 패턴(522)은 제2 발광 소자 코어(30B) 상에 배치되되, 제2 발광 소자 코어(30B)의 일 단부(예컨대, 발광 소자(ED_3)의 제2 단부(ED_S2)) 및 제3 접합층(39C)의 일부는 노출할 수 있다.
제3 고정 패턴(524)은 제3 발광 소자 코어(30C) 상에서 제3 발광 소자 코어(30C)의 외면을 감싸도록 형성될 수 있다. 제3 고정 패턴(524)은 제3 발광 소자 코어(30C) 상에 배치되되, 제2 접합층(39B) 및 제1 접합층(39A)의 일부는 노출할 수 있다.
제4 고정 패턴(525)은 제4 발광 소자 코어(30D) 상에서 제4 발광 소자 코어(30D)의 외면을 감싸도록 형성될 수 있다. 제4 고정 패턴(525)은 제4 발광 소자 코어(30D) 상에 배치되되, 제3 접합층(39C) 및 제1 접합층(39A)의 일부는 노출할 수 있다.
제1 고정 패턴(521)과 제3 고정 패턴(524)의 이격 대향하는 측벽으로 구성된 개구부(OP1_A)는 제2 접합층(38B)을 노출하는 소자 절연막(38_3)의 측벽으로 구성된 개구부(OP2_A)는 중첩될 수 있다.
제3 고정 패턴(524)과 제4 고정 패턴(525)의 이격 대향하는 측벽으로 구성된 개구부(OP1_B)는 제1 접합층(38A)을 노출하는 소자 절연막(38_3)의 측벽으로 구성된 개구부(OP2_B)는 중첩될 수 있다.
제4 고정 패턴(525)과 제2 고정 패턴(522)의 이격 대향하는 측벽으로 구성된 개구부(OP1_C)는 제3 접합층(38C)을 노출하는 소자 절연막(38_3)의 측벽으로 구성된 개구부(OP2_C)는 중첩될 수 있다.
이와 같이 제2 절연층(520_1)을 관통하는 개구부(OP1_A, OP1_B, OP1_C)와 소자 절연막(38_3)을 관통하며, 제1 내지 제3 접합층(39A, 39B, 39C)의 일부를 노출하는 개구부(OP2_A, OP2_B, OP2_C)를 통해 연결 전극(700_3)과 발광 소자(ED_3)는 전기적으로 연결될 수 있다.
제1 연결 전극(710_4)은 발광 소자(ED_3)의 제2 도전형(예컨대, p형) 반도체층과 전기적으로 연결될 수 있다. 제1 연결 전극(710_4)은 제1 내지 제4 발광 소자 코어(30A, 30B, 30C, 30D)의 각 반사 전극층(37A, 37B, 37C, 37D)과 전기적으로 연결될 수 있다. 구체적으로, 제1 연결 전극(710_4)은 제1 내지 제4 반사 전극층(37A, 37B, 37C, 37D)과 맞닿아 접하도록 배치된 제2 접합층(39B) 및 제3 접합층(39C)과 전기적으로 연결될 수 있다. 제1 연결 전극(710_4)은 제2 접합층(39B) 및 제3 접합층(39C)을 각각 노출하는 소자 절연막(38_3)의 개구부(OP2_A, OP2_C)를 통해 제2 접합층(39B) 및 제3 접합층(39C)의 일부 영역과 접촉할 수 있다.
제1 연결 전극(710_4)은 제1 서브 접촉 전극(711A), 제2 서브 접촉 전극(711B), 연결 패턴(713) 및 제1 전극 접촉 패턴(712)을 포함할 수 있다. 이에 제한되는 것은 아니나, 제1 연결 전극(710_4)의 제1 서브 접촉 전극(711A), 제2 서브 접촉 전극(711B), 연결 패턴(713) 및 제1 전극 접촉 패턴(712)은 일체화되어 하나의 패턴으로 형성될 수 있다.
제1 연결 전극(710_4)의 제1 서브 접촉 전극(711A)은 제4 방향(DR2)으로 연장되며, 복수의 발광 소자(ED_3)의 제2 접합층(39B)과 중첩 배치될 수 있다. 제1 연결 전극(710_4)의 제1 서브 접촉 전극(711A)은 제2 절연층(520_1) 및 복수의 발광 소자(ED_3)의 소자 절연막(38_3)이 노출하는 제2 접합층(39B)과 접촉할 수 있다.
제1 연결 전극(710_4)의 제2 서브 접촉 전극(711B)은 제1 연결 전극(710_4)의 제1 서브 접촉 전극(711A)과 제3 방향(DR1)으로 이격될 수 있다. 제1 연결 전극(710_4)의 제2 서브 접촉 전극(711B)은 제4 방향(DR2)으로 연장되며, 복수의 발광 소자(ED_3)의 제3 접합층(39C)과 중첩 배치될 수 있다. 제1 연결 전극(710_4)의 제2 서브 접촉 전극(711B)은 제2 절연층(520_1) 및 복수의 발광 소자(ED_3)의 소자 절연막(38_3)이 노출하는 제3 접합층(39C)과 접촉할 수 있다.
제1 연결 전극(710_4)의 연결 패턴(713)은 제1 연결 전극(710_4)의 제1 서브 접촉 전극(711A)과 제1 연결 전극(710_4)의 제2 서브 접촉 전극(711B) 사이에 배치되어 이들을 연결할 수 있다.
제1 연결 전극(710_4)의 제1 전극 접촉 패턴(712)은 제1 컨택부(CT1)를 통해 제1 전극(210)과 전기적으로 연결될 수 있다.
제1 연결 전극(710_4)은 제1 전극(210)으로 인가된 전기 신호를 발광 소자(ED_3)의 제2 접합층(39B) 및 제3 접합층(39C)과 각각 접촉함으로써, 제1 내지 제4 발광 소자 코어(30A, 30B, 30C, 30D)의 제1 내지 제4 반사 전극층(37A, 37B, 37C, 37D)으로 제1 전원 전압을 전달할 수 있다.
제2 연결 전극(720_4)은 발광 소자(ED_3)의 제1 도전형(예컨대, n형) 반도체층과 전기적으로 연결될 수 있다. 제2 연결 전극(720_4)은 제1 내지 제4 발광 소자 코어(30A, 30B, 30C, 30D)의 각 제1n 내지 제4n 반도체층(31A, 31B, 31C, 31D)과 전기적으로 연결될 수 있다. 구체적으로, 제2 연결 전극(720_4)은 제1n 반도체층(31A) 및 제2n 반도체층(31B)이 위치하는 발광 소자(ED_3)의 양 단부(ED_S1, ED_S2)와 제3n 반도체층(31C) 및 제4n 반도체층(31D)과 맞닿아 접하도록 배치된 제1 접합층(39A)과 전기적으로 연결될 수 있다. 제2 연결 전극(720_4)은 제1 접합층(39A)을 노출하는 소자 절연막(38_3)의 개구부(OP2_B)를 통해 제1 접합층(39A)의 일부 영역과 접촉할 수 있다.
제2 연결 전극(720_4)은 제1 서브 접촉 전극(721), 제2 서브 접촉 전극(722), 제3 서브 접촉 전극(725), 연결 패턴(723_4) 및 제2 전극 접촉 패턴(724)을 포함할 수 있다. 이에 제한되는 것은 아니나, 제2 연결 전극(720_4)의 제1 서브 접촉 전극(721), 제2 서브 접촉 전극(722), 제3 서브 접촉 전극(725), 연결 패턴(723_4) 및 제2 전극 접촉 패턴(724)은 일체화되어 하나의 패턴으로 형성될 수 있다.
제2 연결 전극(720_4)의 제1 서브 접촉 전극(721)은 제1 전극(210) 상에 배치되며, 제4 방향(DR2)으로 연장될 수 있다. 제2 연결 전극(720_4)의 제1 서브 접촉 전극(721)은 제2 절연층(520_1)이 노출하는 발광 소자(ED_3)의 제1 단부(ED_S1)와 접촉할 수 있다.
제2 연결 전극(720_4)의 제2 서브 접촉 전극(722)은 제2 연결 전극(720_4)의 제1 서브 접촉 전극(721)과 제3 방향(DR1)으로 이격될 수 있다. 제2 연결 전극(720_4)의 제2 서브 접촉 전극(722)은 제2 전극(220) 상에 배치되며, 제4 방향(DR2)으로 연장될 수 있다. 제2 연결 전극(720_4)의 제2 서브 접촉 전극(722)은 제2 절연층(520_1)이 노출하는 발광 소자(ED_3)의 제2 단부(ED_S2)와 접촉할 수 있다.
제2 연결 전극(720_4)의 제3 서브 접촉 전극(725)은 제2 연결 전극(720_4)의 제1 및 제2 서브 접촉 전극(721, 722)과 제3 방향(DR1)으로 이격될 수 있다. 제2 연결 전극(720_4)의 제3 서브 접촉 전극(725)은 제4 방향(DR2)으로 연장되며, 복수의 발광 소자(ED_3)의 제1 접합층(39A)과 중첩 배치될 수 있다. 제2 연결 전극(720_4)의 제3 서브 접촉 전극(725)은 제2 절연층(520_1) 및 복수의 발광 소자(ED_3)의 소자 절연막(38_3)이 노출하는 제1 접합층(39A)과 접촉할 수 있다.
제2 연결 전극(720_4)의 연결 패턴(723)은 제2 연결 전극(720_4)의 제1 내지 제3 서브 접촉 전극(721, 722, 725)을 연결할 수 있다.
제2 연결 전극(720_4)의 제2 전극 접촉 패턴(724)은 제2 컨택부(CT2)를 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제2 연결 전극(720_4)은 제2 전극(210)으로 인가된 전기 신호를 발광 소자(ED_3)의 양 단부(ED_S1, ED_S2) 및 제1 접합층(39A)과 각각 접촉함으로써, 제1 내지 제4 발광 소자 코어(30A, 30B, 30C, 30D)의 제1n 내지 제4n 반도체층(31A, 31B, 31C, 31D)으로 제2 전원 전압을 전달할 수 있다.
한편, 도 29에서는 제1 연결 전극(710_4)과 제2 연결 전극(720_4)이 동일한 층에 형성된 것을 도시하였으나, 이에 제한되지 않는다. 예를 들어, 제1 연결 전극(710_4)과 제2 연결 전극(720_4)은 서로 다른 층에 형성되고, 제1 연결 전극(710_4)과 제2 연결 전극(720_4) 사이에 절연층이 개재되어 이들은 서로 절연될 수 있다. 이 경우, 제1 연결 전극(710_4)과 제2 연결 전극(720_4)이 서로 다른 공정을 통해 형성되고, 절연층을 형성하는 공정이 더 추가되어 표시 장치(10)의 공정 효율은 감소할 수 있으나 표시 장치(10)의 제조 공정 상 제1 연결 전극(710_4)과 제2 연결 전극(720_4)이 합선되는 문제를 최소화할 수 있다.
도 30은 다른 실시예에 따른 표시 장치의 일 화소의 다른 예를 나타낸 평면 배치도이다.
도 30을 참조하면, 제1 정렬 영역(AA1)에 배치된 제1 발광 소자(ED_A)와 제2 정렬 영역(AA2)에 배치된 제2 발광 소자(ED_B)를 직렬 연결하기 위해 제3 연결 전극(730_5)을 더 포함하는 점이 도 29의 실시예와 차이점이다. 구체적으로, 제3 연결 전극(730_5)의 일부 영역(731_5, 732_5, 735_5)은 제1 발광 소자(ED_A)의 양 단부(ED_S1, ED_S2) 및 제1 접합층(39A)과 접촉하고, 제3 연결 전극(730_5)의 다른 일부 영역(733A_5, 733B_5)은 제2 발광 소자(ED_B)의 제2 및 제3 접합층(39B, 39C)과 접촉하며, 제3 연결 전극(730_5)의 또 다른 일부 영역(734_5)은 이들은 연결할 수 있다. 따라서, 제1 발광 소자(ED_A)와 제2 발광 소자(ED_B)는 제3 연결 전극(730_5)을 통해 직렬 연결될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
ED: 발광 소자
30: 코어 구조물
30A: 제1 발광 소자 코어
30B: 제2 발광 소자 코어
39: 접합층
38: 소자 절연막
31A: 제1n 반도체층
32A: 제1p 반도체층
33A: 제1 소자 활성층
37A: 제1 반사 전극층
31B: 제2n 반도체층
32B: 제2p 반도체층
33B: 제2 소자 활성층
37B: 제2 반사 전극층

Claims (24)

  1. 제1 방향으로 연장된 코어 구조물을 포함하는 발광 소자로서,
    상기 코어 구조물은,
    상기 제1 방향으로 연장된 제1 발광 소자 코어;
    상기 제1 방향으로 연장되며, 상기 제1 발광 소자 코어와 이격된 제2 발광 소자 코어; 및
    상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어가 서로 고정되도록 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어 사이에 배치되는 제1 접합층을 포함하며,
    상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며,
    상기 제1 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향과 상기 제2 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 서로 반대 방향인 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 발광 소자 코어는 상기 제1 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되고,
    상기 제2 발광 소자 코어는 상기 제1 방향의 반대 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되는 발광 소자.
  3. 제1 항에 있어서,
    상기 제2 발광 소자 코어는 상기 제1 발광 소자 코어와 상기 제1 방향으로 이격된 발광 소자.
  4. 제3 항에 있어서,
    상기 제1 반도체층은 제1 도전형 도펀트로 도핑되고,
    상기 제2 반도체층은 제2 도전형 도펀트로 도핑되는 발광 소자.
  5. 제4 항에 있어서,
    상기 제1 도전형은 n형이고,
    상기 제2 도전형은 p형인 발광 소자.
  6. 제5 항에 있어서,
    상기 제1 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제1 단부에 위치하고,
    상기 제2 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제2 단부에 위치하는 발광 소자.
  7. 제1 항에 있어서,
    상기 코어 구조물은 상기 코어 구조물의 중앙을 상기 제1 방향과 교차하는 제2 방향으로 지나는 기준선에 대하여 서로 대칭인 발광 소자.
  8. 제1 항에 있어서,
    상기 코어 구조물의 측면을 둘러싸는 소자 절연막을 더 포함하는 발광 소자.
  9. 제1 항에 있어서,
    상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 반사 전극층을 더 포함하되,
    상기 제1 발광 소자 코어의 반사 전극층은 상기 제1 발광 소자 코어의 제2 반도체층과 상기 제1 접합층 사이에 배치되고,
    상기 제2 발광 소자 코어의 반사 전극층은 상기 제2 발광 소자 코어의 제2 반도체층과 상기 제1 접합층 사이에 배치되는 발광 소자.
  10. 제9 항에 있어서,
    상기 반사 전극층은 반사율이 높은 금속 물질 또는 DBR(Distributed Bragg Reflector)층을 포함하는 발광 소자.
  11. 제1 항에 있어서,
    상기 제1 접합층은 공정 금속-합금(Eutectic Metal-Alloy) 또는 가융 금속-합금(Fusible Metal-Alloy)을 포함하는 발광 소자.
  12. 제11 항에 있어서,
    상기 제1 접합층은 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어를 전기적으로 연결하는 발광 소자.
  13. 제1 항에 있어서,
    상기 코어 구조물은,
    상기 제1 발광 소자 코어와 상기 제1 접합층 사이에 배치되는 제3 발광 소자 코어;
    상기 제2 발광 소자 코어와 상기 제1 접합층 사이에 배치되는 제4 발광 소자 코어;
    상기 제1 발광 소자 코어와 상기 제3 발광 소자 코어 사이에 배치되는 제2 접합층; 및
    상기 제2 발광 소자 코어와 상기 제4 발광 소자 코어 사이에 배치되는 제3 접합층을 더 포함하는 발광 소자.
  14. 제13 항에 있어서,
    상기 제3 발광 소자 코어 및 상기 제4 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하는 발광 소자.
  15. 제14 항에 있어서,
    상기 제3 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제2 발광 소자 코어와 동일하고,
    상기 제4 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제1 발광 소자 코어와 동일한 발광 소자.
  16. 제1 항에 있어서,
    상기 제1 발광 소자 코어의 상기 제1 반도체층의 길이는 상기 제1 발광 소자 코어의 상기 제2 반도체층의 길이보다 길고,
    상기 제2 발광 소자 코어의 상기 제1 반도체층의 길이는 상기 제2 발광 소자 코어의 상기 제2 반도체층의 길이보다 길며,
    상기 제1 발광 소자 코어의 상기 제1 반도체층 및 상기 제2 발광 소자 코어의 상기 제1 반도체층은 상기 발광 소자의 양 단부에 각각 배치되는 발광 소자.
  17. 기판;
    상기 기판 상에 배치되며, 서로 이격된 제1 전극 및 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되며, 제1 방향으로 연장된 코어 구조물을 포함하는 발광 소자를 포함하되,
    상기 코어 구조물은,
    상기 제1 방향으로 연장된 제1 발광 소자 코어;
    상기 제1 방향으로 연장되며, 상기 제1 발광 소자 코어와 이격된 제2 발광 소자 코어; 및
    상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어가 서로 고정되도록 상기 제1 발광 소자 코어와 상기 제2 발광 소자 코어 사이에 배치되는 접합층을 포함하며,
    상기 제1 발광 소자 코어 및 상기 제2 발광 소자 코어는 각각 제1 반도체층, 상기 제1 반도체층과 이격된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 소자 활성층을 포함하며,
    상기 제1 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향과 상기 제2 발광 소자 코어의 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층의 적층 방향은 서로 반대 방향인 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 발광 소자 코어는 상기 제1 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되고,
    상기 제2 발광 소자 코어는 상기 제1 방향의 반대 방향을 따라 상기 제1 반도체층, 상기 소자 활성층 및 상기 제2 반도체층이 순차 배치되는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제1 단부에 위치하고,
    상기 제2 발광 소자 코어의 제1 반도체층은 상기 발광 소자의 제2 단부에 위치하는 표시 장치.
  20. 제17 항에 있어서,
    상기 제1 전극 및 상기 접합층과 전기적으로 연결되는 제1 연결 전극; 및
    상기 제2 전극 및 상기 발광 소자의 양 단부와 전기적으로 연결되는 제2 연결 전극을 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전극의 일부 영역 및 상기 접합층의 일부 영역과 각각 접촉하고,
    상기 제2 연결 전극은 상기 제2 전극의 일부 영역 및 상기 발광 소자의 양 단부와 각각 접촉하는 표시 장치.
  22. 제21 항에 있어서,
    상기 발광 소자는 상기 코어 구조물의 측면을 둘러싸는 소자 절연막을 더 포함하는 표시 장치.
  23. 제22 항에 있어서,
    상기 소자 절연막은 상기 접합층의 적어도 일부 영역을 노출하는 표시 장치.
  24. 제23 항에 있어서,
    상기 제1 연결 전극은 상기 소자 절연막이 노출하는 상기 접합층과 접촉하는 표시 장치.
KR1020210045665A 2021-04-08 2021-04-08 발광 소자 및 이를 포함하는 표시 장치 KR20220140059A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210045665A KR20220140059A (ko) 2021-04-08 2021-04-08 발광 소자 및 이를 포함하는 표시 장치
PCT/KR2021/015380 WO2022215818A1 (ko) 2021-04-08 2021-10-29 발광 소자 및 이를 포함하는 표시 장치
CN202180094199.7A CN116888746A (zh) 2021-04-08 2021-10-29 发光元件和包括该发光元件的显示装置
US17/522,373 US20220328558A1 (en) 2021-04-08 2021-11-09 Light emitting element and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210045665A KR20220140059A (ko) 2021-04-08 2021-04-08 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20220140059A true KR20220140059A (ko) 2022-10-18

Family

ID=83509555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210045665A KR20220140059A (ko) 2021-04-08 2021-04-08 발광 소자 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20220328558A1 (ko)
KR (1) KR20220140059A (ko)
CN (1) CN116888746A (ko)
WO (1) WO2022215818A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064838A (ko) * 2010-12-10 2012-06-20 삼성엘이디 주식회사 발광다이오드 패키지 및 그 제조방법
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US10784240B2 (en) * 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
KR20200088959A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
US11587914B2 (en) * 2019-05-14 2023-02-21 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same

Also Published As

Publication number Publication date
CN116888746A (zh) 2023-10-13
WO2022215818A1 (ko) 2022-10-13
US20220328558A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US11749709B2 (en) Display device
KR20210124564A (ko) 표시 장치
KR20210103602A (ko) 표시 장치
KR20210132255A (ko) 표시 장치
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
KR20210077086A (ko) 표시 장치
KR20200123900A (ko) 표시 장치 및 이의 제조 방법
KR20210104392A (ko) 표시 장치
EP3993033A2 (en) Display device and method of fabricating the same
KR20230016080A (ko) 표시 장치
KR20220140059A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN114551526A (zh) 显示装置
KR20210150631A (ko) 표시 장치 및 이의 제조 방법
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20210132271A (ko) 표시 장치
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
US11978835B2 (en) Display device
US20220293822A1 (en) Display device and method of repairing the same
KR20220046020A (ko) 표시 장치
KR20230120151A (ko) 표시 장치 및 이의 제조 방법
KR20240050554A (ko) 표시 장치
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220108844A (ko) 표시 장치
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
KR20240036745A (ko) 표시 장치 및 이의 제조 방법