CN117878208A - 一种发光二极管元件及发光装置 - Google Patents
一种发光二极管元件及发光装置 Download PDFInfo
- Publication number
- CN117878208A CN117878208A CN202311841254.1A CN202311841254A CN117878208A CN 117878208 A CN117878208 A CN 117878208A CN 202311841254 A CN202311841254 A CN 202311841254A CN 117878208 A CN117878208 A CN 117878208A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- light emitting
- semiconductor
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000003475 lamination Methods 0.000 claims abstract description 27
- 230000003667 anti-reflective effect Effects 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 230
- 239000000463 material Substances 0.000 abstract description 23
- 239000012790 adhesive layer Substances 0.000 abstract description 13
- 230000008859 change Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 21
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000005253 cladding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供一种发光二极管元件及发光装置，发光二极管元件中，出光面一侧形成粗化结构，并且在粗化表面上形成有增透结构，该增透结构为折射率小于半导体叠层的折射率的材料层，因此在出光面一侧形成折射率梯度变化的界面，减少对光的反射，增加光的出射，提高发光二极管的出光效率。另外，在该增透结构侧粘附基板时，该增透结构可以提高与粘附层的附着力，并且减少粘附层中气泡的产生，有利于基板和半导体叠层之间的粘附稳定性。当移除基板时，增透结构能够与粘附层完整分离，增透结构完整地保留在半导体叠层的出光侧，增加出光效果。
Description
技术领域
本发明涉及半导体器件及装置技术领域，特别涉及一种发光二极管元件及发光装置。
背景技术
III-V族元素组成的化合物半导体，凭借着优异的光电特性而应用于多种领域，例如磷化镓(GaP)、砷化镓(GaAs)或氮化镓(GaN)等材料可以用于集成电路、发光二极管(LED)、激光二极管、光侦测等不同领域。Micro LED是将传统的LED结构薄膜化、微小化及矩阵化之后，采用CMOS集成电路工艺制成驱动电路，实现LED背光源中每个像素点定址控制和单独驱动的显示技术。由于Micro LED技术的亮度、对比度、反应时间、可视角度、分辨率等各种指标都强于LCD和OLED技术，加上自发光、结构简单、体积小及节能的优点，已经受到了广泛的关注。
巨量转移(Mass Transfer)是目前Micro LED产业化过程中面临的核心技术难题。在实际应用中，由于Micro LED芯片太小，在巨量转移过程中很容易导致固晶时芯片发生偏移，甚至是正负电极反向，且Micro LED返工工艺非常困难，导致产品良率低、Micro LED量产化进展缓慢。因此，Micro LED对于键合良率的要求相当高(当前>99.9％)。然而由于尺寸效应的影响，Micro LED发光效率在芯粒尺寸缩小后，其发光效率也急剧地降低，因此如何将Micro LED各项结构进行拆解，并进行发光效率的提升，将是当前面对的一大课题。因此对于键合层的优化设计，除了使其拥有本身提高键合附着性的功能外，持续开发出其他价值，这也是当前需要解决的关键性问题。
发明内容
鉴于现有技术中发光二极管存在的上述缺陷，本发明提供一种发光二极管元件及发光装置，以解决上述一个或多个问题。
本申请的一个实施例，提供一种发光二极管元件，其至少包括：
半导体叠层，所述半导体叠层至少包括依次叠置的第一半导体层结构、有源层及第二半导体层结构，其中所述半导体叠层具有出光侧以及与所述出光侧相对的电极侧，所述半导体叠层的所述出光侧的表面形成为粗化结构；
增透结构，形成在所述出光侧并且覆盖所述粗化结构，所述增透结构为多层结构并且所述增透结构的折射率小于所述半导体叠层的折射率。
根据本申请的另一实施例，提供一种发光装置，其包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含本申请提供的发光二极管元件，其中所述发光二极管自电极侧固定至所述电路基板。
如上所述，本申请的发光二极管元件及发光装置，具有以下有益效果：
本申请的发光二极管元件中，出光面一侧形成粗化结构，并且在粗化表面上形成有增透结构，该增透结构为折射率小于半导体叠层的折射率的材料层，因此在出光面一侧形成折射率梯度变化的界面，减少对光的反射，增加光的出射，提高发光二极管的出光效率。另外，在该增透结构侧粘附基板时，该增透结构可以提高与粘附层的附着力，并且减少粘附层中气泡的产生，有利于基板和半导体叠层之间的粘附稳定性。当移除基板时，增透结构能够与粘附层完整分离，增透结构完整地保留在半导体叠层的出光侧，增加出光效果。
附图说明
图1a和图1b显示现有技术中发光二极管的结构示意图。
图2a显示为本申请实施例一提供的发光二极管元件的结构示意图。
图2b显示为本申请实施例一的一可选实施例的发光二极管元件的结构示意图。
图3显示为本申请可选实施例提供的发光二极管的结构示意图。
图4显示为图2a所示的发光二极管的制备方法流程图。
图5显示为在生长衬底上形成半导体叠层的结构示意图。
图6显示为将图5所示结构转移至临时衬底并在出光侧形成粗化结构的结构示意图。
图7显示为在图6所示的粗化结构上形成增透结构的结构示意图。
图8显示为将图7所示的结构转移至基板的结构示意图。
图9显示为本申请实施例二提供的发光装置的结构示意图。
元件标号说明
11、外延结构；12、基板；13、粘附层；14、键合附着层；100、发光二极管元件；110、半导体叠层；111、第一半导体层结构；112、有源层；113、第二半导体层结构；110-1、电极侧；110-2、出光侧；120、增透结构；121、第一材料层；122、第二材料层；123、第三材料层；124第四材料层；125第五材料层；130、电极结构；131、第一电极；132、第二电极；140、绝缘保护层；210、生长衬底；220、临时衬底；201、粘附层；
300、发光装置；301、电路基板；303、发光单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
当前Micro-LED结构一般为具有BCB或PI键合层结构，大致可分为有键合附着层、无键合附着层两种。如图1a所示，为现有技术中没有键合附着层，直接通过粘附层13(例如，PI胶体)将外延结构11粘附在基板12；图1b为现有技术中在粘附层13和外延结构11之间形成键合附着层14的结构。当前，上述键合附着层14大多为SiO2或SiNx等单层结构，并且厚度控制在但是上述键合附着层14的结构单一，并且对于LED的出光效果并没有显著贡献。
针对上述Micro-LED结构存在的不足，本申请的一个方面提供一种发光二极管元件，其至少包括：
半导体叠层，所述半导体叠层至少包括依次叠置的第一半导体层结构、有源层及第二半导体层结构，其中所述半导体叠层具有出光侧以及与所述出光侧相对的电极侧，所述半导体叠层的所述出光侧的表面形成为粗化结构；
增透结构，形成在所述出光侧并且覆盖所述粗化结构，所述增透结构为多层结构并且所述增透结构的折射率小于所述半导体叠层的折射率。
上述增透结构包括多层折射率小于半导体叠层的折射率的材料层，与半导体叠层形成折射率梯度变化的结构，配合出光侧的粗化结构，增加半导体叠层辐射的光的出射路径，增加出光效率。
可选地，所述增透结构的厚度介于0.1μm～1μm。增透结构的厚度相较于现有技术的单层附着层显著增加，这有利于增透结构的多层设置，增加其设计的多样性，可以根据实际需要设置增透结构的层数以及各层的厚度，使其最大可能地增加光的出射。
可选地，在远离所述出光侧的方向上，所述增透结构包括折射率逐渐减小的多层结构。增透结构的多层结构如上设置，可以自半导体叠层至空气层形成为折射率逐渐减小的结构，由此减少光在出射过程的反射，增加光的出射路径，由此使得更多的光能够自出光侧出射，增加器件的出光效率。
可选地，所述增透结构包括i层结构，其中i≥2，第i层结构的折射率为ni，第i层结构的光学厚度为(ni)λ/4。增透结构中每一层结构的上述光学厚度的设置使其最大可能地使光透过，增加出光效率。
可选地，所述增透结构包括Ti3O5层、SiO2层、SiN层及SiOxNy层中的任意两层或两层以上的组合，并且在远离所述出光侧的方向上，任意两层或两层以上的组合以折射率逐渐减小的方式依次堆叠。增透结构的材料选择可以有多种可能，因此可以根据实际需要进行选择，增加了增透结构的适用性。
可选地，在远离所述出光侧的方向上，所述增透结构包括依次叠置的Ti3O5层及SiO2层。半导体叠层的折射率大约为3，Ti3O5的折射率大约为2.35，SiO2的折射率大约为1.48，空气折射率为1，因此上述结构实现折射率梯度变化，测量可知上述Ti3O5层及SiO2层组成的增透结构的光穿透率大于99％。另外，利用蒸镀技术形成上述Ti3O5层及SiO2层，在半导体叠层的出光侧首先沉积高折射率的Ti3O5层，再沉积低折射率的SiO2层。上述沉积过程可在同一设备与腔室中进行，因此可在不破坏腔室真空的前提下完成增透结构膜层的沉积，有利于简化工艺过程。
可选地，在远离所述出光侧的方向上，所述增透结构包括依次叠置的SiN层、SiOxNy层及SiO2层。半导体叠层的折射率大约为3，SiN的折射率大约为2，SiOxNy的折射率大约为1.6～1.8，SiO2的折射率大约为1.48，空气折射率为1，因此上述结构实现折射率梯度变化，由此提高器件的出光率。同样地，上述膜层可以在同一腔室内沉积形成，虽然膜层数量增加，但是并不会增加工艺复杂性。
可选地，所述第一半导体层结构远离所述有源层的一侧为所述出光侧，所述第二半导体层远离所述有源层的一侧为电极侧。
可选地，所述发光二极管元件还包括电极结构，所述电极结构包括形成在所述电极侧的第一电极和第二电极，所述第一电极与所述第一半导体层结构电连接，所述第二电极与所述第二半导体层结构电连接。
可选地，所述发光二极管元件还包括：
基板，位于所述半导体叠层的所述出光侧；
粘附层，位于所述基板和所述半导体叠层之间，并将所述基板键合至所述出光侧的所述增透结构。
粘附层与半导体叠层之间形成有上述增透结构，该增透结构同时作为键合附着层，并且增透结构与粘附层可以良好地粘结，能够减少粘附层在键合过程中气泡的产生，增加粘附效果。另外，根据实际需要移除该基板时，粘附层与增透结构能够很好地分离，不会有粘附层残留，同时也不会破坏增透结构的完整性，保证其良好的光学效果。
本申请的另一实施例提供一种发光装置，其特征在于，包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含本申请提供的发光二极管元件，其中所述发光二极管自电极侧固定至所述电路基板。
实施例一
本实施例提供一种发光二极管元件100，如图2a所示，该发光二极管元件100至少包括半导体叠层110，以及增透结构120。半导体叠层110至少包括依次叠置的第一半导体层结构111、有源层112、第二半导体层结构113。半导体叠层110具有出光侧110-2以及与所述出光侧110-2相对的电极侧110-1，半导体叠层110的出光侧110-2的表面形成为粗化结构。该半导体叠层110可以是任意能够在电压作用下辐射发光的半导体叠层110。例如，可以为GaN基半导体叠层、AlGaN基半导体叠层、InGaN基半导体叠层、AlInGaP基半导体叠层或GaInP基半导体叠层等。该发光二极管元件100可以是正装结构、垂直结构或者倒装结构中的任意一种。本实施例中，该发光二极管元件100形成为倒装结构，其中，第一半导体层结构111远离有源层112的一侧作为出光侧110-2，并且形成为粗化结构，第二半导体层结构113远离有源层112的一侧作为电极侧110-1。上述粗化结构可以是形成在出光侧110-2的半导体叠层110表面的微坑结构等。
上述第一半导体层结构111可以是N型层，相应地，第二半导体层结构113为P型层，反之也是可行的。本实施例以第一半导体层结构111是N型层，第二半导体层结构113为P型层为例。第一半导体层结构111例如可以包括n型窗口层、n型覆盖层及n型间隔层，其中n型间隔层更靠近有源层112；有源层112为包括交替叠置的势阱层和势垒层的多重量子阱结构；第二半导体层结构113包括p型间隔层、p型覆盖层及p型窗口层，其中p型间隔层更靠近有源层112。
同样如图2a所示，增透结构120形成在出光侧110-2，具体地，形成在半导体叠层110的粗化结构上方，覆盖粗化结构。例如当粗化结构包括微坑结构时，该增透结构120覆盖微坑结构的底部及侧壁，并且覆盖微坑结构周围的半导体层叠层的表面。增透结构120的厚度介于0.1μm～1μm，例如0.2nm、0.5nm、0.7nm、1nm等，在增透结构120的上述厚度范围内可以增加增透结构120的层结构的灵活性，有利于形成多层结构。上述增透结构120的折射率小于半导体叠层110的折射率，由此使得半导体叠层-增透结构-空气形成折射率递减的梯度结构，增加光的透射路径，由此增加出光效率。
在远离所述出光侧110-2的方向上，增透结构120包括折射率逐渐减小的多层结构，并且，假设增透结构120包括i层结构，其中i≥2，第i层结构的折射率为ni，第i层结构的光学厚度为(ni)λ/4，其中λ为半导体叠层110辐射的光的波长。增透结构120的多层结构以及每一层的折射率及光学厚度的设置有利于最大可能地增加光的透射，提供出光效率。可选实施例中，增透结构120可以包括Ti3O5层、SiO2层、SiN层及SiOxNy层中的任意两层或两层以上的组合，并且在远离所述出光侧110-2的方向上，任意两层或两层以上的组合以折射率逐渐减小的方式依次堆叠。
可选实施例中，在远离所述出光侧110-2的方向上，增透结构120包括依次叠置第一材料层121和第二材料层122，该第一材料层121为Ti3O5层，第二材料层122为SiO2层。半导体叠层110的折射率大约为3，Ti3O5的折射率大约为2.35，SiO2的折射率大约为1.48，空气折射率为1，因此上述结构实现折射率梯度变化，测量可知上述Ti3O5层及SiO2层组成的增透结构120的光穿透率大于99％。可以采用等离子体增强化学气相沉积或是蒸镀工艺形成上述Ti3O5层及SiO2层。例如首先在出光侧110-2的表面蒸镀沉积Ti3O5层，然后在Ti3O5层上方蒸镀沉积SiO2层。上述沉积过程可在同一设备与腔室中进行，因此可在不破坏腔室真空的前提下完成增透结构120膜层的沉积，有利于简化工艺过程。
另一可选实施例中，如图2b所示，在远离出光侧110-2的方向上，增透结构120形成为包括依次叠置第三材料层123、第四材料层124及第五材料层125的三层结构。具体地，第第三材料层123可以是SiN层，第四材料层124可以是SiOxNy层，第五材料层125可以是SiO2层。半导体叠层110的折射率大约为3，SiN的折射率大约为2，SiOxNy的折射率大约为1.6～1.8，SiO2的折射率大约为1.48，空气折射率为1，因此上述结构同样实现了折射率梯度变化，由此提高器件的出光率。可选实施例中采用等离子体增强化学气相沉积工艺沉积形成上述增透结构120。例如首先在出光侧110-2的半导体叠层110表面上沉积SiN层，然后，在SiN层上方沉积SiOxNy层之后在SiOxNy层上方沉积SiO2层。上述沉积过程在同一腔室内完成，在不破坏腔室内真空的情况下完成增透结构120的形成。可见虽然增透结构120的膜层数量增加，但是并不会增加工艺复杂性。
同样如图2a和图2b所示，本实施例的发光二极管元件100还包括电极结构130，具体地，该电极结构130包括形成在电极侧110-1的第一电极131和第二电极132，第一电极131与第一半导体层结构111电连接，例如，第一电极131通过贯穿第二半导体层和有源层112延伸至第一半导体层结构111内部的电极孔实现与第一半导体层结构111的电连接。第二电极132与第二半导体层结构113电连接。另外，发光二极管元件100还包括绝缘保护层140，该绝缘保护层140覆盖电极侧110-1的半导体叠层110的表面，同时覆盖电极侧110-1和出光侧110-2之间的半导体叠层110的侧壁。另外，该绝缘保护层140还延伸覆盖至电极孔的侧壁，以实现第一电极131与第二半导体层结构113和有源层112的绝缘，提高器件的可靠性。
在本申请的另一可选实施例中，如图3所示，发光二极管元件100还包括位于出光侧110-2的基板及粘附层201，粘附层201位于基板和半导体叠层110之间，并且该粘附层201将基板与半导体叠层110键合在一起，具体地，将基板与出光侧110-2的增透结构120键合。上述基板可以是蓝宝石基板、陶瓷基板等任意适合出货运输的基板。该增透结构120具有良好的附着性，在经粘附层201键合过程中，能够减少键合气泡的发生，实现良好的键合，增强键合强度，由此增加运输过程中器件的完整性。而在根据实际需要去除基板时，粘附层201能够与增透结构120良好地分离，增透结构120上不会有残留的粘附层201，粘附层201也不会破坏增透结构120的完整性，由此保证其透光效果。
本实施例还提供了一种发光二极管元件的制造方法，如图4所示，该方法包括如下步骤：
S100：提供生长衬底210，在所述生长衬底210上方形成半导体叠层；
参照图5，提供一生长衬底210，该生长衬底210可以是蓝宝石衬底、硅衬底、氮化硅衬底、砷化镓衬底、碳化硅衬底等任意适合外延生长形成半导体叠层110的衬底。在生长衬底210上方依次生长第一半导体层叠层、有源层112及第二半导体层结构113。该第一半导体层结构111例如可以包括依次在生长衬底210上方生长的n型窗口层、n型覆盖层及n型间隔层，在上述第一半导体层结构111上方交替生长的势阱层和势垒层，由此形成多重量子阱结构的有源层112；之后在有源层112上方依次生长括p型间隔层、p型覆盖层及p型窗口层，以形成上述第二半导体层结构113。
之后形成上述半导体叠层110之后，在半导体叠层110的第二半导体层结构113一侧形成电连接第一半导体层结构111的第一电极131，以及电连接第二半导体层结构113的第二电极132。例如可以通过刻蚀第二半导体层结构113和有源层112及部分第一半导体层结构111的方式形成电极孔，来形成上述第一电极131。形成上述第一电极131和第二电极132之前，还包括初步切割半导体叠层110，以将半导体叠层110分割为多个发光单元，然后在半导体叠层110裸露的表面形成绝缘保护层140，该绝缘保护层140同时覆盖电极孔的侧壁。
S200：将所述半导体叠层转移至临时衬底220，并在去除生长衬底210之后裸露的第一半导体层结构一侧形成粗化结构；
如图6所示，首先将半导体叠层110转移至临时衬底220，并且上述电极结构130一侧贴合至临时衬底220，临时衬底220一侧朝上。然后去除该生长衬底210，暴露出第一半导体层结构111。之后对暴露的第一半导体层结构111的表面进行粗化处理，形成粗化表面，例如经刻蚀等方法在第一半导体层结构111的表面形成微坑结构。该粗化表面一侧为发光二极管元件100的出光侧110-2。
S300：在所述出光侧110-2上方形成增透结构；
参照图7在，出光侧110-2的表面上形成增透结构120。即，在粗化后的第一半导体层结构111的表面上形成增透结构120。该增透结构120覆盖微坑结构的底部及侧壁，并且覆盖微坑结构周围的半导体层叠层的表面。增透结构120的厚度介于0.1μm～1μm，例如0.2nm、0.5nm、0.7nm、1nm等，在增透结构120的上述厚度范围内可以增加增透结构120的层结构的灵活性，有利于形成多层结构。上述增透结构120的折射率小于半导体叠层110的折射率，由此使得半导体叠层-增透结构-空气形成折射率递减的梯度结构，增加光的透射路径，由此增加出光效率。
可选实施例中，增透结构120可以包括Ti3O5层、SiO2层、SiN层及SiOxNy层中的任意两层或两层以上的组合，并且在远离所述出光侧110-2的方向上，任意两层或两层以上的组合以折射率逐渐减小的方式依次堆叠。
可选实施例中，采用蒸镀工艺依次沉积Ti3O5层及SiO2层以形成增透结构120。例如首先在出光侧110-2的表面蒸镀沉积Ti3O5层，然后在Ti3O5层上方蒸镀沉积SiO2层。由此，在远离所述出光侧110-2的方向上，增透结构120包括依次叠置的Ti3O5层及SiO2层。半导体叠层110的折射率大约为3，Ti3O5的折射率大约为2.35，其光学厚度为2.35λ/4，SiO2的折射率大约为1.48，其光学厚度为1.48λ/4，其中λ为半导体叠层110辐射的光的波长，空气折射率为1，因此上述结构实现折射率梯度变化，测量可知上述Ti3O5层及SiO2层组成的增透结构120的光穿透率大于99％。可以上述沉积过程可在同一设备与腔室中进行，因此可在不破坏腔室真空的前提下完成增透结构120膜层的沉积，有利于简化工艺过程。
另一可选实施例中，采用等离子体增强化学气相沉积工艺依次沉积SiN层、SiOxNy层及SiO2层以形成上述增透结构120。例如首先在出光侧110-2的半导体叠层110表面上沉积SiN层，然后，在SiN层上方沉积SiOxNy层之后在SiOxNy层上方沉积SiO2层。由此，在远离出光侧110-2的方向上，增透结构120包括依次叠置的SiN层、SiOxNy层及SiO2层。半导体叠层110的折射率大约为3，SiN的折射率大约为2，其光学厚度为2λ/4，SiOxNy的折射率大约为1.6～1.8，其光学厚度为(1.6～1.8)λ/4，SiO2的折射率大约为1.48，其光学厚度为1.48λ/4，其中λ为半导体叠层110辐射的光的波长，空气折射率为1，因此上述结构同样实现了折射率梯度变化，由此提高器件的出光率。上述沉积过程在同一腔室内完成，在不破坏腔室内真空的情况下完成增透结构120的形成。可见虽然增透结构120的膜层数量增加，但是并不会增加工艺复杂性。
S400：将形成了所述增投结构的半导体叠层转移至基板；
如图8所示，首先提供一基板，该基板可以是蓝宝石基板、陶瓷基板等任意适合出货运输的基板。该基板的表面形成有粘附层201，该粘附层201可以是BCB或者PI胶层。然后将图7所示的半导体叠层110的增透结构120经粘附层201键合至基板，完成半导体叠层110的转移，然后去除临时衬底220。该增透结构120具有良好的键合附着层，在键合过程中可以避免产生气泡，提高键合效果，如此在以此结构出货运输时，可以保证结构不被破坏或者损伤，保证器件的结构完整性及功能完整性。
可选实施例中，为了满足后续制程的需要，会将基板去除，即以图2a或图2b所示的结构为出货产品。此时粘附层201连同基板一同被移除，增透结构120能与粘附层201完全分离，不会有粘附层201残留在增透结构120上，粘附层201也不会破坏增透结构120的完整性，由此保证后续制程中增透结构120的透光效果。
实施例二
本实施例提供一种发光装置，如图9所示，该发光装置300包括电路基板301以及固定至所述电路基板301的至少一个发光单元302，该发光单元302包括本申请上述实施例一的发光二极管元件。因为该发光装置包括实施例一提供的发光二极管元件，因此其具有良好的出光效果，同时具有更好的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种发光二极管元件，其特征在于，至少包括：
半导体叠层，所述半导体叠层至少包括依次叠置的第一半导体层结构、有源层及第二半导体层结构，其中所述半导体叠层具有出光侧以及与所述出光侧相对的电极侧，所述半导体叠层的所述出光侧的表面形成为粗化结构；
增透结构，形成在所述出光侧并且覆盖所述粗化结构，所述增透结构为多层结构并且所述增透结构的折射率小于所述半导体叠层的折射率。
2.根据权利要求1所述的发光二极管元件，其特征在于，所述增透结构的厚度介于0.1μm～1μm。
3.根据权利要求1或2所述的发光二极管元件，其特征在于，在远离所述出光侧的方向上，所述增透结构包括折射率逐渐减小的多层结构。
4.根据权利要求1所述的发光二极管元件，其特征在于，所述增透结构包括i层结构，其中i≥2，第i层结构的折射率为ni，第i层结构的光学厚度为(ni)λ/4，λ为半导体叠层辐射的光的波长。
5.根据权利要求1所述的发光二极管元件，其特征在于，所述增透结构包括Ti3O5层、SiO2层、SiN层及SiOxNy层中的任意两层或两层以上的组合，并且在远离所述出光侧的方向上，任意两层或两层以上的组合以折射率逐渐减小的方式依次堆叠。
6.根据权利要求5所述的发光二极管元件，其特征在于，在远离所述出光侧的方向上，所述增透结构包括依次叠置的Ti3O5层及SiO2层。
7.根据权利要求5所述的发光二极管元件，其特征在于，在远离所述出光侧的方向上，所述增透结构包括依次叠置的SiN层、SiOxNy层及SiO2层。
8.根据权利要求1所述的发光二极管元件，其特征在于，所述第一半导体层结构远离所述有源层的一侧为所述出光侧，所述第二半导体层远离所述有源层的一侧为电极侧。
9.根据权利要求8所述的发光二极管元件，其特征在于，还包括电极结构，所述电极结构包括形成在所述电极侧的第一电极和第二电极，所述第一电极与所述第一半导体层结构电连接，所述第二电极与所述第二半导体层结构电连接。
10.根据权利要求1所述的发光二极管元件，其特征在于，还包括：
基板，位于所述半导体叠层的所述出光侧；
粘附层，位于所述基板和所述半导体叠层之间，并将所述基板键合至所述出光侧的所述增透结构。
11.一种发光装置，其特征在于，包括电路基板以及设置在电路基板上的发光元件，所述发光元件包含权利要求1～9中任意一项所述的发光二极管元件，其中所述发光二极管自电极侧固定至所述电路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311841254.1A CN117878208A (zh) | 2023-12-28 | 2023-12-28 | 一种发光二极管元件及发光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311841254.1A CN117878208A (zh) | 2023-12-28 | 2023-12-28 | 一种发光二极管元件及发光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117878208A true CN117878208A (zh) | 2024-04-12 |
Family
ID=90576594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311841254.1A Pending CN117878208A (zh) | 2023-12-28 | 2023-12-28 | 一种发光二极管元件及发光装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117878208A (zh) |
-
2023
- 2023-12-28 CN CN202311841254.1A patent/CN117878208A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580950B2 (en) | Light emitting device | |
| US10862010B2 (en) | Integrated colour LED micro-display | |
| JP4555880B2 (ja) | 積層半導体発光装置及び画像形成装置 | |
| JP4876319B2 (ja) | 表示装置およびその製造方法 | |
| JP2010157679A (ja) | 発光ダイオードのチップレベルパッケージ | |
| WO2008021988A2 (en) | Gan based led with improved light extraction efficiency and method for making the same | |
| TW201342657A (zh) | 半導體發光裝置、發光二極體陣列與其製法 | |
| CN110911537B (zh) | 共阴极led芯片及其制作方法 | |
| JP2010114405A (ja) | 窒化物半導体発光ダイオード | |
| JP5276680B2 (ja) | 発光素子パッケージ、照明システム | |
| US8618566B2 (en) | Light emitting device and method of manufacturing the same | |
| US20240088107A1 (en) | Multi wavelength light emitting device and method of fabricating the same | |
| CN111129062A (zh) | Led显示模组、led显示屏及制作方法 | |
| US8008679B2 (en) | Light emitting diode and method | |
| US20230299119A1 (en) | Light emitting array | |
| CN116885076A (zh) | 发光二极管器件及其制备方法、显示装置 | |
| CN117878208A (zh) | 一种发光二极管元件及发光装置 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| US10074773B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| CN117878201A (zh) | 一种发光二极管元件及发光装置 | |
| TWI818437B (zh) | 像素封裝體、其形成方法及使用其的顯示裝置 | |
| WO2024044909A1 (zh) | 微发光二极管，微发光元件及其制备方法和显示器 | |
| CN117410392A (zh) | 一种倒装薄膜led芯片及其制备方法 | |
| CN114400262A (zh) | 氮化镓光电子集成芯片及其制备方法 | |
| CN114038799A (zh) | 发光二极管及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |