KR20180121614A - 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법 - Google Patents

광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법 Download PDF

Info

Publication number
KR20180121614A
KR20180121614A KR1020187029280A KR20187029280A KR20180121614A KR 20180121614 A KR20180121614 A KR 20180121614A KR 1020187029280 A KR1020187029280 A KR 1020187029280A KR 20187029280 A KR20187029280 A KR 20187029280A KR 20180121614 A KR20180121614 A KR 20180121614A
Authority
KR
South Korea
Prior art keywords
layer
connection
semiconductor body
semiconductor
electrically
Prior art date
Application number
KR1020187029280A
Other languages
English (en)
Other versions
KR102214928B1 (ko
Inventor
소피아 후프만
지므온 카츠
마르쿠스 젠거
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20180121614A publication Critical patent/KR20180121614A/ko
Application granted granted Critical
Publication of KR102214928B1 publication Critical patent/KR102214928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H01L2224/06505—Bonding areas having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전자 컴포넌트(50)로서, 상기 광전자 컴포넌트는 광학 활성 영역(12)을 갖는 반도체 몸체(10a-c), 추가로 캐리어(60) 및 제1 연결층(32)과 제2 연결층(34)을 갖는 연결층 페어(30a-c)를 포함하고, 이 경우 상기 반도체 몸체는 상기 캐리어 상에 배치되어 있으며, 상기 제1 연결층은 상기 반도체 몸체와 캐리어 사이에 배치되어 있고 상기 반도체 몸체에 연결되어 있으며, 상기 제2 연결층은 상기 제1 연결층과 캐리어 사이에 배치되어 있고, 상기 제1 연결층과 제2 연결층으로부터 선택된 적어도 하나의 층은 방사선 투과성 및 전기 전도성 산화물을 함유하며, 그리고 상기 제1 연결층과 제2 연결층은 적어도 국부적으로 하나 이상의 연결 영역에서 직접적으로 서로 연결되어 있음으로써, 상기 연결층 페어가 상기 반도체 몸체와 캐리어의 기계적 연결에 관여한다. 상기 제1 및/또는 제2 연결층은 각각의 층 내부에서 전기적으로 서로 절연된, 다수의 전기 전도성 부분 영역(80, 82)을 갖고, 이 경우 상기 부분 영역들 중 적어도 2개의 부분 영역이 상기 광학 활성 영역(12)의 상이한 측면들 상에서 상기 반도체 몸체에 전기 전도성으로 연결되어 있다.

Description

광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법
본 발명은 컴포넌트, 특히 광전자 컴포넌트에 관한 것이다. 또한, 본 발명은 컴포넌트의 제조 방법, 특히 광전자 컴포넌트의 제조 방법과도 관련이 있다.
광전자 컴포넌트의 제조 시에는, 자주 접착층 또는 땜납 층과 같은 별도의 결합층을 통해 사전에 제조된 상기 컴포넌트의 부분 요소들을 개별적으로 결합하는 것이 필요하다.
본 발명에서 해결해야 할 과제는 새로운 컴포넌트, 바람직하게는 개선된 컴포넌트, 또는 컴포넌트를 제조하기 위한 새로운 방법, 바람직하게는 개선된 방법을 제시하는 것이다.
상기 과제는 특히, 독립항들의 대상들에 의해서 해결되지만, 본 출원서에 개시된 추가 대상들에 의해서도 해결될 수 있다. 바람직한 추가 실시예들 및 개선예들은 종속항들의 대상이며, 하기의 설명으로부터 드러난다.
적어도 하나의 실시 형태에 따르면, 광전자 컴포넌트는 반도체 칩, 예를 들면 다이오드 칩이다.
적어도 하나의 실시 형태에 따르면, 광전자 컴포넌트는 반도체 몸체를 갖는다. 상기 반도체 몸체는 광학 활성 영역을 갖는다. 상기 광학 활성 영역은 방사선을 발생시키기 위해 또는 방사선을 수신하기 위해 설치될 수 있다. 특히, 상기 컴포넌트는 발광 다이오드 컴포넌트일 수 있다.
적어도 하나의 추가 실시 형태에 따르면, 컴포넌트는 캐리어를 갖는다. 반도체 몸체는 바람직하게 상기 캐리어 상에 배치되어 있다. 캐리어는 합목적적으로 반도체 칩의 부분이다.
적어도 하나의 추가 실시 형태에 따르면, 상기 컴포넌트는 연결층 페어를 갖는다. 상기 연결층 페어는 제1 연결층 및 제2 연결층을 포함한다. 상기 제1 연결층은 반도체 몸체와 캐리어 사이에 배치될 수 있고, 특히 반도체 몸체에 연결될 수 있다. 상기 제2 연결층은 제1 연결층과 캐리어 사이에 배치될 수 있다. 제2 연결층은 바람직하게는 광학적으로 비활성인, 즉 방사선을 발생시키거나 방사선을 수신하도록 설계되지 않은 광학 활성 영역 및/또는 캐리어를 갖는 추가의 반도체 몸체에 연결될 수 있다. 제2 연결층은 캐리어에 직접 또는 간접적으로 연결될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 및 제2 연결층은 적어도 국부적으로 하나 이상의 연결 영역 내에서, 특히 직접적으로 서로 연결되어 있다. 이러한 방식으로 연결층 페어는 반도체 몸체와 캐리어의 기계적 연결에 관여할 수 있다. 이 경우 합목적적으로 연속적인 단일 연결 영역, 또는 특히 서로 분리된, 예를 들면, 비연속적인 다수의 연결 영역이 있을 수 있다. 연결층들은 각각의 연결 영역에서 합목적적으로 직접적으로 서로 연결되어 있다. 연결층들은 국부적으로, 넓은 표면 또는 전체 표면에 걸쳐 서로 연결될 수 있다. 연결층들의 연결은 합목적적으로 기계적으로 안정적이며, 그 결과 반도체 몸체가 캐리어로부터 박리되는 것이 방지된다.
적어도 하나의 실시 형태에 따르면, 연결층들은 특히, 각각의 연결 영역에서 직접 본딩((direct bonding), 광학 접촉식 본딩(optical contact bonding)으로도 자주 언급됨)에 의해 서로 연결되어 있다. 직접 본딩의 경우, 연결될 층들 사이 별도의 결합층이 생략될 수 있다. 직접 본딩에서, 2개의 연결층의 기계적 연결은 연결층들의 기계적 접촉에 의해서만 이루어질 수 있다. 결합력은 반 데어 발스 상호 작용(Van der Waals interaction) 및/또는 수소 결합(hydrogen bond)에 의해 생성될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층은 제2 연결층과 마주보는 제1 경계면을 갖는다. 제2 연결층은 제1 연결층과 마주보는 제2 경계면을 가질 수 있다. 상기 제1 및 제2 경계면은 바람직하게는 적어도 각각의 연결 영역에서 또는 전체 표면에 걸쳐 인접한다. 제1 경계면 및/또는 제2 경계면은 바람직하게는 적어도 각각의 연결 영역에서 또는 넓은 표면, 예를 들면 전체 표면에 걸쳐, 1nm 이하, 바람직하게는 0.5nm 이하의 RMS(Root Mean Square(제곱 평균)) 거칠기를 갖는다. 이와 같은 낮은 거칠기는 직접 본딩에 의한 2개의 층의 직접적인 연결에 있어서 특히 바람직하다.
적어도 하나의 실시 형태에 따르면, 다음의 층들 중 하나의 층 또는 2개의 층은 예를 들면, 금속 산화물, 반도체 산화물 또는 반도체 금속 산화물과 같은 적어도 하나의 전기 전도성 및/또는 전기 절연성 산화물을 함유한다: 제1 연결층, 제2 연결층. 산화물 층들은 직접 본딩에 특히 적합하다.
적어도 하나의 실시 형태에 따르면, 다음의 층들 중 하나의 층 또는 2개의 층은 방사선 투과성 및 전기 전도성 산화물(TCO, Transparent Conducting Oxide(투명 전도성 산화물))을 함유한다: 제1 연결층, 제2 연결층. 방사선 투과성 및 전기 전도성 산화물로는 예를 들면, 다음의 물질들이 고려될 수 있다: InSnO(인듐 주석 산화물, ITO: Indium Tin Oxide로도 자주 언급됨), AlZnO(알루미늄 아연 산화물), ZnO(아연 산화물), GaInO(갈륨 인듐 산화물). 다른 TCO 물질들도 고려될 수 있다.
TCO 함유 연결층이 직접 본딩에 의해 다른 연결층과 연결되면, 광전자 컴포넌트 내에서 결합층 없이 많은 양의 투명 TCO 물질이 결합에 사용될 뿐만 아니라, 광학 활성 영역의 전기적 접촉을 위해서도 사용될 수 있다. 직접 본딩을 통한 직접적인 결합에 의해서는 컴포넌트 내에서 발생하는 경계면들도 감소하며, 이는 재차 결합 해제 효율 또는 방사 특성 곡선에 유리할 수 있으며, 그 이유는 각 경계면이 잠재적으로 반사를 야기하기 때문이다. 또한, 결합 영역에서는 흡수성 금속층들이 생략될 수 있다.
연결층 페어의 TCO 함유 연결층은 반도체 몸체에 전기 전도성으로 연결될 수 있다. 이러한 점은 대안적으로 또는 추가로 상기 층이 전기 전도성으로 연결될 수 있는 캐리어에도 동일하게 적용된다. 바람직하게 제1 및 제2 연결층 중 적어도 하나의 층은 TCO 물질을 함유한다.
적어도 하나의 실시 형태에 따르면, 연결층 페어의 제1 연결층 및/또는 제2 연결층은 전기 절연성 물질, 예를 들어 산화물을 함유한다. 상기 전기 절연성 물질은 이산화규소와 같은 산화규소 또는 Al2O3와 같은 산화알루미늄일 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 그의 연장부에 걸쳐, 즉 측 방향으로 그의 길이에 걸쳐 자신의 조성물을 변경하지 않거나 현저히 변경하지 않는다. 대안적으로 또는 추가로 각각의 연결층은 두께 방향으로 자신의 조성물을 변경하지 않는다. 따라서 단일 프로세스로 증착된 층이 제1 및/또는 제2 연결층으로서 사용될 수 있다. 제1 및/또는 제2 연결층은 균일하게 구성된 평면 층(이하, 균일 층이라고도 함)으로서 설계될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 구조화되어 있고 하나 또는 다수의 리세스를 갖는다. 각각의 리세스는 바람직하게는 두께 방향으로 각각의 연결층을 통해 연장될 수 있다. 특히, 각각의 리세스는 전체 연결층 페어를 통해 연장될 수 있다. 각각의 리세스는 가스로 채워질 수 있는데, 예를 들면 공기로 채워질 수 있거나 진공을 갖는다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 하이브리드 층으로서 설계되어 있다. 하이브리드 층은 하나 또는 다수의 전기 전도성 부분 영역 및 하나 또는 다수의 전기 절연성 부분 영역을 포함할 수 있다. 특히, 하이브리드 층은 즉, 층의 측 방향 연장 방향에 걸쳐 변경되는 조성물을 가질 수 있다. 각각의 전기 전도성 또는 전기 절연성 부분 영역은 전체 하이브리드 층 또는 연결층 페어를 통해 두께 방향으로 연장될 수 있다. 바람직하게 각각의 전기 절연성 부분 영역은 언급한 전기 절연성 물질들 중 하나를 함유하거나 이러한 물질로 이루어진다. 각각의 전기 전도성 부분 영역은 바람직하게는 언급한 전기 전도성 물질들 중 하나를 함유하거나 이러한 물질로 이루어진다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 각각의 층 내부에서 서로 전기적으로 절연된, 그러나 그 자체가 전기 전도성인 복수의 부분 영역을 갖는다. 이러한 부분 영역들은 TCO 물질을 함유하거나 TCO 물질로 이루어질 수 있다. 전기 전도성 부분 영역들은 분리된, 즉, 비연속적으로, 층의 부분 영역일 수 있다. 이러한 점은 연결층 페어에도 유사하게 적용된다. 전기 전도성 부분들은 예를 들면, 각각의 층 내에서 가스로 충전된 또는 진공을 갖는 리세스들을 통해서 또는 합목적적으로 하이브리드 층으로 설계된 층 자체의 전기 절연성 부분 영역들을 통해서 서로 전기적으로 절연될 수 있다.
각각의 연결층 또는 연결층 페어의 분리된 전기 전도성 부분 영역들은 컴포넌트의 전기적 접촉을 위해 사용될 수 있다. 상기 부분 영역들은 상이한 전기적 전위로 위치될 수 있으며, 상이한 도전형(n형 전도성, p형 전도성)의 반도체 물질들, 반도체 몸체의 광학 활성 영역의 상이한 측면들 상에서 상기 반도체 몸체 및/또는 컴포넌트의 상이한 반도체 몸체들과 전기 전도성으로 연결될 수 있다. 예를 들면, 상기 전기 전도성의, 그러나 서로 절연된 부분 영역들 중 제1 부분 영역은 광학 활성 영역의 일 측면 상에서 컴포넌트의 반도체 몸체와 전기 전도성으로 연결될 수 있고, 다른 부분 영역은 광학 활성 영역의 다른 일 측면 상에서 반도체 몸체와 전기 전도성으로 연결될 수 있다. 각각의 층 내에서 상이한 부분 영역들의 전기적 분리로 인해, 단락이 방지된다. 각각의 전기 전도성 부분 영역은 전체 연결층을 통해 그리고 특히 전체 연결층 페어를 통해 두께 방향으로 연장될 수 있다.
적어도 하나의 실시 형태에 따르면, 컴포넌트는 연결 도체를 갖는다. 상기 연결 도체는 바람직하게는 반도체 몸체 내부에서, 예를 들면 반도체 몸체의 리세스 내에서, 상기 반도체 몸체의 활성 영역의 일 측면으로부터 상기 활성 영역의 다른 일 측면까지 연장된다. 연결 도체는 반도체 몸체를 통해 단지 부분적으로 또는 완전히 연장될 수 있다. 반도체 몸체 내에서, 연결 도체는 바람직하게는 활성 영역으로부터 그리고 상기 활성 영역의 적어도 일 측면 상에서 상기 반도체 몸체로부터 전기적으로 절연되어 있다. 활성 영역의 다른 일 측면 상에서 연결 도체는 예를 들면, 반도체 몸체의 상기 다른 일 측면 상에 배치된 연결층 페어의 전기 전도성 부분 영역을 통해 간접적으로 또는 직접적으로 반도체 몸체에 전기 전도성으로 연결될 수 있다. 이에 대안적으로 연결 도체는 전체 반도체 몸체로부터, 다시 말해 특히 활성 영역의 양 측면 상에서 전기적으로 절연될 수 있다. 이 경우 연결 도체는 바람직하게는 전체 반도체 몸체를 통해서 연장되고, 광학 활성 영역으로부터 떨어져서 마주보는 측면 상에서 추가 반도체 몸체에 전기 전도성으로 연결되어 있다.
적어도 하나의 실시 형태에 따르면, 연결층들 중 하나의 연결층 또는 연결층 페어의 적어도 2개의 전기 전도성 부분 영역들 중 제1 부분 영역은 연결층 페어와 마주보는 활성 영역의 측면 상에서 반도체 몸체와 특히 직접적으로 전기 전도성으로 연결되어 있다. 바람직하게는, 적어도 2개의 부분 영역의 제2 부분 영역은 연결층 페어로부터 떨어져서 마주보는 광학 활성 영역의 측면 상에서 연결 도체를 통해서 반도체 몸체에 전기 전도성으로 연결되어 있다.
적어도 하나의 실시 형태에 따르면, 연결 도체는 반도체 몸체와 마주보는 연결층 페어의 측면 상에서 제1 연결층의 전기 전도성 부분 영역에 전기 전도성으로 연결되어 있다. 상기 부분 영역은 연결층 페어로부터 떨어져서 마주보는 광학 활성 영역의 측면 상에서 반도체 몸체 또는 추가 반도체 몸체와 전기 전도성으로 연결된 부분 영역일 수 있다. 바람직하게 상기 전기 전도성 부분 영역과 연결 도체 사이 접촉면의 영역은 반도체 몸체와 마주보는 상기 전기 전도성 부분 영역의 표면적보다 작다. 바꾸어 말하면, 연결 도체는 전기 전도성 부분 영역에 연결된 연결층의 전기 전도성 부분 영역보다 작은 표면으로 설계될 수 있다. 연결층의 전기 전도성 부분 영역은 전술한 바와 같이, 합목적적으로 방사선 투과성이다. 이와 대조적으로 연결 도체는 금속으로 구성되거나 적어도 금속 특성을 가질 수 있다. 따라서 연결 도체의 측 방향 길이가 바람직하게도 작게 유지될 수 있으며, 그럼에도 불구하고 연결 도체의 전기 전도성 부분 영역이 넓은 표면으로 설계되기 때문에 연결층 페어에 의해 단순화된 방식으로 접촉될 수 있다. 연결 도체와 전도성 부분 영역 사이의 접촉면의 영역은 바람직하게 0.25 X A 이하, 바람직하게는 0.2 × A이하일 수 있으며, 여기서 A는 접촉면 내에서 연결 리드와 전기 전도성으로 연결된 전기 전도성 부분 영역의 영역이다. 대안적으로 또는 추가로, 접촉면의 영역은 0.05 × A 이상, 바람직하게는 0.1 × A 이상일 수 있다.
적어도 하나의 실시 형태에 따르면, 연결 도체는 연결층 페어를 통해 연장되고 상기 연결층 페어로부터 전기적으로 절연되어 있다. 이 경우 연결 도체의 접촉을 위한 별도의 전도성 부분 영역이 제공될 필요가 없다. 각각의 연결층은 하이브리드 층이 아닌 균일하게 구성된 층으로서 단순화된 방식으로 설계될 수 있다. 층이 하이브리드 층으로 설계되는 경우, 연결 도체는 상기 층의 전기 절연성 부분 영역을 통해 연장되어 나머지 층으로부터 전기적으로 분리될 수 있다. 대안적으로 연결 도체는 각각의 연결층에 속하지 않는 절연 재료에 의해 연결층 및/또는 반도체 몸체로부터 전기적으로 절연될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층은 제2 연결층에 따라 구조화되어 있다. 따라서 제1 및 제2 연결층의 전기 전도성 부분 영역들은 인접하고 상호 연결될 수 있다. 이러한 점은 제1 또는 제2 연결층의 전기 절연성 부분 영역들 또는 리세스들도 상응하게 적용된다.
적어도 하나의 실시 형태에 따르면, 연결층 페어는 전체 연결층 페어를 통해 두께 방향으로 연장되는 하나 또는 다수의 전기 전도성 부분 영역을 갖는다. 바람직하게 연결층 페어는 또한, 전체 연결층 페어를 통해 두께 방향으로 연장되는 하나 또는 다수의 전기 절연성 부분 영역을 갖는다. 각각의 부분 영역은 제1 및 제2 연결층의 전기 전도성 부분 영역들 또는 제2 및 제1 연결층의 전기 절연성 부분 영역들의 조합에 의해 형성될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층의 전기 절연성 부분 영역은 제2 연결층의 전기 절연성 부분 영역에, 특히 직접적으로 연결되어 있다. 대안적으로 또는 추가로, 제1 연결층의 전기 전도성 부분 영역은 제2 연결층의 전기 전도성 부분 영역에 연결되어 있다. 재차 대안적으로 또는 추가로, 연결층 페어의 연결층들 중 하나의 연결층- 제1 또는 제2 연결층 -의 전기 절연성 부분 영역은 연결층 페어의 다른 한 연결층의 전기 전도성 부분 영역에 연결되어 있다. 각각의 연결은 직접적일 수 있다. 특히, 직접 본딩을 통해 각각의 연결이 생성될 수 있다.
적어도 하나의 실시 형태에 따르면, 하나의 연결 영역에, 다음의 인접하는 재료 페어들 중 적어도 하나의 재료 페어, 임의로 선택된 다수의 재료 페어 또는 모든 재료 페어가 존재하고, 이 경우 제1 연결층의 재료는 하기에서 슬래시의 좌측에 그리고 제2 연결층의 재료는 하기 슬래시의 우측에 제시되어 있다:
도체/절연체,
절연체/도체,
절연체/절연체, 및/또는
도체/도체.
각각의 층이 전기 전도성 및/또는 절연성 부분 영역을 갖는 경우, 전술한 점은 당연히 부분 영역에 상응하게 적용된다.
적어도 하나의 실시 형태에 따르면, 연결층 페어는 다음의 층 타입으로 형성되어 있으며, 이 경우 제1 연결층의 타입은 하기에서 슬래시의 좌측에 그리고 하기에서 제2 연결층의 타입은 슬래시의 우측에 제시되어 있다:
- 하이브리드 층/하이브리드 층,
- 하이브리드 층/균일 층,
- 균일 층/하이브리드 층,
- 균일 층/균일 층.
각각의 균일 층은 분리된 전도성 부분 영역들을 형성하기 위해 리세스를 구비하여 또는 리세스 없이 형성될 수 있다. 각각의 균일 층은 전기 전도성 또는 전기 절연성 물질로 이루어질 수 있다. 2개의 균일 층의 경우, 이들 중 적어도 하나는 바람직하게는 전기 전도성이고, 특히 TCO 층이다.
적어도 하나의 실시 형태에 따르면, 컴포넌트는 단 하나의 또는 다수의 분리된 연결 영역을 갖는다.
적어도 하나의 실시예에 따르면, 제1 및/또는 제2 연결층은 연속적으로 설계되어 있다. 각각의 층은 연결 도체의 관통을 위해서만 중단될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 방사선 투과성이다. 본 개시문의 범위 내에서 "방사선 투과성"이라는 표현은 컴포넌트로부터 수신하거나 컴포넌트로터 발생하는 방사선을 위한 상기 층들과 함께, 각각의 층 또는 연결층 페어가 X 이상의 투과율을 가지고, X 이상의 투과 계수를 갖는 다는 것으로 이해할 수 있으며, 여기서 X는 다음의 값들 중 하나를 취한다: 0.7, 0.8, 0.85, 0.9, 0.95.
적어도 하나의 실시 형태에 따르면, 반도체 몸체는 제1 반도체 몸체이고, 컴포넌트는 하나 이상의 추가 반도체 몸체를 갖는다. 예를 들어 컴포넌트는 각각 활성 영역을 구비한 제2 및 제3 반도체 몸체를 갖는다. 컴포넌트는 또한, 추가 반도체 몸체를 가질 수 있다. 위·아래로 배치될 수 있는 각각의 인접한 반도체 몸체들 사이에는 바람직하게 각 하나의 연결층 페어가 배치되어 있다. 연결층 페어는 전술한 바와 같이 형성될 수 있다. 바람직하게 각각의 연결층 페어는 하이브리드 층으로서 형성된 2개의 연결층에 의해 형성되어 있다.
제1 및 제2 반도체 몸체는 연결층 페어를 통해 전기 전도성으로 서로 연결될 수 있다. 이 목적을 위해 연결층 페어의 전기 전도성 부분 영역은 2개의 반도체 몸체를 서로 전기 전도성으로, 예를 들면 직렬로 연결할 수 있다. 대안적으로 전체 연결층 페어는 분리된 전기 전도성 부분 영역을 제공할 필요 없이 그의 연장 방향에 걸쳐 전기 전도성으로 형성될 수 있다. 이 경우에는 합목적적으로 연결 도체가 연장될 수 있는 연결층 페어 내에 리세스가 제공되어 있다(하기 참조). 반도체 몸체 내부에서 연장되는 연결 도체의 수는 상이한 반도체 몸체의 수와 같거나 더 클 수 있다. 컴포넌트의 반도체 몸체 내부에서 연결 도체의 수는 각각의 반도체 몸체와 캐리어의 간격이 증가함에 따라 감소될 수 있다. 따라서 캐리어로부터 멀리 떨어진 반도체 몸체 내에서는, 캐리어에 가까운 반도체 몸체보다 더 적은 연결 도체가 연장될 수 있다.
적어도 하나의 실시 형태에 따르면, 연결 도체는 제1 반도체 몸체 내에서 연장되고, 상기 제1 반도체 몸체 내부에서 이러한 제1 반도체 몸체로부터 전기적으로 절연되어 있다. 이러한 연결 도체는 제1 반도체 몸체 전체를 통해서 연장될 수 있고, 바람직하게는 제2 반도체 몸체와 같은 추가 반도체 몸체에 전기 전도성으로 연결되어 있다.
적어도 하나의 실시 형태에 따르면, 연결 도체와 추가 반도체 몸체 사이 전기 전도성 연결부의 섹션은 반도체 몸체들 사이에 배치된 연결층 페어에 의해 형성되어 있다. 상기 섹션은 합목적적으로 연결층 페어의 전기 전도성 부분 영역이다. 전기 전도성 부분 영역은 하나의 또는 모든 유지되는 연결층 페어의 전기 전도성 부분 영역으로부터 예를 들면, 주변을 에워싸는 전기 절연성 부분 영역에 의해 전기적으로 절연될 수 있다.
대안적으로 또는 추가로, 연결 도체는 연결층 페어를 통해서도 연장될 수 있다. 이 경우 연결 도체는 합목적적으로 연결층 페어의 전기 전도성 부분 영역으로부터 전기적으로 절연되어 있다. 이 목적을 위해서 예를 들어, 연결층 페어의 리세스의 내벽은 연결층 페어 내에 리세스 형성 후에만 제공되는 절연 재료로 코팅될 수 있다.
적어도 하나의 실시 형태에 따르면, 하나 또는 다수의 전자 소자가 캐리어 내에 통합되어 있다. 각각의 전자 소자는 컴포넌트의 하나 또는 다수의 반도체 몸체를 제어하기 위해 사용될 수 있다. 각 하나의 광학 활성 영역을 갖는 다수의 반도체 몸체가 제공되는 경우, 캐리어 내에 전자 소자를 통합하는 것이 특히 바람직하다.
적어도 하나의 실시 형태에 따르면, 캐리어는 하나 또는 다수의 접속부, 예를 들어 접속부 금속화층들을 갖는다. 바람직하게는 접속부의 수는 반도체 몸체의 수보다 크거나 같은데, 예를 들면 반도체 몸체의 수에 1을 더한 수보다 크거나 같다.
적어도 하나의 실시 형태에 따르면, 2개의 반도체 몸체의 광학 활성 영역들은 여러 가지 색상의 스펙트럼 범위에서 방사선을 발생시키기 위해 형성될 수 있다. 결과적으로, 혼색 광의 생성, 예를 들어 백색광이 컴포넌트에 의해 용이해질 수 있다. 대안적으로 동일한 색상의 광이 생성될 수 있고, 이로 인해 생성된 방사 전력이 증가될 수 있다.
적어도 하나의 실시 형태에 따르면, 연결층 페어는 전술한 바와 같이 반도체 몸체를 캐리어에 결합하거나 다수의 반도체 몸체의 경우 캐리어에 가장 가까운 반도체 몸체를 캐리어에 결합한다. 대안적으로 캐리어와의 연결을 위해, 접착 또는 땜납 층과 같은 별도의 결합층도 사용될 수 있으며, 그 결과 캐리어에 대한 연결이 직접 본딩 또는 웨이퍼 본딩에 의해 반드시 수행될 필요는 없다.
적어도 하나의 실시 형태에 따르면, 각각의 반도체 몸체는 에피택셜 성장되어 있다. 특히, 반도체 몸체는 성장 기판 상에 에피택셜 성장될 수 있다. 캐리어는 합목적적으로 성장 기질과 상이하다. 성장 기판은 각각의 반도체 몸체로부터 분리되어 있을 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층의 두께는 20nm 이하, 예를 들면 15nm 이하 또는 10nm 이하이다. 상기와 같은 층들에 의해서는 이미 층들의 증착 동안 직접 본딩을 위한 거칠기들이 예를 들면 기계적, 후처리 없이 실현될 수 있다.
광전자 컴포넌트를 제조하기 위한 방법의 적어도 하나의 실시예에 따르면, 광학 활성 영역을 갖는 반도체 층 시퀀스가 제공된다. 제안된 상기 방법은 특히, 앞서 설명한 또는 후속해서 설명되는 컴포넌트를 제조하기에 특히 적합하며, 그 결과 상기 방법과 관련하여 설명된 특징들은 컴포넌트와도 관련될 수 있으며, 반대로도 마찬가지이다. 제공된 반도체 층 시퀀스는 바람직하게는 다수의 반도체 몸체를 위한 반도체 재료를 제공한다. 예를 들어, 상기 재료는 반도체 웨이퍼일 수 있다. 반도체 층 시퀀스는 에피택셜 성장된 성장 기판 상에 또는 이미 성장 기판과 다른 중간 캐리어 상에 제공될 수 있다.
반도체 층 시퀀스 및 제1 연결층이 제1 복합체를 형성하도록 상기 반도체 층 시퀀스 상에는 제1 연결층이 적용된다.
또한, 복합 소자가 제공된다. 복합 소자 및 제2 연결층이 제2 복합체를 형성하도록 상기 복합 소자 상에는 제2 연결층이 적용된다.
후속해서 제1 및 제2 복합체가 제1 및 제2 접착층을 통해, 특히 기계적으로 직접 본딩에 의해 연결될 수 있다.
이미 상술한 바와 같이, 제1 연결층 및 제2 연결층으로부터 선택된 적어도 하나의 층은 바람직하게 방사선 투과성 및 전기 전도성 산화물을 함유한다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 그의 표면이 증착 직후에 (각 RMS) 1nm 이하 또는 0.5㎚ 이하의 거칠기를 갖도록 증착된다. 하이브리드 층이 제공되면, 상기 전기 전도성 재료 및 전기 절연성 재료가 별도로 그리고 별도로 증착된 재료들의 경우 상응하는 마스크 및/또는 구조화 단계에 의해 증착될 수 있어 상기 두 재료- 도체 및 절연체 -의 증착 직후에 표면이 형성되며, 상기 표면은 적어도 국부적으로, 특히 연결 영역들을 형성하기 위해 제공된 부분 영역들에서 또는 전체 표면에 걸쳐 1nm 이하, 바람직하게는 0.5nm 이하의 거칠기를 갖는다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층은 적용된 후 및 제1 및 제2 복합체의 연결 이전에 평탄화되어, 평탄화 후의 표면이 1nm 이하, 바람직하게는 0.5nm 이하의 거칠기를 갖는다. 따라서 평탄화 이전의 거칠기는 1nm 이상 또는 0.5nm 이상일 수 있고, 그리고 특히 직접 본딩에 필요한 낮은 거칠기보다 클 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 및/또는 제2 연결층은 제1 및 제2 복합체의 연결 이전에 제1 온도에서 열처리된다. 상기 제1 온도는 각각 200℃ 이상 900℃ 이하 사이일 수 있다. 제1 열처리에 의해, 각각의 연결층, 특히 TCO 함유 연결층의 결정 특성이 최적화될 수 있다.
적어도 하나의 실시 형태에 따르면, 제1 연결층 및/또는 제2 연결층이 바람직하게는 제1 온도에서 열처리 후에 제1 및 제2 복합체의 직접 본딩을 위해, 예를 들면, 플라즈마 프로세스에 의한 활성화 처리에 의해 준비된다.
적어도 하나의 실시 형태에 따르면, 상기 제1 연결층 및 제2 연결층은 직접 본딩 후에 제2 온도에서 열처리된다. 상기 제2 온도는 바람직하게는 제1 온도보다 낮다. 이러한 열처리를 통해 본딩이 강화될 수 있다.
적어도 하나의 실시 형태에 따르면, 복합 소자는 광학 활성 영역을 갖는 추가의 반도체 층 시퀀스, 또는 예를 들어 다수의 컴포넌트의 캐리어를 위한 재료를 갖는 캐리어 웨이퍼와 같은 캐리어 소자이다. 전자 소자들의 구조는 이미 캐리어(웨이퍼) 내에서 정의될 수 있다.
본 발명의 방법으로 제조된 최종 복합체는 하나의 캐리어 웨이퍼 및 다수의 반도체 층 시퀀스를 가질 수 있으며, 상기 반도체 층 시퀀스들은 각각 하나 또는 다수의 연결층을 통해서, 예를 들면, 도입부에 설명된 연결층 페어를 통해서 연결되어있다. 이어서 복합체는 단일 칩으로 분리될 수 있다.
적어도 하나의 실시 형태에 따르면, 반도체 층 시퀀스(들)과 캐리어 소자의 연결 후에 단지 부분적으로 또는 완전히 반도체 층 시퀀스를 통해 연장되는 리세스가 형성된다. 이러한 리세스 내에는 절연 물질이 삽입될 수 있고, 그리고 연결 도체 재료가 배치될 수 있으며, 그 결과 단지 부분적으로 또는 전체적으로 연결층 시퀀스를 통해 연장되는 연결 도체가 형성된다. 상기 연결 도체는 바람직하게는, 반도체 층 시퀀스와 함께 복합체가 캐리어 소자에 연결되기 전에 제공된다. 리세스는 반도체 층 시퀀스를 통해 완전히 그리고 경우에 따라 상기 반도체 층 시퀀스와 연결된 추가의 반도체 층 시퀀스를 통해 완전히 또는 부분적으로 그리고 상기 반도체 층 시퀀스들 사이에 배치된 연결층 페어를 통해 완전히 연장될 수 있다.
상기와 같은 변형예에서, 연결 도체는 즉 연결층 페어를 통해 반도체 층 시퀀스의 연결 후에 제공된다.
적어도 하나의 실시 형태에 따르면, 서로 연결되어야 하는 반도체 층 시퀀스들은 이미 반도체 층 시퀀스 내에 배치된 그리고 적어도 국부적으로 반도체 재료로부터 전기적으로 절연된 연결 도체를 갖는다. 상기 연결 도체는 각각 관련된 연결층 내에서 전기 전도성 부분 영역과 전기 전도성으로 연결될 수 있으며, 그 결과 제1 반도체 층 시퀀스와 제2 반도체 층 시퀀스의 형성 후, 상기 반도체 층 시퀀스 내에 배치된 2개의 연결 리드가 상기 반도체 층 시퀀스 사이 배치된 연결층 페어의 부분 영역에 의해 전기 전도성으로 연결되어 있다. 따라서 연결층 페어는 상이한 반도체 몸체들의 전기 전도성 연결에도 관여할 수 있다.
상기와 같은 변형예에서, 연결 도체는 이미 제1 및 제2 복합체의 연결 전에, 그리고 바람직하게는 이미 제1 연결층의 적용 전에도 반도체 층 시퀀스 내에 형성되어 있다.
물론, 상이한 실시예들과 관련하여 설명된 특징들은 서로 모순되지 않는 한 서로 조합될 수 있다.
바람직한 일 실시예에서, 광전자 컴포넌트는 광학 활성 영역을 갖는 반도체 몸체, 추가로 캐리어 및 제1 연결층과 제2 연결층을 갖는 연결층 페어를 포함하고, 이 경우:
- 상기 반도체 몸체는 상기 캐리어 상에 배치되어 있으며,
- 상기 제1 연결층은 상기 반도체 몸체와 캐리어 사이에 배치되어 있고 상기 반도체 몸체에 연결되어 있으며,
- 상기 제2 연결층은 상기 제1 연결층과 캐리어 사이에 배치되어 있고,
- 상기 제1 연결층과 제2 연결층으로부터 선택된 적어도 하나의 층은 방사선 투과성 및 전기 전도성 산화물을 함유하며, 그리고
- 상기 제1 연결층과 제2 연결층은 적어도 국부적으로 하나 이상의 연결 영역에서 직접적으로 서로 연결되어 있음으로써, 상기 연결층 페어가 상기 반도체 몸체와 캐리어의 기계적 연결에 관여한다.
추가적인 장점들, 특징들 및 바람직한 실시예들은 도면들과 관련한 실시예들의 하기 설명으로부터 드러난다.
도 1은 개략적인 단면도를 참조하여 본 발명에서 제안된 방법의 일 실시예를 도시한다.
도 2는 개략적인 단면도를 참조하여 본 발명에서 제안된 컴포넌트의 일 실시예를 도시한다.
도 3은 개략적인 단면도를 참조하여 본 발명에서 제안된 컴포넌트의 일 실시예를 도시한다.
도면에서 동일한, 동일한 형태의 그리고 동일한 기능을 수행하는 소자들은 동일한 참조 부호로 표기될 수 있다. 또한, 본 출원서에 기술된 대상들에 대한 이해를 돕기 위해 개별 소자들은 과도하게 크게 도시될 수 있으며, 따라서 도면들은 반드시 실제 척도와 같은 것으로 간주되지 않는다.
도 1은 개략적인 단면도를 참조하여 광전자 컴포넌트를 제조하기 위해 제안된 방법의 일 실시예를 도시한다. 상기 제안된 방법에서는, 제1 복합체(100), 바람직하게는 웨이퍼 복합체와 제2 복합체(200), 바람직하게는 웨이퍼 복합체가 기계적으로 안정적으로 서로 연결된다. 상기 방법에서 복합체(100)는, 직접 본딩에 의해 복합체(200)에 기계적으로 안정적으로 연결된다.
제1 복합체(100)는 반도체 층 시퀀스(10)를 갖는다. 상기 반도체 층 시퀀스(10)는 방사선을 발생시키거나 방사선을 수신하기 위해 제공된 활성 영역(12)을 갖는다. 상기 활성 영역(12)은 제1 반도체 층(14)과 제2 반도체 층(16) 사이에 배치되거나 형성될 수 있다. 제1 및 제2 반도체 층은 바람직하게는 상이한 도전 형(n형 또는 p형)을 갖는다. 활성 영역은 헤테로 구조 또는 단일 또는 다중 양자 웰 구조를 포함할 수 있다. 활성 영역은 내인성으로, 즉 언도핑 방식으로 설계될 수 있다. 반도체 층(14 및/또는 16)은 개별 도전형으로 도핑될 수 있다. 활성 영역(12)은 바람직하게는 방사선을 발생시키기 위해, 특히 바람직하게는 가시 스펙트럼 범위의 방사선을 발생시키기 위해 형성되어 있다. 반도체 층 시퀀스는 바람직하게는 III-V 반도체 재료, 예컨대 GaN, InGaN, AlGalnN 또는 AlGaN과 같은 질화물 화합물 반도체를 기본으로 한다. 물론 다른 물질들도 고려될 수 있다.
반도체 층 시퀀스(10)는 기판 상에 배치되어 있다. 상기 기판(20)은 반도체 층 시퀀스(10)가 에피택셜 성장된 성장 기판에 의해 형성되거나, 또는 상기 성장 기판과 상이할 수 있다. 후자의 경우, 성장 기판이 제거될 수 있으며, 기판(20)은 중간 캐리어이다. 질화물 화합물 반도체 재료에 있어서 예를 들어, 사파이어는 성장 기판으로서 적합하다. 기판(20)은 합목적적으로 반도체 층 시퀀스를 기계적으로 안정화시킨다.
제1 복합체는 제1 연결층(32)을 더 포함한다. 상기 제1 연결층은 기판(20)으로부터 떨어져서 마주보는 반도체 층 시퀀스(10)의 측면 상에 배치되어 있다.
제2 복합체(200)는 복합 소자(40)를 포함한다. 상기 복합 소자(40) 상에는 제2 연결층(34)이 배치되어 있다. 복합 소자(40)는 예를 들어, 추가의 광학 활성 영역 또는 캐리어 소자를 구비한 추가 반도체 층 시퀀스를 가질 수 있으며, 상기 캐리어 소자는 광학적으로 바람직하게는 활성화되어 있지 않은, 본 발명의 방법에 의해 제조된 컴포넌트, 예컨대 반도체 칩의 캐리어의 경우를 위해 제공되었다. 각각의 반도체 층 시퀀스는 바람직하게는 제조될 복수의 반도체 칩에 대한 반도체 몸체를 형성하기에 적합한 반도체 재료를 제공한다.
제1 연결층(32)과 제2 연결층(34)은 바람직하게는 직접 본딩을 통해, 즉 별개의 결합층 없이 서로 연결되도록 제공되고 형성된다. 이 목적을 위해 상기 층들은 직접 본딩을 통한 연결에 적합한 경계면들을 갖는다. 제1 연결층은 제1 경계면(321)을 갖는다. 제2 연결층(34)은 제2 경계면(341)을 갖는다. 각각의 경계면은 바람직하게는 관련된 복합체의 나머지로부터 떨어져서 마주보고 있다. 제1 경계면(321) 및/또는 제2 경계면(341)은 바람직하게는 평면이다. 경계면(321)은 반도체 층 시퀀스(10)로부터 떨어져서 마주보는 있고, 경계면(341)는 복합 소자(40)로부터 떨어져서 마주보고 있다. 제1 복합체 및 제2 복합체는 바람직하게는 직접 본딩에 의한 연결을 위해 제1 경계면(321)이 제2 경계면(341)과 마주보도록 배치되어 있다.
제1 경계면(321)과 제2 경계면(341)는 국부적으로, 합목적적으로는 적어도 직접 본딩에 의한 연결을 위해 제공된 방식으로 형성되어 있거나, 또는 전체 면적에 걸쳐서 1nm RMS 이하인 거칠기를 갖는다. 바람직하게 상기 거칠기는 0.5nm RMS 이하이다. 상기와 같은 거칠기들은 직접 본딩에 있어서 특히 바람직하다.
도시된 실시예에서, 각각의 연결층(32 또는 34)은 하이브리드 층으로서 형성되어 있다. 하이브리드 층은, 특히 복합체의 나머지 부분으로부터 떨어져서 마주보는 표면에 대한 평면도로 볼 때, 바람직하게는 하나 또는 다수의 전도성 부분 영역(C)을 갖는다. 이러한 전도성 부분 영역들은 합목적적으로 층 내부에서 전기적으로 서로 분리되어 있다. 각각의 연결층(32, 34)은 특히, 평면도로 볼 때 다수의 전도성 섹터를 가질 수 있다. 상기 섹터들 간의 전기적 절연은 하나 또는 다수의 전기 절연성 부분 영역(I)에 의해 실현된다. 상기 절연성 부분 영역들은 가스 상태가 아닌 고체 단계의 절연체로부터 형성되어 있다. 측 방향의 연장부 방향을 따라 각각의 연결층은 단면도로 볼 때 변경되는 조성물을 가질 수 있다. 특히, 2개의 절연성 영역(I) 사이에는 전도성 영역(C)이 배치될 수 있다. 이 경우 전기 절연성 영역 및 전도성 부분 영역들은 동일한 두께 및/또는 상이한 두께를 가질 수 있다. 상기 부분 영역들이 상이한 두께를 갖는 경우, 그럼에도 불구하고 두께는 직접 본딩을 위해 제공된 각각의 연결층(32, 34)의 경계면(321, 341)이 평탄하거나 적어도 전술한 거칠기 조건을 충족하도록 선택되어 있다.
연결층(32 및 34)들은 바람직하게는, 상호 연결을 위해 전도성 및 절연성 영역들이 제공되도록 상응하게 구조화되어 있다. "상응하게 구조화되어 있다"라는 표현은, 각각의 연결층(32 또는 34)의 전도성 및/또는 전기 절연성 부분 영역들이 각각의 복합체(100 또는 200) 내에서 상응하는 위치, 크기 및/또는 형태를 갖는다는 것을 의미할 수 있다. 이에 상응하게 직접 본eld 프로세스에서 상호 할당된 전도성 영역(C)들 및 상호 할당된 전기 절연성 영역(I)들이 직접적으로 서로 연결될 수 있다. 대안적으로 또는 추가로 물론 절연성 영역들도 전도성 영역들에 연결될 수 있다. 이는 예를 들면, 상대적으로 작은 면적의 영역들에서, 층들 중 하나의 층의 절연성 영역이 측 방향으로 다른 한 층의 절연성 영역보다 큰 넓이를 갖는 경우에 그러하며, 그 결과 연결층들 중 하나의 연결층의 절연성 영역이 다른 한 연결층의 전도성 및 절연성 영역과 직접 연결된다. 각각의 경우, 층(32 및 34)들에 의해 형성된 연결층 페어의 반도체 층 시퀀스(10)와 마주보는 측과 반도체 층 시퀀스로부터 떨어져서 마주보는 측의 전도성 연결을 상기 연결층 페어를 통해 제공하기 위해, 연결 후 2개의 층의 전도성 부분 영역(C)들이 서로 연결되어 있는 경우가 바람직하다.
전도성 부분 영역(C)들은 예를 들어 방사선 투과성 및 전도성 산화물, 특히 금속 산화물에 의해 형성되어 있다. 예를 들어, 다음과 같은 물질들이 적합하다: ITO, AlZnO, ZnO, GaInO. 각각의 전기 절연성 부분 영역(I)은, 예를 들어 산화물과 같은 전기 절연성 물질에 의해 형성되어 있다. 예를 들면, 다음과 같은 물질들이 적합하다: SiO2, Al2O3. 절연성 또는 전도성 영역들의 물질들은 다양한 연결층들에서 동일하거나 상이할 수 있다. 하나의 층 내에서도 절연성 및 전도성 물질들, 특히 서로 다른 부분 영역들 사이 절연성 및 전도성 물질들은 상이할 수 있다. 그러나 바람직하게 하나의 층 내에서 절연성 또는 전도성 부분 영역들은 각각 동일한 재료에 의해 형성된다. 상이한 TCO 물질들이 상이한 연결층들에 사용되는 경우, 바람직하게 반도체 물질들에 있어서 상이한 이러한 도전형은 상이한 접촉 특성을 갖는다. 예를 들어, 제1 연결층(32)의 전도성 부분 영역들은 ZnO를 포함할 수 있고, 제2 연결층(34)의 전도성 부분 영역들은 ITO를 포함할 수 있거나, 또는 그 반대로도 포함할 수 있다. 이들 물질은 p형 또는 n형 전도성 반도체 재료에 대한 상이한 접촉 특성을 특징으로 할 수 있다. 대안적으로, 상이한 층들의 전도성 부분들은 또한, 동일한 TCO 물질들을 포함하거나 TCO 물질들로 이루어질 수 있다.
절연 물질(I)에 의해 전기 절연이 수행되는 연결층으로서 직접적으로 연결되는 하이브리드 층의 도 1에 도시된 변형예에 대안적으로, 각각의 연결층(32 또는 34)의 전기적 서로 분리된 상이한 전도성 부분 영역들은 2개의 전도성 부분 영역 사이 가스로 채워진 또는 진공을 갖는 간극들에 의해서도 형성될 수 있다. 이 경우에는 도 1에 도시된 절연 물질로 이루어진 절연성 부분 영역(I)들이 존재하지 않는다.
또한, 도 1에 도시된 하이브리드 층에 대안적으로, 직접 본딩에 사용되는 방식으로 균일 층이 제1 및/또는 제2 연결층으로서 사용될 수도 있다. 예를 들면, 균일한 연결층(32 및 34) 중 적어도 하나가 TCO 물질을 포함하거나 TCO 물질로 이루어지고, 또는 2개의 연결층이 TCO 물질을 포함하거나 TCO 물질로 이루어진다. 대안적으로는 균일 층들 중 적어도 하나는 절연 물질을 포함하거나 절연 물질로 이루어질 수 있다.
균일 층들은 구조화된 층들과 달리 전체 표면에 걸쳐 제공될 수 있다. 상기와 같은 컴포넌트의 해당 실시예는 도 3에 도시되어 있다.
각각의 연결층(32 또는 34)을 제조하기 위해, 투명하고 전기 전도성인 산화물, 예를 들면 금속 산화물이 반도체 층 시퀀스(10)에 제공될 수 있다. 직접 본딩을 위한 균일 층을 형성하기 위해, 층은 전체 표면에 제공될 수 있다. 하나 이상의 전도성 부분 영역들 내에 구조화하는 것이 바람직한 경우, 전도성의 투명성 물질은 전체 표면에 걸쳐 증착될 수 있고, 이후에 구조화되거나 이미 구조화된 방식으로 제공될 수 있다. 각각의 구조화 단계에 있어서는 상응하는 마스크가 사용될 수 있다. 예를 들어, 스퍼터링, 증착 또는 ALD 공정(ALD: Atomic Layer Deposition, 원자 층 증착)은 각각의 방사선 투과성 및 전기 전도성 산화물을 제공하는데 적합하다. 다른 증착 공정도 고려될 수 있다. 각각의 절연 부분 영역에 대한 절연체 또는 절연 물질, 바람직하게는 산화물은 상응하는 방식으로 증착될 수 있다. 절연 물질의 증착을 위해서는 대안적으로 또는 추가로 화학 기상 증착도 적합하다. 절연 물질은 전도성 물질의 전후로 증착될 수 있다.
각각의 물질- 도체 또는 절연체 -의 본딩을 위해 제공된 표면의 거칠기는 물질의 증착 직후, 이미, 직접 본딩을 위해 앞서 언급한 거칠기 조건 또는 요구 사항에 상응할 수 있다(예를 들면, 상응하는 작은 층 두께로 인해). 대안적으로 본딩에 적합한 거칠기는 물질이 제공된 후에 생성된다. 이러한 공정은 전기 절연성 및 전기 전도성 물질들의 경우 연속적으로 분리되어 수행되거나 전기 절연성 및 전기적 전도성 물질들의 경우 함께 실시될 수 있다. 거칠기는 필요한 사양을 충족할 때까지 평탄화하여 줄일 수 있다. 평탄화는 연마, 예를 들어 화학적 기계적 연마(간단히 CMP)에 의해 수행될 수 있다. 이미 각각의 화합물층 또는 각각의 재료의 거칠기(1.0nm 이하 또는 0.5nm 이하)로 증착되어야 하는 경우, 각각의 증착된 물질 층은 바람직하게는 20㎚, 예를 들면 15nm 이하 또는 10nm 이하의 두께를 갖는다. 이러한 작은 두께에 의해, 필요한 낮은 거칠기를 갖는 층이 단순화된 방식으로 증착될 수 있다. 거칠기가 평탄화에 의해 달성되거나 상응하는 직접 증착이 가능하면, 각각의 연결층은 더 두꺼울 수 있다.
각각의 연결층을 형성한 후에, 각각의 연결층이 노출되는 온도 프로세스가 수행될 수 있다. 결과적으로, 각 연결층의 결정 특성, 특히 TCO 물질의 결정 특성이 최적화될 수 있다. 온도 프로세스는 예를 들어, 산소 또는 질소 가스 분위기와 같은 가스 분위기에서 200℃ 이상 및 900℃ 이하의 제1 온도에서 수행될 수 있다. 상기와 같은 온도 프로세스 후, 각 층의 재료의 온도, 특히 TCO 물질, 및/또는 절연 물질이 예를 들면, 플라즈마 전처리로서 플라즈마 프로세스에 의해 활성화될 수 있다. 이를 위해 예를 들면, 반응성 이온 에칭(RIE: Reactive Ion Etching), ICP 프로세스(ICP: Inductively Coupled Plasma, 유도 결합 플라즈마) 또는 마이크로파 플라즈마(microwave plasma), 각각 예를 들면, 공정, 질소 가스, 산소 가스 및/또는 Ar 플라즈마를 갖는 마이크로파 플라즈마에 의한 프로세스가 적합하다. 따라서 각각의 연결층의 표면은 탈 이온수에 의해 또는 스탠다드 클린 1 (SC1) 또는 레귤러 클린 1 (RC1)로서 공지된 클리닝 재료에 의해 클리닝될 수 있다. 전술한 방식에 의해서 각각의 연결층(32 또는 34)의 표면이 본딩 프로세스에 최적으로 준비될 수 있다.
이러한 관점에서 제1 복합체(100) 및 제2 복합체(200)는 경계면(341 및 321)들이 기계적으로 서로 접촉하고, 이러한 기계적 접촉 때문에 직접 본딩을 통해 기계적 안정되게 서로 연결되도록 서로 상대적으로 이동된다. 기계적 접촉 후에는 본딩을 강화하기 위해 추가의 열처리가 수행될 수 있다. 상기 열처리는 바람직하게는 제1 온도보다 낮은 온도, 예를 들어 200℃ 미만의 온도에서 수행된다. 그 후, 제1 및 제2 복합체는 기계적으로 안정적으로 연결된다. 후속해서는 예를 들어, 레이저 분리 공정에 의해 기판(20)이 제거될 수 있다. 제거된 기판이 있는 측에서, 원한다면, 또 다른 결합체가 이전에 제조된 복합체에, 특히 직접 본딩에 의해 결합될 수 있다.
이미 위에서 언급된 바와 같이, 연결층(32 및 34)들이 서로 상응하게 또는 서로 상이하게 형성될 수 있다. 예를 들어, 층(34)은 균일하게 설계되어 있고, 절연체, 예를 들어 이산화규소를 함유하며, 층(32)은 예를 들어, 이산화규소로 이루어진 전기 절연성 영역들과 TCO 물질로 이루어진 전기 전도성 영역들을 갖는 하이브리드 층으로서 설계될 수 있다.
복합 소자(40)가 캐리어 소자로서 형성되어 있으면, 상기 복합 소자는 순수하게 지지하는 기능을 가지고 있거나, 예를 들면, 통합형 전자 컴포넌트들을 구비할 수 있다(아래 참조). 상기 지지 부재는 예를 들면 규소와 같은 반도체 재료를 포함하거나 반도체 재료로 구성될 수 있다. 전자 소자들은 CMOS 공정에 의해 캐리어 소자 내에 형성될 수 있다. 전자 소자들은 캐리어 소자 내에서 주입 또는 확산에 의해 형성된 도핑 영역들에 의해 규정될 수 있다.
제안된 방법은 상당한 장점들을 제공한다. 따라서 TCO 물질들의 사용으로 인해, 제조된 반도체 소자의 요소들는 연결층에 의해 전기적으로 접촉될 수 있다. 예를 들어 연결될 복합체들의 특수한 전기 전도성 부분 영역들 또는 전도성 요소들을 연결하기 위해 제1 및 제2 복합체 상호 간에 조정된 방향 설정이 필요한 경우, TCO 물질을 포함하는 하이브리드 층들의 사용이 조정 요건을 감소시키는데, 그 이유는 TCO 물질의 낮은 흡수율로 인해 연결될 전도성 부분 영역들이 증가될 수 있고, 따라서 본딩 동안 2개의 전도성 부분 영역들의 도전 접속이 간단화된 방식으로 달성된다. 또한, TCO 물질이 사용되는 경우, 특히 전기적으로 서로 분리된, 연결층들의 전기 전도성 부분 영역들과 관련하여, 연결 영역에 흡수성 재료가 없다. TCO 물질 대신 금속이 사용되면 TCO 물질에 비해 연결 영역에서의 방사선 흡수가 크게 증가한다.
제안된 방법에 의해서는 상이한 반도체 층 시퀀스(10)들이 서로 연결될 수 있고, 그리고/또는 이미 위·아래로 겹쳐서 적층된 하나 또는 다수의 반도체 층 시퀀스가 캐리어 소자에 기계적으로 안정적으로 연결될 수 있다. 제안된 방법에 의해 제고 가능한, 특히 제조된 컴포넌트들, 특히 반도체 칩들은 하기에서 도 2 및 도 3을 참조하여 설명된다. 물론, 도 2 및 도 3과 관련하여 설명된 특징들은 또한 상기 방법에 사용될 수 있고 그 반대도 가능하다.
도 2는 개략적인 단면도를 참조해서 광전자 컴포넌트, 특히 반도체 칩의 일 실시예를 도시한다. 상기 컴포넌트(50)는 다수의 반도체 몸체(10a, 10b 및 10c)를 갖는다. 상기 반도체 몸체는 예를 들면, 싱귤레이션 통해 도 1에 따른 반도체 층 시퀀스(10)로부터 얻어질 수 있기 때문에, 예를 들면 활성 영역(12) 그리고 제1 및 제2 반도체 층(14 또는 16)의 경우와 같이 반도체 층 시퀀스의 구성 요소에는 유사한 참조 번호가 사용된다. 반도체 몸체(10a 내지 10c)들은 위·아래로 배치되어 있으며, 이 경우 2개의 인접한 반도체 몸체 사이에는 각각 연결층 페어(30b 또는 30c)가 배치되어 있다. 반도체 몸체(10a 내지 10c)들은 캐리어(60) 상에 위·아래로 배치되어 있다. 따라서 상기 반도체 몸체들은 캐리어 상에 위·아래로 적층되어 있다. 캐리어(60)는 싱귤레이션에 의해 도 1의 복합 소자(40)로부터 형성될 수 있으며, 이러한 경우 상기 복합 소자는 캐리어 소자로서 설계되었다. 캐리어에 가장 가까운 반도체 몸체(10a)와 캐리어(60) 사이에는 연결층 페어(30a)가 배치되어 있다. 연결층 페어(30a 내지 30c)들은, 예를 들면 싱귤레이션에 의해 도 1에 따른 연결층(32 및 34)들로부터 얻어질 수 있기 때문에, 각각 제1 연결층 및 제2 연결층을 포함하며, 이들 연결층 페어에는 상응하는 참조 부호가 제공되었다.
상이한 반도체 몸체들의 광학 활성 영역들은, 예를 들어 적색, 녹색 및 청색 스펙트럼 범위에서 상이한 색의 광을 생성하도록 형성될 수 있다. 특히, 컴포넌트는 혼합 색의, 특히 흰색 광을 생성하도록 형성될 수 있다. 이에 대안적으로 광학 활성 영역들 중 2개 또는 3개의 광학 활성 영역이 동일한 색의 방사선을 생성하도록 형성되어 있다. 따라서 각각의 스펙트럼 범위에서 컴포넌트에 의해 생성된 방사 전력이 증가될 수 있다.
각각의 연결층 페어의 연결층(32 및 34)들은 전술한 바와 같이 직접 본딩에 의해 기계적으로 안정적으로 서로 연결될 수 있다. 각각의 층 페어의 연결층(32 및 34)들은 도시된 예에서 전기 절연성 부분 영역(I)들과 전기 전도성 부분 영역(C)들을 갖는 하이브리드 층으로서 형성되어 있다.
각각의 반도체 몸체(10a 내지 10c)들의 반도체 층(14 및 16)들은, 각각 인접한 반도체 몸체들의 제1 반도체 층(14)과 제2 반도체 층(16)이 서로 대향하도록 배치되어 있다. 따라서 상이한 도전형의 반도체 층들이 서로 대향하고, 그 결과 상기 반도체 몸체들 자체는 서로 직렬로 접속되어 있다. 도전 접속은 연결층(32 및 34)들의 전기 전도성 부분 영역(C)들 내의 전도성 TCO 물질에 의해 이루어진다.
각각의 연결층 페어(30a, 30b 및/또는 30c)는 바람직하게는 적어도 하나의 또는 정확히 하나의 전도성 부분 영역(80)을 가지며, 상기 부분 영역은 인접한 반도체 몸체들의 상이한 도전형의 층(14 및 16)들을 서로 연결한다. 상기 부분 영역(80)은 각각의 연결층 페어 전체를 통해서 연장된다.
각각의 연결층 페어(30a, 30b 및/또는 30c)는 예를 들면, 단면도에서 연결층 페어의 2개의 절연성 부분 영역(I) 사이에 배치된 적어도 하나의 또는 다수의 전도성 부분 영역(82)을 갖는다. 절연 재료(I)는 평면도에서 부분 영역(82)을 에워쌀 수 있다. 상기 전도성 부분 영역(82)은 2개의 인접한 반도체 몸체를 전도성으로 서로 연결하는 부분 영역(80)과 비교하면, 평면도로 볼 때 상대적으로 적은 면적으로 형성될 수 있다. 부분 영역(82)은 각각의 연결층 페어를 통한 전기적 관통 결합을 위해 사용되고 층 페어 내에서 부분 영역(80)으로부터 전기적으로 분리되어 있다. 따라서 단락이 방지된다. 1개의 층 페어의 부분 영역(80 및 82)들은 활성 영역의 상이한 측면들 상에서 동일한 반도체 몸체와 전기 전도성으로 연결될 수 있다. 연결층 페어(30a)는 3개의 부분 영역(82)을 갖는다. 연결층 페어(30b)은 2개의 부분 영역(82)을 갖는다. 연결층 페어(30c)은 1개의 부분 영역(82)을 갖는다. 따라서 캐리어로부터 먼 층 페어는 캐리어에 가까운 층 페어보다 전도성이 낮은 부분 영역(82)을 갖는다.
각각의 반도체 몸체(10a, 10b 및 10c)에는 적어도 하나의 연결 도체가 형성되어 있다. 컴포넌트(50)는 제1 유형 연결 도체(72) 및 제2 유형 연결 도체(74)를 갖는다. 상기 제1 및/또는 제2 유형의 연결 도체(72, 74)는, 이러한 연결 도체들이 직접 본딩에 의한 결합을 위해 제공된 경우, 각각의 반도체 층 시퀀스 내에 이미 형성될 수 있다.
각각의 반도체 몸체(10a 내지 10c)는 적어도 하나의 제1 유형의 연결 도체(72)를 갖는다. 상기 제1 유형의 연결 도체는 반도체 몸체의 한 측면으로부터, 바람직하게는 캐리어(60)와 마주보는 측면으로부터, 반도체 몸체 및 광학 활성 영역(12)을 통해 전기 절연 방식으로 연장되고, 반도체 몸체 내로 이어지는 연결 도체의 입구 측으로부터 떨어져서 마주보는 광학 활성 영역의 측에서 상기 반도체 몸체에 전기 전도성으로 연결되어 있다. 예를 들어 각각의 연결 도체(72)는 각각의 반도체 몸체(10a 내지 10c)의 반도체 층(14)에 전기 전도성으로 연결되어 있다. 제1 유형의 연결 도체(72)는 이러한 특수 반도체 몸체의 전기적 접촉에 사용된다. 전기적 절연은 전기 절연 재료(76)에 의해 생성될 수 있으며, 상기 절연 재료는 각각의 반도체 몸체에서, 바람직하게는 이러한 각각의 반도체 몸체를 통해 완전히 연장되지 않는 연결 도체를 위해 형성된 리세스를 코팅한다. 제1 유형의 연결 도체(72)는 반도체 몸체를 통해 부분적으로만 연장된다. 대안적으로 제1 유형의 연결 도체(72)는 전체 반도체 몸체(도면에 도시되지 않음)를 통해 연장될 수 있다. 그 다음 캐리어로부터 먼 반도체 몸체의 측면 상에서, 제1 유형의 연결 도체는 상기 반도체 몸체에 전도성으로 연결될 수 있다. 이러한 경우 층들의 각각의 연결층 페어는 다른 부분 영역으로부터 전기적으로 절연된 전도성 부분 영역을 가질 수 있으며, 이러한 부분 영역은 부분 영역(82)과 같이 반도체 몸체로부터 절연되어 있지 않고, 제1 유형의 연결 도체(72)뿐만 아니라 상기 연결 도체가 연장될 때 통과하는 반도체 몸체와도 전기 전도성으로 연결되어 있다.
다수의 반도체 몸체- 실시예에서, 캐리어에서 가장 먼 반도체 몸체(10c)를 제외한 모든 반도체 몸체 -는 적어도 하나의 제2 유형 연결 도체(74)를 갖는다. 각각의 연결 도체(74)는 바람직하게는 전체 반도체 몸체를 통해 연장되고, 예를 들면 재차 절연 물질(76)에 의해, 상기 반도체 몸체로부터 전기적으로 절연되어 있다. 제2 유형의 연결 도체(74)는 이러한 연결 도체가 연장될 때 통과하는 반도체 몸체와 다른 컴포넌트의 반도체 몸체의 전기 접촉을 위해 제공될 수 있다. 각각의 반도체 몸체의 제1 유형의 연결 도체(72)를 통해서는, 캐리어 측으로부터의 각각의 반도체 몸체의 전기적인 접속이 가능하며, 이 경우 상기 제2 유형의 연결 도체(74)는 캐리어 가까이에 놓인 다른 반도체 몸체에 의해 반도체 몸체를 위한 접속부의 전기 관통부를 제공한다. 광전자 컴포넌트가 하나의 반도체 몸체만을 갖는 경우에는, 이 때문에 제2 유형의 연결 도체가 생략될 수 있다. 캐리어에 가장 가까운 반도체 몸체(10a) 내에서 제1 및 제2 유형의 연결 도체의 합은 합목적적으로 컴포넌트 내 반도체 몸체의 수에 의해 결정되며, 바람직하게는 컴포넌트의 반도체 몸체의 수와 동일하다.
제2 유형의 각각의 연결 도체(74)는 바람직하게는 상기 제2 유형의 연결 도체가 연장될 때 통과하는 반도체 몸체의 적어도 한 측면에서 또는 양 측면에서, 반도체 몸체의 각각의 측면에 배치된 연결층 페어의 전도성 부분 영역(82)에 전기 전도성으로 연결되어 있다. 최종적으로 제2 유형의 각각의 연결 도체는 바람직하게는, 캐리어로부터 먼 상기 연결 도체의 측면에서, 예를 들면 하나 또는 다수의 부분 영역(82) 및/또는 제2 유형(74)의 추가 연결 도체를 통해 제1 유형의 연결 도체(72)에 전기 전도성으로 연결되어 있다. 이러한 방식으로, - 반도체 몸체(10b 또는 10c)와 같이 - 캐리어로부터 멀리 떨어진 반도체 몸체는 캐리어(60)와 마주보는 반도체 몸체 스택의 측면에 전기적으로 접촉될 수 있다. 이 경우 부분 영역(82)들은 각각의 연결 도체(72 및/또는 74)보다 면적이 더 넓은 형성을 가질 수 있다. 각각의 연결 도체와 관련된 전도성 부분 영역의 접촉면의 면적은 0.25 × A 이하, 바람직하게는 0.2 × A 이하일 수 있고, 여기서 A는 상기 접촉면에서 연결 도체와 전기 전도성으로 연결되는 전기 전도성 부분 영역의 표면적이다. 대안적으로 또는 추가로, 접촉면의 표면적은 0.05 × A 이상, 바람직하게는 0.1 × A 이상일 수 있다. 각각의 연결 도체(72 또는 74)는 금속성으로 설계될 수 있다. 각각의 전도성 부분 영역(82)은 TCO 물질을 함유하기 때문에, 컴포넌트 내에서 흡수 손실을 크게 증가시키지 않으면서 단순한 방식으로 더 큰 면적의 형성이 가능하다. 바꾸어 말하면, 전도성 부분 영역(82)은 평면도로 볼 때 부분 영역(82)이 전기 전도성으로 연결되는 연결 도체의 각각의 반도체 몸체 내에 형성된 리세스보다 큰 표면적을 가질 수 있고 상기 리세스를 특히, 측 방향으로 돌출할 수 있다. 이러한 경우 절연 물질은 합목적적으로 단락을 방지하기 위해 전도성 부분 영역(82)과 반도체 몸체 사이에 계속 배치되어 있다.
도시된 실시예에서, 캐리어로부터 떨어져서 마주보는, 각각의 반도체 몸체의 제1 반도체 층(14)은 각각 하나 또는 복수의 연결 도체(72 및/또는 74)를 통해 전기적으로 접속되어 있다. 캐리어와 마주보는, 각각의 반도체 몸체의 제2 반도체 층(16)은 바람직하게는 각각의 연결층 페어의 전기 전도성 부분 영역(80)을 통해 전기적으로 접속된다. 각각의 연결층 페어(30b, 30c)의 부분 영역(80)들은 반도체 몸체(10a, 10b 및 10c)를 서로 직렬로 연결한다.
캐리어(60)는 다수의 접속부 영역(62, 64, 66 및 68), 특히 접속 금속화층들을 갖는다. 제1 접속부 영역(62)은, 특히 부분 영역(80)들을 통해, 상이한 반도체 몸체의 제2 반도체 층(16)들에 전기 전도성으로 연결되어 있다. 캐리어(60)의 제2 접속부 영역(64)은 제1 유형의 연결 도체 및 연결층 페어(30a)의 전기 전도성 부분 영역(82)을 통해 반도체 몸체(10a)의 제1 반도체 층(14)에 전기 전도성으로 연결되어 있다. 따라서 반도체 몸체(10a)는 접속부 영역(62 및 64)들을 통해 제어될 수 있다. 캐리어(60)의 제3 접속부 영역(66)은 특히, 제1 반도체 몸체(10a) 내 제2 유형의 연결 도체(74), 층 페어(30b)의 전도성 부분 영역(82) 및 반도체 몸체(10b) 내 제1 유형의 연결 도체(72)를 통해 반도체 몸체(10b)의 제1 반도체 층(14)에 전기 전도성으로 연결되어 있다. 따라서 반도체 몸체(10b)는 접속부 영역(62 및 66)들을 통해 제어될 수 있다. 캐리어(60)의 제4 접속부 영역(68)은 특히, 반도체 몸체(10a 및 10b) 내 제2 유형의 연결 도체(74)와 상기 반도체 몸체들 사이에 놓인 연결층 페어(30b)의 전도성 부분 영역(82) 및 반도체 도체(72 및 74)들 사이에 배치된 연결층 페어(30c)의 전도성 부분 영역(82)을 통해 반도체 몸체(10c)의 반도체 층(14)에 전기 전도성으로 연결되어 있다. 따라서 반도체 몸체(10c)는 접속부 영역(62 및 68)들을 통해 제어될 수 있다. 반도체 몸체(10a 내지 10c)들은 합목적적으로 각기 때로 및/또는 서로 독립적으로 제어될 수 있다. 캐리어의 개별 접속부 영역의 수는 반도체 몸체의 수보다 크거나 같을 수 있으며, 특히 반도체 몸체의 수에 1을 더한 수보다 크거나 같을 수 있다.
캐리어(60)는 특히 각각의 반도체 몸체(10a 내지 10c)를 제어하기 위해 하나 또는 다수의 전자 소자(92, 94, 96 및 98)를 포함할 수 있다. 이 목적을 위해, 각각의 접속부 영역은 합목적적으로 상기 접속부 영역에 할당된 전자 소자에 전기 전도성으로 연결되어 있다. 전자 소자(92, 94, 96 및 98)들은 각각 개별 반도체 몸체를 제어하기 위한 제어 전자 장치 및/또는 제어 로직을 각각 가질 수 있다. 각각의 전자 소자는 하나 또는 다수의 증폭기 및/또는 하나 또는 다수의 트랜지스터를 포함할 수 있다.
이에 대안적으로 캐리어는 전자 기능을 실행할 수 없다. 예를 들어, 상기 캐리어는 컴포넌트의 접촉을 위해 단지 외부 전기 접속부들만, 예를 들면 접속부 영역(62)의 연결 영역(62 내지 68)들을 측면으로 유동함으로써 또는 접속부 영역들을 캐리어를 통해 반도체 몸체들로부터 떨어져서 마주보는 상기 캐리어의 측면으로 관통시킴으로써 제공할 수 있다(도면에 명시적으로 도시되지 않음).
또한, 반도체 몸체 스택과 캐리어(60)의 연결은 반드시 직접 본딩에 의해 형성될 필요는 없다. 이 점에서는 결합층을 기반으로 하는 연결 기술, 예를 들면 납땜 또는 접착 연결도 사용될 수 있다.
도 3은 광전자 컴포넌트(50)의 추가 실시예를 도시한다. 도 3에 도시된 광전자 컴포넌트(50)의 실시예는 실제로 도 1과 관련하여 기술된 실시예에 상응한다. 상기 실시예는, 복합체(100)가 복합체(200)에 기계적으로 안정적으로 연결되고 컴포넌트(50)가 완성되기 바로 전에 수행되는 상기 컴포넌트의 제조 공정에서의 단계이다. 상기와 같은 연결은 도 1의 방법에 따른 직접 본딩 또는 별도의 결합층에 의해 수행될 수 있다. 따라서 캐리어(60)와 캐리어 가장 가까운 반도체 몸체(30a) 사이에는 (아직) 연결층 페어가 제공되어 있지 않다. 반도체 몸체(10a 내지 10c)는 다시 도 2에서와 같이 서로 위·아래로 배치되어 있고 2개의 인접한 반도체 몸체 사이에 배치된 연결층 페어(30a, 30b)에 의해 서로 전기 전도성으로 연결되어 있다. 도 3의 예시에서, 기판(20)은 여전히 존재하는데, 상기 기판은 물론 캐리어(60)와의 연결 후에 제거될 수 있다. 도 2에 따른 실시예와는 달리, 각각의 연결층 페어의 연결층(32 및 34)들이 편평한, 특히 전체 표면 및/또는 연속적인 균일 층이다. 각각의 연결층(32, 34)은 TCO 물질을 포함하거나 TCO 물질로 이루어진다. 연결층(32 및 34)들은 이번에도 또한, 직접 본딩에 의해 서로 연결된다. 인접한 반도체 몸체들은 연결층들을 통해서 전기 전도성으로 서로 연결된다. 반도체 몸체들은 연결층들을 통해 서로 직렬로 연결되어 있다.
캐리어에 가장 가까운 반도체 몸체의 캐리어와 마주보는 측면 상에는 접점(112 내지 118)들이 배치되어 있다. 접점은 각각 하나의 접속부 영역(112 내지 118)에 할당되어 있다. 각각의 접점(112 내지 118)은 완성된 컴포넌트 내에서 각각 관련된 접속부 영역(62 내지 68)에 전기 전도성으로 연결되어 있다. 각각의 접점은 금속화층에 의해 형성될 수 있다.
제1 접점(112)은 연결층 페어(30a 및 30b)들을 통한 직렬접속을 통해 모든 반도체 몸체에 전기 전도성으로 연결될 수 있다. 합목적적으로 접점(112)은 반도체 몸체들의 제2 반도체 층(16)들과 접촉한다. 각각의 반도체 몸체의 제1 반도체 층(14)들은 각각 하나의, 복수의 또는 모든 반도체 몸체를 통해 연장되는 연결 도체(78)를 통해 접촉된다. 접점(114 내지 118)에 할당된 연결 도체(78a, 78b, 78c)는 각각의 접점(114 내지 118)에 연결되어 있다. 대안적으로 캐리어와 마주보는 각각의 연결 도체의 표면이 접점을 형성할 수 있다. 연결 도체의 수는 바람직하게는 반도체 몸체의 수에 상응한다. 연결 도체들 중 하나의 연결 도체(78a)는 연결층 페어(30a)에, 바람직하게는 직접적으로, 전기 전도성으로 연결되어 있다. 이러한 점은 연결층 페어(30b)에 관련한 연결 도체(78b)에도 동일하게 적용된다. 연결 도체(78a 및 78b)들은 연결층 페어(30b 또는 30c)에서 종료된다. 연결 도체(78c)는 재차 기판(20)의 제거 후에 제공될 수 있고 도면에서 파선으로 표시된 접속부 접점(120)을 통해 캐리어에 가장 먼 반도체 몸체(10c)에 전기 전도성으로 연결되어 있다. 따라서 제1 반도체 몸체는 접점(112, 114)들을 통해 접촉될 수 있고, 제2 반도체 몸체는 접점(114, 116)들을 통해 접촉될 수 있으며, 그리고 제3 반도체 몸체는 접점(116, 118)들을 통해 접촉될 수 있다. 대안적로 또는 추가로 제3 반도체 몸체는 접점(118, 112)들을 통해 접촉될 수 있고, 제2 반도체 몸체는 접점(116, 112)들을 통해 접촉될 수 있으며, 그리고 제1 반도체 몸체는 접점(114, 112)들을 통해 접촉될 수 있다. 연결 도체(78a 내지 78c)는 각각 반도체 몸체를 통해 전기 절연 방식으로 연장되며, 이 목적을 위해 도 2에서와 같이 절연 재료(76)가 다시 제공되었다. 연결 도체가 연결층 페어의 영역에서 종료됨으로써, 반도체 재료들과 비교하여 TCO 함유 연결층들의 상대적으로 높은 측 방향 전도성 때문에 연결층 페어들은 측 방향 전류 분배에도 사용될 수 있다. 하나 이상의 연결 도체는 연결층 페어, 특히 연결 도체(78c 및 78b)를 통해 전기 절연 방식으로 연장되며, 그 결과 상기 연결 도체는 연결층 페어에 전도성으로 연결되지 않는다. 연결 도체(78c)는 2개의 연결층 페어를 통해서도 연장되고 양측이 전기적으로 절연되어 있다. 본 실시예에서, 연결 도체용 리세스들은 합목적적으로 반도체 층 시퀀스의 적층과 직접 본딩 공정 후에야 제공된다. 이러한 경우 리세스들에는 절연 재료가 제공될 수 있고 연결 도체용 재료로 채워질 수 있다.
본 특허 출원서는 독일 특허 출원서 10 2016 104 280.3호를 우선권으로 주장되며, 그 개시 내용은 인용의 방식으로 본 명세서에 포함된다.
본 발명은 실시예들을 참조하는 설명에 의해서 한정되지 않는다. 오히려, 본 발명은 각각의 새로운 특징 또는 이들 특징의 각각의 조합을 포함하며, 특히 이와 같은 특징 또는 이와 같은 특징 조합이 특허청구범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도, 각각의 특징 조합은 특허청구범위에 포함되어 있다.
10: 반도체 층 시퀀스
10a, 10b, 10c: 반도체 몸체
12: 활성 영역
14: 제1 반도체 층
16: 제2 반도체 층
20: 기판
30a, 30b, 30c: 연결층 페어
32: 제1 연결층
34: 제2 연결층
321: 제1 경계면
341: 제2 경계면
40: 복합 소자
50: 광전자 컴포넌트
60: 캐리어
62, 64, 66, 68: 접속부 영역
72: 제1 유형의 연결 도체
74: 제2 유형의 연결 도체
76: 절연 재료
78a, 78b, 78c: 연결 도체
80, 82: 전기 전도성 부분 영역
92, 94, 96, 98: 전자 소자
100: 제1 복합체
200: 제2 복합체
112, 114, 116, 118: 접점
120: 접속부 접점
I: 절연성 부분 영역
C: 전도성 부분 영역

Claims (20)

  1. 광전자 컴포넌트(50)로서,
    상기 광전자 컴포넌트가 광학 활성 영역(12)을 갖는 반도체 몸체(10a, 10b, 10c), 추가로 캐리어(60) 및 제1 연결층(32)과 제2 연결층(34)을 갖는 연결층 페어(30a, 30b, 30c)를 포함하고, 이 경우:
    - 상기 반도체 몸체는 상기 캐리어 상에 배치되어 있으며,
    - 상기 제1 연결층은 상기 반도체 몸체와 캐리어 사이에 배치되어 있고 상기 반도체 몸체에 연결되어 있으며,
    - 상기 제2 연결층은 상기 제1 연결층과 캐리어 사이에 배치되어 있고,
    - 상기 제1 연결층과 제2 연결층으로부터 선택된 적어도 하나의 층은 방사선 투과성 및 전기 전도성 산화물을 함유하며,
    - 상기 제1 연결층과 제2 연결층은 적어도 국부적으로 하나 이상의 연결 영역에서 직접적으로 서로 연결되어 있음으로써, 상기 연결층 페어가 상기 반도체 몸체와 캐리어의 기계적 연결에 관여하고, 그리고
    - 상기 제1 연결층(32) 및/또는 제2 연결층(34)은 각각의 층 내부에서 전기적으로 서로 절연된, 다수의 전기 전도성 부분 영역(80, 82)을 갖고, 상기 부분 영역들 중 적어도 2개의 부분 영역이 상기 광학 활성 영역(12)의 상이한 측면들 상에서 상기 반도체 몸체(10a, 10b, 10c)에 전기 전도성으로 연결되어 있는,
    광전자 컴포넌트(50).
  2. 제1항에 있어서,
    다음의 모든 층이 방사선 투과성 및 전기 전도성 산화물을 함유하고: 제1 연결층(32), 제2 상호 연결층(34); 그리고
    다음의 층들 중 적어도 하나의 층 또는 모든 층이 전기 절연성 산화물을 함유하는: 제1 연결층(32), 제2 연결층(34),
    광전자 컴포넌트.
  3. 제1항 또는 제2항에 있어서,
    상기 전기 전도성 부분 영역(80, 82)들이 TCO 물질을 함유하거나 TCO 물질로 이루어진,
    광전자 컴포넌트.
  4. 제1항 내지 제3항 중 적어도 어느 한 항에 있어서,
    상기 컴포넌트(50)가 상기 반도체 몸체(10a, 10b, 10c) 내부에서 연장되는 연결 도체(72, 74, 78)를 갖고, 그리고 상기 연결 도체는 반도체 몸체 내부에서 상기 활성 영역으로부터 그리고 상기 활성 영역의 적어도 일 측면 상에서 또한, 상기 반도체 몸체로부터 전기적으로 절연되어 있는,
    광전자 컴포넌트.
  5. 제1항 내지 제4항 중 적어도 어느 한 항에 있어서,
    상기 적어도 2개의 전기 전도성 부분 영역 중 제1 부분 영역(80)이 상기 연결층 페어(30a, 30b, 30c)와 마주보는 활성 영역의 측면 상에서 상기 반도체 몸체(10a, 10b, 10c)에 전기 전도성으로 연결되어 있고, 그리고 상기 적어도 2개의 부분 영역 중 제2 부분 영역(82)은 상기 연결층 페어로부터 떨어져서 마주보는 광학 활성 영역(12)의 측면 상에서 상기 연결 도체(72, 74, 78)를 통해서 상기 반도체 몸체에 전기 전도성으로 연결되어 있는,
    광전자 컴포넌트.
  6. 제4항 또는 제5항에 있어서,
    상기 연결 도체(72, 74)가 상기 반도체 몸체(10a, 10b, 10c)와 마주보는 연결층 페어(30a, 30b, 30c)의 측면 상에서 상기 제1 연결층의 전기 전도성 부분 영역에 전기 전도성으로 연결되어 있고, 그리고 상기 전기 전도성 부분 영역과 연결 도체의 접촉면의 면적은 상기 반도체 몸체와 마주보는 상기 전기 전도성 부분 영역의 표면적보다 작은,
    광전자 컴포넌트.
  7. 제4항에 있어서,
    상기 연결 도체(78)가 상기 연결층 페어(30a, 30b, 30c)를 통해서 연장되고, 그리고 상기 연결층 페어로부터 전기적으로 절연되어 있는,
    광전자 컴포넌트.
  8. 제4항 내지 제7항 중 적어도 어느 한 항에 있어서,
    상기 연결 도체(72, 74, 78)가 전체 반도체 몸체(10a, 10b, 10c)를 통해서 연장되는,
    광전자 컴포넌트.
  9. 제1항 내지 제8항 중 적어도 어느 한 항에 있어서,
    상기 제1 연결층(32) 및/또는 제2 연결층(34)이 구조화되어 있고, 그리고 하나 또는 다수의 가스 충전된 리세스를 가지고, 상기 리세스를 통해서 상기 각각의 연결층의 적어도 2개의 전기 전도성 부분 영역(80, 82)이 전기적으로 서로 절연되어 있는,
    광전자 컴포넌트.
  10. 제1항 내지 제9항 중 적어도 어느 한 항에 있어서,
    상기 제1 연결층(32) 및/또는 제2 연결층(34)이 하이브리드 층으로서 설계되어 있고, 그리고 상기 각각의 하이브리드 층은 하나 또는 다수의 전기 전도성 부분 영역(C) 및 하나 또는 다수의 전기 절연성 부분 영역(I)을 갖는,
    광전자 컴포넌트.
  11. 제1항 내지 제8항 중 적어도 어느 한 항에 있어서,
    상기 제1 연결층(32) 및/또는 제2 연결층(34)이 그의 연장부에 걸쳐 재료 조성물을 변경하지 않는,
    광전자 컴포넌트.
  12. 제1항 내지 제11항 중 적어도 어느 한 항에 있어서,
    하나의 연결 영역에, 다음의 인접하는 재료 페어들 중 적어도 하나의 재료 페어, 임의로 선택된 다수의 재료 페어 또는 모든 재료 페어가 존재하고, 상기 제1 연결층(32)의 재료는 하기에서 슬래시의 좌측에 그리고 상기 제2 연결층(34)의 재료는 하기 슬래시의 우측에 제시되어 있는:
    도체/절연체,
    절연체/도체,
    절연체/절연체, 및/또는
    도체/도체,
    광전자 컴포넌트.
  13. 제1항 내지 제12항 중 적어도 어느 한 항에 있어서,
    상기 제1 연결층(32)의 제1 경계면(321)과 제2 연결층(34)의 제2 경계면(341)이 상기 각각의 연결 영역에서 인접하고, 상기 제1 경계면 및/또는 제2 경계면이 적어도 상기 각각의 연결 영역에서 또는 넓은 표면에 걸쳐, 예를 들면, 전체 표면에 걸쳐 1nm 이하의, 바람직하게는 0.5nm 이하의 RMS(Root Mean Square) 거칠기를 갖는,
    광전자 컴포넌트.
  14. 제1항 내지 제13항 중 적어도 어느 한 항에 있어서,
    상기 반도체 몸체(10a, 10b, 10c)가 제1 반도체 몸체이고, 상기 컴포넌트(50)는 광학 활성 영역(12)을 갖는 제2 반도체 몸체(10a, 10b, 10c)를 가지며, 상기 제1 및 제2 반도체 몸체 사이에 상기 연결층 페어(30a, 30b, 30c)가 배치되어 있고, 그리고 상기 제1 및 제2 반도체 몸체는 상기 연결층 페어를 통해 전기 전도성으로 서로 연결되어 있는,
    광전자 컴포넌트.
  15. 제14항에 있어서,
    연결 도체(74)가 상기 제1 반도체 몸체(10a, 10b, 10c) 내에서 그리고 상기 반도체 몸체 내부에서 이러한 반도체 몸체로부터 전기적으로 절연된 방식으로 상기 제1 반도체 몸체 전체를 통해서 연장되고, 상기 제2 반도체 몸체에 전기 전도성으로 연결되어 있으며, 상기 연결 도체와 제2 반도체 몸체 사이 전기 전도성 연결부의 섹션이 상기 반도체 몸체들 사이에 배치된 연결층 페어(30b, 30c)를 통해서 형성되어 있는,
    광전자 컴포넌트.
  16. 제1항 내지 제15항 중 적어도 어느 한 항에 있어서,
    상기 캐리어(60) 내에 상기 컴포넌트(50)의 각각의 반도체 몸체(10a, 10b, 10c)를 제어하기 위해 사용되는 하나 또는 다수의 전자 소자(62, 64, 66, 68)가 통합되어 있는,
    광전자 컴포넌트.
  17. 광전자 컴포넌트를 제조하기 위한 방법으로서, 상기 방법이
    a) 광학 활성 영역(12)을 갖는 반도체 층 시퀀스(10)를 제공하는 단계;
    b) 상기 반도체 층 시퀀스와 제1 연결층이 제1 복합체(100)를 형성하도록 상기 반도체 층 시퀀스 상에 제1 연결층(32)을 증착하는 단계;
    c) 복합 소자(40, 60, 10)를 제공하는 단계;
    d) 상기 복합 소자와 제2 연결층이 제2 복합체(200)를 형성하도록 상기 복합 소자 상에 제2 연결층(34)을 증착하는 단계;
    e) 직접 본딩에 의해, 상기 제1 및 제2 연결층을 통해 상기 제1 및 제2 복합체를 연결하는 단계를 포함하고, 상기 제1 연결층과 제2 연결층으로부터 선택된 적어도 하나의 층이 방사선 투과성 및 전기 전도성 산화물을 함유하는,
    광전자 컴포넌트를 제조하기 위한 방법.
  18. 제17항에 있어서,
    상기 제1 연결층(32) 및/또는 제2 연결층(34)이 증착된 후에 그리고 단계 e) 이전에 제1 온도에서 열처리되는,
    방법.
  19. 제18항에 있어서,
    상기 제1 연결층(32) 및/또는 제2 연결층(34)이 열처리 후에 플라즈마 프로세스에 의해 단계 e)에서 직접 본딩을 위해 준비되는,
    방법.
  20. 제19항에 있어서,
    상기 제1 연결층(32) 및 제2 연결층(34)이 단계 e)에서 직접 본딩 후에 상기 제1 온도보다 낮은 제2 온도에서 열처리되는,
    방법.
KR1020187029280A 2016-03-09 2017-02-10 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법 KR102214928B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016104280.3 2016-03-09
DE102016104280.3A DE102016104280A1 (de) 2016-03-09 2016-03-09 Bauelement und Verfahren zur Herstellung eines Bauelements
PCT/EP2017/053015 WO2017153123A1 (de) 2016-03-09 2017-02-10 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronische bauelements

Publications (2)

Publication Number Publication Date
KR20180121614A true KR20180121614A (ko) 2018-11-07
KR102214928B1 KR102214928B1 (ko) 2021-02-09

Family

ID=58009843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029280A KR102214928B1 (ko) 2016-03-09 2017-02-10 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법

Country Status (7)

Country Link
US (1) US10686099B2 (ko)
JP (1) JP6850301B2 (ko)
KR (1) KR102214928B1 (ko)
CN (1) CN108780826B (ko)
DE (1) DE102016104280A1 (ko)
TW (1) TWI642208B (ko)
WO (1) WO2017153123A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118139A1 (ko) * 2019-12-09 2021-06-17 서울바이오시스주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
KR20210132164A (ko) * 2019-04-03 2021-11-03 오스람 옵토 세미컨덕터스 게엠베하 복수의 부품을 제조하기 위한 방법, 부품 및 부품들로 구성된 복합 부품

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113002B4 (de) 2016-07-14 2022-09-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
US11736914B2 (en) 2016-12-21 2023-08-22 Telefonaktiebolaget Lm Ericsson (Publ.) Devices and methods for indicating an external factor on the hull of a boat
DE102017122325A1 (de) * 2017-09-26 2019-03-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
DE102018112586A1 (de) * 2018-05-25 2019-11-28 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
US10862006B2 (en) 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
US11430929B2 (en) 2018-09-14 2022-08-30 Seoul Viosys Co., Ltd. Light emitting device having a stacked structure
US11621253B2 (en) 2018-11-02 2023-04-04 Seoul Viosys Co., Ltd. Light emitting device
US11502230B2 (en) 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US11158665B2 (en) * 2018-11-05 2021-10-26 Seoul Viosys Co., Ltd. Light emitting device
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11508778B2 (en) * 2019-05-21 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
MX2021013720A (es) * 2019-05-21 2021-12-10 Seoul Viosys Co Ltd Elemento emisor de luz para pantalla y aparato de visualizacion que tiene el mismo.
EP3979341A4 (en) 2019-05-29 2023-06-14 Seoul Viosys Co., Ltd LIGHT-emitting element with cantilevered electrode, display panel therewith and display device
US11538784B2 (en) 2019-05-29 2022-12-27 Seoul Viosys Co., Ltd. Light emitting device having cantilever electrode, LED display panel and LED display apparatus having the same
DE102019119891A1 (de) * 2019-07-23 2021-01-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
KR102364498B1 (ko) * 2019-12-11 2022-02-17 주식회사 썬다이오드코리아 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소
US11688840B2 (en) * 2019-12-28 2023-06-27 Seoul Viosys Co., Ltd. Light emitting device and led display apparatus having the same
US11961873B2 (en) 2020-05-11 2024-04-16 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009534289A (ja) * 2006-04-25 2009-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 結合体基板および結合体基板の製造方法
US8087962B2 (en) * 2007-09-18 2012-01-03 Casio Computer Co., Ltd. Manufacturing method of display apparatus
US20130069191A1 (en) * 2010-10-13 2013-03-21 Zvi Or-Bach Novel semiconductor and optoelectronic devices
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497277B (en) * 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US7271420B2 (en) 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
TWI253770B (en) 2005-07-11 2006-04-21 Univ Nat Central Light emitting diode and manufacturing method thereof
KR100750932B1 (ko) * 2005-07-31 2007-08-22 삼성전자주식회사 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작
JP4738999B2 (ja) * 2005-12-06 2011-08-03 豊田合成株式会社 半導体光素子の製造方法
TWI349371B (en) * 2007-02-13 2011-09-21 Epistar Corp An optoelectronical semiconductor device having a bonding structure
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20100283074A1 (en) * 2007-10-08 2010-11-11 Kelley Tommie W Light emitting diode with bonded semiconductor wavelength converter
DE102008013900A1 (de) * 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
JP5097057B2 (ja) 2008-08-29 2012-12-12 株式会社沖データ 表示装置
JP4555880B2 (ja) * 2008-09-04 2010-10-06 株式会社沖データ 積層半導体発光装置及び画像形成装置
DE102009020127A1 (de) * 2009-03-25 2010-09-30 Osram Opto Semiconductors Gmbh Leuchtdiode
DE102009031147A1 (de) * 2009-06-30 2011-01-05 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
CN102593303A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
DE102011116232B4 (de) * 2011-10-17 2020-04-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN104508809B (zh) * 2012-07-26 2017-12-12 Ev 集团 E·索尔纳有限责任公司 接合衬底的方法
CN104409465B (zh) * 2014-11-20 2017-02-22 厦门乾照光电股份有限公司 一种高发光效率的高压发光二极管制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009534289A (ja) * 2006-04-25 2009-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 結合体基板および結合体基板の製造方法
US8087962B2 (en) * 2007-09-18 2012-01-03 Casio Computer Co., Ltd. Manufacturing method of display apparatus
US20130069191A1 (en) * 2010-10-13 2013-03-21 Zvi Or-Bach Novel semiconductor and optoelectronic devices
JP2014175427A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132164A (ko) * 2019-04-03 2021-11-03 오스람 옵토 세미컨덕터스 게엠베하 복수의 부품을 제조하기 위한 방법, 부품 및 부품들로 구성된 복합 부품
WO2021118139A1 (ko) * 2019-12-09 2021-06-17 서울바이오시스주식회사 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치

Also Published As

Publication number Publication date
KR102214928B1 (ko) 2021-02-09
TWI642208B (zh) 2018-11-21
JP6850301B2 (ja) 2021-03-31
US10686099B2 (en) 2020-06-16
WO2017153123A1 (de) 2017-09-14
TW201803156A (zh) 2018-01-16
US20190097088A1 (en) 2019-03-28
DE102016104280A1 (de) 2017-09-14
JP2019509636A (ja) 2019-04-04
CN108780826B (zh) 2021-07-13
CN108780826A (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
KR102214928B1 (ko) 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법
US9082932B2 (en) Optoelectronic semiconductor chip having n-conducting region connected from the p-type side via the single n-type contact element
KR100975659B1 (ko) 발광 소자 및 그 제조 방법
US7998761B2 (en) Light emitting diode with ITO layer and method for fabricating the same
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
TWI389268B (zh) 半導體組件用之載體、半導體組件及載體之製造方法
TWI523260B (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
CN103840040A (zh) 半导体发光器件及其制造方法
CN104396030A (zh) 制造led或太阳能电池的结构的方法
US9214606B2 (en) Method of manufacturing light-emitting diode package
CN106062976B (zh) 用于制造半导体器件的方法和半导体器件
US20140014990A1 (en) Light-emitting device packages and methods of manufacturing the same
TWI594459B (zh) 發光元件及其製造方法
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
CN104051582A (zh) 半导体发光元件、发光装置及制造半导体发光元件的方法
TWI443856B (zh) 半導體晶片及製造半導體晶片之方法
US11694977B2 (en) Method for producing a connection between component parts
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
US20200287089A1 (en) Semiconductor chips and method for producing semiconductor chips
TWI603502B (zh) 光電半導體元件及其製法
US11282983B2 (en) Semiconductor chip with transparent current spreading layer
WO2012082478A2 (en) Oxide based led beol integration
TWI740418B (zh) 發光元件及其製造方法
CN113903834A (zh) 覆晶红光二极管芯片及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant