TWI523260B - 製造複數個光電半導體晶片之方法及光電半導體晶片 - Google Patents

製造複數個光電半導體晶片之方法及光電半導體晶片 Download PDF

Info

Publication number
TWI523260B
TWI523260B TW101144683A TW101144683A TWI523260B TW I523260 B TWI523260 B TW I523260B TW 101144683 A TW101144683 A TW 101144683A TW 101144683 A TW101144683 A TW 101144683A TW I523260 B TWI523260 B TW I523260B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
flat
region
semiconductor layer
Prior art date
Application number
TW101144683A
Other languages
English (en)
Other versions
TW201336106A (zh
Inventor
派翠克 羅德
路茲 霍普
馬蘭 諾爾溫 凡
史帝芬 林克
阿瑞齊特 凱史齊
希瑞德 海馬恩
Original Assignee
歐司朗光電半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 歐司朗光電半導體公司 filed Critical 歐司朗光電半導體公司
Publication of TW201336106A publication Critical patent/TW201336106A/zh
Application granted granted Critical
Publication of TWI523260B publication Critical patent/TWI523260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

製造複數個光電半導體晶片之方法及光電半導體晶片
本申請案係關於製造複數個光電半導體晶片之方法及光電半導體晶片
光電半導體組件，以發光二極體晶片為例，通常需要以一層疊在另外一層上的方式配置複數個結構層，用於與組件進行電性接觸。這些層的結構之影響在於使後續的層必須形成相當陡峭的階梯或邊緣。於此位置中後者可能會有層沉積時未於每一處皆被充分覆蓋之風險，舉例而言，可能導致彼此電性絕緣的兩層之間發生電性短路。
本發明之一個目標係詳述一種用於製造光電半導體晶片之方法，其可以簡單並可靠之方式製造半導體晶片。此外，係意圖詳述一種具有高可靠度之光電半導體晶片。
此目標係分別藉由申請專利範圍獨立項所述之方法及光電半導體晶片所達成。申請專利範圍附屬項係和配置組態及技術發展相關。
根據一個實施例，一種用於製造複數個光電半導體晶片之方法牽涉到設置具有主平面之層複合組件，該主平面限定該層複合組件於垂直方向。該層複合組件另包含具有可用於產生及/或偵測輻射之主動區域的半導體層序列。自主平面朝主動區域之方向延伸的複數個凹處係形成於層複合組件中。平坦層係形成於主平面上，使得複數個凹處至少部分地以平坦層之材料填補。至少區域性地移除平坦層之材料以推平此平坦層。完成半導體晶片，其中，就每一半導體晶片而言，半導體基體自半導體層序列顯露。半導體晶片的完成係包括，例如，將層複合組件分離為多個半導體晶片。
垂直方向係被理解為表示垂直於半導體層序列中半導體層之主延伸平面之行進方向。
尤其，主平面係被理解為表示在沉積平坦層之材料之前直接限定層複合組件於垂直方向的平面。亦即，層複合組件於任一位置皆不突出超過主平面。換言之，此層複合組件自主平面起，具有凹處形式的凹陷，但於垂直方向延伸超過主平面。
此外，此主平面構成一數學平面。亦即，此主平面可由，例如，一參考點和橫跨該平面之兩向量所定義。較佳而言，此主平面平行於半導體層序列中半導體層之主延伸平面。
此半導體層序列較佳於第一主區塊和第二主區塊間朝垂直方向延伸。此第二主區塊係形成於主動區域其背向於主平面之那側上。
半導體層序列較佳地包括第一半導體層及第二半導體層，其中主動區域係設置於第一半導體層和第二半導體層之間。此第一 半導體層和此第二半導體層較佳地具有彼此不同之導電類型。而且，此第一半導體層和此第二半導體層亦可以多層之形式實現。此第一半導體層可形成第一主區塊，而此第二半導體層則可形成此第二主區塊。
此主平面係可由半導體層序列之第一主區塊或設置於第一主區塊上之層所形成。
在一個配置變化例中，這些凹處延伸至半導體層序列中。尤其，這些凹處可延伸穿過主動區域。舉例而言，凹處可延伸穿過第一半導體層及主動區域以進入第二半導體層。在此情況下，在凹處區域中能與第二半導體層電性接觸。
在另一配置變化例中，這些凹處不延伸至半導體層序列。在此情況下，可設置平坦層用於推平鋪設在半導體層序列之第一主區塊上的凹處或於電性絕緣層中之凹處。
較佳地，這些凹處在平坦層已形成後被完全填滿。推平後，主動區域其背向於第二主區塊之那側上之平坦層形成平坦區域，其尤其較佳以「平坦」方式呈現。在本文中，「平坦」尤其被理解為平坦層(除了表面粗度之外)沒有朝主動區域之方向延伸之凹陷。以此為出發點，則可聯想到平坦區域於凹處區域中具有凹陷。然而，在此一情況下，凹陷之深度(亦即為凹陷之垂直範圍)卻頂多較佳為凹處於平坦層形成前的深度大小之一半。因此，在此情況下，平坦層之作用在於減少凹處的深度，而不完全推平後者。
平坦區域可作為額外製造步驟之起始點，例如用於沉積電性導電層及/或電性傳導層或用於形成額外微結構。
在一個較佳配置中，此平坦層經由機械及/或化學拋光達到推 平之目的。特別較佳使用一種化學機械拋光法(CMP)。藉此方法，可由單純且可靠之方法製造平坦區域。
在一個較佳配置下，此半導體層序列藉由黏著連接之方式固定於載體。
此載體之連接可由電性導電或電性絕緣方式實現，該連接較佳係於推平平坦層後實現並以在分離成半導體晶片前尤佳。
黏著連接之情況中，較佳為預製之連接部件係藉由原子和/或分子力而連接在一起。藉由連接層(如黏著層或焊接層)之方式可獲得黏著連接。一般來說，連接之分離係伴隨著連接層及/或至少一個連接部件的破壞。
藉由平坦層，此層複合組件係以有平坦區域可供黏著連接至載體的方式而能被推平。在使用連接層進行黏著連接的情況下，連接層因此於橫向具有均勻的厚度。換言之，連接層不需要為任何層複合組件之凹陷進行補償。
於一項研發中，此半導體層序列係藉由直接接合連接方式固定於載體。在直接接合連接之情況下，可由氫鍵及/或凡德瓦交互作用獲得機械連接。對於使用直接接合連接作為黏著連接而言，其被連接之區域必須為特別平坦。這可藉由平坦層以簡化方式達成。直接接合連接較佳係藉由至少一個介電層實現，尤其較佳在兩個介電層之間。介電層較佳含有氧化物，如氧化矽。尤其較佳地，直接接合連接係在兩個氧化矽層之間實現。此直接接合連接之產生較佳只藉由壓力獲得。
於此法之一個配置變化例中，於推平期間此平坦層只被削薄至一範圍使得此平坦層可於削薄後完整覆蓋主平面。因此，平坦 層於背向主動區域之那側上可形成連續平坦區域。
於此方法之另一配置變化例中，此主平面於推平期間係有局部未被覆蓋。於此配置變化例之一項研發中，於平坦層形成之前有停止層形成於半導體層序列上，該停止層形成主平面。此停止層於推平期間有局部未被覆蓋。此停止層較佳實現成在推平平坦層期間，該停止層被以比平坦層材料較慢之移除速率被移除。此停止層即可以較簡化之方式被用於預定出推平階段停止時的垂直方向位置。
為完全覆蓋主平面，在該主平面已經沒有被覆蓋之後，能夠沉積平坦層之額外材料。藉由此種兩階段之平坦層材料鋪設，平坦層厚度可在沉積額外材料時設定，例如於沉積期間使用預定的沉積速率。
在一個較佳的配置中，在推平後有開口形成於平坦層之凹陷區域中，此開口可朝垂直方向延伸而完全穿透平坦層，此開口可用於提供製造電性導電連接至半導體層序列。舉例而言，在開口區域中，假如此開口區域可貫穿主動區域，則可電性導電連接至第二半導體層。
於此之後，此開口可至少區域性地被填補，尤其是藉由額外的平坦層。
於此情況下，該平坦層之平坦區域或配置於其上之層可形成額外的主平面，其中開口可經由額外平坦層完全填補。此額外平坦層就如同描述平坦層時一樣可被實現並被推平。
在一個較佳發展中，此平坦層為電性絕緣且該額外平坦層為電性導電。尤其，該額外平坦層可供與半導體層序列(特別是第二 半導體層)電性接觸，同時該平坦層使額外平坦層與半導體層序列及/或鋪設於半導體層序列上之電性導電層電性絕緣。藉由絕緣層實現為平坦層可避免或至少降低凹處之側壁不充分覆蓋的風險。
於進一步較佳配置中，此第一半導體層係藉由第一連接區域電性接觸連接，而此第二半導體層係藉由第二連接區域電性接觸連接。於來自第一主區塊的各情況中，其中這些凹處從第一主區塊延伸穿透主動區域而進入第二半導體層。此第二連接區域或位於第二連接區域和第一半導體層之間的電性絕緣層係藉由平坦層形成。
因此，該平坦層用於推平這些用來與第二半導體層電性接觸之凹處。
根據一個實施例，光電半導體晶片包含具有主平面之層複合組件，該主平面較佳限定此層複合組件於垂直方向。而且，此層複合組件包含具有可供產生及/或偵測輻射之主動區域之半導體基體，其中朝主動區域之方向從主平面延伸之至少一個凹處係形成於層複合組件中。此半導體晶片包含平坦層，相較於其位於與凹處橫向間隔分離之區域中，於凹陷區域中具有一較大之垂直範圍。在一特殊情況下，此平坦層可僅於凹陷區域中出現。在此一情況中，沿凹處之橫向之平坦層的垂直範圍為0。在平坦層之垂直範圍不為0的情況中，此平坦層較佳為直接鄰接主平面，而且此平坦層可形成於層複合組件上，尤其於半導體基體上。
藉由平坦層，相較於沉積後不做後續推平之傳統塑造流程之下，凹陷區域中邊緣之塑造能夠以簡化之方式達成。尤其，相對於垂直於凹處之側邊區域之平坦層厚度也可大於沿著凹處橫向配 置之區域中之平坦層的垂直範圍。而溼氣進入或由於邊緣塑造不完全所造成的電遷移之負面效應等風險可因此被避免。因此，此光電半導體晶片可改善老化作用進而增加可靠度而顯得卓越。
以上所述之方法尤其適合於製造此種光電二極體晶片，已描述過之和此方法有關之特徵也因此可以用於光電半導體晶片，反之亦然。
1‧‧‧半導體晶片
2‧‧‧半導體層序列
3‧‧‧主平面
6‧‧‧平坦層
7‧‧‧停止層
10‧‧‧層複合組件
15‧‧‧片段
20‧‧‧主動區域
21‧‧‧第一半導體層
22‧‧‧第二半導體層
25‧‧‧成長基板
26‧‧‧載體
27‧‧‧連接層
31‧‧‧凹處
32‧‧‧開口
35‧‧‧額外主平面
41‧‧‧第一連接區域、連接區域
42‧‧‧第二連接區域、連接區域
51‧‧‧絕緣層
60‧‧‧平坦區域
61‧‧‧額外材料
65‧‧‧額外平坦層
200‧‧‧半導體基體
210‧‧‧第一主區塊
220‧‧‧第二主區塊
310‧‧‧側邊區域
410‧‧‧第一接觸區域、外部接觸區域
420‧‧‧第二外部接觸區域、外部接觸區域
421‧‧‧第一層
422‧‧‧第二層
423‧‧‧第三層
424‧‧‧第四層
650‧‧‧額外平坦區域
藉由下述示範實施例與相關圖式，進一步的特徵、配置和方便性將會變得顯而易見。
相同、同一類型或功能完全相同之元件在圖式中將以相同的元件符號表示。
這些圖式以及圖式所繪製說明的元件尺寸關係其彼此之間並非按照比例尺所繪製，更確切地說，元件個體可能會以誇大尺寸呈現以便於繪製及/或提供較佳的理解方式。
在下列各圖中：第1A到1F圖根據示意性剖視圖中分別說明之中間步驟呈現製造複數個光電半導體晶片之方法之第一示範實施例。
第2A到2D圖根據示意性剖視圖中分別說明之中間步驟呈現製造複數個光電半導體晶片之方法之第二示範實施例。
第3A到3F圖根據示意性剖視圖中分別說明之中間步驟呈現製造複數個光電半導體晶片之方法之第三示範實施例；以及第4圖以示意性剖視圖方式呈現半導體晶片之示範性實施例。
參考第1A到1F圖示意性地描述製造複數個光電半導體晶片之方法之第一示範實施例，其中為簡化圖例，前述各圖僅以片段式表達完整半導體晶片中之局部區域。此示範實施例依據薄膜半導體晶片之製造為例進行描述，並以薄膜發光二極體晶片為例，用於磊晶沈積半導體層序列之成長基板於本例中係被移除。
如第1A圖所示，有一半導體層序列2，其延伸於垂直方向，亦即為朝半導體層序列2中半導體層之主延伸面垂直行進方向，介於第一主區塊210和第二主區塊220之間。此半導體層序列具有主動區域20可供產生輻射及/或接收輻射，該主動區域被置於第一傳導類型之第一半導體層21及第二傳導類型(其異於第一傳導類型)之第二半導體層22之間。舉例而言，此第一傳導層可由p傳導方式實現而此第二傳導層則可以n傳導方式實現，或反之亦然。
主動區域20、第一半導體層21及第二半導體層22可以在各情況下以單層或多層形式實現。尤其，主動區域可具有量子結構，例如多重量子結構[多重量子阱結構，MQW structure]。
在所示之示範實施例中，半導體層序列2係設置在用於磊晶沉積半導體層序列2的成長基板25上。半導體層序列(尤其是主動區域20)較佳含有三五族化合物半導體材料。
三五族化合物半導體材料特別適合於產生輻射，自紫外光中(氮化物半導體材料如AlxInyGa1-x-yN)經可見光(氮化物化合物半導體材料如AlxInyGa1-x-yN，尤其藍到綠輻射；或是磷化物化合物半導體材料如AlxInyGa1-x-yP，尤其黃到紅輻射)到紅外光(砷化物化合物半導體材料如AlxInyGa1-x-yAs)之光譜範圍。其分別滿足0≦x≦1，0 ≦y≦1且x+y≦1，特別是其中x≠1，y≠1，x≠0且/或y≠0。藉由三五族半導體，尤其從前述之材料系統，可在產生輻射時進一步得到高內部量子效率。
就成長基板而言，如藍寶石、矽或是碳化矽都適合用於氮化物化合物半導體材料。砷化鎵，舉例來說則可被用於砷或磷化合物半導體材料。
第一連接區域41形成於第一主區塊210上，該第一連接區域可供與第一半導體層21電性接觸。
如第1B圖所示，絕緣層51係鋪設於第一主區塊210上。此外，第二連接區域42之第一層421係沉積於第二半導體層22未被覆蓋之區域中。第一層可供作電性導電連接至第二半導體層22且其材料之選擇係以低接觸電阻為考量。
適用於連接區域41、42或層之材料包含金屬，如銀、鋁、鈀、銠、鎳或金，或金屬合金其包含至少一種前述之材料，或透明導電性氧化物(TCO)材料如銦錫氧化物(ITO)或氧化鋅。這些層可例如使用氣相沉積或濺鍍而鋪設在預製的半導體層序列上。
第二連接區域42之第二層422係沉積於第一層421上，此第二層對於將被主動區域20接收或產生的輻射較佳具有高反射率。尤其，銀或含銀合金在可見光和紫外光譜範圍內具卓越的高反射率，且尤其金在紅外光中之反射率亦顯卓越。然而，亦有可能將一些其他上述曾提及之金屬使用於這些連接區域之相關應用。
半導體層序列2及配置於其上之數層形成層複合組件(layer composite assembly)10，此層複合組件於垂直方向受主平面3限定。
在本示範實施例中，第二連接區域42之第二層422形成主平面3。凹處31由主平面朝主動區域20之方向延伸。於所示之示範實施例中，凹處31亦延伸進入半導體層序列2。然而，以此做為出發點，此半導體層序列亦可以平坦方式實現，使得凹處僅能延伸穿過配置於半導體層序列上之層。
如第1C圖所示，平坦層6係直接鋪設於主平面3。此平坦層係以一厚度實現，使其於層複合組件10之各位置中皆突出超過或至少到達主平面3。
在此之後，如第1D圖所示，平坦層6之材料有局部被移除以推平此層複合組件10，此平坦層6其背向於主動區域20之一側形成平坦區域60，此平坦區域60為平坦形式。亦即，除了表面粗度，平坦區域不再具有下陷情形，尤其不再具有由下方層之微結構組成所造成之下陷。
材料之移除較佳係藉由化學機械拋光方法所實現。尤其，平坦表面可由此方法產生。然而，其亦可使用純化學或純機械之方法。
在所示之示範實施例中，於推平期間，平坦層6僅被削薄至一程度使得此平坦層6之該平坦區域60能構成層複合組件10之連續上方邊界。
在此示範實施例中，此平坦層6形成第二連接區域42之第三層423。在這情況下，此平坦層易於以電性導電方式實現。舉例而言，此平坦層可含有鎢、鋁或銅或由此種材料組成。
在此之後，層複合組件10(如第1E圖所示)可被連接至載體26。此連接至載體之黏著可以例如藉由使用連接層27所實現，例 如使用焊接層或電性導電層或電性絕緣黏接層。此連接層可包含如金、錫、鎳或銦或包含至少一種前述金屬的金屬合金或由此種材料組成。
藉由平坦層6，層複合組件10具有平坦表面以供連接至載體26。連接層27可因此具有均勻厚度且不需對此層複合組件之表面形貌中的不平坦處進行補償。因此，減低連接層凹陷的風險。此外，相較於使用液態焊料(例如含金焊料像是金錫焊接材料)填補凹洞的方法，可減低貴金屬的需求。載體和層複合組件10之間的連接可因此以不需貴金屬或減少貴金屬需求之方式實現，而且平坦層6可同時達到焊料阻隔的功能。
尤其，藉由在部份之層複合組件10上的平坦層6，可提供此一平坦表面用於連接至載體26，其黏接亦可由直接接合(direct bonding)產生。為此目的，形式為介電層(例如二氧化矽層)之連接層27中的局部數層可在各情況下鋪設在層複合組件10和載體26上。根據載體26之材料以及平坦層6之材料，亦可以不使用連接層或只使用一層連接層的方式實現直接接合連接。
經由範例，如矽或鍺之半導體材料、如氮化矽、氮化鋁或氮化硼之陶瓷材料或是如鉬、鎢、銅之金屬材料或如包含前述金屬材料之一的金屬合金，皆適用於載體26。
尤其，載體26係作為半導體層序列2之機械穩定。成長基板25對此目的而言已無必要並可被移除，如第1F圖所示。成長基板之移除可藉由雷射剝離、機械方式如磨碎、研磨、拋光，及/或化學方式如蝕刻等方法實現。
前述用於推平層複合組件10之表面形貌之方法原則上可被 用在如發光二極體、雷射二極體或輻射探測器之光電半導體晶片之製造中。理所當然的，此法亦適用於推平層複合組件，其中該半導體層序列並未設置於成長基板上，而是設置於不同於成長基板之載體上。
而且，此平坦層並不一定要用於與半導體層序列電性接觸。在此情況中，此平坦層亦可以電性絕緣的形式實現。舉例而言，如氧化矽之氧化物，如氮化矽之氮化物，或如氮氧化矽之氮氧化物，皆適用於此電性絕緣平坦層。亦可使用Al2O3、YxAlyO3、TiO2，或HfO2。
為了完成半導體晶片，載體26及配置於其上之層複合組件10可被分離，舉例而言，機械方式如鋸、斷裂、分裂，化學方式如蝕刻，或雷射分離法(未於例圖中標明)。分離的結果，就每一半導體晶片而言，半導體基體自層複合組件中顯露，該半導體基體分別配置於載體26之一部分上。
製造方法之第二示範實施係示意性地圖示於第2A到2D圖所示之剖視圖中。此第二示範實施例實質上對應於參考第1A到1F圖所描述之第一示範實施例。對比之下，鋪設於半導體層序列2之停止層7形成主平面3。在此之後，如第2B圖所示，鋪設平坦層6，使得凹處31被平坦層材料完全填補，而平坦層6於層複合組件之每一位置皆於垂直方向中突出超過主平面3。
在此示範實施例中，平坦層6之材料之移除係以達到停止層7時隨即停止之此一方式所實現。在此情況中，該平坦區域60一部分由停止層7另一部分由平坦層6所形成(第2C圖)。
在此示範實施例中，此停止層7形成第二連接區域42之第四 層424。
視需要地，如第2D圖所示，可鋪設平坦層6之額外材料61使得半導體層序列2完全被平坦層6之材料覆蓋。
例如，此停止層7係由於推平期間具有比平坦層6之材料的移除速率還低之材料所形成。在此所示之示範實施例中，此停止層7例如以導電形式實現。如果此停止層在完成後之元件中並不用於電性導電連接，則其亦可使用電性絕緣材料。舉例而言，以所示之示範實施例作為出發點，電性絕緣停止層7亦可僅部份地鋪設於此半導體層序列2使得此停止層於數個凹處31所在之區域不覆蓋或只局部覆蓋此半導體層序列2。在不被電性絕緣停止層覆蓋的區域中能與第二半導體層電性接觸。而且，視此半導體晶片之構造而定，此停止層7可對於在操作期間所產生或即將接收之輻射以輻射透射形式實現，例如以透射率至少60%，或是以反射來說，以反射率至少60%所實現。
完成此半導體晶片之後續步驟可參考第1D及1F圖進行。
製造複數個光電半導體晶片之方法之第三示範實施例係如示意圖第3A至3F圖所示。此示範實施例實質上對應於參考第1A到1F圖所描述之第一示範實施例。對比之下，此平坦層6並不提供用於形成半導體層序列2之電性連接區域。如第3A圖所示，第一連接區域41形成層複合組件10之主平面3，此平坦層6係鋪設成凹處31完全以平坦層之材料填補(第3B圖)。
此平坦層之推平可用前述之諸示範實施例之描述所實現，其中本示範實施例之推平係以平坦層6於推平後與第一連接區域41齊平作為終點之方式所實現。此第一連接區域41及此平坦層6因 此可形成平坦區域60(第3C圖)。
於此之後，如第3D圖所示，可鋪設平坦層之額外材料61，使得第一連接區域41被平坦層之材料完全覆蓋。該平坦層6因此係由二階段沉積所產生，且在此二沉積步驟間所產生的推平形成絕緣層51。藉由已述之方法，可利用平坦層之額外材料61沉積期間之方式設定位於第一連接區域41上方區域中之絕緣層51的厚度。因此，層厚度係與平坦層之推平之進行無關。理所當然的，以其為出發點，該推平亦可能在到達第一連接區域41前即已被停止(參考第1D圖)。在此情況中，平坦層之額外材料61之形成並非必要。
為了與第二半導體層22電性接觸，開口32係形成於凹處31之區域中，該開口完全穿透此平坦層6。之後，鋪設第一層421及第二層422以便形成第二連接區域42。
此第二層422為了進一步的平坦化步驟而形成額外主平面35。額外平坦層65係鋪設於此額外主平面，使得該開口32被完全填補(第3E圖)。之後，推平此額外平坦層65，使得此額外平坦層65形成連續的額外平坦區域650(第3F圖)。
因此，在所示之示範實施例中，實行兩平坦化步驟，其中藉由第一平坦層形成電性絕緣層，並藉由額外平坦層65形成第二連接區域42之部分層。理所當然的，亦可形成兩個電性絕緣平坦層或兩個電性傳導平坦層，依所要製造之半導體晶片之結構而定。
電性傳導平坦層之合適材料包含例如金屬如銀、金、銅、鉻、鎳、鉬、鎢、鈦、釩、鈀、鉑或錫，金屬合金包含至少一種前述之金屬，或透明導電氧化物如氧化鋅、銦錫氧化物(ITO)、或銦鋅 氧化物(IZO)。
此數個半導體晶片之完成可如第1E至1F圖相關所述般再一次實現。
光電半導體晶片1之示範實施例係如示意性剖視圖第4圖所示。此一半導體晶片可如第3A至3F圖所述製造。在此一情況中，片段15實質上對應於如第3F圖所示之層複合組件10之片段。
此半導體晶片1包含半導體基體200，其於製造期間自該半導體層序列2中顯露並具有主動區域20，該主動區域20置於第一半導體層21和第二半導體層22之間。此半導體基體2係藉由連接層27連接至載體26。此半導體晶片1包含由第一連接區域41形成之第一接觸區域410，及由第二連接區域42形成之第二外部接觸區域420。
僅為簡化圖表之目的，此半導體基體2僅具有一個凹處31，其自第一主區塊210延伸穿透第一半導體層21及主動區域20進入第二半導體層22。為了經由第二半導體層朝主動區域20橫向均勻地注入電荷載子，視此第二半導體層22之橫向導電性而定，亦可使用複數個此種凹處。
藉由於外部接觸區域410、420間施加外部電壓，電荷載子可從相反側注入主動區域並於該處與發出的輻射重組。在半導體晶片1作為輻射接收器之情況下，電子訊號可在外部接觸區域410、420被移除(tapped off)。
在所示之示範實施例中，可從載體其面向半導體基體200之那側與半導體晶片1電性接觸。因此，與半導體晶片的電性接觸係與連接層27和載體26無關，使得他們也能夠使用電性絕緣材 料。以此作為出發點，亦可將一個接觸區域或兩個接觸區域設置於載體26其背對於半導體基體2之那側上。舉例而言，此第二外部接觸區域420可被置於載體26其背向於半導體基體2之那側上，使得經由第二連接區域42、連接層27並穿透載體26而與第二半導體層22電性接觸、此。在此一情況中，載體26較佳係以電性傳導形式實現。然而，以此作為出發點，其亦可採用電性絕緣載體，在此情況中，係藉由載體中的穿孔穿透該載體進行電性接觸。
第一連接區域41其背向半導體基體200之一側之表面形成主平面3，凹處31自其延伸進入此半導體基體。平坦層6形成絕緣層51。相較於其位於與凹處橫向(亦即為沿半導體層序列之半導體層之主延伸平面的行進方向)間隔分離之區域中，平坦層於凹處31具有較大之垂直範圍。而且，此平坦層垂直於側邊區域310方向之厚度可比其位於與凹處橫向間隔分離之區域中之垂直範圍要大。於此凹處之側邊區域310使用隔離材料之可靠覆蓋可因此由簡化之方法達成。
第二連接區域42其第三層背向此半導體基體200之表面形成額外主平面35，額外平坦層65毗鄰著額外主平面35，並形成第二連接區域42之第三層。此額外平坦層於背向半導體基體之側上形成平坦之額外平坦區域65。此連接層27可因此於半導體晶片之全部橫向範圍中皆具有固定厚度。
以所述之示範實施例作為出發點，半導體晶片1亦可包含複數個經由連接區域41、42而彼此導電連接的半導體基體2。舉例而言，使用連接區域41、42，第一半導體基體之第一半導體層21 可被導電連接至第二半導體基體之第二半導體層22，使得半導體基體間彼此可串聯而電性互連。藉由將多個光電半導體晶片串聯連接，光電半導體晶片1能以較高的工作電壓進行操作，例如使用110V或220V的電壓供應系統。
以此所示之示範實施例作為出發點，凹處亦可依第1A至1F圖及第2A至2D圖所述而實現。
此方法相當廣泛地適用於改善組件表面形貌之階梯或邊緣塑形。藉由已述之方式，電性絕緣層和電性傳導層兩者能以特別單純且可靠之方式實現，使得有待塑形之邊緣能可靠地塗佈充足的厚度。因此，經由範例，能避免彼此電性隔絕的兩層之間的電性短路。在薄膜晶片製造期間，其中半導體基體固定於載體而非於成長基板，係進一步地簡化黏著連接之製造。
本專利申請案主張德國專利申請案10 2011 056 993.6及10 2012 101 409.4之優先權，其所揭露之內容於此附上以供參考。
本發明不受限於諸示範實施例之敘述。相反地，本發明涵蓋任何新穎特徵及任何特徵之組合形式，尤其包含本專利申請範圍中之特徵的任何組合，即使該特徵或該組合本身無明確於專利申請範圍或示範實施例中指出。
2‧‧‧半導體層序列
3‧‧‧主平面
6‧‧‧平坦層
10‧‧‧層複合組件
25‧‧‧成長基板
41‧‧‧第一連接區域、連接區域
51‧‧‧絕緣層
421‧‧‧第一層
422‧‧‧第二層

Claims (16)

  1. 一種用於製造複數個光電半導體晶片(1)之方法，包含下列步驟：(a)設置具有主平面(3)之層複合組件(10)，該主平面(3)限定該層複合組件(10)於垂直方向，並包含具有用於產生及/或探測輻射之主動區域(20)之半導體層序列(2)，其中，由該主平面朝該主動區域方向延伸之複數個凹處(31)形成於該層複合組件中；(b)形成平坦層(6)於該主平面(3)上，使得該凹處(31)至少部分地以該平坦層之材料填補；(c)為推平該平坦層(6)，至少區域性地移除該平坦層(6)之材料，且該半導體層序列係藉由直接接合連接方式固定於載體，其中，該層複合組件係藉由該平坦層以提供用以該直接接合連接至該載體之平坦表面的方法之方式推平；以及(d)完成該半導體晶片(1)，其中，就每一半導體晶片而言，至少有一個半導體基體(200)自該半導體層序列(2)顯露。
  2. 一種用於製造複數個光電半導體晶片(1)之方法，包含下列步驟：(a)設置具有主平面(3)之層複合組件(10)，該主平面(3)限定該層複合組件(10)於垂直方向，並包含具有用於產生及/或探測輻射之主動區域(20)之半導體層序列(2)，其中，由該主平面朝該主動區域方向延伸之複數個凹處(31)形成於該層複合組件中；(b)形成平坦層(6)於該主平面(3)上，使得該凹處(31)至少部分地 以該平坦層之材料填補；(c)為推平該平坦層(6)，至少區域性地移除該平坦層(6)之材料；以及(d)完成該半導體晶片(1)，其中，就每一半導體晶片而言，至少有一個半導體基體(200)自該半導體層序列(2)顯露，其中，該主平面係於步驟(c)中區域性地未被覆蓋，且其中，該平坦層之額外材料(61)係於步驟(c)後沉積。
  3. 如申請專利範圍第1項或第2項所述之方法，其中，該平坦層係在步驟(c)中以機械方式及/或化學方式拋光。
  4. 如申請專利範圍第1項或第2項所述之方法，其中，該凹處延伸穿透該主動區域。
  5. 如申請專利範圍第2項所述之方法，其中，該半導體層序列係由黏著連接方式固定於載體(26)。
  6. 如申請專利範圍第5項所述之方法，其中，該半導體層序列係藉由直接接合連接方式固定於該載體。
  7. 如申請專利範圍第1項所述之方法，其中，於步驟(c)中，該平坦層係僅被削薄成使得該平坦層於削薄後完全覆蓋該主平面。
  8. 如申請專利範圍第1項所述之方法，其中，該主平面係於步驟(c)中區域性地未被覆蓋。
  9. 如申請專利範圍第8項所述之方法，其中，於步驟(b)前，停止層(7)係形成於該半導體層序列上，該停止層形成該主平面，且其中此停止層係於步驟(c)中區域性地未被覆蓋。
  10. 如申請專利範圍第9項所述之方法，其中，該平坦層之額外材料(61)係於步驟(c)後沉積。
  11. 如申請專利範圍第1項或第2項所述之方法，其中，開口(32)於步驟(c)後形成於該凹處區域之該平坦層中。
  12. 如申請專利範圍第11項所述之方法，其中，該開口由額外平坦層(65)至少區域性地填補。
  13. 如申請專利範圍第12項所述之方法，其中，該平坦層係電性絕緣，以及該額外平坦層係電性導電。
  14. 如申請專利範圍第1項或第2項所述之方法，其中，該半導體層序列係於第一主區塊(210)及第二主區塊(220)間朝垂直方向延伸；該主動區域係配置於第一半導體層(21)及第二半導體層(22)間；該凹處自該第一主區塊延伸穿過該主動區域進入該第二半導體層；該第一半導體層係由第一連接區域(41)與該第一主區塊電性接觸連接；該第二半導體層係由第二連接區域(42)與該第一主區塊電性接觸連接；以及該第二連接區域或該第二連接區與該第一半導體層間之電性絕緣層係由該平坦層所形成。
  15. 一種光電半導體晶片(1)，包含具有主平面(3)並包含半導體基體(200)之層複合組件(10)，該半導體基體(200)具有用於產生及/或探測輻射之主動區域(20)，其中，自該主平面(3)朝該主動區域(20)之方向延伸的至少一個凹處(31)係形成於該層複合組件中，其中，該半導體晶片包含平坦層(6)，其於該凹處(31)之區 域較其位於與該凹處橫向間隔分離之區域具有較大垂直範圍，且其中，該層複合組件係藉由直接接合連接方式固定於載體，其中，該平坦層形成該層複合組件的平坦表面以連接至該載體。
  16. 如申請專利範圍第15項所述之光電半導體晶片，係如申請專利範圍第1項所述之方法製造。
TW101144683A 2011-12-23 2012-11-29 製造複數個光電半導體晶片之方法及光電半導體晶片 TWI523260B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011056993 2011-12-23
DE102012101409A DE102012101409A1 (de) 2011-12-23 2012-02-22 Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (2)

Publication Number Publication Date
TW201336106A TW201336106A (zh) 2013-09-01
TWI523260B true TWI523260B (zh) 2016-02-21

Family

ID=48575714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144683A TWI523260B (zh) 2011-12-23 2012-11-29 製造複數個光電半導體晶片之方法及光電半導體晶片

Country Status (5)

Country Link
US (1) US9825198B2 (zh)
CN (1) CN104040738B (zh)
DE (2) DE102012101409A1 (zh)
TW (1) TWI523260B (zh)
WO (1) WO2013092004A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011015821B4 (de) * 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014103828A1 (de) * 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
DE102015114583A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015116712A1 (de) * 2015-10-01 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102017123242A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102018131579A1 (de) * 2018-12-10 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2021164854A1 (en) * 2020-02-18 2021-08-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8222064B2 (en) * 2007-08-10 2012-07-17 Hong Kong Applied Science and Technology Research Institute Company Limited Vertical light emitting diode device structure and method of fabricating the same
TW200919768A (en) * 2007-10-19 2009-05-01 Huga Optotech Inc Semiconductor light-emitting device and method of fabricating the same
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
CN102859681B (zh) * 2010-02-04 2015-04-08 索泰克公司 用于形成集成半导体结构的方法和结构
KR101677264B1 (ko) * 2010-04-30 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5337106B2 (ja) * 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법

Also Published As

Publication number Publication date
DE112012005360A5 (de) 2014-10-02
US20140319547A1 (en) 2014-10-30
TW201336106A (zh) 2013-09-01
CN104040738B (zh) 2017-06-06
DE102012101409A1 (de) 2013-06-27
CN104040738A (zh) 2014-09-10
US9825198B2 (en) 2017-11-21
WO2013092004A1 (de) 2013-06-27
DE112012005360B4 (de) 2024-07-25

Similar Documents

Publication Publication Date Title
TWI523260B (zh) 製造複數個光電半導體晶片之方法及光電半導體晶片
KR102214928B1 (ko) 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법
US8288781B2 (en) Light emitting device and method of fabricating the same
TWI438928B (zh) 半導體晶片及製造半導體晶片的方法
TWI505493B (zh) 光電半導體晶片及製造光電半導體晶片之方法
US20070020788A1 (en) Fabrication method of high-brightness light emitting diode having reflective layer
JP5922236B2 (ja) 発光装置およびその製造方法
JP2012510173A (ja) 放射放出半導体チップ
US8946761B2 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
CN101222014A (zh) 垂直结构的半导体芯片
CN115863326A (zh) 微型发光二极管显示器件及制备方法
TW201705535A (zh) 半導體發光元件
TWI431815B (zh) 半導體發光元件
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2019046949A (ja) 発光素子の製造方法
JP6365263B2 (ja) 半導体発光素子の製造方法
CN114639761A (zh) AlGaInP基红光发光二极管芯片及其制备方法
US11276788B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
US10074773B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR100800071B1 (ko) 반사층을 갖는 고휘도 발광 다이오드
KR20150029423A (ko) 반도체 발광소자
US20160343924A1 (en) LED-Based Light Emitting Devices Having Metal Spacer Layers
US20210126155A1 (en) Method for Producing a Component and Optoelectronic Component
JP2023542885A (ja) オプトエレクトロニクス半導体素子および製造方法