JP2009534289A - 結合体基板および結合体基板の製造方法 - Google Patents

結合体基板および結合体基板の製造方法 Download PDF

Info

Publication number
JP2009534289A
JP2009534289A JP2009506909A JP2009506909A JP2009534289A JP 2009534289 A JP2009534289 A JP 2009534289A JP 2009506909 A JP2009506909 A JP 2009506909A JP 2009506909 A JP2009506909 A JP 2009506909A JP 2009534289 A JP2009534289 A JP 2009534289A
Authority
JP
Japan
Prior art keywords
substrate
layer
utilization
combined
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009506909A
Other languages
English (en)
Other versions
JP2009534289A5 (ja
JP5904696B2 (ja
Inventor
ヘルレ フォルカー
シュトラウス ウーヴェ
ブリューダール ゲオルク
アイヒラー クリストフ
アヴラメスク アドリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009534289A publication Critical patent/JP2009534289A/ja
Publication of JP2009534289A5 publication Critical patent/JP2009534289A5/ja
Application granted granted Critical
Publication of JP5904696B2 publication Critical patent/JP5904696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

基板ボディ（２）とこの基板ボディ（２）上に固定されている利用層（３１）とを備えた結合体基板（１）が提供される。利用層（３１）と基板ボディ（２）との間には平坦化層（４）が配置されている。さらには、準備された利用基板（３）上に平坦化層（４）が被着される、結合体基板（１）を製造する方法が提供される。利用基板（３）が結合体基板（１）のための基板ボディ（２）上に固定される。続いて利用基板（３）が除去され、結合体基板（１）のための利用基板（３）の利用層（３１）が基板ボディ（２）上に残される。

Description

本発明は、結合体基板および結合体基板の製造方法に関する。
数多くのオプトエレクトロニクスモジュール、殊に半導体チップ、例えばＩＩＩ−Ｖ族半導体材料ベース、例えばＧａＮベースの半導体チップに関しては価値の高い基板が必要とされる。これらの基板の一部は非常にコストが掛かるので、この価値の高い一次（マザー）基板の薄い層を廉価な二次基板に何度も転写させることが好適である。このために考えられる方法では、分離領域、例えば横方向の分割発端領域が例えばマザー基板への注入によって形成され、ウェハが二次基板と結合され、マザー基板が分離領域ないし分割発端領域において分割され、この際にマザー基板の一番上の利用層は二次基板に固定されたまま残る。
しかしながら上記の方法は実際の使用に際し限界を示す。つまりマザー基板と二次基板とで異なる熱膨張率ならびにディスクの湾曲（Ｂｏｗ）および折曲（Ｗａｒｐ）は結合プロセスの際の付着力に高い要求を課す。
本発明の課題は、改善された結合体基板ないし相応の製造方法を提供することである。さらに本発明の課題は、半導体チップに関する所属の製造方法を提供することである。これらの課題は、独立請求項に記載されている発明によって解決される。本発明の有利な実施形態および発展形態は従属請求項に記載されている。
ディスクの粗さないし平坦性に関して、しかしながらまたディスクの湾曲（反り）および起伏性に関してマザー基板に課される要求を低減できるように結合安定性が高められる方法が提供される。殊に、結合安定性は表面の粗さが大きい場合、例えば０．１ｎｍ以上、例えば０．５ｎｍ〜１０ｎｍの場合に改善される。
結合体基板を製造するための本発明による方法においては利用基板が準備される。利用基板上に平坦化層が被着される。利用基板は結合体基板のための基板ボディ上に固定され、この場合、平坦化層は基板ボディに対向している。続いて利用基板が除去され、結合体基板のための利用基板の利用層は基板ボディ上に残される。
利用層は殊に、半導体モジュール、有利には電子的な半導体モジュールまたはオプトエレクトロニクス半導体モジュールのための半導体層または半導体層列の析出のために設けられている。結合体基板から除去された利用基板の部分を再び使用することができる。つまりコストの掛かる利用基板、例えばＧａＮを含有するかＧａＮから構成されている基板を複数の結合体基板の製造に使用することができる。したがって結合体基板は比較的低コストであり、それと同時に利用層の結晶品質が高いという点で優れている。
基板ボディに関しては有利には、熱膨張係数に関して利用基板に適合されている材料が選択される。殊に激しい温度変動にも耐える、基板ボディと利用基板との間の機械的に安定した結合をこれによって簡略化することができる。
基板ボディは例えばサファイア、ケイ素、ＳｉＣ、ＧａＡｓまたはＧａＮを含有することができるか、基板ボディをその種の材料から構成することができる。
例えば横方向の分割発端の形成およびディスク結合により、結晶層を二次基板に転写するための方法を改善するために、１つの中間プロセスまたは複数の中間プロセスを導入することができる。その種の１つの中間プロセスないしその種の複数の中間プロセスによって、本方法の適用可能性が有利には拡張される。この種の中間プロセスは例えば平坦化層の利用基板への被着である。平坦化層は平滑化層とも称される。
平坦化層は２つまたはそれ以上の部分層を有することができる。
平坦化層または平坦化層の少なくとも１つの部分層を例えばスピンコーティングによって、またはスパッタリングのようなＰＶＤ（physical vapor deposition）法、例えばケイ素スパッタリング、有利には後続のポリシングによって製造することができる。ＣＶＤ（chemical vapor deposition）法も製造に使用することができる。
殊に有利には、前述の方法のうちの１つにより製造された平坦化層ないし平坦化層の部分層は誘電性である。さらに、この平坦化層ないし平坦化層の部分層は有利には、これらの層が後続の有利には機械的なステップにおいて簡単に平滑化できるように構成されている。殊に有利には、平坦化層がＳｉＮのような窒化ケイ素、ＳｉＯＮのような窒化酸化ケイ素、透明導電性酸化物（transparent conductive oxide、ＴＣＯ）例えばＩＴＣ、ＺｎＯ、ＳｎＯまたはＳｎＯ2またはＳｉＯ2のような酸化ケイ素を含有する。
結果として生じる粗さは有利には５ｎｍ以下、殊に有利には１ｎｍ以下である。粗さとはｒｍｓ粗さ（英語：rms-rougtmess = root-mean-squared roughness）とも称される二乗平均の粗さであると解される。例えば、ｒｍｓ粗さを原子間力顕微鏡（atomic force microscopy、ＡＦＭ）法によって求めることができる。
択一的または付加的に、マザー基板を有利には、横方向の成長を促進するプロセスパラメータを用いて、比較的高い温度、例えば１０００℃以上の温度のもとでの例えばＧａＮ−ＭＯＶＰＥによってエピタキシャルに平滑化することができる。すなわち、平坦化層または平坦化層の少なくとも１つの部分層をエピタキシャル方法、例えばＭＯＶＰＥまたはＭＢＥによって析出することができる。
平坦化層を利用基板（マザー基板）の表面を平坦にするために構成することができる。殊に、平坦化層の利用層ないし利用基板側とは反対側の表面の粗さは、利用層ないし利用基板の平坦化層と対向する側の表面の粗さに比べて低減することができる。すなわち平坦化層により、平坦化層および利用基板からなる結合体の固定用の基板ボディと対向する側の表面は僅かな粗さを有することができる。平坦化層によって利用基板の基板支持体への固定を簡略化することができる。
有利には、利用基板を殊に直接的なボンディングにより基板ボディ上に結合させることができる。すなわち、基板ボディと利用基板との間、殊に基板ボディと平坦化層との間にボンディング結合部を形成することができる。
共融的なボンディングとは異なり、結合パートナは直接的なボンディングの場合には原子的な力に基づき一体になる。すなわちボンディング結合部の製造のために、直接的なボンディングにおいては金属性の合金の形成は必要ない。
平坦化層に基づき、利用基板を基板ボディに固定するための直接的なボンディングを有利には利用基板にも適用することができる。その種の平坦化層を有していないこの利用基板の表面は直接的なボンディング結合部を確実に形成するためには過度に粗い、および／または、過度に平坦ではない可能性がある。
別の有利な実施形態においては、利用基板は基板ボディへの固定の前に例えば機械的および／または化学的に平滑化される。殊に、利用基板をポリシング、研磨、ラッピングまたはエッチングにより平滑化することができる。
さらに、利用基板は有利には平坦化層の被着前に平滑化される。
別の有利な実施形態においては結合補助層が被着される。結合補助層は有利には酸化物層であり、また例えばＳｉＯ2のような酸化ケイ素、ＳｉＯＮのような窒化酸化ケイ素、ＩＴＯ（酸化インジウムスズ）のようなＴＣＯ材料、ＺｎＯ、ＳｎＯまたはＳｎＯ2を含有することができるか、酸化物層をその種の材料から構成することができる。択一的または付加的に、結合補助層はＳｉＮのような窒化ケイ素を含有することができるか、結合補助層をその種の材料から構成することができる。結合補助層により利用基板の基板ボディへの機械的に安定した固定を簡単に達成することができる。
結合補助層のデポジションは有利には高い温度、例えば３００℃よりも高い温度で行われる。高温では高密度の層を簡単に析出することができる。これによって結合補助層によるボンディング結合部の形成を十分に改善することができる。
実施形態の１つのヴァリエーションにおいては平坦化層が結合補助層として構成されている。平坦化層および結合補助層は同一のものであってもよく、その場合には関連する層が平坦化の特性も、ボンディングを支援する特性も有する。
実施形態の択一的なヴァリエーションにおいては、結合補助層が基板ボディと平坦化層との間に配置されている。すなわち結合補助層はこの実施形態のヴァリエーションにおいては平坦化層に付加的に構成されている。
実施形態の別のヴァリエーションにおいては、結合補助層または必要に応じて別の結合補助層が基板ボディ上に被着される。
結合補助層によって、また必要に応じて別の結合補助層によって、基板ボディと利用基板との間の機械的に安定した結合を簡単に達成することができる。
有利な実施形態においては、利用基板内に分離層とも称される分離領域が形成される。分離領域は有利には横方向に延びる。すなわち分離領域は利用基板の主延在方向に沿って延びる。
利用基板の分離は有利にはこの分離領域に沿って行われる。この分離領域によって、どの位置において利用層が利用基板から分離されるかを調整することができる。
分離領域は有利には、利用基板の所期の分離を簡単且つ確実に達成できるように構成されている。
有利には分離が熱的、例えば熱処理によって、または機械的に、または放射、例えばレーザ放射により誘導される。
分離領域の製造を例えば、分割発端を形成するための材料の注入により、例えば原子またはイオン、例えばＨ＋、ＨＨ＋またはホウ素の注入により行うことができる。
分離領域を基板ボディへの利用基板の固定前または固定後または固定中に構成することができる。
有利な実施形態においては、分離領域が平坦化層の被着後に初めて構成される。このために、例えば分割発端を形成するための材料が平坦化の後に初めて注入される。この注入は有利には平坦化層を介して行われる。このようにして、有利には殊に平坦な分離領域を構成することができる。
別の有利な実施形態においては、基板ボディへの利用基板の固定前に微細な分離発端が有利には分離領域に沿って形成される。この微細な分離発端は例えば、利用層と利用基板の残される部分との間に形成される微細な割れ目でよい。この微細な分離発端は殊に分離領域に沿った利用基板の別個の分離を促進する。しかしながら微細な分離発端は有利には、利用基板の別個の分離前に、利用層と利用基板の残される部分との間に機械的に十分に安定した結合が生じたままであるように実施されている。
有利には僅かなオフオリエンテーションを有するマザー基板が使用される。その種の利用基板では利用基板の表面が、主結晶方向によって規定されている平面に比べて傾いている。この種の基板はより平坦な表面を特徴とする。
有利な実施形態においては、利用層の基板ボディ側とは反対側の表面が、この表面上に半導体層列を析出するために最適化される。この最適化を機械的または化学的に殊にエッチングによって行うことができる。分離領域に沿って利用基板を分離する際に生じる可能性がある粗さまたは非平坦性を有利には低減することができる。
完成した結合体基板では利用層が基板ボディ上に固定されており、利用層と基板ボディとの間には有利には平坦化層が配置されている。
結合体基板は有利には半導体層または半導体層列を利用層上に析出するために設けられている。殊に有利には、結合体基板が窒化物化合物半導体を基礎とする半導体層または半導体層列を析出するために設けられている。
本発明との関連において「窒化物化合物半導体を基礎とする」とは、アクティブなエピタキシャル層列またはこの層列の少なくとも１つの層が窒化物ＩＩＩ−Ｖ属化合物半導体材料、有利にはＡｌｎＧａｍＩｎ1-ｎ-ｍＮ（但し０≦ｎ≦１，０≦ｍ≦１，且つｎ＋ｍ≦１）を含有することを意味している。その際、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、ＡｌnＧａmＩｎ1-n-mＮ材料の特徴的な物理特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な構成要素を含有していてもよい。しかしながら分かり易くするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ｎ）の主要な構成要素のみが含まれている。
結合体基板の利用層の結晶品質が高いことに基づき、高品質の電子的な半導体チップまたはオプトエレクトロニクス半導体チップを製造することができる。電子的な半導体チップにおいては有利には、電子的なモジュールまたは電子的な回路のための半導体層または半導体層列が結合体基板上に配置されている。
オプトエレクトロニクス半導体チップは有利には、放射を生成するため、および／または、放射を受け取る活性領域を備えている、結合体基板上に配置されている半導体層列を有する。
殊に、結合体基板は高効率の薄膜チップの製造に非常に適している。薄膜チップは、放射を生成する、および／または、放射を受け取る活性領域を有することができる半導体層列を備えた薄膜半導体チップを有する。薄膜半導体ボディを形成するために、半導体層列が製造されている基板が薄くされており、領域毎にまたは完全に半導体層列から除去されている。機械的な安定化のために、薄膜チップを有する支持体上に薄膜半導体ボディを配置し、殊に固定することができる。したがってこの支持体は製造基板とは異なる。殊に半導体層列のエピタキシャル成長のための製造基板として、上記の結合体基板および以下に詳細に説明する結合体基板が適している。
薄膜発光ダイオードチップはさらに以下の特徴を有する：
−放射を生成するエピタキシャル層列の支持体側の第１の主面には反射層が被着または形成されており、この反射層はエピタキシャル層列内で生成された電磁放射の少なくとも一部をこのエピタキシャル層列に戻るよう反射させる；
−エピタキシャル層列は２０μｍまたはそれ以下の範囲、殊に１０μｍの範囲の厚さを有する；および／または、
−エピタキシャル層列は混合構造を有する少なくとも１つの面を備えた少なくとも１つの半導体層を包含し、理想的な場合にはこの面によりエピタキシャル層列内にほぼエルゴード的な光分布が生じる。すなわち、この光分布は可能な限りエルゴード的な確率分散特性を有する。
この種の薄膜発光ダイオードチップの原理については、例えばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、この刊行物を本願の参考文献とする。
薄膜発光ダイオードチップは良好な近似ではランベルト表面放射器であり、したがって投光器への使用に殊に良好に適している。
オプトエレクトロニクス半導体チップを製造するための方法においては、基板ボディおよびこの基板ボディ上に配置されている利用層を有する結合体基板が準備される。利用層上には、放射を生成する、および／または、放射を受け取るために設けられている活性領域を備えている、オプトエレクトロニクス半導体チップのための半導体層列が析出される、殊に成長される。
したがって半導体層列の析出は結合体基板の利用層上において行われる。利用層は結晶品質が高い点で優れている。これに対して均質な基板上における析出は同等の結晶品質では著しくコストが掛かる。
有利な実施形態においては、結合体基板が薄くされて、領域毎にまたは完全に除去される。すなわちオプトエレクトロニクス半導体チップを薄膜半導体チップとして構成することができ、この薄膜半導体チップにおいては結合体基板が半導体層列のための製造基板として使用される。有利には、高効率の薄膜半導体チップを殊に廉価に製造することができる。
本発明の別の特徴、有利な実施形態および有効性を以下の実施例の説明において図面を参照しながら説明する。
図面において、
図１Ａ〜１Ｃは、概略的な断面図で示した中間ステップに基づき、結合体基板の本発明による製造方法の第１の実施例を示したものである。
図２Ａ〜２Ｃは、概略的な断面図で示した中間ステップに基づき、結合体基板の本発明による製造方法の第２の実施例を示したものである。
図３Ａ〜３Ｃは、概略的な断面図で示した中間ステップに基づき、結合体基板の本発明による製造方法の第３の実施例を示したものである。
図４Ａ〜４Ｃは、概略的な断面図で示した中間ステップに基づき、半導体チップの本発明による製造方法の実施例を示したものである。
図５は、本発明による結合体基板を有する半導体チップの実施例を示す。
同一、同種の素子また同様に作用する素子には図面において同一の参照番号が付されている。
図１Ａ〜１Ｃは、概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第１の実施例を示す。
利用基板（マザー基板）３が先ず平滑化される。これは図１Ａに概略的に示されている。平滑化を平坦化層４により行うことができる。この平坦化層（平滑化層）を例えばエピタキシャル成長、例えばＭＯＶＰＥまたはＭＢＥにより製造することができる。殊に平坦化層はＩＩＩ−Ｖ族化合物半導体、例えば窒化物化合物半導体を含有することができる。例えば、平坦化層をＭＯＶＰＥ−ＧａＮ成長によってＧａ面ＧａＮマザー基板上に析出することができる。成長温度は有利には、横方向の成長が促進されるように調整される。例えば、ＧａＮの成長時の成長温度は１０００℃〜１１００℃でよい。この成長温度を例えば高温計によって測定することができる。
択一的または付加的に、平坦化層４をスピンコーティング、例えばスピンオングラス、蒸着またはスパッタリングによって製造することができる。例えば、平坦化層はＳｉＯ2、Ａｌ2Ｏ3、Ｓｉ3Ｎ4またはＳｉを含有することができるか、平坦化層をその種の材料から構成することができる。
続いて平坦化層４を化学的または機械的に、例えばラッピングおよび／またはポリシングによって十分に平滑化することができる。
択一的または付加的に、利用基板３を例えば研磨、ラッピング、ポリシングおよび／またはエッチングによって平滑化することができる。
平坦化層４の利用基板３側とは反対側の表面は有利には最大で５ｎｍ、殊に有利には最大で１ｎｍの粗さを有する。
後続のステップにおいては、選択的に酸化物層を平坦化層４上に被着させることができるか、平坦化層４の表面を酸化させることができる。酸化物層ないし酸化された平坦化層を結合補助層として使用することができる。利用基板の基板ボディへの機械的に安定した固定をこれによって簡単に達成することができる。
図１Ｂに概略的に示されているように、平坦化の後に、すなわち殊に平坦化層４を被着した後に、分離領域３５（分離層または分割発端層）を形成するための材料の注入を行うことができる。例えば原子またはイオン、例えばＨ＋、Ｈ＋＋またはホウ素を注入することができる。共注入、すなわち種々のイオンの注入も行うことができる。分離領域３５は有利には平坦化層の表面に対して平行または実質的に平行に延在する。
注入は有利には平坦化層４を介して行われる。そのようにして製造された平坦化層は有利には非常に平坦な経過を有する。
分離領域を形成した後に、微細な分離発端を例えば事前の熱処理によって形成することができる。事前の熱処理に関して有利には、最初の微細な発端は生じるが、一貫したまたは少なくとも部分的な分割は依然として生じないように時間は短く選定され、且つ温度は低く選定される。
続けて利用基板が基板ボディ２上に固定される。二次基板として使用されるこの基板ボディは例えばサファイア、シリコン、ＳｉＣ、ＧａＡｓまたはＧａＮを含有することができるか、基板ボディをその種の材料から構成することができる。有利には基板ボディは材料の熱膨張定数に関してマザー基板の材料の熱膨張定数に適合されている。熱膨張定数の差が小さければ小さいほど、基板ボディから利用層３１が剥がれる危険は少なくなる。
基板ボディ２上には別の結合補助層２１、例えば別個の酸化物層が被着される。
結合補助層および／または必要に応じて別の結合補助層は酸化物、例えばＳｉＯ2のような酸化ケイ素、ＳｉＯＮのような窒化酸化ケイ素、ＩＴＯ（酸化インジウムスズ）のようなＴＣＯ材料、ＺｎＯ、ＳｎＯまたはＳｎＯ2を含有することができるか、結合補助層をその種の材料から構成することができる。択一的に、結合補助層は例えば窒化物、例えば窒化ケイ素を含有することができるか、結合補助層をその種の材料から構成することができる。
利用基板３の基板ボディ２への固定は有利にはボンディング、殊に有利には直接的なボンディングによって行われる。
基板ボディ２の利用基板側と対向する側の面上には別の結合補助層２１が被着されている。使用される基板ボディに応じて、この別の結合補助層を省略することもできる。
図１Ｃには、利用基板３が分離された結合体基板１が示されている。マザー基板の分離を例えば分割部の形成、有利には熱処理によって行うことができる。基板ボディ２上には利用層３１残存しており、この利用層３１上に例えば半導体層列をエピタキシャルに析出することができる。基板ボディから分離された利用基板の部分を１つまたは複数の結合体基板の製造に使用することができる。
利用層３１の基板ボディ側とは反対側の表面をエピタキシャルな析出のために完全化することができる。この表面の最適化を例えばエッチング（例えばＨ3ＰＯ4またはＫＯＨを用いるＧａＮエッチング）によって行うことができる。
本発明による方法の第２の実施例が、概略的な断面図で示した中間ステップに基づき、図２Ａ〜２Ｃに示されている。
第２の実施例は実質的に図１Ａ〜図１Ｃと関連させて説明した第１の実施例に対応する。第１の実施例とは異なり、分離領域３５が平坦化層の製造前に利用基板３に形成されている。このことが図２Ａに示されている。
分離領域３５を形成する前に利用基板３を平滑化するためのステップを既に実施することができる。例えば平滑化を研磨、ラッピング、ポリシングまたはエッチングにより行うことができる。
必要に応じて、平滑化のための平坦化層のエピタキシャルに析出された部分層も、利用基板のエピタキシャル成長によって分離領域の形成の前に析出することができる。この第２の実施例においては、分離領域が利用基板の表面に従う。この表面の平滑化はまだ完全には終了していない。
第１の実施例と関連させて説明したように、基板ボディ２から利用基板３を分離させた後に、析出面として設けられている利用層３１の表面を最適化、例えば平坦化することができる。
図３Ａから図３Ｃには、概略的な断面図で示した中間ステップに基づき、結合体基板の本発明による製造方法の第３の実施例が示されている。第３の実施例は実質的に第１の実施例に対応し、第１の部分層４０および第２の部分層４５を有する平坦化層４と、この平坦化層４上に配置されている結合補助層４１の構造が図３Ｂに示されている。
平坦化層４の第１の部分層４０が利用基板３と平坦化層４の第２の部分層４５との間に配置されている。第１の部分層を、平坦化層について第１の実施例と関連させて説明したように、エピタキシャルに利用基板上に析出することができる。
第２の部分層４５を例えばスピンコーティング、スパッタリングまたは蒸着によって製造することができる。平坦化層４の第２の部分層４５を有利には、この第２の部分層４５が後続のステップにおいて簡単に機械的および／または化学的に平滑化されるように構成することができる。さらに有利には、第２の部分層４５は誘電体層、殊に有利には酸化物層または窒素含有層である。例えば第２の部分層４５は酸化物、例えばＳｉＯ2のような酸化ケイ素、ＳｉＯＮのような窒化酸化ケイ素、ＩＴＯ（酸化インジウムスズ）のようなＴＣＯ材料、ＺｎＯ、ＳｎＯまたはＳｎＯ2または窒化ケイ素を含有することができるか、第２の部分層をその種の材料から構成することができる。
平坦化層４の利用基板３側とは反対側の面には結合補助層４１が被着されている。結合補助層４１によって利用基板３と基板ボディ２との間の直接的な接着結合が簡略化される。結合補助層４１および別の結合補助層２１を原子の力で機械的に安定させて相互に固定することができる。この場合、結合補助層と別の結合補助層は相互に直接的に接している。
図４Ａ〜図４Ｃは、概略的な断面図で示した中間ステップに基づいた、半導体チップの製造方法の実施例を示す。この実施例は典型的には薄膜ＬＥＤ半導体チップの製造方法を示す。しかしながらこの方法を他のオプトエレクトロニクス半導体チップ、例えばビーム検出器の製造または電子的な半導体チップの製造にも適している。
先ず、殊に第１、第２または第３の実施例と関連させて説明したように製造することができる結合体基板が準備される。図４Ａに示されているように、結合体基板１の利用層３１上に半導体層列５を有する半導体ボディが有利にはエピタキシャルに、例えばＭＯＶＰＥまたはＭＢＥによって析出される。半導体層列５は活性領域５０を有し、この活性領域５０は放射を生成するために設けられている。有利には半導体層列５、殊に活性領域５０は、殊に有利には材料組成ＩｎxＧａyＡｌ1-x-yＮ（但し、０≦ｘ≦１、０≦ｙ≦１且つｘ＋ｙ≦１）を有する窒化物化合物半導体を基礎とする。窒化物化合物半導体は紫外線スペクトル領域から青色スペクトル領域をわたり緑色スペクトル領域までの放射の生成に適している。その種の半導体チップに関して結合体基板１の利用層３１は有利にはＧａＮを基礎とする。
半導体ボディ５の結合体基板１側とは反対側の面上には支持体７が固定される（図４Ｂ）を参照されたい。この固定は有利には共融的なボンディングによって行われ、機械的に安定した結合部が結合層７５によって形成される。結合層は有利には金属、例えばＡｕ、Ａｇ、Ｃｕ、Ａｌ、ＮｉまたはＰｔ、これらの材料のうちの少なくとも１つを含有する金属性の合金または、例えばＡｕおよび／またはＳｎを含有することができるはんだを含有する。択一的に半導体ボディを接着剤により支持体に固定することもできる。この場合、好適には結合層が接着剤、有利に導電性の接着剤を含有する。
すなわち支持体７は半導体層列５に関して成長基板とは異なるものであるので、殊に結晶の純度に関して成長基板に課される高い要求を満たす必要はない。むしろ支持体は別の判定基準、例えば導電性または熱伝性または機械的な安定性にしたがい選択することができる。支持体は例えばＧｅ、Ｓｉ、サファイア、ＧａＡｓ，ＧａＮまたはＳｉＣを含有することができるか、支持体をその種の材料から構成することができる。
図４Ｃは完成した薄膜ＬＥＤ半導体チップ８を示し、この薄膜ＬＥＤチップ８においては結合体基板、すなわち成長基板が完全に除去されている。結合体基板を例えばレーザ分離法、例えばレーザリフトオフによって除去することができる。しかしながらこれとは異なり、成長基板を領域毎に薄くするか除去することもできる。
結合体基板は例えばＧａ基板に比べて一方では廉価であり、また他方では半導体層列から良好に分離させることができるという点で優れている。サファイア基板と比較して、結合体基板上には改善された結晶品質を有する半導体層を析出することができる。したがって結合体基板は薄膜半導体チップの製造に殊に適している。
半導体ボディ５の支持体７側とは反対側の面上にはコンタクト６１が配置されている。別のコンタクト６２が支持体の半導体ボディ５側とは反対側の面上に配置されており、半導体チップの動作時にはコンタクト６１および６２を介して電流を半導体ボディに供給することができる。そのようにして半導体ボディに注入されるキャリアは活性領域５０において放射を放出しながら再結合することができる。
コンタクト６１および／またはコンタクト６２を例えば蒸着またはスパッタリングによって製造することができる。有利にはコンタクトは金属、例えばＡｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ、ＴｉまたはＰｔおよび／またはＴＣＯ材料、例えばＩＴＯまたはＺｎＯを含有することができる。さらにコンタクトおよび／または別のコンタクトを多層構造にすることもできる。
図５には、本発明による結合体基板を有する半導体チップの実施例が示されている。結合体基板を殊に第１、第２または第３の実施例と関連させて説明したように製造および実施することができる。利用層３１の基板ボディ２側とは反対側の面上には半導体層列５を有する半導体ボディが配置されている。
活性領域５０は第１の半導体層５１と第２の半導体層５２との間に配置されている。第１の半導体層列５１は活性領域５０と結合体基板１との間に設けられている。第２の半導体層５２の活性領域５０側とは反対側の面上には第１のコンタクト６１が配置されている。
第１の半導体層５１は半導体ボディ５の結合体基板１側とは反対画の面において部分的に露出されている。露出された領域には別のコンタクト６２が配置されている。半導体チップ８の接触を半導体チップの側から行うことができる。これとは異なり、第２のコンタクトを基板ボディ２の半導体ボディ５側とは反対側の面上に配置することもできる。この場合、結合体基板１は好適には導電性に実施されている。
半導体層列５およびコンタクト６１ならびに６２を図４Ａ〜図４Ｃと関連させて説明したように実施することができる。図４Ｃに示されている半導体チップとは異なり半導体層列は成長基板上、すなわち結合体基板１上に残されている。結合体基板の基板ボディ２は有利には半導体チップの動作時に活性領域において生成される放射に対して透過性であり、例えば、透明または半透明に構成されている。このために基板ボディのための材料として例えばサファイアが適している。したがって放射は基板ボディ２を通過して半導体チップ８から放射される。
本願は、ドイツ連邦共和国特許出願第10 2006 019 110.2号の優先権を主張するものであり、その開示内容は参照により本願に取り入れられる。
本発明は実施例に基づいた説明に制限されるものではない。むしろ本発明はあらゆる新規の特徴並びにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしても当てはまる。
概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第１の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第１の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第１の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第２の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第２の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第２の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第３の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第３の実施例。 概略的な断面図で示した中間ステップに基づいた、結合体基板の本発明による製造方法の第３の実施例。 概略的な断面図で示した中間ステップに基づいた、半導体チップの本発明による製造方法の実施例。 概略的な断面図で示した中間ステップに基づいた、半導体チップの本発明による製造方法の実施例。 概略的な断面図で示した中間ステップに基づいた、半導体チップの本発明による製造方法の実施例。 本発明による結合体基板を有する半導体チップの実施例。

Claims (35)

  1. 基板ボディ（２）と該基板ボディ（２）上に固定されている利用層（３１）とを備えた結合体基板（１）において
    前記利用層（３１）と前記基板ボディ（２）との間には平坦化層（４）が配置されていることを特徴とする、結合体基板（１）。
  2. 前記基板ボディ（２）と前記平坦化層（４）との間にはボンディング結合部が形成されている、請求項１記載の結合体基板。
  3. 前記平坦化層（４）はエピタキシャルに前記利用層上に成長されている、請求項１または２記載の結合体基板。
  4. 前記平坦化層（４）は誘電性である、請求項１または２記載の結合体基板。
  5. 前記平坦化層（４）は少なくとも２つの部分層（４０，４５）を有する、請求項１から４までのいずれか１項記載の結合体基板。
  6. 前記平坦化層（４）の少なくとも１つの部分層（４０，４５）はエピタキシャルに成長されており、前記平坦化層（４）の少なくとも１つの別の部分層（４０，４５）は誘電性である、請求項５記載の結合体基板。
  7. 前記利用層（３１）と前記基板ボディ（２）との間には結合補助層（４１）が配置されている、請求項１から６までのいずれか１項記載の結合体基板。
  8. 前記結合補助層（４１）は酸化物層として構成されている、請求項７記載の結合体基板。
  9. 前記平坦化層（４）は結合補助層（４１）として構成されている、請求項７または８記載の結合体基板。
  10. 前記結合補助層（４１）は前記基板ボディ（２）と前記平坦化層（４）との間に配置されている、請求項７から９までのいずれか１記載の結合体基板。
  11. 前記利用層（３１）上への半導体層（５１，５２）または半導体層列（５）の析出のために設けられている、請求項１から１０までのいずれか１項記載の結合体基板。
  12. 請求項１から１１までのいずれか１項記載の結合体基板を有するオプトエレクトロニクス半導体チップにおいて、
    結合体基板（１）上に、放射を生成する、および／または、放射を受け取る活性領域（５０）を有する半導体層列（５）が配置されていることを特徴とする、オプトエレクトロニクス半導体チップ。
  13. 請求項１から１１までのいずれか１項記載の結合体基板を有する電子的な半導体チップにおいて、
    結合体基板（１）上に、電子的なモジュールまたは電子的な回路のための半導体層（５１，５２）または半導体層列（５）が配置されていることを特徴とする、電子的な半導体チップ。
  14. 結合体基板（１）の製造方法において、
    利用基板（３）を準備するステップと、
    前記利用基板（３）上に平坦化層（４）を被着させるステップと、
    結合体基板（１）のための基板ボディ（２）上に前記利用基板（３）を固定するステップと、
    前記利用基板（３）を分離し、前記利用基板の利用層（３１）を前記結合体基板（１）のために前記基板ボディ（２）上に残すステップとを有することを特徴とする、結合体基板（１）の製造方法。
  15. 分離領域（３５）を前記利用基板内に形成する、請求項１４記載の方法。
  16. 前記分離領域（３５）を前記基板ボディ（２）への前記利用基板（３）の固定前に形成する、請求項１５記載の方法。
  17. 前記基板ボディ（２）への前記利用基板（３）の固定前に、前記分離領域（３５）に沿って微細な分割発端を形成する、請求項１６記載の方法。
  18. 前記分離領域（３５）を前記基板ボディ（２）への前記利用基板（３）の固定後に形成する、請求項１５記載の方法。
  19. 前記利用基板（３）の分離を前記分離領域（３５）に沿って行う、請求項１５から１８までのいずれか１項記載の方法。
  20. 前記分離領域（３５）をイオン注入により形成する、請求項１５から１９までのいずれか１項記載の方法。
  21. 前記分離領域（３５）を前記平坦化層（４）の被着後に形成する、請求項１５から２０までのいずれか１項記載の方法。
  22. 前記平坦化層（４）をスピンコーティングまたはＰＶＤ（Physical Vapor Deposition）法、例えばスパッタリングまたはＣＶＤ（Chemical Vapor Deposition）法によって析出する、請求項１４から２１までのいずれか１項記載の方法。
  23. 前記平坦化層（４）をエピタキシャルに析出する、請求項１４から２２までのいずれか１項記載の方法。
  24. 前記平坦化層（４）は少なくとも２つの部分層（４０，４５）を有する、請求項１４から２３までのいずれか１項記載の方法。
  25. 前記平坦化層（４）の少なくとも１つの部分層（４０，４５）をエピタキシャルに析出し、前記平坦化層（４）の少なくとも１つの別の部分層（４０，４５）をスピンコーティングまたはＰＶＤ法またはＣＶＤ法により析出する、請求項２４記載の方法。
  26. 前記平坦化層（４）上に結合補助層（４１）を被着させるか、前記平坦化層（４）を結合補助層として構成し、および／または、前記結合補助層もしくは必要に応じて別の結合補助層（２１）を前記基板ボディ（２）上に被着させる、請求項１４から２５までのいずれか１項記載の方法。
  27. 前記利用基板（３）を前記基板ボディ（２）への固定の前に例えば機械的および／または化学的に平滑化する、請求項１４から２６までのいずれか１項記載の方法。
  28. 前記利用基板（３）をポリシング、研磨、ラッピングまたはエッチングにより平滑化する、請求項２７記載の方法。
  29. 前記利用基板（３）を前記基板ボディ上に結合させる、請求項１４から２８までのいずれか１項記載の方法。
  30. 前記利用基板（３）を直接的なボンディングにより前記基板ボディ上に結合させる、請求項２９記載の方法。
  31. 前記利用基板（３）を熱的な誘導で、例えば熱処理により前記基板ボディ（２）から分離させる、請求項１４から３０までのいずれか１項記載の方法。
  32. オプトエレクトロニクス半導体チップ（８）の製造方法において、
    基板ボディ（２）および該基板ボディ（２）上に配置されている利用層（３１）を有する結合体基板（１）を準備するステップと、
    放射を生成し、および／または、放射を受け取る活性領域（５０）を有する、オプトエレクトロニクス半導体チップのための半導体層列（５）を前記利用層（３１）上に成長させるステップとを有することを特徴とする、オプトエレクトロニクス半導体チップ（８）の製造方法。
  33. 前記結合体基板（１）を薄くし、領域毎にまたは完全に除去する、請求項３２記載の方法。
  34. 前記半導体層列を前記結合体基板とは異なる支持体（７）上に固定する、請求項３２または３３記載の方法。
  35. 前記結合体基板は直接的なボンディング結合部を有する、請求項３２から３４までのいずれか１項記載の方法。
JP2009506909A 2006-04-25 2007-04-20 結合体基板および結合体基板の製造方法 Expired - Fee Related JP5904696B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006019110.2 2006-04-25
DE102006019110 2006-04-25
PCT/DE2007/000725 WO2007121735A2 (de) 2006-04-25 2007-04-20 Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats

Publications (3)

Publication Number Publication Date
JP2009534289A true JP2009534289A (ja) 2009-09-24
JP2009534289A5 JP2009534289A5 (ja) 2011-06-02
JP5904696B2 JP5904696B2 (ja) 2016-04-20

Family

ID=38625350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506909A Expired - Fee Related JP5904696B2 (ja) 2006-04-25 2007-04-20 結合体基板および結合体基板の製造方法

Country Status (8)

Country Link
US (1) US8502264B2 (ja)
EP (1) EP2011142B1 (ja)
JP (1) JP5904696B2 (ja)
KR (1) KR101422300B1 (ja)
CN (1) CN101427349B (ja)
DE (1) DE112007001616A5 (ja)
TW (1) TW200802544A (ja)
WO (1) WO2007121735A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508445A (ja) * 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
JP2014022411A (ja) * 2012-07-12 2014-02-03 Research Institute Of Nanophotonics 近接場光を用いたエッチング方法
KR20180121614A (ko) * 2016-03-09 2018-11-07 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
JP4524354B2 (ja) * 2008-02-28 2010-08-18 国立大学法人東北大学 マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
DE102008013900A1 (de) * 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2280427B1 (en) * 2008-04-25 2013-08-21 LG Innotek Co., Ltd Light emitting diode
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
US11851325B2 (en) 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
WO2024043675A1 (ko) * 2022-08-23 2024-02-29 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512683A (ja) * 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチ・バック法を用いた低欠陥ＳｉＧｅの層移動
JP2005515150A (ja) * 2002-01-22 2005-05-26 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 単結晶半導体材料製自立基板の製造方法
WO2006000691A1 (fr) * 2004-06-03 2006-01-05 S.O.I.Tec Silicon On Insulator Technologies Support d'epitaxie hybride et son procede de fabrication

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
DE19814879A1 (de) 1998-04-02 1999-10-07 Basf Ag Verfahren zur selektiven Flüssigphasenhydrierung von alpha,beta-ungesättigten Carbonylverbindungen
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
WO2000019500A1 (fr) * 1998-09-25 2000-04-06 Asahi Kasei Kabushiki Kaisha Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication
FR2787919B1 (fr) 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
US6548335B1 (en) * 2000-08-30 2003-04-15 Advanced Micro Devices, Inc. Selective epitaxy to reduce gate/gate dielectric interface roughness
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP4622447B2 (ja) * 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7141116B2 (en) * 2004-09-08 2006-11-28 Samsung Electronics Co., Ltd. Method for manufacturing a silicon structure
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
TWI281368B (en) 2005-06-07 2007-05-11 Nan Ya Printed Circuit Board C PCB drill method
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004512683A (ja) * 2000-10-19 2004-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチ・バック法を用いた低欠陥ＳｉＧｅの層移動
JP2005515150A (ja) * 2002-01-22 2005-05-26 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 単結晶半導体材料製自立基板の製造方法
WO2006000691A1 (fr) * 2004-06-03 2006-01-05 S.O.I.Tec Silicon On Insulator Technologies Support d'epitaxie hybride et son procede de fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508445A (ja) * 2007-12-28 2011-03-10 ソウル オプト デバイス カンパニー リミテッド 発光ダイオード及びその製造方法
US8395166B2 (en) 2007-12-28 2013-03-12 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
US8628983B2 (en) 2007-12-28 2014-01-14 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
JP2014022411A (ja) * 2012-07-12 2014-02-03 Research Institute Of Nanophotonics 近接場光を用いたエッチング方法
KR20180121614A (ko) * 2016-03-09 2018-11-07 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법
US10686099B2 (en) 2016-03-09 2020-06-16 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component
KR102214928B1 (ko) * 2016-03-09 2021-02-09 오스람 옵토 세미컨덕터스 게엠베하 광전자 컴포넌트 및 광전자 컴포넌트의 제조 방법

Also Published As

Publication number Publication date
KR101422300B1 (ko) 2014-07-22
US20090206348A1 (en) 2009-08-20
DE112007001616A5 (de) 2009-04-09
EP2011142A2 (de) 2009-01-07
TW200802544A (en) 2008-01-01
KR20090008401A (ko) 2009-01-21
WO2007121735A2 (de) 2007-11-01
US8502264B2 (en) 2013-08-06
WO2007121735A3 (de) 2008-03-13
CN101427349A (zh) 2009-05-06
JP5904696B2 (ja) 2016-04-20
EP2011142B1 (de) 2020-07-15
CN101427349B (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
JP5904696B2 (ja) 結合体基板および結合体基板の製造方法
RU2515205C2 (ru) Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
KR100905977B1 (ko) 광전자 적용 기판 제조방법
JP6719600B2 (ja) 多結晶セラミック基板およびその製造方法
US8222663B2 (en) Light emitting device and method of manufacturing the same
US7078318B2 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
CN1964090B (zh) 氮化物基半导体器件及其制造方法
US20230178367A1 (en) Engineered substrate structures for power and rf applications
JP2010056458A (ja) 発光素子の製造方法
JP4980616B2 (ja) 半導体チップを製作するための方法
TWI787859B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
US8633508B2 (en) Semiconductor element and a production method therefor
JP2014036231A (ja) 半導体素子の製造方法
TWI803485B (zh) 用於垂直氮化鎵蕭特基二極體的方法
TW201841211A (zh) 用於垂直功率元件之方法及系統
JP2014528178A (ja) オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
US9853186B2 (en) Producing a light-emitting semiconductor component by connecting first and second semiconductor bodies
US8552465B2 (en) Method for reducing stress in epitaxial growth
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120827

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R150 Certificate of patent or registration of utility model

Ref document number: 5904696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees