CN101427349B - 复合衬底及其制造方法，半导体芯片及其制造方法 - Google Patents

复合衬底及其制造方法，半导体芯片及其制造方法 Download PDF

Info

Publication number
CN101427349B
CN101427349B CN2007800146092A CN200780014609A CN101427349B CN 101427349 B CN101427349 B CN 101427349B CN 2007800146092 A CN2007800146092 A CN 2007800146092A CN 200780014609 A CN200780014609 A CN 200780014609A CN 101427349 B CN101427349 B CN 101427349B
Authority
CN
China
Prior art keywords
substrate
layer
useful
complanation
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800146092A
Other languages
English (en)
Other versions
CN101427349A (zh
Inventor
福尔克尔·黑勒
乌韦·施特劳斯
格奥尔格·布吕德尔
克里斯托夫·艾克勒
亚德里恩·阿夫拉梅斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101427349A publication Critical patent/CN101427349A/zh
Application granted granted Critical
Publication of CN101427349B publication Critical patent/CN101427349B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种复合衬底(1)，其具有衬底本体(2)和固定在衬底本体(2)上的有用层(31)，其中在有用层(31)和衬底本体(2)之间设置有平面化层(4)。此外，公开了一种用于制造复合衬底(1)的方法，其中将平面化层(4)施加在所提供的有用衬底(3)上。有用衬底(3)固定在复合衬底(1)的衬底本体(2)上。随后，将有用衬底(3)分离，其中复合衬底(1)的有用衬底(3)的有用层(31)残留在衬底本体(2)上。

Description

复合衬底及其制造方法,半导体芯片及其制造方法
本发明涉及一种复合衬底以及一种用于制造复合衬底的方法。 
针对为数众多的光电子器件，特别是半导体芯片，例如基于III-V半导体材料(譬如基于GaN)的半导体芯片，需要高品质的衬底。因为这些衬底部分是成本非常高昂的，所以合乎目的的是，多次将这种高品质的第一(母)衬底的薄层转移到成本更为低廉的次级衬底上。对此的一种可能的方法是例如通过注入到母衬底中产生分离区、例如横向的折断开端区(Bruchkeimzone)，与次级衬底晶片接合以及在分离区或者折断开端区将母衬底分开，其中母衬底的最上部的有用层保持与次级衬底牢固地相连。 
然而，上述方法在实际的实现中具有限制。母衬底和次级衬底的不同的热膨胀以及晶片弯曲(Bow)和向上翘曲(Warp)对于连接工艺中的附着力提出了高的要求。 
本发明的任务是，提出一种改进的复合衬底以及一种相应的制造方法。此外，一个任务是，针对一种半导体芯片提出一种关联的制造方法。这些任务借助独立权利要求的主题来解决。有利的扩展方案和改进方案是从属权利要求的主题。 
本发明提出了一种方法，其中提高了接合稳定性，使得可以降低对母衬底关于片粗度或者平面性以及还有关于晶片弯曲和波纹的要求。特别地，在大的表面粗度的情况下，例如在表面粗度大于0.1nm、譬如0.5nm至10nm的情况下，改进了接合稳定性。 
在根据本发明的用于制造复合衬底的方法中，提供了有用衬底。平面化层被施加到该有用衬底上。有用衬底被固定在复合衬底的衬底本体上，其中平面化层朝向衬底本体。随后，将有用衬底分离，其中用于复合衬底的有用衬底的有用层残留在衬底本体上。 
有用层特别是设计为针对(优选电子或者光电子)半导体器件沉积半导体层或者半导体层序列。有用衬底的从复合衬底分离的部分可以被再次使用。于是，成本高昂的有用衬底、例如包含GaN或者由GaN构成的衬底可以用于制造多个复合衬底。因此，该复合衬底的特征可以是在同时有高晶体质量的有用层的情况下比较低的成本。 
针对衬底本体，优选的是选择一种材料，该材料在其热膨胀系数方面与有用衬底匹配。由此，可以简化在衬底本体和有用衬底之间的机械上稳定的连接，该连接尤其是在强烈温度波动的情况下也能承受。 
衬底本体例如可以包含蓝宝石、硅、SiC、GaAs或者GaN，或者由这样的材料构成。 
为了改进例如借助横向的折断开端形成以及晶片接合将晶体层转移到次级衬底上的方法，可以插入中间工艺或者多个中间工艺。通过这种中间工艺或者通过多个这种中间工艺，有利地扩展了该方法的可应用性。这种中间工艺例如是在有用衬底上施加平面化层。平面化层也称为平滑层。 
平面化层也可以包括两个或者多个部分层。 
平面化层或者平面化层的至少一个部分层例如可以借助离心涂布或者借助PVD(物理气相沉积)方法如溅射、例如硅溅射来制造，优选伴随有随后的抛光。CVD(化学气相沉积)方法也可以用于制造。 
特别优选的是，以上述方法之一制造的平面化层或者平面化层的部分层是介电的。此外，该平面化层或者平面化层的部分层优选构建为，使得它可以在随后的优选机械的步骤中被简易地平滑化。特别优选的是，平面化层包含：氮化硅，如SiN；氮氧化硅，如SiON；透明的导电氧化物(transparent conductive oxide，TCO)如ITO、ZnO、SnO或者SnO2；或者硅氧化物如SiO2。 
所得到的粗度优选小于或等于5nm，特别优选为小于或等于1nm。在有疑问的情况下，粗度理解为二次的粗度，其也被称为rms粗度(英语：rms-roughness＝root-mean-squared roughness(均方根粗度))。例如，rms粗度可以通过原子力显微镜(atomic force microscopy，AFM)方法来确定。 
替代地或者补充地，母衬底能够以外延方式来平滑，优选的是具有有利于横向生长的工艺参数，例如在较高温度(例如在1000℃以上)的GaN-MOVPE。平面化层或者平面化层的至少一个部分层于是可以借助外延方法、例如MOVPE或者MBE来沉积。 
平面化层可以构建用于使有用衬底(母衬底)的表面变平。特别地，相对于有用层或者有用衬底的朝向平面化层的表面的粗度，平面化层的背离有用层或者有用衬底的表面的粗度可以被减小。于是，借助平面化层， 平面化层和有用衬底构成的复合结构的朝向衬底本体的、用于固定的表面可以具有较小的粗度。通过平面化层，可以简化有用衬底在衬底支承体上的固定。 
优选的是，有用衬底特别是借助直接接合来接合到衬底本体上。在衬底本体和有用衬底之间、特别是在衬底本体和平面化层之间于是构建了接合连接。 
与共晶接合不同，在直接接合中的连接方由于原子力而保持在一起。为了建立接合连接，在直接接合中，不需要构建金属合金。 
由于平面化层，用于将有用衬底固定在衬底本体上的直接接合也可以有利地应用于如下的有用衬底：该有用衬底的表面在没有这种平面化层的情况下对于可靠地构建直接接合连接太粗糙和/或太不平坦。 
在另一优选的扩展方案中，在固定在衬底本体上之前，有用衬底被例如以机械方式和/或化学方式平滑化。特别地，有用衬底可以通过抛光、磨光、研磨或者刻蚀来平滑化。 
此外，有用衬底优选在施加平面化层之前被平滑化。 
在另一优选的扩展方案中，施加接合辅助层。接合辅助层优选为氧化层，并且例如可以包含：硅氧化物，如SiO2；氮氧化硅，如SiON；或者TCO材料，如ITO(铟锡氧化物)、ZnO、SnO或者SnO2，或者由这样的材料构成。替代地或者补充地，接合辅助层可以包含硅氮化物，如SiN，或者由这样的材料构成。借助接合辅助层，可以简化地建立有用衬底在衬底本体上的机械稳定的固定。 
优选的是，接合辅助层的沉积在高温(例如大于300℃)的情况下进行。在高温情况下，可以简化地沉积具有高密度的层。由此，可以通过接合辅助层很大程度上改善接合连接的构建。 
在一个实施变形方案中，平面化层构建为接合辅助层。平面化层和接合辅助层于是可以是相同的，其中在这种情况下，所涉及的层具有平面化的以及支持接合的特征。 
在一种替代的实施变形方案中，接合辅助层设置在衬底本体和平面化层之间。在该实施变形方案中，于是除平面化层之外构建有接合辅助层。 
在另一实施变形方案中，将接合辅助层或者必要时将另一接合辅助层施加到衬底本体上。
通过接合辅助层以及必要时通过另一接合辅助层，可以在衬底本体和有用衬底之间简化地建立机械稳定的连接。 
在一个优选的扩展方案中，在有用衬底中构建了分离区，其也被称为分离层。分离区优选在横向方向上走向，即沿着有用衬底的主延伸方向走向。 
优选的是，有用衬底的分离沿着该分离区进行。借助分离区，于是可以设置在什么位置将有用层从有用衬底中分离。 
分离区优选构建为使得能够以简单和可靠的方式制造有用衬底的有针对性的分离。 
优选的是，该分离以热学方式(譬如借助退火)、机械方式或者借助辐射(譬如激光辐射)来引发。 
分离区的制造例如可以借助注入用于形成折断开端的物质、譬如借助原子或者离子如H+、HH+或者硼来实现。 
可以在将有用衬底固定在衬底本体上之前、之后或者期间构建分离区。 
在一个优选的改进方案中，分离区在施加平面化层之后才构建。为此，例如在平坦化之后才注入用于形成折断开端的物质，其中该注入优选穿过平面化层来进行。通过这种方式，可以有利地构建特别平坦的分离区。 
在另一优选的扩展方案中，在将有用衬底固定在衬底本体上之前，优选沿着分离区构建微分离开端。这些微分离开端例如可以是微隙，它们构建在有用层和有用衬底的残留的部分之间。这些微分离开端有助于以后的有用衬底的分离，特别是沿着分离区的分离。微分离开端优选实施为，使得在以后的有用衬底分离之前，在有用层和有用衬底的残留部分之间还有足够机械稳定的连接。 
优选的是，使用带有略微的偏离晶向(Off-Orientierung)的母衬底。在这种有用衬底中，有用衬底的表面相对于通过主晶向限定的平面倾斜。这种衬底的特征可以是更为平滑的表面。 
在一种优选的改进方案中，有用层的背离衬底本体的表面被针对将半导体层序列沉积在该表面上而优化。这可以以机械方式或者化学方式、特别是借助刻蚀来进行。于是，可以有利地避免在沿着分离区分离有用衬底时会出现的粗度或者不平坦性。
在完成的复合衬底中，有用层固定在衬底本体上，其中在有用层和衬底本体之间优选设置有平面化层。 
复合衬底优选设置用于将半导体层或者半导体层序列沉积在有用层上。特别优选的是，复合衬底设置用于沉积基于氮化物-化合物半导体的半导体层或者半导体层序列。 
在本上下文中，“基于氮化物-化合物半导体”表示，有源的外延层序列或者至少其中一层包括氮化物-III/V-化合物半导体材料，优选为AlnGamIn1-n-mN，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，该材料并非必须具有根据上式的数学上精确的组分。更确切地说，其可以具有一种或多种掺杂剂以及附加的组成部分，它们基本上不改变AlnGamIn1-n-mN材料的典型的物理特性。出于简单的原因，上式仅仅包括了晶格的主要组成部分(Al，Ga，In，N)，即使它们可以部分地通过少量其他物质来替代。 
由于复合衬底的有用层的高晶体质量，可以制造高质量的电子或者光电子半导体芯片。在电子半导体芯片中，优选的是将用于电子器件或者用于电子电路的半导体层或者半导体层序列设置在复合衬底上。 
优选的是，光电子半导体芯片包括设置在复合衬底上的、带有有源区的半导体层序列，该有源区适于产生辐射和/或接收辐射。 
复合衬底特别适合于生产高效率的薄膜芯片。薄膜芯片包括带有半导体层序列的薄膜半导体本体，该半导体层序列可以包括适于产生辐射和/或接收辐射的有源区。为了构建薄膜半导体本体，将半导体层序列制造于其上的衬底薄化、局部地或者完全地从半导体层序列中去除。为了机械稳定，可以将薄膜半导体本体设置在包括薄膜芯片的支承体上，并且特别是固定在其上。这种支承体相应地与制造衬底区别。一种上面以及以下进一步描述的复合衬底特别适合作为制造衬底，特别是用于外延生长半导体层序列的制造衬底。 
薄膜发光二极管芯片此外可以具有以下典型特征： 
-在产生辐射的外延层序列的朝向支承元件的第一主面上施加或者构建反射层，该反射层将外延层序列中产生的电磁辐射的至少一部分向回反射到该外延层序列中； 
-外延层序列具有在20μm范围或者更小的厚度，特别是在10μm范围中的厚度；和/或 
-外延层序列包含至少一个带有至少一个面的半导体层，该面具有混匀结 构，该结构在理想情况下导致光在外延的外延层序列中的近似各态历经的分布，即该结构具有尽可能各态历经的随机散射特性。 
例如在I.Schnitzer等人所著的Appl.Phys.Lett.63(16)，1993年10月18日，2174-2176页中描述了薄层发光二极管芯片的基本原理，其公开内容通过引用结合于此。 
薄膜发光二极管芯片良好地近似于朗伯(Lambert’scher)表面发射器，并且因此特别良好地适于使用在车辆前灯中。 
在一种用于制造光电子半导体芯片的方法中，首先提供带有衬底本体和设置在衬底本体上的有用层的复合衬底。在有用层上沉积、特别是生长用于光电子半导体芯片的、带有设计用于产生辐射和/或用于接收辐射的有源层的半导体层序列。 
随后，在复合衬底的有用层上沉积半导体层序列，其中该有用层的特征可以是高的晶体质量。与此相对，在类似的晶体质量情况下，在均匀的衬底上进行沉积的成本明显更高昂。 
在一种优选的改进方案中，复合衬底被薄化，局部地或者完全地去除。于是，光电子半导体芯片可以构建为薄膜半导体芯片，其中复合衬底用作半导体层序列的制造衬底。有利的是，于是可以成本特别低廉地制造高效的薄膜半导体芯片。 
本发明的其他特征、有利的扩展方案和合乎目的性由以下结合附图对实施例的描述而得到。 
其中： 
图1A至1C借助示意性地以剖面图示出的中间步骤示出了根据本发明的复合衬底制造方法的第一实施例， 
图2A至2C借助示意性地以剖面图示出的中间步骤示出了根据本发明的复合衬底制造方法的第二实施例， 
图3A至3C借助示意性地以剖面图示出的中间步骤示出了根据本发明的复合衬底制造方法的第三实施例， 
图4A至4C借助示意性地以剖面图示出的中间步骤示出了根据本发明的半导体芯片制造方法的实施例，以及 
图5示出了带有根据本发明的复合衬底的半导体芯片的实施例。
在附图中，相同的、类似的以及作用相同的元件设置以相同的参考标记。 
图1A至1C借助示意性地以剖面图示出的中间步骤示出了根据本发明的用于制造复合衬底的方法的第一实施例。 
有用衬底(母衬底)3首先被平滑。这在图1A中示意性地示出。该平滑可以借助平面化层4来进行。该平面化层(平滑层)例如可以借助外延的过生长、譬如借助MOVPE或者MBE(分子束外延)来制造。特别地，平面化层可以包含III-V-化合物半导体，譬如氮化物-化合物半导体。例如，平面化层可以通过MOVPE-GaN生长而沉积到Ga面的GaN母衬底上。生长温度优选设置为使得有助于横向生长。例如，在生长GaN时，生长温度可以为1000℃至1100℃。该生长温度例如可以借助高温计来测量。 
替代地或者附加地，平面化层4可以借助离心涂布(例如旋涂玻璃)、借助气相淀积或者溅射来制造。例如，平面化层可以包含SiO2、Al2O3、Si3N4或者Si，或者由这样的材料构成。 
随后，平面化层4可以以化学方式或者机械方式例如通过研磨和/或抛光来尽可能地平滑化。 
替代地或者补充地，有用衬底3可以借助例如磨光、研磨、抛光和/或刻蚀来平滑化。 
平面化层4的背离有用衬底3的表面优选具有最高5nm的粗度，特别优选为最高1nm的粗度。 
在随后的步骤中，能够可选地将氧化层施加到平面化层4的表面上，或者将平面化层4的表面氧化。氧化层或者被氧化的平面化层可以用作接合辅助层。由此可以简化地实现有用衬底在衬底本体上的机械稳定的固定。 
如图1B中示意性示出的那样，在平面化之后，即特别是在施加平面化层4之后，可以进行物质的注入，用于产生分离区35(分离层或者折断开端层)。例如，可以注入原子或离子，譬如H+、HH+或者硼。也可以使用共注入(Koimplantation)，即注入不同的离子。分离区35优选与平面化层的表面平行或者基本上平行。 
该注入优选穿过平面化层4来进行。这样制造的平面化层可以有利地特别平坦地走向。 
在构建分离区之后，例如可以通过预退火(Vortempern)构建微分离开端。针对该预退火，优选的是短时间并且温度选择得低到使得形成第一微开端，然而还没有出现连续的断裂或者出现至少部分的断裂。 
随后，有用衬底固定在衬底本体2上。该用作次级衬底的衬底本体例如可以包含蓝宝石、硅、SiC、GaAs或者GaN，或者由这样的材料构成。优选的是，衬底本体在材料的热膨胀常数方面与母衬底材料的热膨胀常数匹配。膨胀常数的差别越小，则有用层31从衬底本体脱离的危险越小。 
在衬底本体2上施加有另一接合辅助层21，譬如独立的氧化层。 
接合辅助层和/或必要时另外的接合辅助层可以包含：氧化物，例如硅氧化物，如SiO2；氮氧化硅，如SiON；TCO材料，如ITO(铟锡氧化物)、ZnO、SnO或者SnO2，或者由这样的材料构成。替代地，接合辅助层例如可以包含氮化物，譬如氮化硅，或者由这样的材料构成。 
有用衬底3在衬底本体2上的固定优选借助接合、特别优选借助直接接合来进行。 
在衬底本体2的朝向有用衬底的侧上施加了另一接合辅助层21。根据所使用的衬底本体，也可能省去该另外的接合辅助层。 
在图1C中示出了复合衬底1，其中有用衬底3被分离。母衬底的分离例如可以通过构建断裂部(优选通过退火)来进行。在衬底本体2上留有有用层31，半导体层序列例如可以外延地沉积在该有用层上。有用衬底的与衬底本体分离的部分可以用于制造一个或多个复合衬底。 
有用层31的背离衬底本体2的表面可以针对外延沉积而完善。该表面优化例如可以通过表面侵蚀(Anaetzen)(例如用H3PO4或者KOH的GaN刻蚀)来进行。 
图2A至2C借助示意性地以剖面图示出的中间步骤示出了根据本发明的制造方法的第二实施例。 
该第二实施例基本上与结合图1A至1C所描述的第一实施例对应。与其不同的是，分离区35在完成平面化层4之前构建在有用衬底3中。这在图2A中示出。 
在构建分离区35之前，已经可以进行用于将有用衬底3平滑化的步骤，例如借助磨光、研磨、抛光或者刻蚀的平滑化。 
必要时，也可以在构建分离区之前借助有用衬底的外延过生长来沉积 平面化层的外延沉积的部分层，用于平滑。在该第二实施例中，分离区在有用衬底的表面之后，其中该表面的平滑还没有完全完成。 
如结合第一实施例所描述的那样，在将有用衬底3从衬底本体2分离之后，可以将有用层31的设置作为沉积面的表面优化，例如将其变平坦。 
图3A至3C借助示意性地以剖面图示出的中间步骤示出了根据本发明的制造方法的第三实施例。第三实施例基本上对应于第一实施例，其中在图3B中示出了带有第一部分层40和第二部分层45以及设置在平面化层4上的接合辅助层41的平面化层4的构造。 
平面化层4的第一部分层40设置在平面化层的第二部分层45和有用衬底3之间。第一部分层可以如结合针对平面化层的第一实施例所描述的那样外延地沉积在有用衬底上。 
第二部分层45例如可以借助离心涂布、溅射或者气相淀积来制造。平面化层4的第二部分层45优选构建为使得其可以在随后的步骤中被简化地以机械和/或化学方式来平滑。此外优选的是，第二部分层是介电层，特别优选为氧化层或者含氮化物的层。例如，第二部分层45可以包含：氧化物，例如硅氧化物，如SiO2；氮氧化硅，如SiON；TCO材料，如ITO(铟锡氧化物)、ZnO、SnO或者SnO2，或者氮化硅，或者由这样的材料构成。 
在平面化层4的背离有用衬底3的侧上施加了接合辅助层41。通过接合辅助层41，简化了有用衬底3和衬底本体2之间的直接接合连接。在此，接合辅助层41和另外的接合辅助层21可以借助原子力机械稳定地固定在彼此上，其中接合辅助层和另外的接合辅助层彼此直接邻接。 
图4A至4C借助示意性地以剖面图示出的中间步骤示出了半导体芯片制造方法的实施例。该实施例示例性地示出了薄膜LED半导体芯片的制造。然而，该方法也适于制造其他光电子半导体芯片，譬如辐射检测器，或者也适于制造电子半导体芯片。 
首先提供了复合衬底，该复合衬底特别是可以如结合第一、第二或第三实施例所描述的那样地制造。如在图4A中所示，在复合衬底1的有用层31上优选外延地(譬如借助MOVPE或者MBE)沉积了带有半导体层序列5的半导体本体。半导体层序列5包括有源区50，其设置用于产生辐射。优选的是，半导体层序列5、特别是有源区50基于氮化物-化合物半导体，特别优选的是具有材料组分InxGayAl1-x-yN，其中0≤x≤1， 0≤y≤1并且x+y≤1。氮化物-化合物半导体特别适于产生紫外经过蓝色直到绿色的频谱范围的辐射。对于这种半导体芯片，复合衬底1的有用层31优选基于GaN。 
在半导体本体5的背离复合衬底1的侧上固定有支承体7(参见图4B)。该固定优选借助共晶接合来进行，其中机械稳定的连接借助连接层75来建立。连接层优选包括：金属，譬如Au、Ag、Cu、Al、Ni或者Pt；金属合金，其包含至少一种上述金属；或者焊料，其例如可以包括Au和/或Sn。替代地，半导体本体也可以借助粘合来固定在支承体上。在这种情况下，连接层根据目的而包含优选导电的粘合剂。 
支承体7于是与半导体层序列5的生长衬底不同，并且因此不必满足对生长衬底特别是在晶体纯度方面的高要求。更确切地说，支承体可以根据其他标准、譬如导电性或者导热性，或者机械稳定性来进行选择。支承体例如可以包含Ge、Si、蓝宝石、GaAs、GaN或者SiC，或者由这样的材料构成。 
图4C示出了制成的薄膜LED半导体芯片8，其中复合衬底、即生长衬底被完全去除。复合衬底例如可以借助激光分离方法、譬如借助激光剥离来去除。与此不同，生长衬底也可以仅仅局部地被薄化或者去除。 
相对于GaN衬底，复合衬底例如可以一方面特征在于较低的成本，并且另一方面特征在于半导体层序列的改进的可分离性。与蓝宝石衬底相比，可以在复合衬底上沉积具有改进的晶体质量的半导体层。复合衬底因此特别适于制造薄膜半导体芯片。 
在半导体本体5的背离支承体7的侧上设置了接触部61。另一接触部62设置在支承体的背离半导体本体5的侧上。在半导体芯片工作时，可以通过接触部61和62将电流馈送到半导体本体中。于是，注入半导体本体中的载流子可以在有源区50中在发射辐射的情况下再结合。 
接触部61和/或接触部62例如可以借助气相淀积或者溅射来制造。优选的是，接触部包含：金属，譬如Au、Ag、Cu、Al、Ni、Ti或者Pt，和/或TCO材料，譬如ITO或者ZnO。此外，该接触部和/或另外的接触部也可以多层地构建。 
在图5中示出了带有根据本发明的复合衬底的半导体芯片的实施例。该复合衬底尤其是可以如结合第一、第二或第三实施例所描述的那样来制造和实施。在有用层31的背离衬底本体2的侧上设置了带有半导体层序 列5的半导体本体。 
有源区50设置在第一半导体层51和第二半导体层52之间。第一半导体层位于有源区和复合衬底1之间。在第二半导体层52的背离有源区50的侧上设置了第一接触部61。 
第一半导体层51从半导体本体5的背离复合衬底1的侧开始局部地露出。在露出的区域中设置了另外的接触部62。半导体芯片8的接触于是从半导体芯片的一侧进行。与此不同，第二接触部也可以设置在衬底本体2的背离半导体本体5的侧上。在这种情况中，复合衬底1根据目的被实施为导电的。 
半导体层序列5和接触部61和62可以如结合附图4A至4C所描述的那样实施。与图4C中所示的半导体芯片不同，半导体层序列残留在生长衬底、即复合衬底1上。复合衬底的衬底本体2优选针对半导体芯片在工作中在有源区50中产生的辐射是可穿透的，譬如是透明的或者半透明的。为此，例如蓝宝石适于作为衬底本体的材料。由此，辐射也可以穿过衬底本体2而从半导体芯片8出去。 
本专利申请要求德国专利申请102006019110.2的优先权，其公开内容通过引用结合于此。 
本发明并不受借助实施例的描述的限制。更确切地说，本发明包含任意新的特征以及特征的任意组合，尤其是在权利要求中的特征的任意组合，即使该特征或者该组合本身没有明确地在权利要求或者实施例中说明。

Claims (38)

1.一种复合衬底(1)，其具有衬底本体(2)和固定在衬底本体(2)上的有用层(31)，其中在有用层(31)和衬底本体(2)之间设置有平面化层(4)，其中所述平面化层(4)构建用于将有用层(31)的表面变平，并且平面化层(4)的背离有用层(31)的表面具有最高5nm的粗度。
2.根据权利要求1所述的复合衬底，其中在衬底本体(2)和平面化层(4)之间构建接合连接。
3.根据权利要求1或2所述的复合衬底，其中平面化层(4)外延地生长在有用层上。
4.根据权利要求1或2所述的复合衬底，其中平面化层(4)是介电的。
5.根据权利要求1或2所述的复合衬底，其中平面化层(4)包括至少两个部分层(40，45)。
6.根据权利要求5所述的复合衬底，其中平面化层(4)的至少一个部分层(40，45)外延地生长，并且平面化层(4)的至少另一个部分层(40，45)是介电的。
7.根据权利要求1所述的复合衬底，其中接合辅助层(41)设置在有用层(31)和衬底本体(2)之间。
8.根据权利要求7所述的复合衬底，其中接合辅助层(41)构建为氧化层。
9.根据权利要求7或8所述的复合衬底，其中平面化层(4)构建为接合辅助层(41)。
10.根据权利要求7或8所述的复合衬底，其中接合辅助层(41)设置在衬底本体(2)和平面化层(4)之间。
11.根据权利要求1或2所述的复合衬底，其中复合衬底(1)被设计用于将半导体层(51，52)或者半导体层序列(5)沉积在有用层(31)上。
12.根据权利要求1或2所述的复合衬底，其中平面化层(4)的背离有用层(31)的表面具有最高1nm的粗度。
13.一种光电子半导体芯片，其具有根据权利要求1至12中的任一项所述的复合衬底，其中在复合衬底(1)上设置有半导体层序列(5)，该半导体层序列(5)包括适于产生辐射和/或接收辐射的有源区(50)。
14.一种电子半导体芯片，其具有根据权利要求1至12中的任一项所述的复合衬底，其中在复合衬底(1)上针对电子器件或者电子电路而设置有半导体层(51，52)或者半导体层序列(5)。
15.一种用于制造复合衬底(1)的方法，具有以下步骤：
-提供有用衬底(3)；
-将平面化层(4)施加到有用衬底(3)上，其中所述平面化层(4)构建用于将有用层(31)的表面变平，并且平面化层(4)的背离有用层(31)的表面具有最高5nm的粗度；
-将有用衬底(3)固定在复合衬底(1)的衬底本体(2)上；
-分离有用衬底(3)，其中复合衬底(1)的有用衬底的有用层(31)残留在衬底本体(2)上。
16.根据权利要求15所述的方法，其中在有用衬底中构建分离区(35)。
17.根据权利要求16所述的方法，其中在将有用衬底(3)固定在衬底本体(2)上之前构建分离区(35)。
18.根据权利要求17所述的方法，其中在将有用衬底(3)固定在衬底本体(2)上之前，沿着分离区(35)构建微分离开端。
19.根据权利要求16所述的方法，其中在将有用衬底(3)固定在衬底本体(2)上之后构建分离区(35)。
20.根据权利要求16或17所述的方法，其中沿着分离区(35)来分离有用衬底(3)。
21.根据权利要求16或17所述的方法，其中分离区(35)借助离子注入来构建。
22.根据权利要求16或17所述的方法，其中在施加平面化层(4)之后构建分离区(35)。
23.根据权利要求15或16所述的方法，其中平面化层(4)借助离心涂布或者借助物理气相沉积方法，或者借助化学气相沉积方法来沉积。
24.根据权利要求15或16所述的方法，其中平面化层(4)借助溅射来沉积。
25.根据权利要求15或16所述的方法，其中平面化层(4)借助外延来沉积。
26.根据权利要求15或16所述的方法，其中平面化层(4)包括至少两个部分层(40，45)。
27.根据权利要求26所述的方法，其中平面化层的至少一个部分层(40，45)外延地沉积，并且至少另一部分层(40，45)借助离心涂布、借助物理气相沉积方法或者借助化学气相沉积方法来沉积。
28.根据权利要求15或16所述的方法，其中将接合辅助层(41)施加到平面化层(4)上，并且其中将另一接合辅助层(21)施加到衬底本体(2)的朝向有用衬底的侧上。
29.根据权利要求15或16所述的方法，其中平面化层(4)构建为接合辅助层，并且其中将另一接合辅助层(21)施加到衬底本体(2)的朝向有用衬底的侧上。
30.根据权利要求15或16所述的方法，其中有用衬底(3)在固定在衬底本体(2)上之前被以机械方式和/或化学方式平滑化。
31.根据权利要求30所述的方法，其中有用衬底(3)借助抛光、磨光、研磨或者刻蚀来平滑化。
32.根据权利要求15或16所述的方法，其中有用衬底(3)接合到衬底本体上。
33.根据权利要求32所述的方法，其中有用衬底(3)借助直接接合来接合到衬底本体上。
34.根据权利要求15或16所述的方法，其中有用衬底(3)热诱导地从衬底本体(2)中分离。
35.一种用于制造光电子半导体芯片(8)的方法，具有以下步骤：
-提供带有衬底本体(2)和设置在该衬底本体上的有用层(31)的、根据权利要求1至12中的任一项所述的复合衬底(1)；
-在有用层(31)上生长半导体层序列(5)，该半导体层序列(5)带有用于光电子半导体芯片的、适于产生辐射和/或接收辐射的有源区(50)。
36.根据权利要求35所述的方法，其中将复合衬底(1)薄化，局部地或者完全地去除。
37.根据权利要求35或36所述的方法，其中半导体层序列固定在与复合衬底不同的支承体(7)上。
38.根据权利要求35或36所述的方法，其中复合衬底具有直接接合连接。
CN2007800146092A 2006-04-25 2007-04-20 复合衬底及其制造方法，半导体芯片及其制造方法 Expired - Fee Related CN101427349B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006019110.2 2006-04-25
DE102006019110 2006-04-25
PCT/DE2007/000725 WO2007121735A2 (de) 2006-04-25 2007-04-20 Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats

Publications (2)

Publication Number Publication Date
CN101427349A CN101427349A (zh) 2009-05-06
CN101427349B true CN101427349B (zh) 2013-12-25

Family

ID=38625350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800146092A Expired - Fee Related CN101427349B (zh) 2006-04-25 2007-04-20 复合衬底及其制造方法，半导体芯片及其制造方法

Country Status (8)

Country Link
US (1) US8502264B2 (zh)
EP (1) EP2011142B1 (zh)
JP (1) JP5904696B2 (zh)
KR (1) KR101422300B1 (zh)
CN (1) CN101427349B (zh)
DE (1) DE112007001616A5 (zh)
TW (1) TW200802544A (zh)
WO (1) WO2007121735A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR20090072980A (ko) 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
JP4524354B2 (ja) * 2008-02-28 2010-08-18 国立大学法人東北大学 マイクロ波プラズマ処理装置、それに用いる誘電体窓部材および誘電体窓部材の製造方法
DE102008013900A1 (de) * 2008-03-12 2009-09-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2280427B1 (en) * 2008-04-25 2013-08-21 LG Innotek Co., Ltd Light emitting diode
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP6274717B2 (ja) * 2012-07-12 2018-02-07 特定非営利活動法人ナノフォトニクス工学推進機構 近接場光を用いたエッチング方法
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
DE102016104280A1 (de) 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US11851325B2 (en) 2018-11-30 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for wafer bonding
WO2024043675A1 (ko) * 2022-08-23 2024-02-29 웨이브로드 주식회사 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436369A (zh) * 2000-06-16 2003-08-13 S.O.I.硅绝缘体技术公司 制备衬底的方法以及使用该方法获得的衬底
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
DE19814879A1 (de) 1998-04-02 1999-10-07 Basf Ag Verfahren zur selektiven Flüssigphasenhydrierung von alpha,beta-ungesättigten Carbonylverbindungen
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
WO2000019500A1 (fr) * 1998-09-25 2000-04-06 Asahi Kasei Kabushiki Kaisha Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication
FR2787919B1 (fr) 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6548335B1 (en) * 2000-08-30 2003-04-15 Advanced Micro Devices, Inc. Selective epitaxy to reduce gate/gate dielectric interface roughness
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP4622447B2 (ja) * 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US7141116B2 (en) * 2004-09-08 2006-11-28 Samsung Electronics Co., Ltd. Method for manufacturing a silicon structure
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
TWI281368B (en) 2005-06-07 2007-05-11 Nan Ya Printed Circuit Board C PCB drill method
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006007293B4 (de) 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
US7494856B2 (en) * 2006-03-30 2009-02-24 Freescale Semiconductor, Inc. Semiconductor fabrication process using etch stop layer to optimize formation of source/drain stressor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436369A (zh) * 2000-06-16 2003-08-13 S.O.I.硅绝缘体技术公司 制备衬底的方法以及使用该方法获得的衬底
CN1478295A (zh) * 2000-11-27 2004-02-25 S��O��I��Tec��Ե���Ϲ輼����˾ 尤其是用于光学器件、电子器件或光电器件的衬底的制造方法和经其得到的衬底

Also Published As

Publication number Publication date
KR101422300B1 (ko) 2014-07-22
US20090206348A1 (en) 2009-08-20
DE112007001616A5 (de) 2009-04-09
EP2011142A2 (de) 2009-01-07
JP2009534289A (ja) 2009-09-24
TW200802544A (en) 2008-01-01
KR20090008401A (ko) 2009-01-21
WO2007121735A2 (de) 2007-11-01
US8502264B2 (en) 2013-08-06
WO2007121735A3 (de) 2008-03-13
CN101427349A (zh) 2009-05-06
JP5904696B2 (ja) 2016-04-20
EP2011142B1 (de) 2020-07-15

Similar Documents

Publication Publication Date Title
CN101427349B (zh) 复合衬底及其制造方法，半导体芯片及其制造方法
CN100580905C (zh) 获得在分割衬底上制造的半导体器件的高质量边界的方法
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
CN109844184B (zh) 用于功率应用和射频应用的工程化衬底结构
US7078318B2 (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
US7569461B2 (en) Method of fabricating nitride-based compound layer, GaN substrate and vertical structure nitride-based semiconductor light emitting device
CN101853906B (zh) 电路结构
CN1964090B (zh) 氮化物基半导体器件及其制造方法
TWI787859B (zh) 用於在陶瓷基板上整合元素及複合半導體的方法及系統
JP2013503472A (ja) 発光素子の製造方法
US9331236B2 (en) Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
CN103403839A (zh) 用于制造薄膜半导体本体的方法和薄膜半导体本体
CN102439695A (zh) 应变材料层的松弛和转移
JP7418583B2 (ja) モノリシック発光ダイオード前駆体を形成する方法
CN102468142A (zh) 一种外延片的形成方法及外延片
US20230154968A1 (en) Thin-film led array with low refractive index patterned structures
KR100960764B1 (ko) 레이저 발광 다이오드 및 그 제조 방법
WO2023086349A1 (en) Thin-film led array with low refractive index patterned structures and reflector
CN111081680A (zh) 一种晶圆片及其制作方法
KR20120021946A (ko) 질화물 단결정 제조방법 및 질화물 반도체 발광소자 제조방법
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR20130078983A (ko) 박막 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225

CF01 Termination of patent right due to non-payment of annual fee