JP2010087092A - Iii族窒化物系化合物半導体素子の製造方法 - Google Patents
Iii族窒化物系化合物半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2010087092A JP2010087092A JP2008252436A JP2008252436A JP2010087092A JP 2010087092 A JP2010087092 A JP 2010087092A JP 2008252436 A JP2008252436 A JP 2008252436A JP 2008252436 A JP2008252436 A JP 2008252436A JP 2010087092 A JP2010087092 A JP 2010087092A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iii nitride
- compound semiconductor
- groove
- nitride compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】青色LED1000は、導電性の支持基板200に、複数の金属の積層から成る導電層222、はんだ層(ソルダ層)50、複数の金属の積層から成る導電層122、pコンタクト電極121、主としてp型のIII族窒化物系化合物半導体層の単層又は複層であるp型層12、発光領域L、主としてn型のIII族窒化物系化合物半導体層の単層又は複層であるn型層11、nコンタクト電極130の積層構造を有する。絶縁性保護膜40で覆われたエピタキシャル層の外周側面は、nコンタクト電極130を形成された上側から、支持基板側200側である下側に向って広がるような、傾き(順テーパ)を形成している。
【選択図】図1
Description
正負の電極が発光層を挟んで対向することの利点は、支持基板の水平面積と同程度の発光層面積を形成できること、及び、均一な発光を得ることができることによる、素子当たりの光取り出し効率の向上である。
図5のように、例えばサファイア基板等の異種基板をエピタキシャル成長基板100として用い、例えばn型層11とp型層12を順に形成するものを考える。尚、本明細書においては、n型層11とp型層12を有し、それらの間に発光領域Lを形成したものを合わせてエピタキシャル層10と呼ぶ。本明細書においては、n型層11とp型層12を有し、それらの間に発光領域Lを形成したものを例示するが、発光素子の構成は、このような単純な構造のものに限定されないことは当然である。
p型層12にコンタクト電極121を形成し、金属その他の導電層122を介してはんだ層(ソルダ層)50を用いて例えばシリコン等から成る導電性の支持基板200と接着する。はんだ層(ソルダ層)50との間には、支持基板200にも別途金属その他の導電層222を設けておく。こうして、最終的に分離するチップ内をレーザ照射領域の外周が横切らないように、例えば1チップごとに、レーザLSRを照射する。
こうして、例えば窒化ガリウムGaN層の一部を薄膜状に分解して溶融金属ガリウム(Ga)と窒素(N2)ガスに分解する。接合したウエハの外周部から順に当該窒化ガリウムGaN層の分解を行えば、分解により生ずる溶融金属ガリウム(Ga)と窒素(N2)ガスはウエハの外周に排出させることができる。
ドライエッチングによって、p型層12とn型層11の側面が露出するので、短絡を避けるために絶縁性保護膜40でp型層12とn型層11の側面を覆う必要がある。このため、コンタクト電極121を形成した後、絶縁性保護膜40との密着性を確保するため、導電層122及び123の積層構造において、絶縁性保護膜40と密着性の高いものを用いる必要がある。
尚、図6では、導電層122及び123とはんだ層(ソルダ層)125が、空気孔trを塞がないように形成されるものを示した。
実際、図5の方法では、レーザ照射領域であるGaN層のサファイア基板との界面において、分解により液体Gaと窒素ガスが生じることから、非常に大きな体積膨張が生じる。窒素ガスの逃げ道が無い場合は剥離が生じる。窒素ガスの逃げ道を作るために、例えば接合ウエハの外周部から順に、GaN層のサファイア基板との界面との分解を行ったとしても、レーザ照射が行われてる領域に、レーザ照射が行われていない領域が必ず隣接していることにより、当該隣接部との境界付近に少なからぬ負荷が係る。このため、レーザ照射領域に隣接する、レーザ未照射領域との境界付近において、密着性の弱い積層部界面において剥離が生じ、更には支持基板であるシリコン基板等に亀裂が発生する。
このようなpnの導通を回避するには、エピタキシャル層10外周部の絶縁性保護膜40上には導電層122及び123とはんだ(ソルダ)層50を形成しない必要がある。しかしこのためには、レジストマスクを用いたリフトオフ等の作業のため、レジスト材の塗布、露光と溶剤によるパターニング、金属等の蒸着等、及びリフトオフ作業を繰り返す必要がある。この場合、例えばレジスト残渣や汚染物の付着により、積層済みの各層間の密着性が劣化し、レーザリフトオフ時に剥離や亀裂の発生が生じる。
支持基板との接着前に、エピタキシャル成長基板に形成したエピタキシャル層の最上面から、エピタキシャル層の最下面とエピタキシャル成長基板との界面まで少なくとも達し、支持基板と接合させた際に、ウエハ外部に連通する空気孔として作用する第1の溝を形成する第1溝形成工程と、
レーザリフトオフによりエピタキシャル成長基板を剥離したのちに、各チップ毎の外周に当たるエピタキシャル層を除去してエピタキシャル層を各チップ毎に分離する第2の溝を形成する第2溝形成工程と、
第2溝形成工程で露出された、各チップのエピタキシャル層の外周側面を少なくとも完全に覆う絶縁性保護膜を形成する絶縁性保護膜形成工程と、
各チップ毎に分離するために支持基板を切断する支持基板切断工程とを有することを特徴とするIII族窒化物系化合物半導体素子の製造方法である。
本発明の主たる特徴は、レーザリフトオフのため、レーザ照射によりIII族窒化物系化合物半導体層を薄膜状に分解する際に発生する窒素ガス及び溶融III族元素が容易に除去されるように空気孔となる第1の溝の形成と、最終的に得るべき素子チップのエピタキシャル層の外周を形成するための第2の溝の形成とを別々に実施することである。後述する請求項に明示する通り、第1の溝の構造は、第2の溝の形成時に除去しても、支持基板切断工程において除去しても良い。
請求項3に係る発明は、エピタキシャル成長基板に形成したエピタキシャル層を支持基板に接合させる前に、エピタキシャル成長基板に形成され、コンタクト電極を覆う少なくとも1層の導電層を、ウエハ全面に形成することを特徴とする。
請求項4に係る発明は、第1溝形成工程は、ダイサーにより実施することを特徴とする。
請求項5に係る発明は、第1溝形成工程は、ドライエッチングにより実施することを特徴とする。
請求項6に係る発明は、第1溝形成工程は、レーザ照射によるエピタキシャル層の分解により実施することを特徴とする。
請求項8に係る発明は、第2溝形成工程においては、第1の溝の側面を構成していたエピタキシャル層も除去することを特徴とする。
請求項9に係る発明は、第2溝形成工程においては、第1の溝を覆うマスクを形成して第1の溝の構造を破壊しないよう処理し、支持基板切断工程において第1の溝を形成していた構造を除去することを特徴とする。
まず、第1溝形成工程により、支持基板を接合したウエハの状態で、ウエハ外部に連通する空気孔として作用する第1の溝が確保される。これにより、レーザリフトオフのためのレーザ照射の際に、III族窒化物系化合物半導体層の分解により生ずる窒素ガスが容易にウエハ外部に排出されることとなる。これは、レーザリフトオフのためのレーザ照射の際に、レーザが照射されてエピタキシャル成長基板とエピタキシャル層との間に窒素ガスが生成している部分から、レーザが未照射で、エピタキシャル成長基板とエピタキシャル層が完全に接合した状態のままである部分に係る応力負荷が小さくなることを意味する。このため、レーザ照射中の領域と、それに隣接するレーザ照射済み領域とレーザ未照射領域のいずれの領域においても、積層されたエピタキシャル層、導電層及び支持基板の各層間での剥離を生ずる可能性が小さくなる。また、各工程中でエピタキシャル成長基板や支持基板に亀裂が生ずる可能性も小さくなる。
以上の作用により、本発明により得られるIII族窒化物系化合物半導体素子は、素子特性の劣化が少ない。即ち、本発明のIII族窒化物系化合物半導体素子の製造方法により、極めて高い歩留まり率を達成することができる。
例えばチップの平面形状が正方形等であれば、当該チップサイズのレーザ照射領域(ショットエリア)とするか、複数個のチップを合わせた方形領域に一致するサイズのレーザ照射領域(ショットエリア)となるように調整すると良い。
尚、各レーザ照射領域(ショットエリア)内部に当たる部分を、例えば横断するように第1の溝を設けても良く、設けなくても良い。これは各レーザ照射領域(ショットエリア)が複数個のチップの、エピタキシャル成長基板との分離を行う場合に意味を持つ。
また、第1の溝はウエハ外部と連通する必要があるので、例えばエピ基板外周付近の、チップが形成されない領域においても、エピ基板外周に達するように形成すると良い。
第1の溝の側面は、最終的に除去されるようにすると良い。第1の溝の側面が最終的に除去されるのであれば、第1の溝を形成した際に側面となるエピタキシャル層のp型層とn型層とが、第1の溝を形成した際又はその後にショート状態となっても良い。ショートを生じたブリッジ部は最終的には除去されるので、各チップのpnショートは解消されるからである。この点で、第1溝形成工程において採用されうる技術は、極めて選択範囲が広い。例えば、ダイサーによるダイシング、マスクを用いたドライエッチング、レーザ照射による溶融及び分解、或いはサンドブラストによるエッチングを採用することができる。
尚、第2溝形成工程においては、エピタキシャル層外周部の側面において、例えばp型層とn型層とがショートしてしまうことは好ましくない。このため、第2溝形成工程において採用されうる技術は、やや選択範囲が狭くなる。
切断方法として採用されうる技術は、極めて選択範囲が広い。ダイサー等によるハーフカットと機械的切断の組み合わせや、レーザ照射による分解も好ましい。
図1のIII族窒化物系化合物半導体素子(青色LED)1000は、n型シリコン基板である導電性の支持基板200の表面に、支持基板200に近い方から、複数の金属の積層から成る導電層222、低融点合金層であるはんだ層(ソルダ層)50、複数の金属の積層から成る導電層122、pコンタクト電極121、主としてp型のIII族窒化物系化合物半導体層の単層又は複層であるp型層12、発光領域L、主としてn型のIII族窒化物系化合物半導体層の単層又は複層であるn型層11、nコンタクト電極130の積層構造を有する。
請求項の記載と本実施例の構成を対比した場合、請求項の「導電層」に対応するものは、導電層222、はんだ層(ソルダ層)50、導電層122及びpコンタクト電極121である。
尚、発光領域Lを挟んだp型層12とn型層11の外周側面は、絶縁性保護膜40で覆われている。また、p型層12とn型層11(以下、合わせてエピタキシャル層10と言うことがある)の水平断面積は、p型層12の支持基板側200側からn型層11のnコンタクト電極130側に向って徐々に減少する。このため、絶縁性保護膜40で覆われたエピタキシャル層の外周側面は、nコンタクト電極130を形成された上側から、支持基板側200側である下側に向って広がるような、傾き(順テーパ)を形成している。
尚、n型層11には、光取り出し効率を向上させるために、凹凸を有する表面11sが形成されている。
また、支持基板200の逆の面(裏面)には、複数の金属の積層から成る導電層232、はんだ層(ソルダ層)235が形成されている。
複数の金属の積層から成る導電層222と232は、いずれも、支持基板200側から、チタン(Ti)、ニッケル(Ni)、金(Au)の順に積層されたものである。尚ニッケル(Ni)層は、はんだ層(ソルダ層)50のスズ(Sn)の拡散を防ぐものである。
はんだ層(ソルダ層)50と235は、いずれも金とスズとの合金(Au−Sn)から成るはんだで形成されている。尚、はんだ層(ソルダ層)235表面には、スズの酸化を防止するため薄膜の金(Au)層が形成されている。
pコンタクト電極121は、銀(Ag)、パラジウム(Pd)及び銅(Cu)の合金で形成されている。
複数の金属の積層から成る導電層122は、p型層12及びpコンタクト電極121に近い側から、チタン(Ti)、窒化チタン(TiN)、チタン(Ti)、ニッケル(Ni)、金(Au)の順に積層されたものである。
nコンタクト電極130は、バナジウム(V)と金(Au)の積層構造から成る。
絶縁性保護膜40は窒化ケイ素(Si3N4)から成る。
次に、レーザリフトオフ時の空気孔となる、第1の溝tr−1をダイサーにより形成した。第1の溝tr−1は、p型層12及びn型層11の合計膜厚約4μmと、エピタキシャル成長基板100の深さ10μm程度を除去することにより形成された。第1の溝tr−1の幅は約20μmとした(図2.B)。
次にスパッタ装置により、Ag−Pd−Cu合金層を全面に形成し、レジストマスクを形成してAg−Pd−Cu合金層の不要部分を除去し、レジストマスクを除去し、その後、加熱によりアロイ化してpコンタクト電極121を形成した(図2.C)。
また、抵抗加熱蒸着装置によりはんだ層125として、AuSn層及びAu層を全面に形成した。最終形成のAu層は、スズ(Sn)の酸化その他からの保護膜である。(図2.D)
ここで、第1の溝tr−1を、導電層122及びはんだ層(ソルダ層)125が覆うことがあっても、第1の溝tr−1が空気孔としての外部との連通が確保される、又はレーザリフトオフの際のレーザ照射時に連通可能であれば良い。実際、図2.Eに示す通り、第1の溝tr−1の底部には厚く導電層122及びはんだ層(ソルダ層)125が形成されうるが、側壁には形成されないか、形成されたとしても極めて薄い。よって、n型層11の、エピタキシャル成長基板100との界面11sfに発生した窒素が第1の溝tr−1に排出されるべき、連通すべき位置(図2.Eでvnt)は、レーザリフトオフ時の窒素ガスにより容易に除かれ、生成する窒素ガスの排出が容易となる。
こうして、上記エピタキシャル層を有するエピタキシャル成長基板100と支持基板200を、はんだ層(ソルダ層)125及び225を向かい合わせて接合する。はんだ層(ソルダ層)125及び225は言わば低融点合金層である。加熱温度は320℃、圧力は196kPa(約2気圧、2kgf/cm2)とした(図2.F)。
この際、2つのAuSn層の間のAu薄膜2層は、AuSn層に吸収され、1つのAuSn層となる。以下、はんだ層(ソルダ層)125及び225が一体化したものをはんだ層(ソルダ層)50として示す(図2.G)。
この際、第1の溝tr−1の底面と側面の一部は、サファイア基板100に形成されていたものであり、当該サファイア基板100の一部である第1の溝tr−1の底面と側面に形成されていた導電層122とはんだ層(ソルダ層)125は、サファイア基板100と共に除去された(図2.I、図2.Hの一部拡大図)。
この際、エッチングマスクとしてはCVDによりSiO2を形成し、所定形状として用いた。またこの際、第1の溝tr−1の側面の一部は、n型層11及びp型層12から成るエピタキシャル層10に形成されていたものであり、当該エピタキシャル層10の一部である第1の溝tr−1の側面に形成されていた導電層122とはんだ層(ソルダ層)125(図2.Iで、符号Mを付して示した破線楕円内部)は、エピタキシャル層10と共に除去された(図2.K)。
次にSiNから成る絶縁性保護膜40のうち、必要な部分である各素子外周部以外をドライエッチングして除去し、n型層11の面11fを露出させた(図2.N)。n型層11の面11fはいわゆる(000−1)面、−c面であり、エッチングされやすい。
そこで、ウエハのn型層11表面を、濃度1mol/L(1M)の水酸化カリウム水溶液(KOHaq)に浸漬し、60℃で放置して凹凸面11sを形成した(図2.O)。
次にレジストマスクを用いて、所望領域にVとAuを積層してn電極130を形成した(図2.P)。
シリコンから成る支持基板200の研磨した面にTi層、Ni層、Au層から成る導電層232と、AuSn層とAu層から成るはんだ層(ソルダ層)235を蒸着した(図2.R)。最終形成のAu層は、スズ(Sn)の酸化その他からの保護膜である。尚、はんだ層(ソルダ層)235は、形成しなくても良い。
次にレーザを用いて支持基板200を切断した(図2.S)。図2.SでCで示した2本の破線の内側がレーザで分解及び溶融されて各素子が分離された。こうして図1のIII族窒化物系化合物半導体素子(青色LED)1000を得た。このように得られたIII族窒化物系化合物半導体素子(青色LED)1000は、1枚のエピタキシャル成長基板100(支持基板200)から得られたチップのうち、合格率は95%であり、極めて高い歩留まり率を示した。
図3.Aは図2.Jの拡大図である図2.Kに対応する本実施例の1工程の拡大図である。実施例1においては、第2の溝tr−2を形成する際、第1の溝tr−1を形成しているエピタキシャル層10側面も除去したので、導電層122及びはんだ層(ソルダ層)125の当該側面に形成されていた部分(図2.Iで、符号Mを付して示した破線楕円内部)が除去されたことを図2.Iと図2.Kに示した。本実施例では、第2の溝tr−2を形成する際、第1の溝tr−1を形成しているエピタキシャル層10側面を除去しないので、導電層122及びはんだ層(ソルダ層)125の当該側面に形成されていた部分(図2.Iで、符号Mを付して示した破線楕円内部)も除去されない(図3.A)。この実施には、第2の溝形成のエッチングに先立って形成されるエッチングマスクとして、第1の溝tr−1を覆う部分を形成すれば良い。この実施例の利点は、ドライエッチング中にマスクで第1の溝tr−1を覆うので、マスクで第1の溝tr−1を覆わない場合に必ずしも分解除去されない可能性のある金属片(図2.Iで、符号Mを付して示した破線楕円内部)による、エピタキシャル層のショートを防ぐことである。また、エッチングチャンバに金属片が残留することや、内部の金属汚染を低減することにもなる。
絶縁性保護膜を形成した後、支持基板切断工程においては、図3.Bに示す通りCで示した2本の破線の内側をレーザで分解し、各素子に分離する。
例えば支持基板切断工程において、切断(分離)のためのレーザ照射を複数回行うことにしても良い。例えば図4は、破線楕円内部が、レーザ照射で分解又は溶融されることを概念的に示している。図4に示される通り、当該破線楕円を複数個並べて、必要な範囲が分解又は溶融されるように調整すると良い。
本技術の利点は、実施例1における、支持基板切断工程に先立つ支持基板200の薄肉化の省略が挙げられる。或いは、実施例1においてダイサーで実施した第1の溝形成をレーザ照射によって行うこととした際、支持基板切断工程におけるレーザ照射を、第1の溝形成の際と同じ集光度、出力に調整することも可能である。
100:サファイア基板(エピタキシャル成長基板)
11:n型層
L:発光領域
12:p型層
121:pコンタクト電極
122、222、232:導電層
125、225、235、50:はんだ層(ソルダ層)
130:n電極
200:シリコン基板(支持基板)
40:SiNから成る絶縁性保護膜
Claims (10)
- 異種基板をエピタキシャル成長基板として用い、III族窒化物系化合物半導体から成るエピタキシャル層の最上面に導電層を介して支持基板を接着したのち、レーザリフトオフにより前記エピタキシャル成長基板を取り除く、III族窒化物系化合物半導体素子の製造方法において、
前記支持基板との接着前に、前記エピタキシャル成長基板に形成した前記エピタキシャル層の最上面から、前記エピタキシャル層の最下面と前記エピタキシャル成長基板との界面まで少なくとも達し、前記支持基板と接合させた際に、ウエハ外部に連通する空気孔として作用する第1の溝を形成する第1溝形成工程と、
レーザリフトオフにより前記エピタキシャル成長基板を剥離したのちに、各チップ毎の外周に当たる前記エピタキシャル層を除去して前記エピタキシャル層を各チップ毎に分離する第2の溝を形成する第2溝形成工程と、
前記第2溝形成工程で露出された、各チップの前記エピタキシャル層の外周側面を少なくとも完全に覆う絶縁性保護膜を形成する絶縁性保護膜形成工程と、
各チップ毎に分離するために支持基板を切断する支持基板切断工程とを有することを特徴とするIII族窒化物系化合物半導体素子の製造方法。 - 前記第1溝形成工程よりも後に、前記エピタキシャル層の最上面にコンタクト電極を形成することを特徴とする請求項1に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記エピタキシャル成長基板に形成した前記エピタキシャル層を支持基板に接合させる前に、前記エピタキシャル成長基板に形成され、前記コンタクト電極を覆う少なくとも1層の導電層を、ウエハ全面に形成することを特徴とする請求項2に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第1溝形成工程は、ダイサーにより実施することを特徴とする請求項1乃至請求項3のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第1溝形成工程は、ドライエッチングにより実施することを特徴とする請求項1乃至請求項3のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第1溝形成工程は、レーザ照射による前記エピタキシャル層の分解により実施することを特徴とする請求項1乃至請求項3のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第2溝形成工程はドライエッチングにより実施することを特徴とする請求項1乃至請求項6のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第2溝形成工程においては、第1の溝の側面を構成していた前記エピタキシャル層も除去することを特徴とする請求項1乃至請求項7のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記第2溝形成工程においては、前記第1の溝を覆うマスクを形成して前記第1の溝の構造を破壊しないよう処理し、前記支持基板切断工程において前記第1の溝を形成していた構造を除去することを特徴とする請求項1乃至請求項7のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
- 前記支持基板切断工程は、レーザ照射によることを特徴とする請求項1乃至請求項9のいずれか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252436A JP5115434B2 (ja) | 2008-09-30 | 2008-09-30 | Iii族窒化物系化合物半導体素子の製造方法 |
US12/585,969 US8324083B2 (en) | 2008-09-30 | 2009-09-29 | Method for producing group III nitride compound semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252436A JP5115434B2 (ja) | 2008-09-30 | 2008-09-30 | Iii族窒化物系化合物半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087092A true JP2010087092A (ja) | 2010-04-15 |
JP5115434B2 JP5115434B2 (ja) | 2013-01-09 |
Family
ID=42250796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008252436A Active JP5115434B2 (ja) | 2008-09-30 | 2008-09-30 | Iii族窒化物系化合物半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115434B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113539928A (zh) * | 2020-04-15 | 2021-10-22 | 株式会社电装 | 半导体芯片及其制造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101125025B1 (ko) | 2010-07-23 | 2012-03-27 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368275A (ja) * | 2001-06-11 | 2002-12-20 | Toyoda Gosei Co Ltd | 半導体素子及びその製造方法 |
JP2005012188A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2005333130A (ja) * | 2004-05-18 | 2005-12-02 | Lg Electron Inc | 窒化物半導体素子及びその製造方法 |
JP2006516066A (ja) * | 2002-09-30 | 2006-06-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構成素子及び製造方法 |
JP2007173465A (ja) * | 2005-12-21 | 2007-07-05 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
-
2008
- 2008-09-30 JP JP2008252436A patent/JP5115434B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368275A (ja) * | 2001-06-11 | 2002-12-20 | Toyoda Gosei Co Ltd | 半導体素子及びその製造方法 |
JP2006516066A (ja) * | 2002-09-30 | 2006-06-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体構成素子及び製造方法 |
JP2005012188A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2005333130A (ja) * | 2004-05-18 | 2005-12-02 | Lg Electron Inc | 窒化物半導体素子及びその製造方法 |
JP2007173465A (ja) * | 2005-12-21 | 2007-07-05 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113539928A (zh) * | 2020-04-15 | 2021-10-22 | 株式会社电装 | 半导体芯片及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5115434B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7134198B2 (ja) | 発光デバイスを支持基板に取り付ける方法 | |
JP5676396B2 (ja) | 高光抽出led用の基板除去方法 | |
JP4841378B2 (ja) | 垂直構造発光ダイオードの製造方法 | |
TWI680588B (zh) | 分離形成於基板晶圓上之發光裝置之方法 | |
US8324083B2 (en) | Method for producing group III nitride compound semiconductor element | |
KR101264322B1 (ko) | 수직 구조 반도체 장치 | |
JP4758857B2 (ja) | 垂直構造発光ダイオードの製造方法 | |
JP2019114804A (ja) | 支持基板に接合された発光デバイス | |
TWI612696B (zh) | 發光二極體(led)結構及形成覆晶led結構之方法 | |
JP5423390B2 (ja) | Iii族窒化物系化合物半導体素子及びその製造方法 | |
JP2006005369A (ja) | 裏側ビアを持った透明サブマウント付き発光デバイス | |
JP2008042143A (ja) | Iii族窒化物系化合物半導体発光素子及びその製造方法 | |
JP4835409B2 (ja) | Iii−v族半導体素子、およびその製造方法 | |
JP5185344B2 (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
KR100916366B1 (ko) | 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법 | |
JP2010171371A (ja) | Iii族窒化物系化合物半導体素子の製造方法 | |
JP2012174902A (ja) | 窒化物半導体発光素子の製造方法 | |
US8003418B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
TW201547053A (zh) | 形成發光裝置的方法 | |
JP2008172226A (ja) | 発光ダイオードデバイスの形成方法 | |
JPH11354841A (ja) | 半導体発光素子の製法 | |
JP2010067889A (ja) | 発光素子 | |
JP3881473B2 (ja) | 半導体発光素子の製法 | |
JP5115434B2 (ja) | Iii族窒化物系化合物半導体素子の製造方法 | |
JP2013058707A (ja) | 半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |